JPH0556698B2 - - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明はエラー訂正モデムに関し、特に前方エ
ラー訂正を行なうモデムのエラー訂正能力を大き
く高める方法及びその装置に関する。

＜従来技術とその問題点＞ 電話回線で動作するCCITT（国際電信電話諮問
委員会）V22bisタイプのモデムは、あるシンボ
ルから次のシンボルへの位相シフトと特別の振幅
関係によつて特定されるシンボルの型式で情報を
伝送する。受信端では、伝送された情報は、位相
の変化及び到来する信号の振幅を検出することに
より、復元することが出来る。それぞれのシンボ
ルは数ビツトのデータで、一般に表現される。

いくつかの理由により、シンボルの認識の際の
エラーが、受信端で時々起こり、２又は３シンボ
ルよりも多くのシンボルを含む短いエラーバース
トの形となることがしばしばある。遅延データビ
ツトと非遅延データビツトの組合せから得られる
特別のビツト（エラーチエツクビツトと以下称
す）を伝送することにより、上記エラーを認識し
訂正するために、前方エラー訂正（FEC）アル
ゴリズムが考え出されてきている。受信端では、
同様な組合せをすることにより、エラーシンドロ
ームビツトを発生できることになる。伝送中にい
くつかのビツトが不明になつたとしても、元のデ
ータ列を再生するための、従来のエラー訂正ロジ
ツクにおいて、エラーシンドロームビツトを利用
することができる。たたみこみエンコーダ／デコ
ーダの形で有効に組み入れるには、FECアルゴ
リズムは最もすぐれている。

FECの特性は、与えられた長さのエラーバー
ストが、エラーバーストの長さに数学的に関連し
ている長さのエラーのないガードスペースを受け
入れた後でのみ訂正できることである。実際、エ
ラーのない191ビツトのガードスペースに引き続
く12ビツトのバーストを訂正できるFECアルゴ
リズムもある。

残念ながら、単一のエラーのあるビツトの受入
れにより生じたエラーの数を増大させる機能を利
用することが、高速モデムでは余儀なくされてい
る。特に、品質の悪い電話回線上で等化値を利用
することにより必要となるデイスクランブラー
は、入力側に現われるエラーのあるビツトのそれ
ぞれに対して３個ものエラーを発生する。一方、
デイスクランブラーの前段で、受信したシンボル
をデコードする差動デユーダはエラーのある受信
ビツトのおのおのに対して、少なくとも２個のエ
ラーを発生する。単一の受信シンボルに含まれる
１ビツトのエラーでさえも、典型的には、デイス
クランブラーの出力側で６個のエラーを発生し、
あるいは、FECアルゴリズムのエラー訂正能力
の全ての半分のエラーを発生する。従つて、
FECの有効性は、もしこのようなエラーの増大
が避けられれば、非常に増すことになろう。

＜問題点を解決するための手段＞ 本発明によれば、差動符号化をなくすことによ
り、又、必要な位相同期を生じるための、FEC
エラーシンドロームビツトを利用することにより
スクランブラー内にFECエンコーダ／デコーダ
を配置することによつて、従来技術におけるエラ
ー増大作用をなくすものである。このようにする
ことにより、差動デコーダによつて生じるエラー
増大作用をなくすのみならず、デイスクランブラ
ーによるエラー増大作用もなくすことができる。

本発明の一実施例によれば、16個の相違するベ
クトルシンボルが伝送できることになる。それぞ
れのシンボルは16個のバイナリーの４ビツトブロ
ツクの１つを表わしている。しかし、この実施例
におけるFECデコーダの出力は、６ビツトのグ
ループである（５個のデータビツト１個のエラー
チエツクビツト）。そのような６ビツトのグルー
プが、同時に４ビツト伝送されるとき、タイミン
グのあいまいさが生じてくる。例えば、もし６個
のFECエンコーダの出力ビツトがＡ，Ｂ，Ｃ，
Ｄ，ＥとＦであれば、与えられた４ビツトのシン
ボルがABCD，CDEF，又はEFABを含んでいる
かどうかを、受信したシンボルそれ自身から判断
する方法を受信機は持つていないのである。従つ
て、それぞれのシンボルのビツトを正確に特定す
るためには、受信機はタイミングの基準を確立す
る必要がある。

その結果、実施例において、受信機を同期させ
るためには、２つの問題を解決せねばならぬ。

１ 受信した３個のシンボル列のそれぞれのどの
シンボルが６ビツトグループの最初の４ビツト
を含んでいるか？ ２ 受信シンボルの位相がそれから定まるところ
の正しい基準位相は何であるか？ 上記いずれかの問題が不正確にしか解決されて
いない場合には、多数のエラーシンドロームビツ
トが発生することになり、同期はずれの状態とな
る。従つて、エラーシンドロームビツトの数が零
になるか、少なくとも非常に少なくなるまで、こ
れらのフアクターを変化させることにより、正し
いタイミング基準及び正しい位相基準が判断でき
ることになる。３種類のタイミング基準と４種類
の位相基準のみ設けられていて、４種類の位相基
準の全てが、タイミング基準と同時に、コンピユ
ータの速度で検査できる限りにおいて、同期は即
座に、いかなる時でもとれることになる。

このように、本発明の目的は、従来の差動位相
符号化に代えて、単一シンボルによる数学的振幅
符号化を利用することにより、V22bisタイプの
モデムにおける前方エラー訂正の効率を高めるこ
と及びFECアルゴリズムのエラーシンドローム
ビツトを利用すること、更にモデム受信機のタイ
ミングと位相同期を与えることである。

＜実施例＞ 第１図はFECを使つた従来のモデルの一対を
示す。送信機８ａから受信機２３ｂへの伝送に使
用される部分のみが詳細に図示しているが、送信
機８ｂから受信機２３ａへの伝送に使用される部
分も、搬送周波数が相違するけれど例えば2400Hz
対1200Hzで同一である。

送信機８ａに関係するたたみこみFECエンコ
ーダ１０は、例えば毎秒2000ビツトで入力データ
列１２を受信し、更に高速のビツト速度（例えば
2400bit per second（bps））のたたみこみにエン
コードされたデータ列１４を発生する。このデー
タ列１４は、エンコーダ１０によつて発生したエ
ラーチエツクビツトと同様に、データ列１２のデ
ータビツトを含む。

モデムの送信部１１において、データ列１４は
スクランブラー１６にて等化されるためにランダ
ム化される。そして、差動エンコーダ１７内でエ
ンコードされ、シンボル発生器１８内でベクトル
型のシンボルに変換される。シンボル発生器１８
のベクトル座標の出力は、周知技術により変調器
２０内で搬送波を変調し処理するために使用され
る。それから、変調された搬送波は合成器２２ａ
を介して電話回線２１上に伝送される。

第２ａ図と２ｂ図は従来技術の差動符号化の使
用法を示している。ある可能な符号化技術では、
16個のベクトル配置が４つの象現に分割される
（第２ｂ図参照）。受信シンボルのそれぞれに対応
する４ビツトのグループの最初の２ビツトが、あ
る象限から別の象限への位相変化として検出でき
る（第２ａ図参照）。一方、最後の２ビツトは、
実数と虚数の領域で、特別の算術的振幅の状態と
してデコードされる（第２ｂ図参照）。最初の２
ビツトの信号は、特別の象限ではなく象限の変化
を意味するものであり、振幅の座標値は、四つの
象限内の共通の点から測定するのであるから、従
来技術の第２ａ図、２ｂ図においては、位相同期
は必要ではない。

モデムの受信部２５において、合成器２２ｂか
らの到来した搬送波は処理され復調器２４にて復
調される。シンボル検出器２６によつて検出され
たベクトル座標値は差動デコーダ２８に印加され
る。差動デコーダ２８の出力２９は、スクランブ
ラー１６から出力されたランダム化されたデータ
列（１６ａ）と同じものとなる。

デイスクランブラー３０はランダム化されたデ
ータ列を、2400bpsのビツト速度のデータ列１４
と同じ信号３１に変換する。このデータ列がたた
みこみデコーダ／エラー訂正器３２（これは受信
機２３ｂの端に位置する）に印加されると、
FECアルゴリズムの訂正能力内の範囲では、ど
んなエラーデータビツトも訂正される。そして、
入力データ列１２と同一の2000bpsの出力データ
列３４が発生することになる。

なお、前方エラー訂正に係る構成及びその動作
については、「データ通信の原理」ラテイスK.K.
発行）の第12章（たたみこみ符号を用いた誤り制
御）、或いは「PCM通信の進歩」（K.K.産報発
行）の第１章（波形伝送理論）等に示されてお
り、周知である。また、送信部１１を構成するス
クランブラー、差動エンコーダ、シンボル発生器
及び変調器の構成、更には、受信部２５を構成す
る復調器、シンボル検出器、差動デコーダ、及び
デイスクランブラーの構成については、当業者自
明である。

現在のシンボルと先行したシンボルの位相の相
違に部分的に基いて、差動デコーダ２８は出力を
発生する。送信機がエラーをしないと仮定する
と、１つの受信シンボル内の位相のエラーは、少
なくとも２つの出力のエラーを生み出す。現在の
ビツトと、相違した分だけ遅延した２つの遅延ビ
ツトとの、モジユロ２の組合せをデイスクランブ
ラー３０は典型的には利用している。従つてデイ
スクランブラー３０の入力側におけるエラービツ
トの各々は出力側では３ビツトもの多くのエラー
ビツトを発生することになる。このように、上記
した従来例では、受信シンボル列に含まれる単一
の位相エラーは、たたみこみデコーダ３２によつ
て訂正せねばならぬ６個のデータエラーを普通生
み出すことになる。

第３図は、上記したエラーの増大をなくすこと
ができる本発明の装置を示す。モデムの送信部１
１ａにおいては入力データ列３８がスクランブラ
ー１４の入力に直接印加される。スクランブラー
１４内では、従来技術によりそのデータ列３８が
ランダム化される。第４図に詳細に示されてい
る、たたみこみFECエンコーダ１０の入力に、
ランダム化されたデータ列４０が印加される。

本発明の実施例によれば、エラーチエツクビツ
トとして知られる６ビツトを発生するために、５
ビツトのグループが、種々に遅延されたビツトと
モジユロー２モードの形式で組み合わされた
（６，５）符号を、たたみこみ符号化装置は使用
している。

もし、たたみこみエンコーダ１０への入力信号
３８が2400bps速度のデータであれば、エンコー
ダ１０の出力は、2800bps速度でのデータプラス
エラーチエツクビツトである。本実施例において
は、第５図に示す16個の要素のそれぞれのベクト
ルの数学的な実数と虚数の値で特定されるベクト
ルシンボルへと、上記エンコーダ１０の出力は、
シンボル発生器１８により、４ビツトのブロツク
で変換される。更に、これらのシンボルは、変調
器２０により720ボーの速度で伝送される。

第３図のモデムの受信部２５ｂにおいては、受
信ベクトルシンボルに対応した、データパルスの
連続した４ビツトのブロツクを従来のシンボル検
出器２６は発生する。しかし尚、ベクトルを認識
する上での不明瞭さが残る。いかなる基準位相
（即ち、第５図において基準実数軸の正方向）も
なければ、最大振幅信号は（0011）、（0111）又は
（1011）を表わすことができる。従つて、本発明
のモデムが位相同期ズレ（エラーの高いパーセン
テージに示される）の場合は、FECデコーダ／
訂正器３２内でのエラーシンドロームビツトの中
断により正しいビツトが見つかるまで、４つの基
準位相のそれぞれを検出器が確かめる。それで同
期回路４２は正しい位相を維持する。しかし、一
旦本発明の装置が位相同期が確立すれば連続した
シンボルがお互いに比較されない故に、１つのシ
ンボルを認識する際のエラーが１つのエラービツ
トを発生するだけでおさまるが普通である。

検出器２６により発生するデータパルスの４ビ
ツトブロツクが更に不明瞭さを含んでいるかもし
れない。もし、データ列の４ビツトのグループ４
０のデータビツトがＡ，Ｂ，Ｃ，Ｄ及びＥとして
表わされていて、そのグループのエラーチエツク
ビツトがＦとして表わされる（第４図参照）とし
たら、タイミング基準がなければ、検出器２６か
ら出力される４ビツトのブロツクがABCD，
CDEF，又はEFABとして表わされているかどう
かは即座に知る方法はない。従つて、受信部２５
ｂがタイミング同期がズレていれば、エラーシン
ドロームビツトの高いパーセンテージがなくなる
まで、タイミング基準を３つの可能な場所に受信
部２５ｂはシフトする。それで、同期回路４２は
このタイミングを維持する。

位相とタイミング基準の可能な12個の組合せの
効果は、受信機の位相とタイミングを実質的に変
更しなくても、受信部２５ｂ内でコンピユータの
スピードで検査することが出来る故、同期ズレに
続いて非常に短時間に再同期される。

正しいタイミングと位相基準が選択できてしま
えば、以下に説明するように、ガードスペースを
妨げない、電話回線上の、一時的な妨害によつて
起こるどんなエラーバーストも、第６図のエラー
訂正たたみこみデコーダ３２が訂正する。デコー
ダ３２が発生するエラーのない、ランダム化され
た2400bpsのデータ列４４は、従来のデイスクラ
ンブラー３０に印加されて、そのデイスクランブ
ラー３０は、入力データ列３８と同一の出力デー
タ列４６へと、データ列４４を再交換する。

第４図は本発明に使用されるたたみこみエンコ
ーダ１０をより詳細に示している。

連続した５ビツトからなるデータ列４０の複数
のグループがストアされ、その後、エンコーダ１
０の入力部１，２，３，４，５に並列に印加され
る。入力部１〜５に与えられた現在のビツトは、
それぞれ、出力部Ａ〜Ｅに直接印加される。一
方、入力部１〜５から与えられたビツトを種々に
遅延したビツトの複数のグループがエラーチエツ
クビツトＦを発生しモジユーロ２形式で出力に付
加される。出力部Ａ〜Ｆは、その時、同時に４ビ
ツトであり、シンボル発生器１８に印加される。

第６の、６ｂ図はエラー訂正するたたみこみデ
コーダ３２と同期回路４２を示す。連続に受信し
た６ビツトA′，B′，C′，C′，D′，E′，F′の複数
のグループがストアされ、デコーダ３２の入力部
に並列に与えられる。（第６ａ図参照）ビツト
A′〜E′の種々の遅延信号が加算器５０内でモジ
ユーロ２の形式で付加される。加算器５０の出力
は加算器５０の出力がF′と異なる時は、いつでも
ライン５２上にエラーシンドロームビツトを発生
し加算器５１内でF′に付加されるモジユーロ２形
式である。

エラーが存在しないなら、モジユーロ２が加算
器５４ａ〜５４ｅは動作せず、出力1′〜5′は遅延
回路５６，５８，６０の組み合せ動作により生じ
た31ビツト遅延をのぞいては、それぞれ入力
A′〜E′と同一である。エラーが存在しない場合
A′〜E′が第３図のＡ〜Ｅに同一であるから、出
力1′〜5′は、この情況では入力１〜５に同一であ
ろうし、連続的に読まれる時は、データ列４０を
再生する。

エラーが発生した時はいつでも、モジユーロ２
加算器６２，６４，６６，６８，７０、ANDゲ
ート７２，７４，７６，７８，８０とインバータ
８２，８４，８６，８８から構成されるエラー訂
正回路（第６ｂ図参照）は、モジユーロ２加算器
５４ａ〜５４ｅに与えられた時、それが出力部
1′〜5′に達する以前にエラー訂正をするエラー訂
正ビツトを発生する。これを達成するアルゴリズ
ムは周知であり、本発明には重要なことではな
い。

エラーがない場合、ライン５２上の加算器５１
の出力（第６ａ図参照）即ち、エラーシンドロー
ムビツト）は“０”である。A′〜E′部に現われ
ているデータビツトの５ビツトグループがエラー
を含んでいる時はいつでも、ライン５２はいくつ
かの“１”を示す。これがグループ（６ビツト）
クロツクＧにカウンター９０のアツプカウントを
記録させる。逆にライン５２が“０”を示せば、
各クロツクＧにおいてカウンタ９０はダウン、カ
ウントを行なう。のぞましくは、アツプカウント
とダウン、カウントは各“１”を補償するため
に、それがライン５２上の10コの“０”に呼応し
て行なわれるように十分に重みづけされる。真の
アツプカウントが装置のエラー訂正能力を超えて
しまつたことを示す所定の値を超えたならば、受
信機２３が同期ズレの状態にあると推定できる。
そして、カウンター９０の出力Qs′chは再同期サ
ーチを始める。正しい訂正タイミングと位相基準
が与えられ、モデムが通常に機能する時には、た
とえば39エラーなしグループ（本発明の実施例の
FEC回路の全エラー訂正能力を示す195ビツトが
再設する）の連続するシーケンスがカウンター９
２をオバーフローさせ、次に存在する位相とタイ
ミング基準にロツクする。

＜効果＞ このように、本発明の構成はエラーを増加する
差動型デコーダを省略させ、デイスクランブラー
へエラーなしランダム化されたデータを導くこと
によつて、FEC回路のすべてのエラー訂正能力
を利用している。

本発明の構成はさらに他の利点がある。純粋な
位相変更を識別符号とするモデムのための典型的
な差動型コーダーは１シンボルにつき２ビツトを
コード化できるのみである。振幅符号化の追加
で、１ベクトルにつき３（本出願人の米国特許第
3988539号を参照）またはそれ以上（本件で説明
したように）のビツトがコード化可能である。し
かし、エラーの可能性は増加する。

他方、１ベクトルについて符号化されるビツト
が増加すればするほど、複数のベクトルシンボル
を送信するために必要な送信速度（ボー）がより
低下し、ボー速度が低下するほど電話回線の品質
が臨界点へと低下する。エラーの増加を除去する
ことによつて、本発明は実質上、16個の要素（４
ビツト）の使用又は、正確な配置を行なつてい
る。だから、より高速のモデムが低級な電話回線
でも利用できる。

（6.5）たたみこみ（送信された６ビツトの各
グループ内に５つの情報ビツト）がここでは説明
されているけれども、他のたたみ込みも、もちろ
んFECのために等しく良好に用いられる。

【図面の簡単な説明】

第１図は前方エラー訂正を用いる従来の全２重
モデムのブロツク図、第２ａ，ｂ図は従来の差動
式符号化と振幅符号化を組み合わせた符号化技術
を説明するための図、第３図は第１図に類似した
本発明のモデムを示すブロツク図、第４図は本発
明の好適な実施例に使用されるたたみこみエンコ
ーダの詳細なブロツク図、第５図は本発明の好適
な実施例において、送信可能な16種類のベクトル
シンボルを説明するための配置図、第６ａ図は、
第３図のたたみこみデコーダ／エラー訂正器のデ
コーダ／訂正部の詳細なブロツク図、及び第６ｂ
図は、第３図のたたみこみデコーダ／エラー訂正
器と第３図の（複数の）同期回路の訂正発生部の
詳細なブロツク図である。 １０……FECデコーダ、３２……FECデコー
ダ／訂正器、４２……同期回路。

Claims (1)

1. 【特許請求の範囲】 １ 前方エラー訂正処理を実行する手段と、デー
   タをランダム化するための手段（スクランブラ
   ー）と、データをランダム化から復元するための
   手段（デイスクランブラー）とを有し、上記ラン
   ダム化する手段と上記復元手段との間に配置され
   た上記前方エラー訂正手段を備えて成ることを特
   徴とするモデム。 ２ 受信データ内にエラーが発生すると上記モデ
   ムの受信部にて、エラーシンドロームビツトを発
   生する前方エラー訂正手段と、受信ベクトルのた
   めの位相基準を選択的に確立するための基準手段
   とを備え、さらに上記エラーシンドロームビツト
   の発生速度を最小にする位相基準が得られるよう
   に上記基準手段をロツクするための同期手段を、
   上記前方エラー訂正手段と上記基準手段に接続し
   て成ることを特徴とする特許請求の範囲第１項記
   載のモデム。 ３ データビツト列をデータビツトとエラーチエ
   ツクビツトを含むビツトグループに変換する符号
   化手段と、位相と振幅値を定めるベクトルシンボ
   ルを表わす信号を発生するシンボル発生手段と、
   上記シンボルに従つて搬送波を変調し送信する変
   調手段と、変調された搬送波を受信し、それから
   上記シンボルを得る復調手段と、上記シンボルに
   よつて定まるビツトブロツクを再生するシンボル
   検出手段と、上記エラーチエツクビツトがそのグ
   ループ内のデータビツトと一致しないときにはエ
   ラーシンドロームビツトを発生し、上記エラービ
   ツト列を再生するためにデータビツトを訂正する
   エラー訂正デコード手段と、上記シンボルの可能
   な基準位相を検査し、所定のエラーシンドローム
   ビツト速度よりも小さい速度を生み出す基準位相
   が得られるように上記シンボル検出手段をロツク
   する同期手段とから構成されてなることを特徴と
   する特許請求の範囲第１項記載のモデム。 ４ 上記データビツト列を、それらが上記符号化
   手段に印加される前にランダム化する手段（スク
   ランブラー）と、上記エラー訂正デコード手段か
   ら上記再生したランダム化データビツト列を受信
   し、上記データビツト列をランダム化から復元化
   する手段（デイスクランブラー）とを備えて成る
   ことを特徴とする特許請求の範囲第３項記載のモ
   デム。 ５ 上記ビツトグループと上記ビツトブロツクが
   相違する長さを有し、上記同期手段は、上記シン
   ボルのための可能なタイミング基準を検査し、及
   び所定のエラーシンドロームビツト速度より小さ
   い速度を生み出す基準位相とタイミングの組み合
   わせに、上記シンボル検出手段を上記同期手段が
   ロツクにおくことを特徴とする特許請求の範囲第
   ３項記載のモデム。 ６ 上記符号化手段及びデコード手段がたたみこ
   み型であることを特徴とする特許請求の範囲第３
   項記載のモデム。