JP2522142B2 - ビタビ復号器の同期検出方式 - Google Patents
ビタビ復号器の同期検出方式Info
- Publication number
- JP2522142B2 JP2522142B2 JP34585892A JP34585892A JP2522142B2 JP 2522142 B2 JP2522142 B2 JP 2522142B2 JP 34585892 A JP34585892 A JP 34585892A JP 34585892 A JP34585892 A JP 34585892A JP 2522142 B2 JP2522142 B2 JP 2522142B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- received data
- value
- viterbi decoder
- viterbi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/33—Synchronisation based on error coding or decoding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、衛星通信システムでよ
く用いられるビタビ復号器に関し、特に、ビタビ復号器
が同期状態であるか又は非同期状態であるかを検出する
同期検出方式に関する。
く用いられるビタビ復号器に関し、特に、ビタビ復号器
が同期状態であるか又は非同期状態であるかを検出する
同期検出方式に関する。
【０００２】周知のように、たたみこみ符号器は、符号
の情報速度Ｒと拘束長Ｋとによって特長づけられる。符
号の情報速度Ｒは、情報系列のｋ情報ビットが符号系列
のｎ符号ビットに符号化される場合、ｋ／ｎで与えられ
る。例えば、情報系列の１情報ビットが符号系列の２符
号ビットで表わされる場合、Ｒ＝１／２である。符号の
情報速度Ｒは符号化率とも呼ばれる。拘束長Ｋは、ある
ブロックの情報ビットの影響が及ぶ範囲を示すもので、
符号生成多項式の次数ｍと部分ブロックの長さｎとによ
って、Ｋ＝（ｍ＋１）ｎで与えられる。
の情報速度Ｒと拘束長Ｋとによって特長づけられる。符
号の情報速度Ｒは、情報系列のｋ情報ビットが符号系列
のｎ符号ビットに符号化される場合、ｋ／ｎで与えられ
る。例えば、情報系列の１情報ビットが符号系列の２符
号ビットで表わされる場合、Ｒ＝１／２である。符号の
情報速度Ｒは符号化率とも呼ばれる。拘束長Ｋは、ある
ブロックの情報ビットの影響が及ぶ範囲を示すもので、
符号生成多項式の次数ｍと部分ブロックの長さｎとによ
って、Ｋ＝（ｍ＋１）ｎで与えられる。
【０００３】たたみこみ符号は、符号化がブロック単位
で行われるが、過去のブロックの情報が現在のブロック
にも影響を及ぼすような符号である。符号化されるブロ
ック単位をここでは符号ブロックと呼ぶ。
で行われるが、過去のブロックの情報が現在のブロック
にも影響を及ぼすような符号である。符号化されるブロ
ック単位をここでは符号ブロックと呼ぶ。
【０００４】たたみこみ符号器は、複数の内部状態を取
り得る。即ち、たたみこみ符号器に含まれる遅延素子の
数がｄであると、各遅延素子は論理“０”か“１”を取
るので、たたみこみ符号器は２ｄ通りの内部状態を取り
得る。情報系列のｋ情報ビットが入力される毎に、たた
みこみ符号器の内部状態が遷移する。時間の経過に伴う
たたみこみ符号器の内部状態の遷移の様子は、この技術
分野で周知である、トレリス遷移図によって示される。
簡単に述べると、トレリス遷移図とは、内部状態の遷移
と出力とを時間軸を横にとって表したものである。従っ
て、データ送信時、即ち、情報系列を符号系列に符号化
するとき、たたみこみ符号器はその内部状態が初期状態
から最終状態へ遷移する。
り得る。即ち、たたみこみ符号器に含まれる遅延素子の
数がｄであると、各遅延素子は論理“０”か“１”を取
るので、たたみこみ符号器は２ｄ通りの内部状態を取り
得る。情報系列のｋ情報ビットが入力される毎に、たた
みこみ符号器の内部状態が遷移する。時間の経過に伴う
たたみこみ符号器の内部状態の遷移の様子は、この技術
分野で周知である、トレリス遷移図によって示される。
簡単に述べると、トレリス遷移図とは、内部状態の遷移
と出力とを時間軸を横にとって表したものである。従っ
て、データ送信時、即ち、情報系列を符号系列に符号化
するとき、たたみこみ符号器はその内部状態が初期状態
から最終状態へ遷移する。
【０００５】本発明は、上述したようなたたみこみ符号
器によって情報系列が符号化された符号データを、伝送
路を介して受信データとして受け、この受信データをビ
タビアルゴリズムを用いて復号するビタビ復号器の同期
検出方式に係る。
器によって情報系列が符号化された符号データを、伝送
路を介して受信データとして受け、この受信データをビ
タビアルゴリズムを用いて復号するビタビ復号器の同期
検出方式に係る。
【０００６】
【従来の技術】周知のように、誤り訂正符号を衛星通信
システムに適用する場合、受信側では送信側における符
号ブロックの区切りを正しく知って受信データの復号を
実行する必要がある。ここでは、この符号ブロックの区
切りが送信側と受信側とで一致しない状態を非同期状態
と呼ぶことにする。非同期状態のままでは受信データを
正しく復号することができない。したがって、誤り訂正
符号器自体でこの非同期状態を検出して、受信データを
常に正しい符号ブロックで復号できるように、受信デー
タの復号器への入力位相を制御する操作が必要となる。
そのために、同期状態と非同期状態とを明確に区別しう
るような同期情報を復号器から抽出する必要がある。
システムに適用する場合、受信側では送信側における符
号ブロックの区切りを正しく知って受信データの復号を
実行する必要がある。ここでは、この符号ブロックの区
切りが送信側と受信側とで一致しない状態を非同期状態
と呼ぶことにする。非同期状態のままでは受信データを
正しく復号することができない。したがって、誤り訂正
符号器自体でこの非同期状態を検出して、受信データを
常に正しい符号ブロックで復号できるように、受信デー
タの復号器への入力位相を制御する操作が必要となる。
そのために、同期状態と非同期状態とを明確に区別しう
るような同期情報を復号器から抽出する必要がある。
【０００７】送信側においてたたみこみ符号器により符
号化率１／２でたたみこみ符号の符号化がなされたデー
タ系列（受信データ）を受信側で復号する場合、一般
に、受信データをビタビアルゴリズムを用いてビタビ復
号するビタビ復号器が用いられる。従来から、このビタ
ビ復号を正しい符号ブロックで実行できるように制御す
る同期検出方式が種々提案されている（例えば、特開昭
６２−１９３３２３号公報、特開昭６３−２３２６５０
号公報、特開平１−２９６７１６号公報、特開平２−２
３７３３４号公報、特開平３−１３０２５号公報参
照）。
号化率１／２でたたみこみ符号の符号化がなされたデー
タ系列（受信データ）を受信側で復号する場合、一般
に、受信データをビタビアルゴリズムを用いてビタビ復
号するビタビ復号器が用いられる。従来から、このビタ
ビ復号を正しい符号ブロックで実行できるように制御す
る同期検出方式が種々提案されている（例えば、特開昭
６２−１９３３２３号公報、特開昭６３−２３２６５０
号公報、特開平１−２９６７１６号公報、特開平２−２
３７３３４号公報、特開平３−１３０２５号公報参
照）。
【０００８】ここでは、図４を参照して、電子通信学
会、技術研究報告（ＣＳ８２−４３）、頁１７〜２４、
安田 豊他による「ヴィタビ復号における符号同期方式
に対する検討」と題する論文に報告されたものを例に挙
げて、従来のビタビ復号器の同期検出方式について説明
する。
会、技術研究報告（ＣＳ８２−４３）、頁１７〜２４、
安田 豊他による「ヴィタビ復号における符号同期方式
に対する検討」と題する論文に報告されたものを例に挙
げて、従来のビタビ復号器の同期検出方式について説明
する。
【０００９】入力端子１０には軟判定受信データが入力
する。一般に、受信信号には雑音が重畳して、例えば、
論理“０”レベルが０．２レベルになったり、論理
“１”レベルが０．７レベルになったりする。軟判定と
は、このような受信信号を直ぐに論理“０”レベル又は
論理“１”レベルに戻さずに、アナログ信号のままで取
り扱う判定のことをいう。尚、硬判定受信データとは、
軟判定受信データを論理“０”レベル又は論理“１”レ
ベルに戻したものをいう。
する。一般に、受信信号には雑音が重畳して、例えば、
論理“０”レベルが０．２レベルになったり、論理
“１”レベルが０．７レベルになったりする。軟判定と
は、このような受信信号を直ぐに論理“０”レベル又は
論理“１”レベルに戻さずに、アナログ信号のままで取
り扱う判定のことをいう。尚、硬判定受信データとは、
軟判定受信データを論理“０”レベル又は論理“１”レ
ベルに戻したものをいう。
【００１０】この入力端子１０に入力した軟判定受信デ
ータは、位相変換器１１に供給される。位相変換器１１
は、後述する同期・非同期判定回路１６から位相制御信
号を受けとるまでは、同じ位相を保持し続ける。
ータは、位相変換器１１に供給される。位相変換器１１
は、後述する同期・非同期判定回路１６から位相制御信
号を受けとるまでは、同じ位相を保持し続ける。
【００１１】位相変換器１１は位相変換した軟判定受信
データをビタビ復号器１２へ供給すると共に、硬判定受
信データを遅延回路１５に供給する。ビタビ復号器１２
は位相変換した軟判定受信データを周知のビタビアルゴ
リズムを使用して、ビタビ復号する。この復号データは
出力端子１７から出力されると共に、たたみこみ符号器
１３に供給される。たたみこみ符号器１３は復号データ
を再びたたみこみ符号化データに符号化する。このたた
みこみ符号化データは相関器１４に供給される。この相
関器１４には、硬判定受信データを遅延回路１５で遅延
させた硬判定受信データも供給される。遅延回路１５は
硬判定受信データをたたみこみ符号化データにタイミン
グを合わせるための回路である。相関器１４は、たたみ
こみ符号化データと遅延させた硬判定受信データとの間
で相関を取り、その相関を表わす相関値を一定シンボル
区間毎に出力する。
データをビタビ復号器１２へ供給すると共に、硬判定受
信データを遅延回路１５に供給する。ビタビ復号器１２
は位相変換した軟判定受信データを周知のビタビアルゴ
リズムを使用して、ビタビ復号する。この復号データは
出力端子１７から出力されると共に、たたみこみ符号器
１３に供給される。たたみこみ符号器１３は復号データ
を再びたたみこみ符号化データに符号化する。このたた
みこみ符号化データは相関器１４に供給される。この相
関器１４には、硬判定受信データを遅延回路１５で遅延
させた硬判定受信データも供給される。遅延回路１５は
硬判定受信データをたたみこみ符号化データにタイミン
グを合わせるための回路である。相関器１４は、たたみ
こみ符号化データと遅延させた硬判定受信データとの間
で相関を取り、その相関を表わす相関値を一定シンボル
区間毎に出力する。
【００１２】ここで得られた相関値は、ビタビ復号器１
２が非同期状態では小さくなる性質がある。一定区間毎
の相関値は同期・非同期判定回路１６に供給される。同
期・非同期判定回路１６は、この一定区間毎の相関値を
あらかじめ定めているしきい値と比較し、この比較結果
に基づいてビタビ復号器１２が同期状態であるか又は非
同期状態であるかの判定を行なう。ビタビ復号器１２が
非同期状態であると判定すると、同期・非同期判定回路
１６は上記位相制御信号を位相変換器１１へ供給する。
位相変換器１１はこの位相制御信号に応答して軟判定受
信データの位相を替える。
２が非同期状態では小さくなる性質がある。一定区間毎
の相関値は同期・非同期判定回路１６に供給される。同
期・非同期判定回路１６は、この一定区間毎の相関値を
あらかじめ定めているしきい値と比較し、この比較結果
に基づいてビタビ復号器１２が同期状態であるか又は非
同期状態であるかの判定を行なう。ビタビ復号器１２が
非同期状態であると判定すると、同期・非同期判定回路
１６は上記位相制御信号を位相変換器１１へ供給する。
位相変換器１１はこの位相制御信号に応答して軟判定受
信データの位相を替える。
【００１３】上述の操作は、同期・非同期判定回路１６
がビタビ復号器１２が同期状態であると判定するまで繰
り返えされる。
がビタビ復号器１２が同期状態であると判定するまで繰
り返えされる。
【００１４】
【発明が解決しようとする課題】上述した従来のビタビ
復号器の同期検出方式では、同期情報を抽出するため
に、ビタビ復号器の復号遅延及びたたみこみ符号器の符
号化遅延だけ余分な時間がかかった。また、その処理を
するために、遅延回路とたたみこみ符号器が必要となっ
た。
復号器の同期検出方式では、同期情報を抽出するため
に、ビタビ復号器の復号遅延及びたたみこみ符号器の符
号化遅延だけ余分な時間がかかった。また、その処理を
するために、遅延回路とたたみこみ符号器が必要となっ
た。
【００１５】従って、本発明の目的は、ビタビ復号器が
同期状態であるか又は非同期状態であるかを検出し、ビ
タビ復号器が非同期状態の場合に速やかにビタビ復号器
が同期状態となるように制御できるビタビ復号器の同期
検出方式を提供することにある。
同期状態であるか又は非同期状態であるかを検出し、ビ
タビ復号器が非同期状態の場合に速やかにビタビ復号器
が同期状態となるように制御できるビタビ復号器の同期
検出方式を提供することにある。
【００１６】
【課題を解決するための手段】本発明のビタビ復号器の
同期検出方式は、たたみこみ符号の符号化がなされた受
信データをビタビアルゴリズムを用いてビタビ復号する
ビタビ復号器の同期検出方式であって、ビタビ復号器に
よるビタビ復号の際に求められる最大パスメトリック状
態遷移で得られる枝値があり、時刻毎に最大パスメトリ
ック状態の一時刻前の状態値を調べ、各時刻の遷移間で
得られる枝値を時刻毎に出力する枝値出力回路と、枝値
とこの枝値に対応する受信データの各シンボルとの間で
相関を取り、この相関を表わす相関値を連続する受信デ
ータの一定シンボル区間毎に出力する相関器と、この一
定シンボル区間毎の相関値とあらかじめ定めているしき
い値との大小関係を比較し、相関値がしきい値より大き
い時には同期状態、小さい時には非同期状態と判定する
同期・非同期判定回路と、この同期・非同期判定回路で
ビタビ復号器が非同期状態であると判定された場合に、
受信データの位相を替える位相変換回路とを備えること
を特徴とする。
同期検出方式は、たたみこみ符号の符号化がなされた受
信データをビタビアルゴリズムを用いてビタビ復号する
ビタビ復号器の同期検出方式であって、ビタビ復号器に
よるビタビ復号の際に求められる最大パスメトリック状
態遷移で得られる枝値があり、時刻毎に最大パスメトリ
ック状態の一時刻前の状態値を調べ、各時刻の遷移間で
得られる枝値を時刻毎に出力する枝値出力回路と、枝値
とこの枝値に対応する受信データの各シンボルとの間で
相関を取り、この相関を表わす相関値を連続する受信デ
ータの一定シンボル区間毎に出力する相関器と、この一
定シンボル区間毎の相関値とあらかじめ定めているしき
い値との大小関係を比較し、相関値がしきい値より大き
い時には同期状態、小さい時には非同期状態と判定する
同期・非同期判定回路と、この同期・非同期判定回路で
ビタビ復号器が非同期状態であると判定された場合に、
受信データの位相を替える位相変換回路とを備えること
を特徴とする。
【００１７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１８】図２（ａ）に、本発明に係るビタビ復号器
とともに使用される送信側のたたみこみ符号器の構成を
示す。たたみこみ符号器は、入力端子１８、第１及び第
２のレジスタ１９及び２０、および第１及び第２の加算
器２１及び２２を有する。
とともに使用される送信側のたたみこみ符号器の構成を
示す。たたみこみ符号器は、入力端子１８、第１及び第
２のレジスタ１９及び２０、および第１及び第２の加算
器２１及び２２を有する。
【００１９】入力端子１８より情報ビットＳｋ＋２が入
力される。この時点では、第１及び第２のレジスタ１９
及び２０は、それぞれ、情報ビットＳｋ＋１及びＳｋを
保持している。この状態において、第１及び第２の加算
器２１及び２２は、下記の数式１及び２に示す演算を実
行する。
力される。この時点では、第１及び第２のレジスタ１９
及び２０は、それぞれ、情報ビットＳｋ＋１及びＳｋを
保持している。この状態において、第１及び第２の加算
器２１及び２２は、下記の数式１及び２に示す演算を実
行する。
【００２０】
【数１】 Ｐｔ＝Ｓｋ＋２＋Ｓｋ＋１＋Ｓｋ （ｍｏｄ ２）
【００２１】
【数２】 Ｑｔ＝Ｓｋ＋２＋Ｓｋ （ｍｏｄ ２）
【００２２】第１及び第２の加算器２１及び２２は、そ
れぞれ、第１及び第２の演算結果ＰｔおよびＱｔを送信
する。ここで、添字のｔは時刻を示し、第１及び第２の
演算結果ＰｔおよびＱｔの組（Ｐｔ，Ｑｔ）は時刻ｔに
送信される符号ブロックを示す。次の情報ビットが入力
端子１８に入力されると同時に、第１及び第２のレジス
タ１９及び２０の中味が図２（ｂ）のように変化する。
すなわち、第１及び第２のレジスタ１９及び２０は、そ
れぞれ、情報ビットＳｋ＋２及びＳｋ＋１を保持する。
れぞれ、第１及び第２の演算結果ＰｔおよびＱｔを送信
する。ここで、添字のｔは時刻を示し、第１及び第２の
演算結果ＰｔおよびＱｔの組（Ｐｔ，Ｑｔ）は時刻ｔに
送信される符号ブロックを示す。次の情報ビットが入力
端子１８に入力されると同時に、第１及び第２のレジス
タ１９及び２０の中味が図２（ｂ）のように変化する。
すなわち、第１及び第２のレジスタ１９及び２０は、そ
れぞれ、情報ビットＳｋ＋２及びＳｋ＋１を保持する。
【００２３】図２（ｃ）に、第１及び第２のレジスタ１
９及び２０が保持している値と入力端子１８に入力する
情報ビットとによって、第１及び第２のレジスタ１９及
び２０の中味がどのように変わり、またどういう符号ブ
ロック（Ｐｔ，Ｑｔ）を出力するかを表す。以下、第１
及び第２のレジスタ１９及び２０の中味が（０，０）の
ときを状態０、（１，０）のときを状態１、（０，１）
のときを状態２、および（１，１）のときを状態３と呼
ぶ。
９及び２０が保持している値と入力端子１８に入力する
情報ビットとによって、第１及び第２のレジスタ１９及
び２０の中味がどのように変わり、またどういう符号ブ
ロック（Ｐｔ，Ｑｔ）を出力するかを表す。以下、第１
及び第２のレジスタ１９及び２０の中味が（０，０）の
ときを状態０、（１，０）のときを状態１、（０，１）
のときを状態２、および（１，１）のときを状態３と呼
ぶ。
【００２４】図１は本発明の一実施例によるビタビ復号
器の同期検出方式を示すブロック図である。入力端子１
０より入力される軟判定受信データは、符号ブロックを
１つの単位として、（Ｐｔ，Ｑｔ）（同期状態）又は
（Ｐｔ−１，Ｑｔ）（非同期状態）が連続的にビタビ復
号器１２に供給される。
器の同期検出方式を示すブロック図である。入力端子１
０より入力される軟判定受信データは、符号ブロックを
１つの単位として、（Ｐｔ，Ｑｔ）（同期状態）又は
（Ｐｔ−１，Ｑｔ）（非同期状態）が連続的にビタビ復
号器１２に供給される。
【００２５】ビタビ復号器１２は、枝メトリック計算回
路１と、状態０，１，２，３ＡＣＳ（Ａｄｄ−Ｃｏｍｐ
ａｒｅ−Ｓｅｌｅｃｔ）回路２，３，４および５と、生
き残りパスメモリ６と、パスメトリック記憶回路７と、
最大パスメトリック状態検出回路８とを有する。
路１と、状態０，１，２，３ＡＣＳ（Ａｄｄ−Ｃｏｍｐ
ａｒｅ−Ｓｅｌｅｃｔ）回路２，３，４および５と、生
き残りパスメモリ６と、パスメトリック記憶回路７と、
最大パスメトリック状態検出回路８とを有する。
【００２６】枝メトリック計算回路１は、各復号ステッ
プ毎の入力データをもとに、図２（ｃ）の各枝（Ｐｔ，
Ｑｔ）に対する枝メトリックを計算する。パスメトリッ
ク記憶回路７は、図２（ｃ）の（Ｓｋ＋１，Ｓｋ＋２）
の状態０，１，２，３に対するその前の復号ステップに
おける生き残りパスのパスメトリック情報を記憶してい
る。状態０，１，２，３ＡＣＳ回路２，３，４，および
５は、それぞれ、枝メトリック計算回路１で計算された
枝メトリックとパスメトリック記憶回路７に記憶された
パスメトリック情報とに基づいて、状態０，１，２，３
の新しい生き残りパスを選択する操作を実行する。
プ毎の入力データをもとに、図２（ｃ）の各枝（Ｐｔ，
Ｑｔ）に対する枝メトリックを計算する。パスメトリッ
ク記憶回路７は、図２（ｃ）の（Ｓｋ＋１，Ｓｋ＋２）
の状態０，１，２，３に対するその前の復号ステップに
おける生き残りパスのパスメトリック情報を記憶してい
る。状態０，１，２，３ＡＣＳ回路２，３，４，および
５は、それぞれ、枝メトリック計算回路１で計算された
枝メトリックとパスメトリック記憶回路７に記憶された
パスメトリック情報とに基づいて、状態０，１，２，３
の新しい生き残りパスを選択する操作を実行する。
【００２７】選択された各生き残りパスのメトリック
と、そのパスに対する符号器入力データ系列の内容（図
２（ａ）での情報ビットＳｋ＋２のこと）とは生き残り
パスメモリ６に収容される。この時、最大パスメトリッ
ク状態検出回路８で求めた状態に対する生き残りパスで
最も過去の時点で入力したデータビットが復号データと
して出力端子１７から出力される。
と、そのパスに対する符号器入力データ系列の内容（図
２（ａ）での情報ビットＳｋ＋２のこと）とは生き残り
パスメモリ６に収容される。この時、最大パスメトリッ
ク状態検出回路８で求めた状態に対する生き残りパスで
最も過去の時点で入力したデータビットが復号データと
して出力端子１７から出力される。
【００２８】本発明では、以下に詳細に説明するよう
に、このような手順を繰り返すビタビ復号において、復
号過程で得られる最大パスメトリック状態検出回路８の
出力に着目して同期情報を抽出する。
に、このような手順を繰り返すビタビ復号において、復
号過程で得られる最大パスメトリック状態検出回路８の
出力に着目して同期情報を抽出する。
【００２９】図３にトレリス遷移図の一例を示す。図３
中の太線は、同期状態において、時刻ｔ０に生き残りパ
スメモリ６の中で、最大パスメトリックを有する生き残
りパスを表わしている。図３によると、時刻ｔ０では、
状態２が最大パスメトリックを有する状態であり、この
状態は最大パスメトリック状態検出回路８で求めること
ができる。
中の太線は、同期状態において、時刻ｔ０に生き残りパ
スメモリ６の中で、最大パスメトリックを有する生き残
りパスを表わしている。図３によると、時刻ｔ０では、
状態２が最大パスメトリックを有する状態であり、この
状態は最大パスメトリック状態検出回路８で求めること
ができる。
【００３０】枝値出力回路９は、今求めた最大パスメト
リックをもつ状態が、どこから遷移してきたものかを調
べ、遷移間の枝値（Ｐｔ，Ｑｔ）を出力する。図３で
は、時刻ｔ０の最大パスメトリックをもつ状態２は状態
３から遷移してきたことがわかる。したがって、この場
合、枝値出力回路９は枝値（Ｐｔ，Ｑｔ）として（０，
１）を出力する。枝値出力回路９から得られる系列は、
完全な符号化系列とはならないが、それに近い系列とな
っている。また、非同期状態の系列はでたらめとなる。
リックをもつ状態が、どこから遷移してきたものかを調
べ、遷移間の枝値（Ｐｔ，Ｑｔ）を出力する。図３で
は、時刻ｔ０の最大パスメトリックをもつ状態２は状態
３から遷移してきたことがわかる。したがって、この場
合、枝値出力回路９は枝値（Ｐｔ，Ｑｔ）として（０，
１）を出力する。枝値出力回路９から得られる系列は、
完全な符号化系列とはならないが、それに近い系列とな
っている。また、非同期状態の系列はでたらめとなる。
【００３１】枝値出力回路９から出力される枝値は相関
器１４に供給される。相関器１４は、受信データを硬判
定したデータ（シンボル）と枝値との間で相関を取り、
その相関を表わす相関値を連続する受信データの一定シ
ンボル区間毎に出力する。一定シンボル区間毎の相関値
は同期・非同期判定回路１６に供給される。同期・非同
期判定回路１６は、この一定シンボル区間毎の相関値を
あらかじめ定めているしきい値との大小関係を比較し、
この比較結果に基づいて相関値がしきい値より大きい時
には同期状態、小さい時には非同期状態と判定する。ビ
タビ復号器１２が非同期状態であると判定すると、同期
・非同期判定回路１６は位相制御信号を位相変換器１１
へ供給する。位相変換器１１はこの位相制御信号に応答
して軟判定受信データの位相を替える。
器１４に供給される。相関器１４は、受信データを硬判
定したデータ（シンボル）と枝値との間で相関を取り、
その相関を表わす相関値を連続する受信データの一定シ
ンボル区間毎に出力する。一定シンボル区間毎の相関値
は同期・非同期判定回路１６に供給される。同期・非同
期判定回路１６は、この一定シンボル区間毎の相関値を
あらかじめ定めているしきい値との大小関係を比較し、
この比較結果に基づいて相関値がしきい値より大きい時
には同期状態、小さい時には非同期状態と判定する。ビ
タビ復号器１２が非同期状態であると判定すると、同期
・非同期判定回路１６は位相制御信号を位相変換器１１
へ供給する。位相変換器１１はこの位相制御信号に応答
して軟判定受信データの位相を替える。
【００３２】上述の操作は、同期・非同期判定回路１６
がビタビ復号器１２が非同期状態であると判定するまで
繰り返えされる。
がビタビ復号器１２が非同期状態であると判定するまで
繰り返えされる。
【００３３】
【発明の効果】以上説明したように本発明は、ビタビ復
号で行われる最大パスメトリックの状態検出結果を同期
状態の抽出に使用したので、ビタビ復号に要する遅延と
再符号化に要する遅延の余分な時間を節約することがで
き、ビタビ復号器が同期状態で あるか又は非同期状態で
あるかの検出を速やかに行うことができる。また、従来
の同期検出方式では必要であった、遅延回路とたたみこ
み符号器とを削除することができるので、本発明の同期
検出方式は小型化を図ることができるという利点もあ
る。
号で行われる最大パスメトリックの状態検出結果を同期
状態の抽出に使用したので、ビタビ復号に要する遅延と
再符号化に要する遅延の余分な時間を節約することがで
き、ビタビ復号器が同期状態で あるか又は非同期状態で
あるかの検出を速やかに行うことができる。また、従来
の同期検出方式では必要であった、遅延回路とたたみこ
み符号器とを削除することができるので、本発明の同期
検出方式は小型化を図ることができるという利点もあ
る。
【図１】本発明の一実施例によるビタビ復号器の同期検
出方式を示すブロック図である。
出方式を示すブロック図である。
【図２】図１に示すビタビ復号器とともに送信側で使用
される、たたみこみ符号器とその動作を説明するための
図である。
される、たたみこみ符号器とその動作を説明するための
図である。
【図３】図１の同期検出方式で用いられる枝値出力回路
の動作を説明するためのトレリス遷移図である。
の動作を説明するためのトレリス遷移図である。
【図４】従来のビタビ復号器の同期検出方式を示すブロ
ック図である。
ック図である。
１ 枝メトリック計算回路 ２〜５ 各状態のＡＣＳ回路 ６ 生き残りパスメモリ ７ パスメトリック記憶回路 ８ 最大パスメトリック状態検出回路 ９ 枝値出力回路 １０ 入力端子 １１ 位相変換器 １２ ビタビ復号器 １４ 相関器 １６ 同期・非同期判定回路 １７ 出力端子
Claims (2)
- 【請求項１】 たたみこみ符号の符号化がなされた受信
データをビタビアルゴリズムを用いてビタビ復号するビ
タビ復号器の同期検出方式において、 前記ビタビ復号器によるビタビ復号の際に求められる最
大パスメトリック状態遷移で得られる枝値があり、時刻
毎に最大パスメトリック状態の一時刻前の状態値を調
べ、各時刻の遷移間で得られる枝値を時刻毎に出力する
枝値出力回路と、 前記枝値と前記枝値に対応する前記受信データの各シン
ボルとの間で相関を取り、該相関を表わす相関値を連続
する受信データの一定シンボル区間毎に出力する相関器
と、 該一定シンボル区間毎の相関値とあらかじめ定めている
しきい値との大小関係を比較し、前記相関値が前記しき
い値より大きい時には同期状態、小さい時には非同期状
態と判定する同期・非同期判定回路と、 該同期・非同期判定回路で前記ビタビ復号器が非同期状
態であると判定された場合に、前記受信データの位相を
替える位相変換回路とを備えることを特徴とするビタビ
復号器の同期検出方式。 - 【請求項２】 前記受信データが軟判定受信データであ
る請求項１記載のビタビ復号器の同期検出方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34585892A JP2522142B2 (ja) | 1992-12-25 | 1992-12-25 | ビタビ復号器の同期検出方式 |
| EP93120616A EP0603824B1 (en) | 1992-12-25 | 1993-12-21 | Method of and circuit for detecting synchronism in viterbi decoder |
| DE69324554T DE69324554T2 (de) | 1992-12-25 | 1993-12-21 | Verfahren und Vorrichtung zur Synchronisationsdetektierung in einem Viterbi-Dekoder |
| CN93119980A CN1044757C (zh) | 1992-12-25 | 1993-12-24 | 用于检测维特比译码器中同步的方法和电路 |
| US08/675,517 US5809044A (en) | 1992-12-25 | 1996-06-27 | Method of and circuit for detecting synchronism in viterbi decoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34585892A JP2522142B2 (ja) | 1992-12-25 | 1992-12-25 | ビタビ復号器の同期検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06276107A JPH06276107A (ja) | 1994-09-30 |
| JP2522142B2 true JP2522142B2 (ja) | 1996-08-07 |
Family
ID=18379472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34585892A Expired - Fee Related JP2522142B2 (ja) | 1992-12-25 | 1992-12-25 | ビタビ復号器の同期検出方式 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5809044A (ja) |
| EP (1) | EP0603824B1 (ja) |
| JP (1) | JP2522142B2 (ja) |
| CN (1) | CN1044757C (ja) |
| DE (1) | DE69324554T2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3241210B2 (ja) * | 1994-06-23 | 2001-12-25 | 沖電気工業株式会社 | ビタビ復号方法及びビタビ復号回路 |
| EP0771080B1 (en) * | 1995-10-25 | 1999-01-13 | Nec Corporation | Maximum-likelihood decoding with soft decisions |
| JP3336836B2 (ja) * | 1995-11-28 | 2002-10-21 | 三菱電機株式会社 | 同期判定回路、復調器及び通信システム |
| DE19610163B4 (de) * | 1996-03-15 | 2004-04-08 | Südwestrundfunk -Anstalt des öffentlichen Rechts- | Verfahren zum Synchronisieren eines Faltungsdecoders |
| KR100223735B1 (ko) * | 1996-06-29 | 1999-10-15 | 김영환 | 비터비 복호 신호의 동기/비동기 판단 방법 및 장치 |
| FI102335B (fi) | 1997-02-28 | 1998-11-13 | Nokia Telecommunications Oy | Vastaanottomenetelmä ja vastaanotin |
| US6201840B1 (en) * | 1997-10-08 | 2001-03-13 | Seagate Technology, Inc. | Method and apparatus for detecting data in magnetic recording using decision feedback |
| JP3316744B2 (ja) | 1997-10-30 | 2002-08-19 | 三菱電機株式会社 | Ａｆｃ回路、それを備えた受信機、及び自動周波数制御通信システム |
| JP3700818B2 (ja) * | 1999-01-21 | 2005-09-28 | Ｎｅｃエンジニアリング株式会社 | 誤り訂正回路 |
| JP3340403B2 (ja) | 1999-06-29 | 2002-11-05 | 松下電器産業株式会社 | 符号化率検出方法及び符号化率検出装置 |
| CN104639180B (zh) * | 2013-11-11 | 2018-01-02 | 北京邮电大学 | 一种译码方法及装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4527279A (en) * | 1982-07-12 | 1985-07-02 | Kokusai Denshin Denwa Co. | Synchronization circuit for a Viterbi decoder |
| GB8327084D0 (en) * | 1983-10-11 | 1983-11-09 | Gordon J | Error correction decoder apparatus |
| JPS62193323A (ja) * | 1986-02-19 | 1987-08-25 | Sony Corp | ヴイタビ復号装置 |
| US4802174A (en) * | 1986-02-19 | 1989-01-31 | Sony Corporation | Viterbi decoder with detection of synchronous or asynchronous states |
| JPH0691520B2 (ja) * | 1986-03-24 | 1994-11-14 | 日本電気株式会社 | フレ−ム同期はずれ検出方式 |
| JPS6490621A (en) * | 1987-09-30 | 1989-04-07 | Nec Corp | Decoder |
| US5208816A (en) * | 1989-08-18 | 1993-05-04 | At&T Bell Laboratories | Generalized viterbi decoding algorithms |
| US5050191A (en) * | 1989-10-24 | 1991-09-17 | Hughes Aircraft Company | Synchronization detector using path metric and branch metric values of a Viterbi decoder |
| JP2876497B2 (ja) * | 1991-08-23 | 1999-03-31 | 松下電器産業株式会社 | 誤り訂正符復号化方法およびその装置 |
-
1992
- 1992-12-25 JP JP34585892A patent/JP2522142B2/ja not_active Expired - Fee Related
-
1993
- 1993-12-21 EP EP93120616A patent/EP0603824B1/en not_active Expired - Lifetime
- 1993-12-21 DE DE69324554T patent/DE69324554T2/de not_active Expired - Fee Related
- 1993-12-24 CN CN93119980A patent/CN1044757C/zh not_active Expired - Fee Related
-
1996
- 1996-06-27 US US08/675,517 patent/US5809044A/en not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| 電子通信学会技術研究報告、ＣＳ８２−８６〜信学技報Ｖｏｌ．８２Ｎｏ．１６９「Ｐ．８１−８８ |
| 電子通信学会技術研究報告、ＣＳ８６−６９〜信学技報Ｖｏｌ．８６Ｎｏ．２０８「Ｐ．１−８ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06276107A (ja) | 1994-09-30 |
| CN1044757C (zh) | 1999-08-18 |
| DE69324554T2 (de) | 1999-08-26 |
| US5809044A (en) | 1998-09-15 |
| DE69324554D1 (de) | 1999-05-27 |
| EP0603824B1 (en) | 1999-04-21 |
| CN1093844A (zh) | 1994-10-19 |
| EP0603824A2 (en) | 1994-06-29 |
| EP0603824A3 (en) | 1995-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3261109B2 (ja) | 加算／比較／選択回路、最尤シーケンス検出器、及び加算／比較／選択機能実行方法 | |
| JPH1051780A (ja) | トレリス符号化されたビデオ・データを処理するためのシステムおよび方法 | |
| JP2522142B2 (ja) | ビタビ復号器の同期検出方式 | |
| US7500167B2 (en) | BER calculation device for calculating the BER during the decoding of an input signal | |
| US6408420B1 (en) | Viterbi decoding method and apparatus thereof | |
| CA2131242C (en) | Apparatus for error-correct decoding in a digital data communications system | |
| JP2004350299A (ja) | パイプライン方式のビタビデコーダ | |
| KR101212856B1 (ko) | 통신 시스템에서 데이터를 복호하는 방법 및 장치 | |
| US5657333A (en) | Method and apparatus for error-control coding in a digital data communication system | |
| US6084925A (en) | Method and apparatus for discriminating synchronous or asynchronous states of Viterbi decoded data | |
| EP0748057B1 (en) | Bit error counting method and counter | |
| JP3123289B2 (ja) | ビタビ復号装置 | |
| US7096411B2 (en) | Method and apparatus for reliable resynchronization of sequential decoders | |
| JPH06232768A (ja) | 畳込み符号化データ復号装置 | |
| JP3120342B2 (ja) | ビタビ復号器 | |
| JP2803627B2 (ja) | 畳込み復号化回路 | |
| JPS5912649A (ja) | ビタ−ビ復号器の同期回路 | |
| JP2871140B2 (ja) | 復調基準位相曖昧度除去システムおよびその受信装置 | |
| JP3816752B2 (ja) | 符号同期判定装置 | |
| JPH07226688A (ja) | 誤り訂正復号装置 | |
| CN117176312A (zh) | 低延时同步时钟及数据传输方法 | |
| JPH0744529B2 (ja) | フレ−ム同期制御方式 | |
| JP3117757B2 (ja) | たたみ込み符号・ビタビ復号データ判定システム | |
| JPH0799455A (ja) | ビタビ復号器の復号後誤り率推定装置 | |
| JP2003309472A (ja) | ビタビ復号装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960402 |
|
| LAPS | Cancellation because of no payment of annual fees |