KR100223735B1 - 비터비 복호 신호의 동기/비동기 판단 방법 및 장치 - Google Patents
비터비 복호 신호의 동기/비동기 판단 방법 및 장치 Download PDFInfo
- Publication number
- KR100223735B1 KR100223735B1 KR1019960026546A KR19960026546A KR100223735B1 KR 100223735 B1 KR100223735 B1 KR 100223735B1 KR 1019960026546 A KR1019960026546 A KR 1019960026546A KR 19960026546 A KR19960026546 A KR 19960026546A KR 100223735 B1 KR100223735 B1 KR 100223735B1
- Authority
- KR
- South Korea
- Prior art keywords
- viterbi
- data
- decoded data
- state
- determining
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/33—Synchronisation based on error coding or decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
- H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술 분야
비터비 복호 신호의 동기/비동기 판단 방법 및 장치
2. 발명이 해결하려고 하는 기술적 과제
재길쌈부호화된 신호와 지연소자를 통해 소정의 사이클 만큼 지연된 전송 신호를 비교하여 서로의 신호가 일치하는지에 따라 복호신호의 동기/비동기 판단하는 경우에, 일정 정도의 지연소자가 필요로되고 이것은 회로구성상 많은 면적을 차지하며, 또한 이와 같은 방법에 있어서는 동기/비동기 판단을 위해 신호의 일치하는 정도를 결정하는 것이 매우 애매하다는 문제점이 있었음.
3. 발명의 해결방법의 요지
길쌈 부호화된 신호를 비터비 복호화하는 과정에서 수신 신호가 전송중에 지나온 경로를 역추적하여 일정한 상태로 수렴하는지의 여부에 따라 복호 신호의 동기/비동기를 판단하는 방법 및 장치를 제공하고자 함.
4. 발명의 중요한 용도
길쌈 부호화된 신호의 비터비 복호에 사용됨.
Description
제1도는 종래의 비터비 복호기에서의 동기/비동기 판단 방법에 따른 회로도.
제2도는 비터비 복호기에서 복호화될 전송신호의 길쌈부호화의 원리를 설명하는 도면.
제3도는 비터비 복호기의 수신 신호가 지나온 경로를 도시하는 트렐리스도.
제4도는 본 발명의 비터비 복호기에서의 동기/비동기 판단 방법에 따른 회로도.
* 도면의 주요 부분에 대한 부호의 설명
SR1, SR2 : 시프트 레지스터 G1, G2 : 송신 신호
g1, g2 : 수신 신호 41 : 역추적 메모리
42-45 : 초기상태 역추적 레지스터 46 : 비교기
본 발명은 전자회로 기술에 관한 것으로, 특히 비터비 복호기(Viterbi decoder)에서 전송 데이터의 복수개의 신호상태에 독립적인 역추적을 통해 동기/비동기 상태를 판단하는 방법 및 장치에 관한 것이다.
길쌈부호화(convolutional encoding)와 비터비 복호법은 디지털 통신에서 데이터가 전송되거나 저장되어질 경우 발생되어지는 에러를 제거하기 위해서 사용된다.
이때 길쌈보호화되어 전송되어진 신호를 비터비 복호하는 과정에서 동기/비동기를 파악해야 하는데, 이와 같은 동기/비동기 파악은 고화질 TV나 디지털 위성통시, 디지털 케이블 TV나 HDD, FDD 등의 기록/재생 등 모든 비터비 복호가 사용되어지는 장치에는 필수적으로 사용되어진다. 그런데 종래에는 비터비 복호의 동기/비동기 파악을 위해서 주로 2가지의 방법이 사용되어 왔다. 그 첫 번째 방법에 있어서는 먼저 제 1 도에 도시된 바와 같이, 길쌈부호화되어 전송되어진 신호를 비터비 복호기(1)에서 일차적으로 비터비 복호를 실시한다. 다음에는 비터비 복호기(1)의 출력 신호를 길쌈 부호화기(3)를 이용하여 재길쌈부호화를 실시하고, 상기 재길쌈부호화된 신호와 지연소자(2)를 통해 소정의 사이클만큼 지연된 전송 신호를 비교기(4)를 이용하여 비교하므로써 서로의 상관관계를 관찰한다. 즉, 서로의 신호가 일치하면 전송된 신호는 전송 중 아무런 에러도 발생하지 않는 경우가 되고, 서로 일치하는 정도가 크고 가끔 일치하지 않으면 전송 중 에러가 발생한 상황이라고 판단할 수 있다. 그러나 거의 일치하지 않거나 일차한다 하더라도 임의의 신호가 일치하는 정도라면 이 비터비 복호 신호는 동기되지 않았다고 판단한다. 그런데 이와 같은 방법에 있어서는 제 1 도에 도시된 바와 같이, 일정 정도의 지연소자를 가지고 있어야 하며, 이것은 회로구성상 많은 면적을 차지한다. 또한 이와 같은 방법에 있어서는 동기/비동기를 판단하기 위해 신호가 거의 일치하는지 아니면 임의의 신호가 일치하는 정도인지를 결정하는 것이 매우 애매하다는 문제점이 있었다.
두 번째 방법에 있어서는 비터비 복호시 매 사이클마다 모든 패스 메트릭(path metric)중에서 가장 최소값을 우선 선택한다. 그리고, 이 최소값의 다음 사이클과의 변화폭을 매번 관찰하여 그 변화폭이 일정값 이하일 경우는 동기상태로 판단하고, 변화폭이 일정값 이상일 경우는 비동기 상태로 판단하는 방식이다. 그러나 이와 같은 방법에 있어서도 역시 패스 메트릭 중 가장 최소값을 선택하는 회로구성이 어렵고 또한 최소 패스 메트릭의 변화폭이 요동적인지 아닌지를 판단하는 기준점을 결정하기 어렵다는 문제점이 있었다.
따라서, 본 발명의 목적은 길쌈 부호화된 신호를 비터비 복호화하는 과정에서 수신 신호가 전송 중에 지나온 경로를 역추적하여 일정한 상태로 수렴하는지의 여부에 따라 복호 데이터의 동기/비동기를 판단하는 방법 및 장치를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명은, 비터비 복호 데이터의 동기/비동기를 판단하는 방법에 있어서, 역추적 메모리에 상기 비터비 복호 데이터의 생존 경로 데이터를 저장하는 단계; 트렐리스 메트릭(trellis metric)에 의거하여 각각 상기 역추적 메모리부터의 상기 생존 경로 데이터에 따라 얻어진 선행(preceding) 상태값을 다수의 역추적 레지스터에 각각 저장하는 단게; 및 매 싸이클마다 상기 다수의 역추적 레지스터에 저장되어 있는 상기 선행 상태값을 비교하여, 예정된 주기에 상기 선행 상태값들이 같으면 상기 비터비 복호 데이터가 동기 상태에 있는 것으로 판단하고, 그렇지 않으면 상기 비터비 복소 데이터가 비동기 상태에 있는 것으로 판단하는 단계를 포함한다.
상기 목적을 달성하기 위한 본 발명은, 비터비 복호 데이터의 동기/비동기를 판단하기 위한 장치에 있어서, 상기 비터비 복호 데이터의 생존 경로 데이터를 저장하는 역추적 메모리; 트렐리스 메트릭에 의거하여 각각 상기 역추적 메모리부터의 상기 생존 경로 데이터에 따라 얻어진 선행 상태값을 저장하고, 상기 생존 경로 데이터에 의존하여 각각 상기 선행 상태값을 업데이트하기 위한 다수의 역추적 레지스터; 및 매 싸이클마다 상기 다수의 역추적 데이터에 저장되어 있는 상기 선행 상태값들이 비교하여, 예정된 주기동안 상기 선행 상태값이 같으면 상기 비터비 복호 데이터가 동기 상태에 있는 것으로 판단하고, 그렇지 않으면 상기 비터비 복호 데이터가 비동기 상태에 있는 것으로 판단하는 비교수단을 포함한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
비터비 복호의 원리를 보면, 전송된 신호가 어떠한 방식으로 길쌈부호화되어 있더라도 비터비 복호를 실시하여 길쌈부호에서 발생되는 트렐리스(trellis)도에서 역추적을 하게되면 어느 특정한 경로가 결정된다는 것을 알 수 있다. 즉, 특정한 경로가 결정된다는 말은 어떠한 초기상태에서 역추적을 실시한다 하더라도 일정 사이클이 지나면 특정한 상태로 수렴한다는 것을 의미한다. 따라서, 본 발명에 있어서는 바로 이 점을 이용하여 다른 여러 초기 상태에서 역추적을 독립적으로 실시하여 일정 사이클이 지난후에 이 독립적인 역추적의 결과가 모두 동일한 상태를 나타내면 동기 되었다고 판단하고, 독립적인 역추적의 결과가 일정 사이클이 지난 후에도 동일한 상태를 나타내지 않으면 비동기 상태라고 판단한다.
먼저 제2도를 참조하면, 데이터 입력 신호의 길쌈부호화 과정이 도시되어 있다.
이와 같이 길쌈 부호화된 신호 G1, G2를 송신부에서 송신하게 되는데, 여기서 G1은 데이터 입력이 시프트 레지스터 SR1 및 SR2 의 각각의 출력과 배타적 논리합(EXCLUSIVE OR)(도면에으로 표시됨) 연산된 신호이고 G2는 데이터 입력이 시프트 레지스터 SR2의 출력과 배타적 논리합(EXCLUSIVE OR) 연산되 신호이다. 이와 같이 길쌈 부호화된 신호가 전송되어 수신부에서 수신되고, 이들 송신 신호와 수신 신호의 상관 관계를 파악하므로써 전송 중에 에러가 발생하였는지 알 수 있다.
다음의 표1에는 데이터 입력에 따른 상태의 변화 및 송신 신호와 수신 신호 변화의 한 예가 도시되어 있다.
[표 1]
표1에서 현재 상태는 제 2 도이 시프트 레지스터 SR1 및 SR2의 상태를 나타내고, 다음 상태는 시프트 레지스터 SR1의 상태를 나타낸다. 비터비 복호기는 수신부 신호(g1, g2)로부터 데이터 입력을 복호시키는 기능을 하는데, 표 1에 도시된 바와 같이 송신부의 신호(G1, G2)와 수신부의 신호(g1, g2)가 일치하지 않는 부분은 전송 중에 에러가 발생했다는 것을 의미한다. 이 과정에서 비터비 복호 신호의 동기/비동기를 파악하면 수신부 신호(g1, g2)가 잘 입력되고 있는지를 판단할 수 있다. 이와 같은 동기/비동기 상태는 제 3 도에 도시된 트렐리스도(trellis)를 근거로 한 역추적의 실시예를 나타낸 표2로부터 분석할 수 있다.
제 3 도는 비터비 복호기의 수신 신호가 지나온 경로를 도시하는 트렐리스도이다.
도면에서 실선은 전송신호의 각각의 초기상태 00, 01, 10, 11이 실제 지나온 경로, 즉 생존 경로를 의미하고, 이 생존 경로들은 메모리에 저장된다(이후에 이 값들은 역추적에 사용된다). 점선은 전송 신호가 지나올 수도 있는 경로를 의미한다. 즉, 모든 상태는 두 개의 상태로부터 전이될 수 있는 데, 실제 상태 전이되었다고 판단되는 경로는 실선 경로이고 상태 전이되지 않았다고 판단되는 경로는 점선 경로이다. 예를 들어 수신되는 입력으로부터 사이클10, 사이클9, 사이클8 ... 등의 순서로 역추적을 실시하는 역추적 알고리즘을 고찰해 보자. 우선 모든 상태 00, 10, 01, 11에서 시작하는 네 가지의 독립적인 역추적을 살펴보면, 다음의 표2에 나타난 바와 같이, 사이클10에서부터 시작한 네 가지의 독립적인 역추적은 3 사이클이 지난 사이클7부터 동일한 상태값들을 갖는다는 것을 알 수 있다. 이런 상태를 동기 상태라고 하고, 이렇게 일정 사이클 후에 수렴하지 못하면 비동기라고 판정한다.
전술한 바와 같은 원리를 이용한 비터비 복호기에서의 동기/비동기 파악은 제 4 도에 도시된 바와 같은 동기/비동기 판단 회로에 의해 수행될 수 있다. 제 2 도를 참조하여 전술한 바와 같이. 데이터가 2개의 시프트 레지스터(SR2, SR2)를 통해 길쌈부호화되고, 역추적 메모리(41)가 데이터의 생존 경로를 저장하므로, 본 발명에 따라 전송신호 각각의 초기 상태를 역추적하기 위해서는 각각의 초기 상태, 즉 00, 01, 10, 11에 대해 각각 역추적 레지스터들(42-45)이 요구된다. 여기서 각각의 초기 상태 역추적 레지스터(42-45)는 비터비 복호기에서 비터비 복호된 신호가 입력되는 역추적 메모리(41)의 데이터를 대상으로 각각의 초기상태에 해당하는 생존 경로를 찾아내어 각각에 해당하는 데이터가 그 각각의 입력단(din)으로 입력되도록 구성된다. 다음에 비교기(46)를 이용하여 매 사이클마다(예를 들어 사이클 10, 9, 8...의 순서로) 이들 레지스터들의 출력값을 비교하여, 일정 사이클이 지난후에 이들 초기상태 역추적 레지스터(42-45)들의 상태값들이 일치하면 동기로 판단하고 그렇지 않으면 비동기로 판단한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
전술한 바와 같이 본 발명에서 따른 역추적 방법을 이용하므로써, 부가적인 지연 소자나 부가적인 회로를 사용하지 않고 다수의 역추적 상태 레지스터를 이용하여 비터비 복호기의 동기/비동기를 판단할 수 있으며, 또한 모든 상태 레지스터들이 특정한 한 상태로 수렴하는 빠르기를 이용하여 변조된 신호들의 질(Quality)을 파악할 수 있으므로 이들 신호의 질에 따라 외부 안테나의 위치를 조절하는 수단으로 이용할 수 있다는 장점이 있다.
Claims (4)
- 비터비 복호 데이터의 동기/비동기를 판단하는 방법에 있어서,역추적 메모리에 상기 비터비 복호 데이터의 생존 경로 데이타를 저장하는 단계;트렐리스 메트릭(trellis metric)에 의거하여 각각 상기 역추적 메모리부터의 상기 생존 경로 데이터에 따라 얻어진 선행(preceding) 상태값을 다수의 역추적 레지스터에 각각 저장하는 단계; 및매 싸이클마다 상기 다수의 역추적 레지스터에 저장되어 있는 상기 선행 상태값들을 비교하여, 예정된 주기에 상기 선행 상태값들이 같으면 상기 비터비 복호 데이터가 동기 상태에 있는 것으로 판단하고, 그렇지 않으면 상기 비터비 복호 데이터가 비동기 상태에 있는 것으로 판단하는 단계를 포함하는 비터비 복호 데이터의 동기/비동기 판단 방법.
- 제 1 항에 있어서, 상기 예정된 주기가,사용자에 의해 결정된 값임을 특징으로 하는 비터비 복호 데이터를 동기/비동기 판단 방법.
- 비터비 복호 데이터의 동기/비동기를 판단하기 위한 장치에 있어서,상기 비터비 복호 데이터의 생존 경로 데이터를 저장하는 역추적 메모리;트렐리스 메트릭(trellis metric)에 의거하여 각각 상기 역추적 메모리부터의 상기 생존 경로 데이터에 따라 얻어진 선행(preceding) 상태값을 저장하고, 상기 생존 경로 데이터에 의존하여 각각 상기 선행 상태값을 업데이트하기 위한 다수의 역추적 레지스터; 및매 싸이클마다 상기 다수의 역추적 래지스터에 저장되어 있는 상기 선행 상태값들을 비교하여, 예정된 주기동안 상기 선행 상태값이 같으면 상기 비터비 복호 데이터가 동기 상태에 있는 것으로 판단하고, 그렇지 않으면 상기 비터비 복호 데이터가 비동기 상태에 있는 것으로 판단하는 비교수단을 포함하는 비터비 복호 데이터의 동기/비동기 판단 장치.
- 제 3 항에 있어서, 상기 예정된 주기가,사용자에 의해 결정된 값임을 특징으로 하는 비터비 복호 데이터의 동기/비동기 판단 장치.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960026546A KR100223735B1 (ko) | 1996-06-29 | 1996-06-29 | 비터비 복호 신호의 동기/비동기 판단 방법 및 장치 |
JP16874497A JP3155728B2 (ja) | 1996-06-29 | 1997-06-25 | ビタビ復号信号の同期/非同期の判断方法および装置 |
TW086108935A TW341742B (en) | 1996-06-29 | 1997-06-26 | A method and apparatus for discriminating synchronous or asynchronous states of viterbi decoded data |
GB9713710A GB2315000B (en) | 1996-06-29 | 1997-06-27 | A method and apparatus for discriminating synchronous or asynchronous states of viterbi decoded data |
US08/884,685 US6084925A (en) | 1996-06-29 | 1997-06-27 | Method and apparatus for discriminating synchronous or asynchronous states of Viterbi decoded data |
DE19727431A DE19727431C2 (de) | 1996-06-29 | 1997-06-27 | Verfahren und Vorrichtung zur Unterscheidung synchroner und asynchroner Zustände von Viterbi-dekodierten Daten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960026546A KR100223735B1 (ko) | 1996-06-29 | 1996-06-29 | 비터비 복호 신호의 동기/비동기 판단 방법 및 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980006956A KR980006956A (ko) | 1998-03-30 |
KR100223735B1 true KR100223735B1 (ko) | 1999-10-15 |
Family
ID=19465212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960026546A KR100223735B1 (ko) | 1996-06-29 | 1996-06-29 | 비터비 복호 신호의 동기/비동기 판단 방법 및 장치 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6084925A (ko) |
JP (1) | JP3155728B2 (ko) |
KR (1) | KR100223735B1 (ko) |
DE (1) | DE19727431C2 (ko) |
GB (1) | GB2315000B (ko) |
TW (1) | TW341742B (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7031407B1 (en) * | 1998-09-28 | 2006-04-18 | Ceva D.S.P. Ltd. | Apparatus and method for decoding and trace back of convolution codes using the viterbi decoding algorithm |
DE19918319C2 (de) * | 1999-04-22 | 2001-09-27 | Siemens Ag | Verfahren zum Decodieren von faltungscodierten Codewörtern, entsprechender Faltungsdecodierer und Verwendung des Verfahrens oder des Faltungsdecodierers |
US6415415B1 (en) * | 1999-09-03 | 2002-07-02 | Infineon Technologies North America Corp. | Survival selection rule |
KR100811376B1 (ko) * | 2001-08-25 | 2008-03-07 | 엘지전자 주식회사 | 통신시스템에서의 부호화 및 복호화 방법 |
US7607073B1 (en) * | 2004-08-04 | 2009-10-20 | Marvell International Ltd. | Methods, algorithms, software, circuits, receivers and systems for iteratively decoding a tailbiting convolutional code |
US7673224B2 (en) * | 2006-09-12 | 2010-03-02 | Agere Systems Inc. | Low power viterbi decoder using a novel register-exchange architecture |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3789359A (en) * | 1972-10-04 | 1974-01-29 | Harris Intertype Corp | Synchronism indicator for a convolutional decoder |
JPS57155857A (en) * | 1981-03-23 | 1982-09-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | Maximum likelihood method and apparatus for error |
JPS59104842A (ja) * | 1982-12-07 | 1984-06-16 | Toshiba Corp | 同期情報抽出回路 |
US4802174A (en) * | 1986-02-19 | 1989-01-31 | Sony Corporation | Viterbi decoder with detection of synchronous or asynchronous states |
JPS62193323A (ja) * | 1986-02-19 | 1987-08-25 | Sony Corp | ヴイタビ復号装置 |
JPH0810879B2 (ja) * | 1986-02-20 | 1996-01-31 | 富士通株式会社 | 復調装置 |
JPS62233933A (ja) * | 1986-04-03 | 1987-10-14 | Toshiba Corp | ヴイタビ復号法 |
US5050191A (en) * | 1989-10-24 | 1991-09-17 | Hughes Aircraft Company | Synchronization detector using path metric and branch metric values of a Viterbi decoder |
US5335250A (en) * | 1992-10-22 | 1994-08-02 | Ericsson Ge Mobile Communications Inc. | Method and apparatus for bidirectional demodulation of digitally modulated signals |
JP2522142B2 (ja) * | 1992-12-25 | 1996-08-07 | 日本電気株式会社 | ビタビ復号器の同期検出方式 |
US5583889A (en) * | 1994-07-08 | 1996-12-10 | Zenith Electronics Corporation | Trellis coded modulation system for HDTV |
US5859861A (en) * | 1995-06-21 | 1999-01-12 | Hyundai Electronics Ind. Co., Ltd. | High speed viterbi decoder |
JP3171772B2 (ja) * | 1995-08-23 | 2001-06-04 | 沖電気工業株式会社 | ビタビ復号方法及びビタビ復号装置 |
US5841819A (en) * | 1996-04-09 | 1998-11-24 | Thomson Multimedia, S.A. | Viterbi decoder for digital packet signals |
-
1996
- 1996-06-29 KR KR1019960026546A patent/KR100223735B1/ko not_active IP Right Cessation
-
1997
- 1997-06-25 JP JP16874497A patent/JP3155728B2/ja not_active Expired - Fee Related
- 1997-06-26 TW TW086108935A patent/TW341742B/zh active
- 1997-06-27 US US08/884,685 patent/US6084925A/en not_active Expired - Lifetime
- 1997-06-27 DE DE19727431A patent/DE19727431C2/de not_active Expired - Fee Related
- 1997-06-27 GB GB9713710A patent/GB2315000B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1084290A (ja) | 1998-03-31 |
DE19727431C2 (de) | 2003-11-20 |
GB9713710D0 (en) | 1997-09-03 |
DE19727431A1 (de) | 1998-01-22 |
KR980006956A (ko) | 1998-03-30 |
GB2315000A (en) | 1998-01-14 |
TW341742B (en) | 1998-10-01 |
US6084925A (en) | 2000-07-04 |
GB2315000B (en) | 2000-12-20 |
JP3155728B2 (ja) | 2001-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6154871A (en) | Error detection and correction system for a stream of encoded data | |
US5838729A (en) | Multiple mode trellis decoder for a digital signal processing system | |
KR100223735B1 (ko) | 비터비 복호 신호의 동기/비동기 판단 방법 및 장치 | |
JPS60180222A (ja) | 符号誤り訂正装置 | |
US5887007A (en) | Viterbi decoding method and viterbi decoding circuit | |
JP4208724B2 (ja) | Hdtvトレリスデコーダアーキテクチャ | |
US20020031195A1 (en) | Method and apparatus for constellation decoder | |
CA2178448A1 (en) | An error detection and correction system for a stream of encoded data | |
JP4606852B2 (ja) | ビタービデコーダーを簡素化する方法 | |
US20100150280A1 (en) | METHODS, APPARATUS, AND SYSTEMS FOR UPDATING LOGLIKELIHOOD RATIO INFORMATION IN AN nT IMPLEMENTATION OF A VITERBI DECODER | |
CN110710113B (zh) | 序列检测器中的路径度量单元及路径度量的方法 | |
CA2112016C (en) | Viterbi decoding method and viterbi decoding apparatus | |
CN113497672A (zh) | 应用在接收器中的交织码调制解码器及解码方法 | |
KR100478462B1 (ko) | 격자 코드 데이타의 생존 경로 역추적장치 | |
US6637003B1 (en) | Viterbi decoder and synchronism controlling method | |
JP4640993B2 (ja) | 尤度演算装置 | |
US20060088118A1 (en) | Method of computing path metrics in a high-speed viterbi detector and related apparatus thereof | |
EP1199809B1 (en) | Encoding rate detection method and encoding rate detection device | |
JPH06225273A (ja) | 誤り訂正装置 | |
EP1091579B1 (en) | Trellis demapper for Trellis decoder | |
KR100396756B1 (ko) | 비터비 복호기 | |
GB2302779A (en) | Decoding punctured convolutionally encoded data | |
JPH09135177A (ja) | ビタビ復号同期判定方法および装置 | |
JP3970478B2 (ja) | ビタビ等化器および送信データ系列判定方法 | |
KR100258234B1 (ko) | 트렐리스 코드 데이터의 생존 경로 저장 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050620 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |