JP4208724B2 - Ｈｄｔｖトレリスデコーダアーキテクチャ - Google Patents

Description

発明の詳細な説明

本特許出願は、２００２年４月１６日に出願された仮特許出願第６０/３７２，９７１号からの優先権を主張するものである。
［発明の技術分野］
本発明は、一般にデジタル信号処理の分野に関し、より詳細には、マルチモードトレリス符号化高品位テレビ（ＨＤＴＶ）信号に適したトレリスデコーダに関する。
［発明の背景］
米国におけるＨＤＴＶのためのＡＴＳＣ（Ａｄｖａｎｃｅｄ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍｓ Ｃｏｍｍｉｔｔｅｅ）規格は、システムパフォーマンスを向上させる手段として、順方向誤り訂正（ＦＥＣ）を含む８ビット（シンボルあたり８レベル）残留側波帯（ＶＳＢ）送信システムを規定している。送信ＦＥＣシステムは、バイトインタリーバとトレリスエンコーダに続くリードソロモンエンコーダから構成される。受信システムは、対応するトレリスデコーダ、バイトデインタリーバ及びリードソロモンデコーダを有する。トレリス符号化は、特定のノイズソースからの干渉に対する他のプロテクト技術と共に利用される。図１は、ＦＥＣ構成要素を強調する典型的なＨＤＴＶ送信機及び受信機の簡単化したブロック図である。

ＨＤＴＶのためのトレリス符号化要件は、ＡＴＳＣにより１９９５年４月１２日に提供されたＨＤＴＶ送信のためのデジタルテレビ規格のセクション４．２．４〜４．２．６（付録Ｄ）、１０．２．３．９、１０．２．３．１０などに示されている。このＨＤＴＶ規格は、１２のインタリーバデータストリームの処理のため、送信機には１２のパラレルトレリスエンコーダと、受信機には１２のパラレルトレリスデコーダとに関するインタリーブ機能を用いたトレリス符号化システムを提供する。使用されるトレリスシステムは、レート２/３トレリス符号化変調（ＴＣＭ）コードを利用する。このコードは、レート１/２の４状態畳み込みエンコーダ（ｒａｔｅ １/２ ｆｏｕｒ ｓｔａｔｅ ｃｏｎｖｏｌｕｔｉｏｎａｌ ｅｎｃｏｄｅｒ）を用いて１ビットを符号化し、その後、差動プリコードされた（ｄｉｆｆｅｒｅｎｔｉａｌｌｙ ｐｒｅｃｏｄｅｄ）ＦＥＣ符号化されていないビットを追加することにより実現される。エンコーダにより生成される符号化された３ビットからなる各符号化ビット群が、８レベルＶＳＢ変調器シンボルに割り当てられる。図２は、差動プリレコーダ、トレリスエンコーダ及び対応する８レベルＶＳＢシンボルマッピング装置（ｅｉｇｈｔ ｌｅｖｅｌ ＶＳＢ ｓｙｍｂｏｌ ｍａｐｐｅｒ）を示すブロック図である。１２の同一のエンコーダとプリコーダが逐次的に利用され、一度に各１ビットを処理し、一度に１つの完了シンボルを逐次的に送信する。入力データビットＸ１とＸ２は、３つのビットＺ２、Ｚ１及びＺ０として符号化される。各３ビットワードは、８つのシンボルＲの１つに対応する。Ｘ２は、符号化ビットＺ２を与えるため、プリコーダにより処理される。Ｘ１は、トレリスエンコーダにより２つのビットＺ１とＺ０として符号化される。図３は１２エンコーダインタリーブ処理方式を示し、図４は１２デコーダデインタリーバシステムを示す。

１２エンコーダインタリーブ処理の必要性は、予見可能な将来においてＨＤＴＶと共存すると考えられる起こりうるＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｔａｎｄａｒｄ Ｃｏｍｍｉｔｔｅｅ）アナログテレビ隣接チャネル干渉の解消の必要性から生じたものである。ＮＴＳＣ阻止フィルタが、ＮＴＳＣ音声、クロマ及び映像キャリアにおいて、あるいはその近傍で、ｎｕｌｌと共に利用される。このフィルタは、復調器に追加される１２シンボルタップ付き遅延線であり、１９９２年２月４日にＣｉｔｔａらに与えられた米国特許第５，０８６，３４０号「デジタル高品位テレビのための隣接チャネル干渉軽減システム（ＣＯ−ＣＨＡＮＮＥＬ ＩＮＴＥＲＦＥＲＥＮＣＥ ＲＥＤＵＣＴＩＯＮ ＳＹＳＴＥＭ ＦＯＲ ＤＩＧＩＴＡＬ ＨＩＧＨ ＤＥＦＩＮＩＴＩＯＮ ＴＥＬＥＶＩＳＩＯＮ）」に開示されるように、ＮＴＳＣ干渉が実際に検出されたときのみ利用される。ＮＴＳＣ干渉が検出されない場合、加法的白色ガウスノイズ（ＡＷＧＮ）チャネルに対する最適なトレリスデコーダは４状態Ｖｉｔｅｒｂｉデコーダである。ＮＴＳＣ干渉が存在する場合、ＮＴＳＣ阻止フィルタは、最適なトレリスデコーダに複雑さを加えた受信信号に相関を導入する。１２エンコーダ/デコーダインタリーブ処理方式は、各デコーダが１２シンボル遅延の代わりに１シンボル遅延により阻止フィルタを見ることを可能にする。これにより、最適なトレリスデコーダが８状態Ｖｉｔｅｒｂｉデコーダとして実現することが可能となる。図５は、１２の逐次的なデコーダのそれぞれに対して、ＮＴＳＣ阻止フィルタを有するあるいは有しないトレリス復号化システムの図である。

ＮＴＳＣ干渉がない場合では、最適なＨＤＴＶトレリスデコーダは、図６に示されるような４状態トレリスを有する。トレリスの各ブランチは、対になるセット、あるいはコセット（ｃｏｓｅｔ）ａ，ｂ，ｃまたはｄと関連付けされた２つの遷移から構成される。各コセットの２つのシンボルが、表１に示される。

図６は、遷移と対応するエンコーダ入力Ｘ２とＸ１との関係を示す。４状態トレリスの各状態は、トレリスの一方の側ではバイナリ表現により、もう一方の側では１０進数表現により特定される。

ＮＴＳＣ干渉が存在し、ＮＴＳＣ阻止フィルタがアクティブである場合には、１２のトレリスデコーダのそれぞれは部分的応答信号を受け取り、阻止フィルタはデコーダあたり１シンボルの遅延を有する。阻止フィルタにより導入される追加的なメモリ遅延は、結果として得られるトレリスデコーダをフィルタ移送機能と４状態トレリスの組み合わせとするであろう。結果として得られる部分的応答トレリスデコーダは、８状態トレリスを有するトレリスデコーダと等価となる。

図６に示されるように、８状態トレリスの各状態は、それのバイナリ表現とそれの４状態トレリスの状態との関係と共に、当該状態に収束する双方のトレリスブランチ群と関連付けされているコセットにより特定される。もとのトレリスの４つの状態のそれぞれは、各自が当該状態へのブランチを表す異なるコセットと関連付けされた２つの構成要素に分割されている。例えば、４状態トレリスの状態０は、８状態トレリスでは０ａと０ｃとなる。状態０ａはコセットａと関連付けされた状態への遷移のみを表し、状態０ｃはコセットｃと関連付けされた状態への遷移を表す。従って、状態０ａに導くブランチのすべてはコセットａと関連付けされ、状態０ｃに導くブランチのすべてはコセットｃと関連付けされる。

図７は、ＮＴＳＣ隣接チャネル干渉の下でのトレリス符号化変調通信システムの簡単化されたブロック図である。データ入力シーケンスはｘにより表され、ｚはエンコーダ出力シーケンス、送信シーケンスあるいはコードワードであり、ｗはＡＷＧＮシーケンサであり、ｒは受信シンボルシーケンスであり、ｙはＮＴＳＣ阻止フィルタ出力シーケンスであり、ｘ^＊は復号データシーケンスである。トレリスデコーダは、それの入力において部分的応答信号とノイズを受け取る。この部分的応答信号は、８レベルＶＳＢシンボルから導出されたものであり、それは−７から＋７までの１５の可能な振幅レベルを有するため、１５レベルＶＳＢとして知られる。

Ｈｕらによる１９９８年１１月２４日に与えられた米国特許第５，８４１，４７８号「トレリスデコーダのコードシーケンス検出（ＣＯＤＥ ＳＥＱＵＥＮＣＥ ＤＥＴＥＣＴＩＯＮ ＩＮ Ａ ＴＲＥＬＬＩＳ ＤＥＣＯＤＥＲ）」では、２つのモード（ＮＴＳＣあるいは非ＮＴＳＣ干渉提示）間の途切れないスイッチ処理と共に、図４に説明される１２のデインタリーブ符号化シーケンスを逐次的に復号することが可能な適応的トレリスデコーダが開示されている。図８に示されるＨｕらによる装置の簡単化されたブロック図は、２つの主要な入力、すなわち、符号化シンボルの受信シーケンスと、入力モードを８レベルまたは１５レベルＶＳＢとして特定する制御入力ｖｓｂ＿ｍｏｄｅを有するトレリスデコーダを示す。図８に含まれない追加的な入力は、クロックとグローバルシステムリセット（ｇｌｏｂａｌ ｓｙｓｔｅｍ ｒｅｓｅｔ）である。デコーダ出力は、符号化バイトシーケンスである。

受信した符号化シンボルシーケンスは、当該シンボルシーケンス内のフィールド及びセグメント同期パターンを検出し、対応する同期信号を生成する同期制御ユニットへの入力として利用される。その後、これらの同期信号は、受信したシンボルシーケンス内の符号化データの特定及び同期パターンの消去を行うイネーブル信号の生成に利用される。その後、符号化データシーケンスは、ブランチメトリックコンピュータ（ＢＭＣ）と遅延ユニットに転送される。さらに、同期制御ユニットは、同期状態がアウトになるときは常に、あるいはグローバルリセットのような他の入力に応答して、オン状態のデコーダをリセットするのに用いられる登録されたリセット信号を生成する。リセット信号とイネーブル信号の両方が、その他のデコーダユニットに送信される。

ＢＭＣユニットは、受信した各符号化シンボルとトレリスブランチと関連付けされた符号化シンボルとの間のメトリック値を計算する。ＢＭＣユニットは、各状態に１つずつの８つのＢＭＣサブユニットから構成される。各ＢＭＣサブユニットは、図６のプロトコルによる状態からの２つのブランチに対してメトリックを計算し、その後、ブランチメトリックのそれのペアをＡＣＳ（Ａｄｄ−Ｃｏｍｐａｒｅ−Ｓｅｌｅｃｔ）ユニットに送信する。制御入力ｖｓｂ＿ｍｏｄｅは、メトリックが８レベルＶＳＢまたは１５レベルＶＳＢモードに関連付けされているか特定する。デコーダアーキテクチャは、８状態トレリスが４状態トレリスの動作を模倣することができるため、両方の動作モードに対して図６に示される８状態トレリスを利用する。

ＡＣＳユニットはまた、各自が保持されている関連付けされたパスメトリック値を有する各状態に１つの８つのサブユニットに分割される。ＡＣＳユニットは、１６のブランチメトリックを受け取り、１６の一時的なパスメトリック値を生成するため、対応する８つの保持されているパスメトリック値にそれらを加える。以降、各ＡＣＳサブユニットは、それの状態に導く２つのブランチに対応する２つの一時的なパスメトリック値を比較する。その後、各ＡＣＳサブユニットは、それの状態に導く最小のパスメトリック値を選択し、この情報をＢＭＣユニットに返すと共に、それの対応する保持されているパスメトリック値を更新する。ＢＭＣユニットは、ＮＴＳＣ干渉の場合のメトリックを計算するため、各状態への以前の符号化シンボルに関する情報を必要とする。ＡＣＳユニットはまた、各状態に対して、当該状態に導くブランチのペアのどのブランチが当該状態に導く最小のパスと関連付けされているか特定するビットポインタを生成する。その後、８つのビットポインタはトレースバック（ｔｒａｃｅｂａｃｋ）ユニットに送られる。ＡＣＳユニットはまた、８状態パスメトリックの中から、最小値を有する１つのパスを選び、最小状態情報をトレースバックユニットに送る。最終的に、ＡＣＳユニットは、パスメトリック情報を同期モニタユニットに送信する。

同期モニタユニットは、８つのトレリス状態の１つと関連付けされたメトリック値を観察し、それらを閾値と比較することにより、受信したシンボルシーケンスが同期制御ユニットにより適切に配置されているか決定する。閾値が満たされない場合、同期信号のアウトは同期制御ユニットに送信される。

トレースバック制御メモリユニットは、バッファメモリ内の各最小状態パスと関連付けされた受信したビットポインタを保持する。保持されたビットポインタは、新たに受信したビットポインタがトレリスを介して順方向のトレースに利用される一方、トレリスを介して逆方向のトレースに利用される。この結果、トレースバック制御メモリユニットは、図２及び図６に示されるように、情報ビットＸ１を反映するトレリス復号決定ビットのシーケンスを生成する。これら復号ビットは、リエンコーダ（ｒｅ−ｅｎｃｏｄｅｒ）とトレリスデマッパ（ｔｒｅｌｌｉｓ ｄｅｍａｐｐｅｒ）に送信される。

リエンコーダは、等価なＺ０及びＺ１ビットの生成のため受信した復号ビットを用いた図２の複製である。これらの再符号化ビットはトレリスデマッパに転送される。同時に、受信した符号化シンボルシーケンスの遅延バージョンは、遅延ユニットにより生成され、トレリスデマッパに送信される。トレリスデマッパは、受信した遅延符号化シーケンスと共に、再符号化ビットＺ０及びＺ１を用いて、符号化ビットＺ２と対応する情報ビットＸ２を特定する。その後、トレリスデマッパは、復号ビットＸ１とＸ２を情報ビットをバイトに構成するバイトアセンブラに送信する。

リエンコーダとトレリスデマッパの利用する動機付けは、当該ビットに関する情報がＡＣＳユニットやトレースバックユニットにＢＭＣユニットにより送信されていないため、情報ビットＸ２を復号するためである。従って、この情報を復元するため、受信した符号化シーケンスを遅延する遅延ユニットの必要がある。この遅延は、それが迂回するすべてのユニット、すなわち、ＢＭＣユニット、ＡＣＳユニット及びとレースバックユニットにおける遅延を調整しなければならないため、比較的長いデュレーションにある。特に典型的には、トレースバックユニットは、大きなメモリブロックと関連付けされた結果として生じる遅延を有する。受信した符号化シーケンスは、一般的に、有意なサイズのトータルのメモリ遅延を表す多数のビット（８から１０）に量子化される。リエンコーダ、デマッパリング及び比較的大きな遅延ユニットの必要性を解消するトレリスアーキテクチャが必要とされる。
［発明の概要］
本発明は、ＡＴＳＣのＨＤＴＶ規格の１２デコーダインタリーブ構成と共に、ＮＴＳＣ干渉モードを有するトレリスデコーダシステムである。本発明は、複数の動作モード間の途切れのないスイッチ処理と入力インタリーブコードの復号が可能な適応的トレリスデコーダを有する。本システムは、ハードウェアの軽減を可能にする。このシステムは、複数のモード間における適応的なスイッチ処理と入力インタリーブコードの復号を要する同様のトレリスデコーダ装置に適用可能である。

本設計は、従来のトレリス復号アーキテクチャにある動作ブロックの３つを削除する。特に、遅延ユニット、リエンコーダ及びトレリスデマッパは、ブランチメトリックコンピュータ（ＢＭＣ）、ＡＣＳ（Ａｄｄ−Ｃｏｍｐａｒｅ−Ｓｅｌｅｃｔ）ユニット及びとレースバックユニットの新たな改良により不要である。同期制御、同期モニタ及びバイトアセンブラなどの残りの要素は不変とされる。本発明は、ビットＸ２に関する情報がＢＭＣユニットに存在するという事実を利用し、そのような情報はＡＣＳユニットやトレースバックユニットに転送され、これにより、再符号化、デマッパリング及び大きな遅延ユニットの必要性を解消することができる。
［発明の詳細な説明］
図９を参照するに、本発明の簡単化されたブロック図において、図８に示される従来技術によるトレリスデコーダアーキテクチャより３つだけ少ない要素を有するトレリスデコーダ１が示される。従来技術のＢＭＣと同様に、改良されたＢＭＣユニット２には、各自が個々のトレリス状態に対応する８つのＢＭＣサブユニットが含まれる。図１０に示されるように、各ＢＭＣサブユニット３には、簡単化のため除かれた複数の入出力、クロック、リセット及びイネーブル信号が含まれる。ＢＭＣサブユニット３の入力４は、トレリスデコーダ１への入力において現れる各サンプルに対する受信したシンボル５であるｒｘ＿ｓｙｍｂである。入力６は、ＡＣＳユニット８の出力７から生成されるビット入力であるａｃｓ＿ｓｕｒｖである。入力６は、以前のトレリスブランチに対する特定のＢＭＣサブユニットトレリス状態へのサバイバパス（ｓｕｒｖｉｖｏｒ ｐａｔｈ）を示す。図６を検討することによりわかるように、２つの異なる以前の状態から導出された各状態への２つのサバイバパスが存在する。

入力９は、ＮＴＳＣ阻止フィルタが存在しない８レベルＶＳＢケースに対応する４状態トレリスに対して０の値を有する制御ビットであるｖｓｂ＿ｍｏｄｅである。入力９は、ＮＴＳＣ阻止フィルタが利用されるときに生成される１５レベルＶＳＢケースに対応する８状態トレリスに対して１の値を有する。入力１０はｂｉｔ＿ｕｉであり、入力１１はｂｉｔ＿ｖｉであり、これらの入力は以前のトレリスブランチ計算中の８つのＢＭＣサブユニット３の１つからの出力ビットに対応する。シンボルｕｉは入力６が０であるときに生成され、シンボルｖｉは入力６が１であるときに生成される。

出力１４はｂｉｔ２＿ｕｏであり、出力１５はｂｉｔ２＿ｖｏである。サブユニット３により表される状態から導く２つのブランチはｕｏ及びｖｏとラベル付けされ、これらのブランチに対応する出力ビットは、それぞれｂｉｔ２＿ｕｏとｂｉｔ２＿ｖｏである。それらの値は現在のブランチに対して計算される。シンボルｕｏ及びｖｏは、図２及び図６に示されるように、入力ビットＸ１と関連付けされている。ビットＸ１が０の値を有するとき、ｕｏビットが生成され、ビットＸ１の値が１であるとき、ビットｖｏが生じる。出力ビット１４及び１５は、対応するブランチｕ及びｖに対して予測される情報ビットＸ２を表し、ＡＣＳユニット８への入力１８として利用される。出力１２はｂｉｔ＿ｕｏであり、出力１３はｂｉｔ＿ｖｏである。出力１２と１３は、それらが出力前に１ブランチだけ遅延されるという点を除いて、それぞれ出力１４及び１５と等しい。出力１６はｂｍ＿ｕｏであり、出力１７はｂｍ＿ｖｏであり、それらは特定のサブユニット３により表される状態からの現在のトレリスブランチに対して、それぞれ出力ブランチメトリックである。出力１６及び１７は、ＡＣＳユニット８への入力１８として利用される。

図１１を再び参照するに、８つの離散的なＢＭＣサブユニットの相互接続が示される。シンボルｕｏ及びｖｏは、各ＢＭＣサブユニットの出力１２及び１３に関連付けされている。例えば、サブユニットｂｍｃ６に対して、パス１９の出力ｂｉｔ＿ｕｏは、入力ビットＸ１が０、すなわち、状態１に導くトレリスブランチに等しいときに生成されるトレリスブランチと関連付けされている。しかしながら、ＢＭＣユニット２で実行されるメトリック計算に応じて、ｂｉｔ＿ｕｏあるいはｂｉｔ＿ｖｏの値は、図２及び図６に示されるようにビットＸ２の最も可能性のある値を反映する。

入力６が０であるときシンボルｕｉが生成され、入力６が１であるときシンボルｖｉが生成される。入力６は、ＡＣＳユニット８の出力７から生成されるビット入力であるａｃｓ＿ｓｕｒｖビットである。このように、入力６の値は、以前のトレリスブランチに対する特定のＢＭＣサブユニットトレリス状態へのサバイバ（最小メトリック）パスを示す。例えば、ｂｃｍ６への入力として送られるａｃｓ＿ｓｕｒｖが１である場合、これは、ｂｉｔ＿ｖｉがａｃｓ＿ｓｕｒｖビットの値に応答して選択されたため、状態６へのサバイブパス２０が状態４から移行したものであるということを示している。言い換えると、ａｃｓ＿ｓｕｒｖビットが１の値を有する場合、当該ａｃｓ＿ｓｕｒｖビットを受け取るサブユニット３はｂｉｔ＿ｖｉを選択するであろう。

図１２をさらに参照するに、ＢＭＣサブユニット３の要素が示されている。距離コンピュータ２１と２２は同様のものであり、特定の所望のメトリックを達成するようプログラミングあるいは設計されていてもよい。定数ｗ−とｗ＋は、ａｃｓ＿ｓｕｒｖビットにより選ばれた特定の状態への以前のブランチと関連付けされたコセットのシンボルである。各状態は、図６に与えられた値を有する。図１３をさらに参照するに、距離関数２１及び２２に用いられるアルゴリズムを理解することができる。このアルゴリズムは、米国特許第５，８４１，４７８号に記載された絶対ユークリッド距離を計算する。このアルゴリズムでは、ｕｏおよびｖｏの値を生成するため、ｄの値はｕまたはｖと置き換えられる。定数ｄ−とｄ＋は、距離関数２１（ｕｏ）と２２（ｖｏ）に対してそれぞれ実際にｕ−とｕ＋またはｖ−とｖ＋となる。これらの定数は、特定の状態からのブランチｕまたはｖと関連するコセットのシンボルに対応する。図６に示されるように、各状態はそれの対応する値を有する。他のアルゴリズムが所望の異なるメトリックに対して利用されてもよい。

米国特許第５，８４１，４７８号の従来技術からの本発明の実質的な改良は、ＢＭＣサブユニット３に出力１４と１５を含めることにある。出力ビット１４と１５は、それぞれ対応するブランチｕとｖに対する予測された情報ビットＸ２を表し、ＡＣＳユニット８への入力として利用される。ＡＣＳユニット８は、各自が特定のトレリス状態に対応する８つのサブユニット２３に分割される。図１４に最も良く示されるように、各ＡＣＳサブユニット２３は、ｐｍ＿ｕ入力２４とｐｍ＿ｖ入力２５を有する。これらの入力２４と２５はそれぞれ、サブユニット２３により表される特定の状態にマージされる状態ｕ及びｖの保持されたメトリック値を含む。ｂｍ＿ｕ入力２６とｂｍ＿ｖ入力２７はそれぞれ、特定のＡＣＳサブユニット状態にマージされる現在のトレリスブランチｕとｖ（０と１）に対してＢＭＣサブユニット３により生成されるブランチメトリックである。ｂｉｔ２＿ｕ入力２８とｂｉｔ２＿ｖ入力２９はそれぞれ、特定のＡＣＳ２３サブユニット状態にマージされる現在のトレリスブランチｕとｖ（０と１）に対してＢＭＣサブユニット３により生成される予測された情報ビットＸ２を表す。ｂｉｔ２＿ｕ入力とｂｉｔ２＿ｖ入力はそれぞれ、各ＢＭＣサブユニット３から受け取られるｂｉｔ２＿ｕｏ出力１４とｂｉｔ２＿ｖｏ出力１５の即座の選択肢である。

サブユニット２３のｐｍ＿ｏｕｔ出力３０は、特定のＡＣＳサブユニット状態と関連付けされた更新されたパスメトリックである。もとのｐｍ＿ｕとｐｍ＿ｖ値が対応するｂｍ＿ｕ入力２６とｂｍ＿ｖ入力２７の値に加えられた後、パスメトリック値が更新される。メトリック値ｕとｖの間の比較が行われ、最小値がｐｍ＿ｏｕｔ３０への割り当て対象の値として選ばれる。ａｃｓ＿ｓｕｒｖ出力ビット６は、最小メトリックパスを定義するのに用いられるアルゴリズムに基づき、ある状態に導く最小メトリックパスの選択に依存した０または１である。ｂｉｔ２＿ｏｕｔ出力３１は、ａｃｓ＿ｓｕｒｖビット６の値に基づき２つの入力２８と２９（それぞれ、ｂｉｔ２＿ｕとｂｉｔ２＿ｖ）から選ばれた予測された情報ビットＸ２である。ビット６に対する０の値はｂｉｔ２＿ｕ入力２８を選択し、ビット６に対する１の値はｂｉｔ２＿ｖ入力２９を選択する。

８つのＡＣＳサブユニット２３に加えて、ＡＣＳユニット８は、すべてのサブユニット２３のｐｍ＿ｏｕｔ３０メトリックを比較し、ａｃｓ＿ｍｉｎ３２として特定される最小メトリックを有する特定のサブユニット２３を特定する。ａｃｓ＿ｍｉｎ３２は、トレースバックユニット３３への入力である。あるいは、既存のトレースバックユニットはすべての状態が同一の過去情報を含みうるだけの十分なトレースバック深さを有するため、ａｃｓ＿ｍｉｎ値に関連付けされた状態を固定することができる。図１５は、８つのＡＣＳサブユニット２３の相互接続を示す。シンボルｕとｖはそれぞれ、各ＡＣＳサブユニット２３の入力ｐｍ＿ｕ２４とｐｍ＿ｖ２５、あるいはｂｍ＿ｕ２６とｂｍ＿ｖ２７と関連付けされている。任意の２つのＡＣＳサブユニット間の関係は、図１１に示されるように、ＢＭＣサブユニット３の対応するペア間の関係に従う。さらに、任意のＢＭＣサブユニット３と任意のＡＣＳサブユニット２３との間の関係は、図１１及び図１５に示される関係により定義される。例えば、ａｃｓ６は、ａｃｓ１に出力３４を、ａｃｓ７に出力３５を与える。同様に、ａｃｓ６はｂｍｃ１とｂｍｃ７に出力を与える。ＢＭＣサブユニットｂｍｃ６は、ｂｍｃ１に出力１９を、ｂｍｃ７に出力３６を与える。逆に、ＡＣＳサブユニットａｃｓ６は、ａｃｓ５またはｂｍｃ５に出力を与えることができず、ｂｍｃ６はｂｍｃ５またはａｃｓ５に出力を与えることができない。ＢＭＣの場合と同様に、ａｃｓ６により生成されたａｃｓ＿ｓｕｒｖビット６が１の値を有する場合、状態６へのサバイバパス（あるいは最小メトリックパス）は、ビット６の１の値によりビットｖはサバイバとして選ばれているということを意味するため、パス３７に沿って状態４から移行する必要がある。それはまた、ｂｉｔ２＿ｏｕｔがｂｉｔ２＿ｖに等しいということを意味している。他方、ビット６の値が０である場合、状態６へのサバイバパスは、ビット６の０の値によりビットｕはサバイバとして選ばれているということを意味するため、パス３８に沿って状態０から移行する必要がある。それはまた、ｂｉｔ２＿ｏｕｔがｂｉｔ２＿ｕに等しいことを意味する。

さらに図１６を参照するに、改良されたトレースバックユニット３３を理解することができる。好適な実施例では、用いられる特定のプロトコルは、ＡＰＴＦＴ（Ａｌｌ Ｐａｔｈ Ｔｒａｃｅｂａｃｋ/Ｆｏｒｗａｒｄ Ｔｒａｃｅ）アルゴリズムである。あるいは、任意の一般的なトレースバックアルゴリズムがレジスタ交換アルゴリズムと共に利用されてもよい。米国特許第５，８４１，４７８号の従来技術からの本発明の実質的な改良は、入力２８と２９（ｂｉｔ２＿ｕとｂｉｔ２＿ｖ）及び対応する出力３１（ｂｉｔ２＿ｏｕｔ）をＡＣＳサブユニット２３に含めるということである。ｂｉｔ２＿ｏｕｔビット３１と共にＡＣＳユニット８のａｃｓ＿ｓｕｒｖビット６は、８状態すべてと各トレリスブランチに対して、トレースバックユニット３３のためのデータ入力３９として利用される。制御入力４０には、クロック、イネーブル、リセット、任意の同期信号、及び各トレリスブランチに対する最小メトリック状態を特定するためＡＣＳユニット８の出力として現れるａｃｓ＿ｍｉｎ３２が含まれる。制御ユニット４１は、すべての制御信号を生成し、各種メモリブロックのアドレス指定を読み書きする。

バッファ４２は、Ｔ＊Ｎ（Ｔは所定のサバイバメモリ深さであり、Ｎは８に等しいトレリスゴごとの状態数である）のサイズを有するラストインファーストアウト（ＬＩＦＯ）メモリである。バッファ４２は、ＡＣＳユニット８からの出力を一時的に保持する。ブランチごとに２ビットの形式によるデータ（ａｃｓ＿ｓｕｒｖビット６とｂｉｔ２＿ｏｕｔビット３１）が、到着順に一度にＮ状態でバッファ４２に書き込まれる。このデータは、ブランチ数で割られたバッファメモリのサイズ、すなわち、Ｔ/２により特徴付けされる次の局面において逆順に読み込まれる。各読み出し処理の後、新たな入力データ群が同一のメモリ位置に書き込まれる。各トレリス状態に対する追加的な入力ｂｉｔ２＿ｏｕｔビット３１（予測された情報ビットＸ２）を保持するため、バッファ４２のサイズは従来のトレースユニットにより必要とされるものの２倍とされる。

制御ユニット４１は、全パストレースバックユニット４３に格納と逆順に以前の局面からバッファメモリ４２を読み出すよう指示する。ａｃｓ＿ｓｕｒｖビット６は、実際、特定の状態を導くトレリスサバイバパスにおける以前の状態へのポインタである。制御ユニット４１は、全パストレースバックユニット４３にａｃｓ＿ｓｕｒｖビット６を用いてトレリスを介して一度にＴ/２サンプルの全局面をトレースバックするよう指示する。それがトレリスを介してトレースバックすると、全パストレースバックユニット４３は、トレリスのＮ状態のそれぞれに対して復号シーケンスメモリ４５に復号出力４４を送信する。従って、全パストレースバックユニット４３は、トレリスのＮ個のサバイバパスを特定するのにＮ個の状態ポインタを必要とする。対応するブランチにおける以前の状態にポインタ指定するため、すべてのブランチに対してＮ個の状態ポインタが更新される。

図１７をさらに参照するに、全パストレースバックユニット４３の詳細を理解することができる。状態ポインタ４６は、ａｃｓ＿ｓｕｒｖビット６とｂｉｔ２＿ｏｕｔビット３１に関連付けされているＮビットのうちのどれが利用されるべきか選ぶ。状態ポインタ４６と共にａｃｓ＿ｓｕｒｖビット６は、当該パスの以前の状態を生成する。それらはまた、情報ビットＸ１の予測である出力ビット４７であるｂｉｔ１＿ｄｅｃを生成する。出力ビット４８であるｂｉｔ２＿ｄｅｃは、選択されたビット３１であるｂｉｔ２＿ｏｕｔに対応する。

全パストレースバックユニット４３により提供される実質的な特徴は、８つのトレリス状態のそれぞれに対して、入力ビット３１であるｂｉｔ２＿ｏｕｔと関連付けされるＮ−１マルチプレクサ（Ｎ ｔｏ １ ｍｕｌｔｉｐｌｅｘｅｒ）４９の追加である。復号シーケンスメモリ４５は、すべてのトレリス状態に対して、全パストレースバックユニット４３から復号シーケンス（ｂｉｔ１＿ｄｅｃとｂｉｔ２＿ｄｅｃ）を受信する。復号シーケンスメモリ４５は、２局面後に逆順に復号シーケンスをマルチプレクサ５０に利用可能にする。入力データ３９が、通常の順序でバッファメモリ４２に書き込まれ、逆順で全パストレースバックユニット４３に渡される。全パストレースバックユニット４３の復号出力４４は、復号シーケンスメモリ４５に送られ、以降において逆順にシーケンスメモリ４５から読み出される。これら２つの逆読み出し処理は互いに相殺し、最終的な復号データ５１が正しい順序にある。シーケンスメモリ４５により導入される２つの局面の遅延は、２＊Ｔ＊Ｎ、すなわち、従来の装置で用いられるものの２倍のメモリサイズを与える。各トレリス状態に対して追加的な入力ｂｉｔ２＿ｄｅｃ（ビット４８、予測された情報ビットＸ２）の保持要求のため、より大きなメモリが必要とされる。

全パストレースバックユニット４３が前の局面においてバッファされたＡＣＳデータ３９の読み出し及び処理を行っている間、順方向トレースユニット５２が現在の局面のａｃｓ＿ｓｕｒｖデータを用いてトレリスを介して順方向にトレースする。順方向トレースユニット５２は、信号パス５３と共にマルチプレクサ５０に送信されるパス選択ポインタＰを生成する。ポインタＰは、ＡＣＳユニット８により生成される最小状態パス入力信号７であるａｃｓ＿ｍｉｎと関連付けされる。すべての局面において更新されるポインタＰは、最小状態パスをポインタ指定し、このパスに関連付けされた状態を２つの局面に以前に与える。順方向トレースパス選択ユニットは、周知のような従来の性質を備える。マルチプレクサユニット５０は、順方向トレースポインタＰを用いて復号シーケンスメモリ４５内にあるＮ個の復号シーケンスから選択する。マルチプレクサ出力５１は、対応する復号ビットである。復号シーケンスは２ビット（ｂｉｔ１＿ｄｅｃとｂｉｔ２＿ｄｅｃ）から構成されているため、従来技術による装置で検出される１ビット（ｂｉｔ１＿ｄｅｃ）の代わりに、マルチプレクサ５０の論理は必然的に二重にされる。

前述のように、本発明に関するトレリスデコーダアーキテクチャは、説明された実施例に限定されるものではない。本発明の原理に従って他のアーキテクチャが導かれてもよい。本発明により体現される原理は、説明した８状態アーキテクチャに限定されるものではない。ここで説明される要素の機能は、マイクロプロセッサのプログラムされた命令においてすべてあるいは部分的に実現されてもよい。

図１は、従来技術によるＨＤＴＶ送信機及び受信機システムの簡単化されたブロック図である。 図２は、従来技術によるＨＤＴＶトレリスエンコーダ、差動プリコーダ及びシンボルマッパのブロック図である。 図３は、従来技術によるＨＤＴＶトレリスエンコーダインタリーバのブロック図である。 図４は、従来技術によるＨＤＴＶトレリスデコーダデインタリーバのブロック図である。 図５は、ＮＴＳＣ阻止フィルタの有無を示す従来技術によるＨＤＴＶトレリスデコーダのブロック図である。 図６は、従来技術による４状態トレリス及び８状態トレリスの概略図である。 図７は、ＮＴＳＣ干渉阻止を備える従来技術によるトレリス符号化変調システムの概略図である。 図８は、従来技術によるトレリスデコーダアーキテクチャのブロック図である。 図９は、本発明の原理に従い構成されたトレリスデコーダシステムのブロック図である。 図１０は、本発明の原理に従い構成されたＢＭＣサブユニットの入出力図である。 図１１は、図１０に示されるＢＭＣサブユニットに対するトレリス状態の入出力の概略図である。 図１２は、図１０に示されるＢＭＣサブユニットのブロック図である。 図１３は、本発明において利用される距離コンピュータアルゴリズムを示すフローチャートである。 図１４は、本発明の原理に従い構成されたＡＣＳサブユニットの概略図である。 図１５は、図１４に示されるＡＣＳサブユニットの入出力の概略図である。 図１６は、本発明の原理に従い構成された全パストレースバックフォワードトレースユニットのブロック図である。 図１７は、本発明の原理に従い構成された前記パストレースバックユニットのブロック図である。

Claims (8)

1. インタリーブトレリス符号化データパケット群からなる映像データの処理システムにおけるトレリス復号化データを提供する装置であって、
   前記映像データに応答してトレリス状態遷移に関する決定データを生成する手段であって、第１データビットと第２データビットのペアから前記第２情報データビットに対する予測値を選択する手段を有するブランチメトリックコンピュータを含む手段と、
   前記予測値を含む前記決定データに応答して、状態遷移トレリスにより決定されるように、連結したインタリーブパケットシーケンスに対し特定される先行するトレリス状態シーケンスを特定するトレースバックネットワークと、
   現在のトレリスブランチに対して、前記第１データビットに対する値と前記第２情報データビットに対する予測値を計算する手段と、
   複数のトレリス復号化データシーケンスを提供する手段と、
   前記決定データにより先行するトレリス状態を特定することにより更新されたポインタにより、前記複数のトレリス復号化データシーケンスの１つを特定する手段と、
   すべてのトレリス状態からの最小パスメトリックの選択に応答して、前記すべてのトレリス状態から前記適切な第１データビットと第２データビットを同時に選択する手段と、
   前記特定された先行するトレリス状態シーケンスに応答して、前記トレリス復号化データを提供する手段とからなることを特徴とする装置。
2. インタリーブトレリス符号化データパケット群からなる映像データの処理システムにおけるトレリス復号化データを提供する装置であって、
   前記映像データに応答してトレリス状態遷移に関する決定データを生成する手段であって、第１データビットと第２データビットのペアから前記第２情報データビットに対する予測値を選択する手段を有するブランチメトリックコンピュータを含む手段と、
   前記予測値を含む前記決定データに応答して、状態遷移トレリスにより決定されるように、連結したインタリーブパケットシーケンスに対し特定される先行するトレリス状態シーケンスを特定するトレースバックネットワークと、
   現在のトレリスブランチに対して、前記第１データビットに対する値と前記第２情報データビットに対する予測値を計算する手段と、
   複数のトレリス復号化データシーケンスを提供する手段と、
   前記決定データにより先行するトレリス状態を特定することにより更新されたポインタにより、前記複数のトレリス復号化データシーケンスの１つを特定する手段と、
   トレリス状態への最小パスメトリックの選択に応答して、前記トレリス状態への前記適切な第１データビットと第２データビットを同時に選択する手段と、
   前記特定された先行するトレリス状態シーケンスに応答して、前記トレリス復号化データを提供する手段とを備えることを特徴とする装置。
3. 請求項１記載の装置であって、前記トレースバックネットワークは、さらに、前記第１データビットの値と前記第２データビットの予測値を保持する手段を備えることを特徴とする装置。
4. 請求項３記載の装置であって、前記ポインタは、前記第１データビットの１つと前記第２データビットの１つを正しく復号化されたデータビットとして選択することを特徴とする装置。
5. 第１データビットと第２データビットを含む情報データペアから構成されるインタリーブトレリス符号化データパケット群からなる映像データの処理システムにおけるトレリス復号化データを提供する方法であって、
   第１データビットに対する値を計算し、第２データビットに対する値を予測して、前記映像データに応答して、トレリス状態遷移に関する決定データを生成するステップと、
   状態遷移トレリスに従って、前記決定データに応答して連結したインタリーブパケットシーケンスに対し特定される先行するトレリス状態シーケンスを特定するステップと、
   すべてのトレリス状態からの最小パスメトリックの選択に応答して、前記すべてのトレリス状態から前記適切な第１データビットと第２データビットを同時に選択するステップ と、
   複数のトレリス復号化データシーケンスを提供するステップと、
   前記決定データにより先行するトレリス状態を特定することにより更新されたポインタにより、前記複数のトレリス復号化データシーケンスの１つを特定するステップと、
   前記特定された先行するトレリス状態シーケンスに応答して、前記トレリス復号化データを提供するステップとからなることを特徴とする方法。
6. 請求項５記載の方法であって、さらに、
   現在のトレリスブランチに対して、前記第１データビットに対する値と前記第２データビットに対する予測値を計算するステップを備えることを特徴とする方法。
7. 第１データビットと第２データビットを含む情報データペアから構成されるインタリーブトレリス符号化データパケット群からなる映像データの処理システムにおけるトレリス復号化データを提供する方法であって、
   第１データビットに対する値を計算し、第２データビットに対する値を予測して、前記映像データに応答して、トレリス状態遷移に関する決定データを生成するステップと、
   状態遷移トレリスに従って、前記決定データに応答して連結したインタリーブパケットシーケンスに対し特定される先行するトレリス状態シーケンスを特定するステップと、
   トレリス状態への最小パスメトリックの選択に応答して、前記トレリス状態への前記適切な第１データビットと第２データビットを同時に選択するステップと、
   複数のトレリス復号化データシーケンスを提供するステップと、
   前記決定データにより先行するトレリス状態を特定することにより更新されたポインタにより、前記複数のトレリス復号化データシーケンスの１つを特定するステップと、
   前記特定された先行するトレリス状態シーケンスに応答して、前記トレリス復号化データを提供するステップとからなることを特徴とする方法。
8. 請求項７記載の方法であって、さらに、
   各局面に対し一回、ポインタを更新するステップを備えることを特徴とする方法。

Images