JP4059950B2 - トレリス符号化されたビデオ・データを処理するためのシステムおよび方法 - Google Patents
トレリス符号化されたビデオ・データを処理するためのシステムおよび方法 Download PDFInfo
- Publication number
- JP4059950B2 JP4059950B2 JP09087897A JP9087897A JP4059950B2 JP 4059950 B2 JP4059950 B2 JP 4059950B2 JP 09087897 A JP09087897 A JP 09087897A JP 9087897 A JP9087897 A JP 9087897A JP 4059950 B2 JP4059950 B2 JP 4059950B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- trellis
- unit
- interleaved
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
- H04N21/2383—Channel coding or modulation of digital bit-stream, e.g. QPSK modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving MPEG packets from an IP network
- H04N21/4382—Demodulation or channel decoding, e.g. QPSK demodulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Dc Digital Transmission (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、トレリス・デコーダにおけるコード・シーケンス検出に関するものである。
【０００２】
すなわち、本発明は、ディジタル信号処理の分野に関し、より具体的には、例えば、マルチプル・モード・トレリス符号化された高精細テレビジョン（ＨＤＴＶ）型信号を復号するのに適したトレリス・デコーダ(trellis decoder) に関する。
【０００３】
なお、本明細書の記述は本件出願の優先権の基礎たる米国特許出願第０８／６２９，６７３号（１９９６年０４月０９日出願）の明細書の記載に基づくものであって、当該米国特許出願の番号を参照することによって当該米国特許出願の明細書の記載内容が本明細書の一部分を構成するものとする。
【０００４】
【従来の技術】
放送および通信の応用分野において、トレリス符号化(trellis encoding)は信号ノイズ耐性(signal noise immunity) を向上するために採用されている。トレリス符号化は、他の手法と併用することにより、特定のノイズ・ソース（雑音発生源）から保護するために用いられている。これらの手法の１つとして、データ・インタリービング(data interleaving) があるが、これは伝送中に発生する可能性のある干渉バーストから保護するために使用されている。この手法では、データは送信前にあらかじめ規定したシーケンスに配列され（インタリーブされ）、そしてオリジナル・シーケンスは受信時に復元される（デインタリーブされる）。このオペレーションによりデータは、あらかじめ決めたシーケンスで時間的に広げられまたは分散化されるので、伝送中にデータ損失が起こっても、連続するデータが損失しないようになっている。その代わりに、損失データは離散化されているので、そのデータを隠したり、訂正することが容易になっている。干渉からの耐性(interference immunity) を得るために用いれているもう１つの手法は干渉拒絶フィルタリング(interference rejection filtering)であり、これはデータに依存するクロストークや共通チャネル干渉(co-channel intererence)から信号を保護するために使用されている。
【０００５】
米国における高精細テレビジョン(high definition television)に関するトレリス符号化規格は、米国アドバンスト・テレビジョン・システム委員会 (United States Advanced Television Systems Committee - ＡＴＳＣ）によって準備されたＨＤＴＶ伝送に関するディジタル・テレビジョン標準(Digital Television Standard for HDTV Transmission) （１９９５年４月１２日）のセクション4.2.4-4.2.6 （附属書Ｄ）、10.2.3.9、10.2.3.10 、およびその他のセクションに記載されている（以下、ＨＤＴＶ標準と呼ぶ）。このＨＤＴＶ標準はトレリス符号化システムについて述べてあり、このシステムは、送信側が１２個の並列トレリス・エンコーダ（符号化器）をもち、受信側が１２個の並列トレリス・デコーダをもつことにより、１２個のインタリーブしたデータストリームを処理するインタリービング機能を採用している。ＨＤＴＶ標準のトレリス符号化システムは、また、受信側デコーダに干渉拒絶フィルタも採用しており、ＮＴＳＣ周波数に関連したクロストークおよび共通チャネル干渉を減衰させている。ＨＤＴＶ標準に規定されている拒絶フィルタはオプションであるが、復号化される特定のデータに応じて動的に適用することが可能である。
【０００６】
【発明が解決しようとする課題】
インタリーブされたコードまたは動的に選択可能なフィルタ機能をトレリス・デコーディングすると、付加的なトレリス・デコーダ設計上の制約および動作モードが生じる。これらの付加的な設計上の制約および動作モードは、例えば、ＨＤＴＶ受信機の応用分野について、トレリス・デコーディング機能を設計し、実現することを著しく複雑にしている。特に、この複雑化は、例えば、ＮＴＳＣフィルタ処理された入力データと非フィルタ処理された入力データとの間でスイッチングするときや、ＨＤＴＶプログラム・チャネル間でスイッチングするときに生じるように、多数のモード間でシームレス・スイッチング(seamless switching)を行うことがトレリス・デコーダに要求されているときに、生じる。さらに、コンシューマ用のＨＤＴＶ受信機にはコスト面とハードウェア面の制約があるために、トレリス・デコーダの設計をコスト効率性の面で有効にすることが要求されている。このように設計をコスト効率化するためには、インタリーブされたデータストリームおよび多数の動作モードに適合する能力をもつ、効率的なトレリス・デコーダ・アーキテクチャを採用する必要がある。
【０００７】
【課題を解決するための手段】
本発明の原理によれば、トレリス・デコーダ・システムは、異なる動作モード間でシームレスにスイッチングする適応型トレリス・デコーダ(adaptive trellis decoder)を具現化している。ここで開示されているシステムは、あらかじめ決定された数のステート（状態）数をもつ単一のデコーディング・トレリスを用いている。このトレリス・デコーダは、インタリーブされた入力パケット・データの中のコードを検出するコード・シーケンス検出システムを採用しているが、ここでは、ビタビ(Viterbi) デコーディング・システムを例に挙げて説明している。コード・シーケンス検出システムは、また、入力符号化データ(input encoded data)と出力復号化データ(output decoded data) との間の遅延（レイテンシィ：待ち時間）も減少させる。
【０００８】
インタリーブされたトレリス符号化(encoded) データ・パケット群の形態になったビデオ・データを処理するためのコード・シーケンス検出システムにおいて、トレースバック・ネットワーク(traceback network) は、ステート（状態）遷移トレリスに従って、先行トレリス・ステートのシーケンスを識別する。このトレースバック・ネットワークは、コロケートされた(collocated)インタリーブ化パケット(interleaved pachets) の先行ステート(antecedent state)を、トレリス・ステート遷移に関連した決定データ(decision data) に応答して識別する。出力トレリス・復号化データは、先行トレリス・ステートの識別されたシーケンスに応答して得られる。
【０００９】
本発明の特徴によれば、コード・シーケンス検出システムは複数のトレリス・復号化データ(decoded data)・シーケンスを得るための手段を備えている。この復号化データ・シーケンスは、対応する先行トレリス・ステート・シーケンスを、ステート遷移トレリスに従って、遅延された決定データで識別することによって得られる。復号化データ・シーケンスの１つは、先行トレリス・ステートを決定データで識別することにより更新されたポインタで識別される。
【００１０】
【発明の実施の形態】
（実施の形態の概要）
複数の動作モード間でシームレスにスイッチングする適応型トレリス・デコーダ（２４）を実現するために、このトレリス・デコーダは入力インタリーブ化パケット・データ内のコードを検出するコード・シーケンス検出システム（４０）含んでいる。コード・シーケンス検出システムは、符号化されたデータの入力とデコードされたデータの出力との間の遅延（レイテンシィ）を減少させる。このコード・シーケンス検出システムは、インタリーブされたトレリス符号化データ・パケット群の形態になっているビデオ・データを処理し、ステート遷移トレリスに従って、先行トレリス・ステートのシーケンスを識別するトレースバック・ネットワーク（４７）を含んでいる。このトレースバック・ネットワークは、トレリス・ステート遷移に関連する決定データに応答して、コロケート（配置）されたインタリーブ化パケットの先行ステートを識別する。出力トレリス・デコード化データは識別された先行トレリス・ステートのシーケンスに応答して得られる。このデコーダは、また、複数のトレリス・デコード化データ・シーケンスを出力する。デコード化データ・シーケンスは、ステート・シーケンス・トレリスに従って、遅延された決定データで対応する先行トレリス・ステート・シーケンスを識別することによって得られる。デコード化データ・シーケンスの１つは、先行トレリス・ステートを決定データで識別することにより更新されたポインタで識別される。
【００１１】
以下、図面を参照して、本発明の実施の形態の一例を詳細に説明する。
【００１２】
図１は、例えば、ＨＤＴＶ標準に準拠して符号化されたデータのような、複数のインタリーブ化(interleaved) データストリームを復号(decoding)するための、本発明によるビデオ受信機のトレリス・デコーダ・システムを示す図である。このシステムは、複数のフォーマット（例えば、通常の８レベル・フォーマットおよび部分応答(partial response)１５レベル・フォーマット）に前処理されたデータストリームだけでなく、複数のモード（フィルタ処理モードまたは非フィルタ処理モード）の１つにおいて前処理されたデータストリームも、適応的に復号化する。このシステムは、また、フィルタ処理(filtered)データ・モードと非フィルタ処理(non-filtered)データ・モードとの間でシームレス・ビタビ・デコーダ(Viterbi decoder) ・スイッチングを行う。さらに、図１のデコーダ２４は、ＨＤＴＶ標準に規定されているような複数の並列トレリス・デコーダではなく、単一の適応型トレリス・デコーダ機能を使用している。
【００１３】
開示されているシステムはＨＤＴＶ受信システムを例に挙げて説明しているが、これは単なる例示にすぎない。開示されているシステムは、他のタイプのコミュニケーション・システムで使用することも可能である。このシステムは、他のタイプの前処理モードおよび機能、他のタイプのフィルタ機能、および、種々のデータ・インタリービング手法が係りをもつ他のタイプの動作モードでも、また、信号ノイズ耐性(immunity)を向上させる他の方法でも使用することが可能である。
【００１４】
まず、図１を参照して概要を説明すると、デモジュレータ（図示せず）からのトレリス符号化(encoded) 入力データＤＡＴＡ１は同期コントロール・ユニット１０に入力される。ＤＡＴＡ１は、公知のようにデータ・シンボルのバイナリ・データ・シーケンスの形態になっており、そこでは各シンボルは割り当てられたディジタル値で表されている。シンボルの集合は、公知のように、信号コンステレーション(signal constellation)と呼ばれるポイント集合として複合平面(complex plane) に表される。ユニット１０はＤＡＴＡ１内のフィールドおよびセグメント同期信号を検出する。データ・フィールドは複数のセグメントを含んでおり、その各々は複数のデータ・パケットを収容している。これらの同期信号は、セクション10.2.3.9〜10.2.3.13 およびセクション4.2.6 〜4.2.7 においてＨＤＴＶ標準により定義されている（附属書Ｄ）。ユニット１０はこれらの検出同期信号を使用してＤＡＴＡ１を並べ替え(re-align)、並べ替えられた出力データをブランチ・メトリック・コンピュータ(branch metric computer - ＢＭＣ）３０とディレイ・ユニット７０に供給している。同期コントロール・ユニット１０はレジスタ・リセットおよびレジスタ・イネーブル信号Ｒ／Ｅも生成し、これは、パワーオン時、同期乱れ(out of sync) 状態が現われたとき、または例えば、グローバル・システム・リセットといった、別の入力に応答して、図１のデコーダ２４をリセットし、同期をとるために使用される。ユニット１０は、後に説明するように、同期モニタ８０からの同期乱れ信号に応答してＲ／Ｅ信号も生成する。さらに、入力信号ＣＯＮＦは、図１のシステム・エレメントがフィルタ処理または非フィルタ処理データを復号化するように構成するために使用される。ＣＯＮＦ信号は、ＤＡＴＡ１がＮＴＳＣ共通チャネル干渉拒絶フィルタによってプリ・フィルタ処理されていたかどうかを示している。ＣＯＮＦ信号は、図１のエレメントと通信して全システム機能を制御するコントロール・プロセッサ（図面を簡略化するため図示せず）から得ることも、例えば、フィルタの存在を示すソースからのディスクリート信号として得ることも可能である。拒絶フィルタ(rejection filter)の使用については、図１２を参照して以下で詳しく説明する。
【００１５】
ブランチ・メトリック・コンピュータ３０は、各受信データ・シンボルごとに値の集合（メトリックス）を計算する。メトリックス(metrics) は、受信したシンボルがシンボル・コンステレーションを含む集合内で他のポイントにどれだけ近接しているかを表している。計算されたメトリックスは、公知のビタビ復号化アルゴリズムを採用しているコード・シーケンス検出システム４０に出力される。このコード・シーケンス検出システムは、加算−比較−選択(Add-Compare-Select - ＡＣＳ）ユニット４３およびトレースバック(traceback) ・コントロール・ユニット４７を用いて実現されているビタビ復号化システムを例にして説明する。ＡＣＳユニット４３は、ユニット３０からのメトリックスを使用して一連の反復的加算−比較−選択オペレーション（演算）を実行して、決定ビット(decision bits) のシーケンスをトレースバック・コントロール・ユニット４７およびユニット３０に供給する。ＡＣＳユニット４３から出力される決定ビットは、ユニット３０からのメトリックスに行なった加算−比較−選択オペレーションの結果を示している。トレースバック・ユニット４７はユニット４３からの決定ビットを使用して、受信したデータ・シンボルに最も近似していて、エンコーダによって符号化されているはずの対応する最適ビット・シーケンスを決定する。さらに、ユニット４３からの入力決定ビットはフィルタ処理(filtered)モードで使用されて、ユニット３０のアーキテクチャ内のブランチ・メトリック計算信号パスを選択する。同期モニタ８０は、ユニット１０からの並べ替えられたデータ出力が正しく同期されているかどうかを、ＡＣＳユニット４３内の加算−比較−選択計算ユニットの１つからのメトリック値を評価することによって決定する。モニタ８０は、ユニット１０と他の受信機エレメントによって使用される同期乱れ信号を、このメトリック値の評価に基づいて生成する。
【００１６】
トレースバック・ユニット４７は、トレリス復号化決定ビットのシーケンスをトレリス・デマッパ(trellis demapper)６０とリ・エンコーダ(re-encoder)５０に出力する。ユニット５０はユニット４７からのビット・シーケンスを再符号化し、再符号化ビット・シーケンスをデマッパ６０に出力する。さらに、ユニット１０からの並べ替えられたデータは、ユニット７０によって遅延されて、トレリス・デマッパ６０に送られる。トレリス・デマッパ６０はユニット４７，５０および７０からの入力データを使用して、送信データ・シンボルを識別すると共に対応するオリジナル符号化データを回復する。デマッパ６０からの得られた回復オリジナル・データはアセンブラ９０によってデータ・バイトに組み立てられ、必要に応じて他の受信機エレメントに出力される。
【００１７】
次に、図１に示したトレリス・デコーダ２４のオペレーションについて詳しく説明する。なお、この点に関して、ビタビ復号化、ブランチ・メトリック計算およびトレリス符号化は公知であり、その概要は、例えば、参考文献「ディジタル・コミュニケーション(Digital Communication) 」、Lee およびMesserschmidt (Kluwer Academic Press, Boston, MA, USA, 1988)に記載されている。
【００１８】
トレリス・デコーダ２４へのＤＡＴＡ１入力信号は、図２に示す符号化機能を用いて、ＨＤＴＶ標準（附属書Ｄのセクション４.2.5および他のセクション）に従って符号化される。図２に示すように、２つの入力データ・ビットＸ１とＸ２は３ビットＺ２，Ｚ１およびＺ０として符号化される。各３ビット・ワードはＲの８シンボルの１つに対応している。この目的のために、Ｘ２はフィルタ・コンポーネントである加算器１００とレジスタ１０５を備えたプリ・コーダ(pre-coder) １０２によって処理され、公知のように符号化ビットＺ２が得られる。Ｘ１は、加算器１１５とレジスタ１１０，１２０を備えたトレリス・エンコーダ１０３によって、公知のように２ビットＺ１とＺ０として符号化される。図２のエンコーダ機能からの出力データ・ワードは、図２のマッパ１２５に示すように、１０進値のデータ・ワードまたはシンボルＲのシーケンスにマッピングされる。図２に示したエンコーダのオペレーションは、図３のステート遷移テーブルに示されている。
【００１９】
図２のエンコーダからのデータ出力Ｒは、８ポイントまたはレベルを有するシンボル・コンステレーションを４コセット(coset) で表わしている。これらのコセット値は、コセットＡ＝（Ａ−，Ａ＋）＝（−７，＋１）、コセットＢ＝（Ｂ−，Ｂ＋）＝（−５，＋３）、コセットＣ＝（Ｃ−，Ｃ＋）＝（−３，＋５）、およびコセットＤ（Ｄ−，Ｄ＋）＝（−１，＋７）である。このマッピングは任意的である。ＨＤＴＶ標準のセクション5.1 にケーブル・オペレーションに関して言及されている１６レベル・マッピングなどの、他のマッピングを使用することも可能である。この形式で符号化されたデータは、変調されて搬送波に乗せられ、ＨＤＴＶ受信機へ伝送される。
【００２０】
図１２に示すようなＨＤＴＶ受信機の状況では、残留側帯波 (Vestigial Side Band - ＶＳＢ）変調された符号化データは入力プロセッサ・デモジュレータ・ユニット７５０に入力されているが、これについては後述する。復調されたデータはＮＴＳＣ共通チャネル干渉拒絶フィルタ(co-channel interference rejection filter)２２とマルチプレクサ(mux) ２８を備えたプリ・プロセッサ２７によって前処理されてから、トレリス復号化（デコード化）される。図１２のプリ・プロセッサ２７では、ユニット７５０からの復調されたデータ、または、ＮＴＳＣ拒絶フィルタ２２によってフィルタ処理されたユニット７５０からの復調データのどちらかが、ＣＯＮＦ信号に応答してｍｕｘ２８によって選択される。ｍｕｘ２８からの選択されたデータはトレリス・デコーダ２４によって復号化される。トレリス復号化の前にユニット２２によって事前にフィルタ処理されなかったデータは、公知のように、通信過程で発生したノイズや干渉によってさらに変更(modify)された８符号化レベルを含むデータ・フォーマットになっている。しかし、トレリス復号化の前にユニット２２によって事前にフィルタ処理されたデータは、これも、公知のように、通信過程で発生したノイズや干渉によって変更された１５符号化レベルを含むデータ・フォーマットになっている。
【００２１】
拒絶フィルタ２２が使用されるフィルタ処理モード(filtered mode) では、８ステート・トレリス・デコーダが必要であり、フィルタ２２が使用されない非フィルタ処理モード(non-filtered mode) では、４ステート・トレリス・デコーダが必要であるが、これは公知である。トレリス・デコーダ・システム２４（図１）は、単一の８ステート・トレリス・アーキテクチャを都合よく具現化したものであって、モード間でシームレスなスイッチングを行う。デコーダ２４によれば、オプショナルなフィルタ・モードの場合も、例えばプログラム変更や他のタイプの遷移によって起こるデータ中断の場合も、シームレスにスイッチングを行うことができる。デコーダ２４から出力された、トレリス復号化およびイントラセグメント（intrasegment：セグメント内）シンボル・デインタリーブ化(deinterleaved) データはユニット７６０に送られる。デコーダ２４からのシンボル・デインタリーブ化データは、次に、出力プロセス７６０によって別の処理を受けてから、他のＨＤＴＶ受信機エレメントへ渡され、処理されたあと表示される。なお、これについては後述する。
【００２２】
トレリス・デコーダ２４のシームレス・スイッチング能力は、デコーダ・アーキテクチャと個々のデコーダ・エレメントの設計の両方に由来するものである。デコーダ２４のアーキテクチャの主要特徴は、デコーダがフィルタ処理あるいは非フィルタ処理されたどちらのデータ入力モードの場合も、単一の８ステートＡＣＳユニット（ユニット４３）を組み込んでいることである。これにより、ビタビ・デコーダ４０が、ＣＯＮＦ構成(configuration) 信号のステートに関係なく、フィルタ処理または非フィルタ処理されたデータを透過的に復号化することを可能にしている。本願の発明者は、８ステートＡＣＳユニットを使用すると、非フィルタ処理モードの場合に要求される４ステートＡＣＳアーキテクチャに似た働きをすることを認識した。これは、ＢＭＣユニット３０が並列等価計算を行って、複製したブランチ・メトリック値を非フィルタ処理モードでＡＣＳユニット４３に渡すからである。開示されたＡＣＳ構造は、入力複製値が与えられたとき所望の４ステートＡＣＳアーキテクチャをエミュレートするだけでなく、ＡＣＳユニット４３がフィルタ処理モードでも、非フィルタ処理モードでも同じように動作することを可能にしている。デコーダ２４のもう１つの特徴は、デコーダが入力構成信号ＣＯＮＦに応答する適応型アーキテクチャを採用していることである。ＣＯＮＦ信号は、デコーダ２４の入力データがＮＴＳＣ拒絶フィルタによってフィルタ処理されているかどうかを示している。これらの特徴により、デコーダ２４はＮＴＳＣフィルタのオプショナルな使い方に関連するフィルタ処理モードと非フィルタ処理モードとの間で、シームレスに動作することを可能にしている。
【００２３】
コントロール・ユニット１０は、入力ＤＡＴＡ１の中からＨＤＴＶ標準に準拠(compatible)しているフィールドおよびセグメント同期信号を検出する。このフィールドおよびセグメント同期信号は、トレリス符号化またはプリ符号化されていない。従って、これらの同期信号は、ＨＤＴＶ標準のセクション10.2.3.9および10.3.2-10.3.3.3 に記載されている公知の手法を使用して検出することができる。これらの同期信号はＤＡＴＡ１に含まれるデータをバッファリングして並べ替えるために、さらには、同期情報が除かれた並び替えられたデータ・セグメントをＢＭＣユニット３０とディレイ・ユニット７０に出力するために、ユニット１０内で使用される。このデータは、データをバッファ・レジスタまたは同等のメモリに順番にストアしたあとで、非データ同期パケットが取り除かれた形でレジスタからデータを取り出すことによって並べ替えられる。非データ・パケットはストア前に取り除くことも、ストア後に取り除くことも可能である。ユニット１０から出力された符号化並び替えデータは、連続するセグメントの形態になっている。各セグメントは、１２個のインタリーブされたデータストリームの連続順次パケット（ＳＰ１〜ＳＰ１２）を収容している。各パケットは、ＨＤＴＶ標準に定義されているように１個の符号化データ・シンボルを収容している。連続セグメントと連続パケットのどちらも、間に介在する(intervening) 同期インターバルを含んでいない。上記とは別のデータ並び替え手法を用いることも可能である。例えば、同期インターバルを検出して、除去する代わりに、デコーダ２４は同期インターバルを検出し、その同期インターバルが持続している間に、リセット信号とレジスタ・イネーブル信号を使用してデコーダ２４の機能の働きを禁止したり、その機能を既知のステートにホールドしたりすることが可能である。
【００２４】
コントロール・ユニット１０はReset （リセット）/Enable （イネーブル）信号Ｒ／Ｅも生成し、この信号はデコーダ２４をリセットし、同期をとるために使用される。Ｒ／Ｅ信号は、パワーオン時と、同期乱れデータ状態を示す同期モニタ８０からの信号に応答して生成される。Ｒ／Ｅ信号は、例えば、グローバル・システム・リセットまたはプログラム変更表示信号などの、外部入力信号に応答して生成することもできる。デコーダ２４のアーキテクチャによれば、トレリス復号化オペレーションをＲ／Ｅ信号に応答して再同期化することができる。この再同期化能力により、デコーダ２４の単一トレリス復号化機能は、オプショナルなフィルタ・モードの場合も、データ中断が起こった場合も、シームレスなスイッチング、つまり、視聴者に見苦しくないスイッチングを行うことができる。
【００２５】
コントロール・ユニット１０はフィルタ処理データ・モードもＣＯＮＦ信号を使用して検出し、このモードは、ＮＴＳＣ拒絶フィルタが原因で起こったデータ乱れ(data corruption) を補正する別の機能を内蔵している。このデータ乱れは、セグメント同期信号の後に１２シンボル・インタバールを生じさせる４つのシンボル・パケット中に発生する。フィルタ処理データ・モードにおいて、共通チャネル拒絶フィルタは先行(previous)データ・セグメントの符号化データ・シンボルを、現データ・セグメントのコロケート(collocated)された（つまり、同一相対(relative)シンボル・パケット）符号化データ・シンボルから減算する。このオペレーションでは、部分応答(partial response)入力データが得られることになる（ＨＤＴＶ標準のセクション10.2.3.8および10.2.3.9）。しかし、同期インターバル（持続時間が４シンボル）が１２シンボル・インターバルだけ４シンボル・パケットに先行するときは、減算が乱れる(corrupted) ことになる。これは、同期値およびコロケートされていないシンボル値が、これらの４シンボル・パケットから減算されるからである。従って、ユニット１０は、フィルタ処理データ・モードでは、セグメント同期インターバルの後に１２シンボルを生じされる４シンボル・パケットを識別する。さらに、ユニット１０は拒絶フィルタで減算されたストア同期値(stored sync values)を加算して元に戻し、ストアされた正しいシンボル・パケット・データ（セグメント同期に先行する４つのコロケートされたシンボル・パケット）を減算する。このようにして、ユニット１０は訂正された部分応答並び替えデータ出力を、フィルタ処理データ・モードにて、ユニット３０と７０に渡している。部分応答データを訂正する同様な方法は、ＨＤＴＶ標準のセクション10.2.3.9および図10,図12 に提案されている。
【００２６】
ブランチ・メトリック・コンピュータ３０は、ユニット１０から受信した各符号化インタリーブ化並び替えシンボル(interleaved re-aligned symbol) ごとに、値（メトリックス）を計算する。計算されたメトリックスは加算−比較−選択(Add-Compare-Select - ＡＣＳ）ユニット４３とトレースバック・コントロール・ユニット４７を内蔵するユニット４０によってビタビ復号化される。図６は、図１に示したブランチ・メトリック・コンピュータ（ＭＢＣ）ユニット３０のアーキテクチャを示す図である。図７は、図６に示した個々のＢＭＣユニットのアーキテクチャを示す図であり、ＢＭＵ１〜ＢＭＵ８ユニット（ユニット６００〜６３５）の各々を表している。図６のユニットＢＭＵ１〜ＢＭＵ８のＳ入力端に入力される入力データは、ユニット１０からのインタリーブ化シンボル・データとＡＣＳユニット４３からの入力を含んでいる（図１参照）。このシンボル・データとＡＣＳ入力（ＡＣＳＩ）は、それぞれユニット７００と７３０への入力として図７に別々に示されている。
【００２７】
図７のＢＭＣユニットは、ユニット１０からの符号化されたインタリーブ化シンボル・シーケンスを順次に処理していく。ＣＯＮＦ信号によって選択された非フィルタ処理データ・モードにおいて、ユニット１０からのデータに含まれる１番目のインタリーブ化シンボルの入力データは加算器７００から未変更のままパスされる。このモードでは、マルチプレクサ（ｍｕｘ）７０５はゼロ値を加算器７００に出力する。第１および第２距離コンピュータ７１０，７１５は、それぞれ第１および第２コセットからの符号化入力シンボルのユークリッド幾何距離を計算し、２つの対応するメトリック値の出力として、ブランチ・メトリック・データ１とブランチ・メトリック・データ２を出力する。次に示す表１は、各ＢＭＵユニット距離コンピュータによって実行されるコセット計算を定義している。例えば、ＭＢＵ１では、それぞれコセットＡとＢにどれだけ近接しているかが計算される。また、第１と第２距離コンピュータ７１０，７１５は各々が出力ビットＣとＤをレジスタ７４０，７３５を通して出力する。ビットＣとＤは、入力シンボルが第１と第２コセットのうちの２値のどちらに最も近接しているかを示している。レジスタ７４０と７３５の各々は、直列に接続された個別１ビット・レジスタを備え、このレジスタを通してビットＣとＤがそれぞれ循環的にシフト（桁送り）される。このようにして、ユニット１０（図１）からの１２インタリーブ化シンボルの各々について、出力ビットＣとＤがレジスタ７４０と７３５から順次に出力されていく。距離コンピュータはルックアップ・テーブルを使用して実現されているのが典型的であるが、例えば、減算、絶対値および比較演算で距離を計算するといったように、他の方法で実現することも可能である。
【００２８】
【表１】
【００２９】
フィルタ処理データ・オペレーティング・モードにおいて、ユニット１０からのデータに含まれる第１インタリーブ化シンボルの入力シンボル・データは、ｍｕｘ７２５，７０５介してユニット７２０から入力されたコセット値Ｗ＋またはコセット値Ｗ−と加算器７００によって加算される。加算されたデータは前述したように距離コンピュータ７１０，７１５によって処理される。コセット値Ｗ＋とＷ−は、先に定義した４つのコセットＡ〜Ｄの１つに属している。個々のＢＭＵユニットで使用される特定のＷ＋とＷ−コセット値は、表１に定義されているように、その特定のＢＭＵユニット用の４つの定義されたコセットから選択される。Ｗ＋コセットとＷ−コセットは、ユニット１０からの修正された(modified)入力シンボル・データを、距離コンピュータ７１０と７１５によって処理できるシンボル・データに復元するように選択される。このオペレーションがフィルタ処理モードで要求されるのは、インタリービングと共通チャネル拒絶フィルタリングを組み合わせると、前述したように部分応答入力データが得られ、非フィルタ処理モード（ＨＤＴＶ標準のセクション10.2.3.8および10.2.3.9）で生じていた通常(normal)シンボル・データが得られないためである。ｍｕｘ７３０を介してＡ，Ｂ，ＡＣＳＩの各信号を入力することにより、Ｗ＋またはＷ−のどちらが、修正された入力データと加算器７００で加算されるかを、ＡＣＳユニット４３からのＡＣＳＩ入力決定ビットのステートとビット入力信号ＡおよびＢのステートとに基づいて決定する。ユニット４３からのＡＣＳＩ入力決定ビットは、入力Ａまたは入力Ｂが加算器７００によって加算されたＷ＋値とＷ−値のどちらを選択しているかを決定する。例えば、ＡＳＣＩ＝１ならば、入力Ｂがｍｕｘ７３０によって選択され、Ｂ＝１ならば、Ｗ＋がｍｕｘ７２５によって選択され、ｍｕｘ７３０を介して加算器７００で加算される。ＡとＢの入力相互接続は図６に示されており、例えば、ユニットＢＭＵ４の場合のＡとＢは、それぞれＢＭＵ５とＢＭＵ８から得られる（図６）。図７のＢＭＣユニットのフィルタ処理モードでの、その他のオペレーションは、非フィルタ処理モードに関して説明されているオペレーションと同じである。
【００３０】
図１のＢＭＣユニット３０は、ユニット１０からの並べ替えられたデータ・セグメントの残余(remaining) インタリーブ化シンボルを同じように順次に処理していく。並べ替えられたデータ・セグメントの処理を完了すると、ＢＭＣユニット３０は上述してきたプロセスを、ユニット１０からの次の並び替えられたデータ・セグメントの第１インタリーブ化データ・シンボル・パケットから始まって、繰り返していく。
【００３１】
個々の同一構造のＢＭＵユニット（ＢＭＵ１〜ＢＭＵ８）の相互接続は、図６のＢＭＣアーキテクチャ全体図に示されている。ユニット１０からのインタリーブ化シンボル・データはユニットＢＭＵ１〜ＢＭＵ８のＳ入力端に入力され、図７に例示したユニットに関して上述したように、これらの相互接続されたユニットの各々によって処理される。ユニットＢＭＵ１〜ＢＭＵ８の端子Ｖ０とＶ１に出力された、処理結果のブランチ・メトリック・データ１とブランチ・メトリック・データ２はＡＣＳユニット４３（図１）に渡される。図１のＡＣＳユニット４３は、ユニット３０のＢＭＵユニットの各々からのブランチ・メトリック・データ１出力とブランチ・メトリック・データ２出力を使用して一連の反復的加算−比較−選択オペレーション（演算）を実行する。
【００３２】
図９は、図１に示したユニット４３のＡＣＳアーキテクチャ全体に含まれる個別ＡＣＳユニット相互間の接続を示す図である。図９に示すように、単一の８ステートＡＣＳアーキテクチャが、フィルタ処理データ入力モードと非フィルタ処理データ入力モードの両方で使用される。図９のＡＣＳアーキテクチャは、図５のフィルタ処理モードの８ステート遷移図(diagram) を実行する。各ＡＣＳユニット（ユニット９００〜９３５）はトレリス・ステート (０００．．．１１１）と関連づけられている。図４の４ステート遷移図は、非フィルタ処理モードの場合の等価トレリス・ステート遷移を示している。図５のステート遷移図に示されているステートを整理(re-order)すると、図９に示す相互接続はもっと分かりやすくなる。
【００３３】
図８は、図９に示したＡＣＳユニット（ユニット９００〜９３５）の各々を代表する個別ＡＣＳユニットのアーキテクチャを示す図である。図９のＡＣＳアーキテクチャは、ユニット３０（図１）からの個別インタリーブ化データ・シンボルのブランチ・メトリック・データを順次に処理していく。図８の加算器８０５と８１０は、他のＡＣＳユニットから得られた入力パス・メトリック・データ１および入力パス・メトリック・データ２を、ＢＭＵユニット３０（図１）からのインタリーブ化データ・シンボルのブランチ・メトリック・データ１出力およびブランチ・メトリック・データ２出力と加算する。ユニット８０５と８１０から結果として得られた２つのデータ和は、ユニット８１５によって比較される。２つの和のどちらが小さいかを示している単一決定ビット出力は、ユニット８１５によってレジスタ８００とｍｕｘ８２０に出力される。ｍｕｘ８２０は、ユニット８０５と８１０の出力から、小さい方の和を選択する。この選択された和は、レジスタ８２５の出力端から出力パス・メトリック・データとして現れる。
【００３４】
レジスタ８００は１２個の直列接続された個別１ビット・レジスタから構成され、これらのレジスタを通してユニット８１５からの決定ビット出力は循環的にシフトされる。ＡＣＳＩ出力としてユニット３０（図１）に渡される決定ビット出力は、レジスタ８００による１２サイクルの遅延に続いている。トレースバック・コントロール・ユニット４７（図１）に渡される決定ビット出力は、レジスタ８００による単一サイクル遅延に続いている。このようにして、１２インタリーブ化シンボルの各々に関連する各単一決定ビット出力は、レジスタ８００から順次に出力されていく。同様に、レジスタ８２５は直列接続された個別レジスタから構成され、これらのレジスタを通してユニット８２０からの出力パス・メトリック・データは循環的にシフトされる。このようにして、１２インタリーブ化シンボルの各々に関連する出力パス・メトリック・データはレジスタ８２５から順次に出力される。ユニット８２５内の直列接続されたレジスタのビット幅は、ＡＣＳユニットの処理解像度要求に従って選択される。
【００３５】
レジスタ８２５からの出力パス・メトリック・データは図９の相互接続図に従って２つの他のＡＣＳユニットに渡される。例えば、図９のＡＣＳユニット９００からの出力パス・メトリック・データは、ＡＣＳユニット９１０と９１５の入力パス・メトリック・データ１，Ｖ２の入力に供給される。同様に、図８の加算器８０５と８１０に渡される入力パス・メトリック・データ１と入力パス・メトリック・データ２は、図９の相互接続図に従って、２つの他のＡＣＳユニットに与えられる。例えば、ＡＣＳユニット９００の入力パス・メトリック・データ１，Ｖ２の入力はＡＣＳユニット９０５によって与えられ、ＡＣＳユニット９００の入力パス・メトリック・データ２，Ｖ３の入力はＡＣＳユニット９２５によって与えられる。ユニット３０（図１）からのメトリックに関して一連の加算−比較−選択演算の結果を示す決定ビットのシーケンスは、単一サイクルの遅延に続いて図８のレジスタ８００からトレースバック・コントロール・ユニット４７に渡され、また、１２サイクルの遅延に続いてユニット３０（図１）に渡される。ユニット４３の８個のＡＣＳユニットの各々からは、一連の決定ビットがユニット４７と３０に与えられる。８個の決定ビットは、ユニット１０から与えられたインタリーブ化シンボル・パケットの各々ごとに、ユニット４３からユニット４７および３０へ循環的に並列形式で出力されていく。ＢＭＣユニット３０およびＡＣＳユニット４３（図１）は、次の表２に示すように相互接続されている。ユニット３０と４３は、それぞれ、図６と図９に示されている。
【００３６】
【表２】
【００３７】
非フィルタ処理モードにおいて、受信された非フィルタ処理シンボルが与えれているとき、離散(distinct)ブランチ・メトリック値は最大４個ある。また、このモードでは、ＢＭＣユニット３０は１６回の並列計算を行って、１６個のブランチ・メトリック値をＡＣＳユニット４３に渡し、そして、１つの計算が４回繰り返される。従って、ユニット４３に渡される１６個の値は４個の離散ブランチ・メトリック値の複製(replication) を含んでいる。ユニット４３に入力されるブランチ・メトリック値を反復することにより、ＡＣＳユニット４３（図９）のアーキテクチャが図４の所望の４ステートＡＣＳトレリスをエミュレートすることを可能にしている。なお、実際には、ブランチ・メトリック値がＢＭＣユニット３０によって反復されるのは、システムにノイズがあるため、完全ではなく、実質的なものである。
【００３８】
フィルタ処理モードでは、ＢＭＣユニット３０（図１）は各入力シンボルごとに最大１５個の離散ブランチ・メトリック値を生成し、図５の８ステートＡＣＳトレリスに従って動作する。フィルタ処理入力モードと非フィルタ処理入力モードのどちらにも、図９に示すように、単一の８ステートＡＣＳアーキテクチャを使用しているので、トレリス・デコーダ２４をモード間でシームレスにかつ透過的(transparent) に遷移することが容易である。
【００３９】
また、ＡＣＳユニット（図９のユニット９００〜９３５）の１つのレジスタ８２５（図８）から出力される出力パス・メトリック・データの最上位ビット(Most Significant Bit - ＭＳＢ）は、同期モニタ８０（図１）に供給される。同期モニタ８０は、プログラムされたタイム・インターバル中にレジスタ８２５から出力されるＭＳＢの中で、反転(inversion) の個数をカウントし、そのカウント値とプログラムされたしきい値とを比較する。プログラムされた値はコントロール・プロセッサ（図示せず）から得ることも、あるいはユニット８０にストアしておくことも可能である。もし、そのカウント値がしきい値を越えていれば、同期乱れ(out-of-sync) 表示信号が生成され、同期コントロール・ユニット１０（図１）に供給される。ユニット８０から同期乱れ(out-of-sync) 信号を受信すると、ユニット１０はリセット信号をユニット８０へ送り、別の同期乱れ状態を検出できるように同期モニタをリセットする。モニタ８０は、異なるパラメータに応答するように構成することも可能である。
【００４０】
ＡＣＳユニット４３のアーキテクチャは、インタリーブ化データ・シンボルとＡＣＳユニット・トレリス・ステートとによって編成された決定ビット・データをトレースバック・ユニット４７（図１）へ送る。トレースバック・ユニット４７は、ユニット１０から与えられた符号化インタリーブ化シンボルの各々について、ユニット４３の対応する８つのＡＣＳユニットから８個の決定ビット（Ｂ１〜Ｂ８、１つの８ビット・ワード）を並列に循環的に受信する。１つの８ビット・ワードはインタリーブ化シンボルごとに循環的に受信される。受信された決定ワードは、ユニット４３の対応する８つのＡＣＳユニットからの８個の決定ビット・シーケンスを表している。ユニット４７は、個別インタリーブ化データ・シンボルに関連するユニット４３からの各決定ワードを順次に処理していく。決定ワードはユニット４７によって使用され、送信側で先に符号化されたインタリーブ化シンボル・シーケンスを表している、最も近似しているＺ１ビット・シーケンスが得られる。各決定ビットは、２つの取り得るステート遷移パスのどちらがＡＣＳユニット・ステートに通じているかを示している。
【００４１】
図１０は、トレースバック・コントロール・ユニット４７（図１）のアーキテクチャを示している。以下、トレースバック・ユニット４７のオペレーションを、ＡＣＳユニット４３から出力される符号化インタリーブ化シンボルのシーケンスに関連する決定ワードについて説明する。図１０のトレースバック・アーキテクチャは、図１５に示すトレリス復号化プロセスを実行する。図１５のステップ４４３において、ステップ４４０でスタートしたあと、ＡＣＳユニット４３（図１）からの決定ワードは８個の決定ビット・シーケンスの形でＡＣＳユニット４３（図１）から循環的に入力される。入力決定ワードはフォワードトレース・ユニット１６０（図１０）に供給され、ステップ４４５で、バッファ・メモリ１４０（図１０）にストアされて、遅延される。ステップ４５０で、図１０のトレースバック選択ユニット１４５は、ユニット１４０にストアされた決定ビット・シーケンスから８個のトレリス復号化ビット・シーケンスを取り出す。これらのトレリス復号化ビット・シーケンスは、符号化インタリーブ化データ・シンボルに対応する、最も近似した符号化Ｚ１ビット・シーケンスの候補となるものである。
【００４２】
図１５のステップ４５０において、ユニット１４５（図１０）は、トレースバック・プロセスでステート遷移トレリス・パスを決定することにより、候補となる復号化Ｚ１ビット・シーケンスを取り出す。このプロセスで、初期先行トレリス・ステートは、８個の決定ビット入力シーケンスの１つの現在ステートについて識別される。この初期ステートは、ＡＣＳユニット４３（図１）からの入力シーケンス内の決定ビットを、先行遷移パスのインジケータとして使用することによって識別される。この初期先行ステートから、他の先行ステートは、ＡＣＳユニット４３からの決定ビットを使用してトレリス・ステート遷移図を逆方向にトラバースすることによって識別され、これは先行ステートのシーケンスが識別されるまで続けられる。この先行ステート・シーケンスから、対応するトレリス復号化ビット・シーケンスが決定される。これらのステップは、バッファ１４０（図１０）にストアされた残りの決定ビット・シーケンスの各々ごとに繰り返される。このトレースバック・プロセスの背景にある理論は公知であり、G. Feygin 他著「ビタビ・デコーダにおけるサバイバ・シーケンス・メモリ管理のアーキテクチャ上のトレードオフ(Architectural Tradeoffs for Survivor Sequence Memory Management in Viterbi Decoders) 」（発行 IEEE Transactions on Communications, vol. 41, No. 3, March 1993) に、他の異なるトレースバック手法と一緒に説明されている。
【００４３】
上述したトレースバック・プロセスは、トレースバックの深さである、あらかじめ決めた深さＴまで実行されて、あらかじめ決めた個数の先行ステートを識別する。この公知の理論によれば、トレーバックのインターバルＴは、実際には、マージされた(merged)または収束された(converged) ステートを識別するのに十分なトレースバックのインターバルとして採用されている（Lee および Mseerschmidt 、セクション7.4.3 ）。マージされたステート(merged state)とは、任意の初期先行トレリス・ステートからのトレースバックに続いて到達する可能性のあるステートのことである。マージされたステートは、真の符号化Ｚ１データとなる最大の可能性をもつデータ・シーケンスを識別する。従って、マージされたステートは、候補シーケンスから出力されるトレリス復号化データ・シーケンスを示している。トレースバック・プロセスは、この実施の形態では、エポック(Epoch) と呼ばれ、Ｔ／２に等しいトレースバック・インターバルについて、２ステージで実行される。このエポックを選択するか、サブトレースバック・インターバルを選択するかは任意であり、システム設計者の選択事項である。
【００４４】
候補となる復号化トレリス・シーケンスを識別するために、トレースバックは、連続する並び替えデータ・セグメントのコロケートされたインタリーブ化シンボル・パケットについて行われる。１２個のインタリーブ化シンボル・パケットの１つ、例えば、パケット７（ＳＰ７）のトレースバックは、対応する先行の（この例では、ＳＰ７）、インタリーブ化シンボル・パケットに含まれるシンボル・データの先行ステートを識別するために行われる。
【００４５】
単一トレリス・パス上のトレースバックは公知であるが、開示されているシステムでは、インタリーブ化データと複数の候補決定ビット・シーケンスのトレースバックを含むように、トレースバック・プロセスが拡張されているという利点がある。この拡張されたトレースバック・プロセスは、図１０のユニット１４５によって実現されている図１３の方法を使用して、エポック単位でエポックに対して行われる。図１３のステップ６４５では、ステップ６４０でスタートしたあとに続いて、トレースバック選択ユニット１４５内の内部記憶レジスタは、コントロール・ユニット１６５（図１０）からの制御信号に応答してエポック・データ境界で初期化される。インタリーブ化シンボル・パケット、例えば、ＳＰ１の決定ワードは、ステップ６５０でバッファ１４０（図１０）から循環的に入力される。先行ステートは、ステップ６５０で入力された決定ワードの決定ビット、例えば、Ｂ１を使用して、前述したトレースバック・プロセスを適用することによってステップ６５５で現ステートから識別される。このプロセスの主要特徴は、先行ステートが連続データ・セグメントのコロケートされたインタリーブ化パケットのシンボル・データについて識別(identify)されることである。例えば、データ・セグメントの７番目のインタリーブ化シンボル・パケット（ＳＰ７）の場合は、対応する７番目のインタリーブ化シンボル・パケット決定ビットが使用されて、先行ステートが特定される。ステップ６５５において、インタリーブ化シンボルの識別された先行ステートに対応するトレリス復号化ビットはユニット１４５（図１０）によってメモリ１５０にストアされる。
【００４６】
ステップ６６０では、ステップ６５５ついて、インタリーブ化シンボルの８トレリス復号化ビットがメモリ１５０（図１０）にストアされるまで、入力決定ワードの残りの決定ビット (この例では、Ｂ２〜Ｂ８）の各々について繰り返される。ステップ６６５において、ステップ６５０〜６６０については、並び替えられたデータ・セグメントの残りの１２個のインタリーブ化シンボル（この例では、ＳＰ２〜ＳＰ１２）の各々について繰り返される。同様に、ステップ６５０〜６６５については、エポック・インターバルを構成する並び替えデータ・セグメントの数だけステップ６７０で繰り返される。ステップ６７５において、入力インタリーブ化シンボルについて結果として生じた８個の候補トレリス復号化ビット・シーケンスは、ユニット１４５から図１０のメモリ１５０へ送られる。１つのエポック・インターバルに対するトレースバック・プロセスの上記繰返しは図１３のステップ６８０で終了し、図１５に示した包括プロセスのステップ４５０が完了する。
【００４７】
図１５のステップ４６０および４６５において、フォワード・トレース・ユニット１６０（図１０）は、符号化されて受信側へ送信されたシーケンスに最も近似して対応している８候補シーケンスに含まれるトレリス復号化ビット・シーケンスを識別する。ステップ４７０において、その結果として識別されたトレリス復号化シーケンスは、遅延されたあとで、トレース・ユニット１６０からの選択信号に応答してメモリ１５０からｍｕｘ１５５経由でトレリス・デマッパ６０とリ・エンコーダ５０（図１）へ送られる。
【００４８】
図１５のステップ４６０および４６５において、トレース・ユニット１６０はマージされたステートと、送信されたインタリーブ化シンボル・パケット・シーケンスに最も近似して対応しているトレリス復号化ビット・シーケンスを識別する。トレース・ユニット１６０は、図１４に示すフォワード・トレース・プロセスを使用して、エポックのトレリス復号化ビット・シーケンスをエポック単位で識別する。フォワード・トレース手法はデータ復号化遅延（レイテンシィ）を減少するコスト効率的な方法である。
【００４９】
図１５のステップ４６０において、図１４のフォワードトレース・プロセスは入力データのエポック・インターバルの期間に行われ、８データ・シーケンスの各々について２つのポインタ、pointer1とpointer2を更新する。これらのポインタは、トレリス復号化ビット・シーケンスを識別するために使用される。
【００５０】
図１４のステップ８４３において、ステップ８４０でスタートしたあとに続いて、pointer2の８個のインジケータは対応するpointer1のインジケータ値で更新される。これらのポインタはユニット１６０内にストアされる。ステップ８４５において、ユニット１６０内の内部記憶レジスタは、コントロール・ユニット１６５（図１０）からの制御信号に応答してエポック・データ境界で初期化される。コントロール・ユニット１６５はユニット１０（図１０）からのＲ／Ｅ入力信号に応答して制御信号を出力し、エポック境界でトレースを開始するように両方のトレース・ユニット１４５と１６０を同期させる。インタリーブ化シンボル・パケット、例えば、ＳＰ１の非遅延決定ワードは、ステップ８５０でＡＣＳユニット４３（図１）から循環的に入力される。
【００５１】
ステップ８５５において、３ステージ・プロシージャは、入力決定ワードの８データ・シーケンスに関連づけられた８個の別々のpointer1インジケータの１つを更新するために使用される。入力された非遅延ワードの決定ビット、例えば、Ｂ１は、前述したトレースバック・プロセスを適用することによって、現ステートから先行ステートを識別するために使用される。先行ステートは、ユニット１４５のトレースバック・プロセスで説明したように先行データ・セグメントのコロケートされたインタリーブ化シンボル・パケット（この例では、ＳＰ１）のシンボル・パケット・データについて識別される。識別された先行ステートは、入力決定ワードの８データ・シーケンスに関連づけられた８個の別々のpointer1インジケータの１つを選択するために使用される。インタリーブ化シンボル（この例では、ＳＰ１）の選択されたpointer1で示されたステートは、決定ビット・シーケンス（この例では、Ｂ１のシーケンス）に関連するpointer1インジケータにストアされ、以前のpointer1の内容はオーバライトされる。
【００５２】
ステップ８６０では、ステップ８５５を繰り返す。すなわち、８データ・シーケンスの個々のpointer1インジケータがインタリーブ化シンボル（ＳＰ１）についてユニット１６０にストアされるまで、入力決定ワード（この例では、Ｂ２〜Ｂ８）の残りの決定ビットの各々について繰り返される。ステップ８６５において、ステップ８５０〜８６０は１２個のシンボル並び替えデータ・セグメントの残りのインタリーブ化シンボル（この例では、シンボルＳＰ２〜ＳＰ１２）について繰り返される。同様に、ステップ８７０は、ステップ８５０〜８６５を繰り返す。すなわち、エポック・インターバル（Ｔ／２）を構成する個数の並び替えデータ・セグメントが処理されるまで繰り返される。フォワード・トレース・プロセスの上記繰返しは図１４のステップ８８０で終了し、図１５に示した包括プロセスのステップ４６０が完了する。
【００５３】
図１５のステップ４６５において、更新されたポインタ、pointer1とpointer2はマージされたステートを識別するために使用される。トレースバック・インターバルＴに続いて、定常状態で動作しているとき、特定のデータ・シーケンスのpointer1とpointer2は、どちらも、１エポック前に現れた先行ステートを示している。pointer1は現エポック・ポインタであり、pointer2は直前のエポック・ポインタである。pointer1とpointer2は一緒になって、１トレースバック・インターバルだけ戻って収束またはマージされた先行ステートを指している。８データ・セグメントすべてのpointer1とpointer2は、エラーがなければ、同一のマージされたステートを示しているので、従って、メモリ１５０からリリースするために同じデータ・シーケンスを識別する。８データ・シーケンスのpointer1インジケータの１つが選択され、８個のpointer2インジケータの１つを識別するために使用される。この識別されたpointer2インジケータは、マージされたステートを識別するために使用される。従って、８個のpointer1インジケータの１つと８個のpointer2インジケータの１つとが一緒に使用されて識別が行われる。但し、これらのポインタを平均化するか、多数またはその他を基準にして選択すると、マージされたステート選択の信頼度を向上させることも可能である。
【００５４】
ステップ４６５で決定されたマージされたステートは、ステップ４７０で使用され、８個の候補トレリス復号化ビット・シーケンスのどれがｍｕｘ１５５（図１０）を経由してメモリ１５０からリリースされるかを示す。選択された符号化データ・シーケンスは、送信された符号化インタリーブ化シンボル・シーケンスに最も近似して対応しているデータである。
【００５５】
結果として決定されたトレリス復号化シーケンスは、遅延されたあとで、トレース・ユニット１６０からの選択信号に応答して、メモリ１５０によって、トレリス・デマッパ６０とリ・エンコーダ５０（図１）に向けてｍｕｘ１５５（図１０）を経由してリリースされる。ｍｕｘ１５５からトレリス・デマッパ６０とリ・エンコーダ５０（図１）に出力された解放(released)トレリス復号化シーケンスは、図２のエンコーダによって符号化されたインタリーブ化シンボルのＸ１ビットのオリジナル・シーケンスを再現する。なお、Ｘ１ビット・シーケンスは、図２に示すようにＺ１ビット・シーケンスに等しくなっていることは勿論である。図１５のプロセスのステップは、利用可能な入力決定データが存在する限り間繰り返される。存在しなければ、プロセスはステップ４８０で終了する。
【００５６】
ユニット５０（図１）は、ユニット４７（および図１０のｍｕｘ１５５）からのインタリーブ化Ｚ１ビット・シーケンスを順次に再符号化して、再符号化Ｚ０ビット・シーケンスをデマッパ６０へ与える。Ｚ１からＺ０を得るために使用される再符号化機能は、図２に示すように送信前にエンコーダで行われる等価機能を複製する。さらに、ユニット１０からの並び替えられたインタリーブ化シンボル・データは、ユニット７０によって遅延され、ユニット４７の出力と同期がとられて、トレリス・デマッパ６０へ送られる。
【００５７】
図１１はトレリス・デマッパ６０（図１）のアーキテクチャを示す図である。トレリス・デマッパ６０はユニット４７，５０および７０（図１）からの同期化インタリーブ化データ・シーケンスを順次に処理していく。ＣＯＮＦ信号によって選択された非フィルタ処理データ・モードにおいて、ユニット７０からの第１インタリーブ化シンボルの入力遅延シンボル・データは図１１に示したデマッパ・ユニットの加算器９５０によって未変更のまま通過される。このモードでは、ｍｕｘ９５５はゼロ値を出力する。
【００５８】
第１インタリーブ化シンボルについてのユニット５０と７０からの入力再符号化データＺ１とＺ０は、図２のシンボル・マッパ・テーブル１２５に示すように、前述した４つのコセットの１つをユニークに定義している。例えば、Ｚ１＝１、Ｚ０＝０はコセット・ポイントＣ（−３, ＋５）を定義している。図１１のルックアップ・テーブル機能９６０は、加算器９５０から出力された入力シンボルを、入力Ｚ１とＺ０で定義されたコセット内の２コンステレーション・ポイントの各々と比較する。受信された遅延シンボル・ポイントに最も近いコンステレーション・ポイントが決定され、このコンステレーション・ポイントのＺ２値が第１インタリーブ化シンボルの復号化Ｚ２値としてポスト・コーダ(post-coder)９７７に与えられる。ポスト・コーダ９７７は加算器９８０とレジスタ９７５を使用して、図２のプリ・コーダ１０２とは逆の働きをし、Ｚ２値を復号化して第１インタリーブ化シンボルのＸ２ビットを得る。デマッパ６０は、ユニット４７と５０からの同期化関連シンボル・データを使用して、ユニット７０から受信された各インタリーブ化シンボル・パケットごとにこのプロセスを繰り返す。このようにして、デコーダ２４に入力されたインタリーブ化シンボルに対応する、ユニット７０からのインタリーブ化シンボルのＸ２ビット・シーケンスが加算器９８０から順次に出力されていく。
【００５９】
フィルタ処理データ・モードでは、ユニット７０（図１）からの第１インタリーブ化シンボルの、変更・遅延されたシンボル・パケット・データは図１１の加算器９５０によって、ｍｕｘ９５５および９７０経由でユニット９８５から供給された８コンステレーション・ポイント（シンボル）値の１つと加算される。加算されたデータは、前述したようにルックアップ・テーブル９６０によって処理される。ユニット９８５から選択されたコンステレーション・ポイント値が選択されて、加算器９５０に入力されたシンボル・データを、ユニット９６０によって処理できるシンボル・データに復元する。このオペレーションがフィルタ処理モードで要求されるのは、前述したように、インタリービングと拒絶フィルタリングを併用すると、部分応答入力データが得られるからである（ＨＤＴＶ標準のセクション10.2.3.9）。ｍｕｘ９５５を介してｍｕｘ９７０は、レジスタ９６５によって遅延されたＺ０とＺ１データのステートおよびレジスタ９６５によって遅延された機能９６０から出力されたＺ２のステートに基づいて、コンステレーション・ポイント（Ａ−．．．Ｄ＋）を選択する。その他の場合は、デマッパ６０のフィルタ処理モード・オペレーションは非フィルタ処理モードに関して説明したものと同じである。
【００６０】
デマッパ６０（図１）は、その結果として回復したＸ２データを同期化Ｘ１データと一緒にアセンブラ９０へ送る。デコーダ２４に入力された各インタリーブ化データ・シンボルに対応するＸ１ビットとＸ２ビットは、ユニット６０からアセンブラ９０へ順次に渡されていく。Ｘ１とＸ２ビットの各ペアは、シンボル・パケットのトレリス復号化データである。アセンブラ９０は、連続データ・セグメントのコロケートされたインタリーブ化パケットについて４つのＸ１、Ｘ２ビット・ペアを、１つの８ビット・バイトにアセンブルする。ユニット９０は、１２個のインタリーブ化シンボル・パケットの各々ごとに、このようにしてデータ・バイトをアセンブルしていく。ユニット９０はこれらのバイトを、１２個のインタリーブ化シンボル・パケット・ストリームの各々ごとに、バイト単位で(on a byte by byte basis) 出力していく。このようにして、ユニット９０はイントラセグメント・シンボルのデインタリーブされた出力データを出力し、他の受信機エレメントで使用できるようにする。
【００６１】
図１２に一部だけが示されているＨＤＴＶ受信システムの例では、符号化データはプロセッサおよびデモジュレータ７５０によって処理され、そして復調される。ユニット７５０は入力チャネル・チューナ、ＲＦ増幅器、ＩＦ（中間周波数）増幅器およびミキサ・ステージを具備し、変調された信号を以後の処理に適したより低い周波数バンドにダウン・コンバートする。入力プロセッサ７５０は、また、自動利得制御回路、アナログ・ディジタル・コンバータ、タイミングおよび搬送波回復回路も備えている。受信された信号は、ユニット７５０内の搬送波回復回路によってベースバンドに復調される。この搬送波回復回路は、イコライザ（等化器）、ローテータ、スライサおよび位相誤差検出回路のほかに、公知の如く、イコライザとローテータの動作を制御する位相コントローラを用いることも可能である。
【００６２】
復調されたデータまたはＮＴＳＣ拒絶フィルタ２２によって処理された復調されたデータのどちらかが、ＣＯＮＦ信号に応答してｍｕｘ２８によって選択され、本発明に従ってデコーダ２４により復号化される。トレリス復号化され、そしてイントラセグメント・シンボル・デインタリーブされたデータはデコーダ２４から出力されて、ユニット７６０へ送られる。デコーダ２４からのシンボル・デインタリーブ化データは、出力プロセッサ７６０によってコンボルーショナルにインターセグメント・デインタリーブされ、リード・ソロモン復号化されてから、以後の処理と表示のために他のＨＤＴＶ受信機エレメントに送られる。トレリス・コーディングに関連したイントラセグメント・デインタリービング・プロセスは独特のもので、インターセグメント・デインタリービング・プロセス（ＨＤＴＶ標準のセクション10.2.3.9および10.2.3.10 ）とは異なるものである。ユニット７５０と７６０に関して説明した機能は、例えば、冒頭に引用したLee およびMesserschmidt の文献に記載されている。
【００６３】
図１から図１５までに関連して説明してきたアーキテクチャは、これだけに限定されるものではない。本発明の原理によれば、他のアーキテクチャを採用しても、同じ目標を達成することが可能である。例えば、単一のトレリス・デコーダを使用してＮ個の入力データ・パケットを復号化することも、あるいは、特定システムの要件に応じて２つ以上のトレリス・デコーダ（たとえば、Ｎ個より少ない）を使用することも可能である。さらに、トレリス遷移ステート数が異なるごとに、異なるアーキテクチャを採用することも可能である。本発明の原理は上述した８ステート・アーキテクチャに限定されるものではない。さらに、さまざまなアーキテクチャのエレメントの機能は、全体的にも、部分的にも、マイクロプロセッサのプログラムされた命令で実現することが可能である。
【図面の簡単な説明】
【図１】複数のインタリーブされたデータストリームを復号し、複数の動作モード間でシームレスにスイッチングを行うための、本発明を適用したトレリス・デコーダ・システムを示す図である。
【図２】ＨＤＴＶ標準に述べられているトレリス・エンコーダ、プリコーダおよびシンボル・マッパを示す図である。
【図３】図２に示したエンコーダ・システム用に作成されたエンコーダ・ステート・テーブルを示す図である。
【図４】ＮＴＳＣ共通チャネル拒絶フィルタによって事前にフィルタ処理されなかったトレリス・デコーディング・データ用に作成された４ステート・トレリス図である。
【図５】ＮＴＳＣ拒絶フィルタによって事前にフィルタ処理されたトレリス・デコーディング・データ用に作成された８ステート・トレリス図である。
【図６】図１に示したトレリス・デコーダで使用するのに適した、本発明を適用した、ブランチ・メトリック・コンピュータ・アーキテクチャを示すブロック図である。
【図７】図６に示したブランチ・メトリック・コンピュータ・アーキテクチャで使用するのに適した、本発明を適用した、ブランチ・メトリック計算ユニット・アーキテクチャを示す図である。
【図８】図９のＡＣＳ機能アーキテクチャで使用するのに適した、本発明を適用した、個別的な加算−比較−選択（ＡＣＳ）ユニット・アーキテクチャを示す図である。
【図９】図１に示したトレリス・デコーダで使用するのに適した、本発明を適用した、ＡＣＳ機能アーキテクチャを示す図である。
【図１０】図１に示したトレリス・デコーダで使用するのに適した、本発明を適用した、トレースバック・コントロール・ユニット・アーキテクチャを示す図である。
【図１１】図１に示したトレリス・デコーダで使用するのに適した、本発明を適用した、トレリス・デマッパ・アーキテクチャを示す図である。
【図１２】ＨＤＴＶ受信機システムの場合において、フィルタ処理データまたは非フィルタ処理データの複数インタリーブ化データストリームを適応的に復号化する、シームレスにスイッチング可能な、本発明を適用した、トレリス・デコーダを示す図である。
【図１３】本発明に従って、インタリーブされたデータのトレリス復号で使用されるトレリス・トレースバック機能を実行するためのプロセスを示すフローチャートである。
【図１４】本発明に従って、インタリーブされたデータのトレリス復号で使用されるフォワード・トレース・プロセスを示すフローチャートである。
【図１５】図１３のプロセスと図１４のプロセスを一体化して、本発明に従って、図１０のトレースバック・コントロール機能を実現するトレリス・デコーディング・プロセスを示すフローチャートである。
【符号の説明】
１０ 同期コントロール・ユニット
２４ 適応型トレリス・デコーダ
３０ ブランチ・メトリック・コンピュータ
４０ ビタビ・デコーダ
４３ 加算−比較−選択（ＡＣＳ）ユニット
４７ トレースバック・コントロール・ユニット
５０ リ・エンコーダ
６０ トレリス・デマッパ
７０ 遅延（ディレイ）ユニット
８０ 同期モニタ
９０ バイト・アセンブラ
【発明の属する技術分野】
本発明は、トレリス・デコーダにおけるコード・シーケンス検出に関するものである。
【０００２】
すなわち、本発明は、ディジタル信号処理の分野に関し、より具体的には、例えば、マルチプル・モード・トレリス符号化された高精細テレビジョン（ＨＤＴＶ）型信号を復号するのに適したトレリス・デコーダ(trellis decoder) に関する。
【０００３】
なお、本明細書の記述は本件出願の優先権の基礎たる米国特許出願第０８／６２９，６７３号（１９９６年０４月０９日出願）の明細書の記載に基づくものであって、当該米国特許出願の番号を参照することによって当該米国特許出願の明細書の記載内容が本明細書の一部分を構成するものとする。
【０００４】
【従来の技術】
放送および通信の応用分野において、トレリス符号化(trellis encoding)は信号ノイズ耐性(signal noise immunity) を向上するために採用されている。トレリス符号化は、他の手法と併用することにより、特定のノイズ・ソース（雑音発生源）から保護するために用いられている。これらの手法の１つとして、データ・インタリービング(data interleaving) があるが、これは伝送中に発生する可能性のある干渉バーストから保護するために使用されている。この手法では、データは送信前にあらかじめ規定したシーケンスに配列され（インタリーブされ）、そしてオリジナル・シーケンスは受信時に復元される（デインタリーブされる）。このオペレーションによりデータは、あらかじめ決めたシーケンスで時間的に広げられまたは分散化されるので、伝送中にデータ損失が起こっても、連続するデータが損失しないようになっている。その代わりに、損失データは離散化されているので、そのデータを隠したり、訂正することが容易になっている。干渉からの耐性(interference immunity) を得るために用いれているもう１つの手法は干渉拒絶フィルタリング(interference rejection filtering)であり、これはデータに依存するクロストークや共通チャネル干渉(co-channel intererence)から信号を保護するために使用されている。
【０００５】
米国における高精細テレビジョン(high definition television)に関するトレリス符号化規格は、米国アドバンスト・テレビジョン・システム委員会 (United States Advanced Television Systems Committee - ＡＴＳＣ）によって準備されたＨＤＴＶ伝送に関するディジタル・テレビジョン標準(Digital Television Standard for HDTV Transmission) （１９９５年４月１２日）のセクション4.2.4-4.2.6 （附属書Ｄ）、10.2.3.9、10.2.3.10 、およびその他のセクションに記載されている（以下、ＨＤＴＶ標準と呼ぶ）。このＨＤＴＶ標準はトレリス符号化システムについて述べてあり、このシステムは、送信側が１２個の並列トレリス・エンコーダ（符号化器）をもち、受信側が１２個の並列トレリス・デコーダをもつことにより、１２個のインタリーブしたデータストリームを処理するインタリービング機能を採用している。ＨＤＴＶ標準のトレリス符号化システムは、また、受信側デコーダに干渉拒絶フィルタも採用しており、ＮＴＳＣ周波数に関連したクロストークおよび共通チャネル干渉を減衰させている。ＨＤＴＶ標準に規定されている拒絶フィルタはオプションであるが、復号化される特定のデータに応じて動的に適用することが可能である。
【０００６】
【発明が解決しようとする課題】
インタリーブされたコードまたは動的に選択可能なフィルタ機能をトレリス・デコーディングすると、付加的なトレリス・デコーダ設計上の制約および動作モードが生じる。これらの付加的な設計上の制約および動作モードは、例えば、ＨＤＴＶ受信機の応用分野について、トレリス・デコーディング機能を設計し、実現することを著しく複雑にしている。特に、この複雑化は、例えば、ＮＴＳＣフィルタ処理された入力データと非フィルタ処理された入力データとの間でスイッチングするときや、ＨＤＴＶプログラム・チャネル間でスイッチングするときに生じるように、多数のモード間でシームレス・スイッチング(seamless switching)を行うことがトレリス・デコーダに要求されているときに、生じる。さらに、コンシューマ用のＨＤＴＶ受信機にはコスト面とハードウェア面の制約があるために、トレリス・デコーダの設計をコスト効率性の面で有効にすることが要求されている。このように設計をコスト効率化するためには、インタリーブされたデータストリームおよび多数の動作モードに適合する能力をもつ、効率的なトレリス・デコーダ・アーキテクチャを採用する必要がある。
【０００７】
【課題を解決するための手段】
本発明の原理によれば、トレリス・デコーダ・システムは、異なる動作モード間でシームレスにスイッチングする適応型トレリス・デコーダ(adaptive trellis decoder)を具現化している。ここで開示されているシステムは、あらかじめ決定された数のステート（状態）数をもつ単一のデコーディング・トレリスを用いている。このトレリス・デコーダは、インタリーブされた入力パケット・データの中のコードを検出するコード・シーケンス検出システムを採用しているが、ここでは、ビタビ(Viterbi) デコーディング・システムを例に挙げて説明している。コード・シーケンス検出システムは、また、入力符号化データ(input encoded data)と出力復号化データ(output decoded data) との間の遅延（レイテンシィ：待ち時間）も減少させる。
【０００８】
インタリーブされたトレリス符号化(encoded) データ・パケット群の形態になったビデオ・データを処理するためのコード・シーケンス検出システムにおいて、トレースバック・ネットワーク(traceback network) は、ステート（状態）遷移トレリスに従って、先行トレリス・ステートのシーケンスを識別する。このトレースバック・ネットワークは、コロケートされた(collocated)インタリーブ化パケット(interleaved pachets) の先行ステート(antecedent state)を、トレリス・ステート遷移に関連した決定データ(decision data) に応答して識別する。出力トレリス・復号化データは、先行トレリス・ステートの識別されたシーケンスに応答して得られる。
【０００９】
本発明の特徴によれば、コード・シーケンス検出システムは複数のトレリス・復号化データ(decoded data)・シーケンスを得るための手段を備えている。この復号化データ・シーケンスは、対応する先行トレリス・ステート・シーケンスを、ステート遷移トレリスに従って、遅延された決定データで識別することによって得られる。復号化データ・シーケンスの１つは、先行トレリス・ステートを決定データで識別することにより更新されたポインタで識別される。
【００１０】
【発明の実施の形態】
（実施の形態の概要）
複数の動作モード間でシームレスにスイッチングする適応型トレリス・デコーダ（２４）を実現するために、このトレリス・デコーダは入力インタリーブ化パケット・データ内のコードを検出するコード・シーケンス検出システム（４０）含んでいる。コード・シーケンス検出システムは、符号化されたデータの入力とデコードされたデータの出力との間の遅延（レイテンシィ）を減少させる。このコード・シーケンス検出システムは、インタリーブされたトレリス符号化データ・パケット群の形態になっているビデオ・データを処理し、ステート遷移トレリスに従って、先行トレリス・ステートのシーケンスを識別するトレースバック・ネットワーク（４７）を含んでいる。このトレースバック・ネットワークは、トレリス・ステート遷移に関連する決定データに応答して、コロケート（配置）されたインタリーブ化パケットの先行ステートを識別する。出力トレリス・デコード化データは識別された先行トレリス・ステートのシーケンスに応答して得られる。このデコーダは、また、複数のトレリス・デコード化データ・シーケンスを出力する。デコード化データ・シーケンスは、ステート・シーケンス・トレリスに従って、遅延された決定データで対応する先行トレリス・ステート・シーケンスを識別することによって得られる。デコード化データ・シーケンスの１つは、先行トレリス・ステートを決定データで識別することにより更新されたポインタで識別される。
【００１１】
以下、図面を参照して、本発明の実施の形態の一例を詳細に説明する。
【００１２】
図１は、例えば、ＨＤＴＶ標準に準拠して符号化されたデータのような、複数のインタリーブ化(interleaved) データストリームを復号(decoding)するための、本発明によるビデオ受信機のトレリス・デコーダ・システムを示す図である。このシステムは、複数のフォーマット（例えば、通常の８レベル・フォーマットおよび部分応答(partial response)１５レベル・フォーマット）に前処理されたデータストリームだけでなく、複数のモード（フィルタ処理モードまたは非フィルタ処理モード）の１つにおいて前処理されたデータストリームも、適応的に復号化する。このシステムは、また、フィルタ処理(filtered)データ・モードと非フィルタ処理(non-filtered)データ・モードとの間でシームレス・ビタビ・デコーダ(Viterbi decoder) ・スイッチングを行う。さらに、図１のデコーダ２４は、ＨＤＴＶ標準に規定されているような複数の並列トレリス・デコーダではなく、単一の適応型トレリス・デコーダ機能を使用している。
【００１３】
開示されているシステムはＨＤＴＶ受信システムを例に挙げて説明しているが、これは単なる例示にすぎない。開示されているシステムは、他のタイプのコミュニケーション・システムで使用することも可能である。このシステムは、他のタイプの前処理モードおよび機能、他のタイプのフィルタ機能、および、種々のデータ・インタリービング手法が係りをもつ他のタイプの動作モードでも、また、信号ノイズ耐性(immunity)を向上させる他の方法でも使用することが可能である。
【００１４】
まず、図１を参照して概要を説明すると、デモジュレータ（図示せず）からのトレリス符号化(encoded) 入力データＤＡＴＡ１は同期コントロール・ユニット１０に入力される。ＤＡＴＡ１は、公知のようにデータ・シンボルのバイナリ・データ・シーケンスの形態になっており、そこでは各シンボルは割り当てられたディジタル値で表されている。シンボルの集合は、公知のように、信号コンステレーション(signal constellation)と呼ばれるポイント集合として複合平面(complex plane) に表される。ユニット１０はＤＡＴＡ１内のフィールドおよびセグメント同期信号を検出する。データ・フィールドは複数のセグメントを含んでおり、その各々は複数のデータ・パケットを収容している。これらの同期信号は、セクション10.2.3.9〜10.2.3.13 およびセクション4.2.6 〜4.2.7 においてＨＤＴＶ標準により定義されている（附属書Ｄ）。ユニット１０はこれらの検出同期信号を使用してＤＡＴＡ１を並べ替え(re-align)、並べ替えられた出力データをブランチ・メトリック・コンピュータ(branch metric computer - ＢＭＣ）３０とディレイ・ユニット７０に供給している。同期コントロール・ユニット１０はレジスタ・リセットおよびレジスタ・イネーブル信号Ｒ／Ｅも生成し、これは、パワーオン時、同期乱れ(out of sync) 状態が現われたとき、または例えば、グローバル・システム・リセットといった、別の入力に応答して、図１のデコーダ２４をリセットし、同期をとるために使用される。ユニット１０は、後に説明するように、同期モニタ８０からの同期乱れ信号に応答してＲ／Ｅ信号も生成する。さらに、入力信号ＣＯＮＦは、図１のシステム・エレメントがフィルタ処理または非フィルタ処理データを復号化するように構成するために使用される。ＣＯＮＦ信号は、ＤＡＴＡ１がＮＴＳＣ共通チャネル干渉拒絶フィルタによってプリ・フィルタ処理されていたかどうかを示している。ＣＯＮＦ信号は、図１のエレメントと通信して全システム機能を制御するコントロール・プロセッサ（図面を簡略化するため図示せず）から得ることも、例えば、フィルタの存在を示すソースからのディスクリート信号として得ることも可能である。拒絶フィルタ(rejection filter)の使用については、図１２を参照して以下で詳しく説明する。
【００１５】
ブランチ・メトリック・コンピュータ３０は、各受信データ・シンボルごとに値の集合（メトリックス）を計算する。メトリックス(metrics) は、受信したシンボルがシンボル・コンステレーションを含む集合内で他のポイントにどれだけ近接しているかを表している。計算されたメトリックスは、公知のビタビ復号化アルゴリズムを採用しているコード・シーケンス検出システム４０に出力される。このコード・シーケンス検出システムは、加算−比較−選択(Add-Compare-Select - ＡＣＳ）ユニット４３およびトレースバック(traceback) ・コントロール・ユニット４７を用いて実現されているビタビ復号化システムを例にして説明する。ＡＣＳユニット４３は、ユニット３０からのメトリックスを使用して一連の反復的加算−比較−選択オペレーション（演算）を実行して、決定ビット(decision bits) のシーケンスをトレースバック・コントロール・ユニット４７およびユニット３０に供給する。ＡＣＳユニット４３から出力される決定ビットは、ユニット３０からのメトリックスに行なった加算−比較−選択オペレーションの結果を示している。トレースバック・ユニット４７はユニット４３からの決定ビットを使用して、受信したデータ・シンボルに最も近似していて、エンコーダによって符号化されているはずの対応する最適ビット・シーケンスを決定する。さらに、ユニット４３からの入力決定ビットはフィルタ処理(filtered)モードで使用されて、ユニット３０のアーキテクチャ内のブランチ・メトリック計算信号パスを選択する。同期モニタ８０は、ユニット１０からの並べ替えられたデータ出力が正しく同期されているかどうかを、ＡＣＳユニット４３内の加算−比較−選択計算ユニットの１つからのメトリック値を評価することによって決定する。モニタ８０は、ユニット１０と他の受信機エレメントによって使用される同期乱れ信号を、このメトリック値の評価に基づいて生成する。
【００１６】
トレースバック・ユニット４７は、トレリス復号化決定ビットのシーケンスをトレリス・デマッパ(trellis demapper)６０とリ・エンコーダ(re-encoder)５０に出力する。ユニット５０はユニット４７からのビット・シーケンスを再符号化し、再符号化ビット・シーケンスをデマッパ６０に出力する。さらに、ユニット１０からの並べ替えられたデータは、ユニット７０によって遅延されて、トレリス・デマッパ６０に送られる。トレリス・デマッパ６０はユニット４７，５０および７０からの入力データを使用して、送信データ・シンボルを識別すると共に対応するオリジナル符号化データを回復する。デマッパ６０からの得られた回復オリジナル・データはアセンブラ９０によってデータ・バイトに組み立てられ、必要に応じて他の受信機エレメントに出力される。
【００１７】
次に、図１に示したトレリス・デコーダ２４のオペレーションについて詳しく説明する。なお、この点に関して、ビタビ復号化、ブランチ・メトリック計算およびトレリス符号化は公知であり、その概要は、例えば、参考文献「ディジタル・コミュニケーション(Digital Communication) 」、Lee およびMesserschmidt (Kluwer Academic Press, Boston, MA, USA, 1988)に記載されている。
【００１８】
トレリス・デコーダ２４へのＤＡＴＡ１入力信号は、図２に示す符号化機能を用いて、ＨＤＴＶ標準（附属書Ｄのセクション４.2.5および他のセクション）に従って符号化される。図２に示すように、２つの入力データ・ビットＸ１とＸ２は３ビットＺ２，Ｚ１およびＺ０として符号化される。各３ビット・ワードはＲの８シンボルの１つに対応している。この目的のために、Ｘ２はフィルタ・コンポーネントである加算器１００とレジスタ１０５を備えたプリ・コーダ(pre-coder) １０２によって処理され、公知のように符号化ビットＺ２が得られる。Ｘ１は、加算器１１５とレジスタ１１０，１２０を備えたトレリス・エンコーダ１０３によって、公知のように２ビットＺ１とＺ０として符号化される。図２のエンコーダ機能からの出力データ・ワードは、図２のマッパ１２５に示すように、１０進値のデータ・ワードまたはシンボルＲのシーケンスにマッピングされる。図２に示したエンコーダのオペレーションは、図３のステート遷移テーブルに示されている。
【００１９】
図２のエンコーダからのデータ出力Ｒは、８ポイントまたはレベルを有するシンボル・コンステレーションを４コセット(coset) で表わしている。これらのコセット値は、コセットＡ＝（Ａ−，Ａ＋）＝（−７，＋１）、コセットＢ＝（Ｂ−，Ｂ＋）＝（−５，＋３）、コセットＣ＝（Ｃ−，Ｃ＋）＝（−３，＋５）、およびコセットＤ（Ｄ−，Ｄ＋）＝（−１，＋７）である。このマッピングは任意的である。ＨＤＴＶ標準のセクション5.1 にケーブル・オペレーションに関して言及されている１６レベル・マッピングなどの、他のマッピングを使用することも可能である。この形式で符号化されたデータは、変調されて搬送波に乗せられ、ＨＤＴＶ受信機へ伝送される。
【００２０】
図１２に示すようなＨＤＴＶ受信機の状況では、残留側帯波 (Vestigial Side Band - ＶＳＢ）変調された符号化データは入力プロセッサ・デモジュレータ・ユニット７５０に入力されているが、これについては後述する。復調されたデータはＮＴＳＣ共通チャネル干渉拒絶フィルタ(co-channel interference rejection filter)２２とマルチプレクサ(mux) ２８を備えたプリ・プロセッサ２７によって前処理されてから、トレリス復号化（デコード化）される。図１２のプリ・プロセッサ２７では、ユニット７５０からの復調されたデータ、または、ＮＴＳＣ拒絶フィルタ２２によってフィルタ処理されたユニット７５０からの復調データのどちらかが、ＣＯＮＦ信号に応答してｍｕｘ２８によって選択される。ｍｕｘ２８からの選択されたデータはトレリス・デコーダ２４によって復号化される。トレリス復号化の前にユニット２２によって事前にフィルタ処理されなかったデータは、公知のように、通信過程で発生したノイズや干渉によってさらに変更(modify)された８符号化レベルを含むデータ・フォーマットになっている。しかし、トレリス復号化の前にユニット２２によって事前にフィルタ処理されたデータは、これも、公知のように、通信過程で発生したノイズや干渉によって変更された１５符号化レベルを含むデータ・フォーマットになっている。
【００２１】
拒絶フィルタ２２が使用されるフィルタ処理モード(filtered mode) では、８ステート・トレリス・デコーダが必要であり、フィルタ２２が使用されない非フィルタ処理モード(non-filtered mode) では、４ステート・トレリス・デコーダが必要であるが、これは公知である。トレリス・デコーダ・システム２４（図１）は、単一の８ステート・トレリス・アーキテクチャを都合よく具現化したものであって、モード間でシームレスなスイッチングを行う。デコーダ２４によれば、オプショナルなフィルタ・モードの場合も、例えばプログラム変更や他のタイプの遷移によって起こるデータ中断の場合も、シームレスにスイッチングを行うことができる。デコーダ２４から出力された、トレリス復号化およびイントラセグメント（intrasegment：セグメント内）シンボル・デインタリーブ化(deinterleaved) データはユニット７６０に送られる。デコーダ２４からのシンボル・デインタリーブ化データは、次に、出力プロセス７６０によって別の処理を受けてから、他のＨＤＴＶ受信機エレメントへ渡され、処理されたあと表示される。なお、これについては後述する。
【００２２】
トレリス・デコーダ２４のシームレス・スイッチング能力は、デコーダ・アーキテクチャと個々のデコーダ・エレメントの設計の両方に由来するものである。デコーダ２４のアーキテクチャの主要特徴は、デコーダがフィルタ処理あるいは非フィルタ処理されたどちらのデータ入力モードの場合も、単一の８ステートＡＣＳユニット（ユニット４３）を組み込んでいることである。これにより、ビタビ・デコーダ４０が、ＣＯＮＦ構成(configuration) 信号のステートに関係なく、フィルタ処理または非フィルタ処理されたデータを透過的に復号化することを可能にしている。本願の発明者は、８ステートＡＣＳユニットを使用すると、非フィルタ処理モードの場合に要求される４ステートＡＣＳアーキテクチャに似た働きをすることを認識した。これは、ＢＭＣユニット３０が並列等価計算を行って、複製したブランチ・メトリック値を非フィルタ処理モードでＡＣＳユニット４３に渡すからである。開示されたＡＣＳ構造は、入力複製値が与えられたとき所望の４ステートＡＣＳアーキテクチャをエミュレートするだけでなく、ＡＣＳユニット４３がフィルタ処理モードでも、非フィルタ処理モードでも同じように動作することを可能にしている。デコーダ２４のもう１つの特徴は、デコーダが入力構成信号ＣＯＮＦに応答する適応型アーキテクチャを採用していることである。ＣＯＮＦ信号は、デコーダ２４の入力データがＮＴＳＣ拒絶フィルタによってフィルタ処理されているかどうかを示している。これらの特徴により、デコーダ２４はＮＴＳＣフィルタのオプショナルな使い方に関連するフィルタ処理モードと非フィルタ処理モードとの間で、シームレスに動作することを可能にしている。
【００２３】
コントロール・ユニット１０は、入力ＤＡＴＡ１の中からＨＤＴＶ標準に準拠(compatible)しているフィールドおよびセグメント同期信号を検出する。このフィールドおよびセグメント同期信号は、トレリス符号化またはプリ符号化されていない。従って、これらの同期信号は、ＨＤＴＶ標準のセクション10.2.3.9および10.3.2-10.3.3.3 に記載されている公知の手法を使用して検出することができる。これらの同期信号はＤＡＴＡ１に含まれるデータをバッファリングして並べ替えるために、さらには、同期情報が除かれた並び替えられたデータ・セグメントをＢＭＣユニット３０とディレイ・ユニット７０に出力するために、ユニット１０内で使用される。このデータは、データをバッファ・レジスタまたは同等のメモリに順番にストアしたあとで、非データ同期パケットが取り除かれた形でレジスタからデータを取り出すことによって並べ替えられる。非データ・パケットはストア前に取り除くことも、ストア後に取り除くことも可能である。ユニット１０から出力された符号化並び替えデータは、連続するセグメントの形態になっている。各セグメントは、１２個のインタリーブされたデータストリームの連続順次パケット（ＳＰ１〜ＳＰ１２）を収容している。各パケットは、ＨＤＴＶ標準に定義されているように１個の符号化データ・シンボルを収容している。連続セグメントと連続パケットのどちらも、間に介在する(intervening) 同期インターバルを含んでいない。上記とは別のデータ並び替え手法を用いることも可能である。例えば、同期インターバルを検出して、除去する代わりに、デコーダ２４は同期インターバルを検出し、その同期インターバルが持続している間に、リセット信号とレジスタ・イネーブル信号を使用してデコーダ２４の機能の働きを禁止したり、その機能を既知のステートにホールドしたりすることが可能である。
【００２４】
コントロール・ユニット１０はReset （リセット）/Enable （イネーブル）信号Ｒ／Ｅも生成し、この信号はデコーダ２４をリセットし、同期をとるために使用される。Ｒ／Ｅ信号は、パワーオン時と、同期乱れデータ状態を示す同期モニタ８０からの信号に応答して生成される。Ｒ／Ｅ信号は、例えば、グローバル・システム・リセットまたはプログラム変更表示信号などの、外部入力信号に応答して生成することもできる。デコーダ２４のアーキテクチャによれば、トレリス復号化オペレーションをＲ／Ｅ信号に応答して再同期化することができる。この再同期化能力により、デコーダ２４の単一トレリス復号化機能は、オプショナルなフィルタ・モードの場合も、データ中断が起こった場合も、シームレスなスイッチング、つまり、視聴者に見苦しくないスイッチングを行うことができる。
【００２５】
コントロール・ユニット１０はフィルタ処理データ・モードもＣＯＮＦ信号を使用して検出し、このモードは、ＮＴＳＣ拒絶フィルタが原因で起こったデータ乱れ(data corruption) を補正する別の機能を内蔵している。このデータ乱れは、セグメント同期信号の後に１２シンボル・インタバールを生じさせる４つのシンボル・パケット中に発生する。フィルタ処理データ・モードにおいて、共通チャネル拒絶フィルタは先行(previous)データ・セグメントの符号化データ・シンボルを、現データ・セグメントのコロケート(collocated)された（つまり、同一相対(relative)シンボル・パケット）符号化データ・シンボルから減算する。このオペレーションでは、部分応答(partial response)入力データが得られることになる（ＨＤＴＶ標準のセクション10.2.3.8および10.2.3.9）。しかし、同期インターバル（持続時間が４シンボル）が１２シンボル・インターバルだけ４シンボル・パケットに先行するときは、減算が乱れる(corrupted) ことになる。これは、同期値およびコロケートされていないシンボル値が、これらの４シンボル・パケットから減算されるからである。従って、ユニット１０は、フィルタ処理データ・モードでは、セグメント同期インターバルの後に１２シンボルを生じされる４シンボル・パケットを識別する。さらに、ユニット１０は拒絶フィルタで減算されたストア同期値(stored sync values)を加算して元に戻し、ストアされた正しいシンボル・パケット・データ（セグメント同期に先行する４つのコロケートされたシンボル・パケット）を減算する。このようにして、ユニット１０は訂正された部分応答並び替えデータ出力を、フィルタ処理データ・モードにて、ユニット３０と７０に渡している。部分応答データを訂正する同様な方法は、ＨＤＴＶ標準のセクション10.2.3.9および図10,図12 に提案されている。
【００２６】
ブランチ・メトリック・コンピュータ３０は、ユニット１０から受信した各符号化インタリーブ化並び替えシンボル(interleaved re-aligned symbol) ごとに、値（メトリックス）を計算する。計算されたメトリックスは加算−比較−選択(Add-Compare-Select - ＡＣＳ）ユニット４３とトレースバック・コントロール・ユニット４７を内蔵するユニット４０によってビタビ復号化される。図６は、図１に示したブランチ・メトリック・コンピュータ（ＭＢＣ）ユニット３０のアーキテクチャを示す図である。図７は、図６に示した個々のＢＭＣユニットのアーキテクチャを示す図であり、ＢＭＵ１〜ＢＭＵ８ユニット（ユニット６００〜６３５）の各々を表している。図６のユニットＢＭＵ１〜ＢＭＵ８のＳ入力端に入力される入力データは、ユニット１０からのインタリーブ化シンボル・データとＡＣＳユニット４３からの入力を含んでいる（図１参照）。このシンボル・データとＡＣＳ入力（ＡＣＳＩ）は、それぞれユニット７００と７３０への入力として図７に別々に示されている。
【００２７】
図７のＢＭＣユニットは、ユニット１０からの符号化されたインタリーブ化シンボル・シーケンスを順次に処理していく。ＣＯＮＦ信号によって選択された非フィルタ処理データ・モードにおいて、ユニット１０からのデータに含まれる１番目のインタリーブ化シンボルの入力データは加算器７００から未変更のままパスされる。このモードでは、マルチプレクサ（ｍｕｘ）７０５はゼロ値を加算器７００に出力する。第１および第２距離コンピュータ７１０，７１５は、それぞれ第１および第２コセットからの符号化入力シンボルのユークリッド幾何距離を計算し、２つの対応するメトリック値の出力として、ブランチ・メトリック・データ１とブランチ・メトリック・データ２を出力する。次に示す表１は、各ＢＭＵユニット距離コンピュータによって実行されるコセット計算を定義している。例えば、ＭＢＵ１では、それぞれコセットＡとＢにどれだけ近接しているかが計算される。また、第１と第２距離コンピュータ７１０，７１５は各々が出力ビットＣとＤをレジスタ７４０，７３５を通して出力する。ビットＣとＤは、入力シンボルが第１と第２コセットのうちの２値のどちらに最も近接しているかを示している。レジスタ７４０と７３５の各々は、直列に接続された個別１ビット・レジスタを備え、このレジスタを通してビットＣとＤがそれぞれ循環的にシフト（桁送り）される。このようにして、ユニット１０（図１）からの１２インタリーブ化シンボルの各々について、出力ビットＣとＤがレジスタ７４０と７３５から順次に出力されていく。距離コンピュータはルックアップ・テーブルを使用して実現されているのが典型的であるが、例えば、減算、絶対値および比較演算で距離を計算するといったように、他の方法で実現することも可能である。
【００２８】
【表１】
フィルタ処理データ・オペレーティング・モードにおいて、ユニット１０からのデータに含まれる第１インタリーブ化シンボルの入力シンボル・データは、ｍｕｘ７２５，７０５介してユニット７２０から入力されたコセット値Ｗ＋またはコセット値Ｗ−と加算器７００によって加算される。加算されたデータは前述したように距離コンピュータ７１０，７１５によって処理される。コセット値Ｗ＋とＷ−は、先に定義した４つのコセットＡ〜Ｄの１つに属している。個々のＢＭＵユニットで使用される特定のＷ＋とＷ−コセット値は、表１に定義されているように、その特定のＢＭＵユニット用の４つの定義されたコセットから選択される。Ｗ＋コセットとＷ−コセットは、ユニット１０からの修正された(modified)入力シンボル・データを、距離コンピュータ７１０と７１５によって処理できるシンボル・データに復元するように選択される。このオペレーションがフィルタ処理モードで要求されるのは、インタリービングと共通チャネル拒絶フィルタリングを組み合わせると、前述したように部分応答入力データが得られ、非フィルタ処理モード（ＨＤＴＶ標準のセクション10.2.3.8および10.2.3.9）で生じていた通常(normal)シンボル・データが得られないためである。ｍｕｘ７３０を介してＡ，Ｂ，ＡＣＳＩの各信号を入力することにより、Ｗ＋またはＷ−のどちらが、修正された入力データと加算器７００で加算されるかを、ＡＣＳユニット４３からのＡＣＳＩ入力決定ビットのステートとビット入力信号ＡおよびＢのステートとに基づいて決定する。ユニット４３からのＡＣＳＩ入力決定ビットは、入力Ａまたは入力Ｂが加算器７００によって加算されたＷ＋値とＷ−値のどちらを選択しているかを決定する。例えば、ＡＳＣＩ＝１ならば、入力Ｂがｍｕｘ７３０によって選択され、Ｂ＝１ならば、Ｗ＋がｍｕｘ７２５によって選択され、ｍｕｘ７３０を介して加算器７００で加算される。ＡとＢの入力相互接続は図６に示されており、例えば、ユニットＢＭＵ４の場合のＡとＢは、それぞれＢＭＵ５とＢＭＵ８から得られる（図６）。図７のＢＭＣユニットのフィルタ処理モードでの、その他のオペレーションは、非フィルタ処理モードに関して説明されているオペレーションと同じである。
【００３０】
図１のＢＭＣユニット３０は、ユニット１０からの並べ替えられたデータ・セグメントの残余(remaining) インタリーブ化シンボルを同じように順次に処理していく。並べ替えられたデータ・セグメントの処理を完了すると、ＢＭＣユニット３０は上述してきたプロセスを、ユニット１０からの次の並び替えられたデータ・セグメントの第１インタリーブ化データ・シンボル・パケットから始まって、繰り返していく。
【００３１】
個々の同一構造のＢＭＵユニット（ＢＭＵ１〜ＢＭＵ８）の相互接続は、図６のＢＭＣアーキテクチャ全体図に示されている。ユニット１０からのインタリーブ化シンボル・データはユニットＢＭＵ１〜ＢＭＵ８のＳ入力端に入力され、図７に例示したユニットに関して上述したように、これらの相互接続されたユニットの各々によって処理される。ユニットＢＭＵ１〜ＢＭＵ８の端子Ｖ０とＶ１に出力された、処理結果のブランチ・メトリック・データ１とブランチ・メトリック・データ２はＡＣＳユニット４３（図１）に渡される。図１のＡＣＳユニット４３は、ユニット３０のＢＭＵユニットの各々からのブランチ・メトリック・データ１出力とブランチ・メトリック・データ２出力を使用して一連の反復的加算−比較−選択オペレーション（演算）を実行する。
【００３２】
図９は、図１に示したユニット４３のＡＣＳアーキテクチャ全体に含まれる個別ＡＣＳユニット相互間の接続を示す図である。図９に示すように、単一の８ステートＡＣＳアーキテクチャが、フィルタ処理データ入力モードと非フィルタ処理データ入力モードの両方で使用される。図９のＡＣＳアーキテクチャは、図５のフィルタ処理モードの８ステート遷移図(diagram) を実行する。各ＡＣＳユニット（ユニット９００〜９３５）はトレリス・ステート (０００．．．１１１）と関連づけられている。図４の４ステート遷移図は、非フィルタ処理モードの場合の等価トレリス・ステート遷移を示している。図５のステート遷移図に示されているステートを整理(re-order)すると、図９に示す相互接続はもっと分かりやすくなる。
【００３３】
図８は、図９に示したＡＣＳユニット（ユニット９００〜９３５）の各々を代表する個別ＡＣＳユニットのアーキテクチャを示す図である。図９のＡＣＳアーキテクチャは、ユニット３０（図１）からの個別インタリーブ化データ・シンボルのブランチ・メトリック・データを順次に処理していく。図８の加算器８０５と８１０は、他のＡＣＳユニットから得られた入力パス・メトリック・データ１および入力パス・メトリック・データ２を、ＢＭＵユニット３０（図１）からのインタリーブ化データ・シンボルのブランチ・メトリック・データ１出力およびブランチ・メトリック・データ２出力と加算する。ユニット８０５と８１０から結果として得られた２つのデータ和は、ユニット８１５によって比較される。２つの和のどちらが小さいかを示している単一決定ビット出力は、ユニット８１５によってレジスタ８００とｍｕｘ８２０に出力される。ｍｕｘ８２０は、ユニット８０５と８１０の出力から、小さい方の和を選択する。この選択された和は、レジスタ８２５の出力端から出力パス・メトリック・データとして現れる。
【００３４】
レジスタ８００は１２個の直列接続された個別１ビット・レジスタから構成され、これらのレジスタを通してユニット８１５からの決定ビット出力は循環的にシフトされる。ＡＣＳＩ出力としてユニット３０（図１）に渡される決定ビット出力は、レジスタ８００による１２サイクルの遅延に続いている。トレースバック・コントロール・ユニット４７（図１）に渡される決定ビット出力は、レジスタ８００による単一サイクル遅延に続いている。このようにして、１２インタリーブ化シンボルの各々に関連する各単一決定ビット出力は、レジスタ８００から順次に出力されていく。同様に、レジスタ８２５は直列接続された個別レジスタから構成され、これらのレジスタを通してユニット８２０からの出力パス・メトリック・データは循環的にシフトされる。このようにして、１２インタリーブ化シンボルの各々に関連する出力パス・メトリック・データはレジスタ８２５から順次に出力される。ユニット８２５内の直列接続されたレジスタのビット幅は、ＡＣＳユニットの処理解像度要求に従って選択される。
【００３５】
レジスタ８２５からの出力パス・メトリック・データは図９の相互接続図に従って２つの他のＡＣＳユニットに渡される。例えば、図９のＡＣＳユニット９００からの出力パス・メトリック・データは、ＡＣＳユニット９１０と９１５の入力パス・メトリック・データ１，Ｖ２の入力に供給される。同様に、図８の加算器８０５と８１０に渡される入力パス・メトリック・データ１と入力パス・メトリック・データ２は、図９の相互接続図に従って、２つの他のＡＣＳユニットに与えられる。例えば、ＡＣＳユニット９００の入力パス・メトリック・データ１，Ｖ２の入力はＡＣＳユニット９０５によって与えられ、ＡＣＳユニット９００の入力パス・メトリック・データ２，Ｖ３の入力はＡＣＳユニット９２５によって与えられる。ユニット３０（図１）からのメトリックに関して一連の加算−比較−選択演算の結果を示す決定ビットのシーケンスは、単一サイクルの遅延に続いて図８のレジスタ８００からトレースバック・コントロール・ユニット４７に渡され、また、１２サイクルの遅延に続いてユニット３０（図１）に渡される。ユニット４３の８個のＡＣＳユニットの各々からは、一連の決定ビットがユニット４７と３０に与えられる。８個の決定ビットは、ユニット１０から与えられたインタリーブ化シンボル・パケットの各々ごとに、ユニット４３からユニット４７および３０へ循環的に並列形式で出力されていく。ＢＭＣユニット３０およびＡＣＳユニット４３（図１）は、次の表２に示すように相互接続されている。ユニット３０と４３は、それぞれ、図６と図９に示されている。
【００３６】
【表２】
非フィルタ処理モードにおいて、受信された非フィルタ処理シンボルが与えれているとき、離散(distinct)ブランチ・メトリック値は最大４個ある。また、このモードでは、ＢＭＣユニット３０は１６回の並列計算を行って、１６個のブランチ・メトリック値をＡＣＳユニット４３に渡し、そして、１つの計算が４回繰り返される。従って、ユニット４３に渡される１６個の値は４個の離散ブランチ・メトリック値の複製(replication) を含んでいる。ユニット４３に入力されるブランチ・メトリック値を反復することにより、ＡＣＳユニット４３（図９）のアーキテクチャが図４の所望の４ステートＡＣＳトレリスをエミュレートすることを可能にしている。なお、実際には、ブランチ・メトリック値がＢＭＣユニット３０によって反復されるのは、システムにノイズがあるため、完全ではなく、実質的なものである。
【００３８】
フィルタ処理モードでは、ＢＭＣユニット３０（図１）は各入力シンボルごとに最大１５個の離散ブランチ・メトリック値を生成し、図５の８ステートＡＣＳトレリスに従って動作する。フィルタ処理入力モードと非フィルタ処理入力モードのどちらにも、図９に示すように、単一の８ステートＡＣＳアーキテクチャを使用しているので、トレリス・デコーダ２４をモード間でシームレスにかつ透過的(transparent) に遷移することが容易である。
【００３９】
また、ＡＣＳユニット（図９のユニット９００〜９３５）の１つのレジスタ８２５（図８）から出力される出力パス・メトリック・データの最上位ビット(Most Significant Bit - ＭＳＢ）は、同期モニタ８０（図１）に供給される。同期モニタ８０は、プログラムされたタイム・インターバル中にレジスタ８２５から出力されるＭＳＢの中で、反転(inversion) の個数をカウントし、そのカウント値とプログラムされたしきい値とを比較する。プログラムされた値はコントロール・プロセッサ（図示せず）から得ることも、あるいはユニット８０にストアしておくことも可能である。もし、そのカウント値がしきい値を越えていれば、同期乱れ(out-of-sync) 表示信号が生成され、同期コントロール・ユニット１０（図１）に供給される。ユニット８０から同期乱れ(out-of-sync) 信号を受信すると、ユニット１０はリセット信号をユニット８０へ送り、別の同期乱れ状態を検出できるように同期モニタをリセットする。モニタ８０は、異なるパラメータに応答するように構成することも可能である。
【００４０】
ＡＣＳユニット４３のアーキテクチャは、インタリーブ化データ・シンボルとＡＣＳユニット・トレリス・ステートとによって編成された決定ビット・データをトレースバック・ユニット４７（図１）へ送る。トレースバック・ユニット４７は、ユニット１０から与えられた符号化インタリーブ化シンボルの各々について、ユニット４３の対応する８つのＡＣＳユニットから８個の決定ビット（Ｂ１〜Ｂ８、１つの８ビット・ワード）を並列に循環的に受信する。１つの８ビット・ワードはインタリーブ化シンボルごとに循環的に受信される。受信された決定ワードは、ユニット４３の対応する８つのＡＣＳユニットからの８個の決定ビット・シーケンスを表している。ユニット４７は、個別インタリーブ化データ・シンボルに関連するユニット４３からの各決定ワードを順次に処理していく。決定ワードはユニット４７によって使用され、送信側で先に符号化されたインタリーブ化シンボル・シーケンスを表している、最も近似しているＺ１ビット・シーケンスが得られる。各決定ビットは、２つの取り得るステート遷移パスのどちらがＡＣＳユニット・ステートに通じているかを示している。
【００４１】
図１０は、トレースバック・コントロール・ユニット４７（図１）のアーキテクチャを示している。以下、トレースバック・ユニット４７のオペレーションを、ＡＣＳユニット４３から出力される符号化インタリーブ化シンボルのシーケンスに関連する決定ワードについて説明する。図１０のトレースバック・アーキテクチャは、図１５に示すトレリス復号化プロセスを実行する。図１５のステップ４４３において、ステップ４４０でスタートしたあと、ＡＣＳユニット４３（図１）からの決定ワードは８個の決定ビット・シーケンスの形でＡＣＳユニット４３（図１）から循環的に入力される。入力決定ワードはフォワードトレース・ユニット１６０（図１０）に供給され、ステップ４４５で、バッファ・メモリ１４０（図１０）にストアされて、遅延される。ステップ４５０で、図１０のトレースバック選択ユニット１４５は、ユニット１４０にストアされた決定ビット・シーケンスから８個のトレリス復号化ビット・シーケンスを取り出す。これらのトレリス復号化ビット・シーケンスは、符号化インタリーブ化データ・シンボルに対応する、最も近似した符号化Ｚ１ビット・シーケンスの候補となるものである。
【００４２】
図１５のステップ４５０において、ユニット１４５（図１０）は、トレースバック・プロセスでステート遷移トレリス・パスを決定することにより、候補となる復号化Ｚ１ビット・シーケンスを取り出す。このプロセスで、初期先行トレリス・ステートは、８個の決定ビット入力シーケンスの１つの現在ステートについて識別される。この初期ステートは、ＡＣＳユニット４３（図１）からの入力シーケンス内の決定ビットを、先行遷移パスのインジケータとして使用することによって識別される。この初期先行ステートから、他の先行ステートは、ＡＣＳユニット４３からの決定ビットを使用してトレリス・ステート遷移図を逆方向にトラバースすることによって識別され、これは先行ステートのシーケンスが識別されるまで続けられる。この先行ステート・シーケンスから、対応するトレリス復号化ビット・シーケンスが決定される。これらのステップは、バッファ１４０（図１０）にストアされた残りの決定ビット・シーケンスの各々ごとに繰り返される。このトレースバック・プロセスの背景にある理論は公知であり、G. Feygin 他著「ビタビ・デコーダにおけるサバイバ・シーケンス・メモリ管理のアーキテクチャ上のトレードオフ(Architectural Tradeoffs for Survivor Sequence Memory Management in Viterbi Decoders) 」（発行 IEEE Transactions on Communications, vol. 41, No. 3, March 1993) に、他の異なるトレースバック手法と一緒に説明されている。
【００４３】
上述したトレースバック・プロセスは、トレースバックの深さである、あらかじめ決めた深さＴまで実行されて、あらかじめ決めた個数の先行ステートを識別する。この公知の理論によれば、トレーバックのインターバルＴは、実際には、マージされた(merged)または収束された(converged) ステートを識別するのに十分なトレースバックのインターバルとして採用されている（Lee および Mseerschmidt 、セクション7.4.3 ）。マージされたステート(merged state)とは、任意の初期先行トレリス・ステートからのトレースバックに続いて到達する可能性のあるステートのことである。マージされたステートは、真の符号化Ｚ１データとなる最大の可能性をもつデータ・シーケンスを識別する。従って、マージされたステートは、候補シーケンスから出力されるトレリス復号化データ・シーケンスを示している。トレースバック・プロセスは、この実施の形態では、エポック(Epoch) と呼ばれ、Ｔ／２に等しいトレースバック・インターバルについて、２ステージで実行される。このエポックを選択するか、サブトレースバック・インターバルを選択するかは任意であり、システム設計者の選択事項である。
【００４４】
候補となる復号化トレリス・シーケンスを識別するために、トレースバックは、連続する並び替えデータ・セグメントのコロケートされたインタリーブ化シンボル・パケットについて行われる。１２個のインタリーブ化シンボル・パケットの１つ、例えば、パケット７（ＳＰ７）のトレースバックは、対応する先行の（この例では、ＳＰ７）、インタリーブ化シンボル・パケットに含まれるシンボル・データの先行ステートを識別するために行われる。
【００４５】
単一トレリス・パス上のトレースバックは公知であるが、開示されているシステムでは、インタリーブ化データと複数の候補決定ビット・シーケンスのトレースバックを含むように、トレースバック・プロセスが拡張されているという利点がある。この拡張されたトレースバック・プロセスは、図１０のユニット１４５によって実現されている図１３の方法を使用して、エポック単位でエポックに対して行われる。図１３のステップ６４５では、ステップ６４０でスタートしたあとに続いて、トレースバック選択ユニット１４５内の内部記憶レジスタは、コントロール・ユニット１６５（図１０）からの制御信号に応答してエポック・データ境界で初期化される。インタリーブ化シンボル・パケット、例えば、ＳＰ１の決定ワードは、ステップ６５０でバッファ１４０（図１０）から循環的に入力される。先行ステートは、ステップ６５０で入力された決定ワードの決定ビット、例えば、Ｂ１を使用して、前述したトレースバック・プロセスを適用することによってステップ６５５で現ステートから識別される。このプロセスの主要特徴は、先行ステートが連続データ・セグメントのコロケートされたインタリーブ化パケットのシンボル・データについて識別(identify)されることである。例えば、データ・セグメントの７番目のインタリーブ化シンボル・パケット（ＳＰ７）の場合は、対応する７番目のインタリーブ化シンボル・パケット決定ビットが使用されて、先行ステートが特定される。ステップ６５５において、インタリーブ化シンボルの識別された先行ステートに対応するトレリス復号化ビットはユニット１４５（図１０）によってメモリ１５０にストアされる。
【００４６】
ステップ６６０では、ステップ６５５ついて、インタリーブ化シンボルの８トレリス復号化ビットがメモリ１５０（図１０）にストアされるまで、入力決定ワードの残りの決定ビット (この例では、Ｂ２〜Ｂ８）の各々について繰り返される。ステップ６６５において、ステップ６５０〜６６０については、並び替えられたデータ・セグメントの残りの１２個のインタリーブ化シンボル（この例では、ＳＰ２〜ＳＰ１２）の各々について繰り返される。同様に、ステップ６５０〜６６５については、エポック・インターバルを構成する並び替えデータ・セグメントの数だけステップ６７０で繰り返される。ステップ６７５において、入力インタリーブ化シンボルについて結果として生じた８個の候補トレリス復号化ビット・シーケンスは、ユニット１４５から図１０のメモリ１５０へ送られる。１つのエポック・インターバルに対するトレースバック・プロセスの上記繰返しは図１３のステップ６８０で終了し、図１５に示した包括プロセスのステップ４５０が完了する。
【００４７】
図１５のステップ４６０および４６５において、フォワード・トレース・ユニット１６０（図１０）は、符号化されて受信側へ送信されたシーケンスに最も近似して対応している８候補シーケンスに含まれるトレリス復号化ビット・シーケンスを識別する。ステップ４７０において、その結果として識別されたトレリス復号化シーケンスは、遅延されたあとで、トレース・ユニット１６０からの選択信号に応答してメモリ１５０からｍｕｘ１５５経由でトレリス・デマッパ６０とリ・エンコーダ５０（図１）へ送られる。
【００４８】
図１５のステップ４６０および４６５において、トレース・ユニット１６０はマージされたステートと、送信されたインタリーブ化シンボル・パケット・シーケンスに最も近似して対応しているトレリス復号化ビット・シーケンスを識別する。トレース・ユニット１６０は、図１４に示すフォワード・トレース・プロセスを使用して、エポックのトレリス復号化ビット・シーケンスをエポック単位で識別する。フォワード・トレース手法はデータ復号化遅延（レイテンシィ）を減少するコスト効率的な方法である。
【００４９】
図１５のステップ４６０において、図１４のフォワードトレース・プロセスは入力データのエポック・インターバルの期間に行われ、８データ・シーケンスの各々について２つのポインタ、pointer1とpointer2を更新する。これらのポインタは、トレリス復号化ビット・シーケンスを識別するために使用される。
【００５０】
図１４のステップ８４３において、ステップ８４０でスタートしたあとに続いて、pointer2の８個のインジケータは対応するpointer1のインジケータ値で更新される。これらのポインタはユニット１６０内にストアされる。ステップ８４５において、ユニット１６０内の内部記憶レジスタは、コントロール・ユニット１６５（図１０）からの制御信号に応答してエポック・データ境界で初期化される。コントロール・ユニット１６５はユニット１０（図１０）からのＲ／Ｅ入力信号に応答して制御信号を出力し、エポック境界でトレースを開始するように両方のトレース・ユニット１４５と１６０を同期させる。インタリーブ化シンボル・パケット、例えば、ＳＰ１の非遅延決定ワードは、ステップ８５０でＡＣＳユニット４３（図１）から循環的に入力される。
【００５１】
ステップ８５５において、３ステージ・プロシージャは、入力決定ワードの８データ・シーケンスに関連づけられた８個の別々のpointer1インジケータの１つを更新するために使用される。入力された非遅延ワードの決定ビット、例えば、Ｂ１は、前述したトレースバック・プロセスを適用することによって、現ステートから先行ステートを識別するために使用される。先行ステートは、ユニット１４５のトレースバック・プロセスで説明したように先行データ・セグメントのコロケートされたインタリーブ化シンボル・パケット（この例では、ＳＰ１）のシンボル・パケット・データについて識別される。識別された先行ステートは、入力決定ワードの８データ・シーケンスに関連づけられた８個の別々のpointer1インジケータの１つを選択するために使用される。インタリーブ化シンボル（この例では、ＳＰ１）の選択されたpointer1で示されたステートは、決定ビット・シーケンス（この例では、Ｂ１のシーケンス）に関連するpointer1インジケータにストアされ、以前のpointer1の内容はオーバライトされる。
【００５２】
ステップ８６０では、ステップ８５５を繰り返す。すなわち、８データ・シーケンスの個々のpointer1インジケータがインタリーブ化シンボル（ＳＰ１）についてユニット１６０にストアされるまで、入力決定ワード（この例では、Ｂ２〜Ｂ８）の残りの決定ビットの各々について繰り返される。ステップ８６５において、ステップ８５０〜８６０は１２個のシンボル並び替えデータ・セグメントの残りのインタリーブ化シンボル（この例では、シンボルＳＰ２〜ＳＰ１２）について繰り返される。同様に、ステップ８７０は、ステップ８５０〜８６５を繰り返す。すなわち、エポック・インターバル（Ｔ／２）を構成する個数の並び替えデータ・セグメントが処理されるまで繰り返される。フォワード・トレース・プロセスの上記繰返しは図１４のステップ８８０で終了し、図１５に示した包括プロセスのステップ４６０が完了する。
【００５３】
図１５のステップ４６５において、更新されたポインタ、pointer1とpointer2はマージされたステートを識別するために使用される。トレースバック・インターバルＴに続いて、定常状態で動作しているとき、特定のデータ・シーケンスのpointer1とpointer2は、どちらも、１エポック前に現れた先行ステートを示している。pointer1は現エポック・ポインタであり、pointer2は直前のエポック・ポインタである。pointer1とpointer2は一緒になって、１トレースバック・インターバルだけ戻って収束またはマージされた先行ステートを指している。８データ・セグメントすべてのpointer1とpointer2は、エラーがなければ、同一のマージされたステートを示しているので、従って、メモリ１５０からリリースするために同じデータ・シーケンスを識別する。８データ・シーケンスのpointer1インジケータの１つが選択され、８個のpointer2インジケータの１つを識別するために使用される。この識別されたpointer2インジケータは、マージされたステートを識別するために使用される。従って、８個のpointer1インジケータの１つと８個のpointer2インジケータの１つとが一緒に使用されて識別が行われる。但し、これらのポインタを平均化するか、多数またはその他を基準にして選択すると、マージされたステート選択の信頼度を向上させることも可能である。
【００５４】
ステップ４６５で決定されたマージされたステートは、ステップ４７０で使用され、８個の候補トレリス復号化ビット・シーケンスのどれがｍｕｘ１５５（図１０）を経由してメモリ１５０からリリースされるかを示す。選択された符号化データ・シーケンスは、送信された符号化インタリーブ化シンボル・シーケンスに最も近似して対応しているデータである。
【００５５】
結果として決定されたトレリス復号化シーケンスは、遅延されたあとで、トレース・ユニット１６０からの選択信号に応答して、メモリ１５０によって、トレリス・デマッパ６０とリ・エンコーダ５０（図１）に向けてｍｕｘ１５５（図１０）を経由してリリースされる。ｍｕｘ１５５からトレリス・デマッパ６０とリ・エンコーダ５０（図１）に出力された解放(released)トレリス復号化シーケンスは、図２のエンコーダによって符号化されたインタリーブ化シンボルのＸ１ビットのオリジナル・シーケンスを再現する。なお、Ｘ１ビット・シーケンスは、図２に示すようにＺ１ビット・シーケンスに等しくなっていることは勿論である。図１５のプロセスのステップは、利用可能な入力決定データが存在する限り間繰り返される。存在しなければ、プロセスはステップ４８０で終了する。
【００５６】
ユニット５０（図１）は、ユニット４７（および図１０のｍｕｘ１５５）からのインタリーブ化Ｚ１ビット・シーケンスを順次に再符号化して、再符号化Ｚ０ビット・シーケンスをデマッパ６０へ与える。Ｚ１からＺ０を得るために使用される再符号化機能は、図２に示すように送信前にエンコーダで行われる等価機能を複製する。さらに、ユニット１０からの並び替えられたインタリーブ化シンボル・データは、ユニット７０によって遅延され、ユニット４７の出力と同期がとられて、トレリス・デマッパ６０へ送られる。
【００５７】
図１１はトレリス・デマッパ６０（図１）のアーキテクチャを示す図である。トレリス・デマッパ６０はユニット４７，５０および７０（図１）からの同期化インタリーブ化データ・シーケンスを順次に処理していく。ＣＯＮＦ信号によって選択された非フィルタ処理データ・モードにおいて、ユニット７０からの第１インタリーブ化シンボルの入力遅延シンボル・データは図１１に示したデマッパ・ユニットの加算器９５０によって未変更のまま通過される。このモードでは、ｍｕｘ９５５はゼロ値を出力する。
【００５８】
第１インタリーブ化シンボルについてのユニット５０と７０からの入力再符号化データＺ１とＺ０は、図２のシンボル・マッパ・テーブル１２５に示すように、前述した４つのコセットの１つをユニークに定義している。例えば、Ｚ１＝１、Ｚ０＝０はコセット・ポイントＣ（−３, ＋５）を定義している。図１１のルックアップ・テーブル機能９６０は、加算器９５０から出力された入力シンボルを、入力Ｚ１とＺ０で定義されたコセット内の２コンステレーション・ポイントの各々と比較する。受信された遅延シンボル・ポイントに最も近いコンステレーション・ポイントが決定され、このコンステレーション・ポイントのＺ２値が第１インタリーブ化シンボルの復号化Ｚ２値としてポスト・コーダ(post-coder)９７７に与えられる。ポスト・コーダ９７７は加算器９８０とレジスタ９７５を使用して、図２のプリ・コーダ１０２とは逆の働きをし、Ｚ２値を復号化して第１インタリーブ化シンボルのＸ２ビットを得る。デマッパ６０は、ユニット４７と５０からの同期化関連シンボル・データを使用して、ユニット７０から受信された各インタリーブ化シンボル・パケットごとにこのプロセスを繰り返す。このようにして、デコーダ２４に入力されたインタリーブ化シンボルに対応する、ユニット７０からのインタリーブ化シンボルのＸ２ビット・シーケンスが加算器９８０から順次に出力されていく。
【００５９】
フィルタ処理データ・モードでは、ユニット７０（図１）からの第１インタリーブ化シンボルの、変更・遅延されたシンボル・パケット・データは図１１の加算器９５０によって、ｍｕｘ９５５および９７０経由でユニット９８５から供給された８コンステレーション・ポイント（シンボル）値の１つと加算される。加算されたデータは、前述したようにルックアップ・テーブル９６０によって処理される。ユニット９８５から選択されたコンステレーション・ポイント値が選択されて、加算器９５０に入力されたシンボル・データを、ユニット９６０によって処理できるシンボル・データに復元する。このオペレーションがフィルタ処理モードで要求されるのは、前述したように、インタリービングと拒絶フィルタリングを併用すると、部分応答入力データが得られるからである（ＨＤＴＶ標準のセクション10.2.3.9）。ｍｕｘ９５５を介してｍｕｘ９７０は、レジスタ９６５によって遅延されたＺ０とＺ１データのステートおよびレジスタ９６５によって遅延された機能９６０から出力されたＺ２のステートに基づいて、コンステレーション・ポイント（Ａ−．．．Ｄ＋）を選択する。その他の場合は、デマッパ６０のフィルタ処理モード・オペレーションは非フィルタ処理モードに関して説明したものと同じである。
【００６０】
デマッパ６０（図１）は、その結果として回復したＸ２データを同期化Ｘ１データと一緒にアセンブラ９０へ送る。デコーダ２４に入力された各インタリーブ化データ・シンボルに対応するＸ１ビットとＸ２ビットは、ユニット６０からアセンブラ９０へ順次に渡されていく。Ｘ１とＸ２ビットの各ペアは、シンボル・パケットのトレリス復号化データである。アセンブラ９０は、連続データ・セグメントのコロケートされたインタリーブ化パケットについて４つのＸ１、Ｘ２ビット・ペアを、１つの８ビット・バイトにアセンブルする。ユニット９０は、１２個のインタリーブ化シンボル・パケットの各々ごとに、このようにしてデータ・バイトをアセンブルしていく。ユニット９０はこれらのバイトを、１２個のインタリーブ化シンボル・パケット・ストリームの各々ごとに、バイト単位で(on a byte by byte basis) 出力していく。このようにして、ユニット９０はイントラセグメント・シンボルのデインタリーブされた出力データを出力し、他の受信機エレメントで使用できるようにする。
【００６１】
図１２に一部だけが示されているＨＤＴＶ受信システムの例では、符号化データはプロセッサおよびデモジュレータ７５０によって処理され、そして復調される。ユニット７５０は入力チャネル・チューナ、ＲＦ増幅器、ＩＦ（中間周波数）増幅器およびミキサ・ステージを具備し、変調された信号を以後の処理に適したより低い周波数バンドにダウン・コンバートする。入力プロセッサ７５０は、また、自動利得制御回路、アナログ・ディジタル・コンバータ、タイミングおよび搬送波回復回路も備えている。受信された信号は、ユニット７５０内の搬送波回復回路によってベースバンドに復調される。この搬送波回復回路は、イコライザ（等化器）、ローテータ、スライサおよび位相誤差検出回路のほかに、公知の如く、イコライザとローテータの動作を制御する位相コントローラを用いることも可能である。
【００６２】
復調されたデータまたはＮＴＳＣ拒絶フィルタ２２によって処理された復調されたデータのどちらかが、ＣＯＮＦ信号に応答してｍｕｘ２８によって選択され、本発明に従ってデコーダ２４により復号化される。トレリス復号化され、そしてイントラセグメント・シンボル・デインタリーブされたデータはデコーダ２４から出力されて、ユニット７６０へ送られる。デコーダ２４からのシンボル・デインタリーブ化データは、出力プロセッサ７６０によってコンボルーショナルにインターセグメント・デインタリーブされ、リード・ソロモン復号化されてから、以後の処理と表示のために他のＨＤＴＶ受信機エレメントに送られる。トレリス・コーディングに関連したイントラセグメント・デインタリービング・プロセスは独特のもので、インターセグメント・デインタリービング・プロセス（ＨＤＴＶ標準のセクション10.2.3.9および10.2.3.10 ）とは異なるものである。ユニット７５０と７６０に関して説明した機能は、例えば、冒頭に引用したLee およびMesserschmidt の文献に記載されている。
【００６３】
図１から図１５までに関連して説明してきたアーキテクチャは、これだけに限定されるものではない。本発明の原理によれば、他のアーキテクチャを採用しても、同じ目標を達成することが可能である。例えば、単一のトレリス・デコーダを使用してＮ個の入力データ・パケットを復号化することも、あるいは、特定システムの要件に応じて２つ以上のトレリス・デコーダ（たとえば、Ｎ個より少ない）を使用することも可能である。さらに、トレリス遷移ステート数が異なるごとに、異なるアーキテクチャを採用することも可能である。本発明の原理は上述した８ステート・アーキテクチャに限定されるものではない。さらに、さまざまなアーキテクチャのエレメントの機能は、全体的にも、部分的にも、マイクロプロセッサのプログラムされた命令で実現することが可能である。
【図面の簡単な説明】
【図１】複数のインタリーブされたデータストリームを復号し、複数の動作モード間でシームレスにスイッチングを行うための、本発明を適用したトレリス・デコーダ・システムを示す図である。
【図２】ＨＤＴＶ標準に述べられているトレリス・エンコーダ、プリコーダおよびシンボル・マッパを示す図である。
【図３】図２に示したエンコーダ・システム用に作成されたエンコーダ・ステート・テーブルを示す図である。
【図４】ＮＴＳＣ共通チャネル拒絶フィルタによって事前にフィルタ処理されなかったトレリス・デコーディング・データ用に作成された４ステート・トレリス図である。
【図５】ＮＴＳＣ拒絶フィルタによって事前にフィルタ処理されたトレリス・デコーディング・データ用に作成された８ステート・トレリス図である。
【図６】図１に示したトレリス・デコーダで使用するのに適した、本発明を適用した、ブランチ・メトリック・コンピュータ・アーキテクチャを示すブロック図である。
【図７】図６に示したブランチ・メトリック・コンピュータ・アーキテクチャで使用するのに適した、本発明を適用した、ブランチ・メトリック計算ユニット・アーキテクチャを示す図である。
【図８】図９のＡＣＳ機能アーキテクチャで使用するのに適した、本発明を適用した、個別的な加算−比較−選択（ＡＣＳ）ユニット・アーキテクチャを示す図である。
【図９】図１に示したトレリス・デコーダで使用するのに適した、本発明を適用した、ＡＣＳ機能アーキテクチャを示す図である。
【図１０】図１に示したトレリス・デコーダで使用するのに適した、本発明を適用した、トレースバック・コントロール・ユニット・アーキテクチャを示す図である。
【図１１】図１に示したトレリス・デコーダで使用するのに適した、本発明を適用した、トレリス・デマッパ・アーキテクチャを示す図である。
【図１２】ＨＤＴＶ受信機システムの場合において、フィルタ処理データまたは非フィルタ処理データの複数インタリーブ化データストリームを適応的に復号化する、シームレスにスイッチング可能な、本発明を適用した、トレリス・デコーダを示す図である。
【図１３】本発明に従って、インタリーブされたデータのトレリス復号で使用されるトレリス・トレースバック機能を実行するためのプロセスを示すフローチャートである。
【図１４】本発明に従って、インタリーブされたデータのトレリス復号で使用されるフォワード・トレース・プロセスを示すフローチャートである。
【図１５】図１３のプロセスと図１４のプロセスを一体化して、本発明に従って、図１０のトレースバック・コントロール機能を実現するトレリス・デコーディング・プロセスを示すフローチャートである。
【符号の説明】
１０ 同期コントロール・ユニット
２４ 適応型トレリス・デコーダ
３０ ブランチ・メトリック・コンピュータ
４０ ビタビ・デコーダ
４３ 加算−比較−選択（ＡＣＳ）ユニット
４７ トレースバック・コントロール・ユニット
５０ リ・エンコーダ
６０ トレリス・デマッパ
７０ 遅延（ディレイ）ユニット
８０ 同期モニタ
９０ バイト・アセンブラ
Claims (6)
- インターリーブされたトレリス符号化データパケットのデータセグメント群を含むビデオ・データを処理するシステムにおけるトレリス符号化されたデータを供給する装置であって、
前記ビデオ・データに応答してトレリス・ステートの遷移に関連した決定データを生成する手段と、
先行するトレリス・ステートのシーケンスを識別するために前記決定データに応答するトレースバック・ネットワークであって、ステート遷移トレリスによって決定された通りに、前記先行するステートが、コロケートされたインターリーブ化パケットのシーケンスについて識別され、該コロケートされたインターリーブ化パケットのシーケンスは、第１データセグメントにおける特定の位置におけるインターリーブされたデータの第１パケットと第２データセグメントにおける対応する前記特定の位置におけるインターリーブされたデータの第２パケットとを含むところのトレースバック・ネットワークと、
前記トレリス符号化データを供給するために、前記識別された先行するトレリス・ステートのシーケンスに応答する手段と
を備えることを特徴とする装置。 - インターリーブされたトレリス符号化データパケットのデータセグメント群を含むビデオ・データを処理するシステムにおけるトレリス復号化されたデータを供給する方法であって、
前記ビデオ・データに応答してトレリス・ステートの遷移に関連した決定データを生成するステップと、
ステート遷移トレリスに従って、先行するトレリス・ステートのシーケンスを識別するステップであって、前記先行するステートは、前記決定データに応答して、コロケートされたインターリーブ化パケットのシーケンスについて識別され、該コロケートされたインターリーブ化パケットのシーケンスは、第１データセグメントにおける特定の位置におけるインターリーブされたデータの第１パケットと第２データセグメントにおける対応する前記特定の位置におけるインターリーブされたデータの第２パケットとを含むステップと、
前記識別された先行するトレリス・ステートのシーケンスに応答して前記トレリス復号化データを供給するステップと
を含むことを特徴とする方法。 - 前記トレースバック・ネットワークは、単一のトレリス・デコーダに関連していることを特徴とする請求項１に記載の装置。
- 前記トレースバック・ネットワークは、第１の予め定めた数のステートと共にトレリス・アーキテクチャを有する少なくとも１つのトレリス・デコーダと関連し、該少なくとも１つのトレリス・デコーダは、前記第１の予め定めた数のステートとは異なる第２の予め定めた数のステートと共にアーキテクチャの動作を模倣するモードを含む複数のモードで動作するように構成されることをさらに特徴とする請求項１に記載の装置。
- 前記第１の予め定めた数のステートは８ステートであり、および前記第２の予め定めた数のステートは４ステートであることを特徴とする請求項４に記載の装置。
- 前記複数のモードのうちの第１のものは、ＮＴＳＣ共通チャネル干渉を減らすためフィルタ処理されたデータを復号化する際に動作可能であり、前記複数のモードのうちの第２のものは、ＮＴＳＣ共通チャンネル干渉を減らすために非フィルタ処理されたデータを復号化する際に動作可能であることをさらに特徴とする請求項４に記載の装置。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/629,673 US5841478A (en) | 1996-04-09 | 1996-04-09 | Code sequence detection in a trellis decoder |
| US08/629,672 US5841819A (en) | 1996-04-09 | 1996-04-09 | Viterbi decoder for digital packet signals |
| US08/629,681 US5914988A (en) | 1996-04-09 | 1996-04-09 | Digital packet data trellis decoder |
| US08/629,680 US5838729A (en) | 1996-04-09 | 1996-04-09 | Multiple mode trellis decoder for a digital signal processing system |
| US629,673 | 1996-04-09 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007203580A Division JP4742080B2 (ja) | 1996-04-09 | 2007-08-03 | トレリス符号化されたビデオ・データを処理するためのシステムおよび方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1051780A JPH1051780A (ja) | 1998-02-20 |
| JP4059950B2 true JP4059950B2 (ja) | 2008-03-12 |
Family
ID=27505188
Family Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09097197A Expired - Fee Related JP4113600B2 (ja) | 1996-04-09 | 1997-04-09 | ビデオ・データを処理するためのシステムおよび方法 |
| JP09097597A Expired - Fee Related JP4113601B2 (ja) | 1996-04-09 | 1997-04-09 | トレリス符号化されたビデオ入力信号を処理するためのシステムおよび方法 |
| JP09088797A Expired - Lifetime JP4113599B2 (ja) | 1996-04-09 | 1997-04-09 | トレリス符号化されたビデオ入力信号を処理するためのシステムおよび方法 |
| JP09087897A Expired - Fee Related JP4059950B2 (ja) | 1996-04-09 | 1997-04-09 | トレリス符号化されたビデオ・データを処理するためのシステムおよび方法 |
Family Applications Before (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09097197A Expired - Fee Related JP4113600B2 (ja) | 1996-04-09 | 1997-04-09 | ビデオ・データを処理するためのシステムおよび方法 |
| JP09097597A Expired - Fee Related JP4113601B2 (ja) | 1996-04-09 | 1997-04-09 | トレリス符号化されたビデオ入力信号を処理するためのシステムおよび方法 |
| JP09088797A Expired - Lifetime JP4113599B2 (ja) | 1996-04-09 | 1997-04-09 | トレリス符号化されたビデオ入力信号を処理するためのシステムおよび方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (4) | US5841478A (ja) |
| EP (4) | EP0801469A3 (ja) |
| JP (4) | JP4113600B2 (ja) |
| CN (4) | CN1140131C (ja) |
| SG (4) | SG64974A1 (ja) |
Families Citing this family (93)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5841478A (en) * | 1996-04-09 | 1998-11-24 | Thomson Multimedia, S.A. | Code sequence detection in a trellis decoder |
| KR100223735B1 (ko) * | 1996-06-29 | 1999-10-15 | 김영환 | 비터비 복호 신호의 동기/비동기 판단 방법 및 장치 |
| KR980006964A (ko) * | 1996-06-29 | 1998-03-30 | 김주용 | 격자복호기의 역추적장치 |
| US6141384A (en) * | 1997-02-14 | 2000-10-31 | Philips Electronics North America Corporation | Decoder for trellis encoded interleaved data stream and HDTV receiver including such a decoder |
| US6263473B1 (en) * | 1997-04-07 | 2001-07-17 | Matsushita Electric Industrial Co., Ltd. | Viterbi decoder and Viterbi decoding method |
| KR19980079114A (ko) * | 1997-04-30 | 1998-11-25 | 배순훈 | 트렐리스 코드 데이터의 디코딩방법 및 장치 |
| US6438180B1 (en) | 1997-05-09 | 2002-08-20 | Carnegie Mellon University | Soft and hard sequence detection in ISI memory channels |
| US6201839B1 (en) * | 1997-05-09 | 2001-03-13 | Carnegie Mellon University | Method and apparatus for correlation-sensitive adaptive sequence detection |
| DE59809058D1 (de) * | 1997-06-02 | 2003-08-28 | Wifag Maschf | Registerhaltige Abstimmung von Druckzylindern einer Rollenrotationsmaschine |
| US6604144B1 (en) * | 1997-06-30 | 2003-08-05 | Microsoft Corporation | Data format for multimedia object storage, retrieval and transfer |
| US6205186B1 (en) * | 1997-09-03 | 2001-03-20 | Qualcomm Incorporated | Decoding with partial state information on a convolutionally encoded channel |
| US6094739A (en) * | 1997-09-24 | 2000-07-25 | Lucent Technologies, Inc. | Trellis decoder for real-time video rate decoding and de-interleaving |
| DE19882726T1 (de) * | 1997-10-08 | 2000-09-07 | Seagate Technology | Verfahren und Vorrichtung zum Erfassen von Daten beim Magnetaufzeichnen unter Verwendung von Entscheidungsrückkopplung |
| US6424685B1 (en) | 1997-11-03 | 2002-07-23 | Harris Corporation | Polar computation of branch metrics for TCM |
| US6370201B1 (en) * | 1997-11-04 | 2002-04-09 | L-3 Communications Corp. | Simplified branch metric calculation in pragmatic trellis decoders |
| US6038269A (en) * | 1997-11-20 | 2000-03-14 | National Semiconductor Corporation | Detection for digital communication receivers |
| KR100237490B1 (ko) * | 1997-11-29 | 2000-01-15 | 전주범 | 트렐리스 코드 데이터의 생존 경로 역추적 장치 |
| US6205187B1 (en) * | 1997-12-12 | 2001-03-20 | General Dynamics Government Systems Corporation | Programmable signal decoder |
| US6603801B1 (en) | 1998-01-16 | 2003-08-05 | Intersil Americas Inc. | Spread spectrum transceiver for use in wireless local area network and having multipath mitigation |
| US6563858B1 (en) | 1998-01-16 | 2003-05-13 | Intersil Americas Inc. | Method of performing antenna diversity in spread spectrum in wireless local area network |
| US6115418A (en) | 1998-02-09 | 2000-09-05 | National Semiconductor Corporation | Simplified equalizer for twisted pair channel |
| GB2335578B (en) * | 1998-03-17 | 2000-07-12 | Samsung Electronics Co Ltd | Add-compare selection circuit |
| KR100249046B1 (ko) * | 1998-03-31 | 2000-03-15 | 김영환 | 격자복호기의 역추적장치 |
| US6738949B2 (en) | 1998-05-13 | 2004-05-18 | Matsushita Electric Industrial Co., Ltd. | Error correction circuit and error correction method |
| US6201563B1 (en) * | 1998-06-08 | 2001-03-13 | Lsi Logic Corporation | Trellis code modulation decoder structure for advanced digital television receiver |
| US6415003B1 (en) | 1998-09-11 | 2002-07-02 | National Semiconductor Corporation | Digital baseline wander correction circuit |
| US6781621B1 (en) * | 1998-09-18 | 2004-08-24 | Acushnet Company | Launch monitor system with a calibration fixture and a method for use thereof |
| US6438163B1 (en) | 1998-09-25 | 2002-08-20 | National Semiconductor Corporation | Cable length and quality indicator |
| JP2000115263A (ja) * | 1998-09-30 | 2000-04-21 | Matsushita Electric Ind Co Ltd | ディジタル放送復調装置 |
| EP1048155A2 (en) * | 1998-10-16 | 2000-11-02 | Analog Devices, Incorporated | Apparatus and method for determining the closest coset points in a trellis decoder |
| US6775334B1 (en) * | 1998-11-03 | 2004-08-10 | Broadcom Corporation | Equalization and decision-directed loops with trellis demodulation in high definition TV |
| US6741664B1 (en) * | 1999-02-05 | 2004-05-25 | Broadcom Corporation | Low-latency high-speed trellis decoder |
| JP3204240B2 (ja) * | 1999-02-18 | 2001-09-04 | 日本電気株式会社 | ビタビ復号器及びビタビ復号処理方法 |
| US6418172B1 (en) | 1999-04-21 | 2002-07-09 | National Semiconductor Corporation | Look-ahead maximum likelihood sequence estimation decoder |
| US6608870B1 (en) * | 1999-05-27 | 2003-08-19 | Zenith Electronics Corporation | Data frame for 8 MHZ channels |
| US7263141B1 (en) * | 1999-06-09 | 2007-08-28 | Thomson Licensing | Code mapping in a trellis decoder |
| US7573529B1 (en) * | 1999-08-24 | 2009-08-11 | Digeo, Inc. | System and method for performing interlaced-to-progressive conversion using interframe motion data |
| ATE259999T1 (de) * | 1999-08-31 | 2004-03-15 | Broadcom Corp | Speicher ausführung von register-exchange traceback für gigabit ethernet sender-empfänger |
| US6680980B1 (en) * | 1999-09-03 | 2004-01-20 | Infineon Technologies North America Corp. | Supporting ME2PRML and M2EPRML with the same trellis structure |
| EP1091579B1 (en) * | 1999-09-07 | 2006-02-15 | Thomson Licensing | Trellis demapper for Trellis decoder |
| US6604204B1 (en) * | 1999-09-30 | 2003-08-05 | Stmicroelectronics, Inc. | Circuit and method for recovering synchronization information from a signal |
| US7099401B2 (en) * | 1999-12-15 | 2006-08-29 | Paradyne Corporation | Discrete multitone interleaver |
| US7088781B2 (en) * | 1999-12-15 | 2006-08-08 | Paradyne Corporation | Tone ordered discrete multitone interleaver |
| US6449002B1 (en) * | 1999-12-21 | 2002-09-10 | Thomson Licensing S.A. | Truncated metric for NTSC interference rejection in the ATSC-HDTV trellis decoder |
| US6999057B2 (en) * | 2000-02-22 | 2006-02-14 | Kopin Corporation | Timing of fields of video |
| US7050517B1 (en) | 2000-04-28 | 2006-05-23 | National Semiconductor Corporation | System and method suitable for receiving gigabit ethernet signals |
| US7254198B1 (en) | 2000-04-28 | 2007-08-07 | National Semiconductor Corporation | Receiver system having analog pre-filter and digital equalizer |
| US6769090B1 (en) | 2000-08-14 | 2004-07-27 | Virata Corporation | Unified technique for multi-rate trellis coding and decoding |
| US6865710B2 (en) * | 2000-09-18 | 2005-03-08 | Lucent Technologies Inc. | Butterfly processor for telecommunications |
| US7020214B2 (en) | 2000-09-18 | 2006-03-28 | Lucent Technologies Inc. | Method and apparatus for path metric processing in telecommunications systems |
| US6795511B1 (en) | 2000-09-27 | 2004-09-21 | Storage Technology Corporation | Method for reducing the sensitivity of a maximum likelihood detection trellis to channel variations |
| US6744474B2 (en) * | 2000-12-13 | 2004-06-01 | Thomson Licensing S.A. | Recursive metric for NTSC interference rejection in the ATSC-HDTV trellis decoder |
| US6798841B2 (en) * | 2000-12-20 | 2004-09-28 | Storage Technology Corporation | Partial response maximum likelihood (PRML) detection trellis method adaptable to signal dropouts |
| US6693975B2 (en) | 2001-01-26 | 2004-02-17 | Virata Corporation | Low-order HDSL2 transmit filter |
| US6694474B2 (en) * | 2001-03-22 | 2004-02-17 | Agere Systems Inc. | Channel coding with unequal error protection for multi-mode source coded information |
| US6961324B2 (en) | 2001-05-02 | 2005-11-01 | Ipr Licensing, Inc. | System and method for interleaving compressed audio/video (A/V) data frames |
| JP3612563B2 (ja) * | 2001-09-07 | 2005-01-19 | 独立行政法人情報通信研究機構 | マルチモードブロック符号化変調復調方法 |
| AU2002357739A1 (en) * | 2001-11-16 | 2003-06-10 | Morpho Technologies | Viterbi convolutional coding method and apparatus |
| US7076514B2 (en) * | 2001-12-18 | 2006-07-11 | Conexant, Inc. | Method and system for computing pre-equalizer coefficients |
| KR100441510B1 (ko) * | 2002-02-01 | 2004-07-23 | 삼성전자주식회사 | 채널상태정보를 적용된 데이터 에러 정정장치 |
| US8284844B2 (en) | 2002-04-01 | 2012-10-09 | Broadcom Corporation | Video decoding system supporting multiple standards |
| MXPA04010139A (es) | 2002-04-16 | 2005-06-08 | Thomson Licensing Sa | Arquitectura de descodificador de entramado de television de alta definicion. |
| KR101010784B1 (ko) * | 2002-04-17 | 2011-01-25 | 톰슨 라이센싱 | 트렐리스 디코더를 위한 메모리 관리 알고리즘 |
| KR100524379B1 (ko) * | 2002-11-22 | 2005-10-31 | 한국전자통신연구원 | 코셋 매핑을 이용한 프래그머틱 티씨엠 복호기 및 그 방법 |
| US7286614B2 (en) * | 2003-07-29 | 2007-10-23 | Pctel, Inc. | Pilotless, wireless, telecommunications apparatus, systems and methods |
| JP4428156B2 (ja) * | 2004-06-28 | 2010-03-10 | ソニー株式会社 | 復号装置および方法、プログラム記録媒体、プログラム、並びに記録再生装置 |
| US7693531B2 (en) * | 2005-12-21 | 2010-04-06 | Broadcom Corporation | Method and system for decoding SACCH control channels in GSM-based systems with partial combining |
| US7797618B2 (en) * | 2004-12-30 | 2010-09-14 | Freescale Semiconductor, Inc. | Parallel decoder for ultrawide bandwidth receiver |
| CA2562427C (en) * | 2005-10-05 | 2012-07-10 | Lg Electronics Inc. | A digital broadcast system and method of processing traffic information |
| CA2562202C (en) * | 2005-10-05 | 2013-06-18 | Lg Electronics Inc. | Method of processing traffic information and digital broadcast system |
| CA2562194C (en) * | 2005-10-05 | 2012-02-21 | Lg Electronics Inc. | Method of processing traffic information and digital broadcast system |
| US7639751B2 (en) * | 2006-04-04 | 2009-12-29 | Samsung Electronics Co., Ltd. | Advanced-VSB system (A-VSB) |
| US20070266303A1 (en) * | 2006-04-27 | 2007-11-15 | Qualcomm Incorporated | Viterbi decoding apparatus and techniques |
| KR100827995B1 (ko) | 2006-07-19 | 2008-05-07 | 성균관대학교산학협력단 | 적응형 비터비 복호기 및 그 방법 |
| KR20080012434A (ko) * | 2006-08-03 | 2008-02-12 | 삼성전자주식회사 | 입력 메시지의 특성을 고려한 복호 장치 및 방법 |
| JP4666646B2 (ja) * | 2006-08-24 | 2011-04-06 | ルネサスエレクトロニクス株式会社 | 軟判定ビタビ復号装置および方法、復号装置および方法 |
| US7895507B1 (en) * | 2007-02-16 | 2011-02-22 | Xilinx, Inc. | Add-compare-select structures using 6-input lookup table architectures |
| US7787558B2 (en) * | 2007-07-24 | 2010-08-31 | Texas Instruments Incorporated | Rapid re-synchronization of communication channels |
| US8386892B1 (en) * | 2007-11-05 | 2013-02-26 | Massachusetts Institute Of Technology | Partial packet recovery for wireless networks |
| US7817708B2 (en) * | 2007-12-14 | 2010-10-19 | Sivaswamy Associates, Llc. | Orthogonal code division multiplex CCK (OCDM-CCK) method and apparatus for high data rate wireless LAN |
| WO2011046530A1 (en) * | 2009-10-13 | 2011-04-21 | Thomson Licensing | Selectable latency maximum a posteriori (map) decoder |
| US8397149B2 (en) * | 2010-06-11 | 2013-03-12 | Cisco Technology, Inc. | Methods for obtaining a set of path metrics and equalizer for a receiver for digital data |
| US8904266B2 (en) | 2010-08-10 | 2014-12-02 | Nxp, B.V. | Multi-standard viterbi processor |
| US8433975B2 (en) | 2010-08-13 | 2013-04-30 | Nxp B.V. | Bitwise reliability indicators from survivor bits in Viterbi decoders |
| US8875000B2 (en) * | 2010-11-01 | 2014-10-28 | Marvell World Trade Ltd. | Methods and systems systems for encoding and decoding in trellis coded modulation systems |
| CN102075512A (zh) * | 2010-11-02 | 2011-05-25 | 北京神州绿盟信息安全科技股份有限公司 | 网络协议解码器和解码方法 |
| US8942742B2 (en) | 2010-11-16 | 2015-01-27 | Fox Digital Enterprises, Inc. | Method and apparatus for synchronizing multiple transmitters |
| US9014732B2 (en) | 2010-11-16 | 2015-04-21 | Fox Digital Enterprises, Inc. | Method and apparatus for synchronizing multiple transmitters |
| US20140010277A1 (en) * | 2012-07-09 | 2014-01-09 | Qualcomm, Incorporated | Supplemental enhancement information (sei) messages having a fixed-length coded video parameter set (vps) id |
| JP2014042141A (ja) | 2012-08-22 | 2014-03-06 | Mitsubishi Electric Corp | 受信装置及び受信方法 |
| US8929432B2 (en) | 2012-09-07 | 2015-01-06 | Sony Corporation | Combination A/53 and A/153 receiver using a HIHO viterbi decoder |
| KR102125376B1 (ko) | 2013-07-01 | 2020-06-23 | 삼성전자주식회사 | 저장 장치 및 그것의 쓰기 방법 |
| US10911513B2 (en) | 2018-07-16 | 2021-02-02 | Netflix, Inc. | Techniques for determining an upper bound on visual quality over a completed streaming session |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5260793A (en) * | 1991-07-18 | 1993-11-09 | Zenith Electronics Corporation | Receiver post coder selection circuit |
| US5233629A (en) * | 1991-07-26 | 1993-08-03 | General Instrument Corporation | Method and apparatus for communicating digital data using trellis coded qam |
| JPH05234279A (ja) * | 1992-02-24 | 1993-09-10 | Sony Corp | 最尤復号装置及びこれを用いた再生データ復調装置 |
| US5408502A (en) * | 1992-07-13 | 1995-04-18 | General Instrument Corporation | Apparatus and method for communicating digital data using trellis coded QAM with punctured convolutional codes |
| US5453797A (en) * | 1993-02-22 | 1995-09-26 | Massachusetts Institute Of Technology | Method and apparatus for decoding broadcast digital HDTV in the presence of quasi-cyclostationary interference |
| US5602595A (en) * | 1993-12-29 | 1997-02-11 | Zenith Electronics Corporation | ATV/MPEG sync system |
| US5452015A (en) * | 1994-02-10 | 1995-09-19 | Philips Electronics North America Corporation | Method and apparatus for combating co-channel NTSC interference for digital TV transmission |
| KR960013649B1 (ko) * | 1994-04-12 | 1996-10-10 | 엘지전자 주식회사 | 에이치디티브이(hdtv)의 지상 및 케이블 방송신호 공동수신장치 |
| US5508752A (en) * | 1994-04-12 | 1996-04-16 | Lg Electronics Inc. | Partial response trellis decoder for high definition television (HDTV) system |
| EP0677967A3 (en) * | 1994-04-12 | 1997-07-23 | Gold Star Co | Viterbi decoder for high-definition television. |
| EP0677964A3 (en) * | 1994-04-12 | 1997-07-23 | Gold Star Co | HDTV Viterbi decoder. |
| US5715012A (en) * | 1996-03-13 | 1998-02-03 | Samsung Electronics Co., Ltd. | Radio receivers for receiving both VSB and QAM digital HDTV signals |
| US5583889A (en) * | 1994-07-08 | 1996-12-10 | Zenith Electronics Corporation | Trellis coded modulation system for HDTV |
| US5629958A (en) * | 1994-07-08 | 1997-05-13 | Zenith Electronics Corporation | Data frame structure and synchronization system for digital television signal |
| KR960020485A (ko) * | 1994-11-14 | 1996-06-17 | 이헌조 | 에이치디티브이(hdtv) 수신장치 |
| US5497401A (en) * | 1994-11-18 | 1996-03-05 | Thomson Consumer Electronics, Inc. | Branch metric computer for a Viterbi decoder of a punctured and pragmatic trellis code convolutional decoder suitable for use in a multi-channel receiver of satellite, terrestrial and cable transmitted FEC compressed-digital television data |
| US5572262A (en) * | 1994-12-29 | 1996-11-05 | Philips Electronics North America Corporation | Receiver based methods and devices for combating co-channel NTSC interference in digital transmission |
| US5602583A (en) * | 1995-02-10 | 1997-02-11 | Zenith Electronics Corporation | NTSC rejection filter with switched tomlinson precoder for reducing NTSC co-channel interference in ATV receivers |
| US5648822A (en) * | 1995-05-19 | 1997-07-15 | Philips Electronics North America Corporation | Method and apparatus for combating co-channel NTSC interference using a variable-comb filter for digital TV transmission |
| US5594496A (en) * | 1995-06-07 | 1997-01-14 | Zenith Electronics Corporation | Detection of co-channel interference in digital television signals |
| US5671253A (en) * | 1995-07-12 | 1997-09-23 | Thomson Consumer Electronics, Inc. | Apparatus for demodulating and decoding video signals encoded in different formats |
| US5666170A (en) * | 1995-07-12 | 1997-09-09 | Thomson Consumer Electronics, Inc. | Apparatus for decoding video signals encoded in different formats |
| US5841478A (en) * | 1996-04-09 | 1998-11-24 | Thomson Multimedia, S.A. | Code sequence detection in a trellis decoder |
-
1996
- 1996-04-09 US US08/629,673 patent/US5841478A/en not_active Expired - Lifetime
- 1996-04-09 US US08/629,680 patent/US5838729A/en not_active Expired - Lifetime
- 1996-04-09 US US08/629,681 patent/US5914988A/en not_active Expired - Lifetime
- 1996-04-09 US US08/629,672 patent/US5841819A/en not_active Expired - Lifetime
-
1997
- 1997-03-20 SG SG1997000876A patent/SG64974A1/en unknown
- 1997-03-20 SG SG1997000863A patent/SG55287A1/en unknown
- 1997-03-22 SG SG1997000888A patent/SG64975A1/en unknown
- 1997-03-27 EP EP97105213A patent/EP0801469A3/en not_active Ceased
- 1997-03-27 EP EP97105172A patent/EP0801502B1/en not_active Expired - Lifetime
- 1997-03-27 EP EP97105171A patent/EP0801501B1/en not_active Expired - Lifetime
- 1997-04-03 EP EP97400765A patent/EP0801503B1/en not_active Expired - Lifetime
- 1997-04-04 SG SG1997001055A patent/SG54490A1/en unknown
- 1997-04-08 CN CNB971103321A patent/CN1140131C/zh not_active Expired - Fee Related
- 1997-04-09 CN CNB971103461A patent/CN1184811C/zh not_active Expired - Lifetime
- 1997-04-09 JP JP09097197A patent/JP4113600B2/ja not_active Expired - Fee Related
- 1997-04-09 CN CNB971103453A patent/CN1140058C/zh not_active Expired - Fee Related
- 1997-04-09 JP JP09097597A patent/JP4113601B2/ja not_active Expired - Fee Related
- 1997-04-09 CN CNB971103445A patent/CN1200569C/zh not_active Expired - Fee Related
- 1997-04-09 JP JP09088797A patent/JP4113599B2/ja not_active Expired - Lifetime
- 1997-04-09 JP JP09087897A patent/JP4059950B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| SG64974A1 (en) | 1999-05-25 |
| US5914988A (en) | 1999-06-22 |
| JPH1051781A (ja) | 1998-02-20 |
| US5841478A (en) | 1998-11-24 |
| US5838729A (en) | 1998-11-17 |
| EP0801502A2 (en) | 1997-10-15 |
| JPH1042289A (ja) | 1998-02-13 |
| US5841819A (en) | 1998-11-24 |
| EP0801469A2 (en) | 1997-10-15 |
| JP4113601B2 (ja) | 2008-07-09 |
| EP0801503B1 (en) | 2009-09-30 |
| CN1168059A (zh) | 1997-12-17 |
| CN1140131C (zh) | 2004-02-25 |
| JPH1051780A (ja) | 1998-02-20 |
| SG54490A1 (en) | 1998-11-16 |
| EP0801501A2 (en) | 1997-10-15 |
| JPH1042290A (ja) | 1998-02-13 |
| EP0801501B1 (en) | 2003-05-28 |
| EP0801503A2 (en) | 1997-10-15 |
| CN1140058C (zh) | 2004-02-25 |
| EP0801502B1 (en) | 2010-05-19 |
| CN1168031A (zh) | 1997-12-17 |
| EP0801469A3 (en) | 1999-02-10 |
| EP0801501A3 (en) | 1999-02-03 |
| EP0801502A3 (en) | 2003-05-07 |
| EP0801503A3 (en) | 1999-02-10 |
| JP4113599B2 (ja) | 2008-07-09 |
| CN1200569C (zh) | 2005-05-04 |
| SG55287A1 (en) | 1998-12-21 |
| CN1166755A (zh) | 1997-12-03 |
| SG64975A1 (en) | 1999-05-25 |
| JP4113600B2 (ja) | 2008-07-09 |
| CN1168600A (zh) | 1997-12-24 |
| CN1184811C (zh) | 2005-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4059950B2 (ja) | トレリス符号化されたビデオ・データを処理するためのシステムおよび方法 | |
| KR101022480B1 (ko) | 디지털 텔레비젼 브로드캐스팅에서 로버스트 신호 전송 | |
| US8179980B2 (en) | Robust DTV signals that can overcome burst errors up to 1040 bytes or more in length | |
| US20100271555A1 (en) | Enhanced vsb viterbi decoder | |
| CN100527803C (zh) | 增加残留边带维特比解码器 | |
| JP4208724B2 (ja) | Ｈｄｔｖトレリスデコーダアーキテクチャ | |
| KR19980075608A (ko) | 트렐리스 디코더에서의 디인터리빙 및 출력 처리 장치 | |
| JP4673964B2 (ja) | 復号シンボル・データを得るための方法およびデコーダ装置 | |
| JP4742080B2 (ja) | トレリス符号化されたビデオ・データを処理するためのシステムおよび方法 | |
| US7263141B1 (en) | Code mapping in a trellis decoder | |
| KR100461208B1 (ko) | 비디오데이터처리시스템및그시스템에서의신호처리방법 | |
| KR100495185B1 (ko) | 트렐리스인코딩된비디오입력처리시스템및그시스템에서의신호처리방법 | |
| KR100666284B1 (ko) | 트렐리스인코딩된비디오입력신호처리시스템및방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060623 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060925 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070703 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |