CN100342716C - Hdtv格型解码器结构 - Google Patents

Hdtv格型解码器结构 Download PDF

Info

Publication number
CN100342716C
CN100342716C CNB038113120A CN03811312A CN100342716C CN 100342716 C CN100342716 C CN 100342716C CN B038113120 A CNB038113120 A CN B038113120A CN 03811312 A CN03811312 A CN 03811312A CN 100342716 C CN100342716 C CN 100342716C
Authority
CN
China
Prior art keywords
lattice type
data bit
data
state
trellis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038113120A
Other languages
English (en)
Other versions
CN1653801A (zh
Inventor
艾冯特·马克曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
International Digital Madison Patent Holding SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of CN1653801A publication Critical patent/CN1653801A/zh
Application granted granted Critical
Publication of CN100342716C publication Critical patent/CN100342716C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H04L1/006—Trellis-coded modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/256—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3961—Arrangements of methods for branch or transition metric calculation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6538—ATSC VBS systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
    • H04N21/2383—Channel coding or modulation of digital bit-stream, e.g. QPSK modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving MPEG packets from an IP network
    • H04N21/4382—Demodulation or channel decoding, e.g. QPSK demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems

Abstract

一种用于处理高清晰度电视信号的格型解码系统(1)。所述格型解码系统包括迹线回溯单元(33)，其根据状态转变格型来识别先前格型状态的序列。分支度量计算机(2)包括八个离散的子单元(3)，每一个用于可能的格型状态。每个子单元(3)产生两个输出位(14，15)，用于表示离开由特定子单元(3)所代表的所述格型状态的两个格型分支。加法比较选择单元(8)包括八个离散的子单元(23)，每一个与特定的格型状态相关。每个子单元(23)包括从所述分支度量计算机(2)接收的作为输入的两位(28，29)和作为输出的两位(6，31)。位31选自28和29。位6选自输入每个子单元(23)的分支度量信息(26，27)。迹线回溯控制和存储单元(33)包括N至1多路复用器(49)，用于从所述加法比较选择单元(8)中接收作为输入的输出位(6，31)。与现有技术相比，本发明需要的硬件更少。

Description

HDTV格型解码器结构
本专利申请要求于2002年4月16日提交的临时专利申请号60/372,971的优先权。
技术领域
本发明一般涉及数字信号处理领域，更具体地涉及一种适用于对多模式格型编码的高清晰度电视(HDTV)信号解码的格型(trellis)解码器。
背景技术
美国高级电视系统委员会(ATSC)的HDTV标准规定八位(每符号八级)残留边带(VSB)的传输系统(包含前向纠错(FEC))作为改进系统性能的装置。所述传输FEC系统由Reed Solomon编码器、字节交织器和格型编码器顺序排列组成。接收系统包括相应的格型解码器、字节解交织器和Reed Solomon解码器。格型编码与其它技术相结合来防止来自特定噪声源的干扰。图1是用于强调FEC组件的典型HDTV发送机和接收机的简化方框图。
在由ATSC于1995年4月12日制定的HDTV传输的数字电视标准的4.2.4-4.2.6(附录D)、10.2.3.9、10.2.3.10章节和其它章节中提出了HDTV的格型编码要求。所述HDTV标准提出利用交织功能的格型编码系统，所述交织功能涉及用于处理十二个交织数据流的、在发送机处的十二个平行格型编码器和在接收机处的十二个平行格型解码器。所采用的格型系统利用2/3比率的格型编码调制(TCM)代码。所述代码是通过使用1/2比率的四状态卷积编码器对一位进行编码、并接着添加差分预编码的FEC的未编码位来实现的。由编码器生成的每组三位编码位被映射为八级VSB调制符号。图2是示出差分预编码器、格型编码器和相应的八级VSB符号映射器的方框图。顺序使用十二个同样的编码器和预编码器，每次处理一个字节，并且随后每次发送一个完整的符号。输入数据位X1和X2被编码为三个位Z2、Z1和Z0。每三位字对应于八个符号中的一个符号R。预编码器处理X2来提供编码位Z2。格型编码器将X1编码为两个位Z1和Z0。图3描述了十二编码器交织方案，而图4示出了十二解码器解交织系统。
十二编码器交织的需要引发了消除可能的国家电视标准委员会(NTSC)模拟电视同频道干扰的需求，对于可预测的未来所述同频道干扰将与HDTV共存。NTSC抑制滤波器与在或接近NTSC的音频、色度和视频载波信号的零讯号一起使用。所述滤波器是添加到解调器的十二符号抽头延迟线，并且只在实际检测到NTSC干扰时才使用，如美国专利号5,086,340(标题为CO-CHANNEL INTERFERENCE REDUCTION SYSTEM FOR DIGITALHIGH DEFINITION TELEVISION，由Citta等人在1992年2月4日发表)中所讨论。当没有检测到NTSC干扰时，用于附加白高斯噪声(AWGN)信道的最佳格型解码器是四状态维特比(Viterbi)解码器。当存在NTSC干扰时，NTSC抑制滤波器将相关性引入接收到的信号中，这给所述最佳格型解码器增加了复杂性。十二编码器/解码器交织方案允许每个解码器用一个符号延迟而不是十二个符号延迟来查看抑制滤波器。这允许将最佳格型编码器实现为八状态维特比解码器。图5是用于十二个连续解码器中的每一个的带有和不带有NTSC抑制滤波器的格型解码系统的方框图。
当NTSC干扰不存在时，最佳HDTV格型解码器包括如图6中所示的四状态格型。所述格型的每一分支由与成对集或陪集(coset)a、b、c或d相关联的两个转换组成。每一陪集的两个符号如表1所示。
表1
 陪集   八级VSB符号
 a＝(a-，a+)   (-7，+1)
 b＝(b-，b+)   (-5，+3)
 c＝(c-，c+)   (-3，+5)
 d＝(d-，d+)   (-1，+7)
图6描述了所述转换与相应的编码器输入X2和X1之间的关系。四状态格型的每一状态由格型一边的二进制表示和格型另一边的十进制表示来确定。
在当NTSC干扰存在以及NTSC抑制滤波器起作用时的情形，十二个格型解码器的每一个都收到部分响应信号，抑制滤波器具有每解码器一个符号延迟。由抑制滤波器引入的附加存储延迟将导致最终的格型解码器成为滤波转移功能和四状态格型的联合体。最终的部分响应格型解码器等价于带有八状态格型的格型解码器。
如图6所示，八状态格型的每一状态由它的二进制表示和它与四状态格型状态以及陪集的关系来确定，所述陪集与会聚为所述状态的格型分支的两个集合相关联。原始格型中的四个状态的每一个被分为两个成分，每一成分与不同的代表朝向所述状态的分支的陪集相关联。例如，四状态格型中的状态0成为八状态格型中的状态0a和状态0c。状态0a仅代表向与陪集a相关联的状态的转换，而状态0c代表向与陪集c相关联的状态的转换。因此所有通向状态0a的分支都与陪集a相关联，而所有通向状态0c的分支都与陪集c相关联。
图7是在NTSC同频道干扰下的格型编码调制通信系统的简化方框图。数据输入序列由x表示；z为编码器输出序列、发送的序列或码字；w为AWGN序列发生器；r为接收到的符号序列；y为NTSC抑制滤波器输出序列，以及x*为解码数据序列。所述格型解码器在它的输入端接收附加的噪声的部分响应信号。部分响应信号来源于八级VSB符号并且已知它为十五级VSB，因为它有从-7到+7的十五个可能振幅级别。
美国专利号5,841,478(标题为CODE SEQUENCE DETECTION IN ATRELLIS DECODER，由Hu等人于1998年11月24日发表)公开了一种自适应格型解码器，其能在两种模式(NTSC或无NTSC干扰存在)之间无缝切换，并且依次解码如图4所描述的十二个解交织编码的序列。如图8中所示的由Hu等人提出的装置的简化方框图描述了具有两个主要输入的格型解码器，所述主要输入即编码符号和控制输入的接收序列，以及识别输入模式是八级或是十五级VSB的vsb_mode。不包括在图8中的附加输入为时钟和全局系统复位。解码器的输出为解码的字节的序列。
接收到的解码符号序列作为同步控制单元的输入，所述同步控制单元在符号序列内检测场和段的同步模式并产生相应的同步信号。这些同步信号接着用来创建使能信号，其能识别接收到的符号序列中的编码数据并且消除所述同步模式。所述编码数据的序列随后被转送到分支度量计算机(BMC)和延迟单元。另外，同步和控制单元产生已登记的复位信号，其当同步条件出现或为了响应诸如全局复位的另一个输入时用来在开机时复位解码器。所述复位和使能信号都被发送到其它解码器单元。
BMC单元计算在每个接收到的编码符号和与格型分支相关联的编码符号之间的度量值。BMC单元由八个BMC子单元组成，每个子单元用于一个状态。每个BMC子单元计算用于根据图6的协议的状态中的两个分支的度量，并且接着将它的分支度量的配对传送到加法比较选择(ACS)单元。控制输入vsb_mode确定度量是与八级VSB还是十五级VSB模式相关联。所述解码器体系对操作的两个模式都使用图6中描述的八状态格型，因为八状态格型可以模拟四状态格型的操作。
ACS单元也被分为八个子单元，每状态一单元，每个子单元带有相关存储的通路度量值。ACS单元接收十六个分支度量并且将它们和相应的八个存储通路度量值相加以产生十六个临时通路度量值。随后每个ACS子单元将相应于通向它的状态的两个分支的两个临时通路度量值进行比较。然后每个ACS子单元选择通向它的状态的最小通路度量值，并且将该信息返回到BMC单元，同时更新它的相应的存储的通路度量值。BMC单元需要有关通向每个状态的先前编码符号的信息，以在NTSC干扰的情形中计算所述度量。ACS单元也产生每一状态的位指针，来识别通向所述状态的一对分支的哪一分支与通向所述状态的最小通路相关联。所述八个位指针接着被发送到迹线回溯单元(traceback unit)。ACS单元也在八个状态通路度量中选择带有最小值的一个通路，并且将最小状态的信息传送到所述迹线回溯单元。最后，ACS单元将通路度量信息传送到同步监视器单元。
同步监视器单元通过观察与八个格型状态中的一个相关联的度量值并且将它们与阈值比较来确定接收到的符号序列是否由同步控制单元正确地排列。如果阈值不满足，将一个同步信号输出发送到同步控制单元。
迹线回溯控制和存储单元将接收到的与每个最小状态通路相关联的位指针存储在缓冲存储器中。所存储的位指针用来穿过格型向后追踪而最近接收到的位指针用来穿过格型向前追踪。结果，迹线回溯控制和存储单元产生反映如图2和6中所描述的信息位X1的格型解码的判定位的序列。这些解码位被发送到重编码器和格型解映射器。
重编码器是图2的复制，使用接收到的解码位来产生等价的Z0和Z1位。这些重新编码的位被转送到格型解映射器。同时，通过延迟单元产生所接收到的编码符号序列的延迟形式并将它发送到格型解映射器。格型解映射器使用延迟的所接收到的编码序列和重新编码位Z0和Z1来确定编码位Z2和相应的信息位X2。格型解映射器接着将解码位X1和X2传送到字节汇编器，其将信息位组织成字节。
使用重编码器和格型解映射器的动机是解码信息位X2，因为BMC单元没有将任何有关此位的信息传送到ACS和迹线回溯单元。因此，需要能延迟所接收到的编码序列的延迟单元以恢复该信息。此延迟期间相对比较长，因为它必须容纳它经过的所有单元即BMC、ACS和迹线回溯单元中的延迟。特别地，迹线回溯单元代表性地具有大的存储块和相关联的作为结果的潜伏期。接收到的编码序列通常被量化为很多位(八至十)，代表实际大小的整个存储延迟。需要格型结构来消除对重编码、解映射和相对大延迟单元的需要。
发明内容
本发明为一种格型解码器系统，其提供ATSC HDTV标准和NTSC干扰模式的十二解码器交织结构。本发明包括自适应的格型解码器，其能在多个操作模式之间无缝切换并且能解码输入的交织代码。本系统允许减少硬件。该系统可以应用于需要在多个模式之间自适应地切换并且需要解码输入的交织代码的相似格型解码器设备。
本设计消除了现有格型解码结构中的三个操作块。特别地，由于在分支度量计算机(BMC)、加法比较选择单元(ACS)和迹线回溯单元中的独特改进，因此延迟单元、重编码器和格型解映射器不是必需的。剩下的元件，诸如同步控制、同步监视器和字节汇编器保持不变。本发明利用这样的事实，即有关位X2的信息存在于BMC单元，并且这些信息被转送到ACS和迹线回溯单元，从而消除了对重编码、解映射和大延迟单元的需要。
按照本发明的一个方面，提供在用于处理包括多组交织格型编码数据分组的视频数据的系统中，一种用于提供格型解码数据的装置，包括：响应所述视频数据而产生与格型状态转变相关的判定数据的部件，包括用于根据一对第一和第二数据位来估计第二数据位的值的部件；迹线回溯网络，其响应所述判定数据而识别先前格型状态的序列，所述序列由状态转变格型确定，其中对于并列交织分组的序列识别所述先前格型状态的序列；和响应所述识别的先前格型状态的序列而提供所述格型解码数据的部件，其中所述装置在无需应用任何单独的延迟部件、格型解映射部件和重编码部件的情况下提供所述格型解码数据。
按照本发明的另一方面，提供在用于处理包括多组交织格型编码数据分组的视频数据的系统中，其中所述分组由包含第一数据位和第二数据位的数据对形成，一种提供格型解码数据的方法，包括以下步骤：计算第一数据位的值；估计第二数据位的值；响应所述视频数据而产生与格型状态转变相关联的判定数据；根据状态转变格型来识别先前格型状态的序列，其中响应所述判定数据，对于并列交织分组的序列识别所述先前格型状态的序列；和响应所述识别的先前格型状态的序列而提供所述格型解码数据，其中所述方法在无需应用任何单独的延迟部件、格型解映射部件和重编码部件的情况下提供所述格型解码数据。
按照本发明的另一方面，提供一种格型解码器，其具有多个格型分支和格型状态，用于解码具有至少第一数据位和第二数据位的编码符号，所述格型解码器包括分支度量计算机，所述分支度量计算机适用于计算在由格型解码器接收到的编码符号和与格型分支相关的编码符号之间的度量值，所述分支度量计算机产生与来自格型状态的当前格型分支相关的多个输出位，所述输出位识别所述第一数据位和所述第二数据位的特征，其中所述格型解码器在无需应用任何单独的延迟部件、格型解映射部件和重编码部件的情况下提供所述多个输出位
按照本发明的另一方面，提供在用于处理包括多组交织格型编码数据分组的视频数据的系统中，一种用于提供格型解码数据的方法，包括以下步骤：响应所述视频数据产生与格型状态转变相关联的判定数据，包括从一对第一数据位和第二数据位中估计第二数据位的值的步骤；响应所述判定数据识别由状态转变格型所确定的先前格型状态的序列，其中对于并列的交织分组的序列识别所述先前格型状态的序列；和响应所述识别的先前格型状态的序列提供所述格型解码数据，其中所述方法在无需应用任何单独的延迟部件、格型解映射部件和重编码部件的情况下提供所述格型解码数据。
附图说明
在附图中：
图1是现有技术HDTV的发送机和接收机系统的简化方框图；
图2是现有技术HDTV的格型编码器、差分预编码器和符号映射表的方框图；
图3是现有技术HDTV的格型编码器的交织器的方框图；
图4是现有技术HDTV的格型解码器的解交织器的方框图；
图5是现有技术HDTV的示出了存在和不存在NTSC抑制滤波器的格型解码器的方框图；
图6是现有技术的四状态和八状态格型的示意图；
图7是现有技术的带有NTSC干扰抑制的格型编码调制系统的示意图；
图8是现有技术的格型解码器体系的方框图；
图9是根据本发明的原理构建的格型解码器系统的方框图；
图10是根据本发明的原理构建的BMC子单元的输入/输出图；
图11是如图10中所描述的BMC子单元的格型状态的输入和输出的示意图；
图12是如图10中所描述的BMC子单元的方框图；
图13是描述在本发明中利用的远程计算机的算法的流程图；
图14是根据本发明的原理构建的ACS子单元的示意图；
图15是图14中描述的ACS子单元的输入和输出的方框图；
图16是根据本发明的原理构建的所有通路迹线回溯和向前追踪单元的方框图；和
图17是根据本发明的原理构建的所有通路迹线回溯单元的方框图。
具体实施方式
参照图9，本发明的简化方框图示出了格型解码器1，其比图8中描述的现有技术的格型解码器结构少三个元件。与现有技术中的BMC一样，改进的BMC单元2包括八个BMC子单元，每个子单元对应于一个单独的格型状态。如图10中所见，每个BMC子单元3包括若干输入和输出、时钟、复位和使能输入(为了清楚起见，图中未示出)。BMC子单元3的输入4为rx_symb，其为出现在格型解码器1的输入端的每一样本的所接收到的符号5。输入6为acs_surv，其为从ACS单元8的输出7产生的位输入。输入6指示通向先前格型分支的特定BMC子单元格型状态的生存通路。如检查图6所见，存在通向每个状态的两个生存通路，其起源于两个不同的先前状态。
输入9为vsb_mode，对于对应于不存在NTSC抑制滤波器的八级VSB的四状态格型，该输入9是值为零的控制位。对于对应于当使用NTSC抑制滤波器时创建的十五级VSB情形的八状态格型，输入9的值是一。输入10为bit_ui，输入11为bit_vi，在先前格型分支计算期间，这些输入对应于来自八个BMC子单元3中的一个的输出位。当输入6为零时产生符号ui，而当输入6的值为一时产生符号vi。
输出14为bit2_uo，和输出15为bit2_vo。从由子单元3代表的状态引出的两个分支标记为uo和vo，而对应于这些分支的输出位分别为bit2_uo和bit2_vo。它们的值用于计算当前分支。符号uo和vo与图2和6中描述的输入位X1相关。当位X1的值为零时产生uo位，而当位X1的值为一时位vo出现。输出位14和15代表相应分支u和v的估计的信息位X2，并且充当ACS单元8的输入18。输出12为位bit_uo，输出13为位bit_vo。输出12和13分别等于输出14和15，除非输出12和13在输出之前被延迟一个分支。输出16为bm_uo，输出17为bm_vo，它们分别为由特定子单元3代表的状态的当前格型分支uo和vo的输出分支度量。输出16和17充当ACS单元8的输入18。
同样参照图11，示出了八个离散的BMC子单元的内部连接。符号uo和vo与每个BMC子单元的输出12和13相关联。例如，对于子单元bmc6，通路19的输出bit_uo与当输入位X1等于零时创建的格型分支相关联，即，所述格型分支通向状态1。但是，根据在BMC单元2中执行的度量计算，bit_uo和bit_vo的值反映了在图2和6中所见的位X2的最可能的值。
当输入6为零时产生符号ui，而当输入6的值为一时产生符号vi。输入6是acs_surv位，其为从ACS单元8的输出7产生的位输入。以这种方式，输入6的值表示通向先前格型分支的特定BMC子单元格型状态的生存(最小度量)通路。例如，如果被当作输入发送到bcm6的acs_surv位为一，这表示通向状态6的残存通路20来自状态4，因为响应于acs_surv位的值已选择了bit_vi。换而言之，如果acs_surv位的值为一，则接收此acs_surv位的子单元3将选择bit_vi。
同样参照图12，可以看出BMC子单元3的元件。远程计算机21和22相似，并且可以被编程和设计来实现特定需要的度量。常数w-和w+是与通向由acs_surv位选择的通向特定状态的先前分支相关联的陪集的符号。每一状态具有在图6中列出的值。同样参照图13，可以理解由远程计算机21和22使用的算法。此算法计算绝对的欧几里得几何学的度量(描述于美国专利号5,841,478)。在所述算法中，d的值被u或v替代以分别产生uo和vo的值。对于远程计算机21(uo)和22(vo)，常数d-和d+实际上分别是u-和u+，或v-和v+。这些常数对应于特定状态以外的与分支u或v相关联的陪集的符号。如图6所见，每一状态具有它的对应值。对于所期望的不同度量可以使用其它算法。
对于美国专利号5,841,478中的现有技术，本发明的重大改进是在BMC子单元3中包含输出14和15。输出位14和15分别代表相应分支u和v的估计的信息位X2，并且充当ACS单元8的输入18。ACS单元8被分为八个子单元23，子单元23的每一个相应于特定的格型状态。如图14的最佳所见，每个ACS子单元23包括pm_u输入24和pm_v输入25。输入24和25分别包含所存储的状态u和v的度量值，其并入由子单元23所代表的特定状态。bm_u输入26和bm_v输入27是由BMC子单元3产生的分支度量，分别用于当前的格型分支u和v(0和1)，其并入特定的ACS子单元的状态。bit2_u输入28和bit2_v输入29代表由BMC子单元23产生的估计信息位X2，分别用于当前的格型分支u和v(0和1)，其并入特定的ACS 23子单元的状态。bit2_u和bit2_v输入分别是从每个BMC子单元3中接收到的bit2_uo和bit2_vo输出14和15的瞬间选择。
子单元23的pm_out输出30是与特定ACS子单元状态相关的更新后的通路度量。在将原始pm_u和pm_v的值附加到相应的bm_u输入26和bm_v输入27之后，更新所述通路度量值。在度量值u和v之间进行比较，并且选择最小值作为分配给pm_out 30的值。根据用来定义最小度量通路的算法，acs_surv输出位6取决于通向一种状态的最小度量通路的选择而为零或一。bit2_out输出31是估计的信息位X2，其是根据acs_surv位6的值从两个输入28和29(分别为bit2_u和bit2_v)中选择的。位6的零值选择bit2_u输入28，而位6的一值选择bit2_v输入29。
除了八个ACS子单元23外，ACS单元8比较所有子单元23的pm_out 30的度量，并且识别具有最小度量的特定子单元23，其被识别为acs_min 32。acs_min 32是通向迹线回溯单元33的输入。可选择地，可以固定与acs_min值相关的状态，因为存在的迹线回溯单元具有足够的迹线回溯深度以使得所有状态都可能包含相同的过去信息。图15描述了八个ACS子单元23的内部连接。符号u和v分别与每个ACS子单元23的输入pm_u 24和pm_v 25或bm_u 26和bm_v 27相关。任何两个ACS子单元之间的关系遵循如图11中所描述的相应的一对BMC子单元3之间的关系。此外，任何BMC子单元3和任何ACS子单元23之间的关系由图11和15中所描述的关系来定义。例如，acs6向acs1提供输出34以及向acs7提供输出35。类似地，acs6向bmc1和bmc7提供输出。BMC子单元bmc6向bmc1提供输出19以及向bmc7提供输出36。类似地，bmc6向acs1和acs7提供输出。相反地，ACS子单元acs6不能向acs5或bmc5提供输出，以及bmc6不能向bmc5或acs5提供输出。如在BMC的情形中，如果由acs6产生的acs_surv位6的值为一，通向状态6的生存通路(或最小度量通路)必须来自沿着通路37的状态4，因为位6的值一意味着位v被选择为生存者。它也意味着bit2_out等于bit2_v。相反，如果位6的值为零，通向状态6的生存通路必须来自沿着通路38的状态0，因为位6的值零意味着位u被选择为生存者。它也意味着bit2_out等于bit2_u。
同样参照图16，可以理解改进的迹线回溯单元33。在优选实施例中所使用的特定协议是所有通路迹线回溯/向前追踪(APTFT)算法。可选择地，可以使用任何普通迹线回溯算法和登记交换算法。本发明相对于美国专利号5,841,478中现有技术的一个重大改进是在ACS子单元23中包含输入28和29(bit2_u和bit2_v)以及相应的输出31(bit2_out)。对于所有八个状态和每一格型分支，bit2_out位31和ACS单元8的acs_surv位6充当迹线回溯单元33的数据输入39。控制输入40包括时钟、使能、复位、任何同步信号和acs_min32，acs_min 32作为ACS单元8的输出以便识别每一格型分支的最小度量状态。控制单元41产生所有控制信号和各个存储块的读取/写入寻址。
缓冲器42是大小为T*N的后进先出(LIFO)存储器，其中T是预定的生存存储深度，N是每格型的状态数，其等于八。缓冲器42临时存储来自ACS单元8的输出。将每分支两位(acs_surv位6和bit2_out位31)形式的数据以到达的顺序每次N状态地写入缓冲器42。在随后的时间间隔期间以相反的顺序读取数据，所述时间间隔表示缓冲器存储大小除以分支数目(即T/2)。在每个读取操作后，将一组新的输入数据写入相同的存储位置。为了存储每一格型状态的附加输入bit2_out位31(估计的信息位X2)，缓冲器42的大小是现有技术迹线回溯单元所需尺寸的两倍。
控制单元41指引所有通路迹线回溯单元43按照先前时间间隔以存储的相反顺序读取缓冲存储器42。Acs_surv位6实际上是指向在通向特定状态的格型生存通路中的先前状态的指针。控制单元41指引所有通路迹线回溯单元43使用acs_surv位6，以便对于整个时间间隔T/2的取样一次追溯所述格型。当它追溯所述格型时，对于在格型中的N个状态的每一状态，所有通路迹线回溯单元43向解码序列存储器45发送解码输入44。因此所有通路迹线回溯单元43需要N个状态指针来识别格型中的N个生存通路。对于每一分支更新所述N个状态指针，以便指向相应分支中的先前状态。
同样参照图17，可以理解所有通路迹线回溯单元43的细节。状态指针46选择将要利用与acs_surv位6和bit2_out位31相关的N个位中的哪一位。acs_surv位6和状态指针46一起在通路中产生先前的状态。它们也产生输出位47(即bit1_dec)，其为信息位X1的估计。输出位48(即bit2_dec)对应于所选择的位31(即bit2_out)。
对于八个格型状态中的每一个，由所有通路迹线回溯单元43提供的一个重要特征是添加与输入位31(bit2_out)相关的N至1多路复用器49。解码序列存储器45对所有格型状态接收来自所有通路迹线回溯单元43的解码序列44(bit1_dec和bit2_dec)。解码序列存储器45使得解码序列在两个时间间隔(epoch)后以相反的顺序对多路复用器50可用。以正常的正向顺序将输入数据39写入缓冲存储器42并且以相反顺序将其传送到所有通路迹线回溯单元43。将所有通路迹线回溯单元43的解码输出44发送到解码序列存储器45，并随后以相反顺序从序列存储器45中将其读出。所述两个相反的读出操作彼此抵消，并且最终的解码数据51是纠错的正向顺序的。由序列存储器45引入的两个时间间隔延迟要求存储器的大小为2*T*N，或是现有技术器件中使用的两倍。因为对于每个格型状态需要存储附加的输入bit2_dec(位48，估计的信息位X2)，所以需要更大的存储器。
虽然所有通路迹线回溯单元43正在读取和处理在先前时间间隔期间已缓存的ACS数据39，但是向前回溯单元52使用当前时间间隔的acs_surv数据穿过格型向前回溯。向前回溯单元52产生通路选择指针P，其沿着信号通路53被发送到多路复用器50。指针P与由ACS单元8产生的最小状态通路输入信号7(acs_min)相关。在每个时间间隔期间更新的指针P指向最小状态通路并且给出与两个时间间隔之前的这一通路相关的状态。向前回溯和通路选择单元是在本领域中众所周知的传统类型。多路复用器50使用向前回溯指针P来选择存在于解码序列存储器45中的N个解码序列之一。多路复用输出51对应解码位。既由于解码序列由两个位(bit1_dec和bit2_dec)组成，而不是由现有技术器件中发现的一个位(bit1_dec)组成，因此多路复用器50的逻辑电路有必要加倍。
如先前所述，与本发明相关的格型解码器结构并不仅限于所描述的实施例。根据本发明的原理可以得到其它结构。本发明所体现的原理不限于所描述的八状态结构。在此描述的元件的功能可以全部或部分地在微处理器的可编程指令内实现。

Claims (20)

1.在用于处理包括多组交织格型编码数据分组的视频数据的系统中一种用于提供格型解码数据的装置(1)，包括：
响应所述视频数据而产生与格型状态转变相关的判定数据(28，29)的部件(2)，包括用于根据一对第一和第二数据位来估计第二数据位的值的部件；
迹线回溯网络(33)，其响应所述判定数据而识别先前格型状态的序列，所述序列由状态转变格型确定，其中对于并列交织分组的序列识别所述先前格型状态的序列；和
响应所述识别的先前格型状态的序列而提供所述格型解码数据(51)的部件(50)，
其中所述装置(1)在无需应用任何单独的延迟部件、格型解映射部件和重编码部件的情况下提供所述格型解码数据(51)。
2.如权利要求1所述的装置，还包括用于为当前格型分支计算第一数据位的值(14)和第二数据位的估计值(15)的部件(3)。
3.如权利要求1所述的装置，还包括用于响应通向格型状态的最小通路度量的选择而同时选择通向所述格型状态的适当的第一数据位和第二数据位的部件(8)。
4.如权利要求1所述的装置，还包括用于响应在所有格型状态当中的最小通路度量的选择而在所有格型状态当中同时选择适当的第一数据位和第二数据位的部件(23)。
5.如权利要求4所述的装置，其中所述迹线回溯网络(33)还包括用于存储第一数据位的值和第二数据位的估计值的部件(45)。
6.如权利要求5所述的装置，还包括用于提供多个格型解码数据序列的部件(41)和用于利用指针来识别多个格型解码数据序列中的一个的部件(52)，所述指针是通过用所述判定数据识别先前格型状态来更新的。
7.如权利要求6所述的装置，其中所述指针选择第一数据位中的一个和第二数据位中的一个作为正确解码的数据位。
8.在用于处理包括多组交织格型编码数据分组的视频数据的系统中，其中所述分组由包含第一数据位和第二数据位的数据对形成，一种提供格型解码数据的方法，包括以下步骤：
计算第一数据位的值；
估计第二数据位的值；
响应所述视频数据而产生与格型状态转变相关联的判定数据；
根据状态转变格型来识别先前格型状态的序列，其中响应所述判定数据，对于并列交织分组的序列识别所述先前格型状态的序列；和
响应所述识别的先前格型状态的序列而提供所述格型解码数据，
其中所述方法在无需应用任何单独的延迟部件、格型解映射部件和重编码部件的情况下提供所述格型解码数据。
9.如权利要求8所述的方法，还包括步骤：对于当前格型分支计算第一数据位的值和第二数据位的估计值。
10.如权利要求9所述的方法，还包括步骤：响应通向格型状态的最小通路度量的选择而同时选择通向所述格型状态的适当的第一数据位和第二数据位。
11.如权利要求10所述的方法，还包括步骤：响应在所有格型状态当中的最小通路度量的选择而在所有格型状态当中同时选择适当的第一数据位和第二数据位。
12.如权利要求8所述的方法，还包括以下步骤：
提供多个格型解码数据序列；和
利用指针来识别多个格型解码数据序列中的一个，所述指针是通过用所述判定数据识别先前格型状态来更新的。
13.如权利要求12所述的方法，还包括步骤：对于每个时间间隔更新一次指针。
14.一种格型解码器(1)，其具有多个格型分支和格型状态，用于解码具有至少第一数据位和第二数据位的编码符号，所述格型解码器(1)包括分支度量计算机(2)，所述分支度量计算机(2)适用于计算在由格型解码器接收到的编码符号和与格型分支相关的编码符号之间的度量值，所述分支度量计算机(2)产生与来自格型状态的当前格型分支相关的多个输出位(14、15)，所述输出位(14、15)识别所述第一数据位和所述第二数据位的特征，其中所述格型解码器(1)在无需应用任何单独的延迟部件、格型解映射部件和重编码部件的情况下提供所述多个输出位(14、15)。
15.如权利要求14所述的格型解码器，其中所述分支度量计算机(2)还包括多个计算机子单元(3)，每个计算机子单元(3)与特定的格型状态相关，每个计算机子单元(3)产生多个信号(12、13、14、15、16、17)，用于识别离开与所述计算机子单元相关的特定格型状态的每个格型分支的估计特征。
16.如权利要求15所述的格型解码器，还包括加法比较选择单元(8)，所述加法比较选择单元接收分支度量计算机的输出位(12、13、14、15、16、17)，用于识别所述第一数据位和所述第二数据位的特征，所述加法比较选择单元(8)基于最小通路度量的选择来选择适当的第一数据位和第二数据位。
17.如权利要求16所述的格型解码器，其中加法比较选择单元(8)还包括多个加法比较选择子单元(23)，每个加法比较选择子单元与特定的格型状态相关，每个加法比较选择子单元(23)基于通向每个状态的最小通路度量的选择来选择对应于所述状态的适当的第一数据位和第二数据位。
18.如权利要求17所述的格型解码器，还包括迹线回溯单元(33)，所述迹线回溯单元接收来自每个加法比较选择子单元(23)的第二数据位的估计(31)并且选择所估计的第二数据位的一个作为正确解码的数据位。
19.如权利要求18所述的格型解码器，其中所述迹线回溯单元(33)接收来自每个加法比较选择子单元(23)的第一数据位的值并且选择所述第一数据位的一个作为正确解码的数据位。
20.在用于处理包括多组交织格型编码数据分组的视频数据的系统中，一种用于提供格型解码数据的方法，包括以下步骤：
响应所述视频数据产生与格型状态转变相关联的判定数据，包括从一对第一数据位和第二数据位中估计第二数据位的值的步骤；
响应所述判定数据识别由状态转变格型所确定的先前格型状态的序列，其中对于并列的交织分组的序列识别所述先前格型状态的序列；和
响应所述识别的先前格型状态的序列提供所述格型解码数据，
其中所述方法在无需应用任何单独的延迟部件、格型解映射部件和重编码部件的情况下提供所述格型解码数据。
CNB038113120A 2002-04-16 2003-04-01 Hdtv格型解码器结构 Expired - Fee Related CN100342716C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US37297102P 2002-04-16 2002-04-16
US60/372,971 2002-04-16

Publications (2)

Publication Number Publication Date
CN1653801A CN1653801A (zh) 2005-08-10
CN100342716C true CN100342716C (zh) 2007-10-10

Family

ID=29250940

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038113120A Expired - Fee Related CN100342716C (zh) 2002-04-16 2003-04-01 Hdtv格型解码器结构

Country Status (9)

Country Link
US (1) US7289569B2 (zh)
EP (1) EP1495572B1 (zh)
JP (1) JP4208724B2 (zh)
KR (1) KR100988224B1 (zh)
CN (1) CN100342716C (zh)
AU (1) AU2003226159A1 (zh)
BR (2) BRPI0309327B1 (zh)
MX (1) MXPA04010139A (zh)
WO (1) WO2003090451A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101010784B1 (ko) * 2002-04-17 2011-01-25 톰슨 라이센싱 트렐리스 디코더를 위한 메모리 관리 알고리즘
US7991056B2 (en) 2004-02-13 2011-08-02 Broadcom Corporation Method and system for encoding a signal for wireless communications
CN1961517B (zh) * 2004-05-28 2011-08-24 法国电信公司 编码和解码方法及装置、存储编码数据的装置
US8140947B2 (en) 2005-09-30 2012-03-20 Agere Systems Inc. Method and apparatus for storing survivor paths in a Viterbi detector using systematic pointer exchange
JP4666646B2 (ja) * 2006-08-24 2011-04-06 ルネサスエレクトロニクス株式会社 軟判定ビタビ復号装置および方法、復号装置および方法
US7783936B1 (en) * 2006-09-28 2010-08-24 L-3 Communications, Corp. Memory arbitration technique for turbo decoding
WO2011162735A1 (en) * 2010-06-25 2011-12-29 Thomson Licensing A priori training in a mobile dtv system
GB2501091B (en) * 2012-04-11 2014-09-10 Broadcom Corp Method, apparatus and computer program for calculating a branch metric
JP2014042141A (ja) 2012-08-22 2014-03-06 Mitsubishi Electric Corp 受信装置及び受信方法
US10243591B2 (en) 2016-08-30 2019-03-26 International Business Machines Corporation Sequence detectors
US9942005B2 (en) * 2016-08-30 2018-04-10 International Business Machines Corporation Sequence detector

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841478A (en) * 1996-04-09 1998-11-24 Thomson Multimedia, S.A. Code sequence detection in a trellis decoder
US5923711A (en) * 1996-04-02 1999-07-13 Zenith Electronics Corporation Slice predictor for a signal receiver
US20020001353A1 (en) * 2000-04-18 2002-01-03 Citta Richard W. Enhanced slice prediction feedback

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0481054A (ja) * 1990-06-01 1992-03-13 Nec Corp データ伝送方式
JP2668455B2 (ja) * 1990-12-20 1997-10-27 富士通株式会社 ビタビ復調制御方式
US5583889A (en) * 1994-07-08 1996-12-10 Zenith Electronics Corporation Trellis coded modulation system for HDTV
FR2724273B1 (fr) * 1994-09-05 1997-01-03 Sgs Thomson Microelectronics Circuit de traitement de signal pour mettre en oeuvre un algorithme de viterbi
DE19529983A1 (de) * 1995-08-16 1997-02-20 Bosch Gmbh Robert Datendecoder
US6141384A (en) * 1997-02-14 2000-10-31 Philips Electronics North America Corporation Decoder for trellis encoded interleaved data stream and HDTV receiver including such a decoder
KR100248014B1 (ko) * 1997-12-31 2000-03-15 윤종용 Tcm 복호기 및 그 복호방법
US6738949B2 (en) 1998-05-13 2004-05-18 Matsushita Electric Industrial Co., Ltd. Error correction circuit and error correction method
US6343103B1 (en) * 1999-09-03 2002-01-29 Agere Systems Guardian Corp. Methods and apparatus for representation of branch metrics in a communication system decoder
EP1091579B1 (en) * 1999-09-07 2006-02-15 Thomson Licensing Trellis demapper for Trellis decoder

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923711A (en) * 1996-04-02 1999-07-13 Zenith Electronics Corporation Slice predictor for a signal receiver
US5841478A (en) * 1996-04-09 1998-11-24 Thomson Multimedia, S.A. Code sequence detection in a trellis decoder
US20020001353A1 (en) * 2000-04-18 2002-01-03 Citta Richard W. Enhanced slice prediction feedback

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Transactions on Consumer Electronics William W. Lin ET AL.,571页左栏第12行至576页左栏第19行，图6至13,A TRELLIS DECODER FOR HDTV 1999 *

Also Published As

Publication number Publication date
KR100988224B1 (ko) 2010-10-18
AU2003226159A8 (en) 2003-11-03
BR0309327A (pt) 2005-02-15
KR20040098073A (ko) 2004-11-18
MXPA04010139A (es) 2005-06-08
EP1495572A4 (en) 2010-03-31
JP4208724B2 (ja) 2009-01-14
CN1653801A (zh) 2005-08-10
WO2003090451A3 (en) 2004-02-05
EP1495572B1 (en) 2013-06-12
US7289569B2 (en) 2007-10-30
BRPI0309327B1 (pt) 2017-12-12
AU2003226159A1 (en) 2003-11-03
US20050141629A1 (en) 2005-06-30
EP1495572A2 (en) 2005-01-12
JP2005523654A (ja) 2005-08-04
WO2003090451A2 (en) 2003-10-30

Similar Documents

Publication Publication Date Title
CN1140131C (zh) 网格译码器中的代码序列检测系统和方法
US20060245505A1 (en) Digital television signals using linear block coding
JP2002515210A (ja) 格子符号化インタリーブデータストリーム用デコーダと、このデコーダを含むｈｄｔｖ受像機
CN1349335A (zh) 数字残留边带发送系统
CN100342716C (zh) Hdtv格型解码器结构
US7630461B2 (en) Low-latency high-speed trellis decoder
CN100527803C (zh) 增加残留边带维特比解码器
US6035428A (en) Apparatus for deinterleaving and output-processing decoded data in a trellis decoder
CA2212098C (en) Trellis decoder of a dtv
JP4673964B2 (ja) 復号シンボル・データを得るための方法およびデコーダ装置
US7263141B1 (en) Code mapping in a trellis decoder
JP4742080B2 (ja) トレリス符号化されたビデオ・データを処理するためのシステムおよび方法
KR100495185B1 (ko) 트렐리스인코딩된비디오입력처리시스템및그시스템에서의신호처리방법
KR19980075613A (ko) 트렐리스 디코더의 경로 메트릭 네트워크 장치
KR19990076386A (ko) 복호 데이터 재배열 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: I Si Eli Murli Nor, France

Patentee after: THOMSON LICENSING

Address before: French Boulogne

Patentee before: THOMSON LICENSING

CP02 Change in the address of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20190128

Address after: Paris France

Patentee after: International Digital Madison Patent Holding Co.

Address before: I Si Eli Murli Nor, France

Patentee before: THOMSON LICENSING

Effective date of registration: 20190128

Address after: I Si Eli Murli Nor, France

Patentee after: THOMSON LICENSING

Address before: I Si Eli Murli Nor, France

Patentee before: THOMSON LICENSING

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071010

Termination date: 20210401

CF01 Termination of patent right due to non-payment of annual fee