JP2002515210A - 格子符号化インタリーブデータストリーム用デコーダと、このデコーダを含むｈｄｔｖ受像機 - Google Patents

Abstract

(57)【要約】 ディジタルHDTV信号用FCCが現在適合する標準フォーマットにおいて、ビデオデータ記号は、インタリーブされ、４状態格子符号に従って格子符号化され、前記インタリーブは、12の連続記号毎のシーケンスにおけるものである。したがって、受像機において、格子デコーダを、前記12インタリーブシーケンス用の12の個々のデコーダ段から成るようにし、各デコーダ段は、ブランチ距離計算機ユニット（BMC）と、加算−比較−選択（ACS）ユニットと、経路メモリユニット（PMU）とを有する。本発明は、前記12インタリーブシーケンス用経路メモリ要求を、前記必要なBMCおよびACS機能から分離し、後者の２つのユニットが、前記12インタリーブシーケンスのすべてに対してこれらの機能を与えるようにする。1個の拡張PMUは、予め決められた数（16のような）の逐次的に前の受信記号値にさかのぼって、その現在状態に対応する格子符号の可能な前段状態に対するポインタの記憶部を与える。また、前記PMUは、前記記憶段の各々において、連続インタリーブ記号値に対応する連続記憶素子を与える。これは、前記PMUを、前記格子符号状態の適切なグループ化によって、１個の集積RAMとして実現することを可能にする。また、前記ACS機能を、格子符号状態の２つの互いに独立したグループに対して、２つの別個のACSユニットによって行う。

Description

【発明の詳細な説明】 格子符号化インタリーブデータストリーム用デコーダと、このデコーダを含むHD TV受像機 １．発明の分野 本発明は、各々が連続データセグメントを有する連続データフレームを有し、 各々のセグメントがデータ記号の列を含み、連続データ記号がインタリーブされ 、許容データ値の多レベル配置にしたがって格子符号化された、ディジタルHDTV 信号用受像機に関係する。さらに特に、本発明は、受信データストリームにおけ る格子符号化インタリーブデータ記号を復号化する格子デコーダに関係する。 このような格子符号化インタリーブフォーマットは、最近、連邦通信委員会（ Federal Communications Commission）によって、米国におけるHDTV放送標準と して採用された。 ２．関連技術の説明 この分野における主要な製造および研究組織のディジタルHDTV大連合（GA）に よって代表されるような、テレビジョン業界による長年の集中的な協調的努力の 結果、GAは、ディジタルHDTVシステムを実証する提案標準を開発し、高度テレビ ジョンんサービスにおけるFCC顧問委員会に提出した。ほとんど変わらないこの ような標準（GA標準）は、現在HDTVの公式FCC放送標準になっている。 ８レベル（３ビット）一次元区分にしたがって格子符号化すべきHDTV信号の２ ビットデータ記号を必要とする。各データ記号の一方のビットを前符号化し、他 方のビットを、４状態格子符号にしたがって２つの符号化ビットを発生する1/2 符号化レートで符号化する。インタリーブするために、12個の同じエンコーダお よびプリエンコーダが、12の連続データ記号毎に連続的に動作する。記号0,12,2 4,36...を１列として符号化し、記号1,13,25,37...を２列として符号化し、記号 2,14,26,38...を３列として符号化し、合計12列に対して同様にする。したがっ て、前記GA標準において、12個の格子デコーダが受像機において、信号における 12列の時分割インタリーブデータ記号に対して必要になることが示唆されてい る。 前記４状態格子符号用デコーダの各々は、既知のビタビ符号化アルゴリズムに したがって動作し、代表的に、３個の別個のユニット、すなわち、ブランチ距離 計算ユニット、加算−比較−選択ユニットおよび経路メモリユニットを含む。例 えば、ジー．アンガーボエック（G.Ungerboeck）著「冗長信号組による格子符号 化変調、パート１技術的水準」（IEEE Communications Magazine，Vol．25，pp ．5-21，1987年2月）を参照されたい。しかしながら、12個のデコーダを設ける べき場合、結果として生じる全体のデコーダ回路網は、かなり高価になり、集積 回路チップにおいて相当の空間を占有する。 本発明は、各ストリーム毎の復号化チャネルの「メモリレス」機能を必要な経 路メモリから分離し、結果としてこのような機能をすべてのチャネルに関して結 合できる、インタリーブデータストリーム用格子デコーダを提供できるという、 本願人の認識に基づいている。このような、すべての復号化チャネルのメモリレ ス機能の結合は、きわめて小型の集積回路装置を可能にする。 本発明による格子デコーダは、各列が許容データ値の多レベル配置にしたがっ て格子符号化されているデータ記号の複数のインタリーブ列の各々を符号化する ことに適合する。このようなデコーダは、各列毎に、これらのような列における 連続データ記号に対して連続的に決定されるような格子状態の各々のブランチ距 離を得るブランチ距離計算機を具える。前記ブランチ距離および格子状態情報を 、加算−比較−選択（ACS）ユニットに供給し、このACSユニットは、これらの情 報から、各列における連続する受信されたデータ記号にしたがって、各列毎に連 続的に更新される最適な距離経路を決定する。前記デコーダは、連続する経路メ モリ段も具え、各段の出力部を次の連続する段の入力部とし、格段は、その前段 から、前記段の各々において以前に受けたデータ記号に関して格子を通じて最適 な距離を有する経路を識別するポインタを受けると共に記憶し、第１段は、前記 ACSユニットから、前記段の各々において現在受けたデータ記号に関して格子を 通じて最適な距離を有する経路を識別するポインタを受けると共に記憶する。最 終メモリ段は、それによって、前記経路メモリ段のすべてにおいて記憶された格 子状態の列の各々におけるデータ記号の最も古いものに対応する格子状態に対す るポインタを記憶し、この格子状態から、前記最古のデータ記号の完全に復号化 された値を示す。 本発明のある特徴によれば、前記デコーダは、前記GA標準の4状態符号を含む 特定の格子符号に関して、前記格子符号を、複数の異なったグループに分割する ことができ、所定のグループにおいてどの時間に存在する状態も、単に、同じグ ループ内の以前の格子状態から結果として得られるようにできるという事実を使 用する。加えて、どの存在する状態も、単に、少数の可能な前段状態から得るこ とができる。これらの特徴を双方とも有する符号を、「良く規定された」符号と 呼ぶ。可能な前段状態の数は、格子符号化入力ビットの数に依存する。この数は 、前記GA標準と、現在使用中の大部分の格子符号とにおいては１であり、したが って、これらの符号における可能な前段状態の数は、２のみである。前記GA標準 の４状態格子符号は、良く規定された符号の一例であり、これによって、２個の ACSサブユニットを設け、第１および第２グループの個々において２つの格子状 態のみに対して最適距離経路を各々得ることが可能になる。各々のこのようなAC Sサブユニットは、前記グループの双方に対して１個のACSユニットとするよりも 、設計および動作においてはるかにより簡単である。このアプローチを、どのよ うな数の状態の良く規定された符号に対してもとることができる。例えば、８状 態符号に関して、各々２状態の４つのグループがあってもよく、４個のACSユニ ットが、各々、１つのこのようなグループを処理してもよい。 本発明の他の特徴によれば、前記経路メモリユニットの単純化は、必要な入力 ／出力を同じ量だけ減らすため、前記経路メモリユニットを、１個のRAMにおけ る連続する記憶セクションによって構成する。 本発明において利用する「良く規定された」符号の他の特徴は、前記格子符号 の各状態に必要な経路メモリの単純化である。どの存在する状態にも、少ない数 Sの可能な前段状態のみから到達できるため、すべての可能な前段状態に対する ポインタを記憶する必要がない。代わりに、前記可能な前段状態の組間を識別す る１個のポインタを記憶し、これは、少なくともlog₂ｓに等しい数のメモリ素子 のみを必要とする。前記個々の組を識別する情報を使用し、以前の状態に対する ポインタを明確に決定する。これは、前記以前の状態に対するポインタを決定す るために必要な余分な論理によって、小さな不利益があるかもしれないことを意 味する。しかしながら、前記良く規定された符号の第2状態、すなわち、所定の グループにおいて何時存在する状態も、単に、この同じグループにおける以前の 状態から得ることができるような、符号状態の異なったグループの第２状態は、 前記余分な論理が、実際に、従来の経路メモリユニットを実装するのに必要とさ れるよりも簡単であることを保証する。このような単純化は、前記４状態GA符号 に必要なメモリに関する２の因数による減少と、８状態符号の場合における３の 係数による減少とを達成する。したがって、メモリ容量における節約は、多大で ある。 前記４状態GA符号に特有の本発明の他の特徴は、段毎において可能な前段状態 に共通するポインタの選択に必要な経路メモリ論理が簡単になり、その結果、経 路全体の各逆追跡部分の計算に必要な組み合わせの論理における伝播遅延が、２ の因数によって減少する。これは、前記格子デコーダを動作できる速度に関して 重要な利点を有し、結果として、論理素子がより少なくなる。 本発明によるHDTV受像機は、各々が連続データセグメントを有する連続データ フレームを有し、各々のセグメントがデータ記号の列を含み、連続データ記号が インタリーブされ、許容データ値の多レベル配置にしたがって格子符号化された 、ディジタルHDTV信号を受信することに適合する。このような受像機は、上述し たような格子デコーダを含む。 本発明のより完全な説明を、添付した図の参照と共に以下に与える。 図１は、GA標準に従うHDTV送信機のブロック図である。 図２は、GA標準に従うHDTV受像機のブロック図である。 図３は、インタリーブデータ記号の12グループ用の12個の並列エンコーダ段か ら成るGA格子インタリーブのブロック図である。 図４は、12のエンコーダ段の各々と、関連するプレコーダと、区分符号値の８ レベルマッパのブロック図であり、図4aは、区分符号値Ｒの４つの部分集合を示 す。 図5a、5bおよび5cは、各々、図４におけるGA格子エンコーダに用いることがで きる、格子図と、状態図と、格子符号値表である。 図６は、本発明による格子デコーダのブロック図である。 図７は、図６におけるデコーダにおけるブランチ距離計算機のブロック図であ る。 図８は、図６におけるデコーダにおける加算−比較−選択（ACS）ユニットの ブロック図である。 図９は、図８における２個のACS論理ユニットの各々のブロック図である。 図10は、図８におけるACS論理ユニットの最適距離選択論理のブロック図であ る。 図11は、図６におけるデコーダの経路メモリユニット（PMU）のブロック図で ある。 図12は、図６におけるデコーダの逆追跡論理のブロック図であり、図12aは、 逆論理ユニットの他の形態のブロック図である。 図13は、前記経路メモリユニット（PMU）のRAM実装のブロック図である。 図１は、GA標準に従うHDTV送信機のブロック図である。MPEG互換データパケッ トを、リードソロモンエンコーダ１によって順方向エラー訂正に関して符号化す る。次に、各データフィールドの連続セグメントにおけるデータパケットをデー タインタリーバ３によってインタリーブし、次に、インタリーブされたデータパ ケットを格子エンコーダ５によってさらにインタリーブおよび符号化する。結果 として、その内の１つが前符号化され、他の２つが４状態格子符号化によって発 生した３ビットを各々有するデータ記号のストリームが生じる。実際には、12の インタリーブ符号化データストリームを発生するために、12の格子エンコーダが 存在する。次に、符号化３ビットデータ記号を、フィールドおよびセグメント同 期ビットシーケンスと、マルチプレクサ７において結合し、パイロット信号を、 パイロット挿入ユニット９によって発生する。次に、前記データストリームに、 VSB変調器11によって残留側波帯抑制キャリヤ８レベル変調を行い、最終的に、 コンバータ13によってRFにアップコンバートする。NTSC同一チャネル干渉テレビ ジョン信号から干渉を除去するプリイコライザフィルタを、前記VSB変調器の前 に任意に含めてもよい。 図２は、GA標準に従うHDTV受像機のブロック図である。受信RF信号を、チュー ナ25によってIFにダウンコンバートする。次に、IFフィルタおよび検出器27によ って、フィルタ処理し、ディジタル形態に変換する。このとき、この検出信号は 、各々が８レベル区分を表わすデータ記号のストリームの形態におけるものであ る。次に、NTSC拒絶フィルタ29によってフィルタ処理し、イコライザおよび位相 追跡機31によって均一化および位相追跡を行う。この点において、再生した符号 化データ記号に、格子デコーダ33によって格子復号化を行う。次に、復号化デー タ記号を、さらに、データデインタリーバ35によってデインタリーブし、最終的 に、デコーダ37によってリードソロモン復号化を行う。これは、前記送信MPEG互 換データを再生する。 GA標準のページD-7からの図３は、図１におけるデータインタリーバ３からの インタリーブデータを、格子符号化中にさらにインタリーブする方法を示す。デ マルチプレクサ39は、12データ記号の各々の連続する列を、12個の連続する格子 エンコーダおよびプリコーダユニット41a,b...411間に分配する。次にその符号 化出力を、マルチプレクサ43によって時分割多重化し、１つのデータストリーム を形成する。 図３における格子符号インタリーバの各々を、図４においてより詳細に示す。 ここで、符号化すべき各データ記号は、２個のビット、X₁およびX₂を含む。ビッ トX₂を、１ビットレジスタ45aを含むプリコーダ45によって前符号化し、前符号 化ビットY₂を得て、格子エンコーダ47によってさらに変更はせず、結果として出 力ビットZ₂を発生する。他方の入力データビットX₁を、エンコーダ47によって、 １ビットレジスタ47aおよび47bを利用し、レート1/2格子符号にしたがって、格 子符号化する。このようにして、３個の出力ビットを得て、次にこれらを、ディ ジタルマッパ49によって、許容符号値の８レベル区分における値Ｒに変換する。 これを、データ記号の12のインタリーブ列の各々に対して行う。マッパ49は、単 に、ルックアップテーブルである。８レベル区分は、ビットZ₁、Z₀の４つの可能 な部分集合を有し、各部分集合は、前符号化ビットが「0」または「1」のいずれ であるかに依存する２つの可能な区分値を有することが分かる。これらの部分集 合および対応する区分値を図4aに示す。前記エンコーダおよびその動作のさらな る詳細は、GA標準の付録Ｄに示されている。格子符号化／復号化に含まれる論 理演算の基本的な説明に関して、エイチ．タウブ（H．Taub）他著、「通信シス テムの原理」第２版（McGraw Hill Book Co.，562-571ページ）が参考になる。 どのようにして１個の格子デコーダでHDTV信号から得たデータ記号の12のイン タリーブ列を十分に復号化できるかを説明するために、図5aにおける４状態格子 図が参考になる。この図と、図5bにおける対応する状態図とは、前記前符号化が GA標準において説明されているきわめて簡単な逆を有するため、格子エンコーダ 47を補う図４におけるプレコーダ45を無視する。図5aにおける格子図は、連続記 号周期における、図４における未符号化ビットX₁の連続値に関係する。２個の活 性レジスタ47aおよび47bは、どの記号周期中にも４つの可能な符号状態00,01,10 ,00を決定するビット値を有する。次のX₁ビットが０の場合、現在符号状態は、 現在状態から離れる実線によって示す次の状態に変化し、前述のX₁ビットが１の 場合、現在状態は、現在状態から離れる点線によって示す次の状態に変化する。 前記デコーダの出力は、前記状態変化線の終端において各々の場合において示す Z₁、Z₂部分集合である。このように、例えば、現在符号状態D1、D2が01であり、 次のX₁ビットが「１」の場合、次の符号状態D1、D2は10になり、前記デコーダの Z₁、Z₀出力部分集合は01になる。前記デコーダが受けた前符号化ビットZ₂は、上 述したように、格子状態間の各変化から生じうる２つの可能な出力間を識別する のに役立つ。未符号化入力ビットX₁から生じる可能な符号化出力部分集合Z₁、Z₀ と、現在（PS）および次の（NS）符号状態D₁、D₀を、図5cにおける表に示す。ど のような所定の符号状態（すなわち、レジスタ47a、47bにおけるビットの値D₁、 D₀）に関しても、２つの可能な変化のみを、入力ビットX１によって、これが０ または１のいずれであるかに応じて、発生することができる。図5aに示すように 、個々の初期符号状態D1、D0（ここでは、代表的に00）を与えると、入力ビット X₁の特定のシーケンスは、前記格子図を通る個々の経路を選択する。図4aに示し 、図5aにおける状態変化線においても示した、上述した４つの可能な部分集合、 a、b、cおよびdから成る、出力Z₁、Z₀の４つの可能な値がある。前記符号状態お よび可能な変化を、図5bにおける状態図にも示す。ここで、各変化線に、X1,Z1 Z0をマークし、X1を入力ビット値とし、Z1、Z0を結果として生じる符号化出力部 分集合とする。 格子デコーダは、送信シーケンスの受信され、ノイズ汚染され、符号化された バージョンから、データ記号の送信シーケンスを復元しなければならない。第１ 段階は、受信記号によって表わされる符号部分集合を識別することである。この 部分集合に対応する２つの区分点の最も近いものの選択を、前記受信記号を、前 記２つの区分点間の正確に半分のレベルに設定されたしきい値を有する検出器に 通すことによって行う。このようにして、正確な決定を、送信された符号化記号 に関して行うことができる。 符号化記号の受信シーケンスを評価するために、前記格子表を通る経路を、正 確に決定しなければならない。本質的に、前記格子表を通って存在するすべての 可能な経路間から、実際の受信記号シーケンスに「最も近く」来るものを選択し なければならない。これは、初め、過度の数の計算を必要とするようにみえるか もしれないが、重要な単純化を、ビタビアルゴリズムを使用することによって達 成することができる。これは、ビタビ（Viterbi）他著の「ディジタル通信およ び符号化」（McGraw Hill Book Co．1979）において説明されている。基本的に 、このアルゴリズムによれば、前記格子復号化処理の各段において残存する経路 の数は、格子符号の状態の合計数と等しくなり、すなわち、実際の受信シーケン スに最も近く適合するものから成るただ１つの残存経路が、前記格子のその後の 状態に続く。これは、受信シーケンスと、前記格子における特定のブランチとの 適合を、距離によって記述することができ、このブランチ距離は増加性であると いう所見に基づいている。この漸増的な距離は、経路距離と呼ばれ、すべてのブ ランチ距離の和である。各ブランチ距離は、図5aにおける格子図内の特定のブラ ンチに対応する出力と、このブランチに対応する実際の受信記号値との差に対応 する。 したがって、ビタビデコーダは、各ビット周期における、受信ビット値と、こ のビット周期中に存在する符号状態に近づくすべての格子経路のビット値との差 （ブランチ距離）を計算するブランチ距離計算機（BMC）を必要とする。前記ブ ランチ距離を、前記符号状態の各々に対して１つの累積経路距離を保持する、加 算−比較−選択（ACS）ユニットに供給する。このACSユニットは、各々の連続す る新たな符号状態に対して、この状態に対して最短（すなわち最適）の経路距 離を有する経路を決定し、この経路を選択すると共に、ポインタの形態において 、この新たな経路をその符号状態に規定する経路メモリユニット（PMU）に記憶 する。最もそれらしい（残存）格子経路を、その符号状態に選定する。最終的に 、逆追跡ユニットは、累積された残存経路を逆追跡し、それによって、最もそれ らしい送信データシーケンスを構成するビットのシーケンスを決定する。逆追跡 ステップの数を、復号化深さと呼び、逆追跡経路における最も古いビットを、復 号化ビットとして出力する。したがって、前記逆追跡ユニットは、前述の数の最 新の逆追跡ステップを記憶しなければならず、これらを、ポインタまたは「決定 ベクトル」の形態とする。 前述の説明によれば、（図5aの右側における）宛先状態毎に、前記ACSユニッ トは、適切なブランチ距離を決定し、その宛先状態において終わる以前の状態に 戻るすでに累積された経路距離に加算し、次に、最短の結果としての経路距離を 有するものを残存経路として選択しなければならない。 結果として残存経路を生じる状態変化の記述を、シーケンスにおいて各々連続 して受信される記号の後に記憶しなければならないことに注意されたい。これは 、現在状態に近づく累積経路距離と、現在状態に達するための、すべての前状態 間の変化の正確なシーケンスとから成る。明らかに、所定の状態に至るすべての 可能な変化を記憶するのは不可能である。次に最適な解決法は、現在状態より前 の指定された数の状態に至るすべての変化を記憶することである。現在変化にお いて存在するすべての状態のなかで最適な距離を生じた最も古いブランチに対応 する経路メモリユニット（PMU）に記憶されたポインタに対応する格子状態変化 を使用し、復号化記号を決定する。このような復号化記号を、前符号化ビットと 、部分集合a、b、cまたはdのどれが上述した符号化ビットに対応するかとを識別 することによって記述する。この格子復号化戦略は既知であり、前記で参照した ビタビによる教科書と、エイチ．ロウ（H．Lou）他著の専門紙「ビタビ符号化用 プログラム可能並列プロセッサアーキテクチャ」（Globecom，1990）とにも説明 されている。 各残存経路距離の変化履歴を、経路メモリユニット（PMU）に記憶する。論理 機能からメモリ依存機能を分離したPMUの単純化した実装が、シー．エム．レイ ダー（C．M．Rader）著の専門紙「ビタビデコーダにおけるメモリ管理」（IEEE Trans．Comms.，Vol．Com-29 No．9，1981年9月）に記載されている。基本的に 、このアイデアは、現在状態に最高に対応する過去状態変化シーケンスを計算す ることである。この時、状態毎に記憶する必要があるものは、前記最高に対応す る前状態に対する選択的ポインタである。これらのポインタを逐次的に使用し、 PMUの最も古い段において選択されたブランチと、したがって、シーケンス全体 における初期に復号化された記号とを識別する。 図６は、本発明による格子デコーダ実装を示す。これは、図７においてより詳 細に示すブランチ距離計算機（BMC）ユニット51と、図８においてより詳細に示 すACSユニット61と、図10においてより詳細に示す経路メモリユニット（PMU）62 と、これに関係し、図11においてより詳細に示す逆追跡ユニット63と、部分集合 メモリユニット57とを具える。ここに記載したようなこれらのユニットのより詳 細な回路実装は単なる例であり、ここに示した機能的な説明から、当業者には、 これらの各ユニットの種々の論理回路実装が使用できることが明らかになるであ ろうことを理解すべきである。 BMCユニット51に対する入力は、図２におけるディジタル受像機を参照して上 述したような送信８レベルVSB信号の復調および検出から生じるディジタル化ベ ースバンドデータ記号ストリームである。チャネル歪みおよびノイズがない完全 な伝送の理想的な場合において、前記ストリームにおける各記号は、図４におけ るマッパブロック49によって示すような、8-VSB復調器の区分を構成する８の離 散的レベルの内の１つになる。実際には、しかしながら、伝送チャネルにおける ノイズが、各記号の値に影響する。ノイズがきわめて低い場合、検出記号値（３ ビット）は、他の７レベルのどれよりも実際の送信記号のレベルに近くなり、原 理的には、単純な８レベルスライスによって得ることができる。しかしながらノ イズレベルがある値を超えると、検出記号レベルは、前記８個の区分値のうち正 しくないものにより近くなってしまうかもしれない。これらの状況の下で、各符 号化記号の値が現在および前の記号値に依存する格子符号化は、受像機ビットエ ラーレートの重大な改善を達成する。 BMC ユニット 前記BMCユニットは、受信記号値と、上述した4つの部分集合a、b、cおよびdの 各々によって表わされる区分点の最も近いものとの「距離」を評価し、これらの 部分集合は、受信記号の２ビット格子符号化部分（図4aにおいてZ1Z0によって示 される）の4つの可能な値（00、01、10および11）に対応する。前記BMCユニット は、「部分集合」ビットの値（０または１）も決定し、これは、図4aにおいてZ2 によって示される前符号化ビットであり、より近い区分点に対応する。前記BMC ユニットは、前記部分集合（a、b、cおよびd）の各々に１個で、４個の出力部を 有し、各々のこれらの出力部は、適切な「距離」（図６においてmet-Φで示され 、Φはa、b、cまたはdに対応する。）を使用して評価された、関連する部分集合 に対応する２つの区分点のより近いほうに対する「距離」を表わす。 この段において、実際の送信記号は、チャネルノイズの存在のため、未知であ るとし、４つの可能な出力部分集合のいずれか１つにおけるものとすることがで きるとする。前記BMCを、図７に示す従来のディジタル信号処理ハードウェアを 使用して実装してもよい。代わりに、ROM依存ルックアップテーブルを使用する こともでき、結果として、ハードウェアが少なくなり、前記格子デコーダの設計 を異なるように変更することなく、異なった「距離」の将来の使用を許容する。 図７におけるBMCの回路実装を参照して、前記４つの部分集合a、b、cおよびd に対応する４つの経路を有する。各経路は、コンパレータ53a−53dを含みこれら に、８個の区分点の値Ｒと、受信記号値とを供給する。各部分集合のコンパレー タは、この部分集合に関する区分点のどれが前記受信記号に最も近いかを決定し 、この情報をこのような記号と共に距離計算機に供給し、この距離計算機は、関 連する部分集合における、前記最も近い区分点と、前記受信記号との間の距離を 計算する４つの計算機55a−55dの内の１つである。この距離は、「ブランチ距離 」であり、関係する部分集合ビットと共に、関連する計算機からの出力である。 図６に示すようにsub-Φで表わされる、前記４つの部分集合の各々に関する部分 集合ビットを、部分集合メモリユニット57に供給し、部分集合メモリユニット57 の出力をマルチプレクサ59に供給し、マルチプレクサ59は、図10に示す16の経路 メモリユニット段の列の最終段における変化に対応する部分集合ビット を供給する。BMCユニット51からの経路距離値出力（met-Φで示される）を、図 ６に示すように、ACSユニット61に供給する。 前記格子デコーダの分解能が適度なビット数に制限される場合、全体のBMCユ ニットを、１つのROMルックアップテーブルに置きかえることができる。適当に 代表的である８ビットの場合に関して、256の記憶位置のみを有するROMが必要で ある。その出力バス幅は、代表的に６または７ビットである出力距離の分解能に 前記部分集合出力用の１ビットを加え、４である部分集合の数を乗じたものに対 応し、合計、28または32ビットである。このような実装は、入力分解能があまり 高くない場合、計算機およびコンパレータを必要とする図７におけるような論理 回路の直接的な実装よりも、集積回路において必要な面積が小さくなるという利 点を有する。また、後者の場合において、計算ハードウェアは、十分な精度を与 えなければならず、すなわち、ROMの使用は、すべての中間計算が、前記ルック アップテーブルを設計したときに考慮されることから、これらの理由を取り除き 、したがって、どのような程度の所望の精度を有することもできる。最後に、使 用するブランチ距離の形式は、直接的計算に使用するユークリッド的距離に限定 されず、ROMの使用は、前記格子デコーダの設計を変更すること無しに、異なっ た距離の使用を可能にする。 ACS ユニット ビタビアルゴリズムにしたがって、前記４つの可能な部分集合の各々に関して 、前記格子エンコーダの対応する状態を、（図5aの格子図に示すような）現在状 態が達することができるすべての可能な前状態と共に、図４における格子コーダ におけるD1、D0によって規定されるように、決定しなければならない。上述した 格子符号に関して、各現在状態は、２つの可能な前段状態のみを有する。より短 い「累積距離」を有する方を選択し、この状態の値（D1，D2）を、関連する部分 集合の現在状態の前段状態として、メモリに記憶する。これらのような前段状態 の連続を、最新のＬ個の記号（Ｌに関して16の値が、8-VSB復調器に好適である ）から成る「経路長」全体に構成することができる。１つのこのような経路が前 記４つの可能な部分集合の各々に必要であり、所定の経路内の各選択された状態 変化に関するブランチ距離の和から成る「累積距離」を、各々のこのような経路 に 関して保持しなければならない。前記４つの可能な経路に関して、最も短い累積 距離距離のものを、「残存経路」とする。その最も古い記憶された状態を使用し 、前記格子エンコーダに対する元の入力である最も古い符号化ビットの値を決定 する。 上記距離計算を、図６におけるACSユニット61によって行う。これは、その入 力として、前記４つの部分集合ブランチ距離（もう一度met-Φで示す）を有する 。経路メモリユニット62に記憶された４つの経路の各々に対する累積距離を更新 し、比較を行って、前記４つの可能な現在状態の各々に対する最高の前段状態と 、現在残存経路とを選択し、前記４つの前段状態（svr 0，svr 1，svr 2,および svr 3で示す）を経路メモリユニット62に出力し、前記残存経路（SVRで示す）を 逆追跡ユニット63に出力する。 前記ACSユニットを図８においてより詳細に示す。すでに注意したように、図5 aの格子図から、各々の現在格子状態は、正確に２つの可能な前段状態を有する ことがわかる。図5aにおいて、前記格子図それ自体を、グループ1およびグルー プ2で示す２つのグループに分割し、これらのようなグループのいずれかにおけ る現在状態への変化が、同じグループ内の前状態からのみ生じるようにすること もわかる。この分割は、前記ACSユニットを、２つの独立したセクション65およ び67に分割することを可能にし、前記２つの格子グループが対称的であるため、 これらのセクションも同じものとする。このように、１個のもしかすると複雑な ACSユニットを、２つのきわめてより簡単な同一設計のサブユニットを使用して 実装することができる。これは、本発明のデコーダによって提供される重要な利 点である。 各ACSユニット65、67は、その入力として、前記４つの部分集合のうち２つに 対するブランチ距離と、同じ格子グループ（cm 1およびcm 2で示す）における２ つの前段状態に対する累積距離とを有する。この情報を使用し、前記２つの部分 集合の各々に対する適切な前段状態を選択し（結果としてこの部分集合に対する 同様の累積距離が生じる）、前記２つの部分集合状態に対応する経路に対する累 積距離を計算し、保持する。これらの値を、対応する「残存」前段状態の身元と ともに出力する。次に、後者を前記経路メモリユニットに記憶し、出力の双方の 組（すなわち、全部で４つ）を使用し、前記４つのなかから現在残存経路を決定 する。 図９に示す回路実装において、図８におけるACS論理ユニットの各々に関して 、前記４つの部分集合の各々に対するブランチ距離を、加算器69a-69bによって 、メモリユニット71および73によって供給される累積経路距離に結合する。前記 格子状態の２つのグループの各々に対して結果として生じる経路距離が短い方を 、マルチプレクサ75および77によって選択し、これらから出力し、コンパレータ 79および81は、各グループに関する最適な残存経路を決定する。 最適距離選択論理 各段における全体距離に対する残存経路を、図８における最適距離選択論理ユ ニット83によって決定し、このユニットに関して一例の回路を図10に示す。この ユニットは、入力として、４つの累積経路距離（cm 0およびcm 3で示す）と、４ つの残存経路（svr ０ないしsvr ３で示す）とを有する。この情報から、現在残 存経路（SVRで示す）を決定する。加えて、その関係する累積距離の値CM（前記 ４つのうち最短のもの）を、前記4つの累積距離計算を「規格化」し、これらの 値ができるだけ小さいがゼロより小さくならないようにするために、前記ACS論 理回路に供給し戻す。前記残存経路の身元を、逆追跡ユニット63に出力し、この ユニットは前記身元を使用し、前記４つの経路の内、これが保持する指定された 経路を選択する。 図10に示す最適距離選択ロジックユニットのこの例としての回路実施形態は、 本質的に、最短累積距離および関係する残存経路を決定する連続するマルチプレ クサの選択木である。このような選択の第１の段は、４個のマルチプレクサ85a- 85dを含み、これにマルチプレクサ87a-87dから成る第２の段が続く。前記選択さ れた累積距離および残存経路を、マルチプレクサ87a-87dから出力する。種々の コンパレータはマルチプレクサを制御し、最短ブランチおよび残存経路距離を選 択する。経路メモリユニット（PMU） 図６における全体的なデコーダにおける経路メモリユニット62は、４つの可能 な現在状態の各々に対するＬ（8-VSB復調器において16）の連続する前段を記憶 し、選択された残存経路を決定する「逆追跡」も行う。このユニットに、ACSユ ニット61によって４つの現在残存前段状態（svr ０ないしsvr ３）および現在残 存経路（SVR）を供給し、このユニットは、現在記憶している最も古い記号（現 在の記号よりＬ記号前の）に関する対応する情報（out ０ないしout ３およびAo utで示す）を出力する。図11により詳細に示す。 図11においてわかるように、PMUは、L=16記号の経路長において記憶される記 号の各々に対して１つのメモリ段90a-90lの列から成る。各々のメモリ段は、４ つの可能な現在格子状態の各々に関して、その経路に沿った前段状態を含む。し たがって、各記憶段内の４つの経路の各々に対して、前記記号ストリームの１記 号周期のメモリ段遅延を与える必要がある。格子符号化記号ストリームを１つの み使用する場合、前段状態を含む１つのメモリ段のみが、各々のこのような遅延 に必要である。しかしながら、GA標準において、12のこのような別個のストリー ムが、図３に示すように時分割多重化された形式でインタリーブされ、これらを 、互いに独立して復号化しなければならない。 インタリーブデータストアおよび関連する逆追跡ユニット（図11に示すような ）を、例えば、メモリ段90bに関して、分解図において示す。ここで、インタリ ーブデータストアそれ自体は、12のインタリーブ記号ストリームの各々につき１ 個の、12個のレジスタから成る。これを、前記インタリーブストリームの各々の 現在残存前段状態を記憶するデータストアの第１のものに関してより詳細に示す 。 12のインタリーブデータストリームを復号化するために12個の完全な格子デコ ーダを使用する代わりに、説明した本発明による装置は、１個の記号のみがどの ような所定の時間においても送信されるため、すべての非記憶構成要素、すなわ ち、ブランチ距離計算機（BMC）および加算−比較−選択（ACS）を、12のインタ リーブストリームすべての復号化に共有することに注意されたい。前記経路メモ リの記憶構成要素は、12のインタリーブ記号ストリームの各々に関して、Ｌの経 路長記号に必要な前段状態を記憶しなければならない。これを、各データ遅延を 、各々が１つの前段状態を記憶する12段を有するシフトレジスタによって実装す ることによって行う。前記インタリーブストリームにおける12の記号毎に１つの みがどの所定の時間においても必要であることから、すべてのＬの記憶素子は 、所定の時間において同じインタリーブ記号ストリームからの状態を出力し、他 の11のストリームからの状態は、PMUの直列Ｌ個のこれらのような段におけるメ モリ段90bの内部レジスタ素子のような、個々のデータストアの内部レジスタ素 子に残る。各データ領域の各セグメント同期期間中に前記記号ストリームの再位 置決めを可能にするために、各インタリーブデータ遅延内の12段シフトレジスタ の再循環を、どのような処理または復号化も行われない期間中に行うことができ る。すべての非記憶構成要素のこのような共有は、本発明の重要な特徴を構成す る。 12個の並列デコーダを実装するために、前記ACSブロックに使用されるメモリ 素子は、実際に、前記PMUのメモリ素子と同様に、12の並列インタリーブ符号化 データストリームを処理するために、12段の記憶構成要素を持たなければならな いことにも注意されたい。 前記残存経路を「逆追跡」するために、逆追跡ロジックが前記経路メモリユニ ットにおいて必要である。特に、GA標準の４状態符号に適用可能な、前記逆追跡 ロジックの１つの実装を、図12に示す。これは、前記４つの入力現在残存前段状 態の各々に関する４つのメモリユニット63a-63dから成り、これらのユニットの 出力を、マルチプレクサ65によって現在残存経路情報A_inに結合し、新たな残存 経路A_outを得る。 「ｎ」ビット符号の一般的な場合において、２ⁿの符号状態が存在し、前状態 に対するポインタを指定する各状態に関する記憶は、ｎビットを必要とすること に注意されたい。したがって、図12において、これらは、各々がｎビットの記憶 容量の２ⁿの記憶段であり、２ⁿの入力がこれらの２ⁿの段に対してある。加えて 、図12における4ウェイマルチプレクサ65を２ⁿウェイマルチプレクサとし、もち ろん、現在残存経路情報A_inおよびA_outは、各々、ｎビットを具える。 すでに言及したように、図5aの格子図は、各符号状態が、２つの可能な前段の みを有することを示す。したがって、これらの前段状態を、２ビットでなく１ビ ットのみを使用して表わすことができる。これは、前記経路メモリ記憶のサイズ を２分の１に減らす。しかしながら、依然として４つの経路があることから、前 記逆追跡ロジックにおける残存経路選択は、依然として２ビットを必要とする。 したがって、図12の逆追跡回路を、記憶ユニット63a-63dの代わりに１ビット記 憶段のみを用いることによって単純化し、前記１ビット前段状態表現を使用する 逆追跡動作を実行する。このような単純化した設計を図12aに示し、ここで、各 記憶段を簡単にＤ形式フリップフロップとする。この設計の追加の利点は、これ らのユニットのうち２つが互いに縦続され、次の逆追跡ステップを行う場合、A_{i n} およびA_out間の経路の結合された伝播遅延が、図12におけるような１つの逆追 跡ユニットの伝播遅延と等しくなることである。したがって、前記復号化動作の 逆追跡ラインを、信号レートの２倍で行うことができる。これにより、メモリ容 量および逆追跡ロジック遅延における重大な減少が達成される。 ４状態符号の場合に関して、メモリ要求は２分の１に減少し、同じ良く規定さ れた特性を有する２ⁿ状態符号に関して、メモリ要求はlog₂２ⁿ=n分の1に減少す る。より一般的に、なんらかの数ｓの状態を有する多状態符号は、log₂s段の要 求メモリを有する。 図11における経路メモリユニット段90a-90l引の各々を、２ビットまたは１ビ ットの前段状態表現を使用して示される配置を有するデータレジスタを使用して 、実際に実装してもよい。しかしながら、このような必要なレジスタの数は、相 当に多くなり、結果として、慣例的な集積回路において多大な面積を必要とする 。図11における経路メモリユニットの、データレジスタの代わりにランダムアク セスメモリ（RAM）を使用する代わりのアーキテクチャを、図13に示す。ここで 、経路長L(16)を乗じた最小必要格子変化ポインタ記憶（４ビット）に対応する ワイドデータワードを使用し（結果として、64ビットのワードサイズが生じる） 、すべての４つの経路におけるすべての前段状態に同時にアクセスすることがで きるようにし、逆追跡を１つの記号期間において行えるようにする。前記メモリ の深さまたは位置の数は、インタリーブ格子符号化記号ストリームの数に対応す る。集積回路において面積をあまり必要としないのに加えて、この装置は、前記 多重化データストリームを、各々がそれ自体のメモリアドレスを有し、なんらか の所望のシーケンスにおいてアクセスできるため、きわめて簡単に再位置決めす ることができるという利点を有する。したがって、どのようなありうるインタリ ーブシーケンスも、このシーケンスを使用してメモリにアクセスすることによっ て、 簡単に使用することができる。また、どのような所望の数のインタリーブ記号ス トリームも、単に前記メモリ深さを対応する位置の数に増加することによって使 用できる。 図13において、経路メモリRAM 100のＬの段を、４ビットの連続するグループ の形態とし、各グループを、上述したような現在残存経路の４つの前段状態用と する。各連続グループの出力を、逆追跡ユニットの入力部に並列に供給し、前記 経路メモリに前グループと同じく書き戻す。現在残存経路データを、第１逆追跡 ユニット103aに供給し、逆追跡ユニット103bないし103lに関する対応する逆追跡 データを、各逆追跡ユニットからその次段に渡す。最新グループを、すべてのグ ループによって形成されるデータワードの最上部とし、最古のグループを、この ようなデータワードの最下部とし、マルチプレクサ105の入力として取り扱う。 記号データがRAM 100内で位置を変えない、図13の可能な変更は、各連続グル ープによって増分する、逆追跡ユニット103aおよび103lの各々のための「ポイン タ」を供給することによって、現在残存経路の最近前段状態に関するグループの 追跡を保持することである。しかしながら、データ経路がわずかに単純になって も、追跡および出力ロジックは、より複雑になり、特に、前記１ビット前段状態 追跡ロジック素子の速度利点が失われる。したがって、このような変更は、図13 に示すPMUバージョンよりも不利である。 前記前符号化部分集合ビットの実際の復号化を行う必要はないが、（前記４つ の格子状態に対応する）４つの可能な値のうち１つの選択のみが、前記経路メモ リユニットによって行われる追跡の結果を使用する。しかしながら、これらのよ うなビットのすべてを、前記PMUの経路長Ｌにおけるのと同じ数の記号周期によ って遅延させる必要がある。前記12のインタリーブ記号ストリームを同様にみな さなければならないことから、前記PMUにおいて使用されるのと同じ量の記号記 憶が、前記部分集合ビットに必要であることは明らかである。したがって、前記 PMUに使用した記憶アーキテクチャを、前記部分集合ビットの記憶にも、各部分 集合ビットを常に１個のビットのみによって表わすことを除いて、用いることが できる。前記１ビット前段状態表現をPMUに使用した場合、前記部分集合ビット 用の記憶アーキテクチャは、前記PMUの記憶アーキテクチャと同じになる。加え て、図13に示すようなRAM依存記憶アーキテクチャを双方の場合において使用し た場合、双方の動作を1記号周期内に時間多重することができ、それによって、 ２倍の数のメモリ位置(24)を有する1個のメモリを使用し、双方の記憶機能を実 行することができる。アドレス復号化およびデータバッファロジックにおける節 約のため、２倍のサイズの１個のメモリは、集積回路において、より小さいが分 離したメモリよりも、かなり小さい面積しか必要としない。 本発明を、その特定の好適実施形態の参照と共に説明したが、当業者には、そ の種々の変形および適用を、以下の請求の範囲において規定した本発明の概念お よび範囲から逸脱することなしに、行うことができることは明らかであろう。

───────────────────────────────────────────────────── 【要約の続き】 適切なグループ化によって、１個の集積RAMとして実現 することを可能にする。また、前記ACS機能を、格子符 号状態の２つの互いに独立したグループに対して、２つ の別個のACSユニットによって行う。

Claims (1)

1. 【特許請求の範囲】 １．各々が複数のビットを有し、許容符号値の区分を有する格子符号化ディジタ ル記号の、複数Ｎのデータストリームの送信された時間インタリーブシーケン スによって与えられる受信データストリームを、ビタビアルゴリズムに従って 復号化するデコーダであって、 現在受信記号値と、格子符号のすべての可能な状態に対応する符号値との間 のブランチ距離を得るブランチ距離計算機（BMC）と、 前記BMCに結合され、前記ブランチ距離から、予め決められた数の逐次的に 前の受信記号値にさかのぼって、可能な前段格子符号状態の累積経路距離を得 て、前記累積経路距離を比較して、前記前段状態の各々に対して最もそれらし い残存経路を決定し、前記すべての残存経路のうち最適なものを選択する加算 −比較−選択（ACS）手段と、 前記ACS手段に結合され、連続記憶段を有する経路メモリユニット（PMU）と 、 前記ACS手段に結合され、前記残存経路を、予め決められた数の逐次的に前 の受信記号値の第１のものにさかのぼって決定し、これらから、前記逐次的に 前の受信記号値の第１のものの符号値を決定する逆追跡手段とを具えるデコー ダにおいて、 前記PMUの連続記憶段が、各々、連続前段格子符号状態に対するポインタを 記憶し、前記記憶段の数が、逐次的に前の記号値の予め決められた数に対応し 、前記PMUの各記憶段が、前記数Nの逐次データ記憶素子を具え、前記ACS手段 が、各々が数Nのデータ記憶素子を有する連続メモリ段を具えることを特徴と するデコーダ ２．請求の範囲１に記載のデコーダにおいて、 前記格子符号状態が複数の個々のグループに入り、前記グループのうちどの １つにおける現在符号状態に関しても、この符号状態のすべての可能な前段も 前記グループのうち同じものに入るようにし、 前記ACS手段が、前記個々のグループ用の個々のACSユニットを具え、各AC Sユニットが、その関連するグループに入るこれらの経路状態のみのブランチ 距離および経路距離において動作し、 それによって、前記ACSユニットの各々を、前記グループのすべてにおける 可能な格子状態のブランチ距離および経路距離において動作する１個のACSユ ニットよりも簡単な設計のものにしたことを特徴とするデコーダ。 ３．請求の範囲２に記載のデコーダにおいて、第１および第２グループに入る４ つの格子符号状態が存在し、前記ACS手段が、各々前記第１および第２グルー プ用の第１および第２ACSユニットを具えることを特徴とするデコーダ。 ４．請求の範囲１に記載のデコーダにおいて、前記PMUを集積ランダムアクセス メモリ（RAM）形態のものとし、前記PMUの記憶素子およびデータストアを、前 記RAMにおける個々の記憶位置としたことを特徴とするデコーダ。 ５．請求の範囲１に記載のデコーダにおいて、前記格子符号を、どの現在符号状 態も、比較的少数ｓの可能な前段符号状態からのみ生じることができ、前記PM Uの記憶段の数を、log₂s以上の最小の整数としたことを特徴とするデコーダ。 ６．請求の範囲５に記載のデコーダにおいて、前記格子符号状態が複数の個々の 符号状態に入り、前記グループのうちどの１つにおける現在符号状態に関して も、この符号状態のすべての可能な前段も前記グループのうち同じものに入る ようにし、それによって、前記PMUが、単純化した組み合わせ論理回路を使用 して、記憶すべきポインタを決定できるようにしたことを特徴とするデコーダ 。 ７．請求の範囲５に記載のデコーダにおいて、前記PMUを集積ランダムアクセス メモリ（RAM）形態のものとし、前記PMUの記憶素子およびデータストアを、前 記RAMにおける個々の記憶位置としたことを特徴とするデコーダ。 ８．請求の範囲６に記載のデコーダにおいて、前記PMUを集積ランダムアクセス メモリ（RAM）形態のものとし、前記PMUの記憶素子およびデータストアを、前 記RAMにおける個々の記憶位置としたことを特徴とするデコーダ。 ９．請求の範囲１に記載のデコーダにおいて、前記格子符号が、４つの可能な状 態のみを有することを特徴とするデコーダ。 10．請求の範囲６に記載のデコーダにおいて、前記格子符号が、４つの可能な状 態のみを有することを特徴とするデコーダ。 11．請求の範囲６に記載のデコーダにおいて、前記記憶素子の各々が１ビットを 記憶することを特徴とするデコーダ。 12．請求の範囲８に記載のデコーダにおいて、前記記憶素子の各々が１ビットを 記憶することを特徴とするデコーダ。 13．請求の範囲９に記載のデコーダにおいて、前記数N=12としたことを特徴とす るデコーダ。 14．ビデオデータを連続フィールドにおいて含み、各フィールドが連続セグメン トを有し、各セグメントが２ビットデータワードから得た格子符号化インタリ ーブ３ビット符号ワードの列を有し、各符号ワードの１ビットをデータワード の１ビットに対応して前符号化し、前記符号ワードの他の２ビットが４状態格 子符号にしたがって前記データワードの第２ビットを格子符号化することによ って生じ、各３ビット符号ワードが、各々２つの許容値を有する４つの部分集 合の内の１つに各々が対応する８つの可能な値の区分における値を表わし、前 記許容値を前記各符号ワードの前符号化ビットによって決定し、前記符号ワー ドをインタリーブして12の別個の時分割多重化符号ワードストリームを形成し た、ディジタル高品位テレビジョン（HDTV）ビデオ信号用受像機であって、該 受像機が、ビタビアルゴリズムに従って、前記格子符号化符号ワードの12のス トリームを復号化するデコーダを具え、前記デコーダが、 現在受信符号ワード符号値と、格子符号のすべての可能な状態に対応する符 号値との間のブランチ距離を得るブランチ距離計算機（BMC）と、 前記BMCに結合され、連続記憶段を有し、前記ブランチ距離から、予め決め られた数の逐次的に前の受信符号ワードにさかのぼって、可能な前段格子符号 状態の累積経路距離を得て、前記累積経路距離を比較して、前記前段状態の各 々に対して最もそれらしい残存経路を決定し、前記すべての残存経路のうち最 適なものを選択する加算−比較−選択（ACS）手段と、 前記ACS手段に結合され、連続記憶段を有する経路メモリユニット（PMU）と 、 前記ACS手段に結合され、前記残存経路を、予め決められた数の逐次的に前 の受信符号ワード値の第1のものにさかのぼって決定し、これらから、前記逐 次的に前の受信符号ワード値の第１のものの格子符号値を決定する逆追跡手段 とを具える受像機において、 前記PMUの連続記憶段が、各々、連続前段格子状態に対するポインタを記憶 し、前記記憶段の数が、逐次的に前の受信符号ワードの予め決められた数に対 応し、前記PMUおよびACS手段の各記憶段が、多重化符号ワードストリームの数 に対応する12の逐次的データ記憶素子を具えることを特徴とする受像機。 15．請求の範囲１４に記載の受像機において、 前記格子符号状態が複数の個々のグループに入り、前記グループのいずれに おける現在符号状態に関しても、この符号状態のすべての可能な前段も前記グ ループのうち同じものに入るようにし、 前記ACS手段が、第１および第２ACSユニットを具え、前記第１ACSユニット が、前記第１グループに入るこれらの格子状態のみのブランチ距離および経路 距離において動作し、前記第２ACSユニットが、前記第２グループに入るこれ らの格子状態のみのブランチ距離および経路距離において動作し、 それによって、前記ACSユニットの各々を、前記双方のグループにおける可 能な格子状態のブランチ距離および経路距離において動作する1個のACSユニッ トよりも簡単な設計のものにしたことを特徴とする受像機。 16．請求の範囲１４に記載の受像機において、前記PMUを集積ランダムアクセス メモリ（RAM）形態のものとし、前記PMUの記憶素子およびデータストアを、 前記RAMにおける個々の記憶位置としたことを特徴とする受像機。 17．請求の範囲１６に記載の受像機において、前記記憶素子の各々が1ビットを 記憶することを特徴とする受像機。 18．請求の範囲１４に記載の受像機において、前記逆追跡手段が、1ビットの形 態において前記残存経路の各々を記憶し、どの所定の逆追跡ステップにおける 最適残存経路も、次の前逆追跡ステップに通じる最適残存経路の２ビット評価 の１ビットのみに関して決定することを特徴とする受像機。 19．請求の範囲１４に記載の受像機において、前記BMCユニットがブランチ距離 を得る、逐次的に前に受信された符号ワードの前記数を、16に等しくしたこと を特徴とする受像機。 20．請求の範囲１９に記載の受像機において、前記逆追跡手段に含まれる組み合 わせ論理回路の伝播遅延を、前記格子符号状態の各部分集合につき１ビットの みを格納することによって、２分の１に減らしたことを特徴とする受像機。