CN113497672A - 应用在接收器中的交织码调制解码器及解码方法 - Google Patents

应用在接收器中的交织码调制解码器及解码方法 Download PDF

Info

Publication number
CN113497672A
CN113497672A CN202010342658.6A CN202010342658A CN113497672A CN 113497672 A CN113497672 A CN 113497672A CN 202010342658 A CN202010342658 A CN 202010342658A CN 113497672 A CN113497672 A CN 113497672A
Authority
CN
China
Prior art keywords
receiver
trace
length
test
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010342658.6A
Other languages
English (en)
Other versions
CN113497672B (zh
Inventor
石世一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faraday Technology Corp
Original Assignee
Faraday Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Faraday Technology Corp filed Critical Faraday Technology Corp
Publication of CN113497672A publication Critical patent/CN113497672A/zh
Application granted granted Critical
Publication of CN113497672B publication Critical patent/CN113497672B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/256—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/12—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0805—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability
    • H04L43/0817—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability by checking functioning
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Error Detection And Correction (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开了一种应用在接收器中的交织码调制解码器，其包含有分支计量单元、路径计量单元、追溯长度选择电路以及存活路径管理电路。在该交织码调制解码器的操作中，该分支计量单元用以接收多个输入码以产生多个分支信息，路径计量单元用以根据该多个分支信息以计算出多个存活路径，该追溯长度选择电路用以选择追溯长度，其中该追溯长度是根据该接收器的信号品质以决定，以及该存活路径管理电路用以将该多个存活路径回推该追溯长度，以产生输出码。

Description

应用在接收器中的交织码调制解码器及解码方法
技术领域
本发明是有关于交织码调制(Trellis-Coded-Modulation，TCM)解码器。
背景技术
千兆以太网络(1000BASE-T)接收器中通常系使用交织码调制解码器(以下简称为TCM解码器)来进行错误更正解码操作，而目前的TCM解码器在设计时都是具有固定的追溯长度(trace-back length)，亦即从目前所接收到的输入码往回推固定深度(固定周期长度)之后才输出所产生的输出码。上述的追溯长度/固定深度也直接反映出了接收器的延迟(latency)，亦即越长的追溯长度反映了越长的延迟。此外，由于接收器所接收到的信号品质并不固定，因此，为了确保TCM解码器的操作顺利，TCM解码器的追溯长度会设定的很长，因而让信号延迟变得更严重。
发明内容
因此，本发明的目的之一在于提出一种TCM解码器及相关的解码方法，其可以根据接收器的信号品质来决定出适合于TCM解码器的追溯长度，因此，由于追溯长度会根据接收器的信号品质来自动地调整大小，故可以减少不必要的接收信号延迟现象，以解决先前技术中所述的问题。
在本发明的一个实施例中，公开了一种应用在接收器中的TCM解码器，其包含有分支计量单元、路径计量单元、追溯长度选择电路以及存活路径管理电路。在该交TCM解码器的操作中，该分支计量单元用以接收多个输入码以产生多个分支信息，路径计量单元用以根据该多个分支信息以计算出多个存活路径，该追溯长度选择电路用以选择追溯长度，其中该追溯长度是根据该接收器的信号品质以决定，以及该存活路径管理电路用以将该多个存活路径回推该追溯长度，以产生输出码。
在本发明的另一个实施例中，公开了一种用于TCM解码器的解码方法，其包含有以下步骤：接收多个输入码以产生多个分支信息；根据该多个分支信息以计算出多个存活路径；选择追溯长度，其中该追溯长度是根据该接收器的信号品质以决定；以及将该多个存活路径回推该追溯长度，以产生输出码。
在本发明的另一个实施例中，公开了接收器，其中该接收器包含了前端电路、模数转换器、均衡器以及TCM解码器。在该接收器的操作中，该前端电路用以自网络线接收网络信号，该模数转换器用以将该网络信号转换为数字信号，该均衡器用以对该数字信号进行均衡操作以消除符号间干扰以产生多个输入码，以及该TCM解码器用以对该多个输入码进行解码操作以产生多个输出码，其中该TCM解码器所使用的追溯长度是根据该网络信号的信号品质所决定。
附图说明
图1是根据本发明的实施例的接收器的示意图。
图2是根据本发明的实施例的TCM解码器的示意图。
图3是本发明的实施例的决定追溯长度的示意图。
图4是根据本发明的实施例的一种用于TCM解码器的解码方法的流程图。
具体实施方式
图1是根据本发明的实施例的接收器100的示意图。如图1所示，接收器100系通过网络接头102以及网络线104以连接到电子装置106，其中网络接头102可以是符合8P8C(8position 8contact)规格的网络接头，例如RJ45接头(RJ45 connector)，且接收器100系可用来接收/处理千兆以太网络信号。此外，接收器100可以设置于任何具有网络功能的电子装置，且包含了前端电路110、模数转换器120、均衡器130以及采用维特比(Viterbi)演算法的TCM解码器140。
在接收器100的操作中，前端电路110对来自网络接头102的网络信号进行处理传送至模数转换器120来进行模数转换操作，以产生数字信号；接着，均衡器130对该数字信号进行均衡操作以消除符号间干扰(Inter-Symbol Interference，ISI)以产生多个输入码，TCM解码器用以对该多个输入码进行解码操作以产生多个输出码至后端的电路。在图1所示的实施例中，由于接收器100所接收到的网络信号的品质会因为电子装置106以及网络线104而有所变化，例如网络线104越长则信号品质可能越差，而短的网络线104则可能具有较佳的信号品质。因此，为了让接收器100的接收延迟可以最佳化，本实施例中的TCM解码器140会根据接收器100所接收到的信号品质来自动决定出一个最适合的追溯长度，以供TCM解码器140使用，其中接收器100的接收延迟指的是网络信号由前端电路110至TCM解码器140的输出端点的时间。由于TCM解码器140在接收器100的信号品质较佳时可以采用较短的追溯长度，故可以降低接收器100的接收延迟；而在接收器100的信号品质较差时可以采用较长的追溯长度以降低TCM解码器140的错误率。
图2是根据本发明的实施例的TCM解码器140的示意图。如图2所示，TCM解码器140包含分支计量单元210、路径计量单元220、追溯长度选择电路230及存活路径管理电路240。关于TCM解码器140的操作，在接收器100与电子装置106开建立网络连线时，例如接收器100所处的电子装置刚刚开机并进行初始化操作，接收器100自电子装置106接收多个测试信号，且此时均衡器130根据该多个测试信号以进行训练来进行参数设定。此外，分支计量单元210根据均衡器130所产生的多个测试输入码来产生多个测试分支信息，路径计量单元220根据多个测试分支信息以计算出多个测试存活路径，存活路径管理电路240根据该多个测试存活路径以决定出该多个测试存活路径的收敛长度，以供追溯长度选择电路230决定出追溯长度。详细来说，请参考图3所示的决定追溯长度的示意图，假设TCM解码器140所接收到的输入码依序为“11”、“10”、“11”、“00”、“01”、“10”，第一行为路径00、第二行为路径01、第三行为路径10、第四行为路径11、且每一个区块表示一个状态。在附图的部分状态中，其会根据目前所接收到的输入码来决定出对应的测试分支信息，亦即要指向的状态，以第一个输入码“11”为例，分支计量单元210根据输入码“11”来决定出路径00的测试分支信息为指向路径10的状态；以第二个输入码“10”为例，分支计量单元210根据输入码“10”来决定出路径10的测试分支信息为指向路径01以及路径11的状态…以此类推。需注意的是，上述关于分支信息涉及较复杂的计算，再加上分支信息的计算已为本领域具有通常知识者所知，且也非本发明的重点；另外，图3中每一个状态所标记的数字仅为计算过程所需，且也非本发明的重点，故这些相关内容在本说明书中不另外赘述。
接着，路径计量单元220根据多个测试分支信息以计算出多个测试存活路径，其中多个测试存活路径可以如图3所示的粗箭头所示。详细来说，在图3的例子中，路径00的每一个状态若是指向路径00的状态，则代表的对应的输出码为“00”；路径00的每一个状态若是指向路径10的状态，则代表的对应的输出码为“11”；路径01的每一个状态若是指向路径00的状态，则代表的对应的输出码为“10”；路径01的每一个状态若是指向路径10的状态，则代表的对应的输出码为“01”；路径10的每一个状态若是指向路径01的状态，则代表的对应的输出码为“11”；路径10的每一个状态若是指向路径11的状态，则代表的对应的输出码为“00”；路径11的每一个状态若是指向路径01的状态，则代表的对应的输出码为“01”；以及路径11的每一个状态若是指向路径11的状态，则代表的对应的输出码为“10”。路径计量单元220可以由目前所处理阶段的四个状态来往回推算，以得到四个存活路径，其中路径00的存活路径由左而右分别对应到输出码(11,11,10,00,00)，路径01的存活路径由左而右分别对应到输出码(11,00,01,01,00)，路径10的存活路径由左而右分别对应到输出码(11,11,10,00,11)，路径11的存活路径由左而右分别对应到输出码(11,00,01,01,00)。
接着，由于上述的四个存活路径在回推四个输入码后便会收敛至单一个状态(亦即，路径10的由左至右的第二个状态)，因此，存活路径管理电路240可以根据上述的四测试存活路径来决定出收敛长度为“4”。需注意的是，上述步骤系会根据依序输入的输入码来重复的执行，亦即存活路径管理电路240最终所决定的收敛长度是根据先前计算出的多个收敛长度来决定的，例如选择该多个收敛长度中最长的一个。
接着，而追溯长度选择电路230便可以根据存活路径管理电路240所决定的收敛长度来决定出追溯长度，例如追溯长度可以等同于收敛长度，或是追溯长度可以略高于收敛长度。
在追溯长度选择电路230决定出追溯长度之后，针对接收器100后续所接收的网络信号(资料信号)，分支计量单元210根据均衡器130所产生的多个输入码来产生多个分支信息，路径计量单元220根据多个测试分支信息以计算出多个测试存活路径，存活路径管理电路230将该多个存活路径回推该追溯长度，以产生输出码。同样以图3为例来进行说明，假设追溯长度为“4”，则由目前处理阶段回推四个输入码则是路径10的由左至右的第二个状态，而此状态是由路径00的状态所指向的(亦即，对应到输出码“11”)，因此当TCM解码器140目前处理完第五个输入码“01”时，便可以产生对应到第一个输入码“11”的输出码“11”至后端电路。如上所述，由于存活路径管理电路240可以根据所决定的追溯长度来进行解码操作，故可以在成功解码的情形下尽可能地减少接收延迟。
另一方面，以图3为例来另外进行说明，四个存活路径在回推四个输入码后便会收敛至单一个状态，(亦即，路径10的由左至右的第二个状态，而若是继续往左侧回推的话(亦即，增加追溯长度)，也只会得到单一个状态及相同的输出码，因此，上述实施例根据信号品质来决定出追溯长度的技术可以确实减少没有必要的回推计算，并降低接收器100的接收延迟。
需注意的是，本发明的重点在于根据信号品质来自动地决定出TCM解码器140中的追溯长度，而并非是在于TCM解码器140中的状态及指向的内容，因此，图3所示的内容仅是用来作为范例说明以供本领域具有通常知识者能了解本实施例的决定追溯长度的概念，而并非是作为本发明的限制。
在本实施例中，TCM解码器140只有在接收器100与电子装置106建立网络连线时才会决定追溯长度，以供后续使用，亦即在接收器100接收资料信号的过程中均不会再重新决定出新的追溯长度。在另一实施例中，当接收器100处于闲置状态时，TCM解码器140亦可以自电子装置106接收其他信号以决定出新的追溯长度。
图4是根据本发明的实施例的一种用于TCM解码器的解码方法的流程图。一并参考以上实施例所述，图4的流程如下所述。
步骤400：流程开始。
步骤402：接收多个输入码以产生多个分支信息。
步骤404：根据该多个分支信息以计算出多个存活路径。
步骤406：选择追溯长度，其中该追溯长度是根据该接收器的信号品质以决定。
步骤408：将该多个存活路径回推该追溯长度，以产生输出码。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
【符号说明】
100:接收器
102:网络接头
104:网络线
106:电子装置
110:前端电路
120:模数转换器
130:均衡器
140:TCM解码器
210:分支计量单元
220:路径计量单元
230:追溯长度选择电路
240:存活路径管理电路
400～408:步骤

Claims (12)

1.一种应用在接收器中的交织码调制(Trellis-Coded-Modulation，TCM)解码器，包含有：
分支计量单元，用以接收多个输入码以产生多个分支信息；
路径计量单元，用以根据该多个分支信息以计算出多个存活路径；
追溯长度选择电路，用以选择追溯长度，其中该追溯长度是根据该接收器的信号品质以决定；以及
存活路径管理电路，用以将该多个存活路径回推该追溯长度，以产生输出码。
2.根据权利要求1所述的交织码调制解码器，其中该接收器用以接收来自网络线的网络信号，且该追溯长度选择电路根据该网络信号的该信号品质以决定出该追溯长度。
3.根据权利要求2所述的交织码调制解码器，其中在该接收器通过该网络线与电子装置连线时，该追溯长度选择电路根据该电子装置所传送的多个测试信号的该信号品质以决定出该追溯长度。
4.根据权利要求3所述的交织码调制解码器，其中当该接收器通过该网络线与该电子装置连线时，该分支计量单元根据该多个测试信号所产生的多个测试输入码来产生多个测试分支信息，该路径计量单元根据该多个测试分支信息以计算出多个测试存活路径，以及该存活路径管理电路根据该多个测试存活路径以决定出该多个测试存活路径的收敛长度，以供决定出该追溯长度。
5.根据权利要求1所述的交织码调制解码器，其中该接收器是支持千兆以太网络。
6.一种用于交织码调制(Trellis-Coded-Modulation，TCM)解码器的解码方法，包含有：
接收多个输入码以产生多个分支信息；
根据该多个分支信息以计算出多个存活路径；
选择追溯长度，其中该追溯长度是根据该接收器的信号品质以决定；以及
将该多个存活路径回推该追溯长度，以产生输出码。
7.根据权利要求6所述的解码方法，其中该交织码调制解码器位于接收器中，且选择该追溯长度的步骤包含有：
根据来自网络线的网络信号的该信号品质以决定出该追溯长度。
8.根据权利要求7所述的解码方法，其中该网络信号系在该接收器通过该网络线与电子装置连线时，由该电子装置所传送至该接收器的多个测试信号。
9.根据权利要求8所述的解码方法，其中选择该追溯长度的步骤包含有：
当该接收器通过该网络线与该电子装置连线时：
根据该多个测试信号所产生的多个输入码来产生多个测试分支信息；
根据该多个测试分支信息以计算出多个测试存活路径，
根据该多个测试存活路径以决定出该多个测试存活路径的收敛长度，以供决定出该追溯长度。
10.一种接收器，包含有：
前端电路，用以自网络线接收网络信号；
模数转换器，用以将该网络信号转换为数字信号；
均衡器，用以对该数字信号进行均衡操作以消除符号间干扰(Inter-SymbolInterference，ISI)，以产生多个输入码；以及
交织码调制(Trellis-Coded-Modulation，TCM)解码器，用以对该多个输入码进行解码操作以产生多个输出码，其中该交织码调制解码器所使用的追溯长度是根据该网络信号的信号品质所决定。
11.根据权利要求10所述的接收器，其中该交织码调制解码器包含有：
分支计量单元，用以接收多个输入码以产生多个分支信息；
路径计量单元，用以根据该多个分支信息以计算出多个存活路径；
追溯长度选择电路，用以根据该网络信号的信号品质以选择该追溯长度；以及
存活路径管理电路，用以将该多个存活路径回推该追溯长度，以产生该多个输出码中的输出码。
12.根据权利要求11所述的接收器，其中当该接收器通过该网络线与电子装置建立连线时，该接收器自该电子装置接收多个测试信号以供该均衡器进行参数设定；以及该分支计量单元根据该多个测试信号所产生的多个输入码来产生多个测试分支信息，该路径计量单元根据该多个测试分支信息以计算出多个测试存活路径，以及该存活路径管理电根据该多个测试存活路径以决定出该多个测试存活路径的收敛长度，以供决定出该追溯长度。
CN202010342658.6A 2020-04-01 2020-04-27 应用在接收器中的交织码调制解码器及解码方法 Active CN113497672B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109111207 2020-04-01
TW109111207A TWI729755B (zh) 2020-04-01 2020-04-01 接收器與應用在接收器中的交織碼調變解碼器及相關的解碼方法

Publications (2)

Publication Number Publication Date
CN113497672A true CN113497672A (zh) 2021-10-12
CN113497672B CN113497672B (zh) 2023-11-07

Family

ID=77517480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010342658.6A Active CN113497672B (zh) 2020-04-01 2020-04-27 应用在接收器中的交织码调制解码器及解码方法

Country Status (3)

Country Link
US (1) US11290309B2 (zh)
CN (1) CN113497672B (zh)
TW (1) TWI729755B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI729755B (zh) * 2020-04-01 2021-06-01 智原科技股份有限公司 接收器與應用在接收器中的交織碼調變解碼器及相關的解碼方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1476176A (zh) * 2002-08-14 2004-02-18 联发科技股份有限公司 维特比解码器的解码电路与方法
JP2004260391A (ja) * 2003-02-25 2004-09-16 Sharp Corp 畳み込み符号の最尤復号器および最尤復号方法
US7035356B1 (en) * 2000-11-03 2006-04-25 Altera Corporation Efficient method for traceback decoding of trellis (Viterbi) codes
US20060168501A1 (en) * 2005-01-27 2006-07-27 Samsung Electronics Co., Ltd. Viterbi decoder for executing trace-back work in parallel and decoding method
JP2011035568A (ja) * 2009-07-30 2011-02-17 Ricoh Co Ltd 受信装置
CN102123009A (zh) * 2011-03-18 2011-07-13 京信通信系统（广州）有限公司 一种动态维特比解码方法及装置
US20130028299A1 (en) * 2011-07-26 2013-01-31 Himax Media Solutions, Inc. Adaptive ethernet transceiver with joint decision feedback equalizer and trellis decoder
CN106487392A (zh) * 2015-08-24 2017-03-08 北京航空航天大学 降采样译码方法和装置
US10277433B1 (en) * 2017-11-15 2019-04-30 Analog Devices Global Unlimited Company Method to improve latency in an ethernet PHY device

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1260143A (en) * 1986-02-24 1989-09-26 Atsushi Yamashita Path trace viterbi decoder
US4823346A (en) * 1986-04-16 1989-04-18 Hitachi, Ltd. Maximum likelihood decoder
US5150369A (en) * 1989-06-13 1992-09-22 Costa Tony M High-speed convolutional decoder
EP0656712A1 (en) * 1993-11-16 1995-06-07 AT&T Corp. Viterbi equaliser using variable length tracebacks
US5490178A (en) * 1993-11-16 1996-02-06 At&T Corp. Power and time saving initial tracebacks
JP2996615B2 (ja) * 1996-01-08 2000-01-11 松下電器産業株式会社 ビタビ復号装置及びその方法
KR100230275B1 (ko) * 1997-02-21 1999-11-15 윤종용 고해상도 텔레비젼 수신기의 tcm 복호기 및 그 복호방법
US20060262832A1 (en) * 1997-03-12 2006-11-23 Interdigital Technology Corporation Convolutionally encoding and decoding multiple data streams
KR100212854B1 (ko) * 1997-03-31 1999-08-02 전주범 트렐리스 디코더에서의 디인터리빙 및 출력 처리 장치
US6263473B1 (en) * 1997-04-07 2001-07-17 Matsushita Electric Industrial Co., Ltd. Viterbi decoder and Viterbi decoding method
US6452985B1 (en) * 1998-03-18 2002-09-17 Sony Corporation Viterbi decoding apparatus and Viterbi decoding method
US6690750B1 (en) * 1999-12-23 2004-02-10 Texas Instruments Incorporated Flexible Viterbi decoder for wireless applications
JP3271663B2 (ja) * 1999-06-15 2002-04-02 日本電気株式会社 ビタビ復号装置
US6327317B1 (en) * 1999-09-10 2001-12-04 Telefonaktiebolaget Lm Ericsson (Publ) Combined equalization and decoding techniques
US6654929B1 (en) * 1999-10-01 2003-11-25 Matsushita Electric Industrial Co., Ltd. Viterbi decoder and Viterbi decoding method
US7225393B2 (en) * 1999-10-01 2007-05-29 Matsushita Electric Industrial Co., Ltd. Viterbi decoder and Viterbi decoding method
US6487694B1 (en) * 1999-12-20 2002-11-26 Hitachi America, Ltd. Method and apparatus for turbo-code decoding a convolution encoded data frame using symbol-by-symbol traceback and HR-SOVA
US6901118B2 (en) * 1999-12-23 2005-05-31 Texas Instruments Incorporated Enhanced viterbi decoder for wireless applications
US6999521B1 (en) * 1999-12-23 2006-02-14 Lucent Technologies Inc. Method and apparatus for shortening the critical path of reduced complexity sequence estimation techniques
US6601215B1 (en) * 2000-02-01 2003-07-29 Agere Systems Inc. Traceback buffer management for VLSI Viterbi decoders
US6591395B1 (en) * 2000-06-18 2003-07-08 Silicon Integrated Systems Corporation Memory reduction techniques in a viterbi decoder
CA2353019A1 (en) * 2000-07-14 2002-01-14 Pmc Sierra Limited Minimum error detection in a viterbi decoder
US6788750B1 (en) * 2000-09-22 2004-09-07 Tioga Technologies Inc. Trellis-based decoder with state and path purging
FR2821217B1 (fr) * 2001-02-21 2003-04-25 France Telecom Procede et systeme de codage-decodage iteratif de flux de donnees numeriques codees par combinaisons spatio-temporelles, en emission et reception multiple
KR100437697B1 (ko) * 2001-07-19 2004-06-26 스프레드텔레콤(주) 다수준 격자부호변조방식의 복호 방법 및 장치
US7173985B1 (en) * 2002-08-05 2007-02-06 Altera Corporation Method and apparatus for implementing a Viterbi decoder
US7564930B1 (en) * 2002-08-05 2009-07-21 Altera Corporation Method and apparatus for implementing a traceback processor for trellis decoding in a Viterbi decoder
CN100479515C (zh) * 2003-02-11 2009-04-15 韩国电子通信研究院 用于数字电视的判定反馈均衡器及其方法
US7522679B2 (en) * 2003-10-01 2009-04-21 Paradyne Corporation System and method for adapting to a change in constellation density while receiving a signal
US7331013B2 (en) * 2004-02-18 2008-02-12 Nvidia Corporation Viterbi decoder with survivor bits stored to support look-ahead addressing
WO2005117272A1 (ja) * 2004-05-27 2005-12-08 Matsushita Electric Industrial Co., Ltd. ビタビ復号装置、およびビタビ復号方法
KR100725931B1 (ko) * 2004-12-17 2007-06-11 한국전자통신연구원 하이브리드 역추적 장치 및 그를 이용한 고속 비터비 복호시스템
US7404139B2 (en) * 2005-01-21 2008-07-22 Freescale Semiconductor, Inc. Decoder with M-AT-A-Time Traceback
JP2007174561A (ja) * 2005-12-26 2007-07-05 Fujitsu Ltd ビタビ復号装置
US7561641B2 (en) * 2006-02-06 2009-07-14 Tatung Company Method of Viterbi decoding with reduced butterfly operation
JP4815228B2 (ja) * 2006-02-09 2011-11-16 富士通株式会社 ビタビ復号回路および無線機
US7657825B2 (en) * 2006-09-13 2010-02-02 Harris Corporation Programmable trellis decoder and associated methods
US7676736B2 (en) * 2006-09-13 2010-03-09 Harris Corporation Programmable continuous phase modulation (CPM) decoder and associated methods
US7831892B2 (en) * 2007-01-20 2010-11-09 Harris Corporation Generic, reduced state, maximum likelihood decoder
US8301990B2 (en) * 2007-09-27 2012-10-30 Analog Devices, Inc. Programmable compute unit with internal register and bit FIFO for executing Viterbi code
TWI351182B (en) * 2008-02-22 2011-10-21 Ralink Technology Corp Power-saving method for use with viterbi decoder and bit processing circuit of wireless receiver
JP2010206570A (ja) * 2009-03-04 2010-09-16 Sony Corp 復号装置、復号方法
US8904266B2 (en) * 2010-08-10 2014-12-02 Nxp, B.V. Multi-standard viterbi processor
KR101612294B1 (ko) * 2011-02-15 2016-04-15 삼성전자주식회사 통신 시스템에서 복호화를 위한 장치 및 방법
US8891695B2 (en) * 2012-04-30 2014-11-18 National Instruments Corporation Maximizing the viterbi winning path metric to estimate carrier phase offset in continuous phase modulated signals
US10256845B1 (en) * 2018-02-26 2019-04-09 International Business Machines Corporation Symbol timing recovery based on speculative tentative symbol decisions
TWI729755B (zh) * 2020-04-01 2021-06-01 智原科技股份有限公司 接收器與應用在接收器中的交織碼調變解碼器及相關的解碼方法
US11165446B1 (en) * 2020-11-05 2021-11-02 Nxp B.V. Parallel backtracking in Viterbi decoder

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7035356B1 (en) * 2000-11-03 2006-04-25 Altera Corporation Efficient method for traceback decoding of trellis (Viterbi) codes
CN1476176A (zh) * 2002-08-14 2004-02-18 联发科技股份有限公司 维特比解码器的解码电路与方法
JP2004260391A (ja) * 2003-02-25 2004-09-16 Sharp Corp 畳み込み符号の最尤復号器および最尤復号方法
US20060168501A1 (en) * 2005-01-27 2006-07-27 Samsung Electronics Co., Ltd. Viterbi decoder for executing trace-back work in parallel and decoding method
JP2011035568A (ja) * 2009-07-30 2011-02-17 Ricoh Co Ltd 受信装置
CN102123009A (zh) * 2011-03-18 2011-07-13 京信通信系统（广州）有限公司 一种动态维特比解码方法及装置
US20130028299A1 (en) * 2011-07-26 2013-01-31 Himax Media Solutions, Inc. Adaptive ethernet transceiver with joint decision feedback equalizer and trellis decoder
CN106487392A (zh) * 2015-08-24 2017-03-08 北京航空航天大学 降采样译码方法和装置
US10277433B1 (en) * 2017-11-15 2019-04-30 Analog Devices Global Unlimited Company Method to improve latency in an ethernet PHY device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
游余新, 王进祥, 来逢昌, 叶以正: "高速低功耗维特比译码器的设计与实现", 计算机研究与发展, no. 02 *
薛莲;: "MIMO-OFDM系统二相ACS前向回溯基4 Viterbi译码器设计与实现", 科技通报, no. 09 *

Also Published As

Publication number Publication date
US20210314202A1 (en) 2021-10-07
US11290309B2 (en) 2022-03-29
TW202139609A (zh) 2021-10-16
TWI729755B (zh) 2021-06-01
CN113497672B (zh) 2023-11-07

Similar Documents

Publication Publication Date Title
JP3290989B2 (ja) コード分割多元接続システム適用に対する多重レートシリアルビタビ復号器
US6088404A (en) Method and apparatus for decoding trellis code data
EP1236282A1 (en) Reduced search symbol estimation algorithm
JPH1051780A (ja) トレリス符号化されたビデオ・データを処理するためのシステムおよび方法
US7500167B2 (en) BER calculation device for calculating the BER during the decoding of an input signal
EP2339757B1 (en) Power-reduced preliminary decoded bits in viterbi decoder
US8009773B1 (en) Low complexity implementation of a Viterbi decoder with near optimal performance
CN113497672B (zh) 应用在接收器中的交织码调制解码器及解码方法
KR101212856B1 (ko) 통신 시스템에서 데이터를 복호하는 방법 및 장치
JP2009268107A (ja) 遅延判定帰還型系列推定器と方法
EP1195909A1 (en) Method and apparatus for demodulation
US6782060B2 (en) Method and apparatus for generating reliability information for channel decoding in a radio receiver
EP0748057B1 (en) Bit error counting method and counter
JPH07254861A (ja) ヴィタビ復号方法及び畳み込み符号化伝送方法
JP4606852B2 (ja) ビタービデコーダーを簡素化する方法
JP3155728B2 (ja) ビタビ復号信号の同期／非同期の判断方法および装置
JP2560893B2 (ja) データ信号受信装置
US6075822A (en) Traceback device of a trellis decoder
US20030194025A1 (en) Viterbi decoder and method using sequential two-way add-compare-select operations
US7844279B2 (en) Method for measuring radio channel quality and related equipment
JP3120342B2 (ja) ビタビ復号器
JP2001024523A (ja) 復号器
KR20010040891A (ko) 디코더 및 디코딩 방법
JP2002077281A (ja) 復号装置及び復号方法
JPH07283741A (ja) ビタビ復号法およびビタビ復号器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant