JP2002077281A

JP2002077281A - 復号装置及び復号方法

Info

Publication number: JP2002077281A
Application number: JP2000256428A
Authority: JP
Inventors: Kazuhisa Funamoto; 一久舟本; Tamotsu Ikeda; 保池田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-08-25
Filing date: 2000-08-25
Publication date: 2002-03-15

Abstract

(57)【要約】【課題】本来正確に同期がとられていたにもかかわら
ず誤って同期が外れた判断したとしても、メインデータ
パス上のデータには欠損を生じさせないでパンクチャド
ブロック同期を行う。【解決手段】メインデータパスとは別のパスに設けら
れたブロック同期回路５は、デパンクチャを行うための
符号化方式並びにブロック境界の決定を行う。ブロック
同期回路５は、符号化方式並びにパンクチャド符号のブ
ロック境界を設定して、設定した符号化方式並びにブロ
ック境界に対応したシンドロームを算出する。そして、
算出したシンドロームに基づきブロック誤り率を算出
し、算出して得られたブロック誤り率に基づいて符号化
方式並びにブロック境界を決定する。これらが決定され
ると、メインパス上のデパンクチャ回路に設定される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パンクチャ符号化
がされたＩＱデータ系列を復号する復号装置及び復号方
法に関するものである。

【０００２】

【従来の技術】まず、デジタル直交変調を行ってデジタ
ルデータの伝送をする場合の一般的な伝送モデルについ
て説明をする。図１７は、一般的なデジタル伝送モデル
を示すブロック図である。

【０００３】送信系Ｔｘは、リード・ソロモン（ＲＳ）
符号化器１１と、インタリーバ１２と、畳み込み符号化
器１３と、パンクチャ器１４と、変調器１５と備えて構
成される。

【０００４】ＲＳ符号化器１１には、情報源から供給さ
れたデータ系列、例えば、ＭＰＥＧトランスポートスト
リーム等のデータ系列が入力される。ＲＳ符号化器１１
は、入力されたデータ系列に対してリード・ソロモン符
号化処理を行い、所定のデータブロック単位（例えば、
トランスポートパケット単位）で、パリティを付与す
る。ＲＳ符号化器１１から出力されたデータは、インタ
ーリーバ１２に送られる。

【０００５】インターリーバ１２は、ブロックインタリ
ーブ処理や畳み込みインタリーブ処理といった処理方式
によって入力されたデータ系列を並べ換える。インタリ
ーブ処理されたデータは、畳み込み符号化器１３に送ら
れる。

【０００６】畳み込み符号化器１３は、入力されたデー
タ系列に対して畳み込み符号化をする。畳み込み符号化
をされたデータは、パンクチャ器１４に送られる。な
お、畳み込み符号化に代えて、トレリス符号化が採用さ
れる場合もある。

【０００７】パンクチャ器１４は、元となる畳み込み符
号に対して、いくつかのビットを消去して、より高い符
号化率のパンクチャド符号を生成する。パンクチャド符
号化されたデータは、変調器１５に送られる。

【０００８】変調器１５は、入力されたデータを、ＩＱ
座標（直交座標）上にマッピングし、Ｉ信号、Ｑ信号を
出力する。そして、変調器１５は、Ｉ信号及びＱ信号を
変調信号として、搬送波を直交変調する。変調すること
によりＲＦ信号が伝送系Ｃｈａｎｎｅｌに送出される。

【０００９】伝送系Ｃｈａｎｎｅｌは、例えば、デジタ
ル衛星放送、デジタル通信衛星放送、デジタル地上波放
送、光ファイバケーブルといった伝送メディアである。
この伝送系は、伝送信号にノイズを付加する加算器２１
を備えた伝送路としてモデル化される。送信系Ｔｘから
伝送された伝送信号は、この伝送路によってノイズが付
加されて受信系Ｒｘに受信されることとなる。

【００１０】受信系Ｒｘは、復調器３１と、デパンクチ
ャ器３２と、ビタビ復号器３３と、デインタリーバ３４
と、ＲＳ復号器３５とを備えて構成される。

【００１１】復調器３１には、例えばアンテナ等で受信
して得られたＲＦ信号が入力される。復調器３１は、Ｒ
Ｆ信号に搬送波信号を乗算して、直交変調信号であるＩ
信号、Ｑ信号を復調する。また、この復調部３１は、搬
送波の同期処理やシンボルタイミングの同期処理等も行
う。復調されたＩ信号、Ｑ信号は、シリアル化されてデ
パンクチャ器３２に送られる。

【００１２】デパンクチャ器３２は、パンクチャド処理
により消失したビット位置に、ダミーデータを挿入す
る。ダミーデータが挿入されたデータは、ビタビ復号器
３３に送られる。

【００１３】ビタビ復号器３３は、入力されたデータ系
列に対して、ビタビ復号を行う。ビタビ復号がされたデ
ータ系列は、デインタリーバ３４に送られる。

【００１４】デインタリーバ３４は、送信側のインター
リーバ１２で行われたインターリーブ処理と逆の規則に
従い、データを並び替える。デインタリーブされたデー
タは、ＲＳ復号器３５に送られる。

【００１５】ＲＳ復号器３５は、所定のデータブロック
単位（例えば、トランスポートパケット単位）で付加さ
れているパリティに基づき、リード・ソロモン復号処理
を行い、所定のデータ系列、例えば、ＭＰＥＧトランス
ポートストリーム等のデータ系列を出力する。

【００１６】このようなデジタル伝送モデルでは、送信
側では畳み込み符号化（或いはトレリス符号化）及びパ
ンクチャ処理がされ、受信側ではビタビ復号及びデパン
クチャ処理がされる。そして、さらに、伝送するデータ
内容や伝送路の状態等に応じて、デジタルデータの変調
方式が適応的に切り換えられたり、また、パンクチャ処
理による符号化化方式が切り換えられたりすることが多
い。

【００１７】例えば、日本におけるＢＳデジタル放送方
式では、その変調方式として、ＢＰＳＫ、ＱＰＳＫ、８
ＰＳＫといった方式が動的に切り換えられ、パンクチャ
ド符号の符号化率としては、１／２、２／３、３／４、
５／６、７／８といった符号化率が採用される。また、
日本におけるＣＳデジタル放送方式では、変調方式はＱ
ＰＳＫで固定であるが、パンクチャド符号の符号化率は
１／２、２／３、３／４、５／６、７／８といった符号
化率が採用される。

【００１８】つぎに、ＣＳデジタル放送で採用される畳
み込み符号化器について説明をする。

【００１９】図１８に、ＣＳデジタル放送で採用される
畳み込み符号化器１３の構成を示す。

【００２０】畳み込み符号化器１３は、６個の遅延素子
４２〜４７から構成されるシフトレジスタ４１と、第１
のＥＸＯＲ回路４８と、第２のＥＸＯＲ回路４９とから
構成される。

【００２１】入力データＣｘは、インタリーバ１２から
入力されるデータである。

【００２２】シフトレジスタ４１を構成する各遅延素子
４２〜４７は、入力データＣｘが１ビット毎に時系列に
入力され、全体で６ビット分のデータを格納する。そし
て、シフトレジスタ４１は、格納しているデータを１ビ
ット単位でシフトさせていく。

【００２３】第１のＥＸＯＲ回路４８は、入力データＣ
ｘと、遅延素子４１（１ビット目）の出力データと、遅
延素子４３（２ビット目）の出力データと、遅延素子４
４（３ビット目）の出力データと、遅延素子４７（６ビ
ット目）の出力データとのＥＸＯＲ演算を行い、データ
Ｃ０を出力する。

【００２４】第２のＥＸＯＲ回路４９は、入力データＣ
ｘと、遅延素子４３（２ビット目）の出力データと、遅
延素子４４（３ビット目）の出力データと、遅延素子４
６（５ビット目）の出力データと、遅延素子４７（６ビ
ット目）の出力データとのＥＸＯＲ演算を行い、データ
Ｃ１を出力する。

【００２５】畳み込み符号化器１３は、以上のような演
算を行うことによって、符号化率１／２の畳み込み符号
化データＣ１，Ｃ２を生成する。そして、このように畳
み込み符号化された結果得られた畳み込み符号化データ
Ｃ１、Ｃ２は、パンクチャ器１４に送られる。

【００２６】つぎに、ＣＳデジタル放送で採用されるパ
ンクチャ器について説明をする。

【００２７】図１９に、ＣＳデジタル放送で採用される
パンクチャパタンを示す。図１９では、×で記述した位
置のビットが消失され、○で記述した位置のビットは後
段に伝送されることを示している。

【００２８】パンクチャ器１４では、指定された符号化
方式に対応したパンクチャパタン（図１９）を参照し、
所定のデータブロック単位（パンクチャブロック）毎
に、畳み込み符号化して得られたデータの一部分を消去
していく。

【００２９】すなわち、パンクチャド処理は、ある畳み
込み符号化の符号化率ｋ／ｎ（ＣＳデジタル放送の場
合、１／２）に対して、ｃ個のビットから構成されるパ
ンクチャブロックのうちｌ個のビットを消失させること
によって、符号化率ｃｋ／ｎ（ｃ−ｌ）を得ることが
できる。このような符号化率を、様々なＣ／Ｎ環境に応
じて適応的に切り換えることによって、高効率なデータ
伝送を実現できることになる。

【００３０】ところで、パンクチャド畳み込み符号化を
されたデータを送信した場合、受信側では、変調方式及
びパンクチャド畳み込み符号の符号化方式（変調／符号
化方式）の特定、並びに、パンクチャ処理がされたデー
タブロック（パンクチャブロック）の境界の特定をしな
ければ、正しい位置にダミーデータを挿入することがで
きない（つまり、図１９に示した消失ビットの位置に正
確にダミーデータを挿入することができない。）。従っ
て、受信側では、データを正確に復号するため、変調／
符号化方式の特定及びパンクチャブロックの境界の特定
をしなければならない。変調／符号化方式の特定及びパ
ンクチャブロックの境界の特定を行うことを、パンクチ
ャブロック同期という。

【００３１】パンクチャブロック同期を行うための方法
としては、一般に、特定のデータ系列を検出して行う方
法と、復号データの誤り率の推定値に基づき行う方法と
がある。

【００３２】特定のデータ系列を検出して行う方法は、
送信側で、パンクチャブロックの先頭、或いは、ある特
定のデータブロック毎に特定のデータ系列（同期コー
ド）を付加するとともに、変調／符号化方式を特定する
情報を伝送データに記述しておくことによって、パンク
チャブロック同期をとっている。例えば、ＢＳデジタル
放送方式では、このようなパンクチャブロック同期方式
を採用している。

【００３３】それに対して、特定のデータ系列等が伝送
データに付加されていない場合には、復号データの誤り
率の推定値に基づきパンクチャブロック同期を行うこと
となる。復号データの誤り率の推定値に基づきパンクチ
ャブロック同期を行う方法は、受信側で、適当な変調／
符号化方式を設定し、さらに、適当なブロック境界を設
定して、それに従って復号をし、その復号結果の誤り率
を推定する。そして、この変調／符号化方式及びフロッ
ク境界を適宜変更しながら、誤り率が最も低い（或い
は、ある一定の閾値より低い）変調／符号化方式及びブ
ロック境界を探し出す。そして、最終的に、１つの変調
／符号化方式及びブロック境界を決定し、決定した変調
／符号化方式並びにブロック境界によって以後復号する
ようにする。例えば、ＣＳデジタル放送方式では、この
ような復号データの誤り率の推定値に基づきパンクチャ
ブロック同期を行う方法を採用することとなる。

【００３４】復号データの誤り率の推定値に基づきパン
クチャブロックの同期処理を行う具体的な処理方法とし
て、従来より、ビタビ復号器のブランチメトリックを用
いる方法が知られている。

【００３５】ビタビ復号器では、ブランチメトリックを
算出して、そのブランチメトリックを累積し、その累積
したブランチメトリックが最も小さい古い情報ビットを
取り出していく。この際、ハードウェア（メモリ）によ
って表現ができるブランチメトリックの値には限界があ
るため、ある一定の条件で、ブランチメトリックを格納
しているメモリ内部の値の正規化処理が行われる。一定
の条件とは、例えば、全てのブランチメトリックがある
一定の値を超えた場合、全てのブランチメトリックから
ある一定の値を引く、といった正規化処理や、全てのブ
ランチメトリックがある一定の値を超えた場合、全ての
ブランチメトリックの値を１／２にする、といった正規
化処理等が行われる。ここで、この正規化処理は、復号
するデータに誤りが少ない場合にはその時間間隔が長く
なり、復号するデータに誤りが多い場合にはその時間間
隔が短くなるという性質を有している。この理由は、以
下のとおりである。すなわち、復号するデータに誤りが
少ないと残存パスに対するメトリックの値は非常に小さ
くなり、累積メトリックは、なかなか飽和しない。その
ため、全ブランチメトリックがある一定の値を超えた場
合という条件で正規化を行った場合、たとえ他の累積メ
トリックが全てある一定の値を超えたとしても、残存パ
スに対する累積メトリックが飽和するまでの時間が長く
なる。反対に、復号するデータに誤りが多いと、残存パ
スに対するメトリックの値が大きくなってしまい、その
残存パスも含めた全ての累積メトリックが飽和するまで
の時間が短くなる。

【００３６】このように正規化処理の時間間隔は、復号
データの誤り率を反映していることがわかる。従って、
この正規化処理の間隔をカウンタ等によってカウントす
ることにより、誤り率を推定することができる。そし
て、この推定した誤り率が大きければ、現在の変調／符
号化方式又はブロック境界が違っていると判断し、続い
て、異なる条件の変調／符号化方式又はブロック境界を
デパンクチャ器で再設定し、再設定をした条件で誤り率
の推定を繰り返し、最適な変調／符号化方式並びにブロ
ック境界を探し出す。このような処理を行うことによ
り、パンクチャブロックの同期処理を行うことができ
る。

【００３７】

【発明が解決しようとする課題】ところで、このよう
な、ビタビ復号器のブランチメトリックを用いてパンク
チャブロック同期を行う場合、本来の同期状態と装置の
判断結果との間には、以下の４通りの関係が生じる。

【００３８】・正ロック：同期を正しく検出して、
後方保護状態（同期の引き込み状態）から前方保護状態
（同期が確立している状態）に推移すること・誤ロック：同期を誤って検出して、後方保護状態
から、前方保護状態に推移すること・正ロック外れ：同期が外れたと正しく検出して、前方
保護状態から、後方保護状態に推移すること・誤ロック外れ：正しく同期されているにもかかわら
ず、同期が外れたと誤って検出して、後方保護状態か
ら、前方保護状態に推移すること。

【００３９】パンクチャブロック同期の制御を行う場
合、“誤ロック”及び“誤ロック外れ”が問題となる。
特に、“誤ロック外れ”は、元々正しく同期できている
のにも関わらず、わざわざ同期をはずしてしまうため、
非常に問題である。

【００４０】ビタビ復号器のブランチメトリックを用い
てパンクチャブロック同期を行う場合、メインデータパ
ス上の復号データの誤りをビタビ復号器で検出し、その
結果をデパンクチャ器にフィードバックしてデパンクチ
ャ器の設定を変更する。従って、本来、同期が正確にと
られていたにもかかわらず、ブロック同期が外れたと判
断してしまうと、その外れた情報に基づき異なる変調／
符号化方式で復号が開始されてしまい、その結果、メイ
ンデータパス上の復号データに大きな誤りが生じて、欠
損が生じてしまう。

【００４１】このような問題を解決するために、メイン
データパス上に設けられたデパンクチャ器及びビタビ復
号器とは別の、デパンクチャ器とビタビ復号器をメイン
データパスに並列に設けて、これらには同期判断だけを
させ、確実に同期が外れた場合にのみ、メインデータパ
スのデパンクチャ等の設定をするようにすれば、メイン
データパス上の復号動作に影響を与えず、データに欠損
を生じさせない。つまり、同期が外れを検出した場合で
あっても、すぐにメインデータパス上の設定を変更せず
に、次の新たな同期位置を探し出した後に、メインデー
タパス上の設定を変更するようにすれば、“誤ロック外
れ”といった問題を回避することができる。

【００４２】しかしながら、ビタビ復号器は非常に回路
規模が大きく、これを同期用に別途設けた場合には、非
常にコストが高くなってしまう。

【００４３】本発明は、このような実情を鑑みてなされ
たものであり、直交変調方式及びパンクチャド畳み込み
符号化方式（変調／符号化方式）が、動的に切り換えら
れて伝送される直交座標データ系列に対する、変調／符
号化方式並びにパンクチャド符号のブロック境界の同期
の同期処理を行う復号装置及び復号方法であり、本来正
確に同期がとられていたにもかかわらず誤って同期が外
れた判断したとしても、メインデータパス上のデータに
は欠損を生じさせないでパンクチャドブロック同期を行
うことができ、さらに、その回路規模も小さくすること
ができる復号装置及び方法を提供することを目的とす
る。

【００４４】

【課題を解決するための手段】本発明にかかる復号装置
は、直交変調方式及び／又はパンクチャド畳み込み符号
化方式（変調／符号化方式）が、動的に切り換えられて
伝送されるＩＱデータ系列を復号する復号装置であっ
て、入力されたＩＱデータ系列に対してパンクチャド復
号をするデパンクチャ手段と、パンクチャド復号された
ＩＱデータ系列に対して、畳み込み符号に対応した復号
を行う内符号復号手段と、入力されたＩＱデータ系列に
対する変調／符号化方式並びにパンクチャド符号のブロ
ック境界を決定し、上記デパンクチャド手段及び内符号
復号手段を制御するブロック同期手段とを備え、上記ブ
ロック同期手段は、変調／符号化方式並びにパンクチャ
ド符号のブロック境界を設定して、設定した変調／符号
化方式に対応したシンドロームを入力されたＩＱデータ
系列の各ブロック毎に算出し、算出したシンドロームに
基づき各変調／符号化方式並びにブロック境界に対する
ブロック誤り率を算出し、算出して得られたブロック誤
り率に基づきＩＱデータ系列に対する１つの変調／符号
化方式並びにブロック境界を決定し、決定した変調／符
号化方式並びにブロック境界に応じて上記デパンクチャ
ド手段及び内符号復号手段の復号方式を制御することを
特徴とする。

【００４５】この復号装置では、メインデータパスとは
別のパスで、デパンクチャ及び内符号復号を行うための
変調／符号化方式並びにブロック境界の決定を行う。変
調／符号化方式並びにブロック境界の決定は、変調／符
号化方式並びにパンクチャド符号のブロック境界を設定
して、設定した変調／符号化方式に対応したシンドロー
ムを入力されたＩＱデータ系列の各ブロック毎に算出
し、算出したシンドロームに基づき各変調／符号化方式
並びにブロック境界に対するブロック誤り率を算出し、
算出して得られたブロック誤り率に基づき行う。

【００４６】本発明にかかる復号方法は、直交変調方式
及び／又はパンクチャド畳み込み符号化方式（変調／符
号化方式）が、動的に切り換えられて伝送されるＩＱデ
ータ系列を復号する復号方法であって、変調／符号化方
式並びにパンクチャド符号のブロック境界を設定して、
設定した変調／符号化方式に対応したシンドロームを入
力されたＩＱデータ系列の各ブロック毎に算出し、算出
したシンドロームに基づき各変調／符号化方式並びにブ
ロック境界に対するブロック誤り率を算出し、算出して
得られたブロック誤り率に基づきＩＱデータ系列に対す
る１つの変調／符号化方式並びにブロック境界を決定
し、決定した変調／符号化方式並びにブロック境界によ
って、入力されたＩＱデータ系列に対してパンクチャド
復号及び畳み込み符号に対応した復号を行うことを特徴
とする。

【００４７】この復号方法では、メインデータパスとは
別のパスで、デパンクチャ及び内符号復号を行うための
変調／符号化方式並びにブロック境界の決定を行う。変
調／符号化方式並びにブロック境界の決定は、変調／符
号化方式並びにパンクチャド符号のブロック境界を設定
して、設定した変調／符号化方式に対応したシンドロー
ムを入力されたＩＱデータ系列の各ブロック毎に算出
し、算出したシンドロームに基づき各変調／符号化方式
並びにブロック境界に対するブロック誤り率を算出し、
算出して得られたブロック誤り率に基づき行う。

【００４８】

【発明の実施の形態】本発明の実施の形態として、本発
明を適用したＣＳデジタル放送の受信装置について説明
をする。

【００４９】ＣＳデジタル放送受信装置の全体構成図１は、本発明の実施の形態のＣＳデジタル放送の受信
装置のブロック構成図である。

【００５０】ＣＳデジタル放送では、従来例でも説明し
たように、変調方式は、ＱＰＳＫが採用され、拘束長が
６、符号化率１／２の畳み込み符号化がされ、１／２、
２／３、３／４、５／６、７／８の符号化率のパンクチ
ャド符号化がされる。

【００５１】本発明の実施の形態のＣＳデジタル放送の
受信装置１は、図１に示すように、復調器２と、ＩＱ交
換回路３と、９０°回転補正回路４と、ブロック同期回
路５と、デパンクチャ回路６と、ビタビ復号器７と、デ
インタリーバ８と、ＲＳ復号器９とを備えて構成され
る。

【００５２】復調器２には、例えばアンテナ等で受信し
て得られたＲＦ信号が入力される。復調器２は、ＲＦ信
号に搬送波信号を乗算して、直交変調信号であるＩ信
号、Ｑ信号を復調する。また、この復調部２は、搬送波
の同期処理やシンボルタイミングの同期処理等も行う。
復調されたＩ信号、Ｑ信号は、シリアル化されてＩＱ交
換回路３に送られる。

【００５３】ＩＱ交換回路３は、Ｉ信号とＱ信号とが反
転している場合に、Ｉ信号とＱ信号とのデータ配置を交
換することによって、Ｉ信号とＱ信号との反転状態を補
正する回路である。復調器２からは、Ｉ信号とＱ信号と
がシリアライズ化されて送出される。復調器２は、この
伝送データ（ＩＱ）とともに、シリアライズ化されたデ
ータのうち、Ｉ信号に同期させたＩ成分イネーブル信号
ＩＥＮを送出する。このＩ成分イネーブル信号ＥＮは、
タイミングずれ等の何らかの原因により、Ｉ成分イネー
ブル信号ＩＥＮが反転して復調器２から送出される可能
性がある。すなわち、Ｉ信号とＱ信号が反転している場
合がある。ここで、ブロック同期回路５から出力される
ＩＱ交換確定信号ＭＥＸＣは、Ｉ信号とＱ信号とが反転
している場合に有効（１）される。ＩＱ交換回路３は、
ＩＱ交換確定信号ＭＥＸＣが有効（１）とされている場
合には、Ｉ信号とＱ信号とのデータ配置を交換する処理
を行う。ＩＱ交換回路３から出力された伝送データは、
９０°回転補正回路４に送られる。

【００５４】９０°回転補正回路４は、復調した伝送デ
ータが９０°の位相ずれを生じていた場合に、伝送デー
タのデータ配置を９０°位相をずらすことで、この９０
°の位相ずれを回転補正する回路である。ＣＳデジタル
放送では、変調方式にＱＰＳＫが採用されている。その
ため、復調器２により搬送波同期を行った際に、受信点
の９０°の位相不確定性が生じる可能性がある。ここ
で、ブロック同期回路５から出力される回転補正確定信
号ＭＲＯＴは、伝送データ（ＩＱ）に９０°の位相ずれ
が生じている場合に有効（１）とされる。９０°回転補
正回路４は、回転補正確定信号ＭＲＯＴが有効（１）と
されている場合には、伝送データのデータ配置を９０°
回転補正することによって、９０°の位相不確定性を除
去する。９０°回転補正回路４から出力されたデータ
は、デパンクチャ回路６に送られる。

【００５５】ブロック同期回路５は、伝送データ（Ｉ
Ｑ）が伝送されるメインデータパスとは別のパスに設け
られている。ブロック同期回路５は、復調器２から出力
された伝送データに基づき、伝送データ（ＩＱ）の反転
状態、９０°位相ずれ状態、符号化方式、パンクチャブ
ロックの境界位置を検出する。ブロック同期回路５は、
伝送データ（ＩＱ）の反転状態を示すＩＱ交換確定信号
ＭＥＸＣをＩＱ交換回路３に供給し、伝送データの９０
°の位相ずれ状態を示す回転補正確定信号ＭＲＯＴを９
０°回転補正回路４に供給し、符号化方式を特定する符
号化率確定情報ＭＲＡＴＥ及びパンクチャブロックの境
界タイミングを示すブロックスタート信号ＢＳＴをデパ
ンクチャ回路６に供給する。

【００５６】デパンクチャ回路６は、パンクチャド処理
により消失したビット位置に、ダミーデータを挿入す
る。デパンクチャ回路６は、パンクチャ同期回路５によ
り特定された符号化率確定情報ＭＲＡＴＥと、パンクチ
ャパタンが記述された図１９に示したテーブルとに基づ
き、入力された伝送データのパンクチャパタンを決定す
る。そして、ブロック同期回路５から供給されるブロッ
クスタート信号ＢＳＴの発生タイミングによりパンクチ
ャブロックの境界を特定して、特定したパンクチャリン
グパタンを参照しながら消失したビット位置にダミーデ
ータを挿入していく。デパンクチャ処理がされた伝送デ
ータは、ビタビ復号器７に送られる。

【００５７】ビタビ復号器７は、入力された伝送データ
に対して、ビタビ復号を行う。ビタビ復号がされたデー
タ系列は、デインタリーバ８に送られる。

【００５８】デインタリーバ８は、送信側のインターリ
ーバで行われたインターリーブ処理と逆の規則に従い、
データを並び替える。デインタリーブされたデータは、
ＲＳ復号部９に送られる。

【００５９】ＲＳ復号部９は、所定のデータブロック単
位（例えば、トランスポートパケット単位）で付加され
ているパリティに基づき、リード・ソロモン復号処理を
行い、所定のデータ系列、例えば、ＭＰＥＧトランスポ
ートストリーム等のデータ系列を出力する。

【００６０】ブロック同期回路等の詳細構成つぎに、ブロック同期回路５、並びに、ＩＱ交換回路３
及び９０°位相回転補正回路４について詳細に説明をす
る。

【００６１】ブロック同期回路５、並びに、ＩＱ交換回
路３及び９０°位相回転補正回路４のブロック構成図を
図２に示す。

【００６２】復号対象データが伝送されるメインデータ
パス上には、Ｉ信号とＱ信号とが交互にシリアライズさ
れて配置された伝送データ（ＩＱ）、及び、Ｉ信号の伝
送タイミングを示すＩ成分イネーブル信号ＩＥＮが伝送
される。

【００６３】伝送データ（ＩＱ）は、所定のビット幅
（例えば、６ビットや８ビット）で復調器２から送出さ
れ、メインデータパス上を伝送する。また、このメイン
データパス上には、ＩＱ交換回路３及び９０°位相回転
補正回路４が設けられているとともに、メインデータパ
ス上を伝送する伝送データ（ＩＱ）及びＩ成分イネーブ
ル信号ＩＥＮとブロック同期回路５での処理との同期調
整をするためのレジスタ１１〜１６も設けられている。

【００６４】ブロック同期回路５は、硬判定回路２１
と、ＩＱ交換回路２２と、９０°回転補正回路２３と、
ブロック分離回路２４と、シンドローム生成回路２５
と、誤り率判断回路２６と、同期パターン生成回路２７
とから構成される。このブロック同期回路５は、メイン
のデータパスに対して並列に設けられている。

【００６５】（ＩＱ交換回路）まず、メインデータパス
上に設けられたＩＱ交換回路３について図３を参照して
説明をする。

【００６６】ＩＱ交換回路３は、図３に示すように、伝
送データ（ＩＱ）を格納するレジスタ３１、３２、３
５、３６、４１と、伝送データ（ＩＱ）の入れ替え行う
セレクタ３３、３４、４０と、Ｉ成分イネーブル信号Ｉ
ＥＮのタイミング調整を行うレジスタ３７、３８、３９
とを備えて構成される。

【００６７】ＩＱ交換回路３には、Ｉ信号とＱ信号とが
シリアライズされた伝送データ（ＩＱ）と、Ｉ信号の有
効性を示すＩ成分イネーブル信号ＩＥＮが、復調器２か
ら供給される。また、ＩＱ交換回路３には、Ｉ信号とＱ
信号とのデータ配置が反転していることを示すＩＱ交換
確定信号ＭＥＸＣが、ブロック同期回路５から供給され
る。ＩＱ交換確定信号ＭＥＸＣは、ＩＱが反転している
場合に、有効（１）とされる信号である。

【００６８】入力された伝送データ（ＩＱ）は、Ｉ成分
イネーブル信号ＩＥＮに従い、Ｉ信号とＱ信号とが分離
され、レジスタ３１レジスタ３２とに振り分けられる。
レジスタ３１は、Ｉ成分イネーブル信号ＩＥＮが有効
（１）とされているときに、伝送データ（ＩＱ）が格納
される。すなわち、Ｉ信号はレジスタ３１に格納され
る。レジスタ３２は、Ｉ成分イネーブル信号ＩＥＮが無
効（０）とされているときに、伝送データ（ＩＱ）が格
納される。すなわち、Ｑ信号はレジスタ３２に格納され
る。

【００６９】セレクタ３３及びセレクタ３４は、ＩＱ交
換確定信号ＭＥＸＣに従い、レジスタ３１及びレジスタ
３２に格納されているデータの一方を選択する。セレク
タ３３は、ＩＱ交換確定信号ＭＥＸＣが有効（１）とさ
れているときにはレジスタ３２を選択し、ＩＱ交換確定
信号ＭＥＸＣが無効（０）とされているときにはレジス
タ３１を選択する。セレクタ３４は、ＩＱ交換確定信号
ＭＥＸＣが有効（１）とされているときにはレジスタ３
１を選択し、ＩＱ交換確定信号ＭＥＸＣが無効（０）と
されているときにはレジスタ３２を選択する。

【００７０】レジスタ３５は、レジスタ３７によりタイ
ミング調整がされたＩ成分イネーブル信号ＩＥＮが有効
（１）とされたタイミングで、セレクタ３３により選択
されたデータを格納する。レジスタ３６は、レジスタ３
７によりタイミング調整がされたＩ成分イネーブル信号
ＩＥＮが無効（０）とされたタイミングで、セレクタ３
４により選択されたデータを格納する。

【００７１】レジスタ３７、３８、３９は、Ｉ成分イネ
ーブル信号ＩＥＮのタイミング調整を行う。

【００７２】セレクタ４０は、レジスタ３８によりタイ
ミング調整されたＩ成分イネーブル信号ＩＥＮに従い、
レジスタ３５とレジスタ３６とを交互に選択し、レジス
タ４１に格納する。セレクタ４０は、Ｉ成分イネーブル
信号ＩＥＮが有効（１）とされているときには、レジス
タ３５を選択し、Ｉ成分イネーブル信号ＩＥＮが無効
（０）とされているときには、レジスタ３６を選択す
る。

【００７３】そして、レジスタ４１からＩＱ交換がされ
た伝送データ（ＩＱ）が出力され、レジスタ３９から出
力される伝送データ（ＩＱ）に同期したＩ成分イネーブ
ル信号ＩＥＮが出力される。出力された伝送データ（Ｉ
Ｑ）及びＩ成分イネーブル信号ＩＥＮは、９０°回転補
正回路３に送出される。

【００７４】以上のようなＩＱ交換回路３では、ＩＱ交
換確定信号ＭＥＸＣが無効（０）のときには、伝送デー
タ（ＩＱ）のＩＱのデータ配列を交換せずに出力し、Ｉ
Ｑ交換確定信号ＭＥＸＣが有効（１）のときには、伝送
データ（ＩＱ）のＩ信号とＱ信号とのデータ配列を交換
して出力する。このようにＩ信号とＱ信号とを交換する
ことによって、復調器２によってＩ信号とＱ信号とのデ
ータ配置の不確定性があったとしても補正をすることが
可能となる。なお、Ｉ成分イネーブル信号ＩＥＮのよう
なＩ信号の有効性を示す信号が復調器２から出力されな
い場合には、例えば、（０〜１）を繰り返す１ビットカ
ウンタを設けて、擬似的にＩ成分イネーブル信号ＩＥＮ
を生成すればよい。

【００７５】（９０°回転補正回路）つぎに、メインデ
ータパス上に設けられた９０°回転補正回路４を図４を
参照して説明をする。

【００７６】９０°回転補正回路４は、図４に示すよう
に、伝送データ（ＩＱ）を格納するレジスタ４３、４
４、４７、４８、５５と、データの入れ替え行うセレク
タ４５、４６、５４と、データを論理反転させる反転回
路４９と、Ｉ成分イネーブル信号ＩＥＮのタイミング調
整を行うレジスタ５０、５１、５２、５３とを備えて構
成される。

【００７７】９０°回転補正回路４には、Ｉ信号とＱ信
号とがシリアライズされた伝送データ（ＩＱ）と、Ｉ信
号の有効性を示すＩ成分イネーブル信号ＩＥＮが、ＩＱ
交換回路３から供給される。また、９０°回転補正回路
４には、伝送データ（ＩＱ）に９０°の位相ずれが生じ
ていることを示す回転補正確定信号ＭＲＯＴが、ブロッ
ク同期回路５から供給される。回転補正確定信号ＭＲＯ
Ｔは、伝送データ（ＩＱ）に９０°の位相ずれが生じて
いる場合に、有効（１）とされる信号である。

【００７８】入力された伝送データ（ＩＱ）は、Ｉ成分
イネーブル信号ＩＥＮに従い、Ｉ信号とＱ信号とが分離
され、レジスタ４３とレジスタ４４とに振り分けられ
る。レジスタ４３は、Ｉ成分イネーブル信号ＩＥＮが有
効（１）とされているときに、伝送データ（ＩＱ）を格
納する。すなわち、Ｉ信号はレジスタ４３に格納され
る。レジスタ４４は、Ｉ成分イネーブル信号ＩＥＮが無
効（０）とされているときに、伝送データ（ＩＱ）を格
納する。すなわち、Ｑ信号はレジスタ４４に格納され
る。

【００７９】セレクタ４５及びセレクタ４６は、回転補
正確定信号ＭＲＯＴに従い、レジスタ４３及びレジスタ
４４に格納されているデータの一方を選択する。セレク
タ４５は、回転補正確定信号ＭＲＯＴが有効（１）とさ
れているときにはレジスタ４４を選択し、ＩＱ交換確定
信号ＭＥＸＣが無効（０）とされているときにはレジス
タ４３を選択する。なお、レジスタ４４の格納データ
は、反転回路４９により反転されてセレクタ４５に供給
される。セレクタ４６は、回転補正確定信号ＭＲＯＴが
有効（１）とされているときにはレジスタ４３を選択
し、ＩＱ交換確定信号ＭＥＸＣが無効（０）とされてい
るときにはレジスタ４４を選択する。

【００８０】レジスタ４７は、レジスタ５１によりタイ
ミング調整がされたＩ成分イネーブル信号ＩＥＮが有効
（１）とされたタイミングで、セレクタ４５により選択
されたデータを格納する。レジスタ４８は、レジスタ５
１によりタイミング調整がされたＩ成分イネーブル信号
ＩＥＮが無効（０）とされたタイミングで、セレクタ４
６により選択されたデータを格納する。

【００８１】レジスタ５０、５１、５２、５３は、Ｉ成
分イネーブル信号ＩＥＮのタイミング調整を行う。

【００８２】セレクタ５４は、レジスタ５２によりタイ
ミング調整されたＩ成分イネーブル信号ＩＥＮに従い、
レジスタ４７とレジスタ４８とを交互に選択し、レジス
タ５５に格納する。セレクタ５４は、Ｉ成分イネーブル
信号ＩＥＮが有効（１）とされているときには、レジス
タ４７を選択し、Ｉ成分イネーブル信号ＩＥＮが無効
（０）とされているときには、レジスタ４８を選択す
る。

【００８３】そして、レジスタ５５から９０°位相回転
がされた伝送データ（ＩＱ）が出力され、レジスタ５３
から出力される伝送データ（ＩＱ）に同期したＩ成分イ
ネーブル信号ＩＥＮが出力される。

【００８４】以上のような９０°回転補正回路４では、
回転補正確定信号ＭＲＯＴが無効（０）のときには、伝
送データ（ＩＱ）を９０°位相回転せずに出力し、回転
補正確定信号ＭＲＯＴが有効（１）のときには、伝送デ
ータ（ＩＱ）を９０°位相回転して出力する。このよう
に９０°位相回転補正をすることによって、復調器２に
よって９０°の位相不確定性があったとしても補正をす
ることが可能となる。

【００８５】なお、例えば、図５に示すようにマッピン
グされたＱＰＳＫ信号であれば、９０°の位相回転をし
た場合、伝送データ（ＩＱ）は、以下のようなデータと
なる。｛（Ｉ，Ｑ）＝（０，０）｝９０°位相回転→｛（Ｉ，Ｑ）＝（１，０）｝｛（Ｉ，Ｑ）＝（０，１）｝９０°位相回転→｛（Ｉ，Ｑ）＝（０，０）｝｛（Ｉ，Ｑ）＝（１，０）｝９０°位相回転→｛（Ｉ，Ｑ）＝（１，１）｝｛（Ｉ，Ｑ）＝（１，１）｝９０°位相回転→｛（Ｉ，Ｑ）＝（０，１）｝。

【００８６】（硬判定回路）つぎに、ブロック同期回路
４の硬判定回路２１について図６を参照して説明をす
る。

【００８７】硬判定回路２１は、図６に示すように、Ｍ
ＳＢ抽出回路５７と、レジスタ５８、５９とを備えて構
成される。

【００８８】硬判定回路２１には、Ｉ信号とＱ信号とが
シリアライズされた伝送データ（ＩＱ）と、Ｉ信号の有
効性を示すＩ成分イネーブル信号ＩＥＮが、復調器２か
ら供給される。伝送データ（ＩＱ）は、所定のビット幅
（例えば、６ビットや８ビット）のデータである。ＣＳ
デジタル放送の場合、変調方式にはＱＰＳＫが用いられ
るので、硬判定を行うには、伝送データ（ＩＱ）のＭＳ
Ｂを取り出せばよい。

【００８９】ＭＳＢ抽出回路５７は、復調器２から供給
された伝送データのＭＳＢを抽出し、２値化した伝送デ
ータ（ＩＱ）を出力する。２値化された伝送データ（Ｉ
Ｑ）及びＩ成分イネーブル信号ＩＥＮは、レジスタ５
８、５９によりタイミング調整がされた後、出力され
る。

【００９０】硬判定回路２１により硬判定された伝送デ
ータ（ＩＱ）及びＩ成分イネーブル信号ＩＥＮは、ＩＱ
交換回路２２に送出される。

【００９１】（ブロック同期回路内のＩＱ交換回路）ブ
ロック同期回路５のＩＱ交換回路２２には、硬判定がさ
れた伝送データ（ＩＱ）と、Ｉ成分イネーブル信号ＩＥ
Ｎが、硬判定回路２１から供給される。また、ブロック
同期回路５のＩＱ交換回路２２には、ＩＱ交換設定信号
ＥＸＣが、後段の同期パターン生成回路２７から供給さ
れる。

【００９２】このＩＱ交換回路２２の回路構成は、図３
に示したメインデータパス上のＩＱ交換回路３と同一で
ある。ただし、入力される伝送データ（ＩＱ）が０、１
の硬判定されたデータであるので、各レジスタの格納ビ
ット幅は、１ビットでよい。また、ブロック同期回路５
のＩＱ交換回路２２の場合には、セレクタの切り換え
は、ＩＱ交換確定信号ＭＥＸＣではなく、ＩＱ交換設定
信号ＥＸＣによって行われる。

【００９３】ＩＱ交換回路２２から出力される伝送デー
タ（ＩＱ）とＩ成分イネーブル信号ＩＥＮは、９０°回
転補正回路２３に送出される。

【００９４】（ブロック同期回路内の９０°回転補正回
路）ブロック同期回路５内の９０°回転補正回路２３に
は、伝送データ（ＩＱ）と、Ｉ成分イネーブル信号ＩＥ
Ｎが、ＩＱ交換回路２２から供給される。また、ブロッ
ク同期回路５の９０°回転補正回路２３には、回転補正
設定信号ＲＯＴが、後段の同期パターン生成回路２７か
ら供給される。

【００９５】この９０°回転補正回路２３の回路構成
は、図４に示したメインデータパス上の９０°回転補正
回路４と同一である。ただし、入力される伝送データ
（ＩＱ）が０、１の硬判定されたデータであるので、各
レジスタの格納ビット幅は、１ビットでよい。また、ブ
ロック同期回路５の９０°回転補正回路２３の場合に
は、セレクタの切換は、回転補正確定信号ＭＲＯＴでは
なく、回転補正設定信号ＲＯＴによって行われる。

【００９６】９０°回転補正回路２３から出力される伝
送データ（ＩＱ）は、パンクチャブロック変更回路２４
に送出される。

【００９７】（パンクチャブロック変更回路）つぎに、
ブロック同期回路５内のパンクチャブロック変更回路２
４について図７を参照して説明をする。

【００９８】パンクチャブロック変更回路２４には、伝
送データ（ＩＱ）が９０°回転補正回路２３から供給さ
れ、ブロック境界変更信号ＢＣＨが後段の同期パターン
生成回路２７から供給される。

【００９９】パンクチャブロック変更回路２４の回路構
成は、図７に示すように、伝送データ（ＩＱ）のタイミ
ング調整を行うレジスタ６０と、ブロック境界変更信号
ＢＣＨを反転させる反転回路６１と、反転回路６１によ
り反転されたブロック境界変更信号ＢＣＨのタイミング
調整を行うレジスタ６２とを備えて構成される。

【０１００】ブロック境界変更信号ＢＣＨは、パンクチ
ャブロックの境界位置の変更を指示する信号であり、後
段の同期パターン生成回路２７により生成される。ブロ
ック境界変更信号ＢＣＨは、パンクチャブロックの境界
位置を変更する場合に、１クロック分だけ有効（１）と
される。

【０１０１】このパンクチャブロック変更回路２４の後
段に設けられたシンドローム生成回路２５では、伝送デ
ータ（ＩＱ）をパンクチャブロック毎に分離して、パン
クチャブロック毎にシンドロームを生成していく。ここ
で、パンクチャブロック変更回路２４は、ブロック境界
変更信号ＢＣＨを反転することによって、伝送データ
（ＩＱ）に同期したイネーブル信号を生成する。シンド
ローム生成回路２５は、このイネーブル信号ＥＮが有効
（１）とされているデータに対してのみ、ブロックの分
割をするようになる。そのため、ブロック境界の変更の
指示があった場合にのみ、ブロック境界変更信号ＢＣＨ
を有効（１）することによって（即ち、伝送データ（Ｉ
Ｑ）Ｔの１ビット分を無効（０）とすることによっ
て）、分割する伝送データ（ＩＱ）の境界位置を、１ビ
ットスライドさせることができる。

【０１０２】パンクチャブロック変更回路２４から出力
される伝送データ（ＩＱ）及びイネーブル信号ＥＮは、
シンドローム生成回路２５に送出される。

【０１０３】（シンドローム生成回路）つぎに、ブロッ
ク同期回路５内のシンドローム生成回路２５について、
図８を参照して説明をする。

【０１０４】シンドローム生成回路２５は、デコーダ７
０と、各符号化率（１／２，２／３，３／４，５／６，
７／８）に対応した複数のシリアル／パラレル変換器
（Ｓ／Ｐ変換器）７１−１〜７１-５と、各符号化率に
対応した複数のシンドローム算出器７２-１〜７２-５
と、ＡＮＤ回路７３-１〜７３-５と、第１のＯＲ回路７
４と、第２のＯＲ回路７５とを備えて構成される。

【０１０５】デコーダ７０には、後段の同期パターン生
成回路２７から符号化率設定情報ＲＡＴＥが供給され
る。この符号化率設定情報ＲＡＴＥは、いずれの符号化
率に対するシンドロームを算出するかを設定する情報で
ある。つまり、１／２、２／３、３／４、５／６、７／
８のいずれの符号化率に対するシンドロームを算出する
かを設定する情報である。デコーダ７０は、この符号化
率設定情報ＲＡＴＥに基づき、Ｓ／Ｐ変換器（ｒ＝１／
２）７１-１〜７１-５のいずれか一つを選択するための
イネーブル信号を発生し、各Ｓ／Ｐ変換器７１-１〜７
１-５に供給する。なお、このデコーダ７０から発生さ
れたイネーブル信号は、Ｓ／Ｐ変換器７１-１〜７１-５
に供給される前に、アンド回路７３-１〜７３-５によっ
てパンクチャブロック変更回路２４から出力されたイネ
ーブル信号ＥＮとアンド演算がされる。各Ｓ／Ｐ変換器
７１-１〜７１-５は、アンド回路７２-１〜７２-５から
出力されるイネーブル信号が有効（１）の場合にのみ、
シリアル／パラレル変換動作を行い、このイネーブル信
号が無効（０）の場合には、その動作を停止する。従っ
て、符号化率設定情報ＲＡＴＥによって設定された１の
Ｓ／Ｐ変換器７１-１〜７１-５のみが動作し、さらに、
パンクチャブロック変更回路２４によって無効（０）と
されたビットに対しては、シリアル／パラレル変換動作
をスキップする。

【０１０６】各Ｓ／Ｐ変換器７１は、シリアルデータ列
をパラレルデータに変換することによって、伝送データ
（ＩＱ）をパンクチャブロック毎に分離している。すな
わち、パラレル変換されて出力される所定のビット幅の
データが、１パンクチャブロック分のデータとなり、こ
のデータ単位がパンクチャブロックの境界となる。

【０１０７】Ｓ／Ｐ変換器（ｒ＝１／２）７１-１は、
シリアライズされた伝送データ（ＩＱ）を、２ビットの
パラレルデータに変換し、符号化率１／２に対応したパ
ンクチャブロックを出力する。

【０１０８】Ｓ／Ｐ変換器（ｒ＝２／３）７１-２は、
シリアライズされた伝送データ（ＩＱ）を、３ビットの
パラレルデータに変換し、符号化率２／３に対応したパ
ンクチャブロックを出力する。

【０１０９】Ｓ／Ｐ変換器（ｒ＝３／４）７１-３は、
シリアライズされた伝送データ（ＩＱ）を、４ビットの
パラレルデータに変換し、符号化率３／４に対応したパ
ンクチャブロックを出力する。

【０１１０】Ｓ／Ｐ変換器（ｒ＝５／６）７１-５は、
シリアライズされた伝送データ（ＩＱ）を、６ビットの
パラレルデータに変換し、符号化率５／６に対応したパ
ンクチャブロックを出力する。

【０１１１】Ｓ／Ｐ変換器（ｒ＝７／８）７１-６は、
シリアライズされた伝送データ（ＩＱ）を、８ビットの
パラレルデータに変換し、符号化率１／２に対応したパ
ンクチャブロックを出力する。

【０１１２】また、各Ｓ／Ｐ変換器７１-１〜７１-５
は、出力するパラレルデータの有効性を示すイネーブル
信号ＥＮを出力する。

【０１１３】シンドローム算出器７２-１〜７２-５は、
各パンクチャブロック毎に入力される伝送データ（Ｉ
Ｑ）に対して、シンドロームを生成する回路である。

【０１１４】ここで、シンドロームについて説明する。

【０１１５】符号化率がｋ／ｎで、検査行列がＨのｑ元
畳み込み符号Ｃの符号化行列Ｗを通信路で送るとする。
このとき、通信路で、誤り行列Ｅが加わり、受信行列Ｙ
が受信されたとする。このとき、シンドロームＳは、以
下のように表される。Ｓ＝ＹＨ^T＝（Ｗ＋Ｅ）Ｈ^T＝ＷＨ
^T＋ＥＨ^T＝ＥＨ^T＊Ｈ^Tは、Ｈの転置行列このシンドロー
ムの特徴は、受信系列Ｙに検査行列Ｈの転置行列Ｈ^Tを
乗じた場合、受信行列Ｙにエラーが生じていなければ、
つまり、誤り行列Ｅが０であれば、その結果は、０とな
る。反対に、受信行列Ｙにエラーが発生している場合に
は、その結果は、１となる。このようにシンドローム
は、受信行列Ｙに検査行列Ｈの転置行列を乗じた結果と
して得られる系列のことをいう。

【０１１６】また、受信行列Ｙに検査行列Ｈの転置行列
Ｈ^Tを乗じる回路をシンドローム算出器と呼ぶ。

【０１１７】各シンドローム算出器７２-１〜７２-５
は、伝送データ（ＩＱ）がパンクチャブロック単位でパ
ラレル化して入力され、パンクチャブロック毎のシンド
ロームを算出する。算出したシンドロームが１であれ
ば、そのパンクチャブロックにエラーが発生しており、
シンドロームが０であればエラーが発生していないとい
うこととなる。

【０１１８】第１のＯＲ回路７４は、各シンドローム算
出器７２から出力されたパンクチャブロック毎のシンド
ロームＳＤのＯＲ演算を行う。また、第２のＯＲ回路７
４は、各シンドローム算出器７２から出力されたシンド
ロームＳＤの有効性を示すイネーブル信号のＯＲ演算を
行う。なお、符号化率情報ＲＡＴＥにより選択されたシ
ンドローム算出器以外のシンドローム算出器からは、シ
ンドロームＳＤ及びイネーブル信号ともに０データのみ
しか出力されない。従って、この第１のＯＲ回路７４及
び第２のＯＲ回路７５の出力結果は、選択されたシンド
ローム算出器７２から出力されたデータと変わらない。

【０１１９】つぎに、シンドローム算出器の構成例とし
て、符号化率１／２のパンクチャブロックに対するシン
ドローム算出器（ｒ＝１／２）７２-１と、符号化率３
／４のパンクチャブロックに対するシンドローム算出器
（ｒ＝１／２）７２-１の構成について説明をする。

【０１２０】まず、符号化率１／２用のシンドローム算
出器７２-１の構成例を図９を参照して説明をする。

【０１２１】符号化率１／２用のシンドローム生成期７
２-１は、６個の遅延素子８０-１〜８０-６から構成さ
れる第１のシフトレジスタ８０と、６個の遅延素子８１
-１〜８１-６から構成される第２のシフトレジスタ８１
と、第１から第９のＥＸＯＲ回路８２-１〜８２-９と、
ＡＮＤ回路８３とを備えて構成される。

【０１２２】符号化率１／２用のシンドローム算出器７
２-１には、Ｓ／Ｐ変換器（ｒ＝１／２）７１-１から、
２ビットのパラレルデータ（Ｘ₁，Ｘ₂）が入力される。

【０１２３】第１のシフトレジスタ８０は、パラレルデ
ータのうちの１番目のビット（Ｘ₁）が時系列に入力さ
れ、全体で６ビット分のデータを格納する。そして、第
１のシフトレジスタ８０は、格納しているデータを１ビ
ット単位でシフトさせていく。

【０１２４】第２のシフトレジスタ８１は、パラレルデ
ータのうちの２番目のビット（Ｘ₂）が時系列に入力さ
れ、全体で６ビット分のデータを格納する。そして、第
２のシフトレジスタ８１は、格納しているデータを１ビ
ット単位でシフトさせていく。

【０１２５】第１のＥＸＯＲ回路８２-１は、入力デー
タＸ₁と遅延素子８０-１の格納データとのＥＸＯＲ演算
を行う。第２のＥＸＯＲ回路８２-２は、第１のＥＸＯ
Ｒ回路８２-１の出力データと遅延素子８０-２の格納デ
ータとのＥＸＯＲ演算を行う。第３のＥＸＯＲ回路８２
-３は、第２のＥＸＯＲ回路８２-２の出力データと遅延
素子８０-３の格納データとのＥＸＯＲ演算を行う。第
４のＥＸＯＲ回路８２-４は、第３のＥＸＯＲ回路８２-
３の出力データと遅延素子８０-６の格納データとのＥ
ＸＯＲ演算を行う。

【０１２６】第５のＥＸＯＲ回路８２-５は、入力デー
タＸ₂と遅延素子８１-２の格納データとのＥＸＯＲ演算
を行う。第６のＥＸＯＲ回路８２-６は、第５のＥＸＯ
Ｒ回路８２-５の出力データと遅延素子８１-３の格納デ
ータとのＥＸＯＲ演算を行う。第７のＥＸＯＲ回路８２
-７は、第６のＥＸＯＲ回路８２-６の出力データと遅延
素子８１-５の格納データとのＥＸＯＲ演算を行う。第
８のＥＸＯＲ回路８２-８は、第７のＥＸＯＲ回路８２-
３の出力データと遅延素子８１-６とのＥＸＯＲ演算を
行う。

【０１２７】そして、第９のＥＸＯＲ回路８２-９は、
第４のＥＸＯＲ回路８２-４の出力データと第８のＥＸ
ＯＲ回路８２-８の出力データとのＥＸＯＲ演算とを行
う。

【０１２８】このように得られた結果が、符号化率１／
２のパンクチャブロックに対するシンドロームＳＤとな
る。そして、この得られたシンドロームは、ＡＮＤ回路
８３によりイネーブル信号ＥＮとＡＮＤ演算がされ出力
される。

【０１２９】なお、各遅延素子は、イネーブル信号ＥＮ
により動作制御され、イネーブル信号が有効（１）のと
きにのみ、入力されたデータのビットシフトを行う。そ
のため、符号化率情報ＲＡＴＥによって選択されていな
い符号化率に対応するシンドローム算出器７２は、動作
を行わず、常に０データを出力ｓうることとなる。ま
た、パンクチャブロック変更の指示があり、パンクチャ
ブロック変更回路２４によって１ビット分だけデータが
消失された場合にも、動作を行わない。

【０１３０】続いて、符号化率３／４用のシンドローム
算出器７２-３の構成例を図１０を参照して説明をす
る。

【０１３１】符号化率３／４用のシンドローム生成期７
２-３は、６個の遅延素子８４-１〜８４-６から構成さ
れる第１のシフトレジスタ８４と、６個の遅延素子８５
-１〜８５-６から構成される第２のシフトレジスタ８５
と、６個の遅延素子８６-１〜８６-６から構成される第
３のシフトレジスタ８６と、６個の遅延素子８７-１〜
８７-６から構成される第４のシフトレジスタ８７と、
第１から第１５のＥＸＯＲ回路８２-１〜８２-１５と、
ＡＮＤ回路８９とを備えて構成される。

【０１３２】符号化率３／４用のシンドローム算出器７
２-３には、Ｓ／Ｐ変換器（ｒ＝３／４）７１-３から、
４ビットのパラレルデータ（Ｘ₁，Ｘ₂，Ｘ₃，Ｘ₄）が入
力される。

【０１３３】第１のシフトレジスタ８４は、パラレルデ
ータのうちの１番目のビット（Ｘ₁）が時系列に入力さ
れ、全体で６ビット分のデータを格納する。そして、第
１のシフトレジスタ８４は、格納しているデータを１ビ
ット単位でシフトさせていく。

【０１３４】第２のシフトレジスタ８５は、パラレルデ
ータのうちの２番目のビット（Ｘ₂）が時系列に入力さ
れ、全体で６ビット分のデータを格納する。そして、第
２のシフトレジスタ８５は、格納しているデータを１ビ
ット単位でシフトさせていく。

【０１３５】第３のシフトレジスタ８６は、パラレルデ
ータのうちの３番目のビット（Ｘ₃）が時系列に入力さ
れ、全体で６ビット分のデータを格納する。そして、第
３のシフトレジスタ８６は、格納しているデータを１ビ
ット単位でシフトさせていく。

【０１３６】第４のシフトレジスタ８７は、パラレルデ
ータのうちの４番目のビット（Ｘ₄）が時系列に入力さ
れ、全体で６ビット分のデータを格納する。そして、第
２４シフトレジスタ８７は、格納しているデータを１ビ
ット単位でシフトさせていく。

【０１３７】第１のＥＸＯＲ回路８８-１は、入力デー
タＸ₁と遅延素子８４-１の格納データとのＥＸＯＲ演算
を行う。第２のＥＸＯＲ回路８８-２は、第１のＥＸＯ
Ｒ回路８８-１の出力データと遅延素子８４-３の格納デ
ータとのＥＸＯＲ演算を行う。第３のＥＸＯＲ回路８８
-３は、第２のＥＸＯＲ回路８８-２の出力データと遅延
素子８４-４の格納データとのＥＸＯＲ演算を行う。第
４のＥＸＯＲ回路８８-４は、第３のＥＸＯＲ回路８８-
３の出力データと遅延素子８４-５の格納データとのＥ
ＸＯＲ演算を行う。第５のＥＸＯＲ回路８８-５は、第
４のＥＸＯＲ回路８８-４の出力データと遅延素子８４-
６の格納データとのＥＸＯＲ演算を行う。

【０１３８】第６のＥＸＯＲ回路８８-６は、入力デー
タＸ₂と遅延素子８５-２の格納データとのＥＸＯＲ演算
を行う。第７のＥＸＯＲ回路８８-７は、第６のＥＸＯ
Ｒ回路８８-６の出力データと遅延素子８５-３の格納デ
ータとのＥＸＯＲ演算を行う。第８のＥＸＯＲ回路８８
-８は、第７のＥＸＯＲ回路８８-７の出力データと遅延
素子８５-５の格納データとのＥＸＯＲ演算を行う。第
９のＥＸＯＲ回路８８-９は、第８のＥＸＯＲ回路８８-
８の出力データと遅延素子８５-６とのＥＸＯＲ演算を
行う。

【０１３９】第１０のＥＸＯＲ回路８８-１０は、遅延
素子８６-１の格納データと遅延素子８６-２の格納デー
タとのＥＸＯＲ演算を行う。第１１のＥＸＯＲ回路８８
-１１は、第１０のＥＸＯＲ回路８８-１０の出力データ
と遅延素子８６-４の格納データとのＥＸＯＲ演算を行
う。第１２のＥＸＯＲ回路８８-１２は、第１１のＥＸ
ＯＲ回路８８-１１の出力データと遅延素子８６-６の格
納データとのＥＸＯＲ演算を行う。

【０１４０】第１３のＥＸＯＲ回路８８-１３は、遅延
素子８７-１の格納データと遅延素子８７-５の格納デー
タとのＥＸＯＲ演算を行う。第１４のＥＸＯＲ回路８８
-１４は、第１３のＥＸＯＲ回路８８-１３の出力データ
と遅延素子８７-６の格納データとのＥＸＯＲ演算を行
う。

【０１４１】そして、第１５のＥＸＯＲ回路８８-１５
は、第５のＥＸＯＲ回路８８-５の出力データと第９の
ＥＸＯＲ回路８８-９の出力データと第１２のＥＸＯＲ
回路８８-１２の出力データと第１４のＥＸＯＲ回路８
８-１４の出力データとのＥＸＯＲ演算とを行う。

【０１４２】このように得られた結果が、符号化率３／
４のパンクチャブロックに対するシンドロームＳＤとな
る。そして、この得られたシンドロームは、ＡＮＤ回路
８９によりイネーブル信号ＥＮとＡＮＤ演算がされ出力
される。

【０１４３】なお、各遅延素子は、イネーブル信号ＥＮ
により動作制御され、イネーブル信号が有効（１）のと
きにのみ、入力されたデータのビットシフトを行う。そ
のため、符号化率情報ＲＡＴＥによって選択されていな
い符号化率に対応するシンドローム算出器７２は、動作
を行わず、常に０データを出力ｓうることとなる。ま
た、パンクチャブロック変更の指示があり、パンクチャ
ブロック変更回路２４によって１ビット分だけデータが
消失された場合にも、動作を行わない。

【０１４４】以上のような構成のシンドローム生成回路
２５によれば、同期パターン生成回路２７により選択さ
れた符号化方式ＲＡＴＥに対応したシンドロームＳＤ
を、パンクチャブロック毎に算出する。算出したシンド
ロームＳＤ及びその有効性を示すイネーブル信号ＥＮ
は、誤り率判断回路２６に送出される。

【０１４５】（誤り率判断回路）つぎに、ブロック同期
回路５内の誤り率判断回路２６について説明をする。

【０１４６】誤り率判断回路２６の後段に設けられた同
期パターン生成回路２７では符号化方式並びにブロック
境界の設定を変更していくものである。これに対して誤
り率判断回路２６は、その設定された符号化方式並びに
ブロック境界でパンクチャブロック同期がとられている
かどうかを、ブロック誤り率に基づき判断を行う回路で
ある。ブロック誤り率は、あるパンクチャブロック数
（Ｂ）中におけるエラーブロック数（Ｅ）の割合であ
る。すなわち、Ｅ／Ｂにより算出することができる。な
お、エラーブロック数Ｅは、シンドロームＳＤが１とな
っているブロック数である。

【０１４７】ところで、現在設定されている符号化方式
並びにブロック境界で、パンクチャブロック同期がとら
れているかどうかを判断するには、ブロック同期がとら
れている場合には通常ある一定のブロック誤り率以下と
なることから、その具体的なブロック誤り率の数値では
なく、ブロック誤り率がある一定の閾値以下であるかど
うかを判断すれば求められる。従って、ブロック誤り率
を算出する算出範囲（Ｂ_MAX）と、この算出範囲でのエ
ラーブロック数の閾値（Ｅ_MAX）とを定めておき、入力
ブロック数Ｂ及びエラーブロック数Ｅの両者をカウント
して、どちらが早く算出範囲（Ｂ_MAX）或いはエラーブ
ロック数の閾値（Ｅ_MAX）を越えたかをモニタすればよ
い。

【０１４８】すなわち、入力ブロック数Ｂをカウントす
るブロックカウンタと、エラーブロック数Ｅをカウント
するエラーカウンタとを用いて、両者のカウンタを同時
にリセットして、カウントを開始する。カウント開始
後、ブロックカウンタの値がＢ＝Ｂ_MAXとなる方が早か
った場合には、ブロック誤り率が設定された閾値よりも
低いということであり、つまりブロック同期がとられて
いることとなる。また、エラーカウンタの値がＥ＝Ｅ
_MAXとなる方が早かった場合には、ブロック誤り率が設
定された閾値よりも高いということであり、つまりブロ
ック同期がとられていないこととなる。そして、Ｂ＝Ｂ
_MAX或いはＥ＝Ｅ_MAXとなった時点で、ブロック誤り率の
測定を終了すれば、最短の検出時間で判断をすることが
できる。

【０１４９】誤り率判断回路２６は、以上のように、カ
ウンタを用いて、設定された符号化方式並びにブロック
境界でのブロック誤り率が、ある閾値以上であるかどう
かを判断している。

【０１５０】また、ブロック誤り率の検出間隔
（Ｂ_MAX）は、その数が大きければ大きいほど、高い精
度でブロック誤り率を算出することができるが、算出結
果を得るまでに多くの時間を費やしてしまう。反対に、
ブロック誤り率の検出間隔（Ｂ_MAX）は、その数が小さ
ければ、精度が悪くなるが、短い時間で算出結果を得る
ことができる。そこで、パンクチャブロック同期の同期
レベルを３状態（同期レベル０、１、２）に分け、それ
ぞれの状態で、ブロック誤り率の検出間隔を変えるよう
にしている。なお、この同期レベルの状態は、後段の同
期パターン生成回路２７によって管理されている。誤り
率判断回路２６は、同期パタン生成回路２７から与えら
れた同期レベルＳＹＮＣＬＶＬに応じて、ブロック誤り
率の検出間隔（Ｂ _MAX）及びそれに伴うエラーブロック
数（Ｅ_MAX）を変更している。この同期レベルについて
は後段の同期パターン生成回路２７のところで説明をす
る。

【０１５１】以下、具体的にこの誤り率判断回路２６の
具体的な回路構成について図１１を用いて説明をする。

【０１５２】誤り率判断回路２６には、シンドロームＳ
Ｄと、パンクチャブロックの有効性を示すイネーブル信
号ＥＮとが、シンドローム生成回路２５から供給され
る。また、誤り率判断回路２６には、同期レベル（同期
レベル０，同期レベル１，同期レベル２）を示す同期レ
ベル情報ＳＹＮＣＬＶＬが、後段の同期パターン生成回
路２７から供給される。また、誤り率判断回路２６に
は、第１のブロック誤り率の検出間隔（Ｂ_MAX-S）と、
第２のブロック誤り率の検出間隔（Ｂ_MAX-L）と、第１
のエラーブロック数の閾値（Ｅ_MAX-S）と、第２のエラ
ーブロック数の閾値（Ｅ_MAX-L）とが、初期設定されて
いる。なお、Ｂ_MAX-L＞Ｂ_MAX-S，Ｅ_MAX-L＞Ｅ_MA _X-Sの関
係である。また、Ｅ_MAX-L／Ｂ_MAX-L、及び、Ｅ_MAX-S／
Ｂ_MAX-Sは、それぞれブロック誤り率を示すこととな
る。

【０１５３】誤り率判断回路２６は、ＡＮＤ回路９０
と、エラーカウンタ９１と、ブロックカウンタ９２と、
第１の比較回路９３と、第２の比較回路９４と、第３の
比較回路９５と、第１のセレクタ９６と、第２のセレク
タ９７と、レジスタ９８と、ＡＮＤ回路９９，１００
と、ＯＲ回路１０１とを備えている。

【０１５４】ＡＮＤ回路９０は、入力されたシンドロー
ムＳＤと入力されたイネーブル信号ＥＮとのＡＮＤ演算
を行い、入力されたシンドロームＳＤを、イネーブル信
号ＥＮに同期させる。

【０１５５】エラーカウンタ９１は、ＡＮＤ回路９０の
出力をカウントする。すなわち、シンドロームＳＤをカ
ウントすることによって、エラーブロック数Ｅを算出す
る。カウント値Ｅは、第１の比較回路９３に入力され
る。

【０１５６】ブロックカウンタ９２は、入力されたイネ
ーブル信号ＥＮをカウントする。すなわち、入力ブロッ
ク数Ｂを算出する。そのカウント値Ｂは、第２の比較回
路９４に入力される。

【０１５７】第３の比較回路９５は、入力された同期レ
ベル情報ＳＹＮＣＬＶＬが０又は２の場合（同期レベル
０，同期レベル２の場合）には、有効（１）を出力し、
入力された同期レベル情報ＳＹＮＣＬＶＬが１の場合
（同期レベル１の場合）には、無効（０）を出力する。

【０１５８】第１のセレクタ９６は、第３の比較回路９
５の出力に応じて、第１のエラーブロック数の閾値（Ｅ
_MAX-S）又は第２のエラーブロック数の閾値（Ｅ_MAX-L）
のいずれか一方を選択する。第１のセレクタ９６は、第
３の比較回路９５の出力が有効（１）の場合には第２の
エラーブロック数の閾値（Ｅ_MAX-L）を選択し、第３の
比較回路９５の出力が無効（０）の場合には第１のエラ
ーブロック数の閾値（Ｅ_MAX-S）を選択する。第１のセ
レクタ９６に選択されたエラーブロック数の閾値は、第
１の比較回路９３に供給される。

【０１５９】第２のセレクタ９７は、第３の比較回路９
５の出力に応じて、第１のブロック誤り率の検出間隔
（Ｂ_MAX-S）又は第２のブロック誤り率の検出間隔（Ｂ
_MAX-L）のいずれか一方を選択する。第２のセレクタ９
７は、第３の比較回路９５の出力が有効（１）の場合に
は第２のブロック誤り率の検出間隔（Ｂ_MAX-L）を選択
し、第３の比較回路９５の出力が無効（０）の場合には
第１のブロック誤り率の検出間隔（Ｂ_MAX-S）を選択す
る。第２のセレクタ９７に選択されたブロック誤り率の
検出間隔は、第２の比較回路９４に供給される。

【０１６０】第１の比較回路９３は、エラーカウンタ９
１のカウント値Ｅと第１のセレクタ９６から出力された
エラーブロック数の閾値（Ｅ_MAX-SｏｒＥ_MAX-L）とを比
較し、一致したら有効（１）を出力する。

【０１６１】第２の比較回路９４は、ブロックカウンタ
９２のカウント値Ｂと第２のセレクタ９７から出力され
たエラーブロック数の閾値（Ｂ_MAX-SｏｒＢ_MAX-L）とを
比較し、一致したら有効（１）を出力する。

【０１６２】レジスタ９８は、入力されたイネーブル信
号ＥＮを、遅延させる。

【０１６３】ＡＮＤ回路９９は、レジスタ９８により遅
延されたイネーブル信号と、第１の比較回路９３の出力
とのＡＮＤ演算を行い、その出力結果をＮＧ信号として
出力する。

【０１６４】ＡＮＤ回路１００は、レジスタ９８により
遅延されたイネーブル信号と、第２の比較回路９４の出
力とのＡＮＤ演算を行い、その出力結果をＯＫ信号とし
て出力する。

【０１６５】ＯＲ回路１０１は、第１の比較回路９３の
出力と第２の比較回路９４の出力とのＯＲ演算を行い、
その出力結果によって、エラーカウンタ９１及びブロッ
クカウンタ９２のカウント値をクリアする。

【０１６６】以上のような構成の誤り率判断回路２６
は、入力ブロック数Ｂとエラーブロック数Ｅとをカウン
トする。そして、Ｂ＝Ｂ_MAXとなる方が早い場合には、
ブロック誤り率が所定の閾値よりも低いと判断しＯＫ信
号を出力する。すなわち、設定されている符号化方式並
びにブロック境界で同期が取れていると判断する。ま
た、Ｅ＝Ｅ_MAXとなる方が早い場合には、ブロック誤り
率が所定の閾値よりも高いと判断しＮＧ信号を出力す
る。すなわち、設定されている符号化方式並びにブロッ
ク境界で同期が取れていないと判断する。

【０１６７】さらに、誤り率判断回路２６は、Ｂ＝Ｂ
_MAX 或いは、Ｅ＝Ｅ_MAXとなった時点で、エラーカウン
タ９１及びブロックカウンタ９２のカウント値をクリア
して、設定されている符号化方式並びにブロック境界の
ブロック誤り率の測定を終了する。

【０１６８】また、さらに、誤り率判断回路２６は、同
期レベルに応じて、ブロック誤り率の検出間隔（ブロッ
ク数）を変化させることができる。

【０１６９】（同期パターン生成回路）同期パターン生
成回路２７は、パンクチャブロック同期の同期レベルの
管理を行いながら、符号化率並びにブロック境界の同期
パターンの変更の処理、及び、決定した同期パターンを
メインパスに対してアサートする処理を行う。

【０１７０】同期パターンとは、ＩＱの交換の状態（Ｉ
Ｑを交換するかどうか）、９０°回転補正の状態（９０
°回転補正をするかどうか）、パンクチャブロックの先
頭ビット位置、符号化方式（１／２，２／３，３／４，
５／６，７／８）のそれぞれ組み合わせのパターンをい
う。同期パターン生成回路２７は、全ての同期パターン
を生成し、各同期パターン毎に各設定信号を出力して、
ＩＱ交換回路２２、９０°回転補正回路２３、パンクチ
ャブロック変更回路２４、シンドローム生成回路２５を
設定していく。そして、設定した同期パターンによって
得られたブロック誤り率が所定の閾値よりも低ければ、
誤り率判断回路２６からＯＫ信号がアサートされ、所定
の閾値より高ければ誤り率判断回路２６からＮＧ信号が
アサートされることとなり、これらの信号に応じてパン
クチャブロック同期の同期レベルの管理を行う。

【０１７１】同期レベルの管理は、図１２に示すよう
に、同期レベル０、同期レベル１、同期レベル２の３つ
の状態に分けて行われる。

【０１７２】同期レベル０、同期レベル１では、非同期
状態における動作を行って、パンクチャブロックの引き
込み動作を行うこととなる。同期レベル２は、同期状態
における動作を行って、パンクチャブロック同期が外れ
ていないかどうかを確認する動作を行うこととなる。

【０１７３】まず、初期状態では、同期レベル０の状態
になる。同期レベル０では、短い検出間隔でブロック誤
り率を算出する。つまり、誤り率判断回路２６の設定
を、第１のブロック誤り率の検出間隔（Ｂ_MAX-S）及び
第１のエラーブロック数の閾値（Ｅ_MAX-S）とする。そ
のため、この同期レベル０では、検出精度は悪くなる
が、短い時間で算出結果を得ることができる。この同期
レベル０の状態で、ＮＧ信号がアサートされた場合に
は、同期パターンを１つ変更して、再度同期レベル０の
状態で、ブロック誤り率を検出する。また、この同期レ
ベル０の状態で、ＯＫ信号がアサートされた場合には、
同期パターンは変更せずに、同期レベル１に遷移する。

【０１７４】同期レベル１では、長い検出間隔でブロッ
ク誤り率が算出される。つまり、誤り率判断回路２６の
設定を、第２のブロック誤り率の検出間隔（Ｂ_MAX-L）
及び第２のエラーブロック数の閾値（Ｅ_MAX-L）とす
る。そのため、この同期レベル１では、検出時間は長く
なるが、検出精度が高い算出結果を得ることができる。
この同期レベル１の状態で、ＮＧ信号がアサートされた
場合には、同期パターンを１つ変更して、同期レベル０
に遷移する。また、この同期レベル１の状態でＯＫ信号
がアサートされた場合には、同期パターンを変更せず
に、同期レベル２に遷移する。

【０１７５】ここで、同期レベル１から同期レベル２へ
の推移は、非同期状態から同期状態へ推移することとな
る。この同期状態への推移時には、同期パターンが決定
される。すなわち、現在このブロック同期回路５に仮に
設定されている同期パターンを、メインパス上のＩＱ交
換回路２、９０°回転補正回路３及びデパンクチャ回路
６にアサートする。このことにより、メインパス上に伝
送される伝送データ（ＩＱ）の復号が、決定された同期
パターンにより行われることとなる。

【０１７６】同期レベル２では、短い検出間隔でブロッ
ク誤り率を算出する。つまり、誤り率判断回路２６の設
定を、第１のブロック誤り率の検出間隔（Ｂ_MAX-S）及
び第２のエラーブロック数の閾値（Ｅ_MAX-S）とする。
そのため、この同期レベル２では、検出精度は悪くなる
が、短い時間で算出結果を得ることができる。この同期
レベル２の状態で、ＯＫ信号がアサートされた場合に
は、同期はずれが生じていない（つまり、同期はとれて
いる）ので、そのまま同期パターンの設定は変えずに、
同期レベル２の状態を維持する。また、この同期レベル
２の状態で、ＮＧ信号がアサートされた場合には、同期
はずれが生じたので、同期レベル０に遷移して、非同期
状態からパンクチャブロック同期の引き込みを開始す
る。

【０１７７】ところで、この同期レベル２から同期レベ
ル０に遷移するタイミングが、パンクチャブロックの同
期ロックが外れるタイミングである。この同期パターン
生成回路２７では、同期ロックが外れた場合（すなわ
ち、同期レベル２から同期レベル０に推移した場合）で
あっても、メインパスに設定されている符号化方式並び
にブロック境界は保持したままとしておく。そして、確
実にブロック同期を検出したタイミング、つまり、同期
レベル１から同期レベル２に推移するタイミングで、メ
インパスに設定されている符号化方式並びにブロック境
界を変更するようにしている。

【０１７８】そのため、このような同期レベル管理を行
うことにより、例えば、誤ロック外れ（正しく同期され
ているにもかかわらず、同期が外れたと誤って検出し
て、後方保護状態から、前方保護状態に推移すること）
が生じた場合であっても、メインパス上に設定されてい
る同期パターンは変更されないので、同期を検出してい
る間、メインデータパス上の復号データに誤りが生じる
ということはない。

【０１７９】以下、具体的にこの同期パターン生成回路
２７の回路構成について図１３を用いて説明をする。

【０１８０】回転補正用カウンタ１１１は、ＮＧ信号を
カウントする２進カウンタである。この回転補正用カウ
ンタ１１１のカウント値は、回転補正設定信号ＲＯＴと
して、９０°回転補正回路２３に供給される。

【０１８１】第１のＡＮＤ回路１１５は、ＮＧ信号と回
転補正設定信号ＲＯＴとのＡＮＤ演算を行う。ＩＱ交換
用カウンタ１１２は、この第１のＡＮＤ回路１１５の出
力をカウントする２進カウンタである。すなわち、ＩＱ
交換用カウンタ１１２は、回転補正設定信号ＲＯＴが１
サイクルしたときにカウントアップするカウンタであ
る。このＩＱ交換用カウンタ１１２のカウント値は、Ｉ
Ｑ交換設定信号ＥＸＣとして、ＩＱ交換回路２２に供給
される。

【０１８２】第２のＡＮＤ回路１１６は、ＮＧ信号と回
転補正設定信号ＲＯＴとＩＱ交換設定信号ＥＸＣとのＡ
ＮＤ演算を行う。この第２のＡＮＤ回路１１６の出力
は、ブロック境界変更信号ＢＣＨとしてパンクチャブロ
ック変更回路２４に供給される。すなわち、このブロッ
ク境界変更信号ＢＣＨは、ＩＱ交換設定信号ＥＸＣが１
サイクルしたときにアサートされる信号である。

【０１８３】ブロック変更回数カウンタ１１３は、ブロ
ック境界変更信号ＢＣＨがアサートされた回数をカウン
トするカウンタである。図面中は、８進カウンタを示し
ているが、８進以上であれば何進でもよい。このブロッ
ク変更回数カウンタ１１３のカウント値は、現在設定さ
れている符号化率で、ブロック境界が変更された回数を
示している。

【０１８４】比較回路１１７は、ビット数デコーダ１１
８から出力された値とブロック変更回数カウンタ１１３
のカウント値とを比較して、一致したときに出力を有効
（１）とする回路である。ブロック変更回数カウンタ１
１３は、比較回路１１７の出力信号が有効（１）となっ
たときに、カウンタ値をクリアする。

【０１８５】符号化方式設定用カウンタ１１４は、比較
回路１１７の出力が有効（１）となった回数をカウント
する４進カウンタである。この符号化方式設定用カウン
タ１１４のカウント値は、符号化率設定情報ＲＡＴＥと
してシンドローム生成回路２５に供給される。

【０１８６】ビット数デコーダ１１８は、符号化率設定
情報ＲＡＴＥによって設定されている符号化率のパンク
チャブロックが、何ビットで構成されているかを出力す
る回路である。具体的には、符号化率１／２が設定され
ていれば１を出力し、符号化率２／３が設定されていれ
ば２を出力し、符号化率３／４が設定されていれば３を
出力し、符号化率５／６が設定されていれば５を出力
し、符号化率７／８が設定されていれば７を出力する。
ビット数デコーダ１１８が、各符号化率毎のパンクチャ
ブロックのビット数を出力することにより、パンクチャ
ブロックの境界を、パンクチャブロックを構成するビッ
ト数分スライドすることができる。すなわち、その符号
化率で存在する全てのブロック境界に対して、ブロック
誤り率を算出することが可能となる。そして、全てのブ
ロック境界に対してブロック誤り率を算出したら、符号
化方式設定用カウンタ１１３は、符号化率を変更する。

【０１８７】以上のように同期パターン生成回路２７で
は、ＮＧ信号がアサートされた場合、同期パターンを１
つずつ変更し、全ての同期パターンに対して、ブロック
誤り率を算出することができる。

【０１８８】第３のＡＮＤ回路１２１は、比較回路１２
３の出力の反転信号と、ＯＫ信号とのＡＮＤ演算をす
る。レベル管理カウンタ１２２は、第３のＡＮＤ回路１
２１の出力をカウントする３進カウンタである。即ち、
レベル管理カウンタ１２２は、この装置の同期レベルを
管理している。カウント値０が同期レベル０、カウント
値１が同期レベル１、カウント値２が同期レベル２を示
す。

【０１８９】このようなレベル管理カウンタ１２２は、
同期レベル０，同期レベル１のときにＯＫ信号が入力さ
れた場合には、カウントアップして同期レベル上げる。
レベル管理カウンタ１２２は、同期レベル２のときに
は、ＯＫ信号が入力されても、カウントアップしない。
また、レベル管理カウンタ１２２は、ＮＧ信号が入力さ
れたときには、カウント値を０として、同期レベル０に
下げる。

【０１９０】このようなレベル管理カウンタ１２２のカ
ウント値は、同期レベル情報ＳＹＮＣＬＶＬを誤り率判
断回路２６に供給される。また、比較回路１２３は、レ
ベル管理カウンタ１２２のカウント値が２となったとき
に出力を有効（１）とする。

【０１９１】回転補正用レジスタ１２５は、比較回路１
２３の出力がイネーブル信号として入力され、このイネ
ーブル信号に基づき回転補正設定信号ＲＯＴを格納す
る。つまり、同期レベル２となったタイミングで、回転
補正設定信号ＲＯＴを格納する。そして、この格納して
いる値を、回転補正確定信号ＭＲＯＴとして、９０°回
転補正回路３に供給する。この９０°回転補正確定信号
ＭＲＯＴは、次に同期レベルが１から２に変化するタイ
ミングまで、同一の値が出力され続ける。

【０１９２】ＩＱ交換用レジスタ１２６は、比較回路１
２３の出力をイネーブル信号として入力され、このイネ
ーブル信号に基づきＩＱ交換設定信号ＥＸＣを格納す
る。つまり、同期レベル２となったタイミングで、ＩＱ
交換設定信号ＥＸＣを格納する。そして、この格納して
いる値を、ＩＱ交換確定信号ＭＥＸＣとして、ＩＱ交換
回路２に供給する。このＩＱ交換確定信号ＭＥＸＣは、
次に同期レベルが１から２に変化するタイミングまで、
同一の値が出力され続ける。

【０１９３】符号化方式設定用レジスタ１２７は、比較
回路１２３の出力をイネーブル信号として入力され、こ
のイネーブル信号に基づき符号化率確定情報ＲＡＴＥを
格納する。つまり、同期レベル２となったタイミング
で、符号化率設定情報ＲＡＴＥを格納する。そして、こ
の格納している値を、符号化率確定情報ＭＲＡＴＥとし
て、デパンクチャ回路６に供給する。この符号化率確定
情報ＭＲＡＴＥは、次に同期レベルが１から２に変化す
るタイミングまで、同一の値が出力され続ける。

【０１９４】レジスタ１２８は、ＯＫ信号のタイミング
調整をする。ＡＮＤ回路１２９は、レジスタ１２８によ
りタイミング調整がされたＯＫ信号と、比較回路１２３
の出力とのＡＮＤ演算を行う。この比較回路１２３の出
力をブロックスタート信号ＢＳＴとして、デパンクチャ
回路６に供給する。

【０１９５】本発明の実施の形態のＣＳデジタル放送の
受信装置の効果等本発明の実施の形態のＣＳデジタル放送の受信装置１で
は、メインデータパスとは別のパスに設けられたブロッ
ク同期回路５によって、デパンクチャ符号化方式並びに
ブロック境界の決定を行っている。このブロック同期回
路５は、符号化方式並びにブロック境界の決定を、変調
／符号化方式並びにパンクチャド符号のブロック境界を
設定して、設定した変調／符号化方式に対応したシンド
ロームを入力されたＩＱデータ系列の各ブロック毎に算
出し、算出したシンドロームに基づき各変調／符号化方
式並びにブロック境界に対するブロック誤り率を算出
し、算出して得られたブロック誤り率に基づき行ってい
る。

【０１９６】このことにより本発明の実施の形態のＣＳ
デジタル放送の受信装置１では、本来正確に同期がとら
れていたにもかかわらず誤って同期が外れた判断したと
しても、メインデータパス上のデータには欠損を生じさ
せないでパンクチャドブロック同期を行うことができ、
さらに、その回路規模も小さくすることができる。

【０１９７】なお、以上、メインデータパスに並行し
て、ブロック同期回路５を１つ設けた受信装置を示した
が、例えば、シンドロームを算出してブロック誤り率を
求める回路を多重化して構成してもよい。この場合に
は、同時に複数の同期パターンに対してのブロック誤り
率を求めることができるので、より短い時間でブロック
同期を確立することができる。

【０１９８】また、符号化方式は時間的に変動するが、
変調式は常にＱＰＳＫで固定であるＣＳデジタル放送を
例にとって説明したが、例えば、日本におけるＢＳデジ
タル放送の場合には、変調方式が、ＢＰＳＫ、ＱＰＳ
Ｋ、８ＰＳＫと動的に変動する。このような場合、変調
方式に応じてパンクチャブロックも変動する。従って、
算出したシンドロームから変調方式に応じたパンクチャ
ブロックの同期がとれるような同期パターンを含めて、
同期制御を行ってもよい。

【０１９９】また、このＣＳデジタル放送の受信装置１
では、図１２に示したように、同期レベル０、１、３と
３つの同期レベルを設定して、それぞれでブロック誤り
率の検出間隔を変えて制御を行っていた。しかしなが
ら、以下に説明するように同期制御方法を代えてもよ
い。

【０２００】例えば、図１４に示すように、同期レベル
２で、長い検出期間（Ｂ_MAX-L，Ｅ_M _AX-L）でブロック誤
り率を検出するようにしてもよい。この場合は、例え
ば、伝送データの同期パターンの変動が少ないようなシ
ステムに有用である。

【０２０１】また、図１５に示すように、同期レベル０
及び同期レベル２のみで同期制御を行い、検出間隔の切
換を行わないようにしてもよい。この場合、回路規模が
小さくすることができる。

【０２０２】また、図１６に示すように、リセット直
後、或いは、チャネル変更直後に、まず、高速に同期を
確立させる初期レベルを設け、以後、確実に同期を確認
するように制御を行ってもよい。すなわち、職状態では
高速に多くの同期パターンに対するブロック誤り率を検
出して、とりあえず同期パターンを確定させ復号を開始
する。そして、以後、図１２に示した同期方式と同様に
処理を行う。このことにより、リセット直後やチャネル
変更直後の同期引き込み時間を短くすることができる。

【０２０３】

【発明の効果】本発明にかかる復号装置及び復号方法で
は、メインデータパスとは別のパスで、デパンクチャ及
び内符号復号を行うための変調／符号化方式並びにブロ
ック境界の決定を行う。変調／符号化方式並びにブロッ
ク境界の決定は、変調／符号化方式並びにパンクチャド
符号のブロック境界を設定して、設定した変調／符号化
方式に対応したシンドロームを入力されたＩＱデータ系
列の各ブロック毎に算出し、算出したシンドロームに基
づき各変調／符号化方式並びにブロック境界に対するブ
ロック誤り率を算出し、算出して得られたブロック誤り
率に基づき行う。

【０２０４】このことにより本発明にかかる復号装置及
び復号方法では、本来正確に同期がとられていたにもか
かわらず誤って同期が外れた判断したとしても、メイン
データパス上のデータには欠損を生じさせないでパンク
チャドブロック同期を行うことができ、さらに、その回
路規模も小さくすることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態のＣＳデジタル放送受信装
置のブロック構成図である。

【図２】上記ＣＳデジタル放送受信装置を構成するブロ
ック同期回路、ＩＱ交換回路、９０°位相回転補正回路
のブロック構成図である。

【図３】メインデータパス上に設けられたＩＱ交換回路
の回路図である。

【図４】メインデータパス上に設けられた９０°回転補
正回路の回路図である。

【図５】ＩＱ軸にマッピングされたときのＩ信号、Ｑ信
号の値を説明するための図である。

【図６】ブロック同期回路の硬判定回路の回路図であ
る。

【図７】ブロック同期回路のパンクチャブロック変更回
路の回路図である。

【図８】ブロック同期回路のシンドローム生成回路の回
路図である。

【図９】符号化率１／２用のシンドローム算出器の構成
図である。

【図１０】符号化率３／４用のシンドローム算出器の構
成図である。

【図１１】ブロック同期回路の誤り率判断回路の回路図
である。

【図１２】同期レベルの管理状態の遷移を説明するため
の状態遷移図である。

【図１３】ブロック同期回路の同期パターン生成回路の
回路図である。

【図１４】同期レベルの管理状態の遷移の第１の変形例
を説明するための状態遷移図である。

【図１５】同期レベルの管理状態の遷移の第２の変形例
を説明するための状態遷移図である。

【図１６】同期レベルの管理状態の遷移の第３の変形例
を説明するための状態遷移図である。

【図１７】一般的なデジタル伝送モデルを示すブロック
構成図である。

【図１８】ＣＳデジタル放送で採用される畳み込み符号
化器の回路図である。

【図１９】ＣＳデジタル放送で採用されるパンクチャパ
タンを説明するための図である。

【符号の説明】

１受信装置、３ＩＱ交換回路、４９０°回転補正
回路、５ブロック同期回路、６デパンクチャ回路、
７ビタビ復号器

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5J065 AA06 AB03 AC02 AD01 AD10 AD11 AE06 AF03 AG02 AG06 AH04 5K004 AA05 FA05 FA21 FB01 FJ12 FJ18 5K014 AA01 BA08 BA10 EA01 EA07 FA10 HA06

Claims

【特許請求の範囲】

【請求項１】直交変調方式及び／又はパンクチャド畳
み込み符号化方式（変調／符号化方式）が、動的に切り
換えられて伝送されるＩＱデータ系列を復号する復号装
置において、入力されたＩＱデータ系列に対してパンクチャド復号を
するデパンクチャ手段と、パンクチャド復号されたＩＱデータ系列に対して、畳み
込み符号に対応した復号を行う内符号復号手段と、入力されたＩＱデータ系列に対する変調／符号化方式並
びにパンクチャド符号のブロック境界を決定し、上記デ
パンクチャド手段及び内符号復号手段を制御するブロッ
ク同期手段とを備え、上記ブロック同期手段は、変調／符号化方式並びにパンクチャド符号のブロック境
界を設定して、設定した変調／符号化方式に対応したシ
ンドロームを入力されたＩＱデータ系列の各ブロック毎
に算出し、算出したシンドロームに基づき各変調／符号
化方式並びにブロック境界に対するブロック誤り率を算
出し、算出して得られたブロック誤り率に基づきＩＱデ
ータ系列に対する１つの変調／符号化方式並びにブロッ
ク境界を決定し、決定した変調／符号化方式並びにブロ
ック境界に応じて上記デパンクチャド手段及び内符号復
号手段の復号方式を制御することを特徴とする復号装
置。
【請求項２】上記ブロック同期手段は、上記変調／符号化方式並びにブロック境界の設定を切り
換えて、各変調／符号化方式並びにブロック境界毎のシ
ンドロームを算出することにより、各変調／符号化方式
並びにブロック境界毎のブロック誤り率を算出し、算出
した各変調／符号化方式並びにブロック境界毎のブロッ
ク誤り率に基づき、１つの変調／符号化方式並びにブロ
ック境界を決定することを特徴とする請求項１記載の復
号装置。
【請求項３】入力されたＩＱデータ系列のＩ信号デー
タとＱ信号データとのデータ配置を入れ替えるＩＱ交換
手段を備え、上記ブロック同期手段は、ＩＱデータ系列のＩ信号データとＱ信号データのデータ
配置を設定して、設定したデータ配置で上記シンドロー
ムを算出し、算出したシンドロームに基づき上記ブロッ
ク誤り率を算出し、算出して得られたブロック誤り率に
基づきＩ信号データとＱ信号データのデータ配置を決定
し、決定したデータ配置に応じて上記ＩＱ交換手段を制
御することを特徴とする請求項１記載の復号装置。
【請求項４】上記ＩＱデータ系列は、ＱＰＳＫ変調さ
れた直交変調信号であり、入力されたＩＱデータ系列を９０°の位相回転させる位
相回転手段を備え、上記ブロック同期手段は、ＩＱデータ系列を９０°毎位相回転させてデータ配置を
設定して、設定したデータ配置で上記シンドロームを算
出し、算出したシンドロームに基づき上記ブロック誤り
率を算出し、算出して得られたブロック誤り率に基づき
入力されたＩＱデータ系列の位相を決定し、決定した位
相に応じて上記位相回転手段を制御することを特徴とす
る請求項１記載の復号装置。
【請求項５】上記ブロック同期手段は、ブロック誤り率が所定値以下の変調／符号化方式に決定
することを特徴とする請求項２記載の復号装置。
【請求項６】上記ブロック同期手段は、ブロック誤り率を算出する算出期間を切り換えてシンド
ロームを算出することを特徴とする請求項５記載の復号
装置。
【請求項７】直交変調方式及び／又はパンクチャド畳
み込み符号化方式（変調／符号化方式）が、動的に切り
換えられて伝送されるＩＱデータ系列を復号する復号方
法において、変調／符号化方式並びにパンクチャド符号のブロック境
界を設定して、設定した変調／符号化方式に対応したシ
ンドロームを入力されたＩＱデータ系列の各ブロック毎
に算出し、算出したシンドロームに基づき各変調／符号化方式並び
にブロック境界に対するブロック誤り率を算出し、算出して得られたブロック誤り率に基づきＩＱデータ系
列に対する１つの変調／符号化方式並びにブロック境界
を決定し、決定した変調／符号化方式並びにブロック境界によっ
て、入力されたＩＱデータ系列に対してパンクチャド復
号及び畳み込み符号に対応した復号を行うことを特徴と
する復号方法。
【請求項８】上記変調／符号化方式並びにブロック境
界の設定を切り換えて、各変調／符号化方式並びにブロ
ック境界毎のシンドロームを算出することにより、各変
調／符号化方式並びにブロック境界毎のブロック誤り率
を算出し、算出した各変調／符号化方式並びにブロック
境界毎のブロック誤り率に基づき、１つの変調／符号化
方式並びにブロック境界を決定することを特徴とする請
求項７記載の復号方法。
【請求項９】ＩＱデータ系列のＩ信号データとＱ信号
データのデータ配置を設定して、設定したデータ配置で
上記シンドロームを算出し、算出したシンドロームに基づき上記ブロック誤り率を算
出し、算出して得られたブロック誤り率に基づきＩ信号
データとＱ信号データのデータ配置を決定し、決定したデータ配置に応じて、入力されたＩＱデータ系
列のＩ信号データとＱ信号データとのデータ配置を入れ
替えることを特徴とする請求項７記載の復号方法。
【請求項１０】上記ＩＱデータ系列は、ＱＰＳＫ変調
された直交変調信号であり、ＩＱデータ系列を９０°毎位相回転させてデータ配置を
設定して、設定したデータ配置で上記シンドロームを算
出し、算出したシンドロームに基づき上記ブロック誤り率を算
出し、算出して得られたブロック誤り率に基づき入力さ
れたＩＱデータ系列の位相を決定し、決定した位相に応じて、入力されたＩＱデータ系列を９
０°の位相回転させることを特徴とする請求項７記載の
復号方法。
【請求項１１】ブロック誤り率が所定値以下となる変
調／符号化方式並びにブロック境界に決定することを特
徴とする請求項８記載の復号方法。
【請求項１２】ブロック誤り率を算出する算出期間を
切り換えてシンドロームを算出することを特徴とする請
求項１１記載の復号方法。