JP4122525B2 - デジタルデータ伝送装置および方法、デジタルデータ復調装置および方法、並びに伝送媒体 - Google Patents
デジタルデータ伝送装置および方法、デジタルデータ復調装置および方法、並びに伝送媒体 Download PDFInfo
- Publication number
- JP4122525B2 JP4122525B2 JP51198699A JP51198699A JP4122525B2 JP 4122525 B2 JP4122525 B2 JP 4122525B2 JP 51198699 A JP51198699 A JP 51198699A JP 51198699 A JP51198699 A JP 51198699A JP 4122525 B2 JP4122525 B2 JP 4122525B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- frame synchronization
- reed
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0008—Modulated-carrier systems arrangements for allowing a transmitter or receiver to use more than one type of modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
技術分野
本発明は、デジタル放送信号送信装置及び方法に関し、特に、伝送系に係る制御信号、例えばいわゆるＴＭＣＣ（Transmission Multiplexing ConfigurationControl）信号を主信号と共に伝送するようなデジタル放送信号送信装置及び方法に関する。
背景技術
通信衛星（以下ＣＳと略称する）を用いたデジタル多チャンネル放送が本格的に始まり、多彩なサービスが開始されるようになってきた。また、今後放送衛星（以下ＢＳと略称する）でも、デジタル放送サービスを行うことが検討されている。
ＢＳはＣＳに比較して電力が大きいことから、従来、ＣＳで用いられていたQPSK変調方式よりも伝送効率の高い変調方式を用いることが検討されている。また伝送するビットストリームは、ＣＳ、地上波、ケーブル等の他メディアとの整合性を図る観点から、MPEG２システムズで規定された、いわゆるトランスポートストリーム（以下ＴＳと略称する）を基本とすることが提案されている。このＴＳは、１バイトの同期バイトを含んだ１８８バイトのＴＳパケットで構成されているが、ＣＳデジタル多チャンネル放送、地上波デジタル放送、ケーブルデジタル放送などでは、これに、誤り訂正用の１６バイトのパリティを付加したリードソロモン符号（以下ＲＳ符号と略称する）が用いられていることから、ＢＳデジタル放送でも、ＴＳにこのＲＳ（２０４，１８８）の符号化を行うことが提案されている。
このＢＳデジタル放送では、ＲＳ（２０４，１８８）の符号化されたＴＳパケットの同期部を除いたペイロード情報を伝送する主信号部分に、畳み込み符号化されたBPSK（Binary Phase Shift Keying）信号やQPSK（Quadrature Phase Shift Keying）信号、あるいはトレリス符号化８PSK（Phase Shift Keying）（以下、ＴＣ（Trellis-Coded）８ＰＳＫと略称する）を用い、また変調方式や符号化率等の伝送情報をＴＳパケットの同期部を用いてBPSKにて伝送する方式が提案されている。
特にTC８PSKとして、いわゆるプラグマティックTC８PSKを用いると、従来の畳み込み符号と同様の符号化回路および復号回路を用いることができるため、ペイロード情報を伝送するBPSK、QPSK、８PSKなどの信号を受信装置で復調する場合、いずれの信号を復調するときも、同一のビタビ復号器を用いることができ、ハードウェア構成上も有利となる。
図１は、このような現在提案されているＢＳデジタル放送の送信装置の構成例を表している。１８８バイトのＴＳパケットには、ＲＳ（２０４，１８８）符号化により、１６バイトのパリティが付加される。このパケットが４８個集められて１フレームとされる。
各フレームの４８個のパケットの先頭の１バイトの同期バイトは、順次、連続して読み出され、フレーム同期およびTMCC発生回路８１に入力される。フレーム同期およびTMCC発生回路８１は、最初の２つのＴＳパケットの同期バイトをフレーム同期信号にすげ替える。また、フレーム同期およびTMCC発生回路８１は、第３番目以降のＴＳパケットの同期バイトをTMCC（Transmission Multiplexing Configuration Control）信号にすげ替える。このTMCC信号には、後述する主信号の変調方式や符号化率などの伝送制御情報が含まれる。これにより、１フレームを構成する４８個のパケットのうちの最初の２つのパケットの２個の同期バイトが、フレーム同期信号にすげ替えられ、第３番目以降のパケットの同期バイトが、TMCC信号にすげ替えられることになる。フレーム同期およびTMCC発生回路８１で発生されたフレーム同期信号とTMCC信号は、BPSKマッピング回路８２に入力され、所定の信号点にマッピングされる。
１フレームのうちの最初の２個のＴＳパケットの主信号は、低階層用の画像信号ＬＱとされ、この信号は、この２個のＴＳパケットの範囲内でインタリーブ回路８３によりインタリーブされ、さらに、畳み込み符号化回路８４に入力され、１／２の符号化率で畳み込み符号化される。そして畳み込み符号化された信号はパンクチャリング処理されて符号化率３／４とされてＱＰＳＫマッピング回路８５に供給される。QPSKマッピング回路８５において、QPSK方式で、所定の信号点にマッピングされる。
一方、１フレームを構成する４８個のパケットのうち、残りの４６個のＴＳパケットの主信号は、高階層用の画像信号ＨＱとされ、この信号は、インタリーブ回路８６に入力され、インタリーブされた後、２／３トレリス符号化回路８７において符号化され、さらに８PSKマッピング回路８８において、信号点にマッピングされる。この２／３トレリス符号化回路８７において、いわゆるプラグマティックトレリス符号化を行うようにすると、畳み込み符号化回路８４と２／３トレリス符号化回路８７は、共通の回路とすることができる。
多重化回路８９は、BPSKマッピング回路８２、QPSKマッピング回路８５、および８PSKマッピング回路８８の出力を、フレーム単位で多重化し、出力する。従って、多重化回路８９より出力される各フレームの信号は、最初に、ＢＰＳＫ変調されたフレーム同期信号とTMCC信号が配置され、その次に、ＱＰＳＫ変調された低階層用の主信号ＬＱが配置され、最後に８ＰＳＫ変調された高階層用の主信号ＨＱが配置されたフォーマットとなる。
受信側では搬送波やクロックの同期を確立した後、受信信号系列を監視することでBPSK変調されたフレーム同期信号を検出し、フレーム同期を確立する。このフレーム同期信号の後には、BPSK変調されたTMCCが続いているので、フレーム同期が確立すれば、フレーム同期信号の次の信号をBPSK信号として受信、復調し、TMCC信号を得ることができる。このTMCC信号の内容を解釈することにより、TMCC信号の後に引き続き伝送されてくるペイロード情報を伝送する主信号部のシンボルの変調方式や符号化率等の伝送制御情報を知ることができるので、これに基づいて、主信号の受信および内符号の復号を行うことができる。
その後、復調信号中のフレーム同期信号とTMCC信号は、元のように、ＴＳの同期信号に置き換えられ、１バイトの同期信号と２０３バイトの主信号とからなるＲＳ（２０４，１８８）符号化されたＴＳに戻され、さらにこのＲＳ符号を復号することにより、送信されたＴＳを得ることができる。
図２は、このような同期処理の処理例を表している。最初にステップＳ１において、第1番めのフレーム同期信号が検出されるまで待機し、検出されたとき、ステップＳ２において、第２番めのフレーム同期信号が検出されたか否かが判定される。第２の番めのフレーム同期信号が検出された場合には、ステップＳ３に進み、第３番目のフレーム同期信号が検出されたか否かが判定される。第３番目のフレーム同期信号が検出された場合には、ステップＳ４に進み、第４番目のフレーム同期信号が検出されたか否かが判定される。以上のようにして、４つのフレームについて、連続してフレーム同期信号が検出された場合には、ステップＳ５において、フレーム同期が確立したものとして、フレーム同期確立処理が実行される。
第1番めのフレーム同期信号が検出された後、ステップＳ２において、第２番めのフレーム同期信号が検出されなかったと判定された場合においては、ステップＳ６に進み、第３番目のフレーム同期信号が検出されたか否かが判定される。第３番目のフレーム同期信号が検出されたと判定された場合には、ステップＳ７に進み、第４番目のフレーム同期信号が検出されたか否かが判定される。第４番目のフレーム同期信号が検出された場合には、さらにステップＳ８に進み、第５番目のフレーム同期信号が検出されたか否かが判定される。以上のようにして、第１番めのフレーム同期信号が検出された後、第2番めのフレーム同期信号が検出されなかったとしても、その後、連続して３回フレーム同期信号が検出された場合には、ステップＳ５に進み、フレーム同期確立処理が実行される。
第1番めのフレーム同期信号が検出された後、２回連続してフレーム同期信号が検出されなかったとステップＳ６において判定された場合には、ステップＳ１に戻り、それ以降の処理が繰り返し実行される。
第1番めのフレーム同期信号が検出された後、第2番めのフレーム同期信号を検出することができなかったが、第３番めのフレーム同期信号を検出することができた場合に、ステップＳ７において、第４番めのフレーム同期信号を検出することができなかったと判定された場合には、ステップＳ９に進み、第５番めのフレーム同期信号が検出されたか否かが判定される。そこで、第５番めのフレーム同期信号が検出されたと判定された場合には、さらにステップＳ１０に進み、第６番めのフレーム同期信号が検出されたか否かが判定される。ここで、第６番めのフレーム同期信号が検出されたと判定された場合には、ステップＳ５に進み、フレーム同期確立処理が実行される。ステップＳ９またはステップＳ１０において、フレーム同期信号が検出されなかったと判定された場合には、ステップＳ１に戻り、それ以降の処理が繰り返し実行される。
２回連続してフレーム同期信号を検出することができたと判定された後、第３番めのフレーム同期信号を検出することができなかったとステップＳ３において判定された場合には、ステップＳ７に進み、それ以降の処理が実行される。３回連続してフレーム同期信号を検出することができた後、ステップＳ４において、第４番めのフレーム同期信号を検出することができなかったと判定された場合には、ステップＳ８に進み、それ以降の処理が実行される。
ステップＳ８において、第５番めのフレーム同期信号が検出されなかったと判定された場合には、ステップＳ１０に進み、それ以降の処理が実行される。
以上のようにして、フレーム同期が確立した状態において、このフレーム同期信号を基準にして、TMCC信号と主信号を正確に復調することができるようになる。
なお、以上のフレーム同期確立までの処理は、後方保護と称される。
以上の後方保護により、フレーム同期が確立したと判定された場合には、ステップＳ１１において、フレーム同期信号が継続して検出されていることが確認され、ステップＳ１１において、所定のフレームにおいて、フレーム同期信号（ｎ番めとする）を検出することができなかったと判定された場合には、ステップＳ１２に進み、（ｎ＋１）番めのフレーム同期信号を検出することができたか否かが判定される。ステップＳ１２において、（ｎ＋１）番めのフレーム同期信号を検出することができなかったと判定された場合には、さらにステップＳ１３において、（ｎ＋２）番めのフレーム同期信号が検出されたか否かが判定され、検出されなかった場合には、さらにステップＳ１４において、（ｎ＋３）番めのフレーム同期信号が検出されたか否かが判定される。以上のようにして、４フレーム連続してフレーム同期信号を検出することができなかったと判定された場合には、ステップＳ１５に進み、フレーム同期が外れたものとして、同期外れ処理が実行される。その後、ステップＳ１に戻り、それ以降の処理が実行される。
ｎ番めのフレーム同期信号が検出されなかったと判定された後、ステップＳ１２において、（ｎ＋１）番めのフレーム同期信号が検出されたと判定された場合には、ステップＳ１６に進み、（ｎ＋２）番めのフレーム同期信号が検出されたか否かが判定される。（ｎ＋２）番めのフレーム同期信号が検出された場合には、１つのフレームについてだけフレーム同期信号を検出することができなかっただけであるので、ステップＳ１１に戻り、それ以降の処理が実行される。
ステップＳ１６において、（ｎ＋２）番めのフレーム同期信号を検出することができなかったと判定された場合、ステップＳ１７において、（ｎ＋３）番めのフレーム同期信号が検出されたか否かが判定される。（ｎ＋３）番めのフレーム同期信号が検出されなかったと判定された場合には、ステップＳ１８において、（ｎ＋４）番めのフレーム同期信号が検出されたか否かが判定される。（ｎ＋４）番めのフレーム同期信号が検出されなかったと判定された場合には、連続して３回フレーム同期信号を検出することができなかったことになるので、ステップＳ１５に進み、同期外れ処理が実行される。
ステップＳ１７において、（ｎ＋３）番めのフレーム同期信号が検出されたと判定された場合には、ステップＳ１９において、（ｎ＋４）番めのフレーム同期信号が検出されたか否かが判定される。（ｎ＋４）番めのフレーム同期信号を検出することができなかった場合には、ステップＳ２０に進み、（ｎ＋５）番めのフレーム同期信号が検出されたか否かが判定される。（ｎ＋５）番めのフレーム同期信号を検出することができなかったと判定された場合には、ステップＳ１５に進み、同期外れ処理が実行される。
ステップＳ１９またはステップＳ２０において、フレーム同期信号が検出されたと判定された場合には、ステップＳ１１に戻る。
フレーム同期信号を２回連続して検出することができなかった後、ステップＳ１３において、（ｎ＋２）番めのフレーム同期信号を検出することができたと判定された場合には、ステップＳ１７に進み、それ以降の処理が実行される。３回連続してフレーム同期信号を検出することができなかったと判定された後、ステップＳ１４において、（ｎ＋３）番めのフレーム同期信号を検出することができたと判定された場合には、ステップＳ１８に進み、それ以降の処理が実行される。
ステップＳ１８において、（ｎ＋４）番めのフレーム同期信号を検出することができたと判定された場合には、ステップＳ２０に進み、それ以降の処理が実行される。
なお、フレーム同期が確立した後、フレーム同期が外れたことを検出するまでの保護動作は、前方保護と称される。
以上のように、１８８バイトのＴＳパケットは、ＲＳ（２０４，１８８）の符号化が行われ、さらに、内符号として、畳み込み符号化やトレリス符号化が行われて、伝送路誤りに対する誤り訂正ができるようになされている。一方、TMCC信号は、伝送制御情報を受信側に伝達するために、主信号以上に伝送路誤りに対する耐性が求められる。上記の提案方式では、各種の変調方式の中で、伝送路誤りに対して最も有利な変調方式であるBPSKを用いることで、この要求に応えるようにしている。
しかしながらBPSK変調だけでは十分な誤り耐性を得ることはできず、TMCC信号に対してさらに強力な誤り訂正処理が求められている。
またフレーム同期信号に対しては、誤り訂正に対する対策が施されず、受信装置側においては、図２を用いて説明したようなステートマシン回路による同期保護処理が行われるだけであった。
従って、特に、Ｃ／Ｎが低いような状態の場合、安定して、かつ、高速に、フレーム同期信号を検出することが困難となる課題があった。
発明の開示
本発明はこのような状況に鑑みてなされたものであり、伝送路誤りに対する耐性をより高めるようにするものである。また本発明は、安定して、かつ、高速に、フレーム同期信号を検出することができるようにするものである。
本発明は、トランスポートパケットのペイロード部で主信号が伝送され、所定数のトランスポートパケットによりフレームが形成され、該フレーム内のトランスポートパケットの同期部の少なくとも一部が伝送系に係る制御信号とフレーム同期信号に置き換えられ、この制御信号とフレーム同期信号とを、主信号と時分割で誤り訂正内符号化し、誤り訂正内符号化されたフレーム同期信号及び制御信号を第１の変調方式で変調し、上記主信号を第２の変調方式で変調して伝送するデジタル放送信号送信装置であって、上記フレーム内のトランスポートパケットの同期部の内、少なくとも一部をフレーム同期用の第１のビットパターンを有する第１のビット系列と、複数のフレームが集まって形成されるスーパーフレームの識別用の第２のビットパターン又は第３のビットパターンを有する第２のビット系列に置き換えて、第１のビット系列、制御信号、第２のビット系列の順番で出力する置換回路と、上記主信号に対して第１のリードソロモン符号を施す第１のリードソロモン符号化回路と、上記第１のリードソロモン符号化回路の出力をインターリーブするインターリーブ回路と、上記制御信号を複数のフレーム分だけ集めた信号に対して第２のリードソロモン符号を生成する第２のリードソロモン符号化回路と、上記置換回路と、上記第２のリードソロモン符号化回路と、上記インターリーブ回路の出力とを時間分割で誤り訂正内符号化する誤り訂正内符号化回路と、上記誤り訂正内符号化回路の出力を上記第１又は第２の変調方式で変調する変調回路とを有する。
ここで、制御信号は、上記主信号にかけられた変調方式を特定する情報を含むことが望ましい。
また、上記ビット系列のビット長は、上記誤り訂正内符号化回路の拘束長よりも長いことが望ましい。
さらに、本発明は、トランスポートパケットのペイロード部で主信号が伝送され、所定数のトランスポートパケットによりフレームが形成され、該フレーム内のトランスポートパケットの同期部の少なくとも一部が伝送系に係る制御信号とフレーム同期信号に置き換えられ、この制御信号とフレーム同期信号とを、主信号と時分割で誤り訂正内符号化し、誤り訂正内符号化されたフレーム同期信号及び制御信号を第１の変調方式で変調し、上記主信号を第２の変調方式で変調して伝送するデジタル放送信号送信方法であって、上記フレーム内のトランスポートパケットの同期部の内、少なくとも一部をフレーム同期用の第１のビットパターンを有する第１のビット系列と、複数のフレームが集まって形成されるスーパーフレームの識別用の第２のビットパターン又は第３のビットパターンを有する第２のビット系列に置き換えて、第１のビット系列、制御信号、第２のビット系列の順番で出力する置換工程と、上記主信号に対して第１のリードソロモン符号を施す第１のリードソロモン符号化工程と、上記第１のリードソロモン符号化回路の出力をインターリーブするインターリーブ工程と、上記制御信号を複数のフレーム分だけ集めた信号に対して第２のリードソロモン符号を生成する第２のリードソロモン符号化工程と、上記置換工程と、上記第２のリードソロモン符号化工程と、上記インターリーブ工程の出力とを時間分割で誤り訂正内符号化する誤り訂正内符号化工程と、上記誤り訂正内符号化工程の出力を上記第１又は第２の変調方式で変調する変調工程とを有する。
【図面の簡単な説明】
図１は、従来の送信装置の構成例を示すブロック図である。
図２は、従来の受信装置の同期処理を説明するフローチャートである。
図３は、本発明を適用した送信装置の構成例を示すブロック図である。
図４は、BPSK変調方式のシンボルのマッピングを説明する図である。
図５は、QPSK変調方式のシンボルのマッピングを説明する図である。
図６は、８PSK変調方式のシンボルのマッピングを説明する図である。
図７は、トランスポートストリームのパケットを説明する図である。
図８Ａは、リードソロモン回路４から供給された、ＴＭＣＣ信号を含むデータである。
図８Ｂは、インタリーブ回路８にてインタリーブを施された、ＴＭＣＣ信号を含むデータである。
図８Ｃは、畳み込み符号化回路１０で畳み込み符号化をされた、ＴＭＣＣ信号を含むデータである。
図９は、図３のインタリーブ回路５のより詳細な構成例を示す図である。
図１０は、図３の多重化回路９における多重化処理により得られる信号のフォーマットを説明する図である。
図１１は、図３の畳み込み復号化回路１０の構成例を示すブロック図である。
図１２は、本発明を適用した受信装置の構成例を示すブロック図である。
図１３は、図１１のフレーム同期検出回路４１の動作を示す図である。
図１４は、図１１の受信装置における同期処理を説明するフローチャートである。
図１５Ａは、畳み込み符号化回路１０への入力ビット系列を示す図である。
図１５Ｂは、畳み込み符号の終結処理を説明する図である。
図１５Ｃは、畳み込み符号化回路１０からの出力ビット系列を示す図である。
図１６は、スーパーフレームにおける特定パターンの配置を説明する図である。
図１７は、図１６のフォーマットにおける特定パターン検出の処理を説明するフローチャートである。
図１８は、TMCC信号と主信号（ペイロード）のフォーマットを示す図である。
図１９は、TMCC信号と主信号（ペイロード）を独立に符号化する場合の構成例を示す図である。
図２０は、TMCC信号と主信号（ペイロード）を独立に復号する場合の構成例を示す図である。
図２１は、TMCC信号と主信号（ペイロード）を共通に復号する場合の構成例を示すブロック図である。
図２２は、本発明を適用した送信装置の他の構成例を示すブロック図である。
図２３Ａは、インタリーブ回路５の入力データを示す図である。
図２３Ｂは、インタリーブ回路５の処理を説明する図である。
図２３Ｃは、インタリーブ回路５の出力データを示す図である。
図２４は、本発明を適用した受信装置の他の構成例を示すブロック図である。
図２５は、本発明を適用した受信装置のさらに他の構成例を示すブロック図である。
図２６は、図２４の多数決判定回路７１の入力を説明する図である。
図２７は、図２５の多数決判定回路７１の入力を説明する図である。
発明を実施するための最良の形態
以下、本発明の好ましい構成例について、図面を参照しながら説明する。
図３は、本発明を適用した送信装置の構成例を表している。メモリ１には、伝送制御情報を含むTMCC信号が記憶されている。同期レジスタ２には、フレーム同期信号が記憶されている。多重化回路３は、同期レジスタ２およびメモリ１から後述する所定のタイミングで、フレーム同期信号またはTMCC信号を読み出し、それらを多重化し、リードソロモン符号化回路４に出力している。
リードソロモン符号化回路４は、多重化回路３より入力されたフレーム同期信号とTMCC信号をＲＳ（４８，３８）符号化してインタリーブ回路５に出力する。インタリーブ回路５は、リードソロモン符号化回路４より入力された信号をインタリーブした後、多重化回路９に出力している。インタリーブ回路５は、後段の畳み込み符号化回路１０における誤りを分散し、受信側で、ＲＳ復号することで、誤り訂正能力を向上させるものである。
一方、低階層の画像信号ＬＱや高階層の画像信号ＨＱの主信号を含むＴＳが、それぞれリードソロモン符号化回路６及び１３に入力されている。リードソロモン符号化回路６及び１３では、ＴＳをリードソロモン符号化し、メモリ７、１４にそれぞれ出力し、記憶させるようになされている。なお、このとき、メモリ７、１４には、ＴＳの同期バイトは書き込まれないようになされている。メモリ７、１４より読み出されたＴＳは、それぞれインタリーブ回路８、１５によりインタリーブ処理された後、多重化回路９に入力されている。
多重化回路９は、インタリーブ回路５より入力されたフレーム同期信号とTMCC信号を、インタリーブ回路８、１５から入力された主信号に、フレームを構成するように多重化し、出力するようになされている。フレームの構造は上述の図１と同様に最初にフレーム同期信号とTMCC信号が配置され、その次に、低階層用の主信号ＬＱが配置され、最後に高階層用の主信号ＨＱが配置される。
畳み込み符号化回路１０は、後述するように多重化回路９より供給されたフレーム内のそれぞれの信号に適合した畳み込み符号化処理を行い、マッピング回路１１に出力するようになされている。マッピング回路１１は、畳み込み符号化回路１０より供給された多重化信号を、それぞれの信号に対応して、BPSK変調、QPSK変調、または８PSK変調などの変調方式の信号点にマッピングする処理を行う。
図４乃至図６は、信号点のマッピングの様子を表している。図４は、BPSK変調方式の場合、図５は、QPSK変調方式の場合、そして図６は、８PSK変調方式の場合のマッピングの信号点を表している。図４に示すように、BPSK変調方式の場合、１８０度の位相差を有する２つの信号点にマッピングが行われる。QPSK変調方式の場合、図５に示すように、それぞれ９０度の位相差を有する４個の信号点上にマッピングが行われる。また、８PSK変調方式の場合、図６に示すように、それぞれ４５度の位相差を有する８個の信号点上に、マッピングが行われる。
コントローラ１２は、多重化回路３、多重化回路９、畳み込み符号化回路１０、およびマッピング回路１１の動作を制御するようになされている。
次に、その動作について説明する。リードソロモン符号化回路６及び１３に入力される信号は、図７に示すように、先頭の１バイトが同期信号とされ、続く１８７バイトが画像データで構成されたＴＳパケットである。この画像データは、低階層用の画像データＬＱ、または高階層用の画像データＨＱとされている。低階層用の画像データＬＱは、最低限の低品位の画像を再生する場合に必要な画像データであり、高階層用の画像データＨＱは、より高解像度の画像を再生する場合に必要となる画像データである。リードソロモン符号化回路６には１フレーム分として２つのパケットの低階層用の画像データＬＱが供給され、リードソロモン符号化回路１３には１フレーム分として４６個のパケットの高階層用の画像データＨＱが供給される。
リードソロモン符号化回路６、１３は、各パケットに対して、ＲＳ（２０４，１８８）符号化処理を行って、１６バイトのパリティを付加し、それぞれメモリ７、１４に供給し、記憶させる。ただし、このとき、メモリ７、１４には、各パケットの１バイトの同期信号は書き込まれない。メモリ７、１４に書き込まれた画像信号は、インタリーブ回路８、１５により読み出され、所定のインタリーブ処理が施された後、多重化回路９に供給される。
一方、メモリ１には、伝送制御情報を含むTMCC信号が供給され、記憶される。多重化回路３は、コントローラ１２からの制御のもとに、同期レジスタ２に記憶されているフレーム同期信号と、メモリ１に記憶されているTMCC信号を、所定のタイミングで読み出し、多重化し、リードソロモン符号化回路４に出力する。フレーム同期信号は、２バイトにより構成されており、多重化回路３は、２バイトのフレーム同期信号を読み出した後、メモリ１から１０バイトのTMCC信号を読み出し、リードソロモン符号化回路４に出力する処理を、フレーム単位で繰り返し実行する。即ち、この構成例においては、１フレームにおいて、２バイトのフレーム同期信号と、１０バイトのTMCC信号とが伝送されるようになされている。リードソロモン符号化回路４は、ＲＳ（４８，３８）の符号化処理を行い、多重化回路３より供給される３フレーム分のデータに対して１フレーム分のパリティを付加する。
上述した図１の場合、フレーム当たり１９２シンボル（１９２ビット）のBPSKシンボルが、フレーム同期信号とTMCC信号に割り当てられている（図２におけるBPSKマッピング回路８２の出力の段階におけるフレーム当たりのシンボル数は１９２シンボルである）。このフレーム同期信号とＴＭＣＣ信号に割り当てられるフレーム当りのシンボル数は本発明を実施する場合でも変わらない。つまり畳み込み符号化回路１０において、フレーム同期信号とTMCC信号の両方に、符号化率が１／２の畳み込み符号化処理を行うので、畳み込み符号化処理を行う前の段階において、１フレーム当りにフレーム同期信号とTMCC信号に割当可能な情報量は、９６（＝１９２／２）ビット、即ち１２バイト（内訳は、上述のようにフレーム同期信号が２バイトで、ＴＭＣＣ信号が１０バイトである）となる。リードソロモン符号化回路４は、多重化回路３より供給される３フレーム分のデータに対して１フレーム分のパリティを付加し、合計４フレーム分のデータ（４８バイトのデータ）で、リードソロモン符号を構成する処理を行う。
即ち、フレーム当たり、２バイトのフレーム同期信号と１０バイトのTMCC信号からなる信号を、３フレーム分（３６バイト分）集め、さらに、これに、第４フレームの２バイトのフレーム同期信号を加えた３８（＝３６＋２）バイトの情報に対して、１０バイトのパリティを付加し、ＲＳ（４８，３８）の符号化を行う。これにより、リードソロモン符号化回路４の出力は、インタリーブＡに示すようになる。その結果、４フレームで３０バイト（２４０ビット）のTMCC信号を伝送することができる。
なお、この構成例では、フレーム同期信号とTMCC信号の両方に対してリードソロモン符号化を行うようにしたが、TMCC信号に対してのみ、リードソロモン符号化を行うようにしても良い。この場合、ＲＳ（４０，３０）符号化が行われることになる。
インタリーブ回路５は、リードソロモン符号化回路４より供給された信号（図８Ａ）に対して、所定のインタリーブ処理を施し、多重化回路９に出力する。この信号は、図８Ｂに示すように、２バイトの同期信号の位置は変更されないが、TMCC信号とパリティが、所定の位置にインタリーブされた信号となる。
図９は、インタリーブ回路５の構成例を表している。このインタリーブ回路５は畳み込み型とされ、この構成例においては、入力された信号が、スイッチ３１により、接点３１−１乃至３１−６のいずれかに入力され、接点３２−１乃至３２−６から、スイッチ３２を介して出力されるようになされている。接点３１−１と３２−１は、直接接続され、接点３１−２と接点３２−２の間には、遅延ユニット３３−１が挿入されている。接点３１−３と接点３２−３の間には、遅延ユニット３３−２，３３−３が挿入され、接点３１−４と接点３２−４の間には、遅延ユニット３３−４乃至３３−６が挿入され、接点３１−５と接点３２−５の間には、遅延ユニット３３−７乃至３３−１０が挿入され、接点３１−６と接点３２−６の間には、遅延ユニット３３−１１乃至３３−１５が挿入されている。尚、各遅延ユニットは８バイト分の遅延を与えるように構成されている。
そして、スイッチ３１とスイッチ３２は、それぞれ同期して、２バイト毎に対応する接点に切り替えられるようになされている。
リードソロモン符号化回路４から、２バイトのフレーム同期信号が入力されるタイミングのとき、スイッチ３１，３２は、図９において最も上側の接点３１−１，３２−１に切り替えられる。従って、フレーム同期信号は、遅延されることなく（インタリーブされることなく）、そのまま出力される。
これに対して、フレーム同期信号に続く１０バイトのTMCC信号が入力されたとき、スイッチ３１，３２は、図９において、上から２番目乃至最も下側の接点に、２バイト毎に、順次切り替えられる。その結果、１０バイトのTMCC信号のうち、最初の２バイトの信号は、遅延ユニット、１個分（８バイト）の遅延を受け、第２番目の２バイトのTMCC信号は、遅延ユニット２個分（１６バイト）の遅延を受ける。以下同様に、第３番目乃至第５番目の２バイトのTMCC信号は、それぞれ遅延ユニット３個分（２４バイト）、４個分（３２バイト）、または５個分（４０バイト）の遅延を受けて出力される。
フレーム同期信号は、インタリーブ回路５のインタリーブ処理によって、その位置が変化しないようにする必要がある。インタリーブ回路５を畳み込み型のインタリーブ回路とすると、同期信号の位置を保存することが容易となるばかりでなく、回路規模もブロック型のインタリーブ回路とする場合に較べ、小さくすることができる。
インタリーブ回路５のスイッチ３１，３２の切り替えをバイト単位で行うようにした方が、バースト的なエラーを、より効率的に分散することが可能となる。しかしながら、そのようにすると、ハードウェアが大きくなる。そこで、より小さいハードウェアで、同期信号の位置を変化させることなく、インタリーブを行うようにするには、２バイト単位で、インタリーブを行うようにするのが好ましい。
多重化回路９は、インタリーブ回路８および１５より供給される１フレーム分（４８パケット分）の主信号の先頭に、インタリーブ回路５より供給される１フレーム分のフレーム同期信号とTMCC信号とを、図１０に示すように多重化し、畳み込み符号化回路１０に出力する。
畳み込み符号化回路１０は、コントローラ１２の制御のもと、多重化回路９からフレーム同期信号又はTMCC信号が入力されたとき、これを符号化率１／２のBPSKで伝送させるため、符号化率１／２の畳み込み符号化処理を行う。畳み込み符号化回路１０は、多重化回路９から供給されてきた主信号が、高階層用の画像信号ＨＱである場合、主信号を符号化率２／３でトレリス符号化する。この場合、プラグマティックTC８PSKで伝送するとき、多重回路９からの入力を２ビット並列に変換し、このうちの１ビットは、そのままとし、他の１ビットは、符号化率１／２で畳み込み符号化して２ビットの符号を得る。そして、合計３ビットの出力を並列にして、マッピング回路１１に出力する。
主信号が低階層用の画像信号ＬＱである場合、符号化率３／４のQPSKで伝送するために、畳み込み符号化回路１０は、符号化率１／２の畳み込み符号化処理を行った後、パンクチャリング処理にて、符号化率を３／４に変更し、そのデータをマッピング回路１１に出力する。
図１１は、畳み込み符号化回路１０のフレーム同期信号とTMCC信号を畳み込み符号化する場合の構成例を表している。この構成例においては、シフトレジスタ６１乃至６６が、多重化回路９より入力されたデータを順次後段に出力するようになされている。排他的論理和回路６７は、シフトレジスタ６１への入力と出力の排他的論理和を演算し、排他的論理和回路６８は、排他的論理和回路６７の出力と、シフトレジスタ６２の出力の排他的論理和を演算し、排他的論理和回路６９は、排他的論理和回路６８の出力と、シフトレジスタ６３の出力の排他的論理和を演算するようになされている。排他的論理和回路７０は、排他的論理和回路６９の出力と、シフトレジスタ６６の出力の排他的論理和を演算し、出力するようになされている。
排他的論理和回路７１は、シフトレジスタ６１への入力と、シフトレジスタ６２の出力の排他的論理和を演算し、排他的論理和回路７２は、排他的論理和回路７１の出力と、シフトレジスタ６３の出力の排他的論理和を演算し、排他的論理和回路７３は、排他的論理和回路７２の出力と、シフトレジスタ６５の出力の排他的論理和を演算し、さらに、排他的論理和回路７４は、排他的論理和回路７３の出力と、シフトレジスタ６６の出力の排他的論理和を演算するようになされている。
この畳み込み符号化回路１０においては、入力されたデータが１ビットずつシフトレジスタ６１乃至６６により順次後段に移送されると、排他的論理和回路６７乃至７４により、各タイミングにおいて、排他的論理和が演算される。その結果、入力１ビットに対して、排他的論理和回路７０と排他的論理和回路７４より、２ビットのデータが出力される（符号化率１／２）。
フレーム同期信号が１６ビットで構成されているものとすると、１６ビットのうちの最初の６ビットのデータが、シフトレジスタ６１乃至６６に保持された状態の場合、排他的論理和回路６７，７１には、第７ビット目のデータが入力されるので、フレーム同期信号は、ユニークなデータであり、任意に変化するデータではないから、このとき、排他的論理和回路７０と７４より出力されるデータは、一義的に決定される。排他的論理和回路７０と７４より出力されるデータが一義的に決定されるのは、シフトレジスタ６１乃至６６に、１６ビットのフレーム同期信号のうちの最後から７番目乃至最後から２番目のビットが保持され、最後のビットが排他的論理和回路６７，７１に入力される状態までである。
マッピング回路１１では、コントローラ１２の制御のもと、BPSK変調する場合（入力されたのがフレーム同期信号とTMCC信号である場合）、信号点を図４に示すようにマッピングし、QPSK変調する場合（入力されたのが低階層用の画像信号ＬＱである場合）、信号点を図５に示すようにマッピングし、また、８PSK変調を行う場合（入力されたのが高階層用の画像信号ＨＱである場合）、信号点を図６に示すようにマッピングする。
畳み込み符号化回路１０の畳み込み符号化処理の結果、２バイトのフレーム同期信号と１０バイトのTMCC信号は、図８Ｃに示すように、３２ビット（４バイト）のフレーム同期信号と、１６０ビット（２０バイト）のTMCC信号となる。この図８Ｃは、畳み込み符号として、拘束長が７で、符号化率が１／２の場合を示している。
以上のように、インタリーブ回路５により、誤りを十分分散させるようにするとともに、畳み込み符号とＲＳ符号の連接符号化を施したTMCC信号を、BPSKという変調方式で変調することで、伝送誤りに対して、より強力な耐性を持たせることが可能となる。
ところで、TMCC信号に含まれる主信号の伝送制御信号は、その内容が、頻繁に変更されるものではない。しかしながら、受信装置においては、TMCC信号を復号して得られる伝送制御信号から主信号の変調方式や符号化率を知ることができるので、電源投入時や選局時には、速やかに、このTMCC信号を受信、復調する必要がある。即ち、送信装置側においては、TMCC信号は、さほど頻繁に送出する必要はないが、受信装置側においては、TMCC信号を受信するまで、主信号を受信することができないので、その待ち時間を、できるだけ短くできるように、比較的頻繁に受信できることが好ましい。そこで、TMCC信号の送出は、受信装置の待ち時間が長くならない範囲で、その送出頻度を少なくするようにすることが好ましい。
図１２は、受信装置の構成例を表している。所定の伝送路を介して伝送されてきた変調信号は、フレーム同期検出回路４１と、デマッピング回路４３に入力されるようになされている。フレーム同期検出回路４１は、入力された信号からフレーム同期信号を検出し、その検出結果を、デマッピング回路４３とビタビ復号回路４４に出力している。位相検出回路４２は、フレーム同期検出回路４１の出力から、信号点の位相情報を検出し、その検出結果をデマッピング回路４３に出力している。デマッピング回路４３は、TMCCデコーダ４７またはフレーム同期検出回路４１の出力に基づいて信号点を検出し、その信号点に対応するメトリックを発生して、ビタビ復号回路４４に出力している。TMCCデコーダ４７は、入力されたTMCC信号を復調（デコード）し、復調した結果（変調方式や符号化率）をデマッピング回路４３とビタビ復号回路４４に出力している。
ビタビ復号回路４４は、デマッピング回路４３からの信号を、TMCCデコーダ４７またはフレーム同期検出回路４１の出力に基づいてビタビ復号する。ビタビ復号回路４４は、フレーム同期信号に続く、BPSK信号（フレーム同期信号とTMCC信号）の復調信号に対して、畳み込み復号化処理を行い、デインタリーブ回路４５に出力している。デインタリーブ回路４５は、図３におけるインタリーブ回路５の畳み込みインタリーブに対応するデインタリーブ処理を行う回路である。リードソロモン復号回路４６は、デインタリーブ回路４５より入力されるＲＳ（４８，３８）符号を復号し、その復号結果を、TMCCデコーダ４７及びフレーム同期判定回路５４に出力している。
デインタリーブ回路４８とデインタリーブ回路５１は、ビタビ復号回路４４より供給される低階層用の画像信号ＬＱまたは高階層用の画像信号ＨＱを、それぞれ図３に示すインタリーブ回路８、１５のインタリーブ処理に対応してデインタリーブする。リードソロモン復号回路４９，５２は、それぞれデインタリーブ回路４８，５１の出力を、図３のリードソロモン符号化回路６、１３に対応して、ＲＳ（２０４，１８８）符号の復号処理を行う。ＴＳ同期バイトレジスタ５３は、ＴＳの各パケットに付加する同期バイトを記憶しており、多重化回路５０は、リードソロモン復号回路４９または５２から出力されたＴＳのパケットに、ＴＳ同期バイトレジスタ５３から読み出された同期バイトを付加する。
図１２の受信装置において、フレーム同期検出回路４１には、フレーム同期信号だけではなく、主信号も入力されてくる。上述したように、フレーム同期信号が１６ビットであるとすると、このフレーム同期信号は、送信装置の畳み込み符号化回路１０により、３２ビットのデータに変換されている。フレーム同期信号の長さ（ビット数）は、畳み込み符号化回路１０の拘束長（畳み込み演算に最低限必要なビット数であり、図１１の例の場合、拘束長は７となる）より長いビット数に設定されているので、畳み込み符号化回路１０のレジスタ６１乃至６６の全てに、ユニークなフレーム同期信号のビットが保持され、さらに、排他的論理和回路６７，７１への入力も、フレーム同期信号を構成するビットである状態が発生する。この状態のとき、畳み込み符号化に用いられるデータが全てフレーム同期信号のビットで構成されるので、畳み込み演算の結果得られるデータも、ユニークなデータとなる。
すなわち、図１３に示すように、図１１の畳み込み符号化回路１０のシフトレジスタ６１に、フレーム同期信号の第１ビットが入力されたとしても（タイミングｔ１）、その状態においては、後段のシフトレジスタ６２乃至６６に、それ以前のデータ（フレーム同期信号以外のデータＡ〜Ｅ）が保持されているので、排他的論理和回路７０，７４より出力されるデータは、一義的には定まらない。フレーム同期信号の第１ビットがシフトレジスタ６６に保持され、シフトレジスタ６１に第６ビットが保持され、排他的論理和回路６７，７１に第７ビットが供給される状態になって（タイミングｔ６）初めて、排他的論理和回路７０，７４より出力されるデータは、フレーム同期信号に対応したユニークな値となる。
以下、同様に、排他的論理和回路７０，７４の出力は、フレーム同期信号の第１０ビットがシフトレジスタ６６に保持され、シフトレジスタ６１に第１５ビットが保持され、排他的論理和回路６７，７１にフレーム同期信号の第１６ビットが入力される状態（タイミングｔ１５）となるまで、ユニークな値となる。シフトレジスタ６１にフレーム同期信号の第１６ビットが保持された状態（タイミングｔ１６）になると、排他的論理和回路６７，７１にフレーム同期信号に続く次のデータａが入力されるので、以後、排他的論理和回路７０，７４より出力されるデータは、一義的には定まらないことになる。
フレーム同期検出回路４１は、排他的論理和回路６７，７１にフレーム同期信号の第７ビットが入力された状態から、排他的論理和回路６７，７１にフレーム同期信号の第１６ビットが入力された状態になるまでの期間に、排他的論理和回路７０，７４より発生されるユニークなパターンを検出することで、フレーム同期信号を検出する。
フレーム同期信号の位置が判れば、信号点の絶対的な位相を検出することができる。そこで、位相検出回路４２は、このフレーム同期検出回路４１の出力する検出結果から、信号点の絶対位相を検出する。これにより、再生搬送波の位相の不確定性が除去される。
デマッピング回路４３は、フレーム同期検出回路４１から入力される検出信号を基準にして、フレーム同期信号に続く信号をBPSK変調された信号として、図４に示す原理に従ってデマッピング処理を行い、対応するメトリックをビタビ復号回路４４に出力する。ビタビ復号回路４４は、フレーム同期検出回路４１から入力される検出信号を基準にして、フレーム同期信号に続く信号を、１／２畳み込み符号化されているものとして、これをビタビ復号する。
ビタビ復号回路４４が出力するフレーム同期信号とTMCC信号を含む畳み込み復号された信号は、デインタリーブ回路４５に入力され、デインタリーブされる。デインタリーブ回路４５の出力は、リードソロモン復号回路４６に入力され、リードソロモン復号され、伝送誤りが訂正される。リードソロモン復号回路４６の出力は、TMCCデコーダ４７及びフレーム同期判定回路５４に供給される。
TMCCデコーダ４７は、入力された信号から、TMCC信号をデコードし、続く主信号の変調方式や符号化率などの伝送制御情報を抽出する。そして、抽出した結果をデマッピング回路４３とビタビ復号回路４４に出力する。デマッピング回路４３とビタビ復号回路４４は、以後、入力される主信号をTMCCデコーダ４７からの伝送制御情報に対応して処理する。
デマッピング回路４３は、TMCC信号の次に供給される主信号をTMCCデコーダ４７からの伝送制御情報に対応して、デマッピング処理する。即ち、入力される主信号が、QPSK変調されている場合には、図５に示す原理に従ってデマッピング処理を行い、TC８PSK変調されている場合には、図６に示す原理に従って、デマッピング処理を行う。
例えば、デマッピング回路４３は、低階層用の画像信号ＬＱに対しては、QPSK変調方式におけるデマッピング処理を行い、高階層用の画像信号ＨＱに対しては、TC８PSKのデマッピング処理を行う。
デマッピング回路４３の出力するメトリックは、ビタビ復号回路４４に入力される。ビタビ復号回路４４は、TMCCデコーダ４７の出力する伝送制御信号に対応して、畳み込み復号処理を行う。例えば、低階層用の画像信号ＬＱに対しては、デパンクチャリング処理と符号化率１／２の畳み込み処理に対する復号処理を行い、高階層用の画像信号ＨＱに対しては、符号化率２／３のトレリス復号化処理を行う。
ビタビ復号化回路４４の出力する主信号の復調信号は、デインタリーブ回路４８，５１に入力され、デインタリーブされる。デインタリーブ回路４８，５１の出力は、リードソロモン復号化回路４９，５２に入力される。リードソロモン復号化回路４９，５２は、ＲＳ（２０４，１８８）符号の復号処理を行う。多重化回路５０は、リードソロモン復号回路４９または５２より読み出された、各フレームの各パケットの先頭のTMCC信号が配置されていた位置に、ＴＳ同期バイトレジスタ５３に保持されている同期バイトを多重化する。これにより、図７に示したようなもとのＴＳパケットが得られる。
次に、フレーム同期信号の保護処理について説明する。フレーム同期検出回路４１は、フレーム同期信号を検出して、図１４のステップＳ３１乃至ステップＳ４０に示すように、フレーム同期信号の後方保護処理を行う。このステップＳ３１乃至ステップＳ４０の処理は、図２におけるステップＳ１乃至ステップＳ１０の処理と同様の処理であるので、その説明は省略する。
そして、ステップＳ３５において、同期確立処理が行われた後、フレーム同期判定回路５４は、ステップＳ４１において、リードソロモン復号回路４６の出力からフレーム同期信号を検出し、フレーム同期判定処理を行う。リードソロモン復号回路４６の出力する信号は、ビタビ復号回路４４により、フレーム同期信号が畳み込み復号された後の信号であるので、伝送路上の誤りは、既に訂正されている。従って、図２におけるステップＳ１１乃至ステップＳ１５に示したような前方保護動作は、この発明の実施の形態においては不要となり、フレーム同期判定回路５４は、リードソロモン復号回路４６の出力から、１回でもフレーム同期信号を検出することができなかった場合には、直ちにフレーム同期外れになったものと判定する。
次に第2の実施例について説明する。ＢＳデジタル放送においては、１チャンネルで、いわゆるハイビジョンに代表される高品位のテレビジョン信号の２つのプログラムを伝送することができるようにし、また、電界強度の減衰時においても、信頼性のある伝送を行うことができるようにするために、主信号の伝送方式として、TC８PSK（ｒ＝２／３）（ｒは符号化率を表す），QPSK（ｒ＝３／４），QPSK（ｒ＝１／２），BPSK（ｒ＝１／２）などの伝送方式を、事業者が選択することができるようになっている。このため、どの方式が採用されているかを、TMCC信号として受信装置側に、上述したようにして、伝送することができる。
上述したように、TMCC信号は、BPSK（ｒ＝１／２）で伝送されるが、主信号は、高品位テレビジョン信号を伝送することを想定すると、TC８PSK（ｒ＝２／３）で伝送される可能性が高い。衛星放送の性質上、地域毎に気象条件が異なるので、受信Ｃ／Ｎは、所定の地域では極端に低下していることも考えられる。このような状況下においても、TMCC信号を確実に送受信できるようにする必要がある。
一般的に伝送方式が切り替わると、ビタビ復号回路４４で定義するブランチメトリックが異なるものとなる。ビタビ復号回路４４においては、ブランチメトリックを累積したステートメトリックの値に対応して、パス制御を行っており、伝送方式が切り替わると、それまで蓄積してきたステートメトリックに対して、切り替わり後のブランチメトリックが累積することになり、そのステートメトリックにより、パス制御が行われると、誤りが伝搬するおそれがある。特に、BPSKから８PSKへの変化のように、多値化レベルの数が急激に変化した場合、このような影響が著しく現れることになる。
そこで、この誤りの伝搬を断ち切るために、いわゆる終結処理を行うことが考えられる。この終結処理とは、特定（既知）のパターンを伝送データに挿入することを意味する。終結処理のための特定パターンは、情報を担っているわけではないので、その部分が誤ったとしても、情報が失われることがなく、これは、所定の伝送方式から他の伝送方式へ切り替わるときの緩衝用のビット系列としてとらえることができる。
そこで、図１５Ａから図１５Ｂに示すように、TMCC信号の先頭（主信号（ペイロード）とTMCC信号との間）にフレーム同期信号（TAB１）を挿入するだけでなく、TMCC信号の後方（TMCC信号と次の主信号との間）にも終結処理のための所定のパターンの信号（TAB２）を挿入する。この場合の後方の信号TAB２の長さは、フレーム同期信号（TAB1）に対応して、例えば２バイトとする。この信号は、フレーム同期信号とともに、同期レジスタ２（図３）に予め記憶しておき、適宜、そこから読み出すようにする。
なお、図１５Ａから図１５Ｃにおいては、図１５Ａに示される入力ビット系列が図１５Ｂに示される畳み込み符号化回路１０に入力し、この畳み込み負号か回路１０から図１５Ｃに示される出力ビット系列が出力されるものである。
畳み込み符号を終結するには、その拘束長より１だけ小さい既知のビット系列を挿入すれば良い。すなわち、図３の実施の形態の場合、畳み込み符号化回路１０は、その拘束長が７とされているため、終結処理のための符号としては、既知の６ビットの符号列を挿入すればよいが、さらに長い既知のビット系列を挿入すると、拘束長以上の符号化出力は、上述したように特定のパターンとなる。例えば図１５Ａに示すように、TMCC信号の前に２バイトのフレーム同期信号を挿入したとすると、図１５Ｃに示すように、畳み込み符号化回路１０の出力ビット系列の１２ビット（１２シンボル）は、不定のパターンとなるが、続く２０ビット（２０シンボル）のパターンは、特定パターンとなる。図３の実施の形態においては、フレーム同期検出回路４１において、この特定パターンをフレーム同期信号として検出した。
図１５Ａに示すように、TMCC信号の後方にも、例えば２バイトの終結処理のための信号を付加するようにすると、その畳み込み符号化回路１０の出力の対応する４バイトの信号のうち、１２ビット（１２シンボル）は、不定パターンとなり、続く２０ビット（２０シンボル）は、特定パターンとなる。この特定パターンとして、スーパーフレームのフレーム番号を伝送することができる。スーパーフレームとは、８フレームにより構成されるものであり、その８個のフレームのうちの何番目のフレームであるのかを表す（位置を表す）フレーム番号を、TMCC信号の後方の特定パターンの信号として伝送することができる。
この場合、フレーム同期検出回路４１においては、上述した場合と同様に、TMCC信号の前側の４バイトの信号をフレーム同期信号として検出するようにしてもよいが、後ろ側の４バイトの信号、またはその両方を、フレーム同期信号として検出するようにしてもよい。
このようにすると、誤りの伝搬を緩和するための終結処理を行うことができるだけでなく、これらの信号をフレーム同期信号またはフレーム番号として利用することができる。
さらに、この実施の形態の場合、TMCC信号の前の４バイトの信号と後ろの４バイトの信号のいずれもが、マッピング回路１１によりBPSK変調される。畳み込み符号の終結処理の観点からすれば、終結対象とされる信号と同一の変調方式による終結処理が行われるのが一般的である。例えば、図１５Ａから図１５Ｃに示すように、TMCC信号の前に付加する４バイトの信号は、主信号（ペイロード）の畳み込み符号を終結させるものであるので、主信号と同様に、例えば８PSK変調されるのが一般的である。
しかしながら、Ｃ／Ｎが同一である場合、８PSK（ｒ＝２／３）のブランチメトリックに較べて、BPSK（ｒ＝１／２）のブランチメトリックの方が信頼性が高い。また、BPSK（ｒ＝１／２）で伝送されるTMCC信号の信頼性を向上する観点からすれば、少しでもパス制御を行うステートメトリックの信頼性を向上しておく必要があり、この点からいっても、畳み込み符号の終結処理をBPSK（ｒ＝１／２）で行う方が有利となる。そこで、本実施の形態においては、TMCC信号の終結処理を、TMCC信号と同一のBPSK（ｒ＝１／２）で変調された後方の４バイトの信号により行うとともに、主信号（ペイロード）の終結処理も、主信号の変調方式である８PSK（ｒ＝２／３）ではなく、TMCC信号の変調方式であるBPSK（ｒ＝１／２）で変調された、その後方の４バイトの信号（TMCC信号の前方の４バイトの信号）で行なうようにする。
従って、受信装置においては、デマッピング回路４３により、TMCC信号と、その前方と後方の４バイトの信号がBPSK復調される。
図１５Ａから図１５Ｃに示すように、TMCC信号の前方のTAB１には、入力系列Ｉ１が配置され、TMCC信号の後方のTAB２には、入力系列Ｉ１，Ｉ２またはＩ３が配置される。
このとき、畳み込み符号化回路１０は、TMCC信号の前方のTAB１において、特定パターンＷ１を、また、TMCC信号の後方のTAB２において、Ｗ１，Ｗ２またはＷ３を、それぞれ出力する。
ところで、図１２に示した受信装置のフレーム同期検出回路４１において、フレーム同期信号を検出する場合、特定パターン（フレーム同期信号）の自己相関関数がインパルス的になっていることが好ましい。自己相関関数は、次式で定義される。
上記式において、Ｃ（ｔ）は、符号出力系列の特定パターン（畳み込み符号化回路１０による畳み込み符号化後の特定パターン）Ｗ１であり、Ｃ（０）がＷ１のMSB、Ｃ（１９）がＷ１のLSBである。また、ｔは、０乃至１９のいずれかの値であり、ｔ，ｔ−τが０乃至１９の範囲を超えるとき、上記式における（２×Ｃ（ｔ）−１）×（２×Ｃ（ｔ−τ）−１）の値は、０となる。
特定パターンＷ１として、０ｘＤ４３９Ｂを用い、Ｗ２として、０ｘ０Ｂ６７７を用い、Ｗ３として、０ｘ５７８ＤＢを用いることができる。
特定パターンＷ１として、０ｘＤ４３９Ｂを用いると、Ｒ（０）＝２０、かつ、｜Ｒ（τ）｜≦３（τ≠０）となり、インパルス的な自己相関特性が実現される。特定パターンＷ２，Ｗ３として、それぞれ０ｘ０Ｂ６７７または０ｘ５７８ＤＢを用いた場合にも、同様に、インパルス的な自己相関特性を実現することができる。
畳み込み符号化回路１０より出力される特定パターンがＷ１，Ｗ２，Ｗ３であるとき、そこに入力される入力系列のパターンＩ１，Ｉ２，Ｉ３に関しても、自己相関特性がインパルス的であることが好ましい。この場合においては、自己相関関数は、次式で定義される。
ここで、Ｉ（ｔ）は、Ｗ１に対応する入力系列であり、Ｉ（０）がＩ１のMSB、Ｉ（１５）がＩ１のLSBである。ｔは、０乃至１５の値を取る。ｔとｔ−τが０乃至１５の範囲を超えるとき、上記した（２×Ｉ（ｔ）−１）×（２×Ｉ（ｔ−τ）−１）の値は、０となる。
特定パターンＷ１に対応する入力系列Ｉ１に関しては、Ｒ（０）＝１６となり、かつ、｜Ｒ（τ）｜≦３（τ≠０）となり、インパルス的な自己相関特性が実現される。
特定パターンＷ２に対応する入力系列Ｉ２に関しては、Ｒ（０）＝１６となり、かつ、｜Ｒ（τ）｜≦５（τ≠０）となる。さらに、特定パターンＷ３に対応する入力系列Ｉ３に関しては、Ｒ（０）＝１６となり、かつ、｜Ｒ（τ）｜≦７（τ≠０）となり、やはり、良好な自己相関特性を実現することができる。
特定パターンＷ１が０ｘＤ４３９Ｂであるとき、受信装置のフレーム同期検出回路４１は、例えばこの特定パターン０ｘＤ４３９Ｂ（＝１１０１０１００００１１１００１１０１１）を検出ウインドウとして、その値と、入力された２０ビットのデータとを、各ビット毎に、排他的論理和演算する。２０ビットの対応するビットが同一であれば、各ビット毎の排他的論理和の演算値は、０となり、異なれば、１となる。２０ビットの排他的論理和の演算値の総和が相関値となり、検出ウインドウと同一のデータが入力されたとき、相関値は、０となり、その他のデータが入力された場合には、０より充分大きな値となる。これにより、フレーム同期信号（特定パターンＷ１（０ｘＤ４３９Ｂ））を検出することができる。
特定パターンＷ１（０ｘＤ４３９Ｂ）に対応する入力系列Ｉ１（０ｘ０３２Ｅ）（＝００００００１１００１０１１１０）は、先頭の６ビットが０となっており、これにより、畳み込み符号化回路１０を初期化することができる。すなわち、この６ビットの０がシフトレジスタ６１乃至６６（図１１）に保持され、前の符号系列を終端させることができる。このことは、入力符号系列を０で終端することをも意味する。その結果、送信装置と受信装置の構成を簡略化することが可能となる。
また、特定パターンＷ２（０ｘ０Ｂ６７７）に対応する入力系列０ｘＡ３４０（＝１０１０００１１０１００００００）と、特定パターンＷ３（０ｘ５７８ＤＢ）に対応する入力系列０ｘ７８Ｃ０（＝０１１１１０００１１００００００）は、いずれも最後の６ビットが０となっており、この場合においても、畳み込み符号化回路１０において、前の符号系列を終端することができる。また、このことは、TMCC信号を終端し、かつ、次の符号を初期化することを意味する。従って、このことからも、送信装置と受信装置の構成を簡略化することができる。
図１６は、特定パターンＷ１乃至Ｗ３を、スーパーフレームを基準として、周期的に配置する例を示している。この例においては、フレーム１においては、TMCC信号の前方にはＷ１が、後方にはＷ２が配置され、続くフレーム２乃至フレーム８においては、TMCC信号の前方にＷ１が配置され、後方にＷ３が配置されている。このように配置すると、スーパーフレームを検出することが可能となる。図１７のフローチャートは、この場合の処理を表している。
すなわち、最初に、ステップＳ６１において、各フレームのTMCC信号の前方に配置されている特定パターンＷ１の相関を用いて、受信装置の同調のための周波数の調整が行われる。すなわち、特定パターンＷ１の相関値が、最も良好となるように、クロックが生成され、フレーム同期が取られるように制御される。
次に、ステップＳ６２においては、特定パターンＷ１が検出された位置からTMCC信号の長さだけ後ろの位置に位置する信号が、特定パターンＷ２として検出される。図１６に示すように、この特定パターンＷ２は、スーパーフレームの先頭のフレームにだけ配置され、残りの７フレームには、特定パターンＷ３が配置されている。従って、特定パターンＷ２が検出されたフレームが、スーパーフレームの先頭のフレームとして検出される。
次に、ステップＳ６３において、フレーム同期保護が行われ、同期状態の場合には、フレーム同期保護処理が繰り返し実行され、フレーム同期保護が外れた場合には、ステップＳ６１に戻り、それ以降の処理が繰り返し実行される。
上述したように、TMCC信号の後方の特定パターンＷ２またはＷ３の入力系列Ｉ２またはＩ３の最後の６ビットは、全て０である。そこで、図１８に示すように、主信号（ペイロード）の畳み込み符号化回路１０は、TMCC信号の内容に拘らず、００００００で初期化された状態から、主信号を符号化することができる。また、主信号（ペイロード）の符号化が終了した後には、TMCC信号に先立って入力される特定パターンＷ１の入力系列Ｉ１の先頭に６ビットの０が配置されているので、畳み込み符号化回路１０は、００００００までの信号を、主信号（ペイロード）の符号として符号化することができる。
なお、図１８においては、Ｉ１＝０ｘ０３２Ｅ（＝００００００１１００１０１１１０）であり、Ｉ２＝０ｘＡ３４０（＝１０１０００１１０１００００００）であり、Ｉ３＝０ｘ７８Ｃ０（＝０１１１１０００１１００００００）である。
図１９は、送信装置における畳み込み符号化のための他の構成例を表している。この構成例においては、多重化回路１０１に、特定パターンＷ１に対応する入力系列Ｉ１の７ビット目以降のデータ、TMCC信号、または特定パターンＷ２またはＷ３に対応する入力系列Ｉ２，Ｉ３が供給されている。多重化回路１０１は、そのいずれかを選択し、畳み込み符号化回路１０としての符号化器１０２に供給する。符号化器１０２は、入力された特定パターンＷ１に対応する入力系列Ｉ１の７ビット目が入力される前に、６ビットの０で初期化される。
一方、多重化回路１０４には、主信号（ペイロード）と６ビットのデータ００００００が供給されており、多重化回路１０４は、いずれか一方を選択し、畳み込み符号化回路１０としての符号化器１０５に供給する。符号化器１０５は、ペイロードの最初のデータが入力される前に、６ビットの０で初期化される。
符号化器１０２の出力と符号化器１０５の出力は、多重化回路１０３に供給され、多重化された後、出力される。
このように、図１９の構成例の場合、TMCC信号の符号化を行う符号化器１０２を、ペイロードの符号化を行う符号化器１０５と独立に構成できるため、通常、既存の送信装置として具備されている符号化器１０５に、新たな符号化器１０２を付加するだけで、本発明を適用可能な送信装置を簡単に実現することができる。
図１９に示したように、符号系列は、TMCC信号と主信号（ペイロード）とで独立しているものと考えることができる。従って、受信装置においても、対応する符号系列毎に、独立して復号することが可能となる。図２０は、この場合の構成例を表している。
すなわち、この構成例においては、分離回路１２１が、入力された符号を、TMCC信号に対応する符号系列と、ペイロードに対応する符号系列とに分離し、前者を復号器１２２に、後者を復号器１２４に、それぞれ供給する。復号器１２２は、入力されたTMCC信号に対応する符号系列を復号し、分離回路１２３に供給する。分離回路１２３は、復号器１２２からの復号結果を、特定パターンＷ１に対応する入力系列Ｉ１の７ビット目以降のデータ、TMCC信号、または特定パターンＷ２若しくはＷ３に対応する入力系列Ｉ２，Ｉ３に分離し、出力する。
復号器１２４は、分離回路１２１からの主信号（ペイロード）を復号し、分離回路１２５に出力する。分離回路１２５は、復号器１２４から供給されたデータを、ペイロードと６ビットの０の符号とに分離し、出力する。なお、この６ビットの０は、実質的には利用されないので、主信号（ペイロード）だけを抽出すれば良い。
なお、復号器１２２と復号器１２４は、それぞれ図１２に示した受信装置のビタビ復号回路４４に対応している。
この場合においても。通常、受信装置に設けられている復号器１２４に対して、新たに復号器１２２を追加するだけで、簡単に、本発明を適用可能な受信装置を構成することが可能となる。
なお、勿論、図２１に示すように、図２０に示した復号器１２２と復号器１２４は、復号器１３１として共通化することもできる。この場合、分離回路１３２が、復号器１３１の出力から、特定パターンＷ１に対応する入力系列Ｉ１の７ビット目以降のデータ、TMCC信号、特定パターンＷ２若しくはＷ３に対応する入力系列Ｉ２，Ｉ３、および主信号（ペイロード）を分離、出力する。
次に第３の実施例について説明する。TMCC信号の伝送路誤りに対する耐性が強くなると、その観点からも、TMCC信号を頻繁に伝送する必要がなくなる。そこで、TMCC信号を送信しない場合には、TMCC信号に代えて、他のデータを伝送することが考えられる。図２２は、この場合の送信装置の構成例を表している。なお、図２２においては、図３における場合と対応する部分には、同一の符号を付してある。図２２の構成例においては、TMCC信号に代えて伝送されるデータ（副信号）がメモリ２１に供給され、記憶されるようになされている。そして、多重化回路３は、メモリ１に記憶されているTMCC信号、またはメモリ２１に記憶されているデータを選択して、同期レジスタ２より供給されるフレーム同期信号に多重化し、出力するようになされている。その他の構成は、図３における場合と同様である。
ただし、この構成例の場合、コントローラ１２は、多重化回路９を制御し、各フレームに付加されるヘッダに、そのフレームにおいて伝送しているのは、TMCC信号であるのか、その他のデータであるのかを表す識別子を含めるようにする。
次に第４の実施例について説明する。送信装置のインタリーブ回路５としては、大きく分けて、ブロック型と畳み込み型のものがあるが、回路規模が小さいこと、並びに、同じ位置に前後のＲＳ符号の対応する部分が保存されることなどの性質から、上述したように、インタリーブ回路５として、畳み込みインタリーブ回路を用いるようにしている。
図２３Ａから図２３Ｃは、図２３Ｂに示す畳み込み型のインタリーブ回路５において、TMCC信号が、どのように分散するかを表している。同図に示すように、番号ＮのＲＳ符号は、４８バイトにより構成され、その前半の３８バイトがデータ、後半の１０バイトがパリティとなっている。上述したように、３８バイトのデータの先頭の２バイトは、フレーム同期信号とされている。このことは、番号Ｎ＋１乃至Ｎ＋４のＲＳ符号においても同様である。このＲＳ符号は、リードソロモン符号化回路４により生成されるものである。
図２３Ｂに示す畳み込み型のインタリーブ回路５は、図２３Ａに示す入力されるデータについて、図９を参照して説明したように、先頭の２バイトのフレーム同期信号はそのまま出力するが、以下、２バイト単位で、遅延ユニット１個分乃至５個分の遅延を施して出力する。その結果、図２３Ｃに示すように、５個のＲＳ符号にわたって、２バイト単位でＲＳ符号が分散される。例えば、番号Ｎ＋４のＲＳ符号の先頭の２バイト（フレーム同期信号）が、先頭に配置されたインタリーブ後のＲＳ符号においては、その次に番号Ｎ＋３の第３番目と第４番目のバイトのデータが配置され、さらにその次には、番号Ｎ＋２の番号５と番号６のバイトのデータが配置される。以下同様に、インタリーブ前のＲＳ符号の各バイトの位置は、インタリーブ後のＲＳ符号においても、同一の位置に配置される。
従って、番号Ｎ乃至番号Ｎ＋４のTMCC信号が等しいとすると、番号Ｎ乃至番号Ｎ＋４までのＲＳ符号は、インタリーブ前と後において、それぞれ等しくなる。上述したように、TMCC信号は、伝送制御信号としての性質上、ごくまれにしか変化せず、ほとんどの場合、同一のデータとなっている。従って、受信装置においては、ビタビ復号されたＲＳ符号をＲＳ復号せずとも、いわゆる多数決判定処理により、TMCC信号の誤りを訂正することができる。
図２４と図２５は、この場合の受信装置の構成例を表している。図２４の実施の形態においては、デインタリーブ回路４５の出力が、多数決判定回路７１に入力され、多数決判定回路７１の出力が、TMCCレコーダ４７及びフレーム同期判定回路５４に供給されている。すなわち、図１２におけるリードソロモン復号回路４６が省略された構成となっている。その他の構成は、図１２における場合と同様である。
この構成例においては、多数決判定回路７１が、デインタリーブ回路４５によりデインタリーブされたＲＳ符号を多数決の原理に基づいて誤り訂正を行う。すなわち、例えば、５個のＲＳ符号が入力されたとき、最も多い内容のデータを正しいデータとする。
このように構成することにより、図１２に示すように、リードソロモン復号回路４６を設ける場合に較べて、構成を簡略化し、装置を小型化することが可能となる。
図２５の実施の形態においては、図１２におけるデインタリーブ回路４５とリードソロモン復号回路４６が省略され、その代わりに、多数決判定回路７１が設けられている。すなわち、ビタビ復号回路４４の出力が、多数決判定回路７１に直接入力され、多数決判定回路７１の出力が、TMCCデコーダ４７及びフレーム同期判定回路５４に供給されるようになされている。
上述したように、TMCC信号が同一であるとすると、インタリーブ回路５により、インタリーブされた後のＲＳ符号は、インタリーブされる前のＲＳ符号と同一となる。すなわち、実質的にインタリーブが行われていない場合と同様となる。従って、図２４におけるデインタリーブ回路４５を省略し、ビタビ復号回路４４の出力を多数決判定回路７１により、直接復号することが可能となる。このように構成することで、図２４に示す場合より、さらに構成を簡略化し、装置を小型化することが可能となる。
但し、図２４の実施の形態の場合、デインタリーブ回路４５が設けられているので、多数決判定回路７１の入力（デインタリーブ回路４５の出力）は図２６に示すようになる。これに対して、図２５の実施の形態の場合は、デインタリーブ回路４５が設けられていないので、多数決判定回路７１の入力（デインタリーブ回路４５の出力）は図２７に示すようになる。いずれの場合においても、TMCC信号が同一であれば、各番号のＲＳ符号は実質的に同一となるので、多数決による判定が可能となる。
すなわち、受信側でデインタリーブを施したときの図２６および受信側でデインタリーブを施さないときの図２７において、Ｄａｔａ部分を多数決判定している。
なお、図２４と図２５に示す実施の形態の場合、同一のTMCC信号を反復伝送する必要があるので、図１２の実施の形態の場合に較べて、TMCC信号以外の伝送可能なデータ量が減少する。
なお、上記したような処理を行うプログラムをユーザに伝送する伝送媒体としては、磁気ディスク、CD-ROM、固体メモリなどの記録媒体の他、ネットワーク、衛星などの通信媒体を利用することができる。
以上の如く、本実施の形態のデジタルデータ伝送装置、デジタルデータ伝送方法、および伝送媒体によれば、主信号だけでなく、フレーム同期信号も畳み込み符号化するようにしたので、Ｃ／Ｎが低い状態であったとしても、受信側で、安定的に、かつ、高速に、フレーム同期信号を検出させることが可能となる。
また、本実施の形態のデジタルデータ復調装置、デジタルデータ復調方法、および伝送媒体によれば、主信号とフレーム同期信号とを畳み込み復号するとともに、畳み込み復号する前の信号から、フレーム同期信号を検出するようにしたので、伝送路から伝送されてきた信号から、安定的に、かつ、高速に、フレーム同期信号を検出することが可能となる。
さらに、本実施の形態のデジタルデータ伝送装置、デジタルデータ伝送方法、および伝送媒体によれば、伝送制御信号の前側と後側に特定パターンの信号を多重化し、伝送制御信号と特定パターンの信号を第２の方式で変調するようにしたので、伝送制御信号を確実に伝送することが可能となる。
そして、本実施の形態のデジタルデータ復調装置、デジタルデータ復調方法、および伝送媒体によれば、伝送を受けた伝送制御信号と特定パターンの信号を第２の方式で復調するとともに、復調された伝送制御信号と特定パターンの信号をビタビ復号するようにしたので、伝送制御信号を確実に復調することが可能となる。
本発明は、デジタル放送信号送信装置及び方法に関し、特に、伝送系に係る制御信号、例えばいわゆるＴＭＣＣ（Transmission Multiplexing ConfigurationControl）信号を主信号と共に伝送するようなデジタル放送信号送信装置及び方法に関する。
背景技術
通信衛星（以下ＣＳと略称する）を用いたデジタル多チャンネル放送が本格的に始まり、多彩なサービスが開始されるようになってきた。また、今後放送衛星（以下ＢＳと略称する）でも、デジタル放送サービスを行うことが検討されている。
ＢＳはＣＳに比較して電力が大きいことから、従来、ＣＳで用いられていたQPSK変調方式よりも伝送効率の高い変調方式を用いることが検討されている。また伝送するビットストリームは、ＣＳ、地上波、ケーブル等の他メディアとの整合性を図る観点から、MPEG２システムズで規定された、いわゆるトランスポートストリーム（以下ＴＳと略称する）を基本とすることが提案されている。このＴＳは、１バイトの同期バイトを含んだ１８８バイトのＴＳパケットで構成されているが、ＣＳデジタル多チャンネル放送、地上波デジタル放送、ケーブルデジタル放送などでは、これに、誤り訂正用の１６バイトのパリティを付加したリードソロモン符号（以下ＲＳ符号と略称する）が用いられていることから、ＢＳデジタル放送でも、ＴＳにこのＲＳ（２０４，１８８）の符号化を行うことが提案されている。
このＢＳデジタル放送では、ＲＳ（２０４，１８８）の符号化されたＴＳパケットの同期部を除いたペイロード情報を伝送する主信号部分に、畳み込み符号化されたBPSK（Binary Phase Shift Keying）信号やQPSK（Quadrature Phase Shift Keying）信号、あるいはトレリス符号化８PSK（Phase Shift Keying）（以下、ＴＣ（Trellis-Coded）８ＰＳＫと略称する）を用い、また変調方式や符号化率等の伝送情報をＴＳパケットの同期部を用いてBPSKにて伝送する方式が提案されている。
特にTC８PSKとして、いわゆるプラグマティックTC８PSKを用いると、従来の畳み込み符号と同様の符号化回路および復号回路を用いることができるため、ペイロード情報を伝送するBPSK、QPSK、８PSKなどの信号を受信装置で復調する場合、いずれの信号を復調するときも、同一のビタビ復号器を用いることができ、ハードウェア構成上も有利となる。
図１は、このような現在提案されているＢＳデジタル放送の送信装置の構成例を表している。１８８バイトのＴＳパケットには、ＲＳ（２０４，１８８）符号化により、１６バイトのパリティが付加される。このパケットが４８個集められて１フレームとされる。
各フレームの４８個のパケットの先頭の１バイトの同期バイトは、順次、連続して読み出され、フレーム同期およびTMCC発生回路８１に入力される。フレーム同期およびTMCC発生回路８１は、最初の２つのＴＳパケットの同期バイトをフレーム同期信号にすげ替える。また、フレーム同期およびTMCC発生回路８１は、第３番目以降のＴＳパケットの同期バイトをTMCC（Transmission Multiplexing Configuration Control）信号にすげ替える。このTMCC信号には、後述する主信号の変調方式や符号化率などの伝送制御情報が含まれる。これにより、１フレームを構成する４８個のパケットのうちの最初の２つのパケットの２個の同期バイトが、フレーム同期信号にすげ替えられ、第３番目以降のパケットの同期バイトが、TMCC信号にすげ替えられることになる。フレーム同期およびTMCC発生回路８１で発生されたフレーム同期信号とTMCC信号は、BPSKマッピング回路８２に入力され、所定の信号点にマッピングされる。
１フレームのうちの最初の２個のＴＳパケットの主信号は、低階層用の画像信号ＬＱとされ、この信号は、この２個のＴＳパケットの範囲内でインタリーブ回路８３によりインタリーブされ、さらに、畳み込み符号化回路８４に入力され、１／２の符号化率で畳み込み符号化される。そして畳み込み符号化された信号はパンクチャリング処理されて符号化率３／４とされてＱＰＳＫマッピング回路８５に供給される。QPSKマッピング回路８５において、QPSK方式で、所定の信号点にマッピングされる。
一方、１フレームを構成する４８個のパケットのうち、残りの４６個のＴＳパケットの主信号は、高階層用の画像信号ＨＱとされ、この信号は、インタリーブ回路８６に入力され、インタリーブされた後、２／３トレリス符号化回路８７において符号化され、さらに８PSKマッピング回路８８において、信号点にマッピングされる。この２／３トレリス符号化回路８７において、いわゆるプラグマティックトレリス符号化を行うようにすると、畳み込み符号化回路８４と２／３トレリス符号化回路８７は、共通の回路とすることができる。
多重化回路８９は、BPSKマッピング回路８２、QPSKマッピング回路８５、および８PSKマッピング回路８８の出力を、フレーム単位で多重化し、出力する。従って、多重化回路８９より出力される各フレームの信号は、最初に、ＢＰＳＫ変調されたフレーム同期信号とTMCC信号が配置され、その次に、ＱＰＳＫ変調された低階層用の主信号ＬＱが配置され、最後に８ＰＳＫ変調された高階層用の主信号ＨＱが配置されたフォーマットとなる。
受信側では搬送波やクロックの同期を確立した後、受信信号系列を監視することでBPSK変調されたフレーム同期信号を検出し、フレーム同期を確立する。このフレーム同期信号の後には、BPSK変調されたTMCCが続いているので、フレーム同期が確立すれば、フレーム同期信号の次の信号をBPSK信号として受信、復調し、TMCC信号を得ることができる。このTMCC信号の内容を解釈することにより、TMCC信号の後に引き続き伝送されてくるペイロード情報を伝送する主信号部のシンボルの変調方式や符号化率等の伝送制御情報を知ることができるので、これに基づいて、主信号の受信および内符号の復号を行うことができる。
その後、復調信号中のフレーム同期信号とTMCC信号は、元のように、ＴＳの同期信号に置き換えられ、１バイトの同期信号と２０３バイトの主信号とからなるＲＳ（２０４，１８８）符号化されたＴＳに戻され、さらにこのＲＳ符号を復号することにより、送信されたＴＳを得ることができる。
図２は、このような同期処理の処理例を表している。最初にステップＳ１において、第1番めのフレーム同期信号が検出されるまで待機し、検出されたとき、ステップＳ２において、第２番めのフレーム同期信号が検出されたか否かが判定される。第２の番めのフレーム同期信号が検出された場合には、ステップＳ３に進み、第３番目のフレーム同期信号が検出されたか否かが判定される。第３番目のフレーム同期信号が検出された場合には、ステップＳ４に進み、第４番目のフレーム同期信号が検出されたか否かが判定される。以上のようにして、４つのフレームについて、連続してフレーム同期信号が検出された場合には、ステップＳ５において、フレーム同期が確立したものとして、フレーム同期確立処理が実行される。
第1番めのフレーム同期信号が検出された後、ステップＳ２において、第２番めのフレーム同期信号が検出されなかったと判定された場合においては、ステップＳ６に進み、第３番目のフレーム同期信号が検出されたか否かが判定される。第３番目のフレーム同期信号が検出されたと判定された場合には、ステップＳ７に進み、第４番目のフレーム同期信号が検出されたか否かが判定される。第４番目のフレーム同期信号が検出された場合には、さらにステップＳ８に進み、第５番目のフレーム同期信号が検出されたか否かが判定される。以上のようにして、第１番めのフレーム同期信号が検出された後、第2番めのフレーム同期信号が検出されなかったとしても、その後、連続して３回フレーム同期信号が検出された場合には、ステップＳ５に進み、フレーム同期確立処理が実行される。
第1番めのフレーム同期信号が検出された後、２回連続してフレーム同期信号が検出されなかったとステップＳ６において判定された場合には、ステップＳ１に戻り、それ以降の処理が繰り返し実行される。
第1番めのフレーム同期信号が検出された後、第2番めのフレーム同期信号を検出することができなかったが、第３番めのフレーム同期信号を検出することができた場合に、ステップＳ７において、第４番めのフレーム同期信号を検出することができなかったと判定された場合には、ステップＳ９に進み、第５番めのフレーム同期信号が検出されたか否かが判定される。そこで、第５番めのフレーム同期信号が検出されたと判定された場合には、さらにステップＳ１０に進み、第６番めのフレーム同期信号が検出されたか否かが判定される。ここで、第６番めのフレーム同期信号が検出されたと判定された場合には、ステップＳ５に進み、フレーム同期確立処理が実行される。ステップＳ９またはステップＳ１０において、フレーム同期信号が検出されなかったと判定された場合には、ステップＳ１に戻り、それ以降の処理が繰り返し実行される。
２回連続してフレーム同期信号を検出することができたと判定された後、第３番めのフレーム同期信号を検出することができなかったとステップＳ３において判定された場合には、ステップＳ７に進み、それ以降の処理が実行される。３回連続してフレーム同期信号を検出することができた後、ステップＳ４において、第４番めのフレーム同期信号を検出することができなかったと判定された場合には、ステップＳ８に進み、それ以降の処理が実行される。
ステップＳ８において、第５番めのフレーム同期信号が検出されなかったと判定された場合には、ステップＳ１０に進み、それ以降の処理が実行される。
以上のようにして、フレーム同期が確立した状態において、このフレーム同期信号を基準にして、TMCC信号と主信号を正確に復調することができるようになる。
なお、以上のフレーム同期確立までの処理は、後方保護と称される。
以上の後方保護により、フレーム同期が確立したと判定された場合には、ステップＳ１１において、フレーム同期信号が継続して検出されていることが確認され、ステップＳ１１において、所定のフレームにおいて、フレーム同期信号（ｎ番めとする）を検出することができなかったと判定された場合には、ステップＳ１２に進み、（ｎ＋１）番めのフレーム同期信号を検出することができたか否かが判定される。ステップＳ１２において、（ｎ＋１）番めのフレーム同期信号を検出することができなかったと判定された場合には、さらにステップＳ１３において、（ｎ＋２）番めのフレーム同期信号が検出されたか否かが判定され、検出されなかった場合には、さらにステップＳ１４において、（ｎ＋３）番めのフレーム同期信号が検出されたか否かが判定される。以上のようにして、４フレーム連続してフレーム同期信号を検出することができなかったと判定された場合には、ステップＳ１５に進み、フレーム同期が外れたものとして、同期外れ処理が実行される。その後、ステップＳ１に戻り、それ以降の処理が実行される。
ｎ番めのフレーム同期信号が検出されなかったと判定された後、ステップＳ１２において、（ｎ＋１）番めのフレーム同期信号が検出されたと判定された場合には、ステップＳ１６に進み、（ｎ＋２）番めのフレーム同期信号が検出されたか否かが判定される。（ｎ＋２）番めのフレーム同期信号が検出された場合には、１つのフレームについてだけフレーム同期信号を検出することができなかっただけであるので、ステップＳ１１に戻り、それ以降の処理が実行される。
ステップＳ１６において、（ｎ＋２）番めのフレーム同期信号を検出することができなかったと判定された場合、ステップＳ１７において、（ｎ＋３）番めのフレーム同期信号が検出されたか否かが判定される。（ｎ＋３）番めのフレーム同期信号が検出されなかったと判定された場合には、ステップＳ１８において、（ｎ＋４）番めのフレーム同期信号が検出されたか否かが判定される。（ｎ＋４）番めのフレーム同期信号が検出されなかったと判定された場合には、連続して３回フレーム同期信号を検出することができなかったことになるので、ステップＳ１５に進み、同期外れ処理が実行される。
ステップＳ１７において、（ｎ＋３）番めのフレーム同期信号が検出されたと判定された場合には、ステップＳ１９において、（ｎ＋４）番めのフレーム同期信号が検出されたか否かが判定される。（ｎ＋４）番めのフレーム同期信号を検出することができなかった場合には、ステップＳ２０に進み、（ｎ＋５）番めのフレーム同期信号が検出されたか否かが判定される。（ｎ＋５）番めのフレーム同期信号を検出することができなかったと判定された場合には、ステップＳ１５に進み、同期外れ処理が実行される。
ステップＳ１９またはステップＳ２０において、フレーム同期信号が検出されたと判定された場合には、ステップＳ１１に戻る。
フレーム同期信号を２回連続して検出することができなかった後、ステップＳ１３において、（ｎ＋２）番めのフレーム同期信号を検出することができたと判定された場合には、ステップＳ１７に進み、それ以降の処理が実行される。３回連続してフレーム同期信号を検出することができなかったと判定された後、ステップＳ１４において、（ｎ＋３）番めのフレーム同期信号を検出することができたと判定された場合には、ステップＳ１８に進み、それ以降の処理が実行される。
ステップＳ１８において、（ｎ＋４）番めのフレーム同期信号を検出することができたと判定された場合には、ステップＳ２０に進み、それ以降の処理が実行される。
なお、フレーム同期が確立した後、フレーム同期が外れたことを検出するまでの保護動作は、前方保護と称される。
以上のように、１８８バイトのＴＳパケットは、ＲＳ（２０４，１８８）の符号化が行われ、さらに、内符号として、畳み込み符号化やトレリス符号化が行われて、伝送路誤りに対する誤り訂正ができるようになされている。一方、TMCC信号は、伝送制御情報を受信側に伝達するために、主信号以上に伝送路誤りに対する耐性が求められる。上記の提案方式では、各種の変調方式の中で、伝送路誤りに対して最も有利な変調方式であるBPSKを用いることで、この要求に応えるようにしている。
しかしながらBPSK変調だけでは十分な誤り耐性を得ることはできず、TMCC信号に対してさらに強力な誤り訂正処理が求められている。
またフレーム同期信号に対しては、誤り訂正に対する対策が施されず、受信装置側においては、図２を用いて説明したようなステートマシン回路による同期保護処理が行われるだけであった。
従って、特に、Ｃ／Ｎが低いような状態の場合、安定して、かつ、高速に、フレーム同期信号を検出することが困難となる課題があった。
発明の開示
本発明はこのような状況に鑑みてなされたものであり、伝送路誤りに対する耐性をより高めるようにするものである。また本発明は、安定して、かつ、高速に、フレーム同期信号を検出することができるようにするものである。
本発明は、トランスポートパケットのペイロード部で主信号が伝送され、所定数のトランスポートパケットによりフレームが形成され、該フレーム内のトランスポートパケットの同期部の少なくとも一部が伝送系に係る制御信号とフレーム同期信号に置き換えられ、この制御信号とフレーム同期信号とを、主信号と時分割で誤り訂正内符号化し、誤り訂正内符号化されたフレーム同期信号及び制御信号を第１の変調方式で変調し、上記主信号を第２の変調方式で変調して伝送するデジタル放送信号送信装置であって、上記フレーム内のトランスポートパケットの同期部の内、少なくとも一部をフレーム同期用の第１のビットパターンを有する第１のビット系列と、複数のフレームが集まって形成されるスーパーフレームの識別用の第２のビットパターン又は第３のビットパターンを有する第２のビット系列に置き換えて、第１のビット系列、制御信号、第２のビット系列の順番で出力する置換回路と、上記主信号に対して第１のリードソロモン符号を施す第１のリードソロモン符号化回路と、上記第１のリードソロモン符号化回路の出力をインターリーブするインターリーブ回路と、上記制御信号を複数のフレーム分だけ集めた信号に対して第２のリードソロモン符号を生成する第２のリードソロモン符号化回路と、上記置換回路と、上記第２のリードソロモン符号化回路と、上記インターリーブ回路の出力とを時間分割で誤り訂正内符号化する誤り訂正内符号化回路と、上記誤り訂正内符号化回路の出力を上記第１又は第２の変調方式で変調する変調回路とを有する。
ここで、制御信号は、上記主信号にかけられた変調方式を特定する情報を含むことが望ましい。
また、上記ビット系列のビット長は、上記誤り訂正内符号化回路の拘束長よりも長いことが望ましい。
さらに、本発明は、トランスポートパケットのペイロード部で主信号が伝送され、所定数のトランスポートパケットによりフレームが形成され、該フレーム内のトランスポートパケットの同期部の少なくとも一部が伝送系に係る制御信号とフレーム同期信号に置き換えられ、この制御信号とフレーム同期信号とを、主信号と時分割で誤り訂正内符号化し、誤り訂正内符号化されたフレーム同期信号及び制御信号を第１の変調方式で変調し、上記主信号を第２の変調方式で変調して伝送するデジタル放送信号送信方法であって、上記フレーム内のトランスポートパケットの同期部の内、少なくとも一部をフレーム同期用の第１のビットパターンを有する第１のビット系列と、複数のフレームが集まって形成されるスーパーフレームの識別用の第２のビットパターン又は第３のビットパターンを有する第２のビット系列に置き換えて、第１のビット系列、制御信号、第２のビット系列の順番で出力する置換工程と、上記主信号に対して第１のリードソロモン符号を施す第１のリードソロモン符号化工程と、上記第１のリードソロモン符号化回路の出力をインターリーブするインターリーブ工程と、上記制御信号を複数のフレーム分だけ集めた信号に対して第２のリードソロモン符号を生成する第２のリードソロモン符号化工程と、上記置換工程と、上記第２のリードソロモン符号化工程と、上記インターリーブ工程の出力とを時間分割で誤り訂正内符号化する誤り訂正内符号化工程と、上記誤り訂正内符号化工程の出力を上記第１又は第２の変調方式で変調する変調工程とを有する。
【図面の簡単な説明】
図１は、従来の送信装置の構成例を示すブロック図である。
図２は、従来の受信装置の同期処理を説明するフローチャートである。
図３は、本発明を適用した送信装置の構成例を示すブロック図である。
図４は、BPSK変調方式のシンボルのマッピングを説明する図である。
図５は、QPSK変調方式のシンボルのマッピングを説明する図である。
図６は、８PSK変調方式のシンボルのマッピングを説明する図である。
図７は、トランスポートストリームのパケットを説明する図である。
図８Ａは、リードソロモン回路４から供給された、ＴＭＣＣ信号を含むデータである。
図８Ｂは、インタリーブ回路８にてインタリーブを施された、ＴＭＣＣ信号を含むデータである。
図８Ｃは、畳み込み符号化回路１０で畳み込み符号化をされた、ＴＭＣＣ信号を含むデータである。
図９は、図３のインタリーブ回路５のより詳細な構成例を示す図である。
図１０は、図３の多重化回路９における多重化処理により得られる信号のフォーマットを説明する図である。
図１１は、図３の畳み込み復号化回路１０の構成例を示すブロック図である。
図１２は、本発明を適用した受信装置の構成例を示すブロック図である。
図１３は、図１１のフレーム同期検出回路４１の動作を示す図である。
図１４は、図１１の受信装置における同期処理を説明するフローチャートである。
図１５Ａは、畳み込み符号化回路１０への入力ビット系列を示す図である。
図１５Ｂは、畳み込み符号の終結処理を説明する図である。
図１５Ｃは、畳み込み符号化回路１０からの出力ビット系列を示す図である。
図１６は、スーパーフレームにおける特定パターンの配置を説明する図である。
図１７は、図１６のフォーマットにおける特定パターン検出の処理を説明するフローチャートである。
図１８は、TMCC信号と主信号（ペイロード）のフォーマットを示す図である。
図１９は、TMCC信号と主信号（ペイロード）を独立に符号化する場合の構成例を示す図である。
図２０は、TMCC信号と主信号（ペイロード）を独立に復号する場合の構成例を示す図である。
図２１は、TMCC信号と主信号（ペイロード）を共通に復号する場合の構成例を示すブロック図である。
図２２は、本発明を適用した送信装置の他の構成例を示すブロック図である。
図２３Ａは、インタリーブ回路５の入力データを示す図である。
図２３Ｂは、インタリーブ回路５の処理を説明する図である。
図２３Ｃは、インタリーブ回路５の出力データを示す図である。
図２４は、本発明を適用した受信装置の他の構成例を示すブロック図である。
図２５は、本発明を適用した受信装置のさらに他の構成例を示すブロック図である。
図２６は、図２４の多数決判定回路７１の入力を説明する図である。
図２７は、図２５の多数決判定回路７１の入力を説明する図である。
発明を実施するための最良の形態
以下、本発明の好ましい構成例について、図面を参照しながら説明する。
図３は、本発明を適用した送信装置の構成例を表している。メモリ１には、伝送制御情報を含むTMCC信号が記憶されている。同期レジスタ２には、フレーム同期信号が記憶されている。多重化回路３は、同期レジスタ２およびメモリ１から後述する所定のタイミングで、フレーム同期信号またはTMCC信号を読み出し、それらを多重化し、リードソロモン符号化回路４に出力している。
リードソロモン符号化回路４は、多重化回路３より入力されたフレーム同期信号とTMCC信号をＲＳ（４８，３８）符号化してインタリーブ回路５に出力する。インタリーブ回路５は、リードソロモン符号化回路４より入力された信号をインタリーブした後、多重化回路９に出力している。インタリーブ回路５は、後段の畳み込み符号化回路１０における誤りを分散し、受信側で、ＲＳ復号することで、誤り訂正能力を向上させるものである。
一方、低階層の画像信号ＬＱや高階層の画像信号ＨＱの主信号を含むＴＳが、それぞれリードソロモン符号化回路６及び１３に入力されている。リードソロモン符号化回路６及び１３では、ＴＳをリードソロモン符号化し、メモリ７、１４にそれぞれ出力し、記憶させるようになされている。なお、このとき、メモリ７、１４には、ＴＳの同期バイトは書き込まれないようになされている。メモリ７、１４より読み出されたＴＳは、それぞれインタリーブ回路８、１５によりインタリーブ処理された後、多重化回路９に入力されている。
多重化回路９は、インタリーブ回路５より入力されたフレーム同期信号とTMCC信号を、インタリーブ回路８、１５から入力された主信号に、フレームを構成するように多重化し、出力するようになされている。フレームの構造は上述の図１と同様に最初にフレーム同期信号とTMCC信号が配置され、その次に、低階層用の主信号ＬＱが配置され、最後に高階層用の主信号ＨＱが配置される。
畳み込み符号化回路１０は、後述するように多重化回路９より供給されたフレーム内のそれぞれの信号に適合した畳み込み符号化処理を行い、マッピング回路１１に出力するようになされている。マッピング回路１１は、畳み込み符号化回路１０より供給された多重化信号を、それぞれの信号に対応して、BPSK変調、QPSK変調、または８PSK変調などの変調方式の信号点にマッピングする処理を行う。
図４乃至図６は、信号点のマッピングの様子を表している。図４は、BPSK変調方式の場合、図５は、QPSK変調方式の場合、そして図６は、８PSK変調方式の場合のマッピングの信号点を表している。図４に示すように、BPSK変調方式の場合、１８０度の位相差を有する２つの信号点にマッピングが行われる。QPSK変調方式の場合、図５に示すように、それぞれ９０度の位相差を有する４個の信号点上にマッピングが行われる。また、８PSK変調方式の場合、図６に示すように、それぞれ４５度の位相差を有する８個の信号点上に、マッピングが行われる。
コントローラ１２は、多重化回路３、多重化回路９、畳み込み符号化回路１０、およびマッピング回路１１の動作を制御するようになされている。
次に、その動作について説明する。リードソロモン符号化回路６及び１３に入力される信号は、図７に示すように、先頭の１バイトが同期信号とされ、続く１８７バイトが画像データで構成されたＴＳパケットである。この画像データは、低階層用の画像データＬＱ、または高階層用の画像データＨＱとされている。低階層用の画像データＬＱは、最低限の低品位の画像を再生する場合に必要な画像データであり、高階層用の画像データＨＱは、より高解像度の画像を再生する場合に必要となる画像データである。リードソロモン符号化回路６には１フレーム分として２つのパケットの低階層用の画像データＬＱが供給され、リードソロモン符号化回路１３には１フレーム分として４６個のパケットの高階層用の画像データＨＱが供給される。
リードソロモン符号化回路６、１３は、各パケットに対して、ＲＳ（２０４，１８８）符号化処理を行って、１６バイトのパリティを付加し、それぞれメモリ７、１４に供給し、記憶させる。ただし、このとき、メモリ７、１４には、各パケットの１バイトの同期信号は書き込まれない。メモリ７、１４に書き込まれた画像信号は、インタリーブ回路８、１５により読み出され、所定のインタリーブ処理が施された後、多重化回路９に供給される。
一方、メモリ１には、伝送制御情報を含むTMCC信号が供給され、記憶される。多重化回路３は、コントローラ１２からの制御のもとに、同期レジスタ２に記憶されているフレーム同期信号と、メモリ１に記憶されているTMCC信号を、所定のタイミングで読み出し、多重化し、リードソロモン符号化回路４に出力する。フレーム同期信号は、２バイトにより構成されており、多重化回路３は、２バイトのフレーム同期信号を読み出した後、メモリ１から１０バイトのTMCC信号を読み出し、リードソロモン符号化回路４に出力する処理を、フレーム単位で繰り返し実行する。即ち、この構成例においては、１フレームにおいて、２バイトのフレーム同期信号と、１０バイトのTMCC信号とが伝送されるようになされている。リードソロモン符号化回路４は、ＲＳ（４８，３８）の符号化処理を行い、多重化回路３より供給される３フレーム分のデータに対して１フレーム分のパリティを付加する。
上述した図１の場合、フレーム当たり１９２シンボル（１９２ビット）のBPSKシンボルが、フレーム同期信号とTMCC信号に割り当てられている（図２におけるBPSKマッピング回路８２の出力の段階におけるフレーム当たりのシンボル数は１９２シンボルである）。このフレーム同期信号とＴＭＣＣ信号に割り当てられるフレーム当りのシンボル数は本発明を実施する場合でも変わらない。つまり畳み込み符号化回路１０において、フレーム同期信号とTMCC信号の両方に、符号化率が１／２の畳み込み符号化処理を行うので、畳み込み符号化処理を行う前の段階において、１フレーム当りにフレーム同期信号とTMCC信号に割当可能な情報量は、９６（＝１９２／２）ビット、即ち１２バイト（内訳は、上述のようにフレーム同期信号が２バイトで、ＴＭＣＣ信号が１０バイトである）となる。リードソロモン符号化回路４は、多重化回路３より供給される３フレーム分のデータに対して１フレーム分のパリティを付加し、合計４フレーム分のデータ（４８バイトのデータ）で、リードソロモン符号を構成する処理を行う。
即ち、フレーム当たり、２バイトのフレーム同期信号と１０バイトのTMCC信号からなる信号を、３フレーム分（３６バイト分）集め、さらに、これに、第４フレームの２バイトのフレーム同期信号を加えた３８（＝３６＋２）バイトの情報に対して、１０バイトのパリティを付加し、ＲＳ（４８，３８）の符号化を行う。これにより、リードソロモン符号化回路４の出力は、インタリーブＡに示すようになる。その結果、４フレームで３０バイト（２４０ビット）のTMCC信号を伝送することができる。
なお、この構成例では、フレーム同期信号とTMCC信号の両方に対してリードソロモン符号化を行うようにしたが、TMCC信号に対してのみ、リードソロモン符号化を行うようにしても良い。この場合、ＲＳ（４０，３０）符号化が行われることになる。
インタリーブ回路５は、リードソロモン符号化回路４より供給された信号（図８Ａ）に対して、所定のインタリーブ処理を施し、多重化回路９に出力する。この信号は、図８Ｂに示すように、２バイトの同期信号の位置は変更されないが、TMCC信号とパリティが、所定の位置にインタリーブされた信号となる。
図９は、インタリーブ回路５の構成例を表している。このインタリーブ回路５は畳み込み型とされ、この構成例においては、入力された信号が、スイッチ３１により、接点３１−１乃至３１−６のいずれかに入力され、接点３２−１乃至３２−６から、スイッチ３２を介して出力されるようになされている。接点３１−１と３２−１は、直接接続され、接点３１−２と接点３２−２の間には、遅延ユニット３３−１が挿入されている。接点３１−３と接点３２−３の間には、遅延ユニット３３−２，３３−３が挿入され、接点３１−４と接点３２−４の間には、遅延ユニット３３−４乃至３３−６が挿入され、接点３１−５と接点３２−５の間には、遅延ユニット３３−７乃至３３−１０が挿入され、接点３１−６と接点３２−６の間には、遅延ユニット３３−１１乃至３３−１５が挿入されている。尚、各遅延ユニットは８バイト分の遅延を与えるように構成されている。
そして、スイッチ３１とスイッチ３２は、それぞれ同期して、２バイト毎に対応する接点に切り替えられるようになされている。
リードソロモン符号化回路４から、２バイトのフレーム同期信号が入力されるタイミングのとき、スイッチ３１，３２は、図９において最も上側の接点３１−１，３２−１に切り替えられる。従って、フレーム同期信号は、遅延されることなく（インタリーブされることなく）、そのまま出力される。
これに対して、フレーム同期信号に続く１０バイトのTMCC信号が入力されたとき、スイッチ３１，３２は、図９において、上から２番目乃至最も下側の接点に、２バイト毎に、順次切り替えられる。その結果、１０バイトのTMCC信号のうち、最初の２バイトの信号は、遅延ユニット、１個分（８バイト）の遅延を受け、第２番目の２バイトのTMCC信号は、遅延ユニット２個分（１６バイト）の遅延を受ける。以下同様に、第３番目乃至第５番目の２バイトのTMCC信号は、それぞれ遅延ユニット３個分（２４バイト）、４個分（３２バイト）、または５個分（４０バイト）の遅延を受けて出力される。
フレーム同期信号は、インタリーブ回路５のインタリーブ処理によって、その位置が変化しないようにする必要がある。インタリーブ回路５を畳み込み型のインタリーブ回路とすると、同期信号の位置を保存することが容易となるばかりでなく、回路規模もブロック型のインタリーブ回路とする場合に較べ、小さくすることができる。
インタリーブ回路５のスイッチ３１，３２の切り替えをバイト単位で行うようにした方が、バースト的なエラーを、より効率的に分散することが可能となる。しかしながら、そのようにすると、ハードウェアが大きくなる。そこで、より小さいハードウェアで、同期信号の位置を変化させることなく、インタリーブを行うようにするには、２バイト単位で、インタリーブを行うようにするのが好ましい。
多重化回路９は、インタリーブ回路８および１５より供給される１フレーム分（４８パケット分）の主信号の先頭に、インタリーブ回路５より供給される１フレーム分のフレーム同期信号とTMCC信号とを、図１０に示すように多重化し、畳み込み符号化回路１０に出力する。
畳み込み符号化回路１０は、コントローラ１２の制御のもと、多重化回路９からフレーム同期信号又はTMCC信号が入力されたとき、これを符号化率１／２のBPSKで伝送させるため、符号化率１／２の畳み込み符号化処理を行う。畳み込み符号化回路１０は、多重化回路９から供給されてきた主信号が、高階層用の画像信号ＨＱである場合、主信号を符号化率２／３でトレリス符号化する。この場合、プラグマティックTC８PSKで伝送するとき、多重回路９からの入力を２ビット並列に変換し、このうちの１ビットは、そのままとし、他の１ビットは、符号化率１／２で畳み込み符号化して２ビットの符号を得る。そして、合計３ビットの出力を並列にして、マッピング回路１１に出力する。
主信号が低階層用の画像信号ＬＱである場合、符号化率３／４のQPSKで伝送するために、畳み込み符号化回路１０は、符号化率１／２の畳み込み符号化処理を行った後、パンクチャリング処理にて、符号化率を３／４に変更し、そのデータをマッピング回路１１に出力する。
図１１は、畳み込み符号化回路１０のフレーム同期信号とTMCC信号を畳み込み符号化する場合の構成例を表している。この構成例においては、シフトレジスタ６１乃至６６が、多重化回路９より入力されたデータを順次後段に出力するようになされている。排他的論理和回路６７は、シフトレジスタ６１への入力と出力の排他的論理和を演算し、排他的論理和回路６８は、排他的論理和回路６７の出力と、シフトレジスタ６２の出力の排他的論理和を演算し、排他的論理和回路６９は、排他的論理和回路６８の出力と、シフトレジスタ６３の出力の排他的論理和を演算するようになされている。排他的論理和回路７０は、排他的論理和回路６９の出力と、シフトレジスタ６６の出力の排他的論理和を演算し、出力するようになされている。
排他的論理和回路７１は、シフトレジスタ６１への入力と、シフトレジスタ６２の出力の排他的論理和を演算し、排他的論理和回路７２は、排他的論理和回路７１の出力と、シフトレジスタ６３の出力の排他的論理和を演算し、排他的論理和回路７３は、排他的論理和回路７２の出力と、シフトレジスタ６５の出力の排他的論理和を演算し、さらに、排他的論理和回路７４は、排他的論理和回路７３の出力と、シフトレジスタ６６の出力の排他的論理和を演算するようになされている。
この畳み込み符号化回路１０においては、入力されたデータが１ビットずつシフトレジスタ６１乃至６６により順次後段に移送されると、排他的論理和回路６７乃至７４により、各タイミングにおいて、排他的論理和が演算される。その結果、入力１ビットに対して、排他的論理和回路７０と排他的論理和回路７４より、２ビットのデータが出力される（符号化率１／２）。
フレーム同期信号が１６ビットで構成されているものとすると、１６ビットのうちの最初の６ビットのデータが、シフトレジスタ６１乃至６６に保持された状態の場合、排他的論理和回路６７，７１には、第７ビット目のデータが入力されるので、フレーム同期信号は、ユニークなデータであり、任意に変化するデータではないから、このとき、排他的論理和回路７０と７４より出力されるデータは、一義的に決定される。排他的論理和回路７０と７４より出力されるデータが一義的に決定されるのは、シフトレジスタ６１乃至６６に、１６ビットのフレーム同期信号のうちの最後から７番目乃至最後から２番目のビットが保持され、最後のビットが排他的論理和回路６７，７１に入力される状態までである。
マッピング回路１１では、コントローラ１２の制御のもと、BPSK変調する場合（入力されたのがフレーム同期信号とTMCC信号である場合）、信号点を図４に示すようにマッピングし、QPSK変調する場合（入力されたのが低階層用の画像信号ＬＱである場合）、信号点を図５に示すようにマッピングし、また、８PSK変調を行う場合（入力されたのが高階層用の画像信号ＨＱである場合）、信号点を図６に示すようにマッピングする。
畳み込み符号化回路１０の畳み込み符号化処理の結果、２バイトのフレーム同期信号と１０バイトのTMCC信号は、図８Ｃに示すように、３２ビット（４バイト）のフレーム同期信号と、１６０ビット（２０バイト）のTMCC信号となる。この図８Ｃは、畳み込み符号として、拘束長が７で、符号化率が１／２の場合を示している。
以上のように、インタリーブ回路５により、誤りを十分分散させるようにするとともに、畳み込み符号とＲＳ符号の連接符号化を施したTMCC信号を、BPSKという変調方式で変調することで、伝送誤りに対して、より強力な耐性を持たせることが可能となる。
ところで、TMCC信号に含まれる主信号の伝送制御信号は、その内容が、頻繁に変更されるものではない。しかしながら、受信装置においては、TMCC信号を復号して得られる伝送制御信号から主信号の変調方式や符号化率を知ることができるので、電源投入時や選局時には、速やかに、このTMCC信号を受信、復調する必要がある。即ち、送信装置側においては、TMCC信号は、さほど頻繁に送出する必要はないが、受信装置側においては、TMCC信号を受信するまで、主信号を受信することができないので、その待ち時間を、できるだけ短くできるように、比較的頻繁に受信できることが好ましい。そこで、TMCC信号の送出は、受信装置の待ち時間が長くならない範囲で、その送出頻度を少なくするようにすることが好ましい。
図１２は、受信装置の構成例を表している。所定の伝送路を介して伝送されてきた変調信号は、フレーム同期検出回路４１と、デマッピング回路４３に入力されるようになされている。フレーム同期検出回路４１は、入力された信号からフレーム同期信号を検出し、その検出結果を、デマッピング回路４３とビタビ復号回路４４に出力している。位相検出回路４２は、フレーム同期検出回路４１の出力から、信号点の位相情報を検出し、その検出結果をデマッピング回路４３に出力している。デマッピング回路４３は、TMCCデコーダ４７またはフレーム同期検出回路４１の出力に基づいて信号点を検出し、その信号点に対応するメトリックを発生して、ビタビ復号回路４４に出力している。TMCCデコーダ４７は、入力されたTMCC信号を復調（デコード）し、復調した結果（変調方式や符号化率）をデマッピング回路４３とビタビ復号回路４４に出力している。
ビタビ復号回路４４は、デマッピング回路４３からの信号を、TMCCデコーダ４７またはフレーム同期検出回路４１の出力に基づいてビタビ復号する。ビタビ復号回路４４は、フレーム同期信号に続く、BPSK信号（フレーム同期信号とTMCC信号）の復調信号に対して、畳み込み復号化処理を行い、デインタリーブ回路４５に出力している。デインタリーブ回路４５は、図３におけるインタリーブ回路５の畳み込みインタリーブに対応するデインタリーブ処理を行う回路である。リードソロモン復号回路４６は、デインタリーブ回路４５より入力されるＲＳ（４８，３８）符号を復号し、その復号結果を、TMCCデコーダ４７及びフレーム同期判定回路５４に出力している。
デインタリーブ回路４８とデインタリーブ回路５１は、ビタビ復号回路４４より供給される低階層用の画像信号ＬＱまたは高階層用の画像信号ＨＱを、それぞれ図３に示すインタリーブ回路８、１５のインタリーブ処理に対応してデインタリーブする。リードソロモン復号回路４９，５２は、それぞれデインタリーブ回路４８，５１の出力を、図３のリードソロモン符号化回路６、１３に対応して、ＲＳ（２０４，１８８）符号の復号処理を行う。ＴＳ同期バイトレジスタ５３は、ＴＳの各パケットに付加する同期バイトを記憶しており、多重化回路５０は、リードソロモン復号回路４９または５２から出力されたＴＳのパケットに、ＴＳ同期バイトレジスタ５３から読み出された同期バイトを付加する。
図１２の受信装置において、フレーム同期検出回路４１には、フレーム同期信号だけではなく、主信号も入力されてくる。上述したように、フレーム同期信号が１６ビットであるとすると、このフレーム同期信号は、送信装置の畳み込み符号化回路１０により、３２ビットのデータに変換されている。フレーム同期信号の長さ（ビット数）は、畳み込み符号化回路１０の拘束長（畳み込み演算に最低限必要なビット数であり、図１１の例の場合、拘束長は７となる）より長いビット数に設定されているので、畳み込み符号化回路１０のレジスタ６１乃至６６の全てに、ユニークなフレーム同期信号のビットが保持され、さらに、排他的論理和回路６７，７１への入力も、フレーム同期信号を構成するビットである状態が発生する。この状態のとき、畳み込み符号化に用いられるデータが全てフレーム同期信号のビットで構成されるので、畳み込み演算の結果得られるデータも、ユニークなデータとなる。
すなわち、図１３に示すように、図１１の畳み込み符号化回路１０のシフトレジスタ６１に、フレーム同期信号の第１ビットが入力されたとしても（タイミングｔ１）、その状態においては、後段のシフトレジスタ６２乃至６６に、それ以前のデータ（フレーム同期信号以外のデータＡ〜Ｅ）が保持されているので、排他的論理和回路７０，７４より出力されるデータは、一義的には定まらない。フレーム同期信号の第１ビットがシフトレジスタ６６に保持され、シフトレジスタ６１に第６ビットが保持され、排他的論理和回路６７，７１に第７ビットが供給される状態になって（タイミングｔ６）初めて、排他的論理和回路７０，７４より出力されるデータは、フレーム同期信号に対応したユニークな値となる。
以下、同様に、排他的論理和回路７０，７４の出力は、フレーム同期信号の第１０ビットがシフトレジスタ６６に保持され、シフトレジスタ６１に第１５ビットが保持され、排他的論理和回路６７，７１にフレーム同期信号の第１６ビットが入力される状態（タイミングｔ１５）となるまで、ユニークな値となる。シフトレジスタ６１にフレーム同期信号の第１６ビットが保持された状態（タイミングｔ１６）になると、排他的論理和回路６７，７１にフレーム同期信号に続く次のデータａが入力されるので、以後、排他的論理和回路７０，７４より出力されるデータは、一義的には定まらないことになる。
フレーム同期検出回路４１は、排他的論理和回路６７，７１にフレーム同期信号の第７ビットが入力された状態から、排他的論理和回路６７，７１にフレーム同期信号の第１６ビットが入力された状態になるまでの期間に、排他的論理和回路７０，７４より発生されるユニークなパターンを検出することで、フレーム同期信号を検出する。
フレーム同期信号の位置が判れば、信号点の絶対的な位相を検出することができる。そこで、位相検出回路４２は、このフレーム同期検出回路４１の出力する検出結果から、信号点の絶対位相を検出する。これにより、再生搬送波の位相の不確定性が除去される。
デマッピング回路４３は、フレーム同期検出回路４１から入力される検出信号を基準にして、フレーム同期信号に続く信号をBPSK変調された信号として、図４に示す原理に従ってデマッピング処理を行い、対応するメトリックをビタビ復号回路４４に出力する。ビタビ復号回路４４は、フレーム同期検出回路４１から入力される検出信号を基準にして、フレーム同期信号に続く信号を、１／２畳み込み符号化されているものとして、これをビタビ復号する。
ビタビ復号回路４４が出力するフレーム同期信号とTMCC信号を含む畳み込み復号された信号は、デインタリーブ回路４５に入力され、デインタリーブされる。デインタリーブ回路４５の出力は、リードソロモン復号回路４６に入力され、リードソロモン復号され、伝送誤りが訂正される。リードソロモン復号回路４６の出力は、TMCCデコーダ４７及びフレーム同期判定回路５４に供給される。
TMCCデコーダ４７は、入力された信号から、TMCC信号をデコードし、続く主信号の変調方式や符号化率などの伝送制御情報を抽出する。そして、抽出した結果をデマッピング回路４３とビタビ復号回路４４に出力する。デマッピング回路４３とビタビ復号回路４４は、以後、入力される主信号をTMCCデコーダ４７からの伝送制御情報に対応して処理する。
デマッピング回路４３は、TMCC信号の次に供給される主信号をTMCCデコーダ４７からの伝送制御情報に対応して、デマッピング処理する。即ち、入力される主信号が、QPSK変調されている場合には、図５に示す原理に従ってデマッピング処理を行い、TC８PSK変調されている場合には、図６に示す原理に従って、デマッピング処理を行う。
例えば、デマッピング回路４３は、低階層用の画像信号ＬＱに対しては、QPSK変調方式におけるデマッピング処理を行い、高階層用の画像信号ＨＱに対しては、TC８PSKのデマッピング処理を行う。
デマッピング回路４３の出力するメトリックは、ビタビ復号回路４４に入力される。ビタビ復号回路４４は、TMCCデコーダ４７の出力する伝送制御信号に対応して、畳み込み復号処理を行う。例えば、低階層用の画像信号ＬＱに対しては、デパンクチャリング処理と符号化率１／２の畳み込み処理に対する復号処理を行い、高階層用の画像信号ＨＱに対しては、符号化率２／３のトレリス復号化処理を行う。
ビタビ復号化回路４４の出力する主信号の復調信号は、デインタリーブ回路４８，５１に入力され、デインタリーブされる。デインタリーブ回路４８，５１の出力は、リードソロモン復号化回路４９，５２に入力される。リードソロモン復号化回路４９，５２は、ＲＳ（２０４，１８８）符号の復号処理を行う。多重化回路５０は、リードソロモン復号回路４９または５２より読み出された、各フレームの各パケットの先頭のTMCC信号が配置されていた位置に、ＴＳ同期バイトレジスタ５３に保持されている同期バイトを多重化する。これにより、図７に示したようなもとのＴＳパケットが得られる。
次に、フレーム同期信号の保護処理について説明する。フレーム同期検出回路４１は、フレーム同期信号を検出して、図１４のステップＳ３１乃至ステップＳ４０に示すように、フレーム同期信号の後方保護処理を行う。このステップＳ３１乃至ステップＳ４０の処理は、図２におけるステップＳ１乃至ステップＳ１０の処理と同様の処理であるので、その説明は省略する。
そして、ステップＳ３５において、同期確立処理が行われた後、フレーム同期判定回路５４は、ステップＳ４１において、リードソロモン復号回路４６の出力からフレーム同期信号を検出し、フレーム同期判定処理を行う。リードソロモン復号回路４６の出力する信号は、ビタビ復号回路４４により、フレーム同期信号が畳み込み復号された後の信号であるので、伝送路上の誤りは、既に訂正されている。従って、図２におけるステップＳ１１乃至ステップＳ１５に示したような前方保護動作は、この発明の実施の形態においては不要となり、フレーム同期判定回路５４は、リードソロモン復号回路４６の出力から、１回でもフレーム同期信号を検出することができなかった場合には、直ちにフレーム同期外れになったものと判定する。
次に第2の実施例について説明する。ＢＳデジタル放送においては、１チャンネルで、いわゆるハイビジョンに代表される高品位のテレビジョン信号の２つのプログラムを伝送することができるようにし、また、電界強度の減衰時においても、信頼性のある伝送を行うことができるようにするために、主信号の伝送方式として、TC８PSK（ｒ＝２／３）（ｒは符号化率を表す），QPSK（ｒ＝３／４），QPSK（ｒ＝１／２），BPSK（ｒ＝１／２）などの伝送方式を、事業者が選択することができるようになっている。このため、どの方式が採用されているかを、TMCC信号として受信装置側に、上述したようにして、伝送することができる。
上述したように、TMCC信号は、BPSK（ｒ＝１／２）で伝送されるが、主信号は、高品位テレビジョン信号を伝送することを想定すると、TC８PSK（ｒ＝２／３）で伝送される可能性が高い。衛星放送の性質上、地域毎に気象条件が異なるので、受信Ｃ／Ｎは、所定の地域では極端に低下していることも考えられる。このような状況下においても、TMCC信号を確実に送受信できるようにする必要がある。
一般的に伝送方式が切り替わると、ビタビ復号回路４４で定義するブランチメトリックが異なるものとなる。ビタビ復号回路４４においては、ブランチメトリックを累積したステートメトリックの値に対応して、パス制御を行っており、伝送方式が切り替わると、それまで蓄積してきたステートメトリックに対して、切り替わり後のブランチメトリックが累積することになり、そのステートメトリックにより、パス制御が行われると、誤りが伝搬するおそれがある。特に、BPSKから８PSKへの変化のように、多値化レベルの数が急激に変化した場合、このような影響が著しく現れることになる。
そこで、この誤りの伝搬を断ち切るために、いわゆる終結処理を行うことが考えられる。この終結処理とは、特定（既知）のパターンを伝送データに挿入することを意味する。終結処理のための特定パターンは、情報を担っているわけではないので、その部分が誤ったとしても、情報が失われることがなく、これは、所定の伝送方式から他の伝送方式へ切り替わるときの緩衝用のビット系列としてとらえることができる。
そこで、図１５Ａから図１５Ｂに示すように、TMCC信号の先頭（主信号（ペイロード）とTMCC信号との間）にフレーム同期信号（TAB１）を挿入するだけでなく、TMCC信号の後方（TMCC信号と次の主信号との間）にも終結処理のための所定のパターンの信号（TAB２）を挿入する。この場合の後方の信号TAB２の長さは、フレーム同期信号（TAB1）に対応して、例えば２バイトとする。この信号は、フレーム同期信号とともに、同期レジスタ２（図３）に予め記憶しておき、適宜、そこから読み出すようにする。
なお、図１５Ａから図１５Ｃにおいては、図１５Ａに示される入力ビット系列が図１５Ｂに示される畳み込み符号化回路１０に入力し、この畳み込み負号か回路１０から図１５Ｃに示される出力ビット系列が出力されるものである。
畳み込み符号を終結するには、その拘束長より１だけ小さい既知のビット系列を挿入すれば良い。すなわち、図３の実施の形態の場合、畳み込み符号化回路１０は、その拘束長が７とされているため、終結処理のための符号としては、既知の６ビットの符号列を挿入すればよいが、さらに長い既知のビット系列を挿入すると、拘束長以上の符号化出力は、上述したように特定のパターンとなる。例えば図１５Ａに示すように、TMCC信号の前に２バイトのフレーム同期信号を挿入したとすると、図１５Ｃに示すように、畳み込み符号化回路１０の出力ビット系列の１２ビット（１２シンボル）は、不定のパターンとなるが、続く２０ビット（２０シンボル）のパターンは、特定パターンとなる。図３の実施の形態においては、フレーム同期検出回路４１において、この特定パターンをフレーム同期信号として検出した。
図１５Ａに示すように、TMCC信号の後方にも、例えば２バイトの終結処理のための信号を付加するようにすると、その畳み込み符号化回路１０の出力の対応する４バイトの信号のうち、１２ビット（１２シンボル）は、不定パターンとなり、続く２０ビット（２０シンボル）は、特定パターンとなる。この特定パターンとして、スーパーフレームのフレーム番号を伝送することができる。スーパーフレームとは、８フレームにより構成されるものであり、その８個のフレームのうちの何番目のフレームであるのかを表す（位置を表す）フレーム番号を、TMCC信号の後方の特定パターンの信号として伝送することができる。
この場合、フレーム同期検出回路４１においては、上述した場合と同様に、TMCC信号の前側の４バイトの信号をフレーム同期信号として検出するようにしてもよいが、後ろ側の４バイトの信号、またはその両方を、フレーム同期信号として検出するようにしてもよい。
このようにすると、誤りの伝搬を緩和するための終結処理を行うことができるだけでなく、これらの信号をフレーム同期信号またはフレーム番号として利用することができる。
さらに、この実施の形態の場合、TMCC信号の前の４バイトの信号と後ろの４バイトの信号のいずれもが、マッピング回路１１によりBPSK変調される。畳み込み符号の終結処理の観点からすれば、終結対象とされる信号と同一の変調方式による終結処理が行われるのが一般的である。例えば、図１５Ａから図１５Ｃに示すように、TMCC信号の前に付加する４バイトの信号は、主信号（ペイロード）の畳み込み符号を終結させるものであるので、主信号と同様に、例えば８PSK変調されるのが一般的である。
しかしながら、Ｃ／Ｎが同一である場合、８PSK（ｒ＝２／３）のブランチメトリックに較べて、BPSK（ｒ＝１／２）のブランチメトリックの方が信頼性が高い。また、BPSK（ｒ＝１／２）で伝送されるTMCC信号の信頼性を向上する観点からすれば、少しでもパス制御を行うステートメトリックの信頼性を向上しておく必要があり、この点からいっても、畳み込み符号の終結処理をBPSK（ｒ＝１／２）で行う方が有利となる。そこで、本実施の形態においては、TMCC信号の終結処理を、TMCC信号と同一のBPSK（ｒ＝１／２）で変調された後方の４バイトの信号により行うとともに、主信号（ペイロード）の終結処理も、主信号の変調方式である８PSK（ｒ＝２／３）ではなく、TMCC信号の変調方式であるBPSK（ｒ＝１／２）で変調された、その後方の４バイトの信号（TMCC信号の前方の４バイトの信号）で行なうようにする。
従って、受信装置においては、デマッピング回路４３により、TMCC信号と、その前方と後方の４バイトの信号がBPSK復調される。
図１５Ａから図１５Ｃに示すように、TMCC信号の前方のTAB１には、入力系列Ｉ１が配置され、TMCC信号の後方のTAB２には、入力系列Ｉ１，Ｉ２またはＩ３が配置される。
このとき、畳み込み符号化回路１０は、TMCC信号の前方のTAB１において、特定パターンＷ１を、また、TMCC信号の後方のTAB２において、Ｗ１，Ｗ２またはＷ３を、それぞれ出力する。
ところで、図１２に示した受信装置のフレーム同期検出回路４１において、フレーム同期信号を検出する場合、特定パターン（フレーム同期信号）の自己相関関数がインパルス的になっていることが好ましい。自己相関関数は、次式で定義される。
特定パターンＷ１として、０ｘＤ４３９Ｂを用い、Ｗ２として、０ｘ０Ｂ６７７を用い、Ｗ３として、０ｘ５７８ＤＢを用いることができる。
特定パターンＷ１として、０ｘＤ４３９Ｂを用いると、Ｒ（０）＝２０、かつ、｜Ｒ（τ）｜≦３（τ≠０）となり、インパルス的な自己相関特性が実現される。特定パターンＷ２，Ｗ３として、それぞれ０ｘ０Ｂ６７７または０ｘ５７８ＤＢを用いた場合にも、同様に、インパルス的な自己相関特性を実現することができる。
畳み込み符号化回路１０より出力される特定パターンがＷ１，Ｗ２，Ｗ３であるとき、そこに入力される入力系列のパターンＩ１，Ｉ２，Ｉ３に関しても、自己相関特性がインパルス的であることが好ましい。この場合においては、自己相関関数は、次式で定義される。
特定パターンＷ１に対応する入力系列Ｉ１に関しては、Ｒ（０）＝１６となり、かつ、｜Ｒ（τ）｜≦３（τ≠０）となり、インパルス的な自己相関特性が実現される。
特定パターンＷ２に対応する入力系列Ｉ２に関しては、Ｒ（０）＝１６となり、かつ、｜Ｒ（τ）｜≦５（τ≠０）となる。さらに、特定パターンＷ３に対応する入力系列Ｉ３に関しては、Ｒ（０）＝１６となり、かつ、｜Ｒ（τ）｜≦７（τ≠０）となり、やはり、良好な自己相関特性を実現することができる。
特定パターンＷ１が０ｘＤ４３９Ｂであるとき、受信装置のフレーム同期検出回路４１は、例えばこの特定パターン０ｘＤ４３９Ｂ（＝１１０１０１００００１１１００１１０１１）を検出ウインドウとして、その値と、入力された２０ビットのデータとを、各ビット毎に、排他的論理和演算する。２０ビットの対応するビットが同一であれば、各ビット毎の排他的論理和の演算値は、０となり、異なれば、１となる。２０ビットの排他的論理和の演算値の総和が相関値となり、検出ウインドウと同一のデータが入力されたとき、相関値は、０となり、その他のデータが入力された場合には、０より充分大きな値となる。これにより、フレーム同期信号（特定パターンＷ１（０ｘＤ４３９Ｂ））を検出することができる。
特定パターンＷ１（０ｘＤ４３９Ｂ）に対応する入力系列Ｉ１（０ｘ０３２Ｅ）（＝００００００１１００１０１１１０）は、先頭の６ビットが０となっており、これにより、畳み込み符号化回路１０を初期化することができる。すなわち、この６ビットの０がシフトレジスタ６１乃至６６（図１１）に保持され、前の符号系列を終端させることができる。このことは、入力符号系列を０で終端することをも意味する。その結果、送信装置と受信装置の構成を簡略化することが可能となる。
また、特定パターンＷ２（０ｘ０Ｂ６７７）に対応する入力系列０ｘＡ３４０（＝１０１０００１１０１００００００）と、特定パターンＷ３（０ｘ５７８ＤＢ）に対応する入力系列０ｘ７８Ｃ０（＝０１１１１０００１１００００００）は、いずれも最後の６ビットが０となっており、この場合においても、畳み込み符号化回路１０において、前の符号系列を終端することができる。また、このことは、TMCC信号を終端し、かつ、次の符号を初期化することを意味する。従って、このことからも、送信装置と受信装置の構成を簡略化することができる。
図１６は、特定パターンＷ１乃至Ｗ３を、スーパーフレームを基準として、周期的に配置する例を示している。この例においては、フレーム１においては、TMCC信号の前方にはＷ１が、後方にはＷ２が配置され、続くフレーム２乃至フレーム８においては、TMCC信号の前方にＷ１が配置され、後方にＷ３が配置されている。このように配置すると、スーパーフレームを検出することが可能となる。図１７のフローチャートは、この場合の処理を表している。
すなわち、最初に、ステップＳ６１において、各フレームのTMCC信号の前方に配置されている特定パターンＷ１の相関を用いて、受信装置の同調のための周波数の調整が行われる。すなわち、特定パターンＷ１の相関値が、最も良好となるように、クロックが生成され、フレーム同期が取られるように制御される。
次に、ステップＳ６２においては、特定パターンＷ１が検出された位置からTMCC信号の長さだけ後ろの位置に位置する信号が、特定パターンＷ２として検出される。図１６に示すように、この特定パターンＷ２は、スーパーフレームの先頭のフレームにだけ配置され、残りの７フレームには、特定パターンＷ３が配置されている。従って、特定パターンＷ２が検出されたフレームが、スーパーフレームの先頭のフレームとして検出される。
次に、ステップＳ６３において、フレーム同期保護が行われ、同期状態の場合には、フレーム同期保護処理が繰り返し実行され、フレーム同期保護が外れた場合には、ステップＳ６１に戻り、それ以降の処理が繰り返し実行される。
上述したように、TMCC信号の後方の特定パターンＷ２またはＷ３の入力系列Ｉ２またはＩ３の最後の６ビットは、全て０である。そこで、図１８に示すように、主信号（ペイロード）の畳み込み符号化回路１０は、TMCC信号の内容に拘らず、００００００で初期化された状態から、主信号を符号化することができる。また、主信号（ペイロード）の符号化が終了した後には、TMCC信号に先立って入力される特定パターンＷ１の入力系列Ｉ１の先頭に６ビットの０が配置されているので、畳み込み符号化回路１０は、００００００までの信号を、主信号（ペイロード）の符号として符号化することができる。
なお、図１８においては、Ｉ１＝０ｘ０３２Ｅ（＝００００００１１００１０１１１０）であり、Ｉ２＝０ｘＡ３４０（＝１０１０００１１０１００００００）であり、Ｉ３＝０ｘ７８Ｃ０（＝０１１１１０００１１００００００）である。
図１９は、送信装置における畳み込み符号化のための他の構成例を表している。この構成例においては、多重化回路１０１に、特定パターンＷ１に対応する入力系列Ｉ１の７ビット目以降のデータ、TMCC信号、または特定パターンＷ２またはＷ３に対応する入力系列Ｉ２，Ｉ３が供給されている。多重化回路１０１は、そのいずれかを選択し、畳み込み符号化回路１０としての符号化器１０２に供給する。符号化器１０２は、入力された特定パターンＷ１に対応する入力系列Ｉ１の７ビット目が入力される前に、６ビットの０で初期化される。
一方、多重化回路１０４には、主信号（ペイロード）と６ビットのデータ００００００が供給されており、多重化回路１０４は、いずれか一方を選択し、畳み込み符号化回路１０としての符号化器１０５に供給する。符号化器１０５は、ペイロードの最初のデータが入力される前に、６ビットの０で初期化される。
符号化器１０２の出力と符号化器１０５の出力は、多重化回路１０３に供給され、多重化された後、出力される。
このように、図１９の構成例の場合、TMCC信号の符号化を行う符号化器１０２を、ペイロードの符号化を行う符号化器１０５と独立に構成できるため、通常、既存の送信装置として具備されている符号化器１０５に、新たな符号化器１０２を付加するだけで、本発明を適用可能な送信装置を簡単に実現することができる。
図１９に示したように、符号系列は、TMCC信号と主信号（ペイロード）とで独立しているものと考えることができる。従って、受信装置においても、対応する符号系列毎に、独立して復号することが可能となる。図２０は、この場合の構成例を表している。
すなわち、この構成例においては、分離回路１２１が、入力された符号を、TMCC信号に対応する符号系列と、ペイロードに対応する符号系列とに分離し、前者を復号器１２２に、後者を復号器１２４に、それぞれ供給する。復号器１２２は、入力されたTMCC信号に対応する符号系列を復号し、分離回路１２３に供給する。分離回路１２３は、復号器１２２からの復号結果を、特定パターンＷ１に対応する入力系列Ｉ１の７ビット目以降のデータ、TMCC信号、または特定パターンＷ２若しくはＷ３に対応する入力系列Ｉ２，Ｉ３に分離し、出力する。
復号器１２４は、分離回路１２１からの主信号（ペイロード）を復号し、分離回路１２５に出力する。分離回路１２５は、復号器１２４から供給されたデータを、ペイロードと６ビットの０の符号とに分離し、出力する。なお、この６ビットの０は、実質的には利用されないので、主信号（ペイロード）だけを抽出すれば良い。
なお、復号器１２２と復号器１２４は、それぞれ図１２に示した受信装置のビタビ復号回路４４に対応している。
この場合においても。通常、受信装置に設けられている復号器１２４に対して、新たに復号器１２２を追加するだけで、簡単に、本発明を適用可能な受信装置を構成することが可能となる。
なお、勿論、図２１に示すように、図２０に示した復号器１２２と復号器１２４は、復号器１３１として共通化することもできる。この場合、分離回路１３２が、復号器１３１の出力から、特定パターンＷ１に対応する入力系列Ｉ１の７ビット目以降のデータ、TMCC信号、特定パターンＷ２若しくはＷ３に対応する入力系列Ｉ２，Ｉ３、および主信号（ペイロード）を分離、出力する。
次に第３の実施例について説明する。TMCC信号の伝送路誤りに対する耐性が強くなると、その観点からも、TMCC信号を頻繁に伝送する必要がなくなる。そこで、TMCC信号を送信しない場合には、TMCC信号に代えて、他のデータを伝送することが考えられる。図２２は、この場合の送信装置の構成例を表している。なお、図２２においては、図３における場合と対応する部分には、同一の符号を付してある。図２２の構成例においては、TMCC信号に代えて伝送されるデータ（副信号）がメモリ２１に供給され、記憶されるようになされている。そして、多重化回路３は、メモリ１に記憶されているTMCC信号、またはメモリ２１に記憶されているデータを選択して、同期レジスタ２より供給されるフレーム同期信号に多重化し、出力するようになされている。その他の構成は、図３における場合と同様である。
ただし、この構成例の場合、コントローラ１２は、多重化回路９を制御し、各フレームに付加されるヘッダに、そのフレームにおいて伝送しているのは、TMCC信号であるのか、その他のデータであるのかを表す識別子を含めるようにする。
次に第４の実施例について説明する。送信装置のインタリーブ回路５としては、大きく分けて、ブロック型と畳み込み型のものがあるが、回路規模が小さいこと、並びに、同じ位置に前後のＲＳ符号の対応する部分が保存されることなどの性質から、上述したように、インタリーブ回路５として、畳み込みインタリーブ回路を用いるようにしている。
図２３Ａから図２３Ｃは、図２３Ｂに示す畳み込み型のインタリーブ回路５において、TMCC信号が、どのように分散するかを表している。同図に示すように、番号ＮのＲＳ符号は、４８バイトにより構成され、その前半の３８バイトがデータ、後半の１０バイトがパリティとなっている。上述したように、３８バイトのデータの先頭の２バイトは、フレーム同期信号とされている。このことは、番号Ｎ＋１乃至Ｎ＋４のＲＳ符号においても同様である。このＲＳ符号は、リードソロモン符号化回路４により生成されるものである。
図２３Ｂに示す畳み込み型のインタリーブ回路５は、図２３Ａに示す入力されるデータについて、図９を参照して説明したように、先頭の２バイトのフレーム同期信号はそのまま出力するが、以下、２バイト単位で、遅延ユニット１個分乃至５個分の遅延を施して出力する。その結果、図２３Ｃに示すように、５個のＲＳ符号にわたって、２バイト単位でＲＳ符号が分散される。例えば、番号Ｎ＋４のＲＳ符号の先頭の２バイト（フレーム同期信号）が、先頭に配置されたインタリーブ後のＲＳ符号においては、その次に番号Ｎ＋３の第３番目と第４番目のバイトのデータが配置され、さらにその次には、番号Ｎ＋２の番号５と番号６のバイトのデータが配置される。以下同様に、インタリーブ前のＲＳ符号の各バイトの位置は、インタリーブ後のＲＳ符号においても、同一の位置に配置される。
従って、番号Ｎ乃至番号Ｎ＋４のTMCC信号が等しいとすると、番号Ｎ乃至番号Ｎ＋４までのＲＳ符号は、インタリーブ前と後において、それぞれ等しくなる。上述したように、TMCC信号は、伝送制御信号としての性質上、ごくまれにしか変化せず、ほとんどの場合、同一のデータとなっている。従って、受信装置においては、ビタビ復号されたＲＳ符号をＲＳ復号せずとも、いわゆる多数決判定処理により、TMCC信号の誤りを訂正することができる。
図２４と図２５は、この場合の受信装置の構成例を表している。図２４の実施の形態においては、デインタリーブ回路４５の出力が、多数決判定回路７１に入力され、多数決判定回路７１の出力が、TMCCレコーダ４７及びフレーム同期判定回路５４に供給されている。すなわち、図１２におけるリードソロモン復号回路４６が省略された構成となっている。その他の構成は、図１２における場合と同様である。
この構成例においては、多数決判定回路７１が、デインタリーブ回路４５によりデインタリーブされたＲＳ符号を多数決の原理に基づいて誤り訂正を行う。すなわち、例えば、５個のＲＳ符号が入力されたとき、最も多い内容のデータを正しいデータとする。
このように構成することにより、図１２に示すように、リードソロモン復号回路４６を設ける場合に較べて、構成を簡略化し、装置を小型化することが可能となる。
図２５の実施の形態においては、図１２におけるデインタリーブ回路４５とリードソロモン復号回路４６が省略され、その代わりに、多数決判定回路７１が設けられている。すなわち、ビタビ復号回路４４の出力が、多数決判定回路７１に直接入力され、多数決判定回路７１の出力が、TMCCデコーダ４７及びフレーム同期判定回路５４に供給されるようになされている。
上述したように、TMCC信号が同一であるとすると、インタリーブ回路５により、インタリーブされた後のＲＳ符号は、インタリーブされる前のＲＳ符号と同一となる。すなわち、実質的にインタリーブが行われていない場合と同様となる。従って、図２４におけるデインタリーブ回路４５を省略し、ビタビ復号回路４４の出力を多数決判定回路７１により、直接復号することが可能となる。このように構成することで、図２４に示す場合より、さらに構成を簡略化し、装置を小型化することが可能となる。
但し、図２４の実施の形態の場合、デインタリーブ回路４５が設けられているので、多数決判定回路７１の入力（デインタリーブ回路４５の出力）は図２６に示すようになる。これに対して、図２５の実施の形態の場合は、デインタリーブ回路４５が設けられていないので、多数決判定回路７１の入力（デインタリーブ回路４５の出力）は図２７に示すようになる。いずれの場合においても、TMCC信号が同一であれば、各番号のＲＳ符号は実質的に同一となるので、多数決による判定が可能となる。
すなわち、受信側でデインタリーブを施したときの図２６および受信側でデインタリーブを施さないときの図２７において、Ｄａｔａ部分を多数決判定している。
なお、図２４と図２５に示す実施の形態の場合、同一のTMCC信号を反復伝送する必要があるので、図１２の実施の形態の場合に較べて、TMCC信号以外の伝送可能なデータ量が減少する。
なお、上記したような処理を行うプログラムをユーザに伝送する伝送媒体としては、磁気ディスク、CD-ROM、固体メモリなどの記録媒体の他、ネットワーク、衛星などの通信媒体を利用することができる。
以上の如く、本実施の形態のデジタルデータ伝送装置、デジタルデータ伝送方法、および伝送媒体によれば、主信号だけでなく、フレーム同期信号も畳み込み符号化するようにしたので、Ｃ／Ｎが低い状態であったとしても、受信側で、安定的に、かつ、高速に、フレーム同期信号を検出させることが可能となる。
また、本実施の形態のデジタルデータ復調装置、デジタルデータ復調方法、および伝送媒体によれば、主信号とフレーム同期信号とを畳み込み復号するとともに、畳み込み復号する前の信号から、フレーム同期信号を検出するようにしたので、伝送路から伝送されてきた信号から、安定的に、かつ、高速に、フレーム同期信号を検出することが可能となる。
さらに、本実施の形態のデジタルデータ伝送装置、デジタルデータ伝送方法、および伝送媒体によれば、伝送制御信号の前側と後側に特定パターンの信号を多重化し、伝送制御信号と特定パターンの信号を第２の方式で変調するようにしたので、伝送制御信号を確実に伝送することが可能となる。
そして、本実施の形態のデジタルデータ復調装置、デジタルデータ復調方法、および伝送媒体によれば、伝送を受けた伝送制御信号と特定パターンの信号を第２の方式で復調するとともに、復調された伝送制御信号と特定パターンの信号をビタビ復号するようにしたので、伝送制御信号を確実に復調することが可能となる。
Claims (6)
- トランスポートパケットのペイロード部で主信号が伝送され、所定数のトランスポートパケットによりフレームが形成され、該フレーム内のトランスポートパケットの同期部の少なくとも一部が伝送系に係る制御信号とフレーム同期信号に置き換えられ、この制御信号とフレーム同期信号とを、主信号と時分割で誤り訂正内符号化し、誤り訂正内符号化されたフレーム同期信号及び制御信号を第１の変調方式で変調し、上記主信号を第２の変調方式で変調して伝送するデジタル放送信号送信装置であって、
上記フレーム内のトランスポートパケットの同期部の内、少なくとも一部をフレーム同期用の第１のビットパターンを有する第１のビット系列と、複数のフレームが集まって形成されるスーパーフレームの識別用の第２のビットパターン又は第３のビットパターンを有する第２のビット系列に置き換えて、第１のビット系列、制御信号、第２のビット系列の順番で出力する置換回路と、
上記主信号に対して第１のリードソロモン符号を施す第１のリードソロモン符号化回路と、
上記第１のリードソロモン符号化回路の出力をインターリーブするインターリーブ回路と、
上記制御信号を複数のフレーム分だけ集めた信号に対して第２のリードソロモン符号を生成する第２のリードソロモン符号化回路と、
上記置換回路と、上記第２のリードソロモン符号化回路と、上記インターリーブ回路の出力とを時間分割で誤り訂正内符号化する誤り訂正内符号化回路と、
上記誤り訂正内符号化回路の出力を上記第１又は第２の変調方式で変調する変調回路とを有することを特徴とするデジタル放送信号送信装置。 - 上記制御信号は上記主信号にかけられた変調方式を特定する情報を含むことを特徴とする請求項１記載のデジタル放送信号送信装置。
- 上記ビット系列のビット長は、上記誤り訂正内符号化回路の拘束長よりも長いことを特徴とする請求項１記載のデジタル放送信号送信装置。
- トランスポートパケットのペイロード部で主信号が伝送され、所定数のトランスポートパケットによりフレームが形成され、該フレーム内のトランスポートパケットの同期部の少なくとも一部が伝送系に係る制御信号とフレーム同期信号に置き換えられ、この制御信号とフレーム同期信号とを、主信号と時分割で誤り訂正内符号化し、誤り訂正内符号化されたフレーム同期信号及び制御信号を第１の変調方式で変調し、上記主信号を第２の変調方式で変調して伝送するデジタル放送信号送信方法であって、
上記フレーム内のトランスポートパケットの同期部の内、少なくとも一部をフレーム同期用の第１のビットパターンを有する第１のビット系列と、複数のフレームが集まって形成されるスーパーフレームの識別用の第２のビットパターン又は第３のビットパターンを有する第２のビット系列に置き換えて、第１のビット系列、制御信号、第２のビット系列の順番で出力する置換工程と、
上記主信号に対して第１のリードソロモン符号を施す第１のリードソロモン符号化工程と、
上記第１のリードソロモン符号化回路の出力をインターリーブするインターリーブ工程と、
上記制御信号を複数のフレーム分だけ集めた信号に対して第２のリードソロモン符号を生成する第２のリードソロモン符号化工程と、
上記置換工程と、上記第２のリードソロモン符号化工程と、上記インターリーブ工程の出力とを時間分割で誤り訂正内符号化する誤り訂正内符号化工程と、
上記誤り訂正内符号化工程の出力を上記第１又は第２の変調方式で変調する変調工程とを有することを特徴とするデジタル放送信号の送信方法。 - 上記制御信号は上記主信号にかけられた変調方式を特定する情報を含むことを特徴とする請求項４記載のデジタル放送信号の送信方法。
- 上記ビット系列のビット長は、上記誤り訂正内符号化工程の拘束長よりも長いことを特徴とする請求項４記載のデジタル放送信号の送信方法。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21607797 | 1997-08-11 | ||
| JP21609297 | 1997-08-11 | ||
| JP22281097 | 1997-08-19 | ||
| JP22605697 | 1997-08-22 | ||
| JP23977197 | 1997-09-04 | ||
| PCT/JP1998/003579 WO1999008412A1 (fr) | 1997-08-11 | 1998-08-11 | Dispositif et procede pour transmettre des donnes numeriques, dispositif et procede pour demoduler des donnees numeriques, et support de transmission |
Related Child Applications (14)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000027375A Division JP3185801B2 (ja) | 1997-08-11 | 2000-01-31 | デジタル放送信号受信装置及び方法 |
| JP2000027374A Division JP3185800B2 (ja) | 1997-08-11 | 2000-01-31 | デジタル放送信号送信装置及び方法 |
| JP2000027377A Division JP3107092B2 (ja) | 1997-08-11 | 2000-01-31 | デジタル放送信号送信装置及び方法 |
| JP2000027372A Division JP3107090B2 (ja) | 1997-08-11 | 2000-01-31 | デジタル放送信号送信装置及び方法 |
| JP2000027373A Division JP3185799B2 (ja) | 1997-08-11 | 2000-01-31 | デジタル放送信号受信装置及び方法 |
| JP2000027376A Division JP3107091B2 (ja) | 1997-08-11 | 2000-01-31 | デジタル放送信号受信装置及び方法 |
| JP2005211787A Division JP4067013B2 (ja) | 1997-08-11 | 2005-07-21 | デジタル放送信号送信装置及び送信方法 |
| JP2005211784A Division JP4067012B2 (ja) | 1997-08-11 | 2005-07-21 | デジタル放送信号送信装置及び送信方法 |
| JP2005211786A Division JP3960343B2 (ja) | 1997-08-11 | 2005-07-21 | デジタル放送信号受信装置及び方法 |
| JP2005211785A Division JP4100419B2 (ja) | 1997-08-11 | 2005-07-21 | デジタル放送信号受信装置及び方法 |
| JP2007172482A Division JP4380736B2 (ja) | 1997-08-11 | 2007-06-29 | デジタル放送信号受信装置及び受信方法 |
| JP2007172479A Division JP4386103B2 (ja) | 1997-08-11 | 2007-06-29 | デジタル放送信号送信装置及び受信方法 |
| JP2007172480A Division JP4396735B2 (ja) | 1997-08-11 | 2007-06-29 | デジタル放送信号送信装置及び受信方法 |
| JP2007172481A Division JP4396736B2 (ja) | 1997-08-11 | 2007-06-29 | デジタル放送信号送信装置及び受信方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP4122525B2 true JP4122525B2 (ja) | 2008-07-23 |
Family
ID=27529614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51198699A Expired - Lifetime JP4122525B2 (ja) | 1997-08-11 | 1998-08-11 | デジタルデータ伝送装置および方法、デジタルデータ復調装置および方法、並びに伝送媒体 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0946013A4 (ja) |
| JP (1) | JP4122525B2 (ja) |
| KR (2) | KR100593580B1 (ja) |
| AU (1) | AU734105B2 (ja) |
| WO (1) | WO1999008412A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0597237A (ja) * | 1991-10-04 | 1993-04-20 | Giken Seisakusho Co Ltd | 搬送装置の方向変換機構及び方向変換方法 |
| CN112276268B (zh) * | 2020-10-20 | 2022-02-11 | 南京航空航天大学 | 一种减小浸液式电火花线切割机床进给运动负载的方法 |
| JP7311674B1 (ja) | 2022-05-12 | 2023-07-19 | 株式会社ソディック | 放電加工機 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2343778B (en) * | 1998-11-13 | 2003-03-05 | Motorola Ltd | Processing received data in a distributed speech recognition process |
| US6985537B1 (en) * | 1999-09-15 | 2006-01-10 | Lucent Technologies Inc. | Symbol self synchronous interleaving method and apparatus for OFDM-based communication system |
| JP4569791B2 (ja) * | 2000-05-25 | 2010-10-27 | ソニー株式会社 | 映像処理装置および方法、並びに記録媒体 |
| GB2371952A (en) * | 2001-01-31 | 2002-08-07 | Inmarsat Ltd | Frame synchronisation in a communication system |
| AU2007200170B2 (en) * | 2001-01-31 | 2007-12-13 | Inmarsat Global Limited | Communication method and apparatus |
| KR100896684B1 (ko) * | 2004-01-27 | 2009-05-14 | 삼성전자주식회사 | 수신 성능이 향상된 디지털 방송 송수신 시스템 및 그의신호처리방법 |
| JP4760397B2 (ja) * | 2006-01-25 | 2011-08-31 | 日本電気株式会社 | 無線伝送システム、無線伝送装置及びそれらに用いる無線伝送方法 |
| DE102006026895B3 (de) | 2006-06-09 | 2007-11-08 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Interleaver-Vorrichtung, Empfänger für ein von der Interleaver-Vorrichtung erzeugtes Signal, Sender zum Erzeugen eines Sendesignals, Verfahren zum Verarbeiten eines Codeworts, Verfahren zum Empfangen eines Signals und Computer-Programm |
| JP4814768B2 (ja) * | 2006-11-29 | 2011-11-16 | 日本放送協会 | データ伝送装置 |
| JP4814809B2 (ja) * | 2007-02-07 | 2011-11-16 | 日本放送協会 | データ送信装置及びそのプログラム |
| JP4509133B2 (ja) * | 2007-04-13 | 2010-07-21 | 三菱電機株式会社 | デジタル放送復調装置 |
| US8054872B2 (en) | 2007-06-21 | 2011-11-08 | O2Micro, Inc. | Method and apparatus for signal carrier-to-noise power density ratio calculation |
| US7869485B2 (en) * | 2007-06-21 | 2011-01-11 | O2Micro International Ltd. | Method and apparatus for detecting lock status of a GPS signal |
| JP4839385B2 (ja) * | 2009-03-26 | 2011-12-21 | 日本放送協会 | データ受信装置 |
| JP4839386B2 (ja) * | 2009-03-26 | 2011-12-21 | 日本放送協会 | データ受信装置及びそのプログラム |
| JP5799272B2 (ja) * | 2013-09-24 | 2015-10-21 | パナソニックＩｐマネジメント株式会社 | デジタル放送送信装置及びデジタル放送受信装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3831142A (en) * | 1972-06-28 | 1974-08-20 | Nasa | Method and apparatus for decoding compatible convolutional codes |
| JPS613529A (ja) * | 1984-06-18 | 1986-01-09 | Nippon Telegr & Teleph Corp <Ntt> | 誤り訂正方式 |
| JPH0332117A (ja) * | 1989-06-28 | 1991-02-12 | Mitsubishi Electric Corp | 連接復号化装置 |
| JP2702303B2 (ja) * | 1991-03-20 | 1998-01-21 | 日本電気株式会社 | データ通信方式 |
| JP3123289B2 (ja) * | 1993-03-04 | 2001-01-09 | ソニー株式会社 | ビタビ復号装置 |
| JP3581377B2 (ja) * | 1993-04-06 | 2004-10-27 | ソニー株式会社 | ディジタル多重伝送方法と装置 |
| JPH07226688A (ja) * | 1994-02-10 | 1995-08-22 | Matsushita Electric Ind Co Ltd | 誤り訂正復号装置 |
| JPH07254861A (ja) * | 1994-03-16 | 1995-10-03 | N T T Idou Tsuushinmou Kk | ヴィタビ復号方法及び畳み込み符号化伝送方法 |
-
1998
- 1998-08-11 WO PCT/JP1998/003579 patent/WO1999008412A1/ja not_active Application Discontinuation
- 1998-08-11 KR KR19997003078A patent/KR100593580B1/ko not_active IP Right Cessation
- 1998-08-11 AU AU21187/99A patent/AU734105B2/en not_active Ceased
- 1998-08-11 KR KR1020057021833A patent/KR100614435B1/ko not_active IP Right Cessation
- 1998-08-11 JP JP51198699A patent/JP4122525B2/ja not_active Expired - Lifetime
- 1998-08-11 EP EP98936744A patent/EP0946013A4/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0597237A (ja) * | 1991-10-04 | 1993-04-20 | Giken Seisakusho Co Ltd | 搬送装置の方向変換機構及び方向変換方法 |
| CN112276268B (zh) * | 2020-10-20 | 2022-02-11 | 南京航空航天大学 | 一种减小浸液式电火花线切割机床进给运动负载的方法 |
| JP7311674B1 (ja) | 2022-05-12 | 2023-07-19 | 株式会社ソディック | 放電加工機 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1999008412A1 (fr) | 1999-02-18 |
| KR100593580B1 (ko) | 2006-06-28 |
| KR20060004694A (ko) | 2006-01-12 |
| KR100614435B1 (ko) | 2006-08-22 |
| EP0946013A1 (en) | 1999-09-29 |
| EP0946013A4 (en) | 2002-11-13 |
| AU2118799A (en) | 1999-03-01 |
| KR20000068741A (ko) | 2000-11-25 |
| AU734105B2 (en) | 2001-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6118825A (en) | Digital data transmission device and method, digital data demodulation device and method, and transmission medium | |
| JP4122525B2 (ja) | デジタルデータ伝送装置および方法、デジタルデータ復調装置および方法、並びに伝送媒体 | |
| US8179778B2 (en) | Method and system for effective adaptive coding and modulation in satellite communication system | |
| JP4067012B2 (ja) | デジタル放送信号送信装置及び送信方法 | |
| JP4386103B2 (ja) | デジタル放送信号送信装置及び受信方法 | |
| JP4396736B2 (ja) | デジタル放送信号送信装置及び受信方法 | |
| JP4396735B2 (ja) | デジタル放送信号送信装置及び受信方法 | |
| JP4067013B2 (ja) | デジタル放送信号送信装置及び送信方法 | |
| JP4100419B2 (ja) | デジタル放送信号受信装置及び方法 | |
| JP3960343B2 (ja) | デジタル放送信号受信装置及び方法 | |
| JP4380736B2 (ja) | デジタル放送信号受信装置及び受信方法 | |
| JP3107090B2 (ja) | デジタル放送信号送信装置及び方法 | |
| JP3185801B2 (ja) | デジタル放送信号受信装置及び方法 | |
| JP3107092B2 (ja) | デジタル放送信号送信装置及び方法 | |
| JP3107091B2 (ja) | デジタル放送信号受信装置及び方法 | |
| JP3185800B2 (ja) | デジタル放送信号送信装置及び方法 | |
| JP3185799B2 (ja) | デジタル放送信号受信装置及び方法 | |
| JP2991694B1 (ja) | デジタル送信装置および受信装置 | |
| JP3347682B2 (ja) | 誤り訂正回路 | |
| KR101527034B1 (ko) | 송/수신 시스템 및 데이터 처리 방법 | |
| JPH10336158A (ja) | デジタル信号送信装置、およびデジタル信号受信装置 | |
| JP4378851B2 (ja) | キャリア同期方法及び回路、並びに信号処理装置 | |
| KR20070004472A (ko) | 전송/수신 시스템 및 데이터 처리 방법 | |
| KR20070004471A (ko) | 전송/수신 시스템 및 데이터 처리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20190516 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |