KR20000068741A - 디지털 데이터 전송장치 및 방법, 디지털 데이터 복조장치 및 방법, 및 전송매체 - Google Patents

디지털 데이터 전송장치 및 방법, 디지털 데이터 복조장치 및 방법, 및 전송매체 Download PDF

Info

Publication number
KR20000068741A
KR20000068741A KR1019997003078A KR19997003078A KR20000068741A KR 20000068741 A KR20000068741 A KR 20000068741A KR 1019997003078 A KR1019997003078 A KR 1019997003078A KR 19997003078 A KR19997003078 A KR 19997003078A KR 20000068741 A KR20000068741 A KR 20000068741A
Authority
KR
South Korea
Prior art keywords
signal
frame
specific pattern
transmission control
control signal
Prior art date
Application number
KR1019997003078A
Other languages
English (en)
Other versions
KR100593580B1 (ko
Inventor
이케다아스나리
이케다다모쓰
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20000068741A publication Critical patent/KR20000068741A/ko
Application granted granted Critical
Publication of KR100593580B1 publication Critical patent/KR100593580B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0008—Modulated-carrier systems arrangements for allowing a transmitter or receiver to use more than one type of modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

동기 레지스터(2)에 보유하고 있는 프레임 동기 신호를 리드 솔로몬 부호화 회로(4)에서 리드 솔로몬 부호화한 후 인터리브 회로(5)에서 인터리브하여 콘벌루션 부호화 회로(10)에서 콘벌루션 부호화하며 매핑 회로(11)에서 매핑한 후 출력함으로서 안정적이며 또한 고속으로 프레임 동기 신호를 검출할 수 있도록 한다.

Description

디지털 데이터 전송 장치 및 방법, 디지털 데이터 복조 장치 및 방법, 및 전송 매체{Device and method for transmitting digital data, device and method for demodulating digital data, and transmission medium}
통신 위성(이하 CS로 약칭)을 이용한 디지털 다 채널 방송이 본격적으로 시작되어 다채로운 서비스가 개시되게 되었다. 또한 앞으로 방송 위성(이하 BS로 약칭)이라도 디지털 방송 서비스를 실시하는 것이 검토되고 있다.
BS는 CS와 비교하여 전력이 크기 때문에 종래에 CS로 이용되고 있는 QPSK 변조 방식보다도 전송 효율이 높은 변조 방식을 사용하는 것이 검토되고 있다. 또한 전송하는 비트 스트림은 CS, 지상파, 케이블 등의 타매체와의 정합성을 도모하는 관점에서 MPES2 시스템으로 규정된, 이른바 트랜스포트 스트림(이하 TS로 약칭)을 기본으로 하는 것이 제안되고 있다. 상기 TS는 1바이트의 동기 바이트를 포함한 188바이트의 TS패킷으로 구성되어 있지만, CS디지털 다 채널 방송, 지상파 디지털 방송, 케이블 디지털 방송 등에서는, 이것에 오류 정정용 16바이트의 패리티를 부가한 리드 솔로몬 부호(이하 ES부호로 약칭)가 사용되고 있기 때문에 BS디지털 방송에서 TS에 이러한 RS(204, 188)의 부호화를 실시하는 것이 제안되고 있다.
상기 BS디지털 방송에서는 RS(204, 188)의 부호화된 TS패킷의 동기부를 제외한 페이로드 정보를 전송하는 주신호 부분에 콘벌루션 부호화된 BPSK(Binary Phase Shift Keying) 신호나 QPSK(Quadrature Phase Shift Keying) 신호 또는 트렐리스 부호화(8) PSK(Phase Shift Keying)(이하에서 TC(Tre11is­Coded) 8 PSK로 약칭)를 사용하며 또한 변조 방식이나 부호화율 등의 전송 정보를 TS패킷의 동기부를 사용하여 BPSK로서 전송하는 방식이 제안되고 있다.
특히 TC 8 PSK로서 이른바 프래그머틱 TC 8 PSK를 사용하면 종래의 콘벌루션 부호와 동일한 부호화 회로 및 복호 회로를 사용할 수 있기 때문에 페이로드 정보를 전송하는 BPSK, QPSK, 8PSK 등의 신호를 수신 장치로 복조하는 경우, 어느 신호를 복조할 때에도 동일한 비터비 복호기를 사용할 수 있으므로 하드웨어 구성상에도 유리해진다.
도 1은 이와 같이 현재 제안되고 있는 BS디지털 방송의 송신 장치의 구성예를 도시하고 있다. 188바이트의 TS패킷에는 RS(204, 188)부호화에 따라 16바이트의 패리티가 부가된다. 이러한 패킷이 48개 모여 1프레임으로 된다.
각 프레임의 48개 패킷 선두의 1바이트의 동기 바이트는 순차적으로 연속하여 판독되어 프레임 동기 및 TMCC 발생 회로(81)에 입력된다. 프레임 동기 및 TMCC 발생 회로(81)는 최초의 2개 TS패킷의 동기 바이트를 프레임 동기 신호로 바꾼다. 또한, 프레임 동기 및 TMCC 발생 회로(81)는 제 3 번째 이후의 TS패킷 동기 바이트를 TMCC(Transmission Multip1exing Configuration Control) 신호로 바꾼다. 이러한 TMCC 신호에는 후술하는 주신호의 변조 방식이나 부호화율 등의 전송 제어 정보가 포함된다. 이에 따라서, 1프레임을 구성하는 48개의 패킷중 최초 2개 패킷의 2개 동기 바이트가 프레임 동기 신호로 바꾸어지며, 제 3 번째 이후의 패킷 동기 바이트가 TMCC 신호로 바꾸어지게 된다. 프레임 동기 및 TMCC 발생 회로(81)에서 발생된 프레임 동기 신호와 TMCC 신호는 BPSK 매핑 회로(82)에 입력되어 소정의 신호점에 매핑된다.
1프레임중 최초의 2개 TS패킷의 주신호는 저계층용의 화상 신호(LQ)로 되며 이러한 신호는 2개의 TS패킷의 범위내에서 인터리브 회로(83)에 의해 인터리브되고 또한, 콘벌루션 부호화 회로(84)에 입력되어, 1/2의 부호화율로 콘벌루션 부호화된다. 그리고 콘벌루션 부호화된 신호는 펑쳐링 처리되어 부호화율 3/4으로 되어 QPSK 매핑 회로(85)에 공급된다. QPSK 매핑 회로(85)에 있어서 QPSK 방식으로 소정의 신호점에 매핑된다.
한편, 1프레임을 구성하는 48개 패킷중, 나머지 46개의 TS패킷 주신호는 고계층용의 화상 신호(HQ)로 되며 이 신호는 인터리브 회로(86)에 입력되어 인터리브된 후, 2/3 트렐리스 부호화 회로(87)에 있어서 부호화되며, 또한 8 PSK 매핑 회로(88)에 있어서 신호점에 매핑된다. 이러한 2/3 트렐리스 부호화 회로(87)에 있어서, 이른바 프래그머틱 트렐리스 부호화를 실시하도록 하면 콘벌루션 부호화 회로(84)와 2/3 트렐리스 부호화 회로(87)는 공통의 회로로 할 수 있다.
다중화 회로(89)는 BPSK 매핑 회로(82), QPSK 매핑 회로(85) 및 8 PSK 매핑 회로(88)의 출력을 프레임 단위로 다중화하여 출력한다. 따라서, 다중화 회로(89)에서 출력되는 각 프레임의 신호는 최초에 BPSK 변조된 프레임 동기 신호와 TMCC 신호가 배치되며 그 다음에 QPSK 변조된 저계층용의 주신호(LQ)가 배치되고 최후에 8 PSK 변조된 고계층용의 주신호(HQ)가 배치된 포맷이 된다.
수신측에서는 반송파나 클록의 동기를 확립한 후 수신 신호 계열을 감시함으로서 BPSK 변조된 프레임 동기 신호를 검출하여 프레임 동기를 확립한다. 이러한 프레임 동기 신호 후에는 BPSK 변조된 TMCC가 계속되고 있으므로 프레임 동기가 확립하면 프레임 동기 신호의 다음 신호를 BPSK 신호로서 수신, 복조하여 TMCC 신호를 얻을 수 있다. 상기 TMCC 신호의 내용을 해석함으로서 TMCC 신호 후에 계속해서 전송되어 오는 페이로드 정보를 전송하는 주신호부의 심볼 변조 방식이나 부호화율 등의 전송 제어 정보를 알 수 있기 때문에 이에 근거하여 주신호의 수신 및 내부호의 복호를 실시할 수 있다.
그 후, 복조 신호중 프레임 동기 신호와 TMCC 신호는 원래와 같이 TS의 동기 신호로 치환되여 1바이트의 동기 신호와 203바이트의 주신호로 이루어지는 RS(204, 188) 부호화된 TS에 되돌려지며 또한 이 RS 부호를 복호함으로서 송신된 TS를 얻을 수 있다.
도 2는 이러한 동기 처리의 처리예를 도시하고 있다. 처음에 스텝 S1에서 제 1 번째 프레임 동기 신호가 검출될 때까지 대기하여 검출되었을 때 스텝 S2에서 제 2 번째 프레임 동기 신호가 검출되었는지의 여부가 판정된다. 제 2 번째 프레임 동기 신호가 검출된 경우에는 스텝 S3으로 진행하여 제 3 번째의 프레임 동기 신호가 검출되었는지의 여부가 판정된다. 제 3 번째의 프레임 동기 신호가 검출된 경우에는 스텝 S4로 진행하여, 제 4 번째의 프레임 동기 신호가 검출되었는지의 여부가 판정된다. 이상과 같이 실시하여 4개의 프레임에 대해서 연속하여 프레임 동기 신호가 검출된 경우에는 스텝 S5에서, 프레임 동기가 확립한 것으로 하여 프레임 동기 확립 처리가 실행된다.
제 1 번째 프레임 동기 신호가 검출된 후 스텝 S2에서 제 2 번째 프레임 동기 신호가 검출되지 않았다고 판정된 경우에는 스텝 S6으로 진행하여 제 3 번째의 프레임 동기 신호가 검출되었는지의 여부가 판정된다. 제 3 번째의 프레임 동기 신호가 검출되었다고 판정된 경우에는 스텝 S7로 진행하여 제 4 번째의 프레임 동기 신호가 검출되었는지의 여부가 판정된다. 제 4 번째의 프레임 동기 신호가 검출된 경우에는 또한 스텝 S8로 진행하여 제 5 번째의 프레임 동기 신호가 검출되었는지의 여부가 판정된다. 이상과 같이 실시하여 제 1 번째 프레임 동기 신호가 검출된 후 제 2 번째 프레임 동기 신호가 검출되지 않았다 해도, 그 후 연속하여 3회 프레임 동기 신호가 검출된 경우에는 스텝 S5로 진행하여 프레임 동기 확립 처리가 실행된다.
제 1 번째 프레임 동기 신호가 검출된 후 2회 연속하여 프레임 동기 신호가 검출되지 않았다고 스텝 S6에서 판정된 경우에는 스텝 S1로 되돌아가 그 이후의 처리가 반복하여 실행된다.
제 1 번째 프레임 동기 신호가 검출된 후 제 2 번째 프레임 동기 신호를 검출할 수 없지만, 제 3 번째 프레임 동기 신호를 검출할 수 있는 경우에, 스텝 S7에서 제 4 번째 프레임 동기 신호를 검출할 수 없다고 판정된 경우에는 스텝 S9로 진행하여 제 5 번째 프레임 동기 신호가 검출되었는지의 여부가 판정된다. 그래서 제 5 번째 프레임 동기 신호가 검출되었다고 판정된 경우에는 또한 스텝 S10으로 진행하여 제 6 번째 프레임 동기 신호가 검출되었는지의 여부가 판정된다. 여기서, 제 6 번째 프레임 동기 신호가 검출되었다고 판정된 경우에는 스텝 S5로 진행하여 프레임 동기 확립 처리가 실행된다. 스텝 S9 또는 스텝 S10에 있어서, 프레임 동기 신호가 검출되지 않았다고 판정된 경우에는 스텝 S1로 되돌아가 그 이후의 처리가 반복하여 실행된다.
2회 연속하여 프레임 동기 신호를 검출할 수 있다고 판정된 후, 제 3 번째 프레임 동기 신호를 검출할 수 없다고 스텝 S3에서 판정된 경우에는 스텝 S7로 진행하여 그 이후의 처리가 실행된다. 3회 연속하여 프레임 동기 신호를 검출할 수있다고 한 후에 스텝 S4에서 제 4 번째 프레임 동기 신호를 검출할 수 없다고 판정된 경우에는 스텝 S8로 진행하여 그 이후의 처리가 실행된다.
스텝 S8에서 제 5 번째 프레임 동기 신호가 검출되지 않다고 판정된 경우에는 스텝 S10으로 진행하여 그 이후의 처리가 실행된다.
이상과 같이 실시하여 프레임 동기가 확립한 상태에 있어서, 이 프레임 동기 신호를 기준으로 하여 TMCC 신호와 주신호를 정확하게 복조할 수 있게 된다.
또한, 이상의 프레임 동기 확립까지의 처리는 후방 보호로 불리운다.
이상의 후방 보호로 인해, 프레임 동기가 확립하였다고 판정된 경우에는 스텝 S11에서 프레임 동기 신호가 계속하여 검출되는 것이 확인되며, 스텝 S11에서 소정의 프레임에 있어서 프레임 동기 신호(n번째로 한다)를 검출할 수가 없다고 판정된 경우에는 스텝 S12로 진행하여 (n+1)번째 프레임 동기 신호를 검출할 수 있는지의 여부가 판정된다. 스텝 S12에서 (n+1)번째 프레임 동기 신호를 검출할 수 없다고 판정된 경우에는 또한 스텝 S13에서 (n+2)번째 프레임 동기 신호가 검출되었는지의 여부가 판정되며, 검출되지 않은 경우에는 또한 스텝 S14에서 (n+3)번째 프레임 동기 신호가 검출되었는지의 여부가 판정된다. 이상과 같이 실시하여 4 프레임 연속하여 프레임 동기 신호를 검출할 수 없다고 판정된 경우에는 스텝 S15로 진행하여 프레임 동기가 누락된 것으로 간주하여 동기 누락 처리가 실행된다. 그 후, 스텝 S1로 되돌아가 그 이후의 처리가 실행된다.
n번째 프레임 동기 신호가 검출되지 않았다고 판정된 후, 스텝 S12에서 (n+1)번째 프레임 동기 신호가 검출되었다고 판정된 경우에는 스텝 S16으로 진행하여 (n+2)번째 프레임 동기 신호가 검출되었는지의 여부가 판정된다. (n+2)번째 프레임 동기 신호가 검출된 경우에는 1개의 프레임에 대해서만 프레임 동기 신호를 검출할 수 없을 뿐이므로 스텝 S11으로 되돌아가 그 이후의 처리가 실행된다.
스텝 S16에서 (n+2)번째 프레임 동기 신호를 검출할 수 없다고 판정된 경우, 스텝 S17에서 (n+3)번째 프레임 동기 신호가 검출되었는지의 여부가 판정된다. (n+3)번째 프레임 동기 신호가 검출되지 않았다고 판정된 경우에는 스텝 S18에서 (n+4)번째 프레임 동기 신호가 검출되었는지의 여부가 판정된다. (n+4)번째 프레임 동기 신호가 검출되지 않았다고 판정된 경우에는 연속하여 3회 프레임 동기 신호를 검출할 수 없게 되므로 스텝 S15로 진행하여 동기 누락 처리가 실행된다.
스텝 S17에서 (n+3)번째 프레임 동기 신호가 검출되었다고 판정된 경우에는 스텝 S19에서 (n+4)번째 프레임 동기 신호가 검출되었는지의 여부가 판정된다. (n+4)번째 프레임 동기 신호를 검출할 수 없는 경우에는 스텝 S20으로 진행하여 (n+5)번째 프레임 동기 신호가 검출되었는지의 여부가 판정된다. (n+5)번째 프레임 동기 신호를 검출할 수 없다고 판정된 경우에는 스텝 S15으로 진행하여 동기 누락 처리가 실행된다.
스텝 S19 또는 스텝 S20에 있어서, 프레임 동기 신호가 검출되었다고 판정된 경우에는 스텝 S11로 되돌아간다.
프레임 동기 신호를 2회 연속하여 검출할 수 없게 된 후, 스텝 S13에서 (n+2)번째 프레임 동기 신호를 검출할 수 있다고 판정된 경우에는 스텝 S17으로 진행하여 그 이후의 처리가 실행된다. 3회 연속하여 프레임 동기 신호를 검출할 수 없다고 판정된 후 스텝 S14에서 (n+3)번째 프레임 동기 신호를 검출할 수 있다고 판정된 경우에는 스텝 S18로 진행하여 그 이후의 처리가 실행된다.
스텝 S18에서 (n+4)번째의 프레임 동기 신호를 검출할 수 있다고 판정된 경우에는 스텝 S20으로 진행하여 그 이후의 처리가 실행된다.
또한, 프레임 동기가 확립한 후 프레임 동기가 누락된 것을 검출하기까지의 보호 동작은 전방 보호라고 불리운다.
이상과 같이, 188바이트의 TS패킷은 RS(204, 188)의 부호화가 행하여지며 또한, 내부호로서 콘벌루션 부호화나 트렐리스 부호화가 행하여져, 전송로 오류에 대한 오류 정정을 할 수 있도록 이루어져 있다. 한편, TMCC 신호는 전송 제어 정보를 수신측에 전달하기 위해 주신호 이상에 전송로 오류에 대한 내성이 요청된다. 상기의 제안 방식에서는 각종 변조 방식 중에서 전송로 오류에 대하여 가장 유리한 변조 방식인 BPSK를 사용하는 것으로 이러한 요구에 따르도록 하고 있다.
그러나 BPSK 변조만으로는 충분한 오루 내성을 얻을 수 없으므로, TMCC 신호에 대하여 더욱 강력한 오류 정정 처리가 요청되고 있다.
또한 프레임 동기 신호에 대해서는 오류 정정에 대한 대책이 실시되지 않고, 수신 장치측에 있어서는 도 2를 이용하여 설명한 바와 같은 스테이트 머신 회로에 따른 동기 보호 처리가 행하여질 뿐이다.
따라서, 특히 C/N이 낮은 상태인 경우 안정하며 또한 고속으로 프레임 동기 신호를 검출하는 것이 곤란하게 되는 과제가 있었다.
본 발명은 디지털 데이터 전송 장치 및 방법, 디지털 데이터 복조 장치 및 방법, 및 전송 매체에 관한 것으로서 특히 프레임 동기 신호를 콘벌루션 부호화함에 따라 안정한 프레임 동기를 실현하도록 하는 디지털 데이터 전송 장치 및 방법, 디지털 데이터 복조 장치 및 방법, 및 전송 매체에 관한 것이다.
도 1은 종래 송신 장치의 구성예를 도시하는 블록도.
도 2는 종래 수신 장치의 동기 처리를 설명하는 플로우 챠트.
도 3은 본 발명을 적용한 송신 장치의 구성예를 도시하는 블록도.
도 4는 BPSK 변조 방식의 심볼 매핑을 설명하는 설명도.
도 5는 QPSK 변조 방식의 심볼 매핑을 설명하는 설명도.
도 6은 8 PSK 변조 방식의 심볼 매핑을 설명하는 설명도.
도 7은 트랜스포트 스트림의 패킷을 설명하는 설명도.
도 8a는 리드 솔로몬 회로(4)로부터 공급된 TMCC 신호를 포함하는 데이터.
도 8b는 인터리브 회로(8)로써 인터리브를 실시한 TMCC 신호를 포함하는 데이터.
도 8c는 콘벌루션 부호화 회로(10)에서 콘벌루션 부호화된 TMCC 신호를 포함하는 데이터.
도 9는 도 3의 인터리브 회로(5)의 보다 상세한 구성예를 도시하는 도면.
도 10은 도 3의 다중화 회로(9)에 있어서의 다중화 처리에 의해 얻어지는 신호의 포맷을 설명하는 설명도.
도 11은 도 3의 콘벌루션 복호화 회로(10)의 구성예를 도시하는 블록도.
도 12는 본 발명을 적용한 수신 장치의 구성예를 도시하는 블록도.
도 13은 도 11의 프레임 동기 검출 회로(41)의 동작을 도시하는 도면.
도 14는 도 11의 수신 장치에 있어서의 동기 처리를 설명하는 블로우 챠트.
도 15a는 콘벌루션 부호화 회로(10)에의 입력 비트 계열을 도시하는 도면.
도 15b는 콘벌루션 부호의 종결 처리를 설명하는 설명도.
도 15c는 콘벌루션 부호화 회로(10)로부터의 출력 비트 계열을 도시하는 도면.
도 16은 슈퍼 프레임에 있어서의 특정 패턴의 배치를 설명하는 설명도.
도 17은 도 16의 포맷에 있어서의 특정 패턴 검출의 처리를 설명하는 플로우 챠트.
도 18은 TMCC 신호와 주신호(페이로드)의 포맷을 도시하는 도면.
도 19는 TMCC 신호와 주신호(페이로드)을 독립적으로 부호화하는 경우의 구성예를 도시하는 도면.
도 20은 TMCC 신호와 주신호(페이로드)을 독립적으로 복호하는 경우의 구성예를 도시하는 도면.
도 21은 TMCC 신호와 주신호(페이로드)을 공통으로 복호하는 경우의 구성예를 도시하는 블록도.
도 22는 본 발명을 적용한 송신 장치의 다른 구성예를 도시하는 블록도.
도 23a는 인터리브 회로(5)의 입력 데이터를 도시하는 도면.
도 23b는 인터리브 회로(5)의 처리를 설명하는 설명도.
도 23c는 인터리브 회로(5)의 출력 데이터를 도시하는 도면.
도 24는 본 발명을 적용한 수신 장치의 다른 구성예를 도시하는 블록도.
도 25는 본 발명을 적용한 수신 장치의 또다른 구성예를 도시하는 블록도.
도 26은 도 24의 다수결 판정 회로(71)의 입력을 설명하는 설명도.
도 27은 도 25의 다수결 판정 회로(71)의 입력을 설명하는 설명도.
본 발명은 이러한 상황을 감안하여 이루어진 것으로서, 전송로 오류에 대한 내성을 보다 높이도록 하는 것이다. 또한 본 발명은 안정하며 또한 고속으로 프레임 동기 신호를 검출할 수 있도록 하는 것이다.
본 발명에 관계되는 디지털 데이터 전송 장치는 프레임의 프레임 동기 신호를 발생하는 발생 수단과 프레임에서 전송하는 주신호를 공급하는 공급 수단과 프레임 동기 신호와 주신호를 콘벌루션 부호화하는 콘벌루션 부호화 수단을 구비하는 것을 특징으로 한다.
본 발명에 관계되는 디지털 데이터 전송 방법은 프레임의 프레임 동기 신호를 발생하는 발생 스텝과 프레임에서 전송하는 주신호를 공급하는 공급 스텝과 프레임 동기 신호와 주신호를 콘벌루션 부호화하는 콘벌루션 부호화 스텝을 구비하는 것을 특징으로 한다.
본 발명에 관계되는 전송 매체는 프레임의 프레임 동기 신호를 발생하는 발생 스텝과 프레임에서 전송하는 주신호를 공급하는 공급 스텝과 프레임 동기 신호와 주신호를 콘벌루션 부호화하는 콘벌루션 부호화 스텝을 구비하는 프로그램을 전송하는 것을 특징으로 한다.
본 발명에 관계되는 디지털 데이터 복조 장치는 전송을 받은 주신호와 프레임 동기 신호를 콘벌루션 복호하는 복호 수단과 전송을 받은 신호로부터 복호 수단에 따라 콘벌루션 복호하기 전에 프레임 동기 신호를 검출하는 동기 검출 수단을 구비하는 것을 특징으로 한다.
본 발명에 관계되는 디지털 데이터 복조 방법은 전송을 받은 주신호와 프레임 동기 신호를 콘벌루션 복호하는 복호 스텝과 전송을 받은 신호로부터 복호 스텝에서 콘벌루션 복호하기 전에 프레임 동기 신호를 검출하는 동기 검출 스텝을 구비하는 것을 특징으로 한다.
본 발명에 관계되는 전송 매체는 전송을 받은 주신호와 프레임 동기 신호를 콘벌루션 복호하는 복호 스텝과 전송을 받은 신호로부터 복호 스텝에서 콘벌루션 복호 하기 전에 프레임 동기 신호를 검출하는 동기 검출 스텝을 구비하는 프로그램을 전송하는 것을 특징으로 한다.
본 발명에 관계되는 디지털 데이터 전송 장치는 주신호를 공급하는 공급 수단과 전송 제어 신호를 발생하는 전송 제어 신호 발생 수단과 특정 패턴의 신호를 발생하는 특정 패턴 신호 발생 수단과 전송 제어 신호의 전측과 후측에 특정 패턴 의 신호를 다중화하는 다중화 수단과 주신호, 전송 제어 신호 및 특정 패턴 신호를 콘벌루션 부호화하는 콘벌루션 부호화 수단과 주신호를 제 1 방식으로 변조하는 제 1 변조 수단과 전송 제어 신호와 특정 패턴의 신호를 제 2 방식으로 변조하는 제 2 변조 수단을 구비하는 것을 특징으로 한다.
본 발명에 관계되는 디지털 데이터 전송 방법은 주신호를 공급하는 공급 스텝과 전송 제어 신호를 발생하는 전송 제어 신호 발생 스텝과 특정 패턴 신호를 발생하는 특정 패턴 신호 발생 스텝과 전송 제어 신호의 전측과 후측에 특정 패턴 신호를 다중화하는 다중화 스텝과 주신호, 전송 제어 신호 및 특정 패턴 신호를 콘벌루션 부호화하는 콘벌루션 부호화 스텝과 주신호를 제 1 방식으로 변조하는 제 1 변조 스텝과 전송 제어 신호와 특정 패턴 신호를 제 2 방식으로 변조하는 제 2 변조 스텝을 구비하는 것을 특징으로 한다.
본 발명에 관계되는 전송 매체는 주신호를 공급하는 공급 스텝과 전송 제어 신호를 발생하는 전송 제어 신호 발생 스텝과 특정 패턴 신호를 발생하는 특정 패턴 신호 발생 스텝과 전송 제어 신호의 전측과 후측에 특정 패턴 신호를 다중화하는 다중화 스텝과 주신호, 전송 제어 신호 및 특정 패턴 신호를 콘벌루션 부호화하는 콘벌루션 부호화 스텝과 주신호를 제 1 방식으로 변조하는 제 1 변조 스텝과 전송 제어 신호와 특정 패턴 신호를 제 2 방식으로 변조하는 제 2 변조 스텝을 구비하는 프로그램을 전송하는 것을 특징으로 한다.
본 발명에 관계되는 디지털 데이터 복조 장치는 전송을 받은 주신호를 제 1 방식으로 복조함과 동시에 전송을 받은 전송 제어 신호와 특정 패턴 신호를 제 2 방식으로 복조하는 복조 수단과 복조된 주신호, 전송 제어 신호 및 특정 패턴 신호를 비터비 복호하는 복호 수단을 구비하는 것을 특징으로 한다.
본 발명에 관계되는 디지털 데이터 복조 방법은 전송을 받은 주신호를 제 1 방식으로 복조함과 동시에, 전송을 받은 전송 제어 신호와 특정 패턴 신호를 제 2 방식으로 복조하는 복조 스텝과 복조된 주신호, 전송 제어 신호 및 특정 패턴 신호를 비터비 복호하는 복호 스텝을 구비하는 것을 특징으로 한다.
본 발명에 관계되는 전송 매체는 전송을 받은 주신호를 제 1 방식으로 복조함과 동시에 전송을 받은 전송 제어 신호와 특정 패턴 신호를 제 2 방식으로 복조하는 복조 스텝과 복조된 주신호, 전송 제어 신호 및 특정 패턴의 신호를 비터비 복호하는 복호 스텝을 구비하는 프로그램을 전송하는 것을 특징으로 한다.
본 발명에 관계되는 디지털 데이터 전송 장치, 본 발명에 관계되는 디지털 데이터 전송 방법 및 본 발명에 관계되는 전송 매체에 있어서는 프레임 동기 신호가 주신호와 동시에 콘벌루션 부호화된다.
본 발명에 관계되는 디지털 데이터 복조 장치, 본 발명에 관계되는 디지털 데이터 복조 방법 및 본 발명에 관계되는 전송 매체에 있어서는 주신호와 프레임 동기 신호가 콘벌루션 복호된다. 그리고 상기 콘벌루션 복호되기 전의 신호로부터 프레임 동기 신호가 검출된다.
본 발명에 관계되는 디지털 데이터 전송 장치, 본 발명에 관계되는 디지털 데이터 전송 방법 및 본 발명에 관계되는 전송 매체에 있어서는 전송 제어 신호의 전측과 후측에 특정 패턴의 신호가 다중화된다. 그리고 주신호, 전송 제어 신호 및 특정 패턴 신호가 콘벌루션 부호화되어 주신호가 제 1 방식으로 전송 제어 신호와 특정 패턴 신호가 제 2 방식으로 각각 변조된다.
본 발명에 관계되는 디지털 데이터 복조 장치, 본 발명에 관계되는 디지털 데이터 복조 방법 및 본 발명에 관계되는 전송 매체에 있어서는, 전송을 받은 주신호가 제 1 방식으로 또한, 전송 제어 신호와 특정 패턴 신호가 제 2 방식으로 각각 복조된다. 복조된 주신호, 전송 제어 신호 및 특정 패턴 신호는 비터비 복호된다.
이하에 본 발명의 바람직한 구성예에 대해서 도면을 참조하면서 설명한다.
도 3은 본 발명을 적용한 송신 장치의 구성예를 나타내고 있다. 메모리(1)에는 전송 제어 정보를 포함하는 TMCC 신호가 기억되어 있다. 동기 레지스터(2)에는 프레임 동기 신호가 기억되어 있다. 다중화 회로(3)는 동기 레지스터(2) 및 메모리(1)로부터 후술하는 소정의 타이밍에서 프레임 동기 신호 또는 TMCC 신호를 판독하여 그것을 다중화하여 리드 솔로몬 부호화 회로(4)에 출력하고 있다.
리드 솔로몬 부호화 회로(4)는 다중화 회로(3)에서 입력된 프레임 동기 신호와 TMCC 신호를 RS(48, 38) 부호화하여 인터리브 회로(5)에 출력한다. 인터리브 회로(5)는 리드 솔로몬 부호화 회로(4)에서 입력된 신호를 인터리브한 후 다중화 회로(9)에 출력하고 있다. 인터리브 회로(5)는 후단의 콘벌루션 부호화 회로(10)에서의 오류를 분산하여, 수신측에서 RS 복호하는 것으로 오류 정정 능력을 향상시킨다.
한편, 저계층의 화상 신호(LQ)나 고계층의 화상 신호(HQ)의 주신호를 포함하는 TS가 각각 리드 솔로몬 부호화 회로(6 및 13)에 입력되어 있다. 리드 솔로몬 부호화 회로(6 및 13)에서는 TS를 리드 솔로몬 부호화하여 메모리(7, 14)에 각각 출력하여 기억시키도록 이루어져 있다. 또한, 이 때 메모리(7, 14)에는 TS의 동기 바이트는 기록되지 않도록 이루어져 있다. 메모리(7, 14)에서 판독된 TS는 각각 인터리브 회로(8, 15)에 의해 인터리브 처리된 후 다중화 회로(9)에 입력되어 있다.
다중화 회로(9)는 인터리브 회로(5)에서 입력된 프레임 동기 신호와 TMCC 신호를 인터리브 회로(8, 15)로부터 입력된 주신호에 프레임을 구성하도록 다중화하여 출력하도록 이루어져 있다. 프레임의 구조는 상술의 도 1과 같이 최초에 프레임 동기 신호와 TMCC 신호가 배치되며 그 다음에 저계층용 주신호(LQ)가 배치되어 최후에 고계층용 주신호(HQ)가 배치된다.
콘벌루션 부호화 회로(10)는 후술하는 바와 같이 다중화 회로(9)에서 공급된 프레임내의 각각의 신호에 적합한 콘벌루션 부호화 처리를 실시하여 매핑 회로(11)에 출력하도록 이루어져 있다. 매핑 회로(11)는 콘벌루션 부호화 회로(10)에서 공급된 다중화 신호를 각각의 신호에 대응하여 BPSK 변조, QPSK 변조 또는 8 PSK 변조 등의 변조 방식의 신호점에 매핑하는 처리를 실시한다.
도 4 내지 도 6은 신호점의 매핑 모양을 나타내고 있다. 도 4는 BPSK 변조 방식인 경우, 도 5는 QPSK 변조 방식인 경우, 그리고 도 6은 8 PSK 변조 방식인 경우의 매핑 신호점을 나타내고 있다. 도 4에 도시되는 바와 같이, BPSK 변조 방식인 경우 180도의 위상차를 갖는 2개의 신호점에 매핑이 행하여진다. QPSK 변조 방식인 경우 도 5에 도시되는 바와 같이, 각각 90도의 위상차를 갖는 4개의 신호점상에 매핑이 행하여진다. 또한, 8 PSK 변조 방식인 경우 도 6에 도시되는 바와 같이 각각 45도의 위상차를 갖는 8개의 신호점상에 매핑이 행하여진다.
콘트롤러(12)는 다중화 회로(3), 다중화 회로(9), 콘벌루션 부호화 회로(10) 및 매핑 회로(11)의 동작을 제어하도록 이루어져 있다.
다음에 그 동작에 대해서 설명한다. 리드 솔로몬 부호화 회로(6 및 13)에 입력되는 신호는 도 7에 도시되는 바와 같이 선두의 1바이트가 동기 신호로 되어 계속되는 187바이트가 화상 데이터로 구성된 TS 패킷이다. 이러한 화상 데이터는 저계층용의 화상 데이터(LQ) 또는 고계층용의 화상 데이터(HQ)로 되어 있다. 저계층용의 화상 데이터(LQ)는 최저한의 저품위 화상을 재생하는 경우에 필요한 화상 데이터이며, 고계층용의 화상 데이터(HQ)는 보다 고해상도의 화상을 재생하는 경우에 필요한 화상 데이터이다. 리드 솔로몬 부호화 회로(6)에는 1프레임분으로서 2개 패킷의 저계층용 화상 데이터(LQ)가 공급되며 리드 솔로몬 부호화 회로(13)에는 1프레임분으로서 46개 패킷의 고계층용 화상 데이터(HQ)가 공급된다.
리드 솔로몬 부호화 회로(6, 13)는 각 패킷에 대하여 RS(204, 188) 부호화 처리를 실시하여 16바이트의 패리티를 부가하며 각각 메모리(7, 14)에 공급하여 기억시킨다. 단, 이 때 메모리(7, 14)에는 각 패킷의 1바이트의 동기 신호는 기록되지 않는다. 메모리(7, 14)에 기록된 화상 신호는 인터리브 회로(8, 15)에 의해 판독되며 소정의 인터리브 처리가 실시된 후 다중화 회로(9)에 공급된다.
한편, 메모리(1)에는 전송 제어 정보를 포함하는 TMCC 신호가 공급되어 기억된다. 다중화 회로(3)는 콘트롤러(12)로부터의 제어하에 동기 레지스터(2)에 기억되어 있는 프레임 동기 신호와 메모리(1)에 기억되어 있는 TMCC 신호를 소정의 타이밍에서 판독, 다중화하여 리드 솔로몬 부호화 회로(4)에 출력한다. 프레임 동기 신호는 2바이트에 의해 구성되어 있으며, 다중화 회로(3)는 2바이트의 프레임 동기 신호를 판독한 후 메모리(1)로부터 10바이트의 TMCC 신호를 판독하며, 리드 솔로몬 부호화 회로(4)에 출력하는 처리를 프레임 단위로 반복하여 실행한다. 즉, 이러한 구성예에 있어서는 1프레임에 있어서 2바이트의 프레임 동기 신호와 10바이트의 TMCC 신호가 전송되도록 이루어져 있다. 리드 솔로몬 부호화 회로(4)는 RS(48, 38)의 부호화 처리를 실시하여 다중화 회로(3)에서 공급되는 3프레임분의 데이터에 대하여 1프레임분의 패리티를 부가한다.
상술한 도 1의 경우, 프레임당 192심볼(192비트)의 BPSK 심볼이 프레임 동기 신호와 TMCC 신호에 할당되어 있다(도 2에 있어서의 BPSK 매핑 회로(82)의 출력 단계에서의 프레임당 심볼수는 192심볼이다). 상기 프레임 동기 신호와 TMCC 신호에 할당되는 프레임당 심볼수는 본 발명을 실시하는 경우에도 변하지 않는다. 즉 콘벌루션 부호화 회로(10)에 있어서, 프레임 동기 신호와 TMCC 신호 양쪽에 부호화율이 1/2의 콘벌루션 부호화 처리를 실시하므로, 콘벌루션 부호화 처리를 실시하기 전의 단계에서 1프레임에 대해 프레임 동기 신호와 TMCC 신호에 할당 가능한 정보량은 96(=192/2)비트, 즉 12바이트(내역은 상술과 같이 프레임 동기 신호가 2바이트에서 TMCC 신호가 10바이트이다)로 된다. 리드 솔로몬 부호화 회로(4)는 다중화 회로(3)에서 공급되는 3프레임분의 데이터에 대하여 1프레임분의 패리티를 부가하여 합계 4프레임분의 데이터(48바이트의 데이터)로 리드 솔로몬 부호를 구성하는 처리를 실시한다.
즉, 프레임당, 2바이트의 프레임 동기 신호와 10바이트의 TMCC 신호로 이루어지는 신호를 3 프레임분(36 바이트분) 모으며, 또한 이것에 제 4 프레임의 2바이트의 프레임 동기 신호를 더한 38(=36+2) 바이트의 정보에 대하여 10바이트의 패리티를 부가하여 RS(48, 38)의 부호화를 실시한다. 이에 따라서, 리드 솔로몬 부호화 회로(4)의 출력은 인터리브(A)에 나타나게 된다. 그 결과 4프레임으로 30바이트(240비트)의 TMCC 신호를 전송할 수 있다.
또한, 이러한 구성예에서는 프레임 동기 신호와 TMCC 신호의 양쪽에 대하여 리드 솔로몬 부호화를 실시하도록 하였지만, TMCC 신호에 대해서만 리드 솔로몬 부호화를 실시하도록 해도 된다. 이 경우, ES(40, 30)부호화가 행하여지는 것으로 된다.
인터리브 회로(5)는 리드 솔로몬 부호화 회로(4)에서 공급된 신호(도 8a)에 대하여, 소정의 인터리브 처리를 실시하여 다중화 회로(9)에 출력한다. 이 신호는 도 8b에 도시되는 바와 같이 2바이트 동기 신호의 위치는 변경되지 않지만 TMCC 신호와 패리티가 소정의 위치에 인터리브된 신호로 된다.
도 9는 인터리브 회로(5)의 구성예를 나타내고 있다. 이러한 인터리브 회로(5)는 콘벌루션형으로 되며, 이 구성예에서는 입력된 신호가 스위치(31)에 의해 접점(31-1 내지 31-6)의 어느 것인가에 입력되어 접점(32-1 내지 32-6)으로부터 스위치(32)를 통하여 출력되도록 이루어져 있다. 접점(31-1 과 32-1)은 직접 접속되고 접점(31-2)과 접점(32-2)의 사이에는 지연 유닛(33-1)이 삽입되어 있다. 접점(31-3)과 접점(32-3)의 사이에는 지연 유닛(33-2, 33-3)이 삽입되며, 접점(31-4)과 접점(32-4)의 사이에는 지연 유닛(33-4 내지 33-6)이 삽입되고, 접점(31-5)과 접점(32-5)의 사이에는 지연 유닛(33-7 내지 33-10)이 삽입되며, 접점(31-6)과 접점(32-6)의 사이에는 지연 유닛(33-11 내지 33-15)이 삽입되어 있다. 한편, 각 지연 유닛은 8바이트분의 지연을 주도록 구성되어 있다.
그리고 스위치(31)와 스위치(32)는 각각 동기하여 2바이트마다 대응하는 접점으로 전환되도록 이루어져 있다.
리드 솔로몬 부호화 회로(4)로부터 2바이트의 프레임 동기 신호가 입력되는 타이밍시, 스위치(31, 32)는 도 9에 있어서 가장 위쪽의 접점(31-1, 32-1)으로 전환된다. 따라서, 프레임 동기 신호는 지연되는 일없이(인터리브되는 일없이) 그대로 출력된다.
이것에 대하여, 프레임 동기 신호에 계속되는 10바이트의 TMCC 신호가 입력되었을 때, 스위치(31, 32)는 도 9에 있어서 위에서 2번째 내지 가장 아래쪽의 접점에 2바이트마다 순차적으로 전환된다. 그 결과 10바이트의 TMCC 신호중 최초의 2바이트의 신호는 지연 유닛, 1개분(8바이트)의 지연을 받아 제 2 번째의 2바이트의 TMCC 신호는 지연 유닛 2개분(16바이트)의 지연을 받는다. 이하와 마찬가지로 제 3 번째 내지 제 5 번째의 2바이트의 TMCC 신호는 지연 유닛 3개분(24 바이트), 4개분(32바이트) 또는 5개분(40 바이트)의 지연을 받아 출력된다.
프레임 동기 신호는 인터리브 회로(5)의 인터리브 처리에 따라서 그 위치가 변화하지 않도록 할 필요가 있다. 인터리브 회로(5)를 콘벌루션형의 인터리브 회로로 하면 동기 신호의 위치를 보존하는 것이 용이해질뿐만 아니라, 회로 규모도 블록형의 인터리브 회로로 하는 경우와 비교하여 작게 할 수 있다.
인터리브 회로(5)의 스위치(31, 32)의 전환을 바이트 단위로 하도록 하는 편이 버스트적인 에러를 보다 효율적으로 분산하는 것이 가능해진다. 그러나 이와 같이 하면 하드웨어가 커진다. 그래서, 보다 작은 하드웨어에서 동기 신호의 위치를 변화시키는 일없이 인터리브를 실시하도록 하기 위해서는 2바이트 단위로 인터리브를 실시하도록 하는 것이 바람직하다.
다중화 회로(9)는 인터리브 회로(8 및 15)에서 공급되는 1프레임분(48 패킷분) 주신호의 선두에 인터리브 회로(5)에서 공급되는 1프레임분의 프레임 동기 신호와 TMCC 신호를 도 10에 도시되는 바와 같이 다중화하여 콘벌루션 부호화 회로(10)에 출력한다.
콘벌루션 부호화 회로(10)는 콘트롤러(12)의 제어하에 다중화 회로(9)로부터 프레임 동기 신호 또는 TMCC 신호가 입력되었을 때, 이것을 부호화율 1/2의 BPSK에서 전송시키기 위해서 부호화율 1/2의 콘벌루션 부호화 처리를 실시한다. 콘벌루션 부호화 회로(10)는 다중화 회로(9)로부터 공급되는 주신호가 고계층용의 화상 신호(HQ)인 경우 주신호를 부호화율 2/3로 트렐리스 부호화한다. 이 경우 프래그머틱 TC 8 PSK에서 전송할 때, 다중회로(9)로부터의 입력을 2 비트 병렬로 변환하여 이중 1비트는 그대로 하며, 다른 1비트는 부호화율 1/2로 콘벌루션 부호화하여 2비트의 부호를 얻는다. 그리고 합계 3비트의 출력을 병렬로하여 매핑 회로(11)에 출력한다.
주신호가 저계층용 화상 신호(LQ)인 경우 부호화율 3/4의 QPSK에서 전송하기 위해서, 콘벌루션 부호화 회로(10)는 부호화율 1/2의 콘벌루션 부호화 처리를 한 후, 펑쳐링 처리로써 부호화율을 3/4으로 변경하여 그 데이터를 매핑 회로(11)에 출력한다.
도 11은 콘벌루션 부호화 회로(10)의 프레임 동기 신호와 TMCC 신호를 콘벌루션 부호화하는 경우의 구성예를 도시하고 있다. 이러한 구성예에서는 시프트 레지스터(61 내지 66)가 다중화 회로(9)에서 입력된 데이터를 순차적으로 후단에 출력하도록 이루어져 있다. 배타적 논리합 회로(67)는 시프트 레지스터(61)에의 입력과 출력의 배타적 논리합을 연산하며 배타적 논리합 회로(68)는 배타적 논리합 회로(67)의 출력과 시프트 레지스터(62)의 출력의 배타적 논리합를 연산하고, 배타적 논리합 회로(69)는 배타적 논리합 회로(68)의 출력과 시프트 레지스터(63)의 출력의 배타적 논리합을 연산하도록 이루어져 있다. 배타적 논리합 회로(70)는 배타적 논리합 회로(69)의 출력과 시프트 레지스터(66)의 출력의 배타적 논리합을 연산하여 출력하도록 이루어져 있다.
배타적 논리합 회로(71)는 시프트 레지스터(61)에의 입력과 시프트 레지스터(62)의 출력 배타적 논리합을 연산하며, 배타적 논리합 회로(72)는 배타적 논리합 회로(71)의 출력과 시프트 레지스터(63)의 출력 배타적 논리합을 연산하고, 배타적 논리합 회로(73)는 배타적 논리합 회로(72)의 출력과 시프트 레지스터(65)의 출력의 배타적 논리합을 연산하며 또한 배타적 논리합 회로(74)는 배타적 논리합 회로(73)의 출력과 시프트 레지스터(66)의 출력의 배타적 논리합를 연산하도록 이루어져 있다.
이러한 콘벌루션 부호화 회로(10)에서는 입력된 데이터가 1비트씩 시프트 레지스터(61 내지 66)에 따라 순차적으로 후단에 이송되면, 배타적 논리합 회로(67 내지 74)에 의해 각 타이밍에서 배타적 논리합이 연산된다. 그 결과 입력 1비트에 대하여 배타적 논리합 회로(70)와 배타적 논리합 회로(74)에서 2비트의 데이터가 출력된다(부호화율 1/2).
프레임 동기 신호가 16비트로 구성되어 있는 것으로 하면, 16비트중 최초 6비트의 데이터가 시프트 레지스터(61 내지 66)에 보유된 상태인 경우, 배타적 논리 회로(67, 71)에는 제 7 비트번째의 데이터가 입력되기 때문에 프레임 동기 신호는 유일한 데이터로써 임의로 변화하는 데이터가 아니므로 이때 배타적 논리합 회로(70과 74)에서 출력되는 데이터는 일의적으로 결정된다. 배타적 논리합 회로 (70과 74)에서 출력되는 데이터가 일의적으로 결정되는 것은 시프트 레지스터(61 내지 66)에 16비트의 프레임 동기 신호중 최후에서 7번째 내지 최후에서 2번째의 비트가 보유되어 최후의 비트가 배타적 논리합 회로(67, 71)에 입력되는 상태까지 이다.
매핑 회로(11)에서는 콘트롤러(12) 제어하에 BPSK 변조하는 경우(입력된 것이 프레임 동기 신호와 TMCC 신호인 경우) 신호점을 도 4에 도시되는 바와 같이 매핑하고, QPSK 변조하는 경우(입력된 것이 저계층용 화상 신호(LQ)인 경우) 신호점을 도 5에 도시되는 바와 같이 맵핑하며 또한 8 PSK 변조를 실시하는 경우(입력된 것이 고계층용 화상 신호(HQ)인 경우) 신호점을 도 6에 도시되는 바와 같이 매핑한다.
콘벌루션 부호화 회로(10)의 콘벌루션 부호화 처리의 결과, 2바이트의 프레임 동기 신호와 10바이트의 TMCC 신호는 도 8c에 도시되는 바와 같이, 32비트(4바이트)의 프레임 동기 신호와 160 비트(20 바이트)의 TMCC 신호로 이루어진다. 상기 도 8c는 콘벌루션 부호로서 구속 길이가 7이고 부호화율이 1/2인 경우를 도시하고 있다.
이상과 같이 인터리브 회로(5)에 의해, 오류를 충분하게 분산시키도록 함 과 동시에, 콘벌루션 부호와 RS 부호의 연접 부호화를 실시한 TMCC 신호를 BPSK라는 변조 방식으로 변조하는 것으로 전송 오류에 대하여 보다 강력한 내성을 갖게 하는 것이 가능해진다.
그런데 TMCC 신호에 포함되는 주신호의 전송 제어 신호는 그 내용이 자주 변경되는 것이 아니다. 그러나 수신 장치에 있어서는 TMCC 신호를 복호하여 얻어지는 전송 제어 신호로부터 주신호의 변조 방식이나 부호화율을 알 수 있기 때문에 전원 투입시나 선국시에는 빠르게 이러한 TMCC 신호를 수신, 복조할 필요가 있다. 즉, 송신 장치측에서는 TMCC 신호는 그다지 빈번하게 송출할 필요는 없지만, 수신 장치측에서는 TMCC 신호를 수신할 때까지 주신호를 수신할 수 없으므로 그 대기 시간을 될 수 있는 한 짧게 되도록 비교적 자주 수신 가능한 것이 바람직하다. 그래서, ThCC 신호의 송출은 수신 장치의 대기 시간이 길게 되지 않는 범위에서 그 송출 빈도를 적게 하도록 하는 것이 바람직하다.
도 12는 수신 장치의 구성예를 나타내고 있다. 소정의 전송로를 통하여 전송되어 온 변조 신호는 프레임 동기 검출 회로(41)와 디매핑 회로(43)에 입력되도록 이루어져 있다. 프레임 동기 검출 회로(41)는 입력된 신호로부터 프레임 동기 신호를 검출하며 그 검출 결과를 디매핑 회로(43)와 비터비 복호 회로(44)에 출력하고 있다. 위상 검출 회로(42)는 프레임 동기 검출 회로(41)의 출력으로부터 신호점의 위상 정보를 검출하여, 그 검출 결과를 디매핑 회로(43)에 출력하고 있다. 디매핑 회로(43)는 TMCC 디코더(47) 또는 프레임 동기 검출 회로(41)의 출력에 근거하여 신호점을 검출하며, 그 신호점에 대응하는 메트릭을 발생하여, 비터비 복호 회로(44)에 출력하고 있다. TMCC 디코더(47)는 입력된 TMCC 신호를 복조(디코드)하여 복조한 결과(변조 방식이나 부호화율)를 디매핑 회로(43)와 비터비 복호 회로(44)에 출력하고 있다.
비터비 복호 회로(44)는 디매핑 회로(43)로부터의 신호를 TMCC 디코더(47) 또는 프레임 동기 검출 회로(41)의 출력에 근거하여 비터비 복호한다. 비터비 복호 회로(44)는 프레임 동기 신호에 계속되는 BPSK 신호(프레임 동기 신호와 TMCC 신호)의 복조 신호에 대하여, 콘벌루션 복호화 처리를 실시하여 디인터리브 회로(45)에 출력하고 있다. 디인터리브 회로(45)는 도 3에 있어서의 인터리브 회로(5)의 콘벌루션 인터리브에 대응하는 디인터리브 처리를 행하는 회로이다. 리드 솔로몬 복호 회로(46)는 디인터리브 회로(45)에서 입력되는 RS(48, 38)부호를 복호하여 그 복호 결과를 TMCC 디코더(47) 및 프레임 동기 판정 회로(54)에 출력하고 있다.
디인터리브 회로(48)와 디인터리브 회로(51)는 비터비 복호 회로(44)에서 공급되는 저계층용의 화상 신호(LQ) 또는 고계층용의 화상 신호(HQ)를 각각 도 3에 도시되는 인터리브 회로(8, 15)의 인터리브 처리에 대응하여 디인터리브한다. 리드 솔로몬 복호 회로(49, 52)는 각각 디인터리브 회로(48, 51)의 출력을 도 3의 리드 솔로몬 부호화 회로(6, 13)에 대응하여 RS(204, 188)부호의 복호 처리를 실시한다. TS 동기 바이트 레지스터(53)는 TS의 각 패킷에 부가하는 동기 바이트를 기억하고 있으며, 다중화 회로(50)는 리드 솔로몬 복호 회로(49 또는 52)로부터 출력된 TS의 패킷에 TS 동기 바이트 레지스터(53)로부터 판독된 동기 바이트를 부가한다.
도 12의 수신 장치에 있어서, 프레임 동기 검출 회로(41)에는 프레임 동기 신호뿐만 아니라 주신호도 입력된다. 상술한 바와 같이, 프레임 동기 신호가 16비트라고 하면 이 프레임 동기 신호는 송신 장치의 콘벌루션 부호화 회로(10)에 의해, 32비트의 데이터로 변환되어 있다. 프레임 동기 신호의 길이(비트수)는 콘벌루션 부호화 회로(10)의 구속 길이(콘벌루션 연산에 최저한 필요한 비트수로서, 도 11의 예인 경우 구속 길이는 7이 된다)보다 긴 비트수로 설정되어 있기 때문에 콘벌루션 부호화 회로(10)의 레지스터(61 내지 66)의 전부에 유일한 프레임 동기 신호의 비트가 보유되며 또한 배타적 논리합 회로(67, 71)에의 입력도 프레임 동기 신호를 구성하는 비트인 상태가 발생한다. 이러한 상태일 때 콘벌루션 부호화에 사용되는 데이터가 전부 프레임 동기 신호의 비트로 구성되기 때문에 콘벌루션 연산의 결과 얻어지는 데이터도 유일한 데이터로 된다.
즉, 도 13에 도시되는 바와 같이 도 11의 콘벌루션 부호화 회로(10)의 시프트 레지스터(61)에 프레임 동기 신호의 제 1 비트가 입력되었다고 해도(타이밍 t1) 그 상태에 있어서는 후단의 시프트 레지스터(62 내지 66)에 그 이전의 데이터(프레임 동기 신호이외의 데이터(A 내지 E))가 보유되어 있기 때문에 배타적 논리합 회로(70, 74)에서 출력되는 데이터는 일의적으로는 결정되지 않는다. 프레임 동기 신호의 제 1비트가 시프트 레지스터(66)에 보유되며 시프트 레지스터(61)에 제 6비트가 보유되고 배타적 논리합 회로(67, 71)에 제 7 비트가 공급되는 상태로 되어(타이밍 t6) 처음으로, 배타적 논리합 회로(70, 74)에서 출력되는 데이터는 프레임 동기 신호에 대응한 유일한 값이 된다.
이하에 마찬가지로 배타적 논리합 회로(70, 74)의 출력은 프레임 동기 신호의 제 10 비트가 시프트 레지스터(66)에 보유되며, 시프트 레지스터(61)에 제 15 비트가 보유되고, 배타적 논리합 회로(67, 71)에 프레임 동기 신호의 제 16비트가 입력되는 상태(타이밍 t15)가 될 때까지 유일한 값으로 된다. 시프트 레지스터(61)에 프레임 동기 신호의 제 16비트가 보유된 상태(타이밍 t16)가 되면, 배타적 논리합 회로(67, 71)에 프레임 동기 신호에 계속되는 다음 데이터(a)가 입력되기 때문에 이후에 배타적 논리합 회로(70, 74)에서 출력되는 데이터는 일의적으로는 결정되지 않게 된다.
프레임 동기 검출 회로(41)는 배타적 논리합 회로(67, 71)에 프레임 동기 신호의 제 7 비트가 입력된 상태로부터, 배타적 논리합 회로(67, 71)에 프레임 동기 신호의 제 16비트가 입력된 상태가 되기까지의 기간에 배타적 논리합 회로(70, 74)에서 발생되는 유일한 패턴을 검출 하는 것으로 프레임 동기 신호를 검출한다.
프레임 동기 신호의 위치가 판명되면 신호점의 절대적인 위상을 검출할 수가 있다. 그래서 위상 검출 회로(42)는 이 프레임 동기 검출 회로(41)의 출력하는 검출 결과로부터 신호점의 절대 위상을 검출한다. 이에 따라서 재생 반송파 위상의 불확정성이 제거된다.
디매핑 회로(43)는 프레임 동기 검출 회로(41)로부터 입력되는 검출 신호를 기준으로 하여 프레임 동기 신호에 계속되는 신호를 BPSK 변조된 신호로서, 도 4에 도시되는 원리에 따라서 디매핑 처리를 실시하여 대응하는 메트릭을 비터비 복호 회로(44)에 출력한다. 비터비 복호 회로(44)는 프레임 동기 검출 회로(41)로부터 입력되는 검출 신호를 기준으로 하여 프레임 동기 신호에 계속되는 신호를 1/2 콘벌루션 부호화되어 있는 것으로 하여 이것을 비터비 복호한다.
비터비 복호 회로(44)가 출력하는 프레임 동기 신호와 TMCC 신호를 포함하는 콘벌루션 복호된 신호는 디인터리브 회로(45)에 입력되어 디인터리브된다. 디인터리브 회로(45)의 출력은 리드 솔로몬 복호 회로(46)에 입력되며 리드 솔로몬 복호되어 전송 오류가 정정된다. 리드 솔로몬 복호 회로(46)의 출력은 TMCC 디코더(47) 및 프레임 동기 판정 회로(54)에 공급된다.
TMCC 디코더(47)는 입력된 신호로부터 TMCC 신호를 디코드하여 계속되는 주신호의 변조 방식이나 부호화율 등의 전송 제어 정보를 추출한다. 그리고 추출한 결과를 디매핑 회로(43)와 비터비 복호 회로(44)에 출력한다. 디매핑 회로(43)와 비터비 복호 회로(44)는 이후에 입력되는 주신호를 TMCC 디코더(47)로부터의 전송 제어 정보에 대응하여 처리한다.
디매핑 회로(43)는 TMCC 신호의 다음에 공급되는 주신호를 TMCC 디코더(47)로부터의 전송 제어 정보에 대응하여 디매핑 처리한다. 즉, 입력되는 주신호가 QPSK 변조되어 있는 경우에는 도 5에 도시되는 원리에 따라서 디매핑 처리를 실시하며, TC 8 PSK 변조되어 있는 경우에는 도 6에 도시되는 원리에 따라서 디매핑 처리를 실시한다.
예를 들면, 디매핑 회로(43)는 저계층용의 화상 신호(LQ)에 대해서는 QPSK 변조 방식에 있어서의 디매핑 처리를 실시하며 고계층용의 화상 신호(HQ)에 대해서는 TC 8 PSK의 디매핑 처리를 실시한다.
디매핑 회로(43)의 출력하는 메트릭은 비터비 복호 회로(44)에 입력된다. 비터비 복호 회로(44)는 TMCC 디코더(47)의 출력하는 전송 제어 신호에 대응하여 콘벌루션 복호 처리를 한다. 예를 들면, 저계층용의 화상 신호(LQ)에 대해서는 디펑쳐링 처리와 부호화율 1/2의 콘벌루션 처리에 대한 복호 처리를 하여 고계층용의 화상 신호(HQ)에 대해서는 부호화율 2/3의 트렐리스 복호화 처리를 실시한다.
비터비 복호화 회로(44)의 출력하는 주신호의 복조 신호는 디인터리브 회로(48, 51)에 입력되어 디인터리브된다. 디인터리브 회로(48, 51)의 출력은 리드 솔로몬 복호화 회로(49, 52)에 입력된다. 리드 솔로몬 복호화 회로(49, 52)는 RS(204, 188)부호의 복호 처리를 실시한다. 다중화 회로(50)는 리드 솔로몬 복호 회로(49 또는 52)에서 판독된 각 프레임의 각 패킷 선두의 TMCC 신호가 배치되어 있던 위치에 TS 동기 바이트 레지스터(53)에 보유되어 있는 동기 바이트를 다중화한다. 이것에 의해, 도 7에 도시된 바와 같이 원래의 TS 패킷이 얻어진다.
다음에 프레임 동기 신호의 보호 처리에 대해서 설명한다. 프레임 동기 검출 회로(41)는 프레임 동기 신호를 검출하여 도 14의 스텝 S31 내지 스텝 S40에 도시되는 바와 같이, 프레임 동기 신호의 후방 보호 처리를 한다. 이 스텝 S31 내지 스텝 S40의 처리는 도 2에서의 스텝 S1 내지 스텝 S10의 처리와 동일한 처리이기 때문에 그 설명은 생략한다.
그리고 스텝 S35에서 동기 확립 처리가 행하여진 후 프레임 동기 판정 회로(54)는 스텝 S41에 있어서 리드 솔로몬 복호 회로(46)의 출력으로부터 프레임 동기 신호를 검출하여 프레임 동기 판정 처리를 실시한다. 리드 솔로몬 복호 회로(46)의 출력하는 신호는 비터비 복호 회로(44)에 의해 프레임 동기 신호가 콘벌루션 복호된 후의 신호이기 때문에 전송로상의 오류는 이미 정정되어 있다. 따라서 도 2에서의 스텝 S11 내지 스텝 S15에 나타낸 바와 같은 전방 보호 동작은 본 발명의 실시형태에서는 불필요하게 되며, 프레임 동기 판정 회로(54)는 리드 솔로몬 복호 회로(46)의 출력으로부터 1회라도 프레임 동기 신호를 검출할 수 없는 경우에는 즉시 프레임 동기 누락이 된 것으로 판정한다.
다음에 제 2 실시예에 대해서 설명한다. BS 디지털 방송에 있어서는 1채널에서 이른바 하이비젼으로 대표되는 고품위의 텔레비전 신호의 2개 프로그램을 전송할 수 있도록 하며 또한 전계 강도의 감쇠시에서도 신뢰성 있는 전송을 할 수 있 도록 하기 위해서 주신호의 전송 방식으로서 TC 8 PSK(r=2/3)(r는 부호화율을 나타낸다), QPSK(r=3/4), QPSK(r=1/2), BPSK(r=1/2) 등의 전송 방식을 사업자가 선택할 수 있게 되어 있다. 이 때문에, 어떤 방식이 채택되어 있는지를 TMCC 신호로서 수신 장치측에 상술한 바와 같이 하여 전송할 수 있다.
상술한 바와 같이, TMCC 신호는 BPSK(r=1/2)로 전송되지만 주신호는 고품위 텔레비전 신호를 전송하는 것을 상정하면, TC 8 PSK(r=2/3)로 전송될 가능성이 높다. 위성 방송의 성질상 지역마다 기상 조건이 다르므로 수신 C/N은 소정의 지역에서는 극단적으로 저하되는 것도 생각된다. 이러한 상황하에서도 TMCC 신호를 확실하게 송수신할 수 있도록 할 필요가 있다.
일반적으로 전송 방식이 바뀌면, 비터비 복호 회로(44)로 정의하는 브랜치 메트릭이 다른 것으로 된다. 비터비 복호 회로(44)에 있어서는, 브랜치 메트릭을 누적한 상태 메트릭의 값으로 대응하여, 패스 제어를 실시하고 있으며 전송 방식이 전환되면 그때까지 축적해 온 상태 메트릭에 대하여 전환 후의 브랜치 메트릭이 누적되게 되며, 그 상태 메트릭에 의해 패스 제어가 행하여지면 오류가 전파될 우려가 있다. 특히, BPSK에서 8 PSK에의 변화와 같이, 다치화 레벨의 수가 급격하게 변화한 경우 이러한 영향이 현저하게 나타난다.
그래서 이러한 오류의 전파를 절단하기 위해서 이른바 종결 처리를 행하는 것이 고려된다. 이 종결 처리란 특정(기지)의 패턴을 전송 데이터에 삽입하는 것을 의미한다. 종결 처리를 위한 특정 패턴은 정보를 담당하는 것은 아니기 때문에 그 부분이 잘못되었다 해도 정보를 소실하는 일은 없으며 이것은 소정의 전송 방식으로부터 다른 전송 방식으로 전환될 때 완충용 비트 계열로서 파악할 수 있다.
그래서 도 15a에서 도 15b에 도시되는 바와 같이, TMCC 신호의 선두(주신호 (페이로드)와 TMCC 신호와의 사이)에 프레임 동기 신호(TAB1)를 삽입할뿐만 아니라 TMCC 신호의 후방(TMCC 신호와 다음 주신호와의 사이)에도 종결 처리를 위한 소정의 패턴 신호(TAB2)를 삽입한다. 이 경우의 후방 신호(TAB2)의 길이는 프레임 동기 신호(TAB1)에 대응하며 예를 들면 2바이트로 한다. 이 신호는 프레임 동기 신호와 함께 동기 레지스터(2)(도 3)에 미리 기억해 두어 적시에 거기에서 판독하도록 한다.
또한 도 15a로부터 도 15c에 있어서는, 도 15a에 도시되는 입력 비트 계열이 도 15b에 도시되는 콘벌루션 부호화 회로(10)에 입력하여 이 콘벌루션 부호가 회로(10)로부터 도 15c에 도시되는 출력 비트 계열이 된다.
콘벌루션 부호를 종결하기 위해서는 그 구속 길이보다 1만큼 작은 기지의 비트 계열을 삽입하면 좋다. 즉, 도 3의 실시형태인 경우, 콘벌루션 부호화 회로(10)는 그 구속 길이가 7로 되어 있기 때문에, 종결 처리를 위한 부호로서는 기지의 6비트의 부호열을 삽입하면 좋지만, 또한 긴 기지의 비트 계열을 삽입하면 구속 길이 이상의 부호화 출력은 상술한 바와 같이 특정한 패턴으로 된다. 예를 들면 도 15a에 도시되는 바와 같이, TMCC 신호전에 2바이트의 프레임 동기 신호를 삽입했다 하면, 도 15c에 도시되는 바와 같이 콘벌루션 부호화 회로(10)의 출력 비트 계열의 12 비트(12심볼)는 부정의 패턴으로 되지만 계속되는 20 비트(20 심볼)의 패턴은 특정 패턴으로 된다. 도 3의 실시형태에 있어서는 프레임 동기 검출 회로(41)에서 이러한 특정 패턴을 프레임 동기 신호로서 검출하였다.
도 15a에 도시되는 바와 같이, TMCC 신호의 후방에도 예를 들면 2바이트의 종결 처리를 위한 신호를 부가하도록 하면, 그 콘벌루션 부호화 회로(10)의 출력 대응하는 4바이트 신호중 12비트(12심볼)는 부정 패턴으로 되어 계속되는 20 비트(20심볼)는 특정 패턴이 된다. 이러한 특정 패턴으로서 슈퍼 프레임의 프레임 번호를 전송할 수 있다. 슈퍼 프레임이란 8 프레임에 의해 구성되는 것으로, 그 8개의 프레임중 몇 번째의 프레임인지를 나타내는(위치를 나타낸다) 프레임 번호를 TMCC 신호 후방의 특정 패턴 신호로서 전송할 수 있다.
이 경우, 프레임 동기 검출 회로(41)에 있어서는, 상술한 경우와 같이 TMCC 신호 전측의 4 바이트의 신호를 프레임 동기 신호로서 검출하도록 해도 좋지만, 후 측 4 바이트의 신호 또는 그 양쪽을 프레임 동기 신호로서 검출하도록 해도 좋다.
이와 같이 하면, 오류의 전파를 완화하기 위한 종결 처리를 할 수 있을 뿐만아니라 이것들의 신호를 프레임 동기 신호 또는 프레임 번호로서 이용할 수 있다.
또한, 이러한 실시형태의 경우, TMCC 신호 전의 4 바이트의 신호와 뒤의 4 바이트 신호의 어느 것이나 매핑 회로(11)에 의해 BPSK 변조된다. 콘벌루션 부호의 종결 처리의 관점에서 하면 종결 대상이 되는 신호와 동일한 변조 방식에 의한 종결 처리가 행하여지는 것이 일반적이다. 예를 들면, 도 15a에서 도 15c에 도시되는 바와 같이, TMCC 신호 전에 부가하는 4 바이트의 신호는 주신호(페이로드)의 콘벌루션 부호를 종결시키는 것이므로 주신호와 같이 예를 들면 8 PSK 변조되는 것이 일반적이다.
그러나 C/N이 동일한 경우, 8 PSK(r=2/3)의 브랜치 메트릭과 비교하여 BPSK(r=1/2)의 브랜치 메트릭의 쪽이 신뢰성이 높다. 또한 BPSK(r=1/2)에서 전송되는 TMCC 신호의 신뢰성을 향상하는 관점에서 하면 조금이라도 패스 제어를 하는 상태 메트릭의 신뢰성을 향상시켜 둘 필요가 있으며, 이러한 점에 있어서도 콘벌루션 부호의 종결 처리를 BPSK(r=1/2)로 하는 편이 유리하다. 그래서 본 실시형태에 있어서는 TMCC 신호의 종결 처리를 TMCC 신호와 동일한 EPSK(r=1/2)로 변조된 후방의 4바이트 신호에 따라 행함과 동시에 주신호(페이로드)의 종결 처리도 주신호의 변조 방식인 8 PSK(r=2/3)가 아니라 TMCC 신호의 변조 방식인 BPSK(r=1/2)로 변조된, 그 후방의 4 바이트의 신호(TMCC 신호 전방의 4 바이트 신호)로 하도록 한다.
따라서 수신 장치에 있어서는 디매핑 회로(43)에 의해 TMCC 신호와 그 전방과 후방의 4 바이트 신호가 BPSK 복조된다.
도 15a에서 도 15c에 도시되는 바와 같이 TMCC 신호 전방의 TAB1에는 입력 계열(I1)이 배치되며, TMCC 신호의 후방의 TAB2에는 입력 계열(I1, I2 또는 I3)가 배치된다.
이 때 콘벌루션 부호화 회로(10)는 TMCC 신호 전방의 TAB1에 있어서, 특정 패턴(W1)을 또한 TMCC 신호 후방의 TAB2에 있어서, W1, W2 또는 W3을 각각 출력한다.
그런데, 도 12에 도시된 수신 장치의 프레임 동기 검출 회로(41)에 있어서 프레임 동기 신호를 검출하는 경우 특정 패턴(프레임 동기 신호)의 자기 상관 함수가 임펄스적으로 되는 것이 바람직하다. 자기 상관 함수는 다음 식으로 정의된다.
상기 식에 있어서 C(t)는 부호 출력 계열의 특정 패턴(콘벌루션 부호화 회로(10)에 의한 콘벌루션 부호화후의 특정 패턴)(W1)이며, C(0)가 W1의 MSB, C(19)가 W1의 LSB이다. 또한 t는 0 내지 19의 어느 것인가의 값이고, t, t-τ가 0 내지 19의 범위를 초과할 때, 상기 식에서의 (2×C(t)-1)×(2×C(t-τ)-1)의 값은 0이 된다.
특정 패턴(W1)으로서 0xD439B를 사용하며, W2로서 0x0B677를 사용하고, W3으로서 0x578DB를 사용할 수 있다.
특정 패턴(W1)으로서 0xD439B를 사용하면, R(0)=20 또한 │R(τ)│≤3(τ≠0)으로 되며, 임펄스적인 자기 상관 특성이 실현된다. 특정 패턴(W2, W3)으로서 각각 0x0B677 또는 0x578DB를 사용한 경우에도 마찬가지로 임펄스적인 자기 상관 특성을 실현할 수 있다.
콘벌루션 부호화 회로(10)에서 출력되는 특정 패턴이 W1, W2, W3일 때, 거기에 입력되는 입력 계열의 패턴(I1, I2, I3)에 대해서도, 자기 상관 특성이 임펄스적인 것이 바람직하다. 이 경우에 있어서는 자기 상관 함수는 다음식으로 정의된다.
여기서 I(t)는 W1에 대응하는 입력 계열이고, I(0)가 I1의 MSB, I(15)가 I1의 LSB이다. t는 0 내지 15의 값을 취한다. t와 t-τ이 0 내지 15의 범위를 초과할 때, 상기한 (2×I(t)-1)×(2×I(t-τ)-1)의 값은 0이 된다.
특정 패턴(W1)에 대응하는 입력 계열(I1)에 대해서는 R(0)=16이 되며 또한 │R(τ)│≤3(τ≠0)이 되고 임펄스적인 자기 상관 특성이 실현된다.
특정 패턴(W2)에 대응하는 입력 계열(I2)에 대해서는, R(0)=16이 되며 또한 │R(τ)│≤5(τ≠0)이 된다. 또한 특정 패턴(W3)에 대응하는 입력 계열(I3)에 대해서는 R(0)=16이 되며, 또한 │R(τ)│≤7(τ≠0)이 되고, 역시 양호한 자기 상관 특성을 실현할 수 있다.
특정 패턴(W1)이 0xD439B일 때, 수신 장치의 프레임 동기 검출 회로(41)는 예를 들면 이러한 특정 패턴(0xD439B)(=11010100001110011011)을 검출 윈도우로서 그 값과 입력된 20비트의 데이터를 각 비트마다에 배타적 논리합 연산한다. 20비트의 대응하는 비트가 동일하면 각 비트마다의 배타적 논리합의 연산치는 0이 되고 다르면 1이 된다. 20비트의 배타적 논리합의 연산치 총합이 상관치가 되며, 검출 윈도우와 동일한 데이터가 입력되었을 때, 상관치는 0이 되고 그 밖의 데이터가 입력된 경우에는 0보다 충분하게 큰 값으로 된다. 이에 따라서 프레임 동기 신호(특정 패턴(W1)(0xD439B))를 검출할 수가 있다.
특정 패턴(W1)(0xD439B)에 대응하는 입력 계열(I1)(0x032E) (=0000001100101110)은 선두의 6비트가 0으로 되어 있으며 이것에 의해 콘벌루션 부호화 회로(10)를 초기화할 수 있다. 즉, 이러한 6비트의 0이 시프트 레지스터(61 내지 66)(도 11)에 보유되어 전의 부호 계열을 종단시킬 수 있다. 이 것은 입력 부호 계열을 0으로 종단하는 것도 의미한다. 그 결과 송신 장치와 수신 장치의 구성을 간략화하는 것이 가능해진다.
또한 특정 패턴(W2)(0x0B677)에 대응하는 입력 계열(0xA340) (=1010001101000000)과 특정 패턴(W3)(0x578DB)에 대응하는 입력 계열(0x78C0) (=0111100011000000)은 어느 것이나 최후의 6비트가 0으로 되어 있으며, 이 경우에 있어서도 콘벌루션 부호화 회로(10)에서 전의 부호 계열을 종단할 수가 있다. 또한 이것은 TMCC 신호를 종단하며 또한 다음 부호를 초기화하는 것을 의미한다. 따라서 이러한 이유에서도 송신 장치와 수신 장치의 구성을 간략화할 수 있다.
도 16은 특정 패턴(W1 내지 W3)을 슈퍼 프레임을 기준으로 하여 주기적으로 배치하는 예를 도시하고 있다. 이러한 예에 있어서는 프레임(1)에 있어서는, TMCC 신호의 전방에는 W1이 후방에는 W2가 배치되며, 계속되는 프레임(2) 내지 프레임(8)에 있어서는 TMCC 신호의 전방에 W1이 배치되고, 후방에 W3이 배치되어 있다. 이와 같이 배치하면, 슈퍼 프레임을 검출하는 것이 가능해진다. 도 17의 플로우 챠트는 이 경우의 처리를 나타내고 있다.
즉 최초에 스텝 S61에 있어서 각 프레임의 TMCC 신호 전방에 배치되어 있는 특정 패턴(W1)의 상관을 이용하여 수신 장치의 동조를 위한 주파수의 조정이 행하여진다. 즉 특정 패턴(W1)의 상관치가 가장 양호하게 되도록 클록이 생성되어 프레임 동기가 취하여지도록 제어된다.
다음에 스텝 S62에 있어서는 특정 패턴(W1)이 검출된 위치로부터 TMCC 신호의 길이만큼 뒤의 위치에 위치하는 신호가 특정 패턴(W2)으로서 검출된다. 도 16에 도시되는 바와 같이, 이러한 특정 패턴(W2)은 슈퍼 프레임 선두의 프레임에만 배치되고 나머지 7 프레임에는 특정 패턴(W3)이 배치되어 있다. 따라서 특정 패턴(W2)이 검출된 프레임이 슈퍼 프레임의 선두 프레임으로서 검출된다.
다음에 스텝 S63에 있어서 프레임 동기 보호가 행하여져, 동기 상태의 경우에는 프레임 동기 보호 처리가 반복하여 실행되며, 프레임 동기 보호가 누락된 경우에는 스텝 S61로 되돌아가 그 이후의 처리가 반복하여 실행된다.
상술한 바와 같이 TMCC 신호의 후방의 특정 패턴(W2 또는 W3)의 입력 계열(I2 또는 I3)의 최후 6비트는 모두 0이다. 그래서 도 18에 도시되는 바와 같이 주신호(페이로드)의 콘벌루션 부호화 회로(10)는 TMCC 신호 내용에 관계없이, 000000으로 초기화된 상태로부터 주신호를 부호화할 수 있다. 또한 주신호(페이로드)의 부호화가 종료한 후에는 TMCC 신호에 앞서 입력되는 특정 패턴(W1)의 입력 계열(I1)의 선두에 6비트의 0가 배치되어 있기 때문에, 콘벌루션 부호화 회로(10)는 000000까지의 신호를 주신호(페이로드)의 부호로서 부호화할 수 있다.
또한 도 18에 있어서는 I1=0x032E(=0000001100101110)이며, I2=0xA340 (=1010001101000000)이고, I3=0x78C0(=0111100011000000)이다.
도 19은 송신 장치에 있어서의 콘벌루션 부호화를 위한 다른 구성예를 나타내고 있다. 이러한 구성예에 있어서는 다중화 회로(101)에 특정 패턴(W1)에 대응하는 입력 계열(I1)의 7 비트째 이후의 데이터 TMCC 신호 또는 특정 패턴(W2 또는 W3)에 대응하는 입력 계열(I2, I3)이 공급되어 있다. 다중화 회로(101)은 그 어느것 인가를 선택하여 콘벌루션 부호화 회로(10)로서의 부호화기(102)에 공급한다. 부호화기(102)는 입력된 특정 패턴(W1)에 대응하는 입력 계열(I1)의 7비트번째가 입력되기 전에 6비트의 0으로 초기화된다.
한편 다중화 회로(104)에는 주신호(페이로드)와 6비트의 데이터 000000이 공급되어 있고 다중화 회로(104)는 어느 것인가 한쪽을 선택하여 콘벌루션 부호화 회로(10)로서의 부호화기(105)에 공급한다. 부호화기(105)는 페이로드의 최초 데이터가 입력되기 전에 6비트의 0으로 초기화된다.
부호화기(102)의 출력과 부호화기(105)의 출력은 다중화 회로(103)에 공급되어 다중화된 후 출력된다.
이와 같이 도 19의 구성예의 경우 TMCC 신호의 부호화를 실시하는 부호화기(102)를 페이로드의 부호화를 실시하는 부호화기(105)와 독립적으로 구성할 수 있기 때문에 통상 기존의 송신 장치로서 구비되어 있는 부호화기(105)에 새로운 부호화기(102)를 부가할 뿐으로 본 발명을 적용 가능한 송신 장치를 간단하게 실현할 수 있다.
도 19에 도시하는 바와 같이 부호 계열은 TMCC 신호와 주신호(페이로드)로 독립하는 것으로 생각할 수 있다. 따라서 수신 장치에 있어서도 대응하는 부호 계열마다 독립하여 복호하는 것이 가능해진다. 도 20은 이러한 경우의 구성예를 나타내고 있다.
즉, 이러한 구성예에 있어서는 분리 회로(121)가 입력된 부호를 TMCC 신호에 대응하는 부호 계열과 페이로드에 대응하는 부호 계열로 분리하여 전자를 복호기(122)에 후자를 복호기(124)에 각각 공급한다. 복호기(122)는 입력된 TMCC 신호에 대응하는 부호 계열을 복호하여 분리 회로(123)에 공급한다. 분리 회로(123)는 복호기(122)로부터의 복호 결과를 특정 패턴(W1)에 대응하는 입력 계열(I1)의 7 비트번째 이후의 데이터, TMCC 신호 또는 특정 패턴(W2 또는 W3)에 대응하는 입력 계열(12, 13)로 분리하여 출력한다.
복호기(124)는 분리 회로(121)로부터의 주신호(페이로드)를 복호하여 분리 회로(125)에 출력한다. 분리 회로(125)는 복호기(124)로부터 공급된 데이터를 페이로드와 6비트의 0의 부호로 분리하여 출력한다. 또한, 이 6비트의 0은 실질적으로는 이용되지 않기 때문에 주신호(페이로드)만을 추출하면 좋다.
또한, 복호기(122)와 복호기(124)는 각각 도 12에 도시된 수신 장치의 비터비 복호 회로(44)에 대응하고 있다.
이 경우에 있어서도 통상적으로 수신 장치에 설치되어 있는 복호기(124)에 대하여, 새롭게 복호기(122)를 추가할 뿐으로 간단하게 본 발명을 적용 가능한 수신 장치를 구성하는 것이 가능해진다.
또한 물론 도 21에 도시되는 바와 같이 도 20에 도시된 복호기(122)와 복호기(124)는 복호기(131)로서 공통화할 수도 있다. 이 경우 분리 회로(132)가 복호기(131)의 출력으로부터 특정 패턴(W1)에 대응하는 입력 계열(I1)의 7비트번째 이후의 데이터, TMCC 신호, 특정 패턴(W2 또는 W3)에 대응하는 입력 계열(I2, I3) 및 주신호(페이로드)를 분리 출력한다.
다음에 제 3 실시예에 대해서 설명한다. TMCC 신호의 전송로 오류에 대한 내성이 강하게 되면 그 관점에서도 TMCC 신호를 빈번하게 전송할 필요가 없어진다. 그래서 TMCC 신호를 송신하지 않는 경우에는 TMCC 신호로를 대신하여 다른 데이터를 전송하는 것이 고려된다. 도 22는 이러한 경우의 송신 장치의 구성예를 나타내고 있다. 또한 도 22에 있어서는 도 3에서의 경우와 대응하는 부분에는 동일 부호를 붙이고 있다. 도 22의 구성예에 있어서는 TMCC 신호를 대신하여 전송되는 데이터(부신호)가 메모리(21)에 공급되어 기억되도록 이루어져 있다. 그리고 다중화 회로(3)는 메모리(1)에 기억되어 있는 TMCC 신호 또는 메모리(21)에 기억되어 있는 데이터를 선택하여 동기 레지스터(2)에서 공급되는 프레임 동기 신호에 다중화하여 출력하도록 이루어져 있다. 그 밖의 구성은 도 3에서의 경우와 마찬가지이다.
단, 이러한 구성예의 경우 콘트롤러(12)는 다중화 회로(9)를 제어하여 각 프레임에 부가되는 헤더에 그 프레임에 있어서 전송하고 있는 것은 TMCC 신호인지, 그 밖의 데이터인지를 나타내는 식별자를 포함시키도록 한다.
다음에 제 4 실시예에 대해서 설명한다. 송신 장치의 인터리브 회로(5)로서는 크게 나누어 블록형과 콘벌루션형이 있지만, 회로 규모가 작은 것 및 같은 위치에 전후의 RS 부호의 대응하는 부분이 보존되는 것 등의 성질로, 상술한 바와 같이, 인터리브 회로(5)로서 콘벌루션 인터리브 회로를 사용하도록 하고 있다.
도 23a로부터 도 23c는 도 23b에 도시되는 콘벌루션형의 인터리브 회로(5)에 있어서, TMCC 신호가 어떻게 분산하는지를 나타내고 있다. 동도면에 도시되는 바와 같이 번호(N)의 RS 부호는 48바이트에 의해 구성되어 그 전반의 38바이트가 데이터 후반의 10바이트가 패리티로 되어 있다. 상술한 바와 같이, 38바이트의 데이터 선두의 2바이트는 프레임 동기 신호로 되어 있다. 이것은 번호(N+1 내지 N+4)의 RS 부호에 있어서도 마찬가지이다. 이 RS 부호는 리드 솔로몬 부호화 회로(4)에 의해 생성되는 것이다.
도 23b에 도시되는 콘벌루션형 인터리브 회로(5)는 도 23a에 도시되는 입력되는 데이터에 대하여, 도 9를 참조하여 설명하는 바와 같이, 선두의 2바이트의 프레임 동기 신호는 그대로 출력하지만 이하에 2바이트 단위로 지연 유닛 1개분 내지 5개분의 지연을 실시하여 출력한다. 그 결과 도 23c에 도시되는 바와 같이 5개의 RS 부호에 걸쳐서, 2바이트 단위로 RS 부호가 분산된다. 예를 들면, 번호(N+4)의 RS 부호 선두의 2바이트(프레임 동기 신호)가 선두에 배치된 인터리브후의 RS 부호에 있어서는 그 다음에 번호(N+3)의 제 3 번째와 제 4 번째의 바이트의 데이터가 배치되며 또한 그 다음에는 번호(N+2)의 번호(5)와 번호(6)의 바이트의 데이터가 배치된다. 이하와 마찬가지로 인터리브전의 RS 부호의 각 바이트 위치는 인터리브후의 RS 부호에 있어서도 동일 위치에 배치된다.
따라서 번호(N) 내지 번호(N+4)의 TMCC 신호가 같다고 하면, 번호(N) 내지 번호(N+4)까지의 RS 부호는 인터리브전과 후에서 각각 동일하게 된다. 상술한 바와 같이 TMCC 신호는 전송 제어 신호로서의 성질상, 매우 미세하게 밖에 변화하지 않고, 대개의 경우 동일 데이터로 되어 있다. 따라서 수신 장치에 있어서는 비터비 복호된 RS 부호를 RS 복호하지 않더라도, 이른바 다수결 판정 처리에 의해 TMCC 신호의 오류를 정정할 수가 있다.
도 24와 도 25는 이러한 경우의 수신 장치의 구성예를 나타내고 있다. 도 24의 실시 형태에 있어서는, 디인터리브 회로(45)의 출력이 다수결 판정 회로(71)에 입력되며 다수결 판정 회로(71)의 출력이 TMCC 리코더(47) 및 프레임 동기 판정 회로(54)에 공급되어 있다. 즉, 도 12에 있어서의 리드 솔로몬 복호 회로(46)가 생략된 구성으로 되어 있다. 그 밖의 구성은 도 12에 있어서의 경우와 동일하다.
상기 구성예에 있어서는, 다수결 판정 회로(71)가 디인터리브 회로(45)에 의해 디인터리브된 RS 부호를 다수결 원리에 근거하여 오류 정정을 실시한다. 즉, 예를 들면 5개의 RS 부호가 입력되었을 때 가장 많은 내용의 데이터를 올바른 데이터로 한다.
이와 같이 구성하는 것에 따라, 도 12에 도시되는 바와 같이 리드 솔로몬 복호 회로(46)을 설치하는 경우와 비교해서 구성을 간략화하여 장치를 소형화하는 것이 가능해진다.
도 25의 실시의 형태에 있어서는, 도 12에서의 디인터리브 회로(45)와 리드 솔로몬 복호 회로(46)가 생략되어 그 대신에 다수결 판정 회로(71)가 설치되어 있다. 즉, 비터비 복호 회로(44)의 출력이 다수결 판정 회로(71)에 직접 입력되어, 다수결 판정 회로(71)의 출력이 TMCC 디코더(47) 및 프레임 동기 판정 회로(54)에 공급되도록 이루어져 있다.
상술한 바와 같이, TMCC 신호가 동일하다고 하면 인터리브 회로(5)에 의해 인터리브된 후의 RS 부호는 인터리브되기 전의 RS 부호와 동일하게 된다. 즉, 실질적으로 인터리브가 행하여지지 않는 경우와 마찬가지로 된다. 따라서, 도 24에서의 디인터리브 회로(45)를 생략하여 비터비 복호 회로(44)의 출력을 다수결 판정 회로(71)에 의해, 직접 복호하는 것이 가능해진다. 이와 같이 구성하는 것으로 도 24에 도시되는 경우에서, 더욱 구성을 간략화하여 장치를 소형화하는 것이 가능해진다.
단, 도 24의 실시형태인 경우 디인터리브 회로(45)가 설치되어 있기 때문에 다수결 판정 회로(71)의 입력(디인터리브 회로(45)의 출력)은 도 26에 도시되는 바와 같이 된다. 이에 대하여, 도 25의 실시형태의 경우는 디인터리브 회로(45)가 설치되지 않기 때문에 다수결 판정 회로(71)의 입력(디인터리브 회로(45)의 출력)은 도 27에 도시되는 바와 같이 된다. 어느 경우에 있어서도, TMCC 신호가 동일하면 각 번호의 RS 부호는 실질적으로 동일하게 되기 때문에 다수결에 의한 판정이 가능해진다.
즉, 수신측에서 디인터리브를 실시한 때의 도 26 및 수신측에서 디인터리브를 실시하지 않은 때의 도 27에 있어서, Data 부분을 다수결 판정하고 있다.
또한, 도 24와 도 25에 도시되는 실시형태의 경우, 동일한 TMCC 신호를 반복 전송할 필요가 있기 때문에, 도 12의 실시형태의 경우와 비교하여 TMCC 신호 이외의 전송 가능한 데이터량이 감소한다.
또한, 상기한 바와 같이 처리를 실시하는 프로그램을 사용자에게 전송하는 전송 매체로서는 자기 디스크, CD-R0M, 고체 메모리 등의 기록 매체외에, 네트워크, 위성 등의 통신 매체를 이용할 수 있다.
이상과 같이, 본 실시형태의 디지털 데이터 전송 장치, 디지털 데이터 전송 방법 및 전송 매체에 의하면 주신호 뿐만 아니라 프레임 동기 신호도 콘벌루션 부호화하도록 하였기 때문에, C/N이 낮은 상태였다 해도 수신측에서 안정적이며 또한 고속으로 프레임 동기 신호를 검출시키는 것이 가능해진다.
또한, 본 실시형태의 디지털 데이터 복조 장치, 디지털 데이터 복조 방법 및 전송 매체에 의하면 주신호와 프레임 동기 신호를 콘벌루션 복호함과 동시에 콘벌루션 복호하기 전의 신호로부터 프레임 동기 신호를 검출하도록 했기 때문에 전송로에서 전송되어 온 신호로부터 안정적이며 또한 고속으로 프레임 동기 신호를 검출하는 것이 가능해진다.
또한, 본 실시형태의 디지털 데이터 전송 장치, 디지털 데이터 전송 방법 및 전송 매체에 의하면 전송 제어 신호의 전측과 후측에 특정 패턴의 신호를 다중화하여 전송 제어 신호와 특정 패턴의 신호를 제 2 방식으로 변조하도록 하였기 때문에 전송 제어 신호를 확실하게 전송하는 것이 가능해진다.
그리고 본 실시의 형태의 디지털 데이터 복조 장치, 디지털 데이터 복조 방법 및 전송 매체에 의하면 전송을 받은 전송 제어 신호와 특정 패턴의 신호를 제 2 방식으로 복조함과 동시에 복조된 전송 제어 신호와 특정 패턴의 신호를 비터비 복호하도록 하였기 때문에 전송 제어 신호를 확실하게 복조하는 것이 가능해진다.

Claims (38)

  1. 복수의 패킷을 부호화하며, 2차원적으로 배치하여 프레임을 구성하여, 전송하는 디지털 데이터 전송 장치에 있어서,
    상기 프레임의 프레임 동기 신호를 발생하는 발생 수단과,
    상기 프레임에서 전송하는 주신호를 공급하는 공급 수단과,
    상기 프레임 동기 신호와 상기 주신호를 콘벌루션 부호화하는 콘벌루션 부호화 수단을 구비하는 것을 특징으로 하는 디지털 데이터 전송 장치.
  2. 제 1 항에 있어서, 상기 프레임 동기 신호는 상기 콘벌루션 부호화 수단에 있어서의 구속 길이보다 긴것을 특징으로 하는 디지털 데이터 전송 장치.
  3. 복수의 패킷을 부호화하며, 2차원적으로 배치하여 프레임을 구성하여, 전송하는 디지털 데이터 전송 방법에 있어서,
    상기 프레임의 프레임 동기 신호를 발생하는 발생 스텝과,
    상기 프레임에서 전송하는 주신호를 공급하는 공급 스텝과,
    상기 프레임 동기 신호와 상기 주신호를 콘벌루션 부호화하는 콘벌루션 부호화 스텝을 구비하는 것을 특징으로 하는 디지털 데이터 전송 방법.
  4. 복수의 패킷을 부호화하며, 2차원적으로 배치하여 프레임을 구성하여, 전송하는 프로그램을 전송하는 전송 매체에 있어서,
    상기 프레임의 프레임 동기 신호를 발생하는 발생 스텝과,
    상기 프레임에서 전송하는 주신호를 공급하는 공급 스텝과,
    상기 프레임 동기 신호와 상기 주신호를 콘벌루션 부호화하는 콘벌루션 부호화 스텝을 구비하는 프로그램을 전송하는 것을 특징으로 하는 전송 매체.
  5. 복수의 패킷을 부호화하여, 2차원적으로 배치하여 프레임을 구성하며, 주신호와 프레임 동기 신호를 콘벌루션 부호화하여 전송한 신호를 복조하는 디지털 데이터 복조 장치에 있어서,
    전송을 받은 상기 주신호와 프레임 동기 신호를 콘벌루션 복호하는 복호 수단과,
    전송을 받은 신호로부터, 상기 복호 수단에 의해 콘벌루션 복호하기 전에 상기 프레임 동기 신호를 검출하는 동기 검출 수단을 구비하는 것을 특징으로 하는 디지털 데이터 복조 장치.
  6. 제 5 항에 있어서, 상기 동기 검출 수단은 상기 프레임 동기 신호의 전송측에서의 상기 콘벌루션 부호화의 구속 길이보다 후의 데이터로부터 상기 프레임 동기 신호를 검출하는 것을 특징으로 하는 디지털 데이터 복조 장치.
  7. 제 5 항에 있어서, 상기 프레임 동기 신호의 전송측에서의 상기 콘벌루션 부호화의 구속 길이보다 후의 데이터에 근거하여 상기 주신호와 프레임 동기 신호의 반송파 위상을 검출하는 위상 검출 수단을 구비하는 것을 특징으로 하는 디지털 데이터 복조 장치.
  8. 제 5 항에 있어서, 상기 복호 수단에 의해 복호된 상기 프레임 동기 신호를 감시함으로서 프레임 동기 확립후의 프레임 동기 신호의 전방 보호를 하는 보호 수단을 구비하는 것을 특징으로 하는 디지털 데이터 복조 장치.
  9. 복수의 패킷을 부호화하여, 2차원적으로 배치하여 프레임을 구성하며, 주신호와 프레임 동기 신호를 콘벌루션 부호화하여 전송한 신호를 복조하는 디지털 데이터 복조 방법에 있어서,
    전송을 받은 상기 주신호와 프레임 동기 신호를 콘벌루션 복호하는 복호 스텝과,
    전송을 받은 신호로부터, 상기 복호 스텝에서 콘벌루션 복호하기 전에 상기 프레임 동기 신호를 검출하는 동기 검출 스텝을 구비하는 것을 특징으로 하는 디지털 데이터 복조 방법.
  10. 복수의 패킷을 부호화하여, 2차원적으로 배치하여 프레임을 구성하며, 주신호와 프레임 동기 신호를 콘벌루션 부호화하여 전송한 신호를 복조하는 프로그램을 전송하는 전송 매체에 있어서,
    전송을 받은 상기 주신호와 프레임 동기 신호를 콘벌루션 복호하는 복호 스텝과,
    전송을 받은 신호로부터 상기 복호 스텝에서 콘벌루션 복호하기 전에 상기 프레임 동기 신호를 검출하는 동기 검출 스텝을 구비하는 것을 특징으로 하는 프로그램을 전송하는 전송 매체.
  11. 주신호를 포함하는 복수의 패킷을 부호화하여, 2차원적으로 배치하여 프레임을 구성하며, 상기 패킷의 동기 신호를 상기 주신호의 전송 제어 신호로 바꾸어 전송하는 디지털 데이터 전송 장치에 있어서,
    상기 주신호를 공급하는 공급 수단과,
    상기 전송 제어 신호를 발생하는 전송 제어 신호 발생 수단과,
    특정 패턴의 신호를 발생하는 특정 패턴 신호 발생 수단과,
    상기 전송 제어 신호의 전측과 후측에 상기 특정 패턴의 신호를 다중화하는 다중화 수단과,
    상기 주신호, 전송 제어 신호 및 특정 패턴의 신호를 콘벌루션 부호화하는 콘벌루션 부호화 수단과,
    상기 주신호를 제 1 방식으로 변조하는 제 1 변조 수단과,
    상기 전송 제어 신호와 특정 패턴의 신호를 제 2 방식으로 변조하는 제 2 변조 수단을 구비하는 것을 특징으로 하는 디지털 데이터 전송 장치.
  12. 제 11 항에 있어서, 상기 특정 패턴의 신호는 상기 콘벌루션 부호화 수단에 있어서의 구속 길이보다 1비트만큼 적은 비트수보다 긴 것을 특징으로 하는 디지털 데이터 전송 장치.
  13. 제 12 항에 있어서, 상기 특정 패턴의 신호는 상기 콘벌루션 부호화 수단에 있어서의 구속 길이이상의 비트수에 대응하는 부분이 프레임 동기 신호를 구성하는 것을 특징으로 하는 디지털 데이터 전송 장치.
  14. 제 13 항에 있어서, 상기 프레임 동기 신호를 포함하는 특정 패턴의 신호는 상기 전송 제어 신호의 전방, 후방 또는 그 양쪽에 배치되는 것을 특징으로 하는 디지털 데이터 전송 장치.
  15. 제 14 항에 있어서, 상기 전송 제어 신호의 전방 또는 후방에 배치되는 상기 특정 패턴의 신호는 슈퍼 프레임내의 위치를 나타내는 것을 특징으로 하는 디지털 데이터 전송 장치.
  16. 제 11 항에 있어서, 상기 제 2 변조 수단은 BPSK 방식으로 변조를 행하는 것을 특징으로 하는 디지털 데이터 전송 장치.
  17. 제 11 항에 있어서, 콘벌루션 부호화후의 상기 전송 제어 신호의 전방의 상기 특정 패턴 신호는 0xD439B인 것을 특징으로 하는 디지털 데이터 전송 장치.
  18. 제 17 항에 있어서, 콘벌루션 부호화후의 상기 전송 제어 신호의 후방의 상기 특정 패턴 신호는 0x0B677인 것을 특징으로 하는 디지털 데이터 전송 장치.
  19. 제 17 항에 있어서, 콘벌루션 부호화후의 상기 전송 제어 신호의 후방의 상기 특정 패턴의 신호는 0x578DB인 것을 특징으로 하는 디지털 데이터 전송 장치.
  20. 제 11 항에 있어서, 콘벌루션 부호화후의 상기 전송 제어 신호의 전방과 후방의 상기 특정 패턴의 신호는 동일 부호인 것을 특징으로 하는 디지털 데이터 전송 장치.
  21. 제 11 항에 있어서, 상기 프레임중 제 1 프레임에서는 콘벌루션 부호화후의 상기 전송 제어 신호의 전방의 상기 특정 패턴의 신호로서 제 1 부호를 사용함과 동시에 콘벌루션 부호화후의 상기 전송 제어 신호의 후방의 상기 특정 패턴의 신호로서 제 2 부호를 사용하고, 제 2 프레임에서는 콘벌루션 부호화후의 상기 전송 제어 신호의 전방의 상기 특정 패턴의 신호로서 상기 제 1 부호를 사용함과 동시에 콘벌루션 부호화후의 상기 전송 제어 신호의 후방의 상기 특정 패턴의 신호로서 제 3 부호를 사용하는 것을 특징으로 하는 디지털 데이터 전송 장치.
  22. 제 21 항에 있어서, 상기 제 1프레임의 특정 패턴과 제 2 프레임의 특정 패턴은 주기적으로 반복되는 것을 특징으로 하는 디지털 데이터 전송 장치.
  23. 제 11 항에 있어서, 상기 전송 제어 신호를 콘벌루션 부호화하는 상기 콘벌루션 부호화 수단은 상기 주신호를 콘벌루션 부호화하는 상기 콘벌루션 부호화 수단과 독립하고 있는 것을 특징으로 하는 디지털 데이터 전송 장치.
  24. 주신호를 포함하는 복수의 패킷을 부호화하여, 2차원적으로 배치하여 프레임을 구성하며, 상기 패킷의 동기 신호를 상기 주신호의 전송 제어 신호로 바꾸어 전송하는 디지털 데이터 전송 방법에 있어서,
    상기 주신호를 공급하는 공급 스텝과,
    상기 전송 제어 신호를 발생하는 전송 제어 신호 발생 스텝과,
    특정 패턴의 신호를 발생하는 특정 패턴 신호 발생 스텝과 상기 전송 제어 신호의 전측과 후측에 상기 특정 패턴의 신호를 다중화하는 다중화 스텝과,
    상기 주신호, 전송 제어 신호 및 특정 패턴의 신호를 콘벌루션 부호화하는 콘벌루션 부호화 스텝과,
    상기 주신호를 제 1 방식으로 변조하는 제 1 변조 스텝과,
    상기 전송 제어 신호와 특정 패턴의 신호를 제 2 방식으로 변조하는 제 2 변조 스텝을 구비하는 것을 특징으로 하는 디지털 데이터 전송 방법.
  25. 주신호를 포함하는 복수의 패킷을 부호화하여, 2차원적으로 배치하여 프레임을 구성하며, 상기 패킷의 동기 신호를 상기 주신호의 전송 제어 신호로 바꾸어 전송하는 디지털 데이터 전송 장치에 이용하는 프로그램을 전송하는 전송 매체에 있어서,
    상기 주신호를 공급하는 공급 스텝과,
    상기 전송 제어 신호를 발생하는 전송 제어 신호 발생 스텝과,
    특정 패턴의 신호를 발생하는 특정 패턴 신호 발생 스텝과,
    상기 전송 제어 신호의 전측과 후측에 상기 특정 패턴의 신호를 다중화하는 다중화 스텝과,
    상기 주신호, 전송 제어 신호 및 특정 패턴의 신호를 콘벌루션 부호화하는 콘벌루션 부호화 스텝과,
    상기 주신호를 제 1 방식으로 변조하는 제 1 변조 스텝과,
    상기 전송 제어 신호와 특정 패턴 신호를 제 2 방식으로 변조하는 제 2 변조 스텝을 구비하는 프로그램을 전송하는 것을 특징으로 하는 전송 매체.
  26. 주신호를 포함하는 복수의 패킷을 부호화하여, 2차원적으로 배치하여 프레임을 구성하며, 상기 패킷의 동기 신호를 상기 주신호의 전송 제어 신호로 바꾸어 놓은 후 콘벌루션 부호화하여 전송한 데이터를 복조하는 디지털 데이터 복조 장치에 있어서,
    전송을 받은 상기 주신호를 제 1 방식으로 복조함과 동시에 전송을 받은 상기 전송 제어 신호와 특정 패턴 신호를 제 2 방식으로 복조하는 복조 수단과,
    복조된 상기 주신호, 전송 제어 신호 및 특정 패턴 신호를 비터비 복호하는 복호 수단을 구비하는 것을 특징으로 하는 디지털 데이터 복조 장치.
  27. 제 26 항에 있어서, 상기 특정 패턴의 신호는 상기 콘벌루션 부호화시에 있어서 구속 길이 이상의 비트수에 대응하는 부분이 프레임 동기 신호를 구성하고 있으며, 전송을 받은 신호로부터, 상기 복호 수단에 의해 콘벌루션 복호하기 전에 상기 프레임 동기 신호를 검출하는 동기 검출 수단을 또한 구비하는 것을 특징으로 하는 디지털 데이터 복조 장치.
  28. 제 26 항에 있어서, 상기 특정 패턴 신호는 상기 전송 제어 신호의 전방과 후방에 배치되어 있는 것을 특징으로 하는 디지털 데이터 복조 장치.
  29. 제 28 항에 있어서, 상기 전송 제어 신호 전방의 상기 특정 패턴 신호는 0xD439B인 것을 특징으로 하는 디지털 데이터 복조 장치.
  30. 제 29 항에 있어서, 상기 전송 제어 신호 후방의 상기 특정 패턴의 신호는 0x0B677인 것을 특징으로 하는 디지털 데이터 복조 장치.
  31. 제 29 항에 있어서, 상기 전송 제어 신호 후방의 상기 특정 패턴의 신호는 0x578DB인 것을 특징으로 하는 디지털 데이터 복조 장치.
  32. 제 28 항에 있어서, 상기 전송 제어 신호 전방과 후방의 상기 특정 패턴 신호는 동일 부호인 것을 특징으로 하는 디지털 데이터 복조 장치.
  33. 제 28 항에 있어서, 상기 프레임 중 제 1 프레임에서는 콘벌루션 부호화후의 상기 전송 제어 신호의 전방의 상기 특정 패턴의 신호로서 제 1 부호가 사용되고 있는 것과 동시에, 콘벌루션 부호화후의 상기 전송 제어 신호 후방의 상기 특정 패턴 신호로서 제 2 부호가 사용되고, 제 2 프레임에서는 콘벌루션 부호화후의 상기 전송 제어 신호 전방의 상기 특정 패턴 신호로서 상기 제 1 부호가 사용되고 있는 것과 동시에, 콘벌루션 부호화후의 상기 전송 제어 신호 후방의 상기 특정 패턴 신호로서 제 3 부호가 사용되고 있는 것을 특징으로 하는 디지털 데이터 복조 장치.
  34. 제 33 항에 있어서, 상기 제 1프레임의 특정 패턴과 제 2 프레임의 특정 패턴은 주기적으로 반복되는 것을 특징으로 하는 디지털 데이터 복조 장치.
  35. 제 34 항에 있어서, 상기 제 2 부호와 제 3 부호를 사용하여, 상기 프레임의 주기를 검출하는 것을 특징으로 하는 디지털 데이터 복조 장치.
  36. 제 26 항에 있어서, 상기 전송 제어 신호를 비터비 복호하는 상기 복호 수단은 상기 주신호를 비터비 복호하는 상기 복호 수단과 독립하고 있는 것을 특징으로 하는 디지털 데이터 복조 장치.
  37. 주신호를 포함하는 복수의 패킷을 부호화하여, 2차원적으로 배치하여 프레임을 구성하며, 상기 패킷의 동기 신호를 상기 주신호의 전송 제어 신호로 바꿔 놓은 후, 콘벌루션 부호화하여 전송한 데이터를 복조하는 디지털 데이터 복조 방법에 있어서,
    전송을 받은 상기 주신호를 제 1 방식으로 복조함과 동시에, 전송을 받은 상기 전송 제어 신호와 특정 패턴 신호를 제 2 방식으로 복조하는 복조 스텝과,
    복조된 상기 주신호, 전송 제어 신호 및 특정 패턴의 신호를 비터비 복호하는 복호 스텝을 구비하는 것을 특징으로 하는 디지털 데이터 복조 방법.
  38. 주신호를 포함하는 복수의 패킷을 부호화하여, 2차원적으로 배치하여 프레임을 구성하며, 상기 패킷의 동기 신호를 상기 주신호의 전송 제어 신호로 바꿔 놓은 후, 콘벌루션 부호화하여 전송한 데이터를 복조하는 디지털 데이터 복조 장치에 사용하는 프로그램을 전송하는 전송 매체에 있어서,
    전송을 받은 상기 주신호를 제 1 방식으로 복조함과 동시에 전송을 받은 상기 전송 제어 신호와 특정 패턴 신호를 제 2 방식으로 복조하는 복조 스텝과,
    복조된 상기 주신호, 전송 제어 신호 및 특정 패턴 신호를 비터비 복호하는 복호 스텝을 구비하는 프로그램을 전송하는 것을 특징으로 하는 전송 매체.
KR19997003078A 1997-08-11 1998-08-11 디지털 방송 신호 송신 장치 및 방법 KR100593580B1 (ko)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP97-216092 1997-08-11
JP97-216077 1997-08-11
JP21609297 1997-08-11
JP21607797 1997-08-11
JP22281097 1997-08-19
JP97-222810 1997-08-19
JP22605697 1997-08-22
JP97-226056 1997-08-22
JP23977197 1997-09-04
JP97-239771 1997-09-04
PCT/JP1998/003579 WO1999008412A1 (fr) 1997-08-11 1998-08-11 Dispositif et procede pour transmettre des donnes numeriques, dispositif et procede pour demoduler des donnees numeriques, et support de transmission

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020057021833A Division KR100614435B1 (ko) 1997-08-11 1998-08-11 디지털 데이터 전송 장치 및 방법, 디지털 데이터 복조장치 및 방법, 및 전송 매체

Publications (2)

Publication Number Publication Date
KR20000068741A true KR20000068741A (ko) 2000-11-25
KR100593580B1 KR100593580B1 (ko) 2006-06-28

Family

ID=27529614

Family Applications (2)

Application Number Title Priority Date Filing Date
KR19997003078A KR100593580B1 (ko) 1997-08-11 1998-08-11 디지털 방송 신호 송신 장치 및 방법
KR1020057021833A KR100614435B1 (ko) 1997-08-11 1998-08-11 디지털 데이터 전송 장치 및 방법, 디지털 데이터 복조장치 및 방법, 및 전송 매체

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020057021833A KR100614435B1 (ko) 1997-08-11 1998-08-11 디지털 데이터 전송 장치 및 방법, 디지털 데이터 복조장치 및 방법, 및 전송 매체

Country Status (5)

Country Link
EP (1) EP0946013A4 (ko)
JP (1) JP4122525B2 (ko)
KR (2) KR100593580B1 (ko)
AU (1) AU734105B2 (ko)
WO (1) WO1999008412A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0597237A (ja) * 1991-10-04 1993-04-20 Giken Seisakusho Co Ltd 搬送装置の方向変換機構及び方向変換方法
GB2343778B (en) * 1998-11-13 2003-03-05 Motorola Ltd Processing received data in a distributed speech recognition process
US6985537B1 (en) * 1999-09-15 2006-01-10 Lucent Technologies Inc. Symbol self synchronous interleaving method and apparatus for OFDM-based communication system
JP4569791B2 (ja) 2000-05-25 2010-10-27 ソニー株式会社 映像処理装置および方法、並びに記録媒体
GB2371952A (en) * 2001-01-31 2002-08-07 Inmarsat Ltd Frame synchronisation in a communication system
AU2007200170B2 (en) * 2001-01-31 2007-12-13 Inmarsat Global Limited Communication method and apparatus
KR100896684B1 (ko) * 2004-01-27 2009-05-14 삼성전자주식회사 수신 성능이 향상된 디지털 방송 송수신 시스템 및 그의신호처리방법
JP4760397B2 (ja) * 2006-01-25 2011-08-31 日本電気株式会社 無線伝送システム、無線伝送装置及びそれらに用いる無線伝送方法
DE102006026895B3 (de) * 2006-06-09 2007-11-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Interleaver-Vorrichtung, Empfänger für ein von der Interleaver-Vorrichtung erzeugtes Signal, Sender zum Erzeugen eines Sendesignals, Verfahren zum Verarbeiten eines Codeworts, Verfahren zum Empfangen eines Signals und Computer-Programm
JP4814768B2 (ja) * 2006-11-29 2011-11-16 日本放送協会 データ伝送装置
JP4814809B2 (ja) * 2007-02-07 2011-11-16 日本放送協会 データ送信装置及びそのプログラム
JP4509133B2 (ja) * 2007-04-13 2010-07-21 三菱電機株式会社 デジタル放送復調装置
US8054872B2 (en) 2007-06-21 2011-11-08 O2Micro, Inc. Method and apparatus for signal carrier-to-noise power density ratio calculation
US7869485B2 (en) * 2007-06-21 2011-01-11 O2Micro International Ltd. Method and apparatus for detecting lock status of a GPS signal
JP4839385B2 (ja) * 2009-03-26 2011-12-21 日本放送協会 データ受信装置
JP4839386B2 (ja) * 2009-03-26 2011-12-21 日本放送協会 データ受信装置及びそのプログラム
JP5799272B2 (ja) * 2013-09-24 2015-10-21 パナソニックＩｐマネジメント株式会社 デジタル放送送信装置及びデジタル放送受信装置
CN112276268B (zh) * 2020-10-20 2022-02-11 南京航空航天大学 一种减小浸液式电火花线切割机床进给运动负载的方法
JP7311674B1 (ja) 2022-05-12 2023-07-19 株式会社ソディック 放電加工機

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3831142A (en) * 1972-06-28 1974-08-20 Nasa Method and apparatus for decoding compatible convolutional codes
JPS613529A (ja) * 1984-06-18 1986-01-09 Nippon Telegr & Teleph Corp <Ntt> 誤り訂正方式
JPH0332117A (ja) * 1989-06-28 1991-02-12 Mitsubishi Electric Corp 連接復号化装置
JP2702303B2 (ja) * 1991-03-20 1998-01-21 日本電気株式会社 データ通信方式
JP3123289B2 (ja) * 1993-03-04 2001-01-09 ソニー株式会社 ビタビ復号装置
JP3581377B2 (ja) * 1993-04-06 2004-10-27 ソニー株式会社 ディジタル多重伝送方法と装置
JPH07226688A (ja) * 1994-02-10 1995-08-22 Matsushita Electric Ind Co Ltd 誤り訂正復号装置
JPH07254861A (ja) * 1994-03-16 1995-10-03 N T T Idou Tsuushinmou Kk ヴィタビ復号方法及び畳み込み符号化伝送方法

Also Published As

Publication number Publication date
EP0946013A4 (en) 2002-11-13
AU734105B2 (en) 2001-06-07
JP4122525B2 (ja) 2008-07-23
KR20060004694A (ko) 2006-01-12
EP0946013A1 (en) 1999-09-29
WO1999008412A1 (fr) 1999-02-18
KR100593580B1 (ko) 2006-06-28
KR100614435B1 (ko) 2006-08-22
AU2118799A (en) 1999-03-01

Similar Documents

Publication Publication Date Title
US6118825A (en) Digital data transmission device and method, digital data demodulation device and method, and transmission medium
KR100614435B1 (ko) 디지털 데이터 전송 장치 및 방법, 디지털 데이터 복조장치 및 방법, 및 전송 매체
US6985092B2 (en) Robust system for transmitting and receiving map data
KR101147759B1 (ko) 디지털 방송 송/수신 시스템
KR100674422B1 (ko) 전송/수신 시스템 및 데이터 처리 방법
JP2000165463A (ja) 復調器
JP4067012B2 (ja) デジタル放送信号送信装置及び送信方法
JP4386103B2 (ja) デジタル放送信号送信装置及び受信方法
JP3107090B2 (ja) デジタル放送信号送信装置及び方法
JP4396736B2 (ja) デジタル放送信号送信装置及び受信方法
JP4396735B2 (ja) デジタル放送信号送信装置及び受信方法
JP3185801B2 (ja) デジタル放送信号受信装置及び方法
JP3107092B2 (ja) デジタル放送信号送信装置及び方法
JP3185799B2 (ja) デジタル放送信号受信装置及び方法
JP3107091B2 (ja) デジタル放送信号受信装置及び方法
JP3185800B2 (ja) デジタル放送信号送信装置及び方法
JP4380736B2 (ja) デジタル放送信号受信装置及び受信方法
JP4100419B2 (ja) デジタル放送信号受信装置及び方法
JP3960343B2 (ja) デジタル放送信号受信装置及び方法
JP4067013B2 (ja) デジタル放送信号送信装置及び送信方法
JP3347682B2 (ja) 誤り訂正回路
JP2000004265A (ja) デジタル送信装置および受信装置
KR100813054B1 (ko) 전송/수신 시스템 및 데이터 처리 방법
JP3350515B2 (ja) 受信方法及び受信装置
KR20070004472A (ko) 전송/수신 시스템 및 데이터 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130607

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140616

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee