JP3107090B2 - デジタル放送信号送信装置及び方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル放送信号
送信装置及び方法に関し、特に、伝送系に係る制御信
号、例えばいわゆるＴＭＣＣ（Transmission Multiplex
ing ConfigurationControl） 信号を主信号と共に伝送
するようなデジタル放送信号送信装置及び方法に関す
る。

【０００２】

【従来の技術】通信衛星（以下ＣＳと略称する）を用い
たデジタル多チャンネル放送が本格的に始まり、多彩な
サービスが開始されるようになってきた。また、今後放
送衛星（以下ＢＳと略称する）でも、デジタル放送サー
ビスを行うことが検討されている。

【０００３】ＢＳはＣＳに比較して電力が大きいことか
ら、従来、ＣＳで用いられていたQPSK変調方式よりも伝
送効率の高い変調方式を用いることが検討されている。
また伝送するビットストリームは、ＣＳ、地上波、ケー
ブル等の他メディアとの整合性を図る観点から、MPEG２
システムズで規定された、いわゆるトランスポートスト
リーム（以下ＴＳと略称する）を基本とすることが提案
されている。このＴＳは、１バイトの同期バイトを含ん
だ１８８バイトのＴＳパケットで構成されているが、Ｃ
Ｓデジタル多チャンネル放送、地上波デジタル放送、ケ
ーブルデジタル放送などでは、これに、誤り訂正用の１
６バイトのパリティを付加したリードソロモン符号（以
下ＲＳ符号と略称する）が用いられていることから、Ｂ
Ｓデジタル放送でも、ＴＳにこのＲＳ（２０４，１８
８）の符号化を行うことが提案されている。

【０００４】このＢＳデジタル放送では、ＲＳ（２０
４，１８８）の符号化されたＴＳパケットの同期部を除
いたペイロード情報を伝送する主信号部分に、畳み込み
符号化されたBPSK（Binary Phase Shift Keying） 信号
やQPSK（Quadrature Phase Shift Keying） 信号、ある
いはトレリス符号化8PSK（Phase Shift Keying）（以
下、ＴＣ（Trellis-Coded） ８ＰＳＫと略称する）を用
い、また変調方式や符号化率等の伝送情報をＴＳパケッ
トの同期部を用いてBPSKにて伝送する方式が提案されて
いる。

【０００５】特にTC8PSKとして、いわゆるプラグマティ
ックTC8PSKを用いると、従来の畳み込み符号と同様の符
号化回路および復号回路を用いることができるため、ペ
イロード情報を伝送するBPSK、QPSK、8PSKなどの信号を
受信装置で復調する場合、いずれの信号を復調するとき
も、同一のビタビ復号器を用いることができ、ハードウ
ェア構成上も有利となる。

【０００６】図１は、このような現在提案されているＢ
Ｓデジタル放送の送信装置の構成例を表している。１８
８バイトのＴＳパケットには、ＲＳ（２０４，１８８）
符号化により、１６バイトのパリティが付加される。こ
のパケットが４８個集められて１フレームとされる。

【０００７】各フレームの４８個のパケットの先頭の１
バイトの同期バイトは、順次、連続して読み出され、フ
レーム同期およびTMCC発生回路８１に入力される。フレ
ーム同期およびTMCC発生回路８１は、最初の２つのＴＳ
パケットの同期バイトをフレーム同期信号にすげ替え
る。また、フレーム同期およびTMCC発生回路８１は、第
３番目以降のＴＳパケットの同期バイトをTMCC（Transm
ission Multiplexing Configuration Control）信号に
すげ替える。このTMCC信号には、後述する主信号の変調
方式や符号化率などの伝送制御情報が含まれる。これに
より、１フレームを構成する４８個のパケットのうちの
最初の２つのパケットの２個の同期バイトが、フレーム
同期信号にすげ替えられ、第３番目以降のパケットの同
期バイトが、TMCC信号にすげ替えられることになる。フ
レーム同期およびTMCC発生回路８１で発生されたフレー
ム同期信号とTMCC信号は、BPSKマッピング回路８２に入
力され、所定の信号点にマッピングされる。

【０００８】１フレームのうちの最初の２個のＴＳパケ
ットの主信号は、低階層用の画像信号ＬＱとされ、この
信号は、この２個のＴＳパケットの範囲内でインタリー
ブ回路８３によりインタリーブされ、さらに、畳み込み
符号化回路８４に入力され、１／２の符号化率で畳み込
み符号化される。そして畳み込み符号化された信号はパ
ンクチャリング処理されて符号化率３／４とされてQPSK
マッピング回路８５に供給される。QPSKマッピング回路
８５において、QPSK方式で、所定の信号点にマッピング
される。

【０００９】一方、１フレームを構成する４８個のパケ
ットのうち、残りの４６個のＴＳパケットの主信号は、
高階層用の画像信号ＨＱとされ、この信号は、インタリ
ーブ回路８６に入力され、インタリーブされた後、２／
３トレリス符号化回路８７において符号化され、さらに
8PSKマッピング回路８８において、信号点にマッピング
される。この２／３トレリス符号化回路８７において、
いわゆるプラグマティックトレリス符号化を行うように
すると、畳み込み符号化回路８４と２／３トレリス符号
化回路８７は、共通の回路とすることができる。

【００１０】多重化回路８９は、BPSKマッピング回路８
２、QPSKマッピング回路８５、および8PSKマッピング回
路８８の出力を、フレーム単位で多重化し、出力する。
従って、多重化回路８９より出力される各フレームの信
号は、最初に、ＢＰＳＫ変調されたフレーム同期信号と
TMCC信号が配置され、その次に、ＱＰＳＫ変調された低
階層用の主信号ＬＱが配置され、最後に８ＰＳＫ変調さ
れた高階層用の主信号ＨＱが配置されたフォーマットと
なる。

【００１１】受信側では搬送波やクロックの同期を確立
した後、受信信号系列を監視することでBPSK変調された
フレーム同期信号を検出し、フレーム同期を確立する。
このフレーム同期信号の後には、BPSK変調されたTMCCが
続いているので、フレーム同期が確立すれば、フレーム
同期信号の次の信号をBPSK信号として受信、復調し、TM
CC信号を得ることができる。このTMCC信号の内容を解釈
することにより、TMCC信号の後に引き続き伝送されてく
るペイロード情報を伝送する主信号部のシンボルの変調
方式や符号化率等の伝送制御情報を知ることができるの
で、これに基づいて、主信号の受信および内符号の復号
を行うことができる。

【００１２】その後、復調信号中のフレーム同期信号と
TMCC信号は、元のように、ＴＳの同期信号に置き換えら
れ、１バイトの同期信号と２０３バイトの主信号とから
なるＲＳ（２０４，１８８）符号化されたＴＳに戻さ
れ、さらにこのＲＳ符号を復号することにより、送信さ
れたＴＳを得ることができる。

【００１３】図２は、このような同期処理の処理例を表
している。最初にステップＳ１において、第１番目のフ
レーム同期信号が検出されるまで待機し、検出されたと
き、ステップＳ２において、第２番目のフレーム同期信
号が検出されたか否かが判定される。第２番目のフレー
ム同期信号が検出された場合には、ステップＳ３に進
み、第３番目のフレーム同期信号が検出されたか否かが
判定される。第３番目のフレーム同期信号が検出された
場合には、ステップＳ４に進み、第４番目のフレーム同
期信号が検出されたか否かが判定される。以上のように
して、４つのフレームについて、連続してフレーム同期
信号が検出された場合には、ステップＳ５において、フ
レーム同期が確立したものとして、フレーム同期確立処
理が実行される。

【００１４】第１番目のフレーム同期信号が検出された
後、ステップＳ２において、第２番目のフレーム同期信
号が検出されなかったと判定された場合においては、ス
テップＳ６に進み、第３番目のフレーム同期信号が検出
されたか否かが判定される。第３番目のフレーム同期信
号が検出されたと判定された場合には、ステップＳ７に
進み、第４番目のフレーム同期信号が検出されたか否か
が判定される。第４番目のフレーム同期信号が検出され
た場合には、さらにステップＳ８に進み、第５番目のフ
レーム同期信号が検出されたか否かが判定される。以上
のようにして、第１番目のフレーム同期信号が検出され
た後、第２番目のフレーム同期信号が検出されなかった
としても、その後、連続して３回フレーム同期信号が検
出された場合には、ステップＳ５に進み、フレーム同期
確立処理が実行される。

【００１５】第１番目のフレーム同期信号が検出された
後、２回連続してフレーム同期信号が検出されなかった
とステップＳ６において判定された場合には、ステップ
Ｓ１に戻り、それ以降の処理が繰り返し実行される。

【００１６】第１番目のフレーム同期信号が検出された
後、第２番目のフレーム同期信号を検出することができ
なかったが、第３番目のフレーム同期信号を検出するこ
とができた場合に、ステップＳ７において、第４番目の
フレーム同期信号を検出することができなかったと判定
された場合には、ステップＳ９に進み、第５番目のフレ
ーム同期信号が検出されたか否かが判定される。そこ
で、第５番目のフレーム同期信号が検出されたと判定さ
れた場合には、さらにステップＳ１０に進み、第６番目
のフレーム同期信号が検出されたか否かが判定される。
ここで、第６番目のフレーム同期信号が検出されたと判
定された場合には、ステップＳ５に進み、フレーム同期
確立処理が実行される。ステップＳ９またはステップＳ
１０において、フレーム同期信号が検出されなかったと
判定された場合には、ステップＳ１に戻り、それ以降の
処理が繰り返し実行される。

【００１７】２回連続してフレーム同期信号を検出する
ことができたと判定された後、第３番目のフレーム同期
信号を検出することができなかったとステップＳ３にお
いて判定された場合には、ステップＳ７に進み、それ以
降の処理が実行される。３回連続してフレーム同期信号
を検出することができた後、ステップＳ４において、第
４番目のフレーム同期信号を検出することができなかっ
たと判定された場合には、ステップＳ８に進み、それ以
降の処理が実行される。

【００１８】ステップＳ８において、第５番目のフレー
ム同期信号が検出されなかったと判定された場合には、
ステップＳ１０に進み、それ以降の処理が実行される。

【００１９】以上のようにして、フレーム同期が確立し
た状態において、このフレーム同期信号を基準にして、
TMCC信号と主信号を正確に復調することができるように
なる。

【００２０】なお、以上のフレーム同期確立までの処理
は、後方保護と称される。

【００２１】以上の後方保護により、フレーム同期が確
立したと判定された場合には、ステップＳ１１におい
て、フレーム同期信号が継続して検出されていることが
確認され、ステップＳ１１において、所定のフレームに
おいて、フレーム同期信号（ｎ番目とする）を検出する
ことができなかったと判定された場合には、ステップＳ
１２に進み、（ｎ＋１）番目のフレーム同期信号を検出
することができたか否かが判定される。ステップＳ１２
において、（ｎ＋１）番目のフレーム同期信号を検出す
ることができなかったと判定された場合には、さらにス
テップＳ１３において、（ｎ＋２）番目のフレーム同期
信号が検出されたか否かが判定され、検出されなかった
場合には、さらにステップＳ１４において、（ｎ＋３）
番目のフレーム同期信号が検出されたか否かが判定され
る。以上のようにして、４フレーム連続してフレーム同
期信号を検出することができなかったと判定された場合
には、ステップＳ１５に進み、フレーム同期が外れたも
のとして、同期外れ処理が実行される。その後、ステッ
プＳ１に戻り、それ以降の処理が実行される。

【００２２】ｎ番目のフレーム同期信号が検出されなか
ったと判定された後、ステップＳ１２において、（ｎ＋
１）番目のフレーム同期信号が検出されたと判定された
場合には、ステップＳ１６に進み、（ｎ＋２）番目のフ
レーム同期信号が検出されたか否かが判定される。（ｎ
＋２）番目のフレーム同期信号が検出された場合には、
１つのフレームについてだけフレーム同期信号を検出す
ることができなかっただけであるので、ステップＳ１１
に戻り、それ以降の処理が実行される。

【００２３】ステップＳ１６において、（ｎ＋２）番目
のフレーム同期信号を検出することができなかったと判
定された場合、ステップＳ１７において、（ｎ＋３）番
目のフレーム同期信号が検出されたか否かが判定され
る。（ｎ＋３）番目のフレーム同期信号が検出されなか
ったと判定された場合には、ステップＳ１８において、
（ｎ＋４）番目のフレーム同期信号が検出されたか否か
が判定される。（ｎ＋４）番目のフレーム同期信号が検
出されなかったと判定された場合には、連続して３回フ
レーム同期信号を検出することができなかったことにな
るので、ステップＳ１５に進み、同期外れ処理が実行さ
れる。

【００２４】ステップＳ１７において、（ｎ＋３）番目
のフレーム同期信号が検出されたと判定された場合に
は、ステップＳ１９において、（ｎ＋４）番目のフレー
ム同期信号が検出されたか否かが判定される。（ｎ＋
４）番目のフレーム同期信号を検出することができなか
った場合には、ステップＳ２０に進み、（ｎ＋５）番目
のフレーム同期信号が検出されたか否かが判定される。
（ｎ＋５）番目のフレーム同期信号を検出することがで
きなかったと判定された場合には、ステップＳ１５に進
み、同期外れ処理が実行される。

【００２５】ステップＳ１９またはステップＳ２０にお
いて、フレーム同期信号が検出されたと判定された場合
には、ステップＳ１１に戻る。

【００２６】フレーム同期信号を２回連続して検出する
ことができなかった後、ステップＳ１３において、（ｎ
＋２）番目のフレーム同期信号を検出することができた
と判定された場合には、ステップＳ１７に進み、それ以
降の処理が実行される。３回連続してフレーム同期信号
を検出することができなかったと判定された後、ステッ
プＳ１４において、（ｎ＋３）番目のフレーム同期信号
を検出することができたと判定された場合には、ステッ
プＳ１８に進み、それ以降の処理が実行される。

【００２７】ステップＳ１８において、（ｎ＋４）番目
のフレーム同期信号を検出することができたと判定され
た場合には、ステップＳ２０に進み、それ以降の処理が
実行される。

【００２８】なお、フレーム同期が確立した後、フレー
ム同期が外れたことを検出するまでの保護動作は、前方
保護と称される。

【００２９】

【発明が解決しようとする課題】以上のように、１８８
バイトのＴＳパケットは、ＲＳ（２０４，１８８）の符
号化が行われ、さらに、内符号として、畳み込み符号化
やトレリス符号化が行われて、伝送路誤りに対する誤り
訂正ができるようになされている。一方、TMCC信号は、
伝送制御情報を受信側に伝達するために、主信号以上に
伝送路誤りに対する耐性が求められる。上記の提案方式
では、各種の変調方式の中で、伝送路誤りに対して最も
有利な変調方式であるBPSKを用いることで、この要求に
応えるようにしている。

【００３０】しかしながらBPSK変調だけでは十分な誤り
耐性を得ることはできず、TMCC信号に対してさらに強力
な誤り訂正処理が求められている。

【００３１】本発明はこのような状況に鑑みてなされた
ものであり、伝送路誤りに対する耐性をより高めるよう
にし、また、安定して、かつ、高速に、ＴＭＣＣ信号の
ような伝送系に係る制御信号を再生することができるよ
うなデジタル放送信号送信装置及び方法の提供を目的と
するものである。

【００３２】

【課題を解決するための手段】本発明に係るデジタル放
送信号送信装置及び方法によれば、トランスポートパケ
ットのペイロード部で主信号が伝送され、所定数のトラ
ンスポートパケットによりフレームが形成され、該フレ
ーム内のトランスポートパケットの同期部の少なくとも
一部が伝送系に係る制御信号とフレーム同期信号に置き
換えられ、この制御信号とフレーム同期信号とを、主信
号と時分割で、畳み込み符号化回路で畳み込み符号化
し、畳み込み符号化されたフレーム同期信号及び制御信
号を第１の変調方式で変調し、上記主信号を第２の変調
方式で変調して伝送する際に、上記主信号に対して第１
の誤り訂正符号を生成し、生成された上記第１の誤り訂
正符号化出力をインターリーブし、上記制御信号を複数
のフレーム分だけ集めた信号に対して第２の誤り訂正符
号を生成し、上記フレーム同期信号と、上記第２の誤り
訂正符号化工程により得られる１フレーム分の制御信号
又は第２の誤り訂正符号と、上記インターリーブ工程の
出力とを時分割で畳み込み符号化し、上記畳み込み符号
化工程の出力を上記第１又は第２の変調方式で変調する
ことにより、上述の課題を解決する。

【００３３】上記変調は、上記主信号を複数の変調方式
のいずれかによって変調可能とされており、上記制御信
号は上記主信号にかけられた変調方式を特定する情報を
含むことが挙げられる。

【００３４】

【発明の実施の形態】以下、本発明に係るデジタル放送
信号送信装置及び方法の好ましい実施の形態について、
図面を参照しながら説明する。

【００３５】図３は、本発明を適用したデジタル放送信
号送信装置の実施の形態の構成例を表している。メモリ
１には、伝送制御情報を含むTMCC信号が記憶されてい
る。同期レジスタ２には、フレーム同期信号が記憶され
ている。多重化回路３は、同期レジスタ２およびメモリ
１から後述する所定のタイミングで、フレーム同期信号
またはTMCC信号を読み出し、それらを多重化し、リード
ソロモン符号化回路４に出力している。

【００３６】リードソロモン符号化回路４は、多重化回
路３より入力されたフレーム同期信号とTMCC信号をＲＳ
（４８，３８）符号化してインタリーブ回路５に出力す
る。インタリーブ回路５は、リードソロモン符号化回路
４より入力された信号をインタリーブした後、多重化回
路９に出力している。インタリーブ回路５は、後段の畳
み込み符号化回路１０における誤りを分散し、受信側
で、ＲＳ復号することで、誤り訂正能力を向上させるも
のである。

【００３７】一方、低階層の画像信号ＬＱや高階層の画
像信号ＨＱの主信号を含むＴＳが、それぞれリードソロ
モン符号化回路６及び１３に入力されている。リードソ
ロモン符号化回路６及び１３では、ＴＳをリードソロモ
ン符号化し、メモリ７、１４にそれぞれ出力し、記憶さ
せるようになされている。なお、このとき、メモリ７、
１４には、ＴＳの同期バイトは書き込まれないようにな
されている。メモリ７、１４より読み出されたＴＳは、
それぞれインタリーブ回路８、１５によりインタリーブ
処理された後、多重化回路９に入力されている。

【００３８】多重化回路９は、インタリーブ回路５より
入力されたフレーム同期信号とTMCC信号を、インタリー
ブ回路８、１５から入力された主信号に、フレームを構
成するように多重化し、出力するようになされている。
フレームの構造は上述の図１と同様に最初にフレーム同
期信号とTMCC信号が配置され、その次に、低階層用の主
信号ＬＱが配置され、最後に高階層用の主信号ＨＱが配
置される。

【００３９】畳み込み符号化回路１０は、後述するよう
に多重化回路９より供給されたフレーム内のそれぞれの
信号に適合した畳み込み符号化処理を行い、マッピング
回路１１に出力するようになされている。マッピング回
路１１は、畳み込み符号化回路１０より供給された多重
化信号を、それぞれの信号に対応して、BPSK変調、QPSK
変調、または8PSK変調などの変調方式の信号点にマッピ
ングする処理を行う。

【００４０】図４乃至図６は、信号点のマッピングの様
子を表している。図４は、BPSK変調方式の場合、図５
は、QPSK変調方式の場合、そして図６は、8PSK変調方式
の場合のマッピングの信号点を表している。図４に示す
ように、BPSK変調方式の場合、１８０度の位相差を有す
る２つの信号点にマッピングが行われる。QPSK変調方式
の場合、図５に示すように、それぞれ９０度の位相差を
有する４個の信号点上にマッピングが行われる。また、
8PSK変調方式の場合、図６に示すように、それぞれ４５
度の位相差を有する８個の信号点上に、マッピングが行
われる。

【００４１】コントローラ１２は、多重化回路３、多重
化回路９、畳み込み符号化回路１０、およびマッピング
回路１１の動作を制御するようになされている。

【００４２】次に、その動作について説明する。リード
ソロモン符号化回路６及び１３に入力される信号は、図
７に示すように、先頭の１バイトが同期信号とされ、続
く１８７バイトが画像データで構成されたＴＳパケット
である。この画像データは、低階層用の画像データＬ
Ｑ、または高階層用の画像データＨＱとされている。低
階層用の画像データＬＱは、最低限の低品位の画像を再
生する場合に必要な画像データであり、高階層用の画像
データＨＱは、より高解像度の画像を再生する場合に必
要となる画像データである。リードソロモン符号化回路
６には１フレーム分として２つのパケットの低階層用の
画像データＬＱが供給され、リードソロモン符号化回路
１３には１フレーム分として４６個のパケットの高階層
用の画像データＨＱが供給される。

【００４３】リードソロモン符号化回路６、１３は、各
パケットに対して、ＲＳ（２０４，１８８）符号化処理
を行って、１６バイトのパリティを付加し、それぞれメ
モリ７、１４に供給し、記憶させる。ただし、このと
き、メモリ７、１４には、各パケットの１バイトの同期
信号は書き込まれない。メモリ７、１４に書き込まれた
画像信号は、インタリーブ回路８、１５により読み出さ
れ、所定のインタリーブ処理が施された後、多重化回路
９に供給される。

【００４４】一方、メモリ１には、伝送制御情報を含む
TMCC信号が供給され、記憶される。多重化回路３は、コ
ントローラ１２からの制御のもとに、同期レジスタ２に
記憶されているフレーム同期信号と、メモリ１に記憶さ
れているTMCC信号を、所定のタイミングで読み出し、多
重化し、リードソロモン符号化回路４に出力する。フレ
ーム同期信号は、２バイトにより構成されており、多重
化回路３は、２バイトのフレーム同期信号を読み出した
後、メモリ１から１０バイトのTMCC信号を読み出し、リ
ードソロモン符号化回路４に出力する処理を、フレーム
単位で繰り返し実行する。即ち、この構成例において
は、１フレームにおいて、２バイトのフレーム同期信号
と、１０バイトのTMCC信号とが伝送されるようになされ
ている。リードソロモン符号化回路４は、ＲＳ（４８，
３８）の符号化処理を行い、多重化回路３より供給され
る３フレーム分のデータに対して１フレーム分のパリテ
ィを付加する。

【００４５】ところで、上述した図１の構成例の場合、
フレーム当たり１９２シンボル（１９２ビット）のBPSK
シンボルが、フレーム同期信号とTMCC信号に割り当てら
れている。すなわち、図１におけるBPSKマッピング回路
８２の出力の段階におけるフレーム当たりのシンボル数
は１９２シンボルとなっている。このフレーム同期信号
とＴＭＣＣ信号に割り当てられるフレーム当りのシンボ
ル数は本発明を実施する場合でも変わらない。つまり畳
み込み符号化回路１０において、フレーム同期信号とTM
CC信号の両方に、符号化率が１／２の畳み込み符号化処
理を行うので、畳み込み符号化処理を行う前の段階にお
いて、１フレーム当りにフレーム同期信号とTMCC信号に
割当可能な情報量は、９６（＝１９２／２）ビット、即
ち１２バイト（内訳は、上述のようにフレーム同期信号
が２バイトで、ＴＭＣＣ信号が１０バイトである）とな
る。リードソロモン符号化回路４は、多重化回路３より
供給される３フレーム分のデータに対して１フレーム分
のパリティを付加し、合計４フレーム分のデータ（４８
バイトのデータ）で、リードソロモン符号を構成する処
理を行う。

【００４６】即ち、フレーム当たり、２バイトのフレー
ム同期信号と１０バイトのTMCC信号からなる信号を、３
フレーム分（３６バイト分）集め、さらに、これに、第
４フレームの２バイトのフレーム同期信号を加えた３８
（＝３６＋２）バイトの情報に対して、１０バイトのパ
リティを付加し、ＲＳ（４８，３８）の符号化を行う。
これにより、リードソロモン符号化回路４の出力は、図
８の（Ａ）に示すようになる。その結果、４フレームで
３０バイト（２４０ビット）のTMCC信号を伝送すること
ができる。

【００４７】なお、この構成例では、フレーム同期信号
とTMCC信号の両方に対してリードソロモン符号化を行う
ようにしたが、TMCC信号に対してのみ、リードソロモン
符号化を行うようにしても良い。この場合、ＲＳ（４
０，３０）符号化が行われることになる。

【００４８】インタリーブ回路５は、リードソロモン符
号化回路４より供給された信号（図８の（Ａ））に対し
て、所定のインタリーブ処理を施し、多重化回路９に出
力する。この信号は、図８の（Ｂ）に示すように、２バ
イトの同期信号の位置は変更されないが、TMCC信号とパ
リティが、所定の位置にインタリーブされた信号とな
る。

【００４９】図９は、インタリーブ回路５の構成例を表
している。このインタリーブ回路５は畳み込み型とさ
れ、この構成例においては、入力された信号が、スイッ
チ３１により、接点３１−１乃至３１−６のいずれかに
入力され、接点３２−１乃至３２−６から、スイッチ３
２を介して出力されるようになされている。接点３１−
１と３２−１は、直接接続され、接点３１−２と接点３
２−２の間には、遅延ユニット３３−１が挿入されてい
る。接点３１−３と接点３２−３の間には、遅延ユニッ
ト３３−２，３３−３が挿入され、接点３１−４と接点
３２−４の間には、遅延ユニット３３−４乃至３３−６
が挿入され、接点３１−５と接点３２−５の間には、遅
延ユニット３３−７乃至３３−１０が挿入され、接点３
１−６と接点３２−６の間には、遅延ユニット３３−１
１乃至３３−１５が挿入されている。尚、各遅延ユニッ
トは８バイト分の遅延を与えるように構成されている。

【００５０】そして、スイッチ３１とスイッチ３２は、
それぞれ同期して、２バイト毎に対応する接点に切り替
えられるようになされている。

【００５１】リードソロモン符号化回路４から、２バイ
トのフレーム同期信号が入力されるタイミングのとき、
スイッチ３１，３２は、図９において最も上側の接点３
１−１，３２−１に切り替えられる。従って、フレーム
同期信号は、遅延されることなく（インタリーブされる
ことなく）、そのまま出力される。

【００５２】これに対して、フレーム同期信号に続く１
０バイトのTMCC信号が入力されたとき、スイッチ３１，
３２は、図９において、上から２番目乃至最も下側の接
点に、２バイト毎に、順次切り替えられる。その結果、
１０バイトのTMCC信号のうち、最初の２バイトの信号
は、遅延ユニット、１個分（８バイト）の遅延を受け、
第２番目の２バイトのTMCC信号は、遅延ユニット２個分
（１６バイト）の遅延を受ける。以下同様に、第３番目
乃至第５番目の２バイトのTMCC信号は、それぞれ遅延ユ
ニット３個分（２４バイト）、４個分（３２バイト）、
または５個分（４０バイト）の遅延を受けて出力され
る。

【００５３】フレーム同期信号は、インタリーブ回路５
のインタリーブ処理によって、その位置が変化しないよ
うにする必要がある。インタリーブ回路５を畳み込み型
のインタリーブ回路とすると、同期信号の位置を保存す
ることが容易となるばかりでなく、回路規模もブロック
型のインタリーブ回路とする場合に較べ、小さくするこ
とができる。

【００５４】インタリーブ回路５のスイッチ３１，３２
の切り替えをバイト単位で行うようにした方が、バース
ト的なエラーを、より効率的に分散することが可能とな
る。しかしながら、そのようにすると、ハードウェアが
大きくなる。そこで、より小さいハードウェアで、同期
信号の位置を変化させることなく、インタリーブを行う
ようにするには、２バイト単位で、インタリーブを行う
ようにするのが好ましい。

【００５５】多重化回路９は、インタリーブ回路８およ
び１５より供給される１フレーム分（４８パケット分）
の主信号の先頭に、インタリーブ回路５より供給される
１フレーム分のフレーム同期信号とTMCC信号とを、図１
０に示すように多重化し、畳み込み符号化回路１０に出
力する。

【００５６】畳み込み符号化回路１０は、コントローラ
１２の制御のもと、多重化回路９からフレーム同期信号
又はTMCC信号が入力されたとき、これを符号化率１／２
のBPSKで伝送させるため、符号化率１／２の畳み込み符
号化処理を行う。畳み込み符号化回路１０は、多重化回
路９から供給されてきた主信号が、高階層用の画像信号
ＨＱである場合、主信号を符号化率２／３でトレリス符
号化する。この場合、プラグマティックTC８PSKで伝送
するとき、多重回路９からの入力を２ビット並列に変換
し、このうちの１ビットは、そのままとし、他の１ビッ
トは、符号化率１／２で畳み込み符号化して２ビットの
符号を得る。そして、合計３ビットの出力を並列にし
て、マッピング回路１１に出力する。

【００５７】主信号が低階層用の画像信号ＬＱである場
合、符号化率３／４のQPSKで伝送するために、畳み込み
符号化回路１０は、符号化率１／２の畳み込み符号化処
理を行った後、パンクチャリング処理にて、符号化率を
３／４に変更し、そのデータをマッピング回路１１に出
力する。

【００５８】図１１は、畳み込み符号化回路１０のフレ
ーム同期信号とTMCC信号を畳み込み符号化する場合の構
成例を表している。この構成例においては、シフトレジ
スタ６１乃至６６が、多重化回路９より入力されたデー
タを順次後段に出力するようになされている。排他的論
理和回路６７は、シフトレジスタ６１への入力と出力の
排他的論理和を演算し、排他的論理和回路６８は、排他
的論理和回路６７の出力と、シフトレジスタ６２の出力
の排他的論理和を演算し、排他的論理和回路６９は、排
他的論理和回路６８の出力と、シフトレジスタ６３の出
力の排他的論理和を演算するようになされている。排他
的論理和回路７０は、排他的論理和回路６９の出力と、
シフトレジスタ６６の出力の排他的論理和を演算し、出
力するようになされている。

【００５９】排他的論理和回路７１は、シフトレジスタ
６１への入力と、シフトレジスタ６２の出力の排他的論
理和を演算し、排他的論理和回路７２は、排他的論理和
回路７１の出力と、シフトレジスタ６３の出力の排他的
論理和を演算し、排他的論理和回路７３は、排他的論理
和回路７２の出力と、シフトレジスタ６５の出力の排他
的論理和を演算し、さらに、排他的論理和回路７４は、
排他的論理和回路７３の出力と、シフトレジスタ６６の
出力の排他的論理和を演算するようになされている。

【００６０】この畳み込み符号化回路１０においては、
入力されたデータが１ビットずつシフトレジスタ６１乃
至６６により順次後段に移送されると、排他的論理和回
路６７乃至７４により、各タイミングにおいて、排他的
論理和が演算される。その結果、入力１ビットに対し
て、排他的論理和回路７０と排他的論理和回路７４よ
り、２ビットのデータが出力される（符号化率１／
２）。

【００６１】フレーム同期信号が１６ビットで構成され
ているものとすると、１６ビットのうちの最初の６ビッ
トのデータが、シフトレジスタ６１乃至６６に保持され
た状態の場合、排他的論理和回路６７，７１には、第７
ビット目のデータが入力されるので、フレーム同期信号
は、ユニークなデータであり、任意に変化するデータで
はないから、このとき、排他的論理和回路７０と７４よ
り出力されるデータは、一義的に決定される。排他的論
理和回路７０と７４より出力されるデータが一義的に決
定されるのは、シフトレジスタ６１乃至６６に、１６ビ
ットのフレーム同期信号のうちの最後から７番目乃至最
後から２番目のビットが保持され、最後のビットが排他
的論理和回路６７，７１に入力される状態までである。

【００６２】マッピング回路１１では、コントローラ１
２の制御のもと、BPSK変調する場合（入力されたのがフ
レーム同期信号とTMCC信号である場合）、信号点を図４
に示すようにマッピングし、QPSK変調する場合（入力さ
れたのが低階層用の画像信号ＬＱである場合）、信号点
を図５に示すようにマッピングし、また、8PSK変調を行
う場合（入力されたのが高階層用の画像信号ＨＱである
場合）、信号点を図６に示すようにマッピングする。

【００６３】畳み込み符号化回路１０の畳み込み符号化
処理の結果、２バイトのフレーム同期信号と１０バイト
のTMCC信号は、図８の（Ｃ）に示すように、３２ビット
（４バイト）のフレーム同期信号と、１６０ビット（２
０バイト）のTMCC信号となる。この図８の（Ｃ）は、畳
み込み符号として、拘束長が７で、符号化率が１／２の
場合を示している。

【００６４】以上のように、インタリーブ回路５によ
り、誤りを十分分散させるようにするとともに、畳み込
み符号とＲＳ符号の連接符号化を施したTMCC信号を、BP
SKという変調方式で変調することで、伝送誤りに対し
て、より強力な耐性を持たせることが可能となる。

【００６５】ところで、TMCC信号に含まれる主信号の伝
送制御信号は、その内容が、頻繁に変更されるものでは
ない。しかしながら、受信装置においては、TMCC信号を
復号して得られる伝送制御信号から主信号の変調方式や
符号化率を知ることができるので、電源投入時や選局時
には、速やかに、このTMCC信号を受信、復調する必要が
ある。即ち、送信装置側においては、TMCC信号は、さほ
ど頻繁に送出する必要はないが、受信装置側において
は、TMCC信号を受信するまで、主信号を受信することが
できないので、その待ち時間を、できるだけ短くできる
ように、比較的頻繁に受信できることが好ましい。そこ
で、TMCC信号の送出は、受信装置の待ち時間が長くなら
ない範囲で、その送出頻度を少なくするようにすること
が好ましい。

【００６６】図１２は、受信装置の構成例を表してい
る。所定の伝送路を介して伝送されてきた変調信号は、
フレーム同期検出回路４１と、デマッピング回路４３に
入力されるようになされている。フレーム同期検出回路
４１は、入力された信号からフレーム同期信号を検出
し、その検出結果を、デマッピング回路４３とビタビ復
号回路４４に出力している。位相検出回路４２は、フレ
ーム同期検出回路４１の出力から、信号点の位相情報を
検出し、その検出結果をデマッピング回路４３に出力し
ている。デマッピング回路４３は、TMCCデコーダ４７ま
たはフレーム同期検出回路４１の出力に基づいて信号点
を検出し、その信号点に対応するメトリックを発生し
て、ビタビ復号回路４４に出力している。TMCCデコーダ
４７は、入力されたTMCC信号を復調（デコード）し、復
調した結果（変調方式や符号化率）をデマッピング回路
４３とビタビ復号回路４４に出力している。

【００６７】ビタビ復号回路４４は、デマッピング回路
４３からの信号を、TMCCデコーダ４７またはフレーム同
期検出回路４１の出力に基づいてビタビ復号する。ビタ
ビ復号回路４４は、フレーム同期信号に続く、BPSK信号
（フレーム同期信号とTMCC信号）の復調信号に対して、
畳み込み復号化処理を行い、デインタリーブ回路４５に
出力している。デインタリーブ回路４５は、図３におけ
るインタリーブ回路５の畳み込みインタリーブに対応す
るデインタリーブ処理を行う回路である。リードソロモ
ン復号回路４６は、デインタリーブ回路４５より入力さ
れるＲＳ（４８，３８）符号を復号し、その復号結果
を、TMCCデコーダ４７及びフレーム同期判定回路５４に
出力している。

【００６８】デインタリーブ回路４８とデインタリーブ
回路５１は、ビタビ復号回路４４より供給される低階層
用の画像信号ＬＱまたは高階層用の画像信号ＨＱを、そ
れぞれ図３に示すインタリーブ回路８、１５のインタリ
ーブ処理に対応してデインタリーブする。リードソロモ
ン復号回路４９，５２は、それぞれデインタリーブ回路
４８，５１の出力を、図３のリードソロモン符号化回路
６、１３に対応して、ＲＳ（２０４，１８８）符号の復
号処理を行う。ＴＳ同期バイトレジスタ５３は、ＴＳの
各パケットに付加する同期バイトを記憶しており、多重
化回路５０は、リードソロモン復号回路４９または５２
から出力されたＴＳのパケットに、ＴＳ同期バイトレジ
スタ５３から読み出された同期バイトを付加する。

【００６９】図１２の受信装置において、フレーム同期
検出回路４１には、フレーム同期信号だけではなく、主
信号も入力されてくる。上述したように、フレーム同期
信号が１６ビットであるとすると、このフレーム同期信
号は、送信装置の畳み込み符号化回路１０により、３２
ビットのデータに変換されている。フレーム同期信号の
長さ（ビット数）は、畳み込み符号化回路１０の拘束長
（畳み込み演算に最低限必要なビット数であり、図１１
の例の場合、拘束長は７となる）より長いビット数に設
定されているので、畳み込み符号化回路１０のレジスタ
６１乃至６６の全てに、ユニークなフレーム同期信号の
ビットが保持され、さらに、排他的論理和回路６７，７
１への入力も、フレーム同期信号を構成するビットであ
る状態が発生する。この状態のとき、畳み込み符号化に
用いられるデータが全てフレーム同期信号のビットで構
成されるので、畳み込み演算の結果得られるデータも、
ユニークなデータとなる。

【００７０】すなわち、図１３に示すように、図１１の
畳み込み符号化回路１０のシフトレジスタ６１に、フレ
ーム同期信号の第１ビットが入力されたとしても（タイ
ミングｔ１）、その状態においては、後段のシフトレジ
スタ６２乃至６６に、それ以前のデータ（フレーム同期
信号以外のデータＡ〜Ｅ）が保持されているので、排他
的論理和回路７０，７４より出力されるデータは、一義
的には定まらない。フレーム同期信号の第１ビットがシ
フトレジスタ６６に保持され、シフトレジスタ６１に第
６ビットが保持され、排他的論理和回路６７，７１に第
７ビットが供給される状態になって（タイミングｔ６）
初めて、排他的論理和回路７０，７４より出力されるデ
ータは、フレーム同期信号に対応したユニークな値とな
る。

【００７１】以下、同様に、排他的論理和回路７０，７
４の出力は、フレーム同期信号の第１０ビットがシフト
レジスタ６６に保持され、シフトレジスタ６１に第１５
ビットが保持され、排他的論理和回路６７，７１にフレ
ーム同期信号の第１６ビットが入力される状態（タイミ
ングｔ１５）となるまで、ユニークな値となる。シフト
レジスタ６１にフレーム同期信号の第１６ビットが保持
された状態（タイミングｔ１６）になると、排他的論理
和回路６７，７１にフレーム同期信号に続く次のデータ
ａが入力されるので、以後、排他的論理和回路７０，７
４より出力されるデータは、一義的には定まらないこと
になる。

【００７２】フレーム同期検出回路４１は、排他的論理
和回路６７，７１にフレーム同期信号の第７ビットが入
力された状態から、排他的論理和回路６７，７１にフレ
ーム同期信号の第１６ビットが入力された状態になるま
での期間に、排他的論理和回路７０，７４より発生され
るユニークなパターンを検出することで、フレーム同期
信号を検出する。

【００７３】フレーム同期信号の位置が判れば、信号点
の絶対的な位相を検出することができる。そこで、位相
検出回路４２は、このフレーム同期検出回路４１の出力
する検出結果から、信号点の絶対位相を検出する。これ
により、再生搬送波の位相の不確定性が除去される。

【００７４】デマッピング回路４３は、フレーム同期検
出回路４１から入力される検出信号を基準にして、フレ
ーム同期信号に続く信号をBPSK変調された信号として、
図４に示す原理に従ってデマッピング処理を行い、対応
するメトリックをビタビ復号回路４４に出力する。ビタ
ビ復号回路４４は、フレーム同期検出回路４１から入力
される検出信号を基準にして、フレーム同期信号に続く
信号を、１／２畳み込み符号化されているものとして、
これをビタビ復号する。

【００７５】ビタビ復号回路４４が出力するフレーム同
期信号とTMCC信号を含む畳み込み復号された信号は、デ
インタリーブ回路４５に入力され、デインタリーブされ
る。デインタリーブ回路４５の出力は、リードソロモン
復号回路４６に入力され、リードソロモン復号され、伝
送誤りが訂正される。リードソロモン復号回路４６の出
力は、TMCCデコーダ４７及びフレーム同期判定回路５４
に供給される。

【００７６】TMCCデコーダ４７は、入力された信号か
ら、TMCC信号をデコードし、続く主信号の変調方式や符
号化率などの伝送制御情報を抽出する。そして、抽出し
た結果をデマッピング回路４３とビタビ復号回路４４に
出力する。デマッピング回路４３とビタビ復号回路４４
は、以後、入力される主信号をTMCCデコーダ４７からの
伝送制御情報に対応して処理する。

【００７７】デマッピング回路４３は、TMCC信号の次に
供給される主信号をTMCCデコーダ４７からの伝送制御情
報に対応して、デマッピング処理する。即ち、入力され
る主信号が、QPSK変調されている場合には、図５に示す
原理に従ってデマッピング処理を行い、TC8PSK変調され
ている場合には、図６に示す原理に従って、デマッピン
グ処理を行う。

【００７８】例えば、デマッピング回路４３は、低階層
用の画像信号ＬＱに対しては、QPSK変調方式におけるデ
マッピング処理を行い、高階層用の画像信号ＨＱに対し
ては、TC8PSKのデマッピング処理を行う。

【００７９】デマッピング回路４３の出力するメトリッ
クは、ビタビ復号回路４４に入力される。ビタビ復号回
路４４は、TMCCデコーダ４７の出力する伝送制御信号に
対応して、畳み込み復号処理を行う。例えば、低階層用
の画像信号ＬＱに対しては、デパンクチャリング処理と
符号化率１／２の畳み込み処理に対する復号処理を行
い、高階層用の画像信号ＨＱに対しては、符号化率２／
３のトレリス復号化処理を行う。

【００８０】ビタビ復号化回路４４の出力する主信号の
復調信号は、デインタリーブ回路４８，５１に入力さ
れ、デインタリーブされる。デインタリーブ回路４８，
５１の出力は、リードソロモン復号化回路４９，５２に
入力される。リードソロモン復号化回路４９，５２は、
ＲＳ（２０４，１８８）符号の復号処理を行う。多重化
回路５０は、リードソロモン復号回路４９または５２よ
り読み出された、各フレームの各パケットの先頭のTMCC
信号が配置されていた位置に、ＴＳ同期バイトレジスタ
５３に保持されている同期バイトを多重化する。これに
より、図７に示したようなもとのＴＳパケットが得られ
る。

【００８１】次に、フレーム同期信号の保護処理につい
て説明する。フレーム同期検出回路４１は、フレーム同
期信号を検出して、図１４のステップＳ３１乃至ステッ
プＳ４０に示すように、フレーム同期信号の後方保護処
理を行う。このステップＳ３１乃至ステップＳ４０の処
理は、図２におけるステップＳ１乃至ステップＳ１０の
処理と同様の処理であるので、その説明は省略する。

【００８２】そして、ステップＳ３５において、同期確
立処理が行われた後、フレーム同期判定回路５４は、ス
テップＳ４１において、リードソロモン復号回路４６の
出力からフレーム同期信号を検出し、フレーム同期判定
処理を行う。リードソロモン復号回路４６の出力する信
号は、ビタビ復号回路４４により、フレーム同期信号が
畳み込み復号された後の信号であるので、伝送路上の誤
りは、既に訂正されている。従って、図２におけるステ
ップＳ１１乃至ステップＳ１５に示したような前方保護
動作は、この発明の実施の形態においては不要となり、
フレーム同期判定回路５４は、リードソロモン復号回路
４６の出力から、１回でもフレーム同期信号を検出する
ことができなかった場合には、直ちにフレーム同期外れ
になったものと判定する。

【００８３】次に、他の具体例について説明する。ＢＳ
デジタル放送においては、１チャンネルで、いわゆるハ
イビジョンに代表される高品位のテレビジョン信号の２
つのプログラムを伝送することができるようにし、ま
た、電界強度の減衰時においても、信頼性のある伝送を
行うことができるようにするために、主信号の伝送方式
として、TC８PSK（ｒ＝２／３）（ｒは符号化率を表
す），QPSK（ｒ＝３／４），QPSK（ｒ＝１／２），BPSK
（ｒ＝１／２）などの伝送方式を、事業者が選択するこ
とができるようになっている。このため、どの方式が採
用されているかを、TMCC信号として受信装置側に、上述
したようにして、伝送することができる。

【００８４】上述したように、TMCC信号は、BPSK（ｒ＝
１／２）で伝送されるが、主信号は、高品位テレビジョ
ン信号を伝送することを想定すると、TC８PSK（ｒ＝２
／３）で伝送される可能性が高い。衛星放送の性質上、
地域毎に気象条件が異なるので、受信Ｃ／Ｎは、所定の
地域では極端に低下していることも考えられる。このよ
うな状況下においても、TMCC信号を確実に送受信できる
ようにする必要がある。

【００８５】一般的に伝送方式が切り替わると、ビタビ
復号回路４４で定義するブランチメトリックが異なるも
のとなる。ビタビ復号回路４４においては、ブランチメ
トリックを累積したステートメトリックの値に対応し
て、パス制御を行っており、伝送方式が切り替わると、
それまで蓄積してきたステートメトリックに対して、切
り替わり後のブランチメトリックが累積することにな
り、そのステートメトリックにより、パス制御が行われ
ると、誤りが伝搬するおそれがある。特に、BPSKから8P
SKへの変化のように、多値化レベルの数が急激に変化し
た場合、このような影響が著しく現れることになる。

【００８６】そこで、この誤りの伝搬を断ち切るため
に、いわゆる終結処理を行うことが考えられる。この終
結処理とは、特定（既知）のパターンを伝送データに挿
入することを意味する。終結処理のための特定パターン
は、情報を担っているわけではないので、その部分が誤
ったとしても、情報が失われることがなく、これは、所
定の伝送方式から他の伝送方式へ切り替わるときの緩衝
用のビット系列としてとらえることができる。

【００８７】そこで、図１５の（Ａ）から図１５の
（Ｂ）に示すように、TMCC信号の先頭（主信号（ペイロ
ード）とTMCC信号との間）にフレーム同期信号（TAB1）
を挿入するだけでなく、TMCC信号の後方（TMCC信号と次
の主信号との間）にも終結処理のための所定のパターン
の信号（TAB2）を挿入する。この場合の後方の信号TAB
２の長さは、フレーム同期信号（TAB1）に対応して、例
えば２バイトとする。この信号は、フレーム同期信号と
ともに、同期レジスタ２（図３）に予め記憶しておき、
適宜、そこから読み出すようにする。

【００８８】なお、図１５の（Ａ）から図１５の（Ｃ）
においては、図１５の（Ａ）に示される入力ビット系列
が図１５の（Ｂ）に示される畳み込み符号化回路１０に
入力し、この畳み込み負号か回路１０から図１５の
（Ｃ）に示される出力ビット系列が出力されるものであ
る。

【００８９】畳み込み符号を終結するには、その拘束長
より１だけ小さい既知のビット系列を挿入すれば良い。
すなわち、図３の実施の形態の場合、畳み込み符号化回
路１０は、その拘束長が７とされているため、終結処理
のための符号としては、既知の６ビットの符号列を挿入
すればよいが、さらに長い既知のビット系列を挿入する
と、拘束長以上の符号化出力は、上述したように特定の
パターンとなる。例えば図１５の（Ａ）に示すように、
TMCC信号の前に２バイトのフレーム同期信号を挿入した
とすると、図１５の（Ｃ）に示すように、畳み込み符号
化回路１０の出力ビット系列の１２ビット（１２シンボ
ル）は、不定のパターンとなるが、続く２０ビット（２
０シンボル）のパターンは、特定パターンとなる。図３
の実施の形態においては、フレーム同期検出回路４１に
おいて、この特定パターンをフレーム同期信号として検
出した。

【００９０】図１５の（Ａ）に示すように、TMCC信号の
後方にも、例えば２バイトの終結処理のための信号を付
加するようにすると、その畳み込み符号化回路１０の出
力の対応する４バイトの信号のうち、１２ビット（１２
シンボル）は、不定パターンとなり、続く２０ビット
（２０シンボル）は、特定パターンとなる。この特定パ
ターンとして、スーパーフレームのフレーム番号を伝送
することができる。スーパーフレームとは、８フレーム
により構成されるものであり、その８個のフレームのう
ちの何番目のフレームであるのかを表す（位置を表す）
フレーム番号を、TMCC信号の後方の特定パターンの信号
として伝送することができる。

【００９１】この場合、フレーム同期検出回路４１にお
いては、上述した場合と同様に、TMCC信号の前側の４バ
イトの信号をフレーム同期信号として検出するようにし
てもよいが、後ろ側の４バイトの信号、またはその両方
を、フレーム同期信号として検出するようにしてもよ
い。

【００９２】このようにすると、誤りの伝搬を緩和する
ための終結処理を行うことができるだけでなく、これら
の信号をフレーム同期信号またはフレーム番号として利
用することができる。

【００９３】さらに、この例の場合、TMCC信号の前の４
バイトの信号と後ろの４バイトの信号のいずれもが、マ
ッピング回路１１によりBPSK変調される。畳み込み符号
の終結処理の観点からすれば、終結対象とされる信号と
同一の変調方式による終結処理が行われるのが一般的で
ある。例えば、図１５の（Ａ）から図１５の（Ｃ）に示
すように、TMCC信号の前に付加する４バイトの信号は、
主信号（ペイロード）の畳み込み符号を終結させるもの
であるので、主信号と同様に、例えば8PSK変調されるの
が一般的である。

【００９４】しかしながら、Ｃ／Ｎが同一である場合、
8PSK（ｒ＝２／３）のブランチメトリックに較べて、BP
SK（ｒ＝１／２）のブランチメトリックの方が信頼性が
高い。また、BPSK（ｒ＝１／２）で伝送されるTMCC信号
の信頼性を向上する観点からすれば、少しでもパス制御
を行うステートメトリックの信頼性を向上しておく必要
があり、この点からいっても、畳み込み符号の終結処理
をBPSK（ｒ＝１／２）で行う方が有利となる。そこで、
本実施の形態においては、TMCC信号の終結処理を、TMCC
信号と同一のBPSK（ｒ＝１／２）で変調された後方の４
バイトの信号により行うとともに、主信号（ペイロー
ド）の終結処理も、主信号の変調方式である8PSK（ｒ＝
２／３）ではなく、TMCC信号の変調方式であるBPSK（ｒ
＝１／２）で変調された、その後方の４バイトの信号
（TMCC信号の前方の４バイトの信号）で行なうようにす
る。

【００９５】従って、受信装置においては、デマッピン
グ回路４３により、TMCC信号と、その前方と後方の４バ
イトの信号がBPSK復調される。

【００９６】図１５の（Ａ）から図１５の（Ｃ）に示す
ように、TMCC信号の前方のTAB1には、入力系列Ｉ１が配
置され、TMCC信号の後方のTAB2には、入力系列Ｉ１，Ｉ
２またはＩ３が配置される。

【００９７】このとき、畳み込み符号化回路１０は、TM
CC信号の前方のTAB1において、特定パターンＷ１を、ま
た、TMCC信号の後方のTAB2において、Ｗ１，Ｗ２または
Ｗ３を、それぞれ出力する。

【００９８】ところで、図１２に示した受信装置のフレ
ーム同期検出回路４１において、フレーム同期信号を検
出する場合、特定パターン（フレーム同期信号）の自己
相関関数がインパルス的になっていることが好ましい。
自己相関関数は、次式で定義される。

【００９９】

【数１】

【０１００】上記式において、Ｃ（ｔ）は、符号出力系
列の特定パターン（畳み込み符号化回路１０による畳み
込み符号化後の特定パターン）Ｗ１であり、Ｃ（０）が
Ｗ１のMSB、Ｃ（１９）がＷ１のLSBである。また、ｔ
は、０乃至１９のいずれかの値であり、ｔ，ｔ−τが０
乃至１９の範囲を超えるとき、上記式における（２×Ｃ
（ｔ）−１）×（２×Ｃ（ｔ−τ）−１）の値は、０と
なる。

【０１０１】特定パターンＷ１として、０ｘＤ４３９Ｂ
を用い、Ｗ２として、０ｘ０Ｂ６７７を用い、Ｗ３とし
て、０ｘ５７８ＤＢを用いることができる。

【０１０２】特定パターンＷ１として、０ｘＤ４３９Ｂ
を用いると、Ｒ（０）＝２０、かつ、｜Ｒ（τ）｜≦３
（τ≠０）となり、インパルス的な自己相関特性が実現
される。特定パターンＷ２，Ｗ３として、それぞれ０ｘ
０Ｂ６７７または０ｘ５７８ＤＢを用いた場合にも、同
様に、インパルス的な自己相関特性を実現することがで
きる。

【０１０３】畳み込み符号化回路１０より出力される特
定パターンがＷ１，Ｗ２，Ｗ３であるとき、そこに入力
される入力系列のパターンＩ１，Ｉ２，Ｉ３に関して
も、自己相関特性がインパルス的であることが好まし
い。この場合においては、自己相関関数は、次式で定義
される。

【０１０４】

【数２】

【０１０５】ここで、Ｉ（ｔ）は、Ｗ１に対応する入力
系列であり、Ｉ（０）がＩ１のMSB、Ｉ（１５）がＩ１
のLSBである。ｔは、０乃至１５の値を取る。ｔとｔ−
τが０乃至１５の範囲を超えるとき、上記した（２×Ｉ
（ｔ）−１）×（２×Ｉ（ｔ−τ）−１）の値は、０と
なる。

【０１０６】特定パターンＷ１に対応する入力系列Ｉ１
に関しては、Ｒ（０）＝１６となり、かつ、｜Ｒ（τ）
｜≦３（τ≠０）となり、インパルス的な自己相関特性
が実現される。

【０１０７】特定パターンＷ２に対応する入力系列Ｉ２
に関しては、Ｒ（０）＝１６となり、かつ、｜Ｒ（τ）
｜≦５（τ≠０）となる。さらに、特定パターンＷ３に
対応する入力系列Ｉ３に関しては、Ｒ（０）＝１６とな
り、かつ、｜Ｒ（τ）｜≦７（τ≠０）となり、やは
り、良好な自己相関特性を実現することができる。

【０１０８】特定パターンＷ１が０ｘＤ４３９Ｂである
とき、受信装置のフレーム同期検出回路４１は、例えば
この特定パターン０ｘＤ４３９Ｂ（＝１１０１０１００
００１１１００１１０１１）を検出ウインドウとして、
その値と、入力された２０ビットのデータとを、各ビッ
ト毎に、排他的論理和演算する。２０ビットの対応する
ビットが同一であれば、各ビット毎の排他的論理和の演
算値は、０となり、異なれば、１となる。２０ビットの
排他的論理和の演算値の総和が相関値となり、検出ウイ
ンドウと同一のデータが入力されたとき、相関値は、０
となり、その他のデータが入力された場合には、０より
充分大きな値となる。これにより、フレーム同期信号
（特定パターンＷ１（０ｘＤ４３９Ｂ））を検出するこ
とができる。

【０１０９】特定パターンＷ１（０ｘＤ４３９Ｂ）に対
応する入力系列Ｉ１（０ｘ０３２Ｅ）（＝００００００
１１００１０１１１０）は、先頭の６ビットが０となっ
ており、これにより、畳み込み符号化回路１０を初期化
することができる。すなわち、この６ビットの０がシフ
トレジスタ６１乃至６６（図１１）に保持され、前の符
号系列を終端させることができる。このことは、入力符
号系列を０で終端することをも意味する。その結果、送
信装置と受信装置の構成を簡略化することが可能とな
る。

【０１１０】また、特定パターンＷ２（０ｘ０Ｂ６７
７）に対応する入力系列０ｘＡ３４０（＝１０１０００
１１０１００００００）と、特定パターンＷ３（０ｘ５
７８ＤＢ）に対応する入力系列０ｘ７８Ｃ０（＝０１１
１１０００１１００００００）は、いずれも最後の６ビ
ットが０となっており、この場合においても、畳み込み
符号化回路１０において、前の符号系列を終端すること
ができる。また、このことは、TMCC信号を終端し、か
つ、次の符号を初期化することを意味する。従って、こ
のことからも、送信装置と受信装置の構成を簡略化する
ことができる。

【０１１１】図１６は、特定パターンＷ１乃至Ｗ３を、
スーパーフレームを基準として、周期的に配置する例を
示している。この例においては、フレーム１において
は、TMCC信号の前方にはＷ１が、後方にはＷ２が配置さ
れ、続くフレーム２乃至フレーム８においては、TMCC信
号の前方にＷ１が配置され、後方にＷ３が配置されてい
る。このように配置すると、スーパーフレームを検出す
ることが可能となる。図１７のフローチャートは、この
場合の処理を表している。

【０１１２】すなわち、最初に、ステップＳ６１におい
て、各フレームのTMCC信号の前方に配置されている特定
パターンＷ１の相関を用いて、受信装置の同調のための
周波数の調整が行われる。すなわち、特定パターンＷ１
の相関値が、最も良好となるように、クロックが生成さ
れ、フレーム同期が取られるように制御される。

【０１１３】次に、ステップＳ６２においては、特定パ
ターンＷ１が検出された位置からTMCC信号の長さだけ後
ろの位置に位置する信号が、特定パターンＷ２として検
出される。図１６に示すように、この特定パターンＷ２
は、スーパーフレームの先頭のフレームにだけ配置さ
れ、残りの７フレームには、特定パターンＷ３が配置さ
れている。従って、特定パターンＷ２が検出されたフレ
ームが、スーパーフレームの先頭のフレームとして検出
される。

【０１１４】次に、ステップＳ６３において、フレーム
同期保護が行われ、同期状態の場合には、フレーム同期
保護処理が繰り返し実行され、フレーム同期保護が外れ
た場合には、ステップＳ６１に戻り、それ以降の処理が
繰り返し実行される。

【０１１５】上述したように、TMCC信号の後方の特定パ
ターンＷ２またはＷ３の入力系列Ｉ２またはＩ３の最後
の６ビットは、全て０である。そこで、図１８Ａ、及び
この図１８Ａの一部を拡大した図１８Ｂに示すように、
主信号（ペイロード）の畳み込み符号化回路１０は、TM
CC信号の内容に拘らず、００００００で初期化された状
態から、主信号を符号化することができる。また、主信
号（ペイロード）の符号化が終了した後には、TMCC信号
に先立って入力される特定パターンＷ１の入力系列Ｉ１
の先頭に６ビットの０が配置されているので、畳み込み
符号化回路１０は、００００００までの信号を、主信号
（ペイロード）の符号として符号化することができる。

【０１１６】図１９は、送信装置における畳み込み符号
化のための他の構成例を表している。この構成例におい
ては、多重化回路１０１に、特定パターンＷ１に対応す
る入力系列Ｉ１の７ビット目以降のデータ、TMCC信号、
または特定パターンＷ２またはＷ３に対応する入力系列
Ｉ２，Ｉ３が供給されている。多重化回路１０１は、そ
のいずれかを選択し、畳み込み符号化回路１０としての
符号化器１０２に供給する。符号化器１０２は、入力さ
れた特定パターンＷ１に対応する入力系列Ｉ１の７ビッ
ト目が入力される前に、６ビットの０で初期化される。

【０１１７】一方、多重化回路１０４には、主信号（ペ
イロード）と６ビットのデータ００００００が供給され
ており、多重化回路１０４は、いずれか一方を選択し、
畳み込み符号化回路１０としての符号化器１０５に供給
する。符号化器１０５は、ペイロードの最初のデータが
入力される前に、６ビットの０で初期化される。

【０１１８】符号化器１０２の出力と符号化器１０５の
出力は、多重化回路１０３に供給され、多重化された
後、出力される。

【０１１９】このように、図１９の構成例の場合、TMCC
信号の符号化を行う符号化器１０２を、ペイロードの符
号化を行う符号化器１０５と独立に構成できるため、通
常、既存の送信装置として具備されている符号化器１０
５に、新たな符号化器１０２を付加するだけで、本発明
を適用可能な送信装置を簡単に実現することができる。

【０１２０】図１９に示したように、符号系列は、TMCC
信号と主信号（ペイロード）とで独立しているものと考
えることができる。従って、受信装置においても、対応
する符号系列毎に、独立して復号することが可能とな
る。図２０は、この場合の構成例を表している。

【０１２１】すなわち、この構成例においては、分離回
路１２１が、入力された符号を、TMCC信号に対応する符
号系列と、ペイロードに対応する符号系列とに分離し、
前者を復号器１２２に、後者を復号器１２４に、それぞ
れ供給する。復号器１２２は、入力されたTMCC信号に対
応する符号系列を復号し、分離回路１２３に供給する。
分離回路１２３は、復号器１２２からの復号結果を、特
定パターンＷ１に対応する入力系列Ｉ１の７ビット目以
降のデータ、TMCC信号、または特定パターンＷ２若しく
はＷ３に対応する入力系列Ｉ２，Ｉ３に分離し、出力す
る。

【０１２２】復号器１２４は、分離回路１２１からの主
信号（ペイロード）を復号し、分離回路１２５に出力す
る。分離回路１２５は、復号器１２４から供給されたデ
ータを、ペイロードと６ビットの０の符号とに分離し、
出力する。なお、この６ビットの０は、実質的には利用
されないので、主信号（ペイロード）だけを抽出すれば
良い。

【０１２３】なお、復号器１２２と復号器１２４は、そ
れぞれ図１２に示した受信装置のビタビ復号回路４４に
対応している。

【０１２４】この場合においても。通常、受信装置に設
けられている復号器１２４に対して、新たに復号器１２
２を追加するだけで、簡単に、本発明を適用可能な受信
装置を構成することが可能となる。

【０１２５】なお、勿論、図２１に示すように、図２０
に示した復号器１２２と復号器１２４は、復号器１３１
として共通化することもできる。この場合、分離回路１
３２が、復号器１３１の出力から、特定パターンＷ１に
対応する入力系列Ｉ１の７ビット目以降のデータ、TMCC
信号、特定パターンＷ２若しくはＷ３に対応する入力系
列Ｉ２，Ｉ３、および主信号（ペイロード）を分離、出
力する。

【０１２６】次に、他の具体例について説明する。TMCC
信号の伝送路誤りに対する耐性が強くなると、その観点
からも、TMCC信号を頻繁に伝送する必要がなくなる。そ
こで、TMCC信号を送信しない場合には、TMCC信号に代え
て、他のデータを伝送することが考えられる。図２２
は、この場合の送信装置の構成例を表している。なお、
図２２においては、図３における場合と対応する部分に
は、同一の符号を付してある。図２２の構成例において
は、TMCC信号に代えて伝送されるデータ（副信号）がメ
モリ２１に供給され、記憶されるようになされている。
そして、多重化回路３は、メモリ１に記憶されているTM
CC信号、またはメモリ２１に記憶されているデータを選
択して、同期レジスタ２より供給されるフレーム同期信
号に多重化し、出力するようになされている。その他の
構成は、図３における場合と同様である。

【０１２７】ただし、この構成例の場合、コントローラ
１２は、多重化回路９を制御し、各フレームに付加され
るヘッダに、そのフレームにおいて伝送しているのは、
TMCC信号であるのか、その他のデータであるのかを表す
識別子を含めるようにする。

【０１２８】次に、さらに他の具体例について説明す
る。送信装置のインタリーブ回路５としては、大きく分
けて、ブロック型と畳み込み型のものがあるが、回路規
模が小さいこと、並びに、同じ位置に前後のＲＳ符号の
対応する部分が保存されることなどの性質から、上述し
たように、インタリーブ回路５として、畳み込みインタ
リーブ回路を用いるようにしている。

【０１２９】図２３の（Ａ）から図２３の（Ｃ）は、図
２３の（Ｂ）に示す畳み込み型のインタリーブ回路５に
おいて、TMCC信号が、どのように分散するかを表してい
る。同図に示すように、番号ＮのＲＳ符号は、４８バイ
トにより構成され、その前半の３８バイトがデータ、後
半の１０バイトがパリティとなっている。上述したよう
に、３８バイトのデータの先頭の２バイトは、フレーム
同期信号とされている。このことは、番号Ｎ＋１乃至Ｎ
＋４のＲＳ符号においても同様である。このＲＳ符号
は、リードソロモン符号化回路４により生成されるもの
である。

【０１３０】図２３の（Ｂ）に示す畳み込み型のインタ
リーブ回路５は、図２３の（Ａ）に示す入力されるデー
タについて、図９を参照して説明したように、先頭の２
バイトのフレーム同期信号はそのまま出力するが、以
下、２バイト単位で、遅延ユニット１個分乃至５個分の
遅延を施して出力する。その結果、図２３の（Ｃ）に示
すように、５個のＲＳ符号にわたって、２バイト単位で
ＲＳ符号が分散される。例えば、番号Ｎ＋４のＲＳ符号
の先頭の２バイト（フレーム同期信号）が、先頭に配置
されたインタリーブ後のＲＳ符号においては、その次に
番号Ｎ＋３の第３番目と第４番目のバイトのデータが配
置され、さらにその次には、番号Ｎ＋２の番号５と番号
６のバイトのデータが配置される。以下同様に、インタ
リーブ前のＲＳ符号の各バイトの位置は、インタリーブ
後のＲＳ符号においても、同一の位置に配置される。

【０１３１】従って、番号Ｎ乃至番号Ｎ＋４のTMCC信号
が等しいとすると、番号Ｎ乃至番号Ｎ＋４までのＲＳ符
号は、インタリーブ前と後において、それぞれ等しくな
る。上述したように、TMCC信号は、伝送制御信号として
の性質上、ごくまれにしか変化せず、ほとんどの場合、
同一のデータとなっている。従って、受信装置において
は、ビタビ復号されたＲＳ符号をＲＳ復号せずとも、い
わゆる多数決判定処理により、TMCC信号の誤りを訂正す
ることができる。

【０１３２】図２４と図２５は、この場合の受信装置の
構成例を表している。図２４の構成例においては、デイ
ンタリーブ回路４５の出力が、多数決判定回路７１に入
力され、多数決判定回路７１の出力が、TMCCレコーダ４
７及びフレーム同期判定回路５４に供給されている。す
なわち、図１２におけるリードソロモン復号回路４６が
省略された構成となっている。その他の構成は、図１２
における場合と同様である。

【０１３３】この構成例においては、多数決判定回路７
１が、デインタリーブ回路４５によりデインタリーブさ
れたＲＳ符号を多数決の原理に基づいて誤り訂正を行
う。すなわち、例えば、５個のＲＳ符号が入力されたと
き、最も多い内容のデータを正しいデータとする。

【０１３４】このように構成することにより、図１２に
示すように、リードソロモン復号回路４６を設ける場合
に較べて、構成を簡略化し、装置を小型化することが可
能となる。

【０１３５】図２５の構成例においては、図１２におけ
るデインタリーブ回路４５とリードソロモン復号回路４
６が省略され、その代わりに、多数決判定回路７１が設
けられている。すなわち、ビタビ復号回路４４の出力
が、多数決判定回路７１に直接入力され、多数決判定回
路７１の出力が、TMCCデコーダ４７及びフレーム同期判
定回路５４に供給されるようになされている。

【０１３６】上述したように、TMCC信号が同一であると
すると、インタリーブ回路５により、インタリーブされ
た後のＲＳ符号は、インタリーブされる前のＲＳ符号と
同一となる。すなわち、実質的にインタリーブが行われ
ていない場合と同様となる。従って、図２４におけるデ
インタリーブ回路４５を省略し、ビタビ復号回路４４の
出力を多数決判定回路７１により、直接復号することが
可能となる。このように構成することで、図２４に示す
場合より、さらに構成を簡略化し、装置を小型化するこ
とが可能となる。

【０１３７】但し、図２４の構成例の場合、デインタリ
ーブ回路４５が設けられているので、多数決判定回路７
１の入力（デインタリーブ回路４５の出力）は図２６に
示すようになる。これに対して、図２５の構成例の場合
は、デインタリーブ回路４５が設けられていないので、
多数決判定回路７１の入力（デインタリーブ回路４５の
出力）は図２７に示すようになる。いずれの場合におい
ても、TMCC信号が同一であれば、各番号のＲＳ符号は実
質的に同一となるので、多数決による判定が可能とな
る。

【０１３８】すなわち、受信側でデインタリーブを施し
たときの図２６および受信側でデインタリーブを施さな
いときの図２７において、Ｄａｔａ部分を多数決判定し
ている。

【０１３９】なお、図２４と図２５に示す構成例の場
合、同一のTMCC信号を反復伝送する必要があるので、図
１２の構成例の場合に較べて、TMCC信号以外の伝送可能
なデータ量が減少する。

【０１４０】なお、上記したような処理を行うプログラ
ムをユーザに伝送する伝送媒体としては、磁気ディス
ク、CD-ROM、固体メモリなどの記録媒体の他、ネットワ
ーク、衛星などの通信媒体を利用することができる。

【０１４１】

【発明の効果】本発明に係るデジタル放送信号送信装置
及び方法によれば、伝送系に係る制御信号と主信号とを
時分割で畳み込み符号化しているため、Ｃ／Ｎが低い状
態であったとしても、受信側で、安定的に、制御信号を
再生することが可能となる。

【図面の簡単な説明】

【図１】従来の送信装置の構成例を示すブロック図であ
る。

【図２】従来の受信装置の同期処理を説明するフローチ
ャートである。

【図３】本発明を適用した送信装置の実施の形態の構成
例を示すブロック図である。

【図４】BPSK変調方式のシンボルのマッピングを説明す
る図である。

【図５】QPSK変調方式のシンボルのマッピングを説明す
る図である。

【図６】8PSK変調方式のシンボルのマッピングを説明す
る図である。

【図７】トランスポートストリームのパケットを説明す
る図である。

【図８】ＴＭＣＣ信号の変化を説明するための図であ
る。

【図９】図３のインタリーブ回路５のより詳細な構成例
を示す図である。

【図１０】図３の多重化回路９における多重化処理によ
り得られる信号のフォーマットを説明する図である。

【図１１】図３の畳み込み復号化回路１０の構成例を示
すブロック図である。

【図１２】本発明を適用した送信装置の実施の形態に対
応する受信装置の構成例を示すブロック図である。

【図１３】図１１のフレーム同期検出回路４１の動作を
示す図である。

【図１４】図１１の受信装置における同期処理を説明す
るフローチャートである。

【図１５】畳み込み符号化回路１０の動作を説明するた
めの図である。

【図１６】スーパーフレームにおける特定パターンの配
置を説明する図である。

【図１７】図１６のフォーマットにおける特定パターン
検出の処理を説明するフローチャートである。

【図１８】TMCC信号と主信号（ペイロード）のフォーマ
ットを示す図である。

【図１９】TMCC信号と主信号（ペイロード）を独立に符
号化する場合の構成例を示す図である。

【図２０】TMCC信号と主信号（ペイロード）を独立に復
号する場合の構成例を示す図である。

【図２１】TMCC信号と主信号（ペイロード）を共通に復
号する場合の構成例を示すブロック図である。

【図２２】本発明を適用した送信装置の他の実施の形態
の構成例を示すブロック図である。

【図２３】インタリーブ回路５の処理を説明するための
図である。

【図２４】本発明を適用した送信装置の実施の形態に対
応する受信装置の他の構成例を示すブロック図である。

【図２５】本発明を適用した送信装置の実施の形態に対
応する受信装置のさらに他の構成例を示すブロック図で
ある。

【図２６】図２４の多数決判定回路７１の入力を説明す
る図である。

【図２７】図２５の多数決判定回路７１の入力を説明す
る図である。

【符号の説明】

１，７，１４ メモリ、 ２ 同期レジスタ、 ３，９
多重化回路、 ４，６，１３ リードソロモン符号化
回路、 ５，８，１５ インターリーブ回路、１０ 畳
み込み符号化回路、 １１ マッピング回路、 １２
コントローラ、 ４１ フレーム同期検出回路、 ４２
位相検出回路、 ４３ デマッピング回路、 ４４
ビタビ復号回路、 ４５，４８，５１ デインターリー
ブ回路、 ４６，４９，５２ リードソロモン復号回
路、 ５０ 多重化回路、 ５３ＴＳ同期バイトレジス
タ、 ５４ フレーム同期判定回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０４Ｌ 27/18 Ｈ０４Ｌ 27/18 Ｂ // Ｈ０４Ｊ 3/00 Ｈ０４Ｊ 3/00 Ｍ Ｈ０４Ｎ 7/24 Ｈ０４Ｎ 7/13 Ａ (31)優先権主張番号 特願平9−226056 (32)優先日 平成９年８月22日(1997．8．22) (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平9−239771 (32)優先日 平成９年９月４日(1997．9．4) (33)優先権主張国 日本（ＪＰ） 早期審査対象出願 (56)参考文献 特開 平９−23214（ＪＰ，Ａ) 特開 平７−236126（ＪＰ，Ａ) 特開 平７−170201（ＪＰ，Ａ) 特開 平９−266471（ＪＰ，Ａ) 特開 平９−321813（ＪＰ，Ａ) Ａ．Ｈａｓｈｉｍｏｔｏ、他「ＤＥＶ ＥＬＯＰＭＥＮＴ ＯＦ Ａ ＴＲＡＮ ＳＭＩＳＳＩＯＮ ＳＹＳＴＥＭ ＡＮ Ｄ ＡＮ ＩＮＴＥＧＲＡＴＥＤ ＲＥ ＣＥＩＶＥＲ ＦＯＲ ＳＡＴＥＬＬＩ ＴＥ ＩＳＤＢ」，ＩＥＥＥ ＴＲＡＮ ＳＡＣＴＩＯＮＳ ＯＮ ＣＯＮＳＵＭ ＥＲ ＥＬＥＣＴＲＯＮＩＣＳ，Ｖｏ ｌ．43，Ｎｏ．３，平成９年８月，ｐ. 337−343 上原、他「ＢＣＳ97−17 地上ＩＳＤ Ｂにおける多重方式とＴＭＣＣ信号の伝 送特性」，映像メディア情報学会技術報 告，Ｖｏｌ．21，Ｎｏ．30，平成９年５ 月21日，ｐ．１−６ 加藤、他「ＢＣＳ96−14 12ＧＨｚ帯 衛星ＩＳＤＢへの階層伝送の適用」，テ レビジョン学会技術報告，Ｖｏｌ．20, Ｎｏ．22，平成８年３月15日，ｐ．11− 16 Ｈ．Ｋａｔｏｈ、他「Ａ Ｆｌｅｘｉ ｂｌｅ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｔ ｅｃｈｎｉｑｕｅ ｆｏｒ ｔｈｅ Ｓ ａｔｅｌｌｉｔｅ ＩＳＤＢ Ｓｙｓｔ ｅｍ」，ＩＥＥＥ ＴＲＡＮＳＡＣＴＩ ＯＮＳ ＯＮ ＢＲＯＡＤＣＡＳＴＩＮ Ｇ，Ｖｏｌ．42，Ｎｏ．３，平成８年９ 月，ｐ．159−166 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 1/00 H03M 13/00 H04L 27/00 H04N 7/24

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 トランスポートパケットのペイロード部
   で主信号が伝送され、所定数のトランスポートパケット
   によりフレームが形成され、該フレーム内のトランスポ
   ートパケットの同期部の少なくとも一部が伝送系に係る
   制御信号とフレーム同期信号に置き換えられ、この制御
   信号とフレーム同期信号とを、主信号と時分割で畳み込
   み符号化回路で畳み込み符号化し、畳み込み符号化され
   たフレーム同期信号及び制御信号を第１の変調方式で変
   調し、上記主信号を第２の変調方式で変調して伝送する
   デジタル放送信号送信装置であって、 上記主信号に対して第１の誤り訂正符号を生成する第１
   の誤り訂正符号化回路と、 上記第１の誤り訂正符号化回路の出力をインターリーブ
   するインターリーブ回路と、 上記制御信号を複数のフレーム分だけ集めた信号に対し
   て第２の誤り訂正符号を生成する第２の誤り訂正符号化
   回路と、 上記フレーム同期信号と、上記第２の誤り訂正符号化回
   路から出力される１フレーム分の制御信号又は第２の誤
   り訂正符号と、上記インターリーブ回路の出力とを 時分
   割で畳み込み符号化する畳み込み符号化回路と、 上記畳み込み符号化回路の出力を上記第１又は第２の変
   調方式で変調する変調回路とを有することを特徴とする
   デジタル放送信号送信装置。
2. 【請求項２】 上記変調回路は、上記主信号を複数の変
   調方式のいずれかによって変調可能に構成されており、
   上記制御信号は上記主信号にかけられた変調方式を特定
   する情報を含むことを特徴とする請求項１記載のデジタ
   ル放送信号送信装置。
3. 【請求項３】 トランスポートパケットのペイロード部
   で主信号が伝送され、所定数のトランスポートパケット
   によりフレームが形成され、該フレーム内のトランスポ
   ートパケットの同期部の少なくとも一部が伝送系に係る
   制御信号とフレーム同期信号に置き換えられ、この制御
   信号とフレーム同期信号とを、主信号と時分割で、畳み
   込み符号化回路で畳み込み符号化し、畳み込み符号化さ
   れたフレー ム同期信号及び制御信号を第１の変調方式で
   変調し、上記主信号を第２の変調方式で変調して伝送す
   るデジタル放送信号送信方法であって、 上記主信号に対して第１の誤り訂正符号を生成する第１
   の誤り訂正符号化工程と、 上記第１の誤り訂正符号化回路の出力をインターリーブ
   するインターリーブ工程と、 上記制御信号を複数のフレーム分だけ集めた信号に対し
   て第２の誤り訂正符号を生成する第２の誤り訂正符号化
   工程と、 上記フレーム同期信号と、上記第２の誤り訂正符号化工
   程により得られる１フレーム分の制御信号又は第２の誤
   り訂正符号と、上記インターリーブ工程の出力とを 時分
   割で畳み込み符号化する畳み込み符号化工程と、 上記畳み込み符号化工程の出力を上記第１又は第２の変
   調方式で変調する変調工程とを有することを特徴とする
   デジタル放送信号送信方法。
4. 【請求項４】 上記変調工程は、上記主信号を複数の変
   調方式のいずれかによって変調可能に構成されており、
   上記制御信号は上記主信号にかけられた変調方式を特定
   する情報を含むことを特徴とする請求項３記載のデジタ
   ル放送信号送信方法。