JP3123289B2 - ビタビ復号装置 - Google Patents

ビタビ復号装置

Info

Publication number
JP3123289B2
JP3123289B2 JP05043662A JP4366293A JP3123289B2 JP 3123289 B2 JP3123289 B2 JP 3123289B2 JP 05043662 A JP05043662 A JP 05043662A JP 4366293 A JP4366293 A JP 4366293A JP 3123289 B2 JP3123289 B2 JP 3123289B2
Authority
JP
Japan
Prior art keywords
synchronization
counter
viterbi decoding
asynchronous
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05043662A
Other languages
English (en)
Other versions
JPH06260945A (ja
Inventor
英三郎 板倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP05043662A priority Critical patent/JP3123289B2/ja
Publication of JPH06260945A publication Critical patent/JPH06260945A/ja
Application granted granted Critical
Publication of JP3123289B2 publication Critical patent/JP3123289B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は衛星通信等で使用される
ビタビ復号装置の同期保護回路に関する。
【0002】
【従来の技術】畳み込み符号を復号する方式の1つとし
て、ビタビ復号方式が知られている。このビタビ復号方
式は畳み込み符号に対する最尤復号方式であり、送信側
のエンコーダから生成され得るすべての符号系列のなか
から、受信されたデータ系列に最も近い系列を選ぶこと
で誤り訂正を行う。
【0003】一般にビタビ復号装置は受信データ系列の
同期をとる自己同期回路を必要とする。たとえば、符号
化率1/2の符号語2ビットをパラレル−シリアル変換
して送信した場合には、2ビット毎に受信側で正しく区
切りを付ける必要がある。この区切りがずれた状態、す
なわち、送信側と受信側で符号ブロックの区切りが一致
しない状態を非同期状態と呼ぶ。
【0004】また、モデムがQPSK変調の場合は、符
号器の出力が(I、Q)として、受信側では、(I、
Q)、(Q’、I )、(Q、I’)、(I’、Q’):
“ ’”は反転の意と、4つの引込み不確定を受信側で
確定する必要がある。
【0005】さらに、高符号化率の符号を得る方法とし
てパンクチャッド符号−ビタビ復号方式が広く知られて
いるが、この際にも同期は不可欠のものである。それは
パンクチャッド符号が以下のように構成されるからで次
にその構成法について述べる。
【0006】パンクチャッド符号は、簡単に構成可能な
原符号、例えば1/2の畳み込み符号から任意の符号化
率(n−1)/nの符号を構成する方法で、その回路構
成を図6に示す。
【0007】まず原符号、例えば1/2の畳み込み符号
化器301が原データを符号化し、パンクチャッドビッ
ト消去部302に供給する。パンクチャッドビット消去
部302は消去パターンを参照し、ビット消去を行う。
ビット消去された符号データは変調器303で送信され
る。復調器304は受信データを復調し、消去ビット挿
入器305へデータを供給する。消去ビット挿入器30
5は消去された部分に当たる箇所に消去ビットを挿入す
る。消去ビットを挿入されたデータ系列は、通常のビタ
ビ復号器306に供給され復号データを出力する。ビタ
ビ復号器306から同期情報が同期制御部307に出力
され、消去ビット挿入パターンの制御を行い、消去ビッ
ト挿入器305の消去パターンを変更する。
【0008】図7で1/2符号から出力された2(n−
1)個のデータ系列を消去マップに従ってn−2ビット
を消去することでn個の符号を構成する方法を示す。こ
の消去マップは検索によりもっとも誤り訂正能力の高い
パターンが選択される。例えば、符号化率7/8のパン
クチャド符号を構成するための消去パターン(消去マッ
プ例)は以下の如くなる。
【0009】
【数1】
【0010】以上のようにパンクチャッド符号を復号す
る際には、符号化時に消去した通りの消去パターンに合
わせて受信データ系列に消去ビット挿入を同期させて行
う必要がある。
【0011】従って一般的なビタビ復号装置の構成は図
4のような構成となる。受信語はまず同期制御部101
で、あるパターンの位相(例えば符号化率1/2、
(I、Q)、消去ビットパターンなし)として処理され
る。処理された受信語をビタビ復号部102に供給し、
ビタビ復号部102は復号して復号語を出力する。同期
判定部103は、このビタビ復号部102からなんらか
の同期情報を得て、同期情報を分析し、同期制御部10
1へ同期制御信号を出力する。
【0012】同期情報抽出に当たってはビタビ復号回路
の構成の理解が必要であるので、以下に説明する。一般
的なビタビ復号装置のブロック構成を図5に示す。
【0013】この図に示すビタビ復号装置はブランチメ
トリック計算回路201と、ACS回路(Add−Co
mpare−Select)202と、ステートメトリ
ック記憶回路203と、パスメモリ回路204と、最尤
判定回路205とを備えており、送信側から出力された
データ(受信データ)が入力されたとき、送信側のエン
コーダから生成され得る符号系列の中から、受信された
符号系列に、もっとも近い系列(最尤パス)を選んで、
この選択内容に基づいて復号データを生成する。
【0014】ブランチメトリック計算回路201は受信
データが入力されたとき、この受信データのブランチメ
トリックを計算してこの計算結果(ブランチメトリッ
ク)をACS回路202に供給する。ACS回路202
は前記ブランチメトリック計算回路201から供給され
るブランチメトリックと、前記ステートメトリック記憶
回路203から供給されるステートメトリック(累積
和)とに基づいて、ある状態に合流する2本のそれぞれ
のパスに対し、受信符号とパスとのハミング距離(ブラ
ンチメトリック)と、それまでのブランチメトリックの
累積和(ステートメトリック)を加算して比較し、この
比較結果に基づいて尤度の高いものを選択して、この選
択内容をパスメモリ回路204に供給するとともに、新
たに得られた累積和をステートメトリック記憶部203
に供給する。
【0015】ステートメトリック回路203は前記AC
S回路202から出力されるステートメトリックをあら
かじめ設定されている範囲内の値に正規化してから記憶
し、これを前記ACS回路202に戻す。
【0016】またパスメモリ回路204は前記ACS回
路202から出力される選択情報に基づいてメモリ内の
データを遷移させる。この際、遷移方向は符号化器の遷
移ダイアグラムに基づいて遷移先が決定する。パスメモ
リの長さは一般に符号化器の拘束長の4〜5倍の長さを
とれば復号語が収束すると言われており、パスメモリの
最後段から復号語の候補は最尤判定回路205に出力さ
れる。
【0017】最尤判定回路205は前記ステートメトリ
ック記憶回路203に記憶されているステートメトリッ
クの尤度に基づき最尤パスを判定して復号データを選択
し、これを出力する。
【0018】以上でビタビ復号装置の原理説明を終え
る。
【0019】ここで、同期情報を得る手段としては、次
の2つの方法が知られており、1つはステートメトリッ
クの増加率やステートメトリック間の差を調べる方法で
ある。この方法はステートメトリックの増加率やステー
トメトリック間の差が同期時と非同期時とで異なる性質
を持つことを利用している。
【0020】またもう1つの方法は、復号語を再符号化
して受信データ系列と比較して相関を調べることで同期
情報を抽出するものである。同期が取れていない場合は
受信データ系列は組織的に構成されていない非符号化系
列であるから再符号されたデータと相関は小さいという
特性をもつ。
【0021】図8の方式は後者の方式で、復号語を再符
号化部403で再符号化し、同期判定部405へ供給す
る。復号遅延回路404は上記再符号化系列と受信系列
を比較するために受信語を復号に要する時間と再符号化
する時間を足した時間だけ遅延させる。遅延データを同
期判定部405へ供給する。同期判定部405はこの2
系列を比較して相関を調べることにより同期かどうかを
判定し、非同期であれば同期制御信号を出力して同期制
御部を制御する。この信号に基づき同期制御部401は
同期パターンを変化させる。同期が取れれば、同期制御
部はその時点の同期パターンにとどまり、同期が外れれ
ば、上述の手順を繰り返す。
【0022】
【発明が解決しようとする課題】ところで、このような
同期の取り方を採用すると、突発的に生じるバーストエ
ラーや、回線状態の一時的な悪化で同期が外れてしまい
やすい。同期が取れた状態であるにもかかわらず、その
ような一時的なエラーの発生で同期が外れた、と同期判
定部が見なしてしまう。そのため、同期制御回路は現在
のパターン以外の総てのパターンを採用して、次に一回
りして同期がはずれた時点のパターンが来てはじめて同
期を回復する。
【0023】衛星通信等に用いられる符号化器は通常拘
束長7の畳み込み符号であり、これを7/8の符号化率
にパンクチャッド符号化すると消去パターンは7クロッ
ク分あるので、6つのブロック区切りを順次パターンと
して採用しなければならない。また符号化率の違い、さ
らにモデムの位相不確定等を総て組み合わせると同期引
込み時間はかなり長く、画像通信やデータ通信では致命
的な情報の欠落となる。
【0024】このように一時的なエラー発生に対して従
来の同期方法は同期外れが生じやすく、また特にビタビ
復号においては次に同期を引き込むまでの時間を多く要
し、データの信頼性を低くするという問題があった。
【0025】また同期のパターンを変化させた後、受信
データ系列がそのパターンで復号されるまでの遅延は符
号化率で変化するが、従来の同期回路にはその遅延量を
考慮して同期情報を得るような構成にはなっておらず、
同期引込みに無駄な時間を要した。
【0026】
【課題を解決するための手段】上記の課題を解決するた
め、本発明に係るビタビ復号装置は、ビタビ復号法によ
って受信データを復号するビタビ復号装置であって、ビ
タビ復号を行うビタビ復号部と、このビタビ復号部から
得られる同期情報をもとに同期を検出する同期検出部
と、前方カウンター、後方カウンター及び非同期カウン
ターからなり上記非同期カウンタにより非同期部分をカ
ウントして非同期時の同期制御信号の出力を中止させる
競合カウンタ方式の同期保護回路と、上記同期検出部が
出力する同期検出信号をもとに上記前方カウンター、後
方カウンター及び非同期カウンターを制御するカウンタ
ー制御部とを備えてなるものである。
【0027】すなわち、本発明に係るビタビ復号装置
は、一時的な同期外れがあってもすぐに次のパターンを
採用しないように競合カウンタ方式の同期保護をかける
回路を同期判定部に備え、また同期が外れて次のパター
ンを採用するまでの非同期に復号される時間をカウント
する非同期専用のカウンターを組み合わせることで、同
期が外れにくく、かつ、同期引込み時間を短縮すること
が出来、また採用するパンクチャッド符号、変復調器な
どに応じて自由にカウンター値を設定、変更出来るよう
な回路構成とした。
【0028】
【作用】本発明に係るビタビ復号装置の回路構成におい
ては、ビタビ復号装置の同期保護回路として競合カウン
ターを適用し、同期パターン変更後の非同期で復号する
時間をカウントする非同期用カウンターを組み合わせる
ことにより、いろいろな符号化率を有するビタビ復号装
置においても同期の引込みを最適に設定することが容易
である。
【0029】
【実施例】まず本発明の詳細な説明に先だって、図1、
図2を参照しながら本発明の基本原理を説明する。
【0030】ビタビ復号部1は同期情報を同期検出部2
に供給する。同期検出部2は同期情報に基づいて同期検
出信号をカウンター制御部3に出力する。カウンター制
御部3は同期検出信号が同期を示すか、非同期を示す
か、かつ、3つのカウンターの状態、すなわち非同期カ
ウンター4、後方カウンター5及び前方カウンター6の
状態とから同期制御信号を出力するか否かを決定する。
【0031】また同時に3つのカウンターへイネーブル
信号をそれぞれ必要であれば出力する。このカウンター
のコントロールは図2のカウンター遷移図に基づいて行
う。たとえばこの図2では前方カウンターを5、後方カ
ウンターを4に設定している。
【0032】前方カウンターと後方カウンタを組み合わ
せた同期保護回路を競合カウンター方式の同期保護回路
という。
【0033】このカウンターの動作を以下に説明する。 1.はじめに40状態にセットされる。 2.同期検出信号が「非同期」であることを示すと、前
方カウンターが1カウントされて状態はAへ移り、この
とき同期制御信号を出力する。 3.A状態では非同期カウンターが動作し、前回に採用
された同期パターンの影響がなくなる長さ分カウントを
する。この同期パターンの相違による影響は、たとえ
ば、違うクロックでデータをラッチしたり、パンクチャ
ッドの区切りが違っていたり、QPSKの位相が違うも
のでIQに変換されたりしており、それがFIFOやパ
スメモリを通ってある遅延の後に復号されるようなこと
を示す。このカウント量は符号化率等により異なり、採
用した同期パターンによって最適、もしくは最短に設定
すれば良い。
【0034】4.1の状態からエラーがなかった場合は
後方カウンタがカウントアップされ41へと状態が移
る。この段階で同期が確立すれば次の同期検出信号も
「同期」を示し、42から43と状態がすすみ、00状
態へと遷移する。この前方カウンターが0である状態を
繰り返し周り続ける状態が同期状態である。同期が外れ
ると前方カウンタがカウントアップされる。
【0035】一時的に回線状態が悪くなった場合などに
は、エラーが増大し、同期検出信号は「非同期」を示す
が、その際は状態が図で左側に遷移していくだけで、同
期のパターン自体は変化しない。同期検出信号の「非同
期」が5回連続して生じた場合に完全に同期はずれとみ
なし、同期パターンを切り替える同期制御信号を同期制
御部へ出力する。
【0036】このような構成により、同期パターンの変
更後、最短の時間を非同期用カウンターに設定すること
により、多くの同期パターンを採用するまでの時間も短
く、また同期が確立すると、突発的なエラーの増加があ
っても同期は外れにくい。
【0037】構成システムに応じて(拘束長、符号化率
等)前方、後方カウンターの値を換えることで同期の引
込みの早さや、外れにくさを設定可能である。
【0038】図3に具体的な実施例を示す。ここでは再
符号を行って同期情報を得る場合の例を示す。
【0039】復号部から出力された復号語を、再符号化
器10で再符号化する。再符号化された符号語は比較部
12へ供給される。
【0040】復号遅延回路11は受信語に復号の際にか
かる遅延量と、再符号化の遅延量を付加し、比較部12
へ出力する。
【0041】比較部12は再符号化器10の出力と、復
号遅延回路11の出力をハミング距離を求めるために、
排他的論理和を計算し加算部13に供給する。
【0042】加算部13はハミング距離値の累積加算を
求め、しきい値比較器14へ供給する。
【0043】しきい値比較器14は一定時間内にある一
定値以下のビット誤りであれば「同期」、一定値を超え
るビット誤りがあれば「非同期」を表す信号(エラー検
出信号)を出力する。しきい値比較器14に入力された
累積加算値は加算部13へ出力される。
【0044】同期判定部15は動作原理で示したよう
に、図2のようなカウンタ遷移図に従って各カウンター
を制御し、同期外れを検出する。すなわち図2の前方カ
ウンターが40の状態でさらに非同期検出信号を受ける
と、同期制御信号を出力し、同期パターンを変更する。
同期パターンを変更後復号が次の同期パターンで行われ
るまでの間は非同期で復号されているので、非同期カウ
ンター16が動作して、その間、しきい値比較器14に
検出中止信号を出力してエラー検出信号の出力をとめさ
せる。
【0045】
【発明の効果】以上説明したように、本発明によれば、
ビタビ復号装置に競合カウンター方式で、かつ非同期用
のカウンターを組み合わせる構成の同期保護回路を採用
することで、回線状態の一時的な悪化により同期が外れ
ても、同期保護回路が働いて、変復調の際の位相不確
定、パンクチャッド符号の区切り、符号化率の変更等、
同期引込みに要する時間を大幅に減らすことが出来る。
また同期を取るために同期パターンが変更したのちも、
非同期用カウンタが最短の時間で次の同期パターンの同
期情報をカウントする時点を設定するため、同期引込み
の時間が短縮される。
【図面の簡単な説明】
【図1】本発明による同期保護回路構成例を示すブロッ
ク図である。
【図2】図1に示すカウンター制御部のカウンター遷移
図の一例を示す図である。
【図3】図1に示す同期保護回路の一実施例を示すブロ
ック図である。
【図4】従来から知られているビタビ復号と同期制御部
の構成を示すブロック図である。
【図5】従来から知られているビタビ復号装置の一例を
示すブロック図である。
【図6】パンクチャッド符号化−ビタビ復号装置の構成
を示すブロック図である。
【図7】パンクチャッド符号の構成法を示す図である。
【図8】再符号化により同期判定をする場合のビタビ復
号及び同期回路を示すブロック図である。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 ビタビ復号法によって受信データを復号
    するビタビ復号装置において、 ビタビ復号を行うビタビ復号部と、 上記ビタビ復号部から得られる同期情報をもとに同期を
    検出する同期検出部と、 前方カウンター、後方カウンター及び非同期カウンター
    からなり、上記非同期カウンタにより非同期部分をカウ
    ントして非同期時の同期制御信号の出力を中止させる競
    合カウンタ方式の同期保護回路と、 上記同期検出部が出力する同期検出信号をもとに上記前
    方カウンター、後方カウンター及び非同期カウンターを
    制御するカウンター制御部とを備えたことを特徴とする
    ビタビ復号装置。
JP05043662A 1993-03-04 1993-03-04 ビタビ復号装置 Expired - Fee Related JP3123289B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05043662A JP3123289B2 (ja) 1993-03-04 1993-03-04 ビタビ復号装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05043662A JP3123289B2 (ja) 1993-03-04 1993-03-04 ビタビ復号装置

Publications (2)

Publication Number Publication Date
JPH06260945A JPH06260945A (ja) 1994-09-16
JP3123289B2 true JP3123289B2 (ja) 2001-01-09

Family

ID=12670071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05043662A Expired - Fee Related JP3123289B2 (ja) 1993-03-04 1993-03-04 ビタビ復号装置

Country Status (1)

Country Link
JP (1) JP3123289B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105013146A (zh) * 2014-04-30 2015-11-04 株式会社Mtg 面部肌肉锻炼器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118825A (en) * 1997-08-11 2000-09-12 Sony Corporation Digital data transmission device and method, digital data demodulation device and method, and transmission medium
KR100593580B1 (ko) * 1997-08-11 2006-06-28 소니 가부시끼 가이샤 디지털 방송 신호 송신 장치 및 방법
JP2000059238A (ja) 1998-08-04 2000-02-25 Mitsubishi Electric Corp ビタビデコーダの符号同期判定回路
JP3340403B2 (ja) 1999-06-29 2002-11-05 松下電器産業株式会社 符号化率検出方法及び符号化率検出装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105013146A (zh) * 2014-04-30 2015-11-04 株式会社Mtg 面部肌肉锻炼器

Also Published As

Publication number Publication date
JPH06260945A (ja) 1994-09-16

Similar Documents

Publication Publication Date Title
EP0831616B1 (en) Frame synchronization circuit and communications system
US4527279A (en) Synchronization circuit for a Viterbi decoder
US4998253A (en) Syndrome sequential decoder
WO1998016040A1 (en) Method and apparatus for decoding of spdif or aes/ebu digital audio data
CA2115445A1 (en) Device for and method of continuing bit errors and device for and method of identifying signals
US5014275A (en) Sequential decoder
JP3259297B2 (ja) ビタビ復号装置
JP3123289B2 (ja) ビタビ復号装置
EP0603824B1 (en) Method of and circuit for detecting synchronism in viterbi decoder
US7508805B2 (en) Apparatus and method for detecting transmitting rate of turbo decoder
KR100287268B1 (ko) 패턴매칭장치
US5278906A (en) System for encoding data presented with a first coding device and for decoding encoded data with a second coding device, and coding device for use in the system
EP1558034B1 (en) Teletext data detection by synchronization and error reduction based on data content
US6209109B1 (en) Code synchronization decision circuit of Viterbi decoder
US5265105A (en) Decoding circuit for inhibiting error propagation
JP2786342B2 (ja) ビタビ復号器
US20090154623A1 (en) Frame-Synchronization Method and Device
JP2965056B2 (ja) 復号化装置
US7096411B2 (en) Method and apparatus for reliable resynchronization of sequential decoders
US6084925A (en) Method and apparatus for discriminating synchronous or asynchronous states of Viterbi decoded data
KR100369989B1 (ko) 비터비복호기의동기검출장치
JP2803627B2 (ja) 畳込み復号化回路
JPH10150439A (ja) フレーム同期回路および通信システム
JPH038140B2 (ja)
JP2834246B2 (ja) 相関符号伝送システム

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000926

LAPS Cancellation because of no payment of annual fees