JP2786342B2 - ビタビ復号器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ビタビ復号器に関
し、特に送信側での畳み込み符号化器の符号化率変更に
応じ自動的に符号化率を変更することが可能なビタビ復
号器に関するものである。

【０００２】

【従来の技術】図４は畳み込み符号化器およびビタビ復
号器を用いたディジタル通信の構成系統図を示す図であ
り、図において、１８および１９は送信側２０を構成す
る畳み込み符号化器および変調器である。２２および２
３は受信側２４を構成する復調器およびビタビ復号器で
ある。

【０００３】次にディジタル衛星通信の概要について説
明する。送信側２０において、畳み込み符号器１８によ
り畳み込み符号化し、符号化したデータを削減（パンク
チャード方式）し、ＰＳＫ変調器等のディジタル通信用
変調器１９により変調し、伝送路２１を経由して受信側
２４で受信する。該受信側２４では、復調器２２により
上記ＰＳＫ変調された信号を復調し、さらにビタビ復号
器２３において、位相不確定除去，ダミーデータ挿入等
によるデータの復号を行い、誤り訂正復号し、データと
して出力する。

【０００４】このビタビ復号器２３の誤り訂正復号と
は、復調した信号を一定数だけ蓄積し、次に受信された
信号で得られる図５(c) に示したような出力信号の組合
せ（状態遷移）を考え、最も正しいと思われる状態を推
定する（最尤復号法）。この最尤復号法を実現するアル
ゴリズムとしてViterbi アルゴリズムがあり、ソフトデ
ィシジョン、即ち“０”または“１”という判定ではな
く、“０”と“１”の間をいくつかに分割し、精度を高
めた判定法を用いることにより大きな符号化利得を得る
ものである。

【０００５】次にディジタル衛星通信を構成する上記各
部の機能について説明する。まず送信側２０の畳み込み
符号化器１８について、特に本発明の対象となるパンク
チャード畳み込み符号について簡単に説明する。

【０００６】図５(a) は図４に示す畳み込み符号器１８
の一例として拘束長３（Ｋ＝３）、符号化率 １／２
（Ｒ＝１／２）の畳み込み符号化器を示す。

【０００７】上記拘束長（Ｋ）とは、出力の符号ビット
に影響を与える入力情報ビット数であり、シフトレジス
タの段数のことを意味する。また、この符号化率による
と入力データ１ビットごとに２ビットずつデータが出力
されるので、２倍のデータの伝送が必要となることも意
味している。

【０００８】次に動作について説明する。入力されたデ
ータは各レジスタａ〜ｃに記憶され、過去３ビットのデ
ータの特定のビットを用いてｍｏｄ２の加算を行う２種
の加算器よりＰおよびＱの２種のデータが出力される。
例えば、各レジスタａ〜ｃの値がｉ₁ 〜ｉ₃ とすると、
Ｐ＝ｉ₁ ＋ｉ₂ ＋ｉ₃ ，Ｑ＝ｉ₁ ＋ｉ₃ である。図５
(b) は各レジスタの状態遷移に対しての出力信号（Ｐ，
Ｑ）の状態遷移を示す。このような符号器の出力の組合
せは図５(c) のようになる。同図では初期状態として総
てのシフトレジスタの値が“０”であると仮定し、３ビ
ット情報入力により出力信号の総ての組合せが得られて
いる。即ち、現在の出力信号は２ビット前の出力信号と
密接に関係しており、前の出力状態によってその次の入
力ビットが“０”または“１”であってもとりえない出
力信号が存在する。例えば、出力対（１，１）のあとに
は（１，０）または（０，１）の出力対のみが可能であ
り、（１，１）または（０，０）はありえない信号対と
なる。

【０００９】また畳み込み符号化器１８においては、上
述したように入力データ１ビットごとに２ビットずつデ
ータが出力されるので、２倍のデータの伝送が必要とな
り、データを伝送する場合には符号化データを削減する
ことも考えられる。

【００１０】次に、この符号化データの削減（パンクチ
ャード）の方法について説明する。例えば図８(a) 〜
(f) は一例としてＲ＝３／４のパンクチャード符号化方
法を示す。図８(a) は畳み込み符号化されたＰおよびＱ
データの時系列の変化を示し、図８(b) はパンクチャー
ド符号化のための削除するビット位置を“０“で示し、
図８(b) に従いパンクチャード化され並べ換えられた畳
み込み符号を図８(c) に示す。この方法により伝送する
情報は、畳み込み符号化器１８の入力の４／３倍（２倍
×２／３倍）にまで削減される。削減されたデータは変
調器１９により変調され、受信側２４へ送信される。

【００１１】次に受信側２４のビタビ復号器２３につい
て説明する。図６は図４に示すビタビ復号器２３の一例
として従来の手動により符号化率が可変なビタビ復号器
の構成を示す図であり、ここでは符号化率がＲ＝１／２
とＲ＝３／４に可変な場合を例にとって説明する。図に
おいて、１は入力データおよびクロック（Ｐ，Ｑ，ＣＬ
ＫＩ）、２は位相回転部、３は位相回転部出力データ、
４はダミーデータ挿入部、５はダミーデータ挿入部４の
出力データ、６はデコーダ部、７は出力データ、８はク
ロック発生部、９はクロック発生部８で生成された出力
クロック、１０はデコーダ部からの同期検出判定用情
報、１１は同期検出部、１２は同期検出信号（ＬＯＣＫ
ＯＮ）、１３は図７に示す制御を行う制御部、１４は
位相回転制御信号（ＡＭＢ）、１５はダミーデータ挿入
位相制御信号（ＤＵＭＭＹ ＰＨ）、１７は符号化率に
応じ各部を制御するために外部より設定される符号化率
制御信号（ＲＡＴＥ）である。

【００１２】次に動作について説明する。ビタビ復号器
２３では、主に位相回転部２による位相不確定性の除去
と、送信側２０で削減（パンクチャード符号化）された
データを元に戻すためのダミーデータ挿入部４によるダ
ミーデータ挿入と、デコーダ部６によるビタビ復号との
動作がある。

【００１３】まず、位相回転部２の位相不確定性の除去
について説明する。送信側２０では図９(a) に示す破線
の４つの状態のうち、いずれかの状態で変調位相しデー
タを送信する。受信側２４では上記のようなＰＳＫ信号
を同期検波によって復調器２２により復調する場合、復
調されたディジタル符号がＰＳＫ信号のどの変調位相を
示しているか、一義的には決まらない。この位相不確定
性を取り除くためにビタビ復号器２３の位相回転部２に
入力データＰ，Ｑ，ＣＬＫＩ１を位相回転部２に入力
し、制御部１３からの位相回転制御信号（以下ＡＭＢＣ
ＯＮＴと称す）１４に応じて位相不確定性を除去する。
その方法としては、ＰＳＫ信号系列中の既知の符号構成
を用いる方法、例えばＴＤＭＡにおけるユニークワード
やインテルサットＳＣＰＣにおけるＳＯＭを用いる方法
がある。この方法は送信側２０で挿入された既知の符号
パターンが受信側２４で正しく復調されるように符号変
換を施すものである。ここで送信符号（ｐ，ｑ）の４相
ＰＳＫ信号を同期検波する場合を例にとると、再生基準
搬送波ベクトルは、図９(a)に示された４つの状態のう
ちの１つをとり、これに応じて同図(b) に示される受信
符号が得られる。既知のパターンによってこの４つのう
ちのどの状態が受信されたかが分かれば、同図(c) の符
号変換によって送信符号と一致させることができる。

【００１４】次にダミーデータ挿入部４によるダミーデ
ータ挿入について説明する。位相不確定性が除去された
データ３はダミーデータ挿入部４に入力される。例えば
符号化率がＲ＝１／２の場合は、最低２ビットずつの組
合せにより送受信されるので、ダミーデータ挿入は不要
のためダミーデータ挿入部４はバイパスされる。次に、
例えば符号化率がＲ＝３／４の場合は、図８(d) に示す
通りパンクチャード符号化により削除されたビット位置
にダミーデータが挿入される。この場合パンクチャード
符号位相を図８(e) に示す通り誤って認識すると同図に
示す通り原符号(a) とは異なった符号となり、デコーダ
部６で正しい復号が行えなくなるため制御部１３からの
ダミーデータ挿入位相制御信号（以下ＤＵＭＭＹ ＰＨ
と称す）１５により正しい挿入位相となるように制御さ
れる。ダミーデータ挿入部４の出力データはデコーダ部
６によりビタビ復号され復号データ７が出力される。

【００１５】また符号化率がＲ＝３／４の場合は入力デ
ータ１に対しダミーデータが付加されるため、ダミーデ
ータ挿入部４の入出力のクロック速度が異なるので、入
力クロックより出力クロックがクロック発生部８におい
て生成される。また符号化率がＲ＝１／２の場合は上記
入出力クロックは同一のためクロック発生部８からは入
力クロックと同一クロックが出力クロックとして生成さ
れる。

【００１６】ビタビ復号のデコーダ部６の動作について
は本発明の本質部分ではないため省略する（Ｖ．Ｋ．Ｂ
ＨＡＲＧＡＶＡ ｅｔ．ａｌ著 塚本 訳「最新ディジ
タル衛星通信」ジャテック出版の１２．５章“ｖｉｔｅ
ｒｂｉ 復号器の構成“参照）。

【００１７】また上記デコーダ部６においては位相回転
部２およびダミーデータ挿入部４において正しい方法に
てデータへの処理がなされた時のみデコーダ部６が正し
く復号できる。この正しい復号が行われているかどうか
はデコーダ部６からの同期判定信号１０を用いて同期検
出部１１において判定され、同期検出時は同期検出信号
（以下ＬＯＣＫ ＯＮと称す）１２が出力される。

【００１８】同期検出のためのしきい値は一般に符号化
率により異なるため符号化率制御信号（以後ＲＡＴＥと
称す）１２に応じて、このしきい値が変更される。

【００１９】制御部１３においてはＬＯＣＫ ＯＮ１２
の信号よりデコーダ部６の同期、非同期を認識し非同期
時は図７(a) 〜(b) に示す手順により同期するまでＡＭ
ＢＣＯＮＴ１４およびＤＵＭＭＹ ＰＨ１５をＡＭＢ
ＣＯＮＴ１４とＤＵＭＭＹＰＨ１５の全組み合せについ
て順次変化させ各部への設定を繰り返す。非同期時にお
ける制御部１３の上記手順を、まず符号化率Ｒ＝１／２
の場合について図７(a) に沿って説明する。

【００２０】ここで位相回転モードＡＭＢについて、例
えば（０，０），（１，１）をＡＭＢ＝０モードとし、
（０，１），（１，０）をＡＭＢ＝１モードとする。

【００２１】またダミービット挿入モードＰＨについ
て、先行データの組合せに挿入するものをＰＨ＝０モー
ドとし、後続するデータの組合せに挿入するものをＰＨ
＝０モードとする。

【００２２】まず、同期判定を行い（Ｓ₁ ）、同期がと
れていれば（Ｓ₂ ）、デコーダ部６に入力し、同期がと
れていなければ（Ｓ₃）、位相回転モードＡＭＢ＝０と
して（Ｓ₄ ）、同期をとり（Ｓ₅ ）、同期がとれれば
（Ｓ₆ ）、上記同様デコーダ部６に入力する。同期がと
れていなければ（Ｓ₇ ）、位相回転モードＡＭＢ＝１と
して（Ｓ₈ ）、同期判定を行う（Ｓ₉ ）。判定がとれれ
ば（Ｓ₁₀）、上記同様デコーダ部６に入力し、判定がと
れていなければ、再度、位相回転モードＡＭＢ＝０から
同期を取り直す（Ｓ₁₁）。なお、符号化率Ｒ＝１／２の
場合はダミーデータを挿入する必要はない。

【００２３】次に符号化率Ｒ＝３／４の場合について制
御部１３の動作を図７(b) に沿って説明する。まず、同
期判定を行い（Ｓ₁ ）、同期がとれていれば（Ｓ₂ ）、
デコーダ部６に入力し、同期がとれていなければ
（Ｓ₃ ）、ダミーデータ挿入モードＰＨ＝０とし
（Ｓ₄ ）、位相回転モードＡＭＢ＝０として（Ｓ₅ ）、
同期をとり（Ｓ₆ ）、同期がとれれば（Ｓ₇ ）、上記同
様デコーダ部６に入力する。同期がとれていなければ
（Ｓ₈ ）、位相回転モードＡＭＢ＝１として（Ｓ₉ ）、
同期判定を行う（Ｓ₁₀）。同期がとれれば（Ｓ₁₁）、上
記同様デコーダ部６に入力する。同期がとれていなけれ
ば（Ｓ₁₂）、次にダミーデータ挿入モードＰＨ＝０の正
誤性を判定する（Ｓ₁₃）。ダミーデータ挿入モードＰＨ
＝０でなければ、再度ダミーデータ挿入モードＰＨ＝０
から同期を取り直す（Ｓ₁₄）。ダミーデータ挿入モード
ＰＨ＝０であれば（Ｓ₁₅）、再度ダミーデータ挿入モー
ドＰＨ＝１として位相回転モードＡＭＢ＝０から再度同
期を取り直す（Ｓ₁₆）。

【００２４】

【発明が解決しようとする課題】従来のビタビ復号器は
以上のように構成されているので、符号化率を送信側で
変更した場合、その変更に応じて手動でビタビ復号器の
符号化率を変更しなければならないという問題点があっ
た。

【００２５】この発明は上記のような問題点を解決する
ためになされたもので、送信側で符号化率を変更した場
合には、自動的に符号化率を変更するビタビ復号器を得
ることを目的としている。

【００２６】

【課題を解決するための手段】この発明に係る符号化率
自動可変ビタビ復号器は、入力されたＰおよびＱのデー
タに対しその位相不確定を除去する位相回転部と、該位
相回転部から出力されたデータに対しパンクチャード符
号化方式に従いダミーデータを挿入するダミーデータ挿
入部と、該ダミーデータ挿入部の出力よりビタビ復号方
式に従いデータの復号を行うデコーダ部と、該デコーダ
部からの同期検出用情報を入力しデコーダ部の同期を検
出する同期検出部と、上記ダミーデータ挿入部および上
記デコーダ部へ送出するクロックを入力クロックより生
成するクロック発生部と、上記同期検出部から同期検出
情報が入力されるまで、それまでの動作モードとは無関
係にあらかじめ決められた順序に従い、上記位相回転
部，上記ダミーデータ挿入部，上記デコーダ部，上記同
期検出部，上記クロック発生部の各部に対して総ての設
定動作モードを順次設定変更するように制御を行う制御
部とを備え、上記制御部は、上記デコーダ部の同期が検
出されていた状態での，上記位相回転部，上記ダミーデ
ータ挿入部，上記デコーダ部，上記同期検出部，上記ク
ロック発生部の各部への設定動作モードをあらかじめ記
憶しておき、同期はずれ検出後一定時間はこの記憶され
た設定モードに応じて、ある特定の設定モードから総て
の動作モードを順次設定変更するように制御を行うこと
により、同期検出部から同期検出情報が入力されるま
で、それまでの動作モードとは全く無関係にあらかじめ
決められた順序に従い、上記各部に対して総ての設定動
作モードを順次設定変更するようにしたものである。ま
たデコーダ部の同期が検出されていた状態での各部への
設定動作モードをあらかじめ記憶しておき、同期はずれ
検出後一定時間はこの記憶された設定モードに応じて、
ある特定の設定モードから総ての動作モードを順次設定
変更するようにしたものである。

【００２７】

【００２８】

【作用】この発明においては、上述のように構成したこ
とにより、同期検出部より送出されるデコーダ部の同期
検出信号を用いて、デコーダ部の同期はずれを検出した
場合、同期検出がなされるまで、符号化率変更を含むビ
タビ復号器内の動作モードの設定変更を行い自動的に再
同期を達成することができる。またデコーダ部の同期が
検出されていた状態での各部への設定動作モードをあら
かじめ記憶することにより、再度同期するまでの時間を
短縮することができる。

【００２９】

【００３０】

【実施例】以下、この発明の一実施例を図について説明
する。図１は本発明の第１の実施例による符号化率可変
ビタビ復号器の構成を示す。図において、１〜１５は図
４と同一部分は同一名称，番号を付与しており説明を省
略する。１６は符号化率に応じ各部を制御するため制御
部１３より出力される符号化率制御信号（以後ＲＡＴＥ
と称す）である。制御部１３の動作および符号化率制御
信号１６が外部からではなく制御部１３より出力されて
いること以外は従来の符号化率可変ビタビ復号器と同一
動作であるため説明は省略する。

【００３１】図２は制御部１３の動作の一実施例を示し
たものでデコーダ部の同期はずれを検出した場合、それ
までの動作モードとは全く無関係に特定の動作モード
（例えば符号化率Ｒ＝１／２、位相回転モード“０”、
ダミービット挿入モード“０”から同期検出されるまで
順次全ての動作モードの組合わせを設定していくもので
ある。ここで、従来例と同様、位相回転モードＡＭＢ＝
０，ＡＭＢ＝１の２種類は、ＡＭＢ＝０は（０，０），
（１，１）とし、ＡＭＢ＝１は（０，１），（１，０）
とする。

【００３２】また、ダミービット挿入モードＰＨ＝０，
ＰＨ＝１の２種類は、ＰＨ＝０は先行するデータの組合
せに挿入するとし、ＰＨ＝１は後続するデータの組合せ
に挿入するとする。

【００３３】また、上記位相回転モードと上記ダミービ
ット挿入モードに加え、新たに符号化率モードＲ_M を導
入する。この符号化率モードＲ_Mは“０”と“１”の２
種類あり、符号化率モードＲ_M ＝０は符号化率Ｒ＝１／
２，符号化率モードＲ_M ＝１は符号化率Ｒ＝３／４とす
る。

【００３４】まず図２(b) に示す表に従いＳＴＡＴＵＳ
＝０（Ｓ₁）の各モードは、符号化率モードＲ_M ＝０、
即ち符号化率Ｒ＝１／２，ダミービット挿入モードＰＨ
＝０、即ち２ビットずつのデータの組合せのうち、後の
データＰ，Ｑのいずれかに挿入するとし，位相回転モー
ドＡＭＢ＝０、即ち（０，０），（１，１）とする。こ
の状態において（Ｓ₁ ）、同期判定を行う（Ｓ₂ ）。

【００３５】同期がとれていれば（Ｓ₃ ）、デコーダ部
６に入力され、ビタビ復号される。同期がとれていなけ
れば（Ｓ₄ ）、ＳＴＡＴＵＳ＝０（Ｓ₅ ）〜ＳＴＡＴＵ
Ｓ＝７（Ｓ₈ ）まで順次変化させて同図(b) に示す組合
せについて同期がとれるまで設定を繰り返す。それでも
なお、同期のとれない場合は（Ｓ₁₁）、ＳＴＡＴＵＳを
初期状態、即ちＳＴＡＴＵＳ＝０に戻して（Ｓ₁₂）、上
記同様にＳＴＡＴＵＳ＝０（Ｓ₅ ）〜ＳＴＡＴＵＳ＝７
（Ｓ₈ ）まで順次変化させて再度同期をとりなおす。

【００３６】このように上記第１の実施例では、上記同
期検出部１１から同期検出情報が入力されるまで、それ
までの動作モードとは全く無関係にあらかじめ決められ
た順序に従い、上記各部に対して総ての設定動作モード
を順次設定変更するようにしたので、送信側で符号化率
を変更しても、受信側でこの変更に応じ手動により符号
化率の変更が不要となり、運用面での自動化が可能とな
る。

【００３７】なお上記実施例では、例えば符号化率Ｒ＝
３／４で動作していたとし、何らかの理由で同期はずれ
となった場合には、符号化率Ｒ＝１／２から再度動作モ
ードが設定されるため再同期するまで時間を要すること
が考えられる。これに対し、制御部１３において同期は
ずれとなる以前の符号化率（図３ではＲ′と示す）を記
憶しておき、同期はずれ後一定時間内はこの記憶してあ
る符号化率としたまま各部の他の動作モードの全ての組
合わせを順次設定していく方法もある。この場合でも一
定時間後は符号化率を変更し、送信側で符号化率を変更
した場合でも再同期を可能としている。

【００３８】このような第２の実施例について図３に沿
って説明する。何らかの理由で同期はずれとなり
（Ｓ₃ ）、制御部１３において同期はずれとなる以前の
符号化率Ｒ′（例えば、Ｒ＝３／４あるいはＲ＝１／
２）として（Ｓ₄ ）、ある一定時間記憶するようにタイ
マーをスタートさせる（Ｓ₅ ）。この状態で、上記ダミ
ービット挿入モードＰＨ＝０（Ｓ₆ ）_, 上記位相回転モ
ードＡＭＢ＝０（Ｓ₇ ）について同期判定を行う
（Ｓ₈ ）。同期がとれていれば（Ｓ₉ ）、デコーダ部６
へ入力され、ビタビ復号される。同期がとれていなけれ
ば（Ｓ₁₀）、上記位相回転モードＡＭＢ＝１（Ｓ₁₁）と
して同期判定を行い（Ｓ₁₂）、同期がとれていれば（Ｓ
₁₃）、上記同様、デコーダ部６へ入力され、ビタビ復号
される。同期がとれていなければ（Ｓ₁₄）、上記ダミー
ビット挿入モードＰＨ＝０であるか否かの判定を行う
（Ｓ₁₅）。ダミービット挿入モードＰＨ＝０であれば
（Ｓ₁₇）、ＰＨ＝１とし（Ｓ₁₈）、再度位相回転モード
ＡＭＢ＝０（Ｓ₇ ）から順次上記動作を繰り返す。ダミ
ービット挿入モードＰＨ＝０でなければ（Ｓ₁₆）、ＰＨ
＝０として（Ｓ ₁₉）タイマー動作を終了しているか否か
を判定する（Ｓ₂₀）。タイマー動作を終了していなけれ
ば、上記同様、再度位相回転モードＡＭＢ＝０（Ｓ₇ ）
から順次上記動作を繰り返す（Ｓ₂₁）。タイマー動作を
終了していれば（Ｓ₂₂）、上記符号化率モードＲ_M につ
いてＲ_M ＝０、即ちＲ＝１／２であるか否かを判定し
（Ｓ₂₃）、符号化率モードＲ_M ＝０でなければ
（Ｓ₂₄）、Ｒ_M ＝０とし、この符号化率モードをある一
定時間記憶するようにタイマーをスタートさせ
（Ｓ₅ ）、順次上記動作を再度繰り返し行う（Ｓ₂₇）。
符号化率モードＲ_M ＝０であれば（Ｓ₂₅）、Ｒ_M ＝０と
し、この符号化率モードをある一定時間記憶するように
タイマーをスタートさせ（Ｓ₅ ）、上記同様に、順次上
記動作を再度繰り返し行う（Ｓ₂₇）。

【００３９】このように上記第２の実施例では、デコー
ダ部６の同期が検出されていた状態での各部への設定動
作モードをあらかじめ記憶しておき、同期はずれ検出後
一定時間はこの記憶された設定モードに応じて、ある特
定の設定モードから総ての動作モードを順次設定変更す
るようにしたので、送信側で符号化率を変更しても、受
信側でこの変更に応じ手動により符号化率の変更が不要
となり、運用面での自動化が可能となる。また再同期す
るまでの時間を短縮することができる。

【００４０】なお上記第１ないし第２の実施例では、符
号化率Ｒ＝１／２とＲ＝３／４の場合の自動可変を例に
とって説明したが、他の符号化率あるいは３種以上の符
号化率可変についても同様の考え方で符号化率自動可変
ビタビ復号器が実現でき、上記実施例と同様の効果を奏
する。

【００４１】

【発明の効果】以上のように、この発明に係る符号化率
自動可変ビタビ復号器によれば、入力されたＰおよびＱ
のデータに対しその位相不確定を除去する位相回転部
と、該位相回転部から出力されたデータに対しパンクチ
ャード符号化方式に従いダミーデータを挿入するダミー
データ挿入部と、該ダミーデータ挿入部の出力よりビタ
ビ復号方式に従いデータの復号を行うデコーダ部と、該
デコーダ部からの同期検出用情報を入力しデコーダ部の
同期を検出する同期検出部と、上記ダミーデータ挿入部
および上記デコーダ部へ送出するクロックを入力クロッ
クより生成するクロック発生部と、上記同期検出部から
同期検出情報が入力されるまで、それまでの動作モード
とは無関係にあらかじめ決められた順序に従い、上記位
相回転部，上記ダミーデータ挿入部，上記デコーダ部，
上記同期検出部，上記クロック発生部の各部に対して総
ての設定動作モードを順次設定変更するように制御を行
う制御部とを備え、上記制御部は、上記デコーダ部の同
期が検出されていた状態での，上記位相回転部，上記ダ
ミーデータ挿入部，上記デコーダ部，上記同期検出部，
上記クロック発生部の各部への設定動作モードをあらか
じめ記憶しておき、同期はずれ検出後一定時間はこの記
憶された設定モードに応じて、ある特定の設定モードか
ら総ての動作モードを順次設定変更するように制御を行
うことにより、同期検出部から同期検出情報が入力され
るまで、それまでの動作モードとは全く無関係にあらか
じめ決められた順序に従い、上記各部に対して総ての設
定動作モードを順次設定変更するようにしたので、送信
側で符号化率を変更しても、受信側でこの変更に応じ手
動により符号化率の変更が不要となり、運用面での自動
化が可能となる効果がある。また何らかの理由で同期は
ずれとなった場合には、デコーダ部の同期が検出されて
いた状態での各部への設定動作モードをあらかじめ記憶
しておき、同期はずれ検出後一定時間はこの記憶された
設定モードに応じて、ある特定の設定モードから総ての
動作モードを順次設定変更するようにしたので、上記効
果に加え、再同期するまでの時間を短縮することもでき
る効果がある。

【００４２】

【図面の簡単な説明】

【図１】この発明の第１の実施例による符号化率自動可
変ビタビ復号器を示す系統図である。

【図２】この発明の第１の実施例による制御部の動作を
示す制御フローチャート図である。

【図３】この発明の第２の実施例による制御部の動作を
示す制御フローチャート図である。

【図４】従来の符号化率可変ビタビ復号器の構成を示す
構成図である。

【図５】従来の制御部の動作を示す制御フローチャート
図である。

【図６】従来の畳み込み符号化器の構成を示す構成図で
ある。

【図７】パンクチャード符号化および復号の際のダミー
ビット挿入方法を示す図である。

【図８】畳み込み符号化器およびビダビ復号器を用いた
ディジタル通信の構成系統図である。

【図９】既知符号パターンによる位相不確定除去の方法
を示す説明図である。

【符号の説明】

１ 入力データおよびクロック（Ｐ，Ｑ，ＣＬＫＩ） ２ 位相回転部 ３ 位相回転部出力データ ４ ダミーデータ挿入部 ５ ダミーデータ挿入部出力データ ６ デコーダ部 ７ 出力データ ８ クロック発生部 ９ クロック発生部で生成された出力クロック １０ デコーダ部からの同期検出判定用情報 １１ 同期検出部 １２ 同期検出信号（ＬＯＣＫ ＯＮ） １３ 図５に示す制御を行う制御部 １４ 位相回転制御信号（ＡＭＢ） １５ ダミーデータ挿入位相制御信号（ＤＵＭＭＹ Ｐ
Ｈ） １６ 制御部１３より出力される符号化率制御信号 １７ 外部より設定される符号化率制御信号（ＲＡＴ
Ｅ） １８ 畳み込み符号器 １９ 変調器 ２０ 送信側 ２１ 伝送路 ２２ 復調器 ２３ ビタビ復号器 ２４ 受信側

フロントページの続き (56)参考文献 特開 昭64−44132（ＪＰ，Ａ) 特開 昭64−90621（ＪＰ，Ａ) Ｙ．ＹＡＳＵＤＡ，ＥＴ ＡＬ．, ”ＤＥＶＥＬＯＰＭＥＮＴ ＯＦ Ｖ ＡＲＩＡＢＬＥ−ＲＡＴＥ ＶＩＴＥＲ ＢＩ ＤＥＣＯＤＥＲ ＡＮＤ ＩＴＳ ＰＥＲＦＯＲＭＡＮＣＥ ＣＨＡＲＡ ＣＴＥＲＩＳＴＩＣＳ，” ＳＩＸＴＨ ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＣＯＮ ＦＥＲＥＮＣＥ ＯＮ ＤＩＧＩＴＡＬ ＳＡＴＥＬＬＩＴＥ ＣＯＭＭＵＮＩ ＣＡＴＩＯＮＳ，1983，ＳＥＰＴ．, Ｐ．▲ＸＩＩ▼−24−▲ＸＩＩ▼−31 (58)調査した分野(Int.Cl.⁶，ＤＢ名) H03M 13/00 - 13/22

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 入力されたＰおよびＱのデータに対しそ
   の位相不確定を除去する位相回転部と、 該位相回転部から出力されたデータに対しパンクチャー
   ド符号化方式に従いダミーデータを挿入するダミーデー
   タ挿入部と、 該ダミーデータ挿入部の出力よりビタビ復号方式に従い
   データの復号を行うデコーダ部と、 該デコーダ部からの同期検出用情報を入力しデコーダ部
   の同期を検出する同期検出部と、 上記ダミーデータ挿入部および上記デコーダ部へ送出す
   るクロックを入力クロックより生成するクロック発生部
   と、 上記同期検出部から同期検出情報が入力されるまで、そ
   れまでの動作モードとは無関係にあらかじめ決められた
   順序に従い、上記位相回転部，上記ダミーデータ挿入
   部，上記デコーダ部，上記同期検出部，上記クロック発
   生部の各部に対して総ての設定動作モードを順次設定変
   更するように制御を行う制御部とを備え、 上記制御部は、上記デコーダ部の同期が検出されていた
   状態での，上記位相回転部，上記ダミーデータ挿入部，
   上記デコーダ部，上記同期検出部，上記クロック発生部
   の各部への設定動作モードをあらかじめ記憶しておき、 同期はずれ検出後一定時間はこの記憶された設定モード
   に応じて、ある特定の設定モードから総ての動作モード
   を順次設定変更するように制御を行う ことを特徴とする
   ビタビ復号器。