JPH04335718A - ビタビ復号器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ビタビ復号器に関し
、特に送信側での畳み込み符号化器の符号化率変更に応
じ自動的に符号化率を変更することが可能なビタビ復号
器に関するものである。

【０００２】

【従来の技術】図４は畳み込み符号化器およびビタビ復
号器を用いたディジタル通信の構成系統図を示す図であ
り、図において、１８および１９は送信側２０を構成す
る畳み込み符号化器および変調器である。２２および２
３は受信側２４を構成する復調器およびビタビ復号器で
ある。

【０００３】次にディジタル衛星通信の概要について説
明する。送信側２０において、畳み込み符号器１８によ
り畳み込み符号化し、符号化したデータを削減（パンク
チャード方式）し、ＰＳＫ変調器等のディジタル通信用
変調器１９により変調し、伝送路２１を経由して受信側
２４で受信する。該受信側２４では、復調器２２により
上記ＰＳＫ変調された信号を復調し、さらにビタビ復号
器２３において、位相不確定除去，ダミーデータ挿入等
によるデータの復号を行い、誤り訂正復号し、データと
して出力する。

【０００４】このビタビ復号器２３の誤り訂正復号とは
、復調した信号を一定数だけ蓄積し、次に受信された信
号で得られる図５（ｃ）　に示したような出力信号の組
合せ（状態遷移）を考え、最も正しいと思われる状態を
推定する（最尤復号法）。この最尤復号法を実現するア
ルゴリズムとしてＶｉｔｅｒｂｉ　アルゴリズムがあり
、ソフトディシジョン、即ち“０”または“１”という
判定ではなく、“０”と“１”の間をいくつかに分割し
、精度を高めた判定法を用いることにより大きな符号化
利得を得るものである。

【０００５】次にディジタル衛星通信を構成する上記各
部の機能について説明する。まず送信側２０の畳み込み
符号化器１８について、特に本発明の対象となるパンク
チャード畳み込み符号について簡単に説明する。

【０００６】図５（ａ）　は図４に示す畳み込み符号器
１８の一例として拘束長３（Ｋ＝３）、符号化率　　１
／２（Ｒ＝１／２）の畳み込み符号化器を示す。

【０００７】上記拘束長（Ｋ）とは、出力の符号ビット
に影響を与える入力情報ビット数であり、シフトレジス
タの段数のことを意味する。また、この符号化率による
と入力データ１ビットごとに２ビットずつデータが出力
されるので、２倍のデータの伝送が必要となることも意
味している。

【０００８】次に動作について説明する。入力されたデ
ータは各レジストａ〜ｃに記憶され、過去３ビットのデ
ータの特定のビットを用いてｍｏｄ２の加算を行う２種
の加算器よりＰおよびＱの２種のデータが出力される。 例えば、各レジスタａ〜ｃの値がｉ１　〜ｉ３　とする
と、Ｐ＝ｉ１　＋ｉ２　＋ｉ３　，Ｑ＝ｉ１　＋ｉ３　
である。図５（ｂ）　は各レジスタの状態遷移に対して
の出力信号（Ｐ，Ｑ）の状態遷移を示す。このような符
号器の出力の組合せは図５（ｃ）　のようになる。同図
では初期状態として総てのシフトレジスタの値が“０”
であると仮定し、３ビット情報入力により出力信号の総
ての組合せが得られている。即ち、現在の出力信号は２
ビット前の出力信号と密接に関係しており、前の出力状
態によってその次の入力ビットが“０”または“１”で
あってもとりえない出力信号が存在する。例えば、出力
対（１，１）のあとには（１，０）または（０，１）の
出力対のみが可能であり、（１，１）または（０，０）
はありえない信号対となる。

【０００９】また畳み込み符号化器１８においては、上
述したように入力データ１ビットごとに２ビットずつデ
ータが出力されるので、２倍のデータの伝送が必要とな
り、データを伝送する場合には符号化データを削減する
ことも考えられる。

【００１０】次に、この符号化データの削減（パンクチ
ャード）の方法について説明する。例えば図８（ａ）　
〜（ｆ）　は一例としてＲ＝３／４のパンクチャード符
号化方法を示す。図８（ａ）　は畳み込み符号化された
ＰおよびＱデータの時系列の変化を示し、図８（ｂ）　
はパンクチャード符号化のための削除するビット位置を
“０“で示し、図８（ｂ）　に従いパンクチャード化さ
れ並べ換えられた畳み込み符号を図８（ｃ）　に示す。 この方法により伝送する情報は、畳み込み符号化器１８
の入力の４／３倍（２倍×２／３倍）にまで削減される
。削減されたデータは変調器１９により変調され、受信
側２４へ送信される。

【００１１】次に受信側２４のビタビ復号器２３につい
て説明する。図６は図４に示すビタビ復号器２３の一例
として従来の手動により符号化率が可変なビタビ復号器
の構成を示す図であり、ここでは符号化率がＲ＝１／２
とＲ＝３／４に可変な場合を例にとって説明する。図に
おいて、１は入力データおよびクロック（Ｐ，Ｑ，ＣＬ
ＫＩ）、２は位相回転部、３は位相回転部出力データ、
４はダミーデータ挿入部、５はダミーデータ挿入部４の
出力データ、６はデコーダ部、７は出力データ、８はク
ロック発生部、９はクロック発生部８で生成された出力
クロック、１０はデコーダ部からの同期検出判定用情報
、１１は同期検出部、１２は同期検出信号（ＬＯＣＫ　
　ＯＮ）、１３は図７に示す制御を行う制御部、１４は
位相回転制御信号（ＡＭＢ）、１５はダミーデータ挿入
位相制御信号（ＤＵＭＭＹ　　ＰＨ）、１７は符号化率
に応じ各部を制御するために外部より設定される符号化
率制御信号（ＲＡＴＥ）である。

【００１２】次に動作について説明する。ビタビ復号器
２３では、主に位相回転部２による位相不確定性の除去
と、送信側２０で削減（パンクチャード符号化）された
データを元に戻すためのダミーデータ挿入部４によるダ
ミーデータ挿入と、デコーダ部６によるビタビ復号との
動作がある。

【００１３】まず、位相回転部２の位相不確定性の除去
について説明する。送信側２０では図９（ａ）　に示す
破線の４つの状態のうち、いずれかの状態で変調位相し
データを送信する。受信側２４では上記のようなＰＳＫ
信号を同期検波によって復調器２２により復調する場合
、復調されたディジタル符号がＰＳＫ信号のどの変調位
相を示しているか、一義的には決まらない。この位相不
確定性を取り除くためにビタビ復号器２３の位相回転部
２に入力データＰ，Ｑ，ＣＬＫＩ１を位相回転部２に入
力し、制御部１３からの位相回転制御信号（以下ＡＭＢ
ＣＯＮＴと称す）１４に応じて位相不確定性を除去する
。 その方法としては、ＰＳＫ信号系列中の既知の符号構成
を用いる方法、例えばＴＤＭＡにおけるユニークワード
やインテルサットＳＣＰＣにおけるＳＯＭを用いる方法
がある。この方法は送信側２０で挿入された既知の符号
パターンが受信側２４で正しく復調されるように符号変
換を施すものである。ここで送信符号（ｐ，ｑ）の４相
ＰＳＫ信号を同期検波する場合を例にとると、再生基準
搬送波ベクトルは、図９（ａ）に示された４つの状態の
うちの１つをとり、これに応じて同図（ｂ）　に示され
る受信符号が得られる。既知のパターンによってこの４
つのうちのどの状態が受信されたかが分かれば、同図（
ｃ）　の符号変換によって送信符号と一致させることが
できる。

【００１４】次にダミーデータ挿入部４によるダミーデ
ータ挿入について説明する。位相不確定性が除去された
データ３はダミーデータ挿入部４に入力される。例えば
符号化率がＲ＝１／２の場合は、最低２ビットずつの組
合せにより送受信されるので、ダミーデータ挿入は不要
のためダミーデータ挿入部４はバイパスされる。次に、
例えば符号化率がＲ＝３／４の場合は、図７（ｄ）　に
示す通りパンクチャード符号化により削除されたビット
位置にダミーデータが挿入される。この場合パンクチャ
ード符号位相を図７（ｅ）　に示す通り誤って認識する
と同図に示す通り原符号ａとは異なった符号となり、デ
コーダ部６で正しい復号が行えなくなるため制御部１３
からのダミーデータ挿入位相制御信号（以下ＤＵＭＭＹ
　　ＰＨと称す）１５により正しい挿入位相となるよう
に制御される。ダミーデータ挿入部４の出力データはデ
コーダ部６によりビタビ復号され復号データ７が出力さ
れる。

【００１５】また符号化率がＲ＝３／４の場合は入力デ
ータ１に対しダミーデータが付加されるため、ダミーデ
ータ挿入部４の入出力のクロック速度が異なるので、入
力クロックより出力クロックがクロック発生部８におい
て生成される。また符号化率がＲ＝１／２の場合は上記
入出力クロックは同一のためクロック発生部８からは入
力クロックと同一クロックが出力クロックとして生成さ
れる。

【００１６】ビタビ復号のデコーダ部６の動作について
は本発明の本質部分ではないため省略する（Ｖ．Ｋ．Ｂ
ＨＡＲＧＡＶＡ　　ｅｔ．ａｌ著　　塚本　　訳「最新
ディジタル衛星通信」ジャテック出版の１２．５章“ｖ
ｉｔｅｒｂｉ　　復号器の構成“参照）。

【００１７】また上記デコーダ部６においては位相回転
部２およびダミーデータ挿入部４において正しい方法に
てデータへの処理がなされた時のみデコーダ部６が正し
く復号できる。この正しい復号が行われているかどうか
はデコーダ部６からの同期判定信号１０を用いて同期検
出部１１において判定され、同期検出時は同期検出信号
（以下ＬＯＣＫ　　ＯＮと称す）１２が出力される。

【００１８】同期検出のためのしきい値は一般に符号化
率により異なるため符号化率制御信号（以後ＲＡＴＥと
称す）１２に応じて、このしきい値が変更される。

【００１９】制御部１３においてはＬＯＣＫ　　ＯＮ１
２の信号よりデコーダ部６の同期、非同期を認識し非同
期時は図７（ａ）　〜（ｂ）　に示す手順により同期す
るまでＡＭＢＣＯＮＴ１４およびＤＵＭＭＹ　　ＰＨ１
５をＡＭＢ　　ＣＯＮＴ１４とＤＵＭＭＹＰＨ１５の全
組み合せについて順次変化させ各部への設定を繰り返す
。非同期時における制御部１３の上記手順を、まず符号
化率Ｒ＝１／２の場合について図７（ａ）　に沿って説
明する。

【００２０】ここで位相回転モードＡＭＢについて、例
えば（０，０），（１，１）をＡＭＢ＝０モードとし、
（０，１），（１，０）をＡＭＢ＝１モードとする。

【００２１】またダミービット挿入モードＰＨについて
、先行データの組合せに挿入するものをＰＨ＝０モード
とし、後続するデータの組合せに挿入するものをＰＨ＝
０モードとする。

【００２２】まず、同期判定を行い（Ｓ１　）、同期が
とれていれば（Ｓ２　）、デコーダ部６に入力し、同期
がとれていなければ（Ｓ３）、位相回転モードＡＭＢ＝
０として（Ｓ４　）、同期をとり（Ｓ５　）、同期がと
れれば（Ｓ６　）、上記同様デコーダ部６に入力する。 同期がとれていなければ（Ｓ７　）、位相回転モードＡ
ＭＢ＝１として（Ｓ８　）、同期判定を行う（Ｓ９　）
。判定がとれれば（Ｓ１０）、上記同様デコーダ部６に
入力し、判定がとれていなければ、再度、位相回転モー
ドＡＭＢ＝０から同期を取り直す（Ｓ１１）。なお、符
号化率Ｒ＝１／２の場合はダミーデータを挿入する必要
はない。

【００２３】次に符号化率Ｒ＝３／４の場合について制
御部１３の動作を図７（ｂ）　に沿って説明する。まず
、同期判定を行い（Ｓ１　）、同期がとれていれば（Ｓ
２　）、デコーダ部６に入力し、同期がとれていなけれ
ば（Ｓ３　）、ダミーデータ挿入モードＰＨ＝０とし（
Ｓ４　）、位相回転モードＡＭＢ＝０として（Ｓ５　）
、同期をとり（Ｓ６　）、同期がとれれば（Ｓ７　）、
上記同様デコーダ部６に入力する。同期がとれていなけ
れば（Ｓ８　）、位相回転モードＡＭＢ＝１として（Ｓ
９　）、同期判定を行う（Ｓ１０）。同期がとれれば（
Ｓ１１）、上記同様デコーダ部６に入力する。同期がと
れていなければ（Ｓ１２）、次にダミーデータ挿入モー
ドＰＨ＝０の正誤性を判定する（Ｓ１３）。ダミーデー
タ挿入モードＰＨ＝０でなければ、再度ダミーデータ挿
入モードＰＨ＝０から同期を取り直す（Ｓ１４）。ダミ
ーデータ挿入モードＰＨ＝０であれば（Ｓ１５）、再度
ダミーデータ挿入モードＰＨ＝１として位相回転モード
ＡＭＢ＝０から再度同期を取り直す（Ｓ１６）。

【００２４】

【発明が解決しようとする課題】従来のビタビ復号器は
以上のように構成されているので、符号化率を送信側で
変更した場合、その変更に応じて手動でビタビ復号器の
符号化率を変更しなければならないという問題点があっ
た。

【００２５】この発明は上記のような問題点を解決する
ためになされたもので、送信側で符号化率を変更した場
合には、自動的に符号化率を変更するビタビ復号器を得
ることを目的としている。

【００２６】

【課題を解決するための手段】この発明に係る符号化率
自動可変ビタビ復号器は、同期検出部から同期検出情報
が入力されるまで、それまでの動作モードとは全く無関
係にあらかじめ決められた順序に従い、上記各部に対し
て総ての設定動作モードを順次設定変更するようにした
ものである。

【００２７】またデコーダ部の同期が検出されていた状
態での各部への設定動作モードをあらかじめ記憶してお
き、同期はずれ検出後一定時間はこの記憶された設定モ
ードに応じて、ある特定の設定モードから総ての動作モ
ードを順次設定変更するようにしたものである。

【００２８】

【作用】この発明においては、同期検出部より送出され
るデコーダ部の同期検出信号を用いて、デコーダ部の同
期はずれを検出した場合、同期検出がなされるまで、符
号化率変更を含むビタビ復号器内の動作モードの設定変
更を行い自動的に再同期を達成することができる。

【００２９】またデコーダ部の同期が検出されていた状
態での各部への設定動作モードをあらかじめ記憶するこ
とにより、再度同期するまでの時間を短縮することがで
きる。

【００３０】

【実施例】以下、この発明の一実施例を図について説明
する。図１は本発明の第１の実施例による符号化率可変
ビタビ復号器の構成を示す。図において、１〜１５は図
４と同一部分は同一名称，番号を付与しており説明を省
略する。１６は符号化率に応じ各部を制御するため制御
部１３より出力される符号化率制御信号（以後ＲＡＴＥ
と称す）である。制御部１３の動作および符号化率制御
信号１６が外部からではなく制御部１３より出力されて
いること以外は従来の符号化率可変ビタビ復号器と同一
動作であるため説明は省略する。

【００３１】図２は制御部１３の動作の一実施例を示し
たものでデコーダ部の同期はずれを検出した場合、それ
までの動作モードとは全く無関係に特定の動作モード（
例えば符号化率Ｒ＝１／２、位相回転モード“０”、ダ
ミービット挿入モード“０”から同期検出されるまで順
次全ての動作モードの組合わせを設定していくものであ
る。ここで、従来例と同様、位相回転モードＡＭＢ＝０
，ＡＭＢ＝１の２種類は、ＡＭＢ＝０は（０，０），（
１，１）とし、ＡＭＢ＝１は（０，１），（１，０）と
する。

【００３２】また、ダミービット挿入モードＰＨ＝０，
ＰＨ＝１の２種類は、ＰＨ＝０は先行するデータの組合
せに挿入するとし、ＰＨ＝１は後続するデータの組合せ
に挿入するとする。

【００３３】また、上記位相回転モードと上記ダミービ
ット挿入モードに加え、新たに符号化率モードＲＭ　を
導入する。この符号化率モードＲＭは“０”と“１”の
２種類あり、符号化率モードＲＭ　＝０は符号化率Ｒ＝
１／２，符号化率モードＲＭ　＝１は符号化率Ｒ＝３／
４とする。

【００３４】まず図２（ｂ）　に示す表に従いＳＴＡＴ
ＵＳ＝０（Ｓ１）の各モードは、符号化率モードＲＭ　
＝０、即ち符号化率Ｒ＝１／２，ダミービット挿入モー
ドＰＨ＝０、即ち２ビットずつのデータの組合せのうち
、後のデータＰ，Ｑのいずれかに挿入するとし，位相回
転モードＡＭＢ＝０、即ち（０，０），（１，１）とす
る。この状態において（Ｓ１　）、同期判定を行う（Ｓ
２　）。

【００３５】同期がとれていれば（Ｓ３　）、デコーダ
部６に入力され、ビタビ復号される。同期がとれていな
ければ（Ｓ４　）、ＳＴＡＴＵＳ＝０（Ｓ５　）〜ＳＴ
ＡＴＵＳ＝７（Ｓ８　）まで順次変化させて同図（ｂ）
　に示す組合せについて同期がとれるまで設定を繰り返
す。それでもなお、同期のとれない場合は（Ｓ１１）、
ＳＴＡＴＵＳを初期状態、即ちＳＴＡＴＵＳ＝０に戻し
て（Ｓ１２）、上記同様にＳＴＡＴＵＳ＝０（Ｓ５　）
〜ＳＴＡＴＵＳ＝７（Ｓ８　）まで順次変化させて再度
同期をとりなおす。

【００３６】このように上記第１の実施例では、上記同
期検出部１１から同期検出情報が入力されるまで、それ
までの動作モードとは全く無関係にあらかじめ決められ
た順序に従い、上記各部に対して総ての設定動作モード
を順次設定変更するようにしたので、送信側で符号化率
を変更しても、受信側でこの変更に応じ手動により符号
化率の変更が不要となり、運用面での自動化が可能とな
る。

【００３７】なお上記実施例では、例えば符号化率Ｒ＝
３／４で動作していたとし、何らかの理由で同期はずれ
となった場合には、符号化率Ｒ＝１／２から再度動作モ
ードが設定されるため再同期するまで時間を要すること
が考えられる。これに対し、制御部１３において同期は
ずれとなる以前の符号化率（図３ではＲ′と示す）を記
憶しておき、同期はずれ後一定時間内はこの記憶してあ
る符号化率としたまま各部の他の動作モードの全ての組
合わせを順次設定していく方法もある。この場合でも一
定時間後は符号化率を変更し、送信側で符号化率を変更
した場合でも再同期を可能としている。

【００３８】このような第２の実施例について図３に沿
って説明する。何らかの理由で同期はずれとなり（Ｓ３
　）、制御部１３において同期はずれとなる以前の符号
化率Ｒ′（例えば、Ｒ＝３／４あるいはＲ＝１／２）と
して（Ｓ４　）、ある一定時間記憶するようにタイマー
をスタートさせる（Ｓ５　）。この状態で、上記ダミー
ビット挿入モードＰＨ＝０（Ｓ６　），　上記位相回転
モードＡＭＢ＝０（Ｓ７　）について同期判定を行う（
Ｓ８　）。同期がとれていれば（Ｓ９　）、デコーダ部
６へ入力され、ビタビ復号される。同期がとれていなけ
れば（Ｓ１０）、上記位相回転モードＡＭＢ＝１（Ｓ１
１）として同期判定を行い（Ｓ１２）、同期がとれてい
れば（Ｓ１３）、上記同様、デコーダ部６へ入力され、
ビタビ復号される。同期がとれていなければ（Ｓ１４）
、上記ダミービット挿入モードＰＨ＝０であるか否かの
判定を行う（Ｓ１５）。ダミービット挿入モードＰＨ＝
０であれば（Ｓ１７）、ＰＨ＝１とし（Ｓ１８）、再度
位相回転モードＡＭＢ＝０（Ｓ７　）から順次上記動作
を繰り返す。ダミービット挿入モードＰＨ＝０でなけれ
ば（Ｓ１６）、ＰＨ＝０として（Ｓ１９）タイマー動作
を終了しているか否かを判定する（Ｓ２０）。タイマー
動作を終了していなければ、上記同様、再度位相回転モ
ードＡＭＢ＝０（Ｓ７　）から順次上記動作を繰り返す
（Ｓ２１）。タイマー動作を終了していれば（Ｓ２２）
、上記符号化率モードＲＭ　についてＲＭ　＝０、即ち
Ｒ＝１／２であるか否かを判定し（Ｓ２３）、符号化率
モードＲＭ　＝０でなければ（Ｓ２４）、ＲＭ　＝０と
し、この符号化率モードをある一定時間記憶するように
タイマーをスタートさせ（Ｓ５　）、順次上記動作を再
度繰り返し行う（Ｓ２７）。 符号化率モードＲＭ　＝０であれば（Ｓ２５）、ＲＭ　
＝０とし、この符号化率モードをある一定時間記憶する
ようにタイマーをスタートさせ（Ｓ５　）、上記同様に
、順次上記動作を再度繰り返し行う（Ｓ２７）。

【００３９】このように上記第２の実施例では、デコー
ダ部６の同期が検出されていた状態での各部への設定動
作モードをあらかじめ記憶しておき、同期はずれ検出後
一定時間はこの記憶された設定モードに応じて、ある特
定の設定モードから総ての動作モードを順次設定変更す
るようにしたので、送信側で符号化率を変更しても、受
信側でこの変更に応じ手動により符号化率の変更が不要
となり、運用面での自動化が可能となる。また再同期す
るまでの時間を短縮することができる。

【００４０】なお上記第１ないし第２の実施例では、符
号化率Ｒ＝１／２とＲ＝３／４の場合の自動可変を例に
とって説明したが、他の符号化率あるいは３種以上の符
号化率可変についても同様の考え方で符号化率自動可変
ビタビ復号器が実現でき、上記実施例と同様の効果を奏
する。

【００４１】

【発明の効果】以上のように、この発明に係る符号化率
自動可変ビタビ復号器によれば、同期検出部から同期検
出情報が入力されるまで、それまでの動作モードとは全
く無関係にあらかじめ決められた順序に従い、上記各部
に対して総ての設定動作モードを順次設定変更するよう
にしたので、送信側で符号化率を変更しても、受信側で
この変更に応じ手動により符号化率の変更が不要となり
、運用面での自動化が可能となる効果がある。

【００４２】また何らかの理由で同期はずれとなった場
合には、デコーダ部の同期が検出されていた状態での各
部への設定動作モードをあらかじめ記憶しておき、同期
はずれ検出後一定時間はこの記憶された設定モードに応
じて、ある特定の設定モードから総ての動作モードを順
次設定変更するようにしたので、上記効果に加え、再同
期するまでの時間を短縮することもできる効果がある。

【図面の簡単な説明】

【図１】この発明の第１の実施例による符号化率自動可
変ビタビ復号器を示す系統図である。

【図２】この発明の第１の実施例による制御部の動作を
示す制御フローチャート図である。

【図３】この発明の第２の実施例による制御部の動作を
示す制御フローチャート図である。

【図４】従来の符号化率可変ビタビ復号器の構成を示す
構成図である。

【図５】従来の制御部の動作を示す制御フローチャート
図である。

【図６】従来の畳み込み符号化器の構成を示す構成図で
ある。

【図７】パンクチャード符号化および復号の際のダミー
ビット挿入方法を示す図である。

【図８】畳み込み符号化器およびビダビ復号器を用いた
ディジタル通信の構成系統図である。

【図９】既知符号パターンによる位相不確定除去の方法
を示す説明図である。

【符号の説明】

１　　　　入力データおよびクロック（Ｐ，Ｑ，ＣＬＫ
Ｉ）２　　　　位相回転部 ３　　　　位相回転部出力データ ４　　　　ダミーデータ挿入部 ５　　　　ダミーデータ挿入部出力データ６　　　　デ
コーダ部 ７　　　　出力データ ８　　　　クロック発生部 ９　　　　クロック発生部で生成された出力クロック１
０　　デコーダ部からの同期検出判定用情報１１　　同
期検出部 １２　　同期検出信号（ＬＯＣＫ　　ＯＮ）１３　　図
５に示す制御を行う制御部 １４　　位相回転制御信号（ＡＭＢ） １５　　ダミーデータ挿入位相制御信号（ＤＵＭＭＹ　
　ＰＨ） １６　　制御部１３より出力される符号化率制御信号１
７　　外部より設定される符号化率制御信号（ＲＡＴＥ
） １８　　畳み込み符号器 １９　　変調器 ２０　　送信側 ２１　　伝送路 ２２　　復調器 ２３　　ビタビ復号器 ２４　　受信側

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　入力するＰおよびＱのデータの位相不
   確定を除去する位相回転部と、該位相回転部出力のデー
   タに対しパンクチャード符号化方式に従いダミーデータ
   を挿入するダミーデータ挿入部と、該ダミーデータ挿入
   部出力よりビタビ復号方式に従いデータの復号を行うデ
   コーダ部と、該デコーダ部からの同期検出用情報を入力
   しデコーダ部の同期を検出する同期検出部と、上記ダミ
   ーデータ挿入部およびデコーダ部へ送出するクロックを
   入力クロックより生成するクロック発生部とを備えたビ
   タビ復号器において、上記同期検出部から同期検出情報
   が入力されるまで、それまでの動作モードとは無関係に
   あらかじめ決められた順序に従い、上記各部に対して総
   ての設定動作モードを順次設定変更するよう制御する制
   御部とを備えたことを特徴とするビタビ復号器。
2. 【請求項２】　　上記制御部は、上記デコーダ部の同期
   が検出されていた状態での各部への設定動作モードをあ
   らかじめ記憶しておき、同期はずれ検出後一定時間はこ
   の記憶された設定モードに応じて、ある特定の設定モー
   ドから総ての動作モードを順次設定変更するよう制御す
   ることを特徴とする請求項１記載のビタビ復号器。