JPS6341255B2 - - Google Patents
Info
- Publication number
- JPS6341255B2 JPS6341255B2 JP57121598A JP12159882A JPS6341255B2 JP S6341255 B2 JPS6341255 B2 JP S6341255B2 JP 57121598 A JP57121598 A JP 57121598A JP 12159882 A JP12159882 A JP 12159882A JP S6341255 B2 JPS6341255 B2 JP S6341255B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- error correction
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012937 correction Methods 0.000 claims description 60
- 230000010363 phase shift Effects 0.000 claims description 13
- 230000001360 synchronised effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明は誤り訂正復号器のための同期回路に関
するものである。
するものである。
デイジタル通信に於て、伝送誤りを減らす方法
の一つに、送信情報を誤り訂正符号化して伝送
し、受信符号を誤り訂正復号化する方法があるこ
とはよく知られている。例えば、1973年10月に(株)
昭晃堂により発行された刊行物「符号理論」に、
各種符号化・復号化法が詳細に記述されている。
の一つに、送信情報を誤り訂正符号化して伝送
し、受信符号を誤り訂正復号化する方法があるこ
とはよく知られている。例えば、1973年10月に(株)
昭晃堂により発行された刊行物「符号理論」に、
各種符号化・復号化法が詳細に記述されている。
誤り訂正符号化する際、送信情報ビツト列を、
あらかじめ定められた方法で符号化した符号語に
して伝送するため、受信側では、送信側の符号化
に同期して符号語を抽出して、誤り訂正復号器に
入力する必要がある。この同期のために、従来外
部システムからの同期信号、例えばPCMのフレ
ーム同期信号等が使われていた。しかしながら、
このような従来方法では、システム毎に同期信号
の形式が異なるためにシステム毎に同期回路の設
計をしなければならないという欠点があつた。さ
らに、フレーム同期信号の得にくいシステムでは
同期回路の設計が困難であつた。
あらかじめ定められた方法で符号化した符号語に
して伝送するため、受信側では、送信側の符号化
に同期して符号語を抽出して、誤り訂正復号器に
入力する必要がある。この同期のために、従来外
部システムからの同期信号、例えばPCMのフレ
ーム同期信号等が使われていた。しかしながら、
このような従来方法では、システム毎に同期信号
の形式が異なるためにシステム毎に同期回路の設
計をしなければならないという欠点があつた。さ
らに、フレーム同期信号の得にくいシステムでは
同期回路の設計が困難であつた。
本発明は、このような従来方法の欠点を除き、
誤り訂正復号器自体で符号語の同期をとることの
できる同期回路を与えるものである。
誤り訂正復号器自体で符号語の同期をとることの
できる同期回路を与えるものである。
本発明によれば、第１の誤り訂正復号器の同期
回路は、被復号入力端子と誤り訂正信号出力端子
と復号信号出力端子とをもつ誤り訂正復号器に対
し使用される同期回路として構成され、移動量制
御端子をもつ移相器と、前記誤り訂正信号出力端
子からの出力を入力とする積分器と、該積分器出
力を入力信号とする最大もしくは最小値判定器
と、この最大もしくは最小値判定時の位相を記憶
する位相記憶器と、この位相記憶器の出力を一つ
の端子への入力とし、可動接触子を前記移相器の
移相量制御端子に接続するスイツチと、位相制御
信号を前記最大もしくは最小値判定器、位相記憶
器、および前記スイツチの他の一つの端子に供給
すると共に該スイツチの切換え信号を出す切換え
信号発生器とから成り、被復号信号を前記移相器
の入力信号とし、移相器の出力信号を前記誤り訂
正復号器の入力信号としたことを特徴とする誤り
訂正復号器の同期回路として実現される。
回路は、被復号入力端子と誤り訂正信号出力端子
と復号信号出力端子とをもつ誤り訂正復号器に対
し使用される同期回路として構成され、移動量制
御端子をもつ移相器と、前記誤り訂正信号出力端
子からの出力を入力とする積分器と、該積分器出
力を入力信号とする最大もしくは最小値判定器
と、この最大もしくは最小値判定時の位相を記憶
する位相記憶器と、この位相記憶器の出力を一つ
の端子への入力とし、可動接触子を前記移相器の
移相量制御端子に接続するスイツチと、位相制御
信号を前記最大もしくは最小値判定器、位相記憶
器、および前記スイツチの他の一つの端子に供給
すると共に該スイツチの切換え信号を出す切換え
信号発生器とから成り、被復号信号を前記移相器
の入力信号とし、移相器の出力信号を前記誤り訂
正復号器の入力信号としたことを特徴とする誤り
訂正復号器の同期回路として実現される。
また、本発明の第２の誤り訂正復号器の同期回
路は、被復号信号入力端子と復号信号出力端子と
をもつ誤り訂正復号器に対し使用される同期回路
として構成され移相量制御端子をもつ移相器と、
前記被復号信号を一定時間蓄えるバツフアと、前
記誤り訂正復号器の出力を再符号化する誤り訂正
符号化回路と、該符号化回路の出力と前記バツフ
アから読み出される信号との相関をとる相関器と
該相関器の出力を入力信号とする最大もしくは最
小判定器と、この最大もしくは最小値判定時の位
相を記憶する位相記憶器と、この位相記憶器の出
力を一つの端子への入力とし、可動接触子を前記
移相器の移相量制御端子に接続するスイツチと、
位相制御信号を前記最大もしくは最小値判定器、
位相記憶器および前記スイツチの他の一つの端子
に供給すると共に該スイツチの切換え信号を出す
切換え信号発生器とから成り、被復号信号を前記
移相器の入力信号とし、移相器の出力信号を前記
誤り訂正復号器の入力信号としたことを特徴とす
る誤り訂正復号器の同期回路として実現される。
路は、被復号信号入力端子と復号信号出力端子と
をもつ誤り訂正復号器に対し使用される同期回路
として構成され移相量制御端子をもつ移相器と、
前記被復号信号を一定時間蓄えるバツフアと、前
記誤り訂正復号器の出力を再符号化する誤り訂正
符号化回路と、該符号化回路の出力と前記バツフ
アから読み出される信号との相関をとる相関器と
該相関器の出力を入力信号とする最大もしくは最
小判定器と、この最大もしくは最小値判定時の位
相を記憶する位相記憶器と、この位相記憶器の出
力を一つの端子への入力とし、可動接触子を前記
移相器の移相量制御端子に接続するスイツチと、
位相制御信号を前記最大もしくは最小値判定器、
位相記憶器および前記スイツチの他の一つの端子
に供給すると共に該スイツチの切換え信号を出す
切換え信号発生器とから成り、被復号信号を前記
移相器の入力信号とし、移相器の出力信号を前記
誤り訂正復号器の入力信号としたことを特徴とす
る誤り訂正復号器の同期回路として実現される。
次に、図面を参照して、本発明をその原理と共
に詳細に説明する。
に詳細に説明する。
第１図は第１の本発明の同期回路を誤り訂正復
号器に付加した実施例を示すブロツク図、第２〜
４図は移相器の例を、第５図は、第１図に於る各
部の信号を、第６図は、第２の本発明の同期回路
を誤り訂正復号器に付加した実施例を示すブロツ
ク図である。
号器に付加した実施例を示すブロツク図、第２〜
４図は移相器の例を、第５図は、第１図に於る各
部の信号を、第６図は、第２の本発明の同期回路
を誤り訂正復号器に付加した実施例を示すブロツ
ク図である。
まず第１の本発明により誤り訂正復号器の同期
回路について説明する。
回路について説明する。
第１図に於て、端子１００に入力された被復号
信号は、移相器１０を通して、誤り訂正復号器２
００の被復号信号入力端子１０４に印加される。
端子１０１には復号された信号が、また端子１０
２には、被復号信号を誤り訂正復号器２００内で
訂正したときの誤り訂正信号が出力される。例え
ば、誤まつた信号を訂正する信号を負の信号と
し、訂正しない場合を正の信号とすれば（もちろ
ん、この逆も考えられる）、誤りの多い被復号信
号を受信したときには、端子１０２には負の信号
が多くなることが分る。なお、誤り訂正信号は、
被復号信号と復号された信号との積をとつても得
られることに注意しておこう。このことは第２の
本発明の説明のときに用いる。
信号は、移相器１０を通して、誤り訂正復号器２
００の被復号信号入力端子１０４に印加される。
端子１０１には復号された信号が、また端子１０
２には、被復号信号を誤り訂正復号器２００内で
訂正したときの誤り訂正信号が出力される。例え
ば、誤まつた信号を訂正する信号を負の信号と
し、訂正しない場合を正の信号とすれば（もちろ
ん、この逆も考えられる）、誤りの多い被復号信
号を受信したときには、端子１０２には負の信号
が多くなることが分る。なお、誤り訂正信号は、
被復号信号と復号された信号との積をとつても得
られることに注意しておこう。このことは第２の
本発明の説明のときに用いる。
誤り訂正信号は、積分器２０に印加され、一定
時間積分される。しかるのち、積分器はリセツト
され、次の入力信号を積分し始める。積分器２０
の積分出力は、最大もしくは最小判定器３０に印
加される。最大値判定か最小値判定かは、誤り訂
正信号が誤まつた信号を訂正したとき、負の信号
であるか正の信号であるかに依存するが、ここで
は以後便宜上最大値判定器として話を進める。最
大値判定結果は位相記憶器４０に印加され、位相
記憶器は最大値判定時の位相を記憶する。位相記
憶器４０の出力はスイツチ５０の一つの端子に印
加される。スイツチ５０の可動接触子は移相器１
０の移相量制御端子１０３に接続される。切替信
号発生器６０は、位相制御信号を最大値判定器３
０、位相記憶器４０およびスイツチ５０の他のも
う一つの端子に印加すると共に、スイツチ５０の
切替信号を発生する。
時間積分される。しかるのち、積分器はリセツト
され、次の入力信号を積分し始める。積分器２０
の積分出力は、最大もしくは最小判定器３０に印
加される。最大値判定か最小値判定かは、誤り訂
正信号が誤まつた信号を訂正したとき、負の信号
であるか正の信号であるかに依存するが、ここで
は以後便宜上最大値判定器として話を進める。最
大値判定結果は位相記憶器４０に印加され、位相
記憶器は最大値判定時の位相を記憶する。位相記
憶器４０の出力はスイツチ５０の一つの端子に印
加される。スイツチ５０の可動接触子は移相器１
０の移相量制御端子１０３に接続される。切替信
号発生器６０は、位相制御信号を最大値判定器３
０、位相記憶器４０およびスイツチ５０の他のも
う一つの端子に印加すると共に、スイツチ５０の
切替信号を発生する。
さて、被復号信号を同期はずれ状態で受信した
とき、誤り訂正復号器は、正しい信号に、誤りが
大部分の時点で重畳された信号を受け取つたもの
として復号する。
とき、誤り訂正復号器は、正しい信号に、誤りが
大部分の時点で重畳された信号を受け取つたもの
として復号する。
従つて、誤り訂正信号には、正しく同期がとれ
ている場合に比べ、負の信号が発生する割合が多
くなる。従つて被復号信号のとり得る各位相すべ
てに対し誤り訂正信号を積分器２０で積分し、変
動成分をとり除きつつ、積分器２０の積分出力を
比較し、最大となつたときの位相を正しい同期状
態時の位相とすれば、被復号信号の同期がとれる
ことになる。前記切替信号発生器６０は、各位相
すべてについての積分器２０の出力を見るため
に、前記位相制御信号を最大値判定器３０、位相
記憶器４０およびスイツチ５０の一つの端子へ印
加している。
ている場合に比べ、負の信号が発生する割合が多
くなる。従つて被復号信号のとり得る各位相すべ
てに対し誤り訂正信号を積分器２０で積分し、変
動成分をとり除きつつ、積分器２０の積分出力を
比較し、最大となつたときの位相を正しい同期状
態時の位相とすれば、被復号信号の同期がとれる
ことになる。前記切替信号発生器６０は、各位相
すべてについての積分器２０の出力を見るため
に、前記位相制御信号を最大値判定器３０、位相
記憶器４０およびスイツチ５０の一つの端子へ印
加している。
最大値判定時の操作の過程を図面を用いて更に
詳しく説明する。
詳しく説明する。
端子１００に一例として、２つの位相状態しか
もたない被復号信号が印加され、誤り訂正復号器
が動作を開始し、同期確立を始める状態にあると
する。このとき、切替信号発生器６０は、第５図
ａの破線に示すようにスイツチ５０を下方に倒す
信号を発生する。同時に、ａの実線に示すように
時刻ｔ＝t0〜t1の区間で位相１の位相制御信号を
参照数字３０〜５０で示された各部へ送出する。
もたない被復号信号が印加され、誤り訂正復号器
が動作を開始し、同期確立を始める状態にあると
する。このとき、切替信号発生器６０は、第５図
ａの破線に示すようにスイツチ５０を下方に倒す
信号を発生する。同時に、ａの実線に示すように
時刻ｔ＝t0〜t1の区間で位相１の位相制御信号を
参照数字３０〜５０で示された各部へ送出する。
積分器２０の出力は第５図ｂのように変化す
る。区間t0〜t1の最終時点t1に於て、最大値判定
器３０は、積分器出力m1を検出し、これを最大
値として記憶すると共に、位相記憶器４０に、位
相を記憶させる信号を発する。この結果、位相記
憶器には、位相１が記憶される。
る。区間t0〜t1の最終時点t1に於て、最大値判定
器３０は、積分器出力m1を検出し、これを最大
値として記憶すると共に、位相記憶器４０に、位
相を記憶させる信号を発する。この結果、位相記
憶器には、位相１が記憶される。
次に時刻ｔ＝t1〜t2の区間で、切替信号発生器
は、位相２の信号を参照数字３０〜５０で示され
た各部へ送出する。このときの積分器出力は、第
５図ｂのように変化する。本実施例では積分器は
時刻ｔ＝t1の時点でリセツトされるとしたため、
第５図ｂのグラフは不連続的な曲線となつている
が、もちろん連続的に変化するように積分器を構
成することは可能である。
は、位相２の信号を参照数字３０〜５０で示され
た各部へ送出する。このときの積分器出力は、第
５図ｂのように変化する。本実施例では積分器は
時刻ｔ＝t1の時点でリセツトされるとしたため、
第５図ｂのグラフは不連続的な曲線となつている
が、もちろん連続的に変化するように積分器を構
成することは可能である。
最大値判定器はｔ＝t2の時点に於て、積分器出
力m2を検出し、先の値m1と比較して、m2の方が
大きいことを判定する。位相記憶器４０は、この
判定結果をもとに、位相２を記憶する。
力m2を検出し、先の値m1と比較して、m2の方が
大きいことを判定する。位相記憶器４０は、この
判定結果をもとに、位相２を記憶する。
この例では被復号信号のとり得る位相状態は、
２つであるため、ｔ＝t2の時点で、全ての位相に
対する誤り訂正信号の積分値に基づいた、上記比
較過程は終了する。
２つであるため、ｔ＝t2の時点で、全ての位相に
対する誤り訂正信号の積分値に基づいた、上記比
較過程は終了する。
切替信号発生器５０は、第５図ａの破線に示す
ように、スイツチ５０を上に倒すような切替信号
を発生し、回路は位相２を同期状態として誤り訂
正の復号を実行する。なお、誤り訂正符号化され
てできる送信符号は、送信器へ順次入力される各
情報ビツトに対し、過去の複数個の情報ビツトに
依存した複数個のビツトが出力ビツトとして順次
出力されて構成されるために、この複数個のビツ
トの区切りを示すための同期信号（以下語同期信
号と呼ぶ）が端子１０５に加えられる。該語同期
信号は、移相器１０を通して、端子１０６に出力
され、誤り訂正復号器２００に供給される。
ように、スイツチ５０を上に倒すような切替信号
を発生し、回路は位相２を同期状態として誤り訂
正の復号を実行する。なお、誤り訂正符号化され
てできる送信符号は、送信器へ順次入力される各
情報ビツトに対し、過去の複数個の情報ビツトに
依存した複数個のビツトが出力ビツトとして順次
出力されて構成されるために、この複数個のビツ
トの区切りを示すための同期信号（以下語同期信
号と呼ぶ）が端子１０５に加えられる。該語同期
信号は、移相器１０を通して、端子１０６に出力
され、誤り訂正復号器２００に供給される。
移相器１０は、例えば第２図または第３図に示
すように構成される。第２図では端子１００に印
加された被復号信号が移相素子１２０を通して移
相され、端子１０４に出力される。端子１０５の
語同期信号はそのまま端子１０６に出力され、被
復号信号と語同期信号との相対的な時間関係が調
整される。
すように構成される。第２図では端子１００に印
加された被復号信号が移相素子１２０を通して移
相され、端子１０４に出力される。端子１０５の
語同期信号はそのまま端子１０６に出力され、被
復号信号と語同期信号との相対的な時間関係が調
整される。
第３図では、端子１００へ印加された被復号信
号はそのまま端子１０４に出力され、端子１０５
の語同期信号が移相素子１３０により移相され端
子１０６に出力される。
号はそのまま端子１０４に出力され、端子１０５
の語同期信号が移相素子１３０により移相され端
子１０６に出力される。
以上の説明は、被復号信号が直列信号であると
仮定して進めてきたが、誤り訂正復号器が並列信
号を入力するようになつている場合、例えば２並
列信号を入力するようになつている場合には、第
４図に示すように、端子４０１，４０２へ印加さ
れる２つの信号をスイツチ４０３，４０４により
入れ換え可能にして、端子４０６，４０７に出力
することにより、等価的な移相を行なうことがで
きる。つまり、スイツチの切替信号が、端子４０
５に印加され、フリツプフロツプ４０８を通じ
て、フリツプフロツプの状態に対応した位相に入
力信号がセツトされる。
仮定して進めてきたが、誤り訂正復号器が並列信
号を入力するようになつている場合、例えば２並
列信号を入力するようになつている場合には、第
４図に示すように、端子４０１，４０２へ印加さ
れる２つの信号をスイツチ４０３，４０４により
入れ換え可能にして、端子４０６，４０７に出力
することにより、等価的な移相を行なうことがで
きる。つまり、スイツチの切替信号が、端子４０
５に印加され、フリツプフロツプ４０８を通じ
て、フリツプフロツプの状態に対応した位相に入
力信号がセツトされる。
次に、第２の本発明による誤り訂正復号器の同
期回路について説明する。誤り訂正復号器の中に
は第１図で示したように誤り訂正信号が、陽の形
で得られないものがある。例えば非線型符号化さ
れた組織符号に対する復号器とか、いわゆるビタ
ビ復号器などがそれにあたる。
期回路について説明する。誤り訂正復号器の中に
は第１図で示したように誤り訂正信号が、陽の形
で得られないものがある。例えば非線型符号化さ
れた組織符号に対する復号器とか、いわゆるビタ
ビ復号器などがそれにあたる。
第２の本発明による誤り訂正復号器の同期回路
は、誤り訂正復号器への被復号信号と、復号後の
信号しか使わないので、誤り訂正信号の得られな
い復号器に対しても使用できる同期回路になつて
いる。
は、誤り訂正復号器への被復号信号と、復号後の
信号しか使わないので、誤り訂正信号の得られな
い復号器に対しても使用できる同期回路になつて
いる。
第６図に於て、参照数字１００′，１０′，２０
０′，１０１′，１０３′〜１０６′，３０′，４
０′，５０′，６０′は第１図に於ける参照数字１
００，１０，２００，１０１，３０，４０，５
０，６０が表わすものと同じものを表わしてい
る。
０′，１０１′，１０３′〜１０６′，３０′，４
０′，５０′，６０′は第１図に於ける参照数字１
００，１０，２００，１０１，３０，４０，５
０，６０が表わすものと同じものを表わしてい
る。
第１図の場合と異なつて、第６図の同期回路に
於ては、最大値判定器３０′への入力信号を、復
号後の信号に再び送信側と同一の誤り訂正符号化
を行なつて得られる信号と、受信した被復号信号
との相関を相関器８０でとつて得られる信号とし
ている。
於ては、最大値判定器３０′への入力信号を、復
号後の信号に再び送信側と同一の誤り訂正符号化
を行なつて得られる信号と、受信した被復号信号
との相関を相関器８０でとつて得られる信号とし
ている。
すなわち、同期状態にあれば、両信号の相関は
きわめて高く、非同期状態にあれば、被復号信号
は送信信号に極めて多くの誤りが重畳されたもの
として復号されるため、上記両信号間の相関の度
合はきわめて低くなる。このことによつて、同期
状態との識別が可能となる。従つて、被復号信号
のとり得る各位相すべてに対し、相関器８０で求
めた相関値の信号を比較し、最大となつたときの
位相を正しい同期状態時の位相とすれば、被復号
信号の同期がとれることになる。
きわめて高く、非同期状態にあれば、被復号信号
は送信信号に極めて多くの誤りが重畳されたもの
として復号されるため、上記両信号間の相関の度
合はきわめて低くなる。このことによつて、同期
状態との識別が可能となる。従つて、被復号信号
のとり得る各位相すべてに対し、相関器８０で求
めた相関値の信号を比較し、最大となつたときの
位相を正しい同期状態時の位相とすれば、被復号
信号の同期がとれることになる。
第６図に於て、バツフア７０は、誤り訂正符号
化回路９０で再符号化された信号と、被復号信号
と時間的な位相関係を調整するための固定した長
さのものである。つまり、誤り訂正復号器２０
０′および誤り訂正符号化回路９０で要した遅延
分の補正を行なうためのものである。
化回路９０で再符号化された信号と、被復号信号
と時間的な位相関係を調整するための固定した長
さのものである。つまり、誤り訂正復号器２０
０′および誤り訂正符号化回路９０で要した遅延
分の補正を行なうためのものである。
さて、誤り訂正符号化回路９０の出力とバツフ
ア７０の出力とは相関器８０へ入力され、相関器
の出力が前記最大値判定回路３０で入力される。
相関器８０は、大別して両入力信号の積をとる掛
算器と、該掛算器の出力を一定時間積分して出力
し、しかるのちリセツトする前記積分器とから構
成される。あるいはこの積分器は、いわゆるロー
パスフイルタのようなものでもよい。該掛算器の
出力は、前にも説明したように、前記誤り誤正信
号に相当すると考えられるので、以後の構成並び
に動作は第１図の場合と同様である。
ア７０の出力とは相関器８０へ入力され、相関器
の出力が前記最大値判定回路３０で入力される。
相関器８０は、大別して両入力信号の積をとる掛
算器と、該掛算器の出力を一定時間積分して出力
し、しかるのちリセツトする前記積分器とから構
成される。あるいはこの積分器は、いわゆるロー
パスフイルタのようなものでもよい。該掛算器の
出力は、前にも説明したように、前記誤り誤正信
号に相当すると考えられるので、以後の構成並び
に動作は第１図の場合と同様である。
また、被復号信号が並列信号である場合でも本
発明が有効であることは、第１の本発明に関連し
て説明したのと同様にして、第４図を用いて説明
することができる。
発明が有効であることは、第１の本発明に関連し
て説明したのと同様にして、第４図を用いて説明
することができる。
なお、符号化された信号が多相位相変調されて
伝送された時、搬送波位相に不確定性のある場合
にも第１図の積分器２０の出力が最も大きくなる
搬送波位相、あるいは第６図の相関器出力が最も
大きくなる搬送波位相を求めることによつて搬送
波の不確定性を除くことができる。
伝送された時、搬送波位相に不確定性のある場合
にも第１図の積分器２０の出力が最も大きくなる
搬送波位相、あるいは第６図の相関器出力が最も
大きくなる搬送波位相を求めることによつて搬送
波の不確定性を除くことができる。
以上詳細に説明した様に、本発明による誤り訂
正復号器の同期回路は、外部システムからの同期
信号を使わずに、復号器自体で語同期を可能にす
るものである。
正復号器の同期回路は、外部システムからの同期
信号を使わずに、復号器自体で語同期を可能にす
るものである。
第１図は、第１の本発明による同期回路および
該同期回路を付加した誤り訂正復号器のブロツク
図、第２図〜第４図は、移相器の例をそれぞれ示
すブロツク図、第５図は、第１図における各部の
信号波形を示す図、第６図は、第２の本発明によ
る同期回路および該同期回路を付加した誤り訂正
復号器のブロツク図を示す。 図中、１０，１０′は移相器を、１００，１０
０′は移相器への入力信号端子を、２００，２０
０′は誤り訂正復号器を、１０１，１０１′は復号
信号出力端子を、２０は積分器を、１０２は誤り
訂正信号出力端子を、７０はバツフアを、８０は
相関器を、３０，３０′は最大値判定器を、４０，
４０′は位相記憶器を、５０，５０′はスイツチ
を、６０，６０′は切替信号発生器を、１０３，
１０３′は移相量制御端子を、１０５，１０５′は
語同期信号入力端子を、端子１０４，１０４′は
移相器を通過したあとの被復号信号出力端子を、
端子１０６，１０６′は移相器通過後の語同期信
号を示す。
該同期回路を付加した誤り訂正復号器のブロツク
図、第２図〜第４図は、移相器の例をそれぞれ示
すブロツク図、第５図は、第１図における各部の
信号波形を示す図、第６図は、第２の本発明によ
る同期回路および該同期回路を付加した誤り訂正
復号器のブロツク図を示す。 図中、１０，１０′は移相器を、１００，１０
０′は移相器への入力信号端子を、２００，２０
０′は誤り訂正復号器を、１０１，１０１′は復号
信号出力端子を、２０は積分器を、１０２は誤り
訂正信号出力端子を、７０はバツフアを、８０は
相関器を、３０，３０′は最大値判定器を、４０，
４０′は位相記憶器を、５０，５０′はスイツチ
を、６０，６０′は切替信号発生器を、１０３，
１０３′は移相量制御端子を、１０５，１０５′は
語同期信号入力端子を、端子１０４，１０４′は
移相器を通過したあとの被復号信号出力端子を、
端子１０６，１０６′は移相器通過後の語同期信
号を示す。
Claims (1)
- 【特許請求の範囲】 １ 被復号信号入力端子と誤り訂正信号出力端子
と復号信号出力端子とをもつ誤り訂正復号器に対
し使用される同期回路に於て、移相量制御端子を
もつ移相器と、前記誤り訂正信号出力端子からの
出力を入力とする積分器と、該積分器出力を入力
信号とする最大もしくは最小値判定器と、この最
大もしくは最小値判定時の位相を記憶する位相記
憶器と、この位相記憶器の出力を一つの端子への
入力とし、可動接触子を前記移相器の移相量制御
端子に接続するスイツチと、位相制御信号を前記
最大もしくは最小値判定器、位相記憶器および前
記スイツチの他の一つの端子に供給すると共に該
スイツチの切換え信号を出す切換え信号発生器と
から成り、被復号信号を前記移相器の入力信号と
し、移相器の出力信号を前記誤り訂正復号器の入
力信号としたことを特徴とする誤り訂正復号器の
同期回路。 ２ 被復号信号入力端子と復号信号出力端子とを
もつ誤り訂正復号器に対し使用される同期回路に
於て、移相量制御端子をもつ移相器と、前記被復
号信号を一定時間蓄えるバツフアと、前記誤り訂
正復号器の出力を再符号化する誤り訂正符号化回
路と、該符号化回路の出力と前記バツフアから読
み出される信号との相関をとる相関器と該相関器
の出力を入力信号とする最大もしくは最小値判定
器と、この最大もしくは最小値判定時の位相を記
憶する位相記憶器と、この位相記憶器の出力を一
つの端子への入力とし、可動接触子を前記移相器
の移相量制御端子に接続するスイツチと、位相制
御信号を前記最大もしくは最小値判定器、位相記
憶器および前記スイツチの他の一つの端子に供給
すると共に該スイツチの切換え信号を出す切換え
信号発生器とから成り、被復号信号を前記移相器
の入力信号とし、移相器の出力信号を前記誤り訂
正復号器の入力信号としたことを特徴とする誤り
訂正復号器の同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121598A JPS5912654A (ja) | 1982-07-13 | 1982-07-13 | 誤り訂正復号器の同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121598A JPS5912654A (ja) | 1982-07-13 | 1982-07-13 | 誤り訂正復号器の同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5912654A JPS5912654A (ja) | 1984-01-23 |
| JPS6341255B2 true JPS6341255B2 (ja) | 1988-08-16 |
Family
ID=14815212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57121598A Granted JPS5912654A (ja) | 1982-07-13 | 1982-07-13 | 誤り訂正復号器の同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5912654A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61225941A (ja) * | 1985-03-30 | 1986-10-07 | Nec Corp | ワ−ド同期方式 |
| CA1280433C (en) * | 1985-10-08 | 1991-02-19 | Teijiro Kitao | Fluoran derivatives, process for preparation thereof and recording material containing the same |
-
1982
- 1982-07-13 JP JP57121598A patent/JPS5912654A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5912654A (ja) | 1984-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04284753A (ja) | Ｃｒｃ演算方法及びａｔｍ交換方式におけるｈｅｃ同期装置 | |
| JPH0879228A (ja) | 同期回路 | |
| JPH09261209A (ja) | 時間ダイバーシティ通信方法及び通信装置 | |
| JPH06276107A (ja) | ビタビ復号器の同期検出方式 | |
| JPS6341255B2 (ja) | ||
| AU7741498A (en) | AAL5 jitter reduction method and apparatus | |
| JP2786342B2 (ja) | ビタビ復号器 | |
| EP0448045B1 (en) | System for suppressing spread of error generated in differential coding | |
| JPH038140B2 (ja) | ||
| JPH0139258B2 (ja) | ||
| JPH038142B2 (ja) | ||
| JP3240155B2 (ja) | 並列データ伝送方式および並列データ受信装置 | |
| JPS613529A (ja) | 誤り訂正方式 | |
| JPH0123972B2 (ja) | ||
| JPH0817378B2 (ja) | ブロツク同期方式 | |
| JPH0160977B2 (ja) | ||
| JP2752859B2 (ja) | 誤り訂正方式及びこれに用いるハーゲルバーガー復号回路 | |
| JPH0312505B2 (ja) | ||
| JPH113485A (ja) | テレコン、テレメ−タ用デ−タ伝送方式 | |
| EP0312200A2 (en) | Synchroniser for a decoder and decoder system | |
| JP2803627B2 (ja) | 畳込み復号化回路 | |
| JPH038141B2 (ja) | ||
| JP2600581B2 (ja) | 符号同期回路 | |
| JP2596357B2 (ja) | バーストデータ伝送方法及び装置 | |
| JPH04129351A (ja) | セル廃棄誤り訂正システムを用いた情報伝送装置 |