JPH0123972B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はビタービ復号器のための同期回路に関
するものである。

デイジタル通信において、伝送誤りを減らす方
法の１つにビタービ復号器がある。ビタービ復号
器の動作について1973年３月に米国アイ・イ・
イ・イ（IEEE）より発行されたプロシーデイン
グス オブ ジ アイ・イ・イ・イ
（Proceedings of the IEEE）の第61巻第３号の
第268頁〜第278頁に記載されている論文「ザ ビ
タービ アルゴリズム」（The Viterbi
Algorithm）に詳細に記されている。ビタービ復
号器を動作させるためには、送信側において、送
信符号をあらかじめ定められた方法で符号化した
符号語にして伝送する。受信側では送信側の符号
化に同期して符号語を抽出し、ビタービ復号器に
入力する。この同期のために従来外部システムか
らの同期信号、例えばPCMのフレーム同期信号
等が使われていた。しかしながらこのような従来
方法ではシステム毎に同期信号の形式が異なるた
めに、システム毎に同期回路の設計をしなければ
ならないという欠点があつた。さらにフレーム同
期信号の得にくいシステムではビタービ復号器の
適用が困難であつた。

本発明の目的はこのような従来方法の欠点を除
き、ビタービ復号器自体で符号語の同期をとるこ
とのできる同期回路を提供するものである。

以下図面を用いて本発明の構成および動作原理
を詳細に説明する。

第１図は本発明の同期回路を付加したビタービ
復号器の一実施例を示すブロツク図である。端子
１０１に入力された被復号信号は移相器１０２を
通してビタービ復号器１０３の被復号信号入力端
子１０４に印加される。端子１１３には復号され
た信号が出力される。最大・最小メトリツク選択
器１０５にはビタービ復号器からとり得る内部状
態のメトリツクが入力される。端子１０６，１０
７に出力された最大メトリツク値および最小メト
リツク値は減算器１０８に印加され、その減算出
力は積分器１０９に印加され積分される。積分器
１０９の積分出力は閾値回路１１０に印加され、
積分出力があらかじめ定められた値を越えたとき
に識別信号を出力する。制御回路は、この識別信
号を入力として前記移相器１０２の移相量制御端
子１１２に信号を供給する。

なお、後述の例でも示すようにビタービ復号用
の送信符号は送信器へ順次入力される各情報ビツ
トに対し、過去の複数個の情報ビツトに依存した
複数個のビツトが出力ビツトとして順次出力され
て構成される。この複数個のビツトの区切りを示
すための同期信号（以下単に語同期信号と呼ぶ）
が端子１１４に加えられ、移相器１０２を通して
端子１１５に出力されビタービ復号器１０３に供
給される。

第１図の破線で囲まれた部分１０３はビタービ
復号器の基本的な構成を示すものである。端子１
０４に印加された被復号信号は枝メトリツク演算
器１３１に印加され、取り得る枝毎にメトリツク
増分が計算される。各枝のメトリツク増分を、メ
トリツク記憶器１３４から読出された各状態のメ
トリツク値に加算器１３２により加算する。枝選
択器１３３は、加算器１３２から入力される各枝
のメトリツク値から、各状態毎に大きなメトリツ
クを示す枝を選択し、選択したメトリツクをメト
リツク記憶器１３４に供給するとともに、同期回
路へ出力する。枝選択器１３３により選ばれたパ
スメモリ１３５により記憶され、収束した枝が端
子１１３に出力される。メトリツク記憶器１３４
の内容は、メトリツク正規化回路１３６により正
規化され、オーバーフローを防ぐことができる。

第２図はビタービ復号器のための符号器の一例
を示すブロツク図であり、拘束長３、符号化率1/
２の畳込み符号器を示す。端子２０１に印加され
たデイジタル信号は、１信号入力毎に順次シフト
レジスタ２０２〜２０４に蓄えられる。シフトレ
ジスタ２０２，２０３，２０４の出力は第１の排
他的論理和回路２０５に印加され、その出力は端
子２０６に出力される。シフトレジスタ２０２，
２０４の出力は第２の排他的論理和回路２０７に
印加され、その出力は端子２０８に出力される。
端子２０６，２０８の信号が畳込み符号となる。
この畳込み符号はこのまま２列のデイジタル信号
として伝送されることもあり、また第３図のブロ
ツク図に示す並列・直列変換器３０３により直列
信号に変換されて伝送されることもある。第２図
の端子２０６，２０８の信号はそれぞれ第３図の
端子３０１，３０２に印加され、並列・直列変換
器３０３により直列信号に変換されて端子３０４
に出力される。

第４図ａ，ｂ，ｃは直列信号として伝送される
場合の同期の様子を示す概念図である。同図ａは
端子２０１に印加された信号であり、2T毎に新
しいデイジタル信号が印加される。同図ｂは畳込
み符号化をし、第３図の並列・直列変換器により
直列信号に変換された端子３０４の信号を示す。
符号化率が1/2のため、Ｔ毎にデイジタル信号が
出力される。受信側においては、ｂの信号を、正
しく2T毎に１語としてビタービ復号器に印加し
なければならない。もし、同図ｃに示すように１
語の区切りがＴだけずれると各語が（１′，２）、
（２′，３）……となり、元の語（１，１′）、（２，
２′）……とは異つた語構成でビタービ復号を行
うため、正しい復号結果が得られなくなる。尚第
２図端子２０６，２０８の信号を並列伝送した場
合においても、受信側において、（端子２０６、
端子２０８）の対で正しく受信されず（端子２０
８、端子２０６）のような対になると正しく復号
されない。

さて、端子３０４の信号が第１図の端子１０１
に印加され、同期を始める状態即ち第４図ｃの状
態にあるとする。このとき、端子１０６，１０７
に現われる最大メトリツクおよび最小メトリツク
はそれぞれ第５図の非同期の区間のように変化す
る。最大メトリツクと最小メトリツクの差は小さ
い。同期状態になると、最大メトリツクと最小メ
トリツクの差は開いてくる。減算器１０８の出力
にはこの最大メトリツクと最小メトリツクの差が
現われる。積分器は、この差信号を積分し、細か
な変動成分を取り除く。

第６図ａ，ｂ，ｃ，ｄは非同期、同期の状態を
説明する図である。前述の結果積分器１０９の出
力には同図ａに示すような信号が現れる。積分器
出力の初期値がVthより高かつたとすると非同期
の状態では除々に積分出力は小さくなり、遂には
閾値回路１１０の閾値Vthまで低下する。このと
き、閾値回路１１０は同図ｂに示す識別信号を出
力する。同図ｃは端子１０４における被復号信号
を示す。同図ｄは畳込み符号化前のデイジタル信
号を示す。同図ｃの実線による区切りは復号器で
想定している１語の区切りを示し破線は１語を構
成するビツトの区切りを示す。非同期の区間で
は、同図ｃ，ｄを比較すれば明らかに１語の区切
りと付号化前のデイジタル信号の区切りがずれて
いる。同図ｂの識別信号が出力されると、制御回
路１１１は移相器１０２に対して移相信号を発
し、１０２の移相量を変える。この結果、端子１
０４の信号は同図ｃの４，４′以後に示すように
区切られ、同図ｄの４以後と同じ位置で１語の区
切りが成され、正しい同期状態となる。積分器出
力の初期値がVthより低かつたとすると、その時
点で識別信号が出力され、正しい同期状態となつ
て積分器出力が上昇する。

第７図および第８図は移相器１０２の第１およ
び第２の実施例をそれぞれ示すブロツク図であ
る。第７図では端子１０１の被復号信号が移相素
子７０１を通して移相され、端子１０４に出力さ
れる。端子１１４の語同期信号はそのまま端子１
１５に出力され、被復号信号と語同期信号の相対
的な時間関係が調整される。第８図では端子１０
１の被復号信号はそのまま端子１０４に出力さ
れ、端子１１４の語同期信号が移相素子８０１に
より移相され端子１１５に出力される。

以上の説明は被復号信号が直列信号であると仮
定して進めてきたが、ビタービ復号器が並列信号
を入力するようになつている場合がある。

第９図はビタービ復号器への入力信号が並列で
ある場合の移相器の例を示すブロツク図である。
端子９０１，９０２の信号をスイツチ９０３，９
０４により入れ換え可能にして端子９０６，９０
７に出力することにより等価的な移相を行うこと
ができる。スイツチの切換信号は端子９０５に印
加される。

また上記の説明は符号化率1/2の畳込み符号化
をした場合を例にとつて説明したが、他の符号化
率の場合に適用されるのはもちろんのこと符号化
された信号が相位相変調されて伝送され搬送波位
相に不確定のある場合にも、畳込み符号の取り得
る位相状態に加えて搬送波位相の取り得る状態に
ついても上記手順をとることにより同期できるこ
とはいうまでもない。

以上詳細に説明したように、本発明によるビタ
ービ復号器の同器回路は外部システムからの同期
信号を使わずにビタービ復号器自体で語同期を可
能にするものである。

【図面の簡単な説明】

第１図は本発明による同期回路およびこれを付
加したビタービ復号器の一実施例を示すブロツク
図、第２図は畳込み符号器の一例を示すブロツク
図、第３図は並列・直列変換器を示すブロツク
図、第４図ａ，ｂ，ｃは畳込み符号器の入出力信
号を説明するための概念図、第５図は最大メトリ
ツクと最小メトリツクの時間変化を説明するため
の概念図、第６図ａ，ｂ，ｃ，ｄは第１図におけ
る各の信号を説明するための概念図、第７〜９図
は移相器を例をそれぞれ示すブロツク図である。 図中１０２は移相器を、１０５は最大・最小メ
トリツク選択器を、１０６，１０７はそれぞれ最
大メトリツク、最小メトリツクの出力端子を、１
０８は減算器を、１０９は積分器を、１１０は閾
値回路を、１１１は制御回路を、１１２は移相量
制御端子を表す。

Claims (1)

【特許請求の範囲】
1. １ 被復号信号入力端子と、復号信号出力端子
   と、取り得る内部状態のメトリツクの出力端子を
   もつビタービ復号器において、移相制御信号入力
   端子をもつ移相器と、前記各内部状態のメトリツ
   クを入力としてその最大値と最小値を出力する最
   大・最小メトリツク選択器と、前記最大メトリツ
   クと最小メトリツクを二つの入力信号とする減算
   器と、この減算器の出力信号を入力とする積分器
   と、この積分器出力があらかじめ定められた値を
   越えたときに識別信号を出す閾値回路と、この識
   別信号により前記移相器に移相量制御信号を供給
   する制御回路とから成り、被復号信号を前記移相
   器の入力信号とし、移相器の出力信号を前記ビタ
   ービ復号器の入力信号としたことを特徴とするビ
   タービ復号器の同期回路。