JP2000244464A - デジタル通信装置 - Google Patents
デジタル通信装置Info
- Publication number
- JP2000244464A JP2000244464A JP4621999A JP4621999A JP2000244464A JP 2000244464 A JP2000244464 A JP 2000244464A JP 4621999 A JP4621999 A JP 4621999A JP 4621999 A JP4621999 A JP 4621999A JP 2000244464 A JP2000244464 A JP 2000244464A
- Authority
- JP
- Japan
- Prior art keywords
- noise
- transmission
- encoder
- bits
- block length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【課題】 １つまたは複数のブロックから構成されるフ
レームを通信するデジタル通信装置において、周期性ノ
イズが発生する伝送路を用いる場合、周期性ノイズの性
質を考慮に入れずに、符号のブロック長および誤り訂正
能力を設定することにより、符号の冗長度が過大とな
り、実効伝送速度が低くなるという課題があった。 【解決手段】 伝送路に発生する周期性ノイズのノイズ
周期ごとの誤りの連続発生個数Nを用いて、冗長ビット
のビット数ＢをＮビットの誤り訂正能力を有するように
定め、周期性ノイズのノイズ周期Ｔと所与の伝送速度Ｒ
を用いて、ブロック長をＢよりも大きくかつＲ×Ｔ以下
に定める。
レームを通信するデジタル通信装置において、周期性ノ
イズが発生する伝送路を用いる場合、周期性ノイズの性
質を考慮に入れずに、符号のブロック長および誤り訂正
能力を設定することにより、符号の冗長度が過大とな
り、実効伝送速度が低くなるという課題があった。 【解決手段】 伝送路に発生する周期性ノイズのノイズ
周期ごとの誤りの連続発生個数Nを用いて、冗長ビット
のビット数ＢをＮビットの誤り訂正能力を有するように
定め、周期性ノイズのノイズ周期Ｔと所与の伝送速度Ｒ
を用いて、ブロック長をＢよりも大きくかつＲ×Ｔ以下
に定める。
Description
【０００１】
【発明の属する技術分野】本発明は、１つまたは複数の
ブロックから構成されるフレームを通信するデジタル通
信装置、特に周期性ノイズが発生する伝送路を用いるデ
ジタル通信装置に関する。
ブロックから構成されるフレームを通信するデジタル通
信装置、特に周期性ノイズが発生する伝送路を用いるデ
ジタル通信装置に関する。
【０００２】
【従来の技術】今日、１つまたは複数のブロックから構
成されるフレームを通信するデジタル通信装置において
は、伝送誤りを低減させる目的で、各ブロックに冗長ビ
ットを付加し、誤り訂正を行うことは、広く用いられて
いる。一般に、ブロック長および冗長ビットを長く取れ
ば、信頼度は高まるが、ハードウェア構成は複雑にな
る。ノイズがどのタイミングで発生するか推測の困難な
一般の伝送路を用いる場合、信頼度とハードウェア構成
の複雑度とのトレードオフにより、ブロック長が定めら
れている。この従来の方法を電灯線などの周期性ノイズ
を生ずる伝送路に適用する場合、周期性ノイズの性質に
対する符号ブロック長の設定方法と、伝送効率の関係が
明らかにされていないため、不適切な設定が原因で、符
号の冗長度が過大となり、実効伝送速度が低くなってし
まう場合がある。
成されるフレームを通信するデジタル通信装置において
は、伝送誤りを低減させる目的で、各ブロックに冗長ビ
ットを付加し、誤り訂正を行うことは、広く用いられて
いる。一般に、ブロック長および冗長ビットを長く取れ
ば、信頼度は高まるが、ハードウェア構成は複雑にな
る。ノイズがどのタイミングで発生するか推測の困難な
一般の伝送路を用いる場合、信頼度とハードウェア構成
の複雑度とのトレードオフにより、ブロック長が定めら
れている。この従来の方法を電灯線などの周期性ノイズ
を生ずる伝送路に適用する場合、周期性ノイズの性質に
対する符号ブロック長の設定方法と、伝送効率の関係が
明らかにされていないため、不適切な設定が原因で、符
号の冗長度が過大となり、実効伝送速度が低くなってし
まう場合がある。
【０００３】その状況を図６を用いて説明する。図６
は、電灯線デジタル通信システムにおいて、（８１，５
３）BCH符号を用いた場合のタイミング図である。ここ
で（ｘ，ｙ）BCH符号は、符号長ｘ、情報長ｙのBCH符号
のことである。図６（ａ）は電力波形を表す。図６
（ｂ）は電力の半周期に同期したノイズを表す。図６
（ｃ）は、いくつかの符号ブロックから構成されるフレ
ームが送信されたときに、周期性ノイズによって誤りが
発生する様子を表す（網がけ部分が誤りである）。図６
（ｄ）は、図６（ｃ）と異なるタイミングでフレームが
送信された場合の誤り発生の様子を表す。ただし、電力
波形の周波数は６０ヘルツ、伝送速度はR＝９６００ｂ
ｐｓである。そして電力波形の半周期T＝１／１２０秒
ごとに、時間幅０．２ミリ秒の周期性ノイズが発生して
いるとする。
は、電灯線デジタル通信システムにおいて、（８１，５
３）BCH符号を用いた場合のタイミング図である。ここ
で（ｘ，ｙ）BCH符号は、符号長ｘ、情報長ｙのBCH符号
のことである。図６（ａ）は電力波形を表す。図６
（ｂ）は電力の半周期に同期したノイズを表す。図６
（ｃ）は、いくつかの符号ブロックから構成されるフレ
ームが送信されたときに、周期性ノイズによって誤りが
発生する様子を表す（網がけ部分が誤りである）。図６
（ｄ）は、図６（ｃ）と異なるタイミングでフレームが
送信された場合の誤り発生の様子を表す。ただし、電力
波形の周波数は６０ヘルツ、伝送速度はR＝９６００ｂ
ｐｓである。そして電力波形の半周期T＝１／１２０秒
ごとに、時間幅０．２ミリ秒の周期性ノイズが発生して
いるとする。
【０００４】この周期性ノイズに起因するデータの連続
誤りは高々３ビットである。１ビットの時間幅は１／R
＝０．１０４…≒０．１ミリ秒であるから、図３に示す
ように０．２ミリ秒のノイズがいかなるタイミングで発
生しても、ノイズに侵されるデータは連続で最大３ビッ
トまでである（網がけ部分がノイズの影響を受ける）。
図６では最悪の場合を仮定して、常に３ビット誤るもの
として示している。
誤りは高々３ビットである。１ビットの時間幅は１／R
＝０．１０４…≒０．１ミリ秒であるから、図３に示す
ように０．２ミリ秒のノイズがいかなるタイミングで発
生しても、ノイズに侵されるデータは連続で最大３ビッ
トまでである（網がけ部分がノイズの影響を受ける）。
図６では最悪の場合を仮定して、常に３ビット誤るもの
として示している。
【０００５】３ビットの連続誤りは、R×T＝９６００／
１２０＝８０ビットの周期で規則的に発生している。そ
して符号１ブロックに含まれる誤り個数は３ビット、ま
たは４ビットであるが、ここで用いられている（８１，
５３）BCH符号は４ビットの訂正能力を有するので、図
６のケースで発生しているすべての誤りを訂正すること
ができる。
１２０＝８０ビットの周期で規則的に発生している。そ
して符号１ブロックに含まれる誤り個数は３ビット、ま
たは４ビットであるが、ここで用いられている（８１，
５３）BCH符号は４ビットの訂正能力を有するので、図
６のケースで発生しているすべての誤りを訂正すること
ができる。
【０００６】
【発明が解決しようとする課題】（８１，５３）BCH符
号のエンコーディングを行う際、５３ビットの情報が８
１ビットの符号に変換される。よって、電灯線上の伝送
速度はR＝９６００ｂｐｓであるが、実効伝送速度は９
６００×（５３／８１）＝６２８１ｂｐｓである。つま
り訂正能力４を得るために８１−５３＝２８ビットの冗
長が必要とされており、その分、実効伝送速度が低下し
ている。
号のエンコーディングを行う際、５３ビットの情報が８
１ビットの符号に変換される。よって、電灯線上の伝送
速度はR＝９６００ｂｐｓであるが、実効伝送速度は９
６００×（５３／８１）＝６２８１ｂｐｓである。つま
り訂正能力４を得るために８１−５３＝２８ビットの冗
長が必要とされており、その分、実効伝送速度が低下し
ている。
【０００７】訂正能力が高い符号は冗長度が高く、それ
だけ実効伝送速度が低くなるので、伝送効率の面では訂
正能力の低い符号の方が望ましい。しかし図６のケース
では、４ビットの誤りを含むブロックがわずかに存在す
るために、訂正能力４の符号を用いねばならない状況に
陥っている。この問題は、ノイズの発生周期を考慮せ
ず、符号のブロック長が、誤りの発生周期８０ビットよ
りも長く設定されているところに原因がある。
だけ実効伝送速度が低くなるので、伝送効率の面では訂
正能力の低い符号の方が望ましい。しかし図６のケース
では、４ビットの誤りを含むブロックがわずかに存在す
るために、訂正能力４の符号を用いねばならない状況に
陥っている。この問題は、ノイズの発生周期を考慮せ
ず、符号のブロック長が、誤りの発生周期８０ビットよ
りも長く設定されているところに原因がある。
【０００８】本発明が解決しようとする課題は、周期性
ノイズの性質に応じて符号のブロック長、および訂正能
力を適切に設定することにより、最小限の冗長度で伝送
信頼性を確保し、実効伝送速度を最大限に実現するデジ
タル通信装置を提供することである。
ノイズの性質に応じて符号のブロック長、および訂正能
力を適切に設定することにより、最小限の冗長度で伝送
信頼性を確保し、実効伝送速度を最大限に実現するデジ
タル通信装置を提供することである。
【０００９】
【課題を解決するための手段】第１の発明は、符号化を
行うエンコーダと前記エンコーダの出力する符号データ
を伝送路に送信するための変調器と伝送路から受信した
変調信号を復調する復調器と復号化を行うためのデコー
ダを備え、１つまたは複数のブロックから構成されるフ
レームを通信するデジタル通信装置であって、前記エン
コーダは、伝送路に発生する周期性ノイズのノイズ周期
ごとの誤りの連続発生個数Nを用いて、冗長ビットのビ
ット数ＢをＮビットの誤り訂正能力を有するように定
め、周期性ノイズのノイズ周期Ｔと所与の伝送速度Ｒを
用いて、ブロック長がＢよりも大きくかつＲ×Ｔ以下に
定められたブロックを符号化する。
行うエンコーダと前記エンコーダの出力する符号データ
を伝送路に送信するための変調器と伝送路から受信した
変調信号を復調する復調器と復号化を行うためのデコー
ダを備え、１つまたは複数のブロックから構成されるフ
レームを通信するデジタル通信装置であって、前記エン
コーダは、伝送路に発生する周期性ノイズのノイズ周期
ごとの誤りの連続発生個数Nを用いて、冗長ビットのビ
ット数ＢをＮビットの誤り訂正能力を有するように定
め、周期性ノイズのノイズ周期Ｔと所与の伝送速度Ｒを
用いて、ブロック長がＢよりも大きくかつＲ×Ｔ以下に
定められたブロックを符号化する。
【００１０】第２の発明は、符号化を行うエンコーダと
前記エンコーダの出力する符号データを伝送路に送信す
るための変調器と伝送路から受信した変調信号を復調す
る復調器と復号化を行うためのデコーダを備え、異なる
周期の周期性ノイズが発生する複数の伝送路のうち、い
ずれか１つの伝送路を用いる、１つまたは複数のブロッ
クから構成されるフレームを通信するデジタル通信装置
であって、前記エンコーダは、前記複数の伝送路の周期
性ノイズのノイズ周期が最小となる伝送路のノイズ周期
ごとの誤りの連続発生個数Nを用いて、冗長ビットのビ
ット数ＢをＮビットの誤り訂正能力を有するように定
め、前記ノイズ周期が最小となる伝送路のノイズ周期Ｔ
ｍと所与の伝送速度Ｒを用いて、ブロック長がＢよりも
大きくかつＲ×Ｔｍ以下に定められたブロックを符号化
する。
前記エンコーダの出力する符号データを伝送路に送信す
るための変調器と伝送路から受信した変調信号を復調す
る復調器と復号化を行うためのデコーダを備え、異なる
周期の周期性ノイズが発生する複数の伝送路のうち、い
ずれか１つの伝送路を用いる、１つまたは複数のブロッ
クから構成されるフレームを通信するデジタル通信装置
であって、前記エンコーダは、前記複数の伝送路の周期
性ノイズのノイズ周期が最小となる伝送路のノイズ周期
ごとの誤りの連続発生個数Nを用いて、冗長ビットのビ
ット数ＢをＮビットの誤り訂正能力を有するように定
め、前記ノイズ周期が最小となる伝送路のノイズ周期Ｔ
ｍと所与の伝送速度Ｒを用いて、ブロック長がＢよりも
大きくかつＲ×Ｔｍ以下に定められたブロックを符号化
する。
【００１１】第３の発明は、符号化を行うエンコーダと
前記エンコーダの出力する符号データを伝送路に送信す
るための変調器と伝送路から受信した変調信号を復調す
る復調器と復号化を行うためのデコーダを備え、１つま
たは複数のブロックから構成されるフレームを通信し、
あらかじめ定めた複数の伝送速度Ｒｎの中から１つを選
択し、さらに切替可能であるデジタル通信装置であっ
て、前記エンコーダは、伝送路に発生する周期性ノイズ
のノイズ周期ごとの誤りの連続発生個数Nを用いて、冗
長ビットのビット数ＢをＮビットの誤り訂正能力を有す
るように定め、周期性ノイズのノイズ周期Ｔとその時点
で選択されている伝送速度Ｒｎを用いて、ブロック長を
常にＢよりも大きくかつＲｎ×Ｔ以下に定めて、ブロッ
クを符号化する。
前記エンコーダの出力する符号データを伝送路に送信す
るための変調器と伝送路から受信した変調信号を復調す
る復調器と復号化を行うためのデコーダを備え、１つま
たは複数のブロックから構成されるフレームを通信し、
あらかじめ定めた複数の伝送速度Ｒｎの中から１つを選
択し、さらに切替可能であるデジタル通信装置であっ
て、前記エンコーダは、伝送路に発生する周期性ノイズ
のノイズ周期ごとの誤りの連続発生個数Nを用いて、冗
長ビットのビット数ＢをＮビットの誤り訂正能力を有す
るように定め、周期性ノイズのノイズ周期Ｔとその時点
で選択されている伝送速度Ｒｎを用いて、ブロック長を
常にＢよりも大きくかつＲｎ×Ｔ以下に定めて、ブロッ
クを符号化する。
【００１２】
【発明の実施の形態】（実施の形態１）周期性ノイズの
発生する伝送路として、例えば、電灯線が上げられる。
電灯線の電力波形の周波数をｆヘルツとすると、電力波
形の半周期Ｔ＝１／（２×ｆ）秒ごとに周期性ノイズが
発生する。
発生する伝送路として、例えば、電灯線が上げられる。
電灯線の電力波形の周波数をｆヘルツとすると、電力波
形の半周期Ｔ＝１／（２×ｆ）秒ごとに周期性ノイズが
発生する。
【００１３】本実施の形態では、電力波形の周波数が６
０ヘルツの電灯線を用い、伝送速度Ｒ＝９６００ｂｐｓ
の場合について述べる。図１は、電灯線を用いてデジタ
ル通信を行う、本実施の形態のデジタル通信装置のブロ
ック図である。１１はデータ入力端子、１２は（８０，
５９）ＢＣＨ符号化を行うためのエンコーダ、１３は符
号データを電灯線に送信するための変調器、１４は１０
０ボルト用コンセント端子、１５は電力波形の周波数が
６０ヘルツの電灯線、１６は１００ボルト用コンセント
端子、１７は電灯線から受信した変調信号を復調する復
調器、１８は（８０，５９）ＢＣＨ復号化を行うための
デコーダ、１９はデータ出力端子である。データはデー
タ入力端子１１を用いて入力され、エンコーダ１２によ
り、ＢＣＨ符号化を行う。変調器１３で符号化されたデ
ータを変調の上、電灯線１５に送信する。送信されたデ
ータは復調器１７で復調、受信され、デコーダ１８で
（８０，５９）ＢＣＨ復号化を行ない、データ出力端子
１９でデータを出力する。
０ヘルツの電灯線を用い、伝送速度Ｒ＝９６００ｂｐｓ
の場合について述べる。図１は、電灯線を用いてデジタ
ル通信を行う、本実施の形態のデジタル通信装置のブロ
ック図である。１１はデータ入力端子、１２は（８０，
５９）ＢＣＨ符号化を行うためのエンコーダ、１３は符
号データを電灯線に送信するための変調器、１４は１０
０ボルト用コンセント端子、１５は電力波形の周波数が
６０ヘルツの電灯線、１６は１００ボルト用コンセント
端子、１７は電灯線から受信した変調信号を復調する復
調器、１８は（８０，５９）ＢＣＨ復号化を行うための
デコーダ、１９はデータ出力端子である。データはデー
タ入力端子１１を用いて入力され、エンコーダ１２によ
り、ＢＣＨ符号化を行う。変調器１３で符号化されたデ
ータを変調の上、電灯線１５に送信する。送信されたデ
ータは復調器１７で復調、受信され、デコーダ１８で
（８０，５９）ＢＣＨ復号化を行ない、データ出力端子
１９でデータを出力する。
【００１４】図２に本実施の形態のタイミング図を示
す。図２（ａ）は電力波形を表す。図２（ｂ）は電力の
半周期に同期したノイズを表す。図２（ｃ）および
（ｄ）は、それぞれ送信タイミングの異なるフレームに
おいて、周期性ノイズによって誤りが発生する様子を表
す（網がけ部分が誤りである）。ここでは、電力波形の
半周期Ｔ＝１／１２０秒ごとに、時間幅０．２ミリ秒の
周期性ノイズが発生しているとする。この時間幅は、観
測によって推定する。すると、１ビットの時間幅は１／
Ｒ＝０．１０４…≒０．１ミリ秒であるから、図３に示
すように０．２ミリ秒のノイズがいかなるタイミングで
発生しても、ノイズに侵されるデータは連続で最大３ビ
ットまでである（網がけ部分がノイズの影響を受け
る）。そこで、ノイズ周期ごとの誤りの連続発生個数Ｎ
を３ビットとする。図２では最悪の場合を仮定して、常
に３ビット誤るものとして示している。
す。図２（ａ）は電力波形を表す。図２（ｂ）は電力の
半周期に同期したノイズを表す。図２（ｃ）および
（ｄ）は、それぞれ送信タイミングの異なるフレームに
おいて、周期性ノイズによって誤りが発生する様子を表
す（網がけ部分が誤りである）。ここでは、電力波形の
半周期Ｔ＝１／１２０秒ごとに、時間幅０．２ミリ秒の
周期性ノイズが発生しているとする。この時間幅は、観
測によって推定する。すると、１ビットの時間幅は１／
Ｒ＝０．１０４…≒０．１ミリ秒であるから、図３に示
すように０．２ミリ秒のノイズがいかなるタイミングで
発生しても、ノイズに侵されるデータは連続で最大３ビ
ットまでである（網がけ部分がノイズの影響を受け
る）。そこで、ノイズ周期ごとの誤りの連続発生個数Ｎ
を３ビットとする。図２では最悪の場合を仮定して、常
に３ビット誤るものとして示している。
【００１５】この誤りを訂正するために、３ビットの誤
り訂正能力を持つ符号を用いる。３ビットの誤り訂正能
力を持つ符号とは、その符号１ブロック内の任意の位置
の３つの誤りビットを訂正する符号を意味する。そして
符号１ブロックの時間幅をノイズ周期と等しくなるよう
設定する。具体的には、基本符号長１２７ビットのＢＣ
Ｈ符号を用いると、３ビットの誤り訂正能力を持つに
は、２１ビットの冗長ビットが必要となる。ＢＣＨ符号
および冗長ビットの求め方に関しては、文献Ｍａｎ Ｙ
ｏｕｎｇ Ｒｈｅｅ，"EｒｒｏｒＣｏｒｒｅｃｔｉｎｇ
ＣｏｄｉｎｇＴｈｅｏｒｙ"，ＭｃＧｒｏｗ−Ｈｉｌ
ｌにて開示されている。図１（ｃ）（ｄ）に示すよう
に、ブロックの送信タイミングと周期性ノイズの発生タ
イミングがいかなるずれ方をしていようとも、１ブロッ
クあたりの誤りは３ビット以下となる。従って、３ビッ
トの訂正能力を有する符号によって、上記の周期性ノイ
ズによる誤りはすべて訂正することができる。
り訂正能力を持つ符号を用いる。３ビットの誤り訂正能
力を持つ符号とは、その符号１ブロック内の任意の位置
の３つの誤りビットを訂正する符号を意味する。そして
符号１ブロックの時間幅をノイズ周期と等しくなるよう
設定する。具体的には、基本符号長１２７ビットのＢＣ
Ｈ符号を用いると、３ビットの誤り訂正能力を持つに
は、２１ビットの冗長ビットが必要となる。ＢＣＨ符号
および冗長ビットの求め方に関しては、文献Ｍａｎ Ｙ
ｏｕｎｇ Ｒｈｅｅ，"EｒｒｏｒＣｏｒｒｅｃｔｉｎｇ
ＣｏｄｉｎｇＴｈｅｏｒｙ"，ＭｃＧｒｏｗ−Ｈｉｌ
ｌにて開示されている。図１（ｃ）（ｄ）に示すよう
に、ブロックの送信タイミングと周期性ノイズの発生タ
イミングがいかなるずれ方をしていようとも、１ブロッ
クあたりの誤りは３ビット以下となる。従って、３ビッ
トの訂正能力を有する符号によって、上記の周期性ノイ
ズによる誤りはすべて訂正することができる。
【００１６】次に、ブロック長ＬをＲ×Ｔによって、ブ
ロック長Ｌ＝８０に定める。従って、（１２７，１０
６）ＢＣＨ符号を短縮化した、ブロック長Ｌ＝８０ビッ
ト、情報ビット数５９ビット、冗長ビット数Ｂ＝２１ビ
ットの（８０，５９）ＢＣＨ符号を用いて、エンコード
を行ない、受信側では、デコードする。ここで（ｘ，
ｙ）ＢＣＨ符号は、符号長ｘ、情報長ｙのＢＣＨ符号で
ある。上記のように、５９ビットの情報が８０ビットの
符号に変換された後、Ｒ＝９６００ｂｐｓで変調されて
電灯線上に送信される。よって、実効伝送速度は９６０
０×（５９／８０）＝７０８０ｂｐｓとなる。
ロック長Ｌ＝８０に定める。従って、（１２７，１０
６）ＢＣＨ符号を短縮化した、ブロック長Ｌ＝８０ビッ
ト、情報ビット数５９ビット、冗長ビット数Ｂ＝２１ビ
ットの（８０，５９）ＢＣＨ符号を用いて、エンコード
を行ない、受信側では、デコードする。ここで（ｘ，
ｙ）ＢＣＨ符号は、符号長ｘ、情報長ｙのＢＣＨ符号で
ある。上記のように、５９ビットの情報が８０ビットの
符号に変換された後、Ｒ＝９６００ｂｐｓで変調されて
電灯線上に送信される。よって、実効伝送速度は９６０
０×（５９／８０）＝７０８０ｂｐｓとなる。
【００１７】本実施の形態では、電力波形の周波数が６
０ヘルツの場合について述べたが、電力波形の周波数が
いずれの電灯線でも同様である。伝送速度も９６００ｂ
ｐｓとしたが、いずれでもよい。また、変復調に用いる
符号化方式として、ＢＣＨ符号を用いたが、誤り訂正能
力を有する符号化方式であれば、いずれでもよい。ま
た、周期性ノイズの発生する伝送路の代表例として、電
灯線を用いて説明したが、これに限定されるものではな
い。
０ヘルツの場合について述べたが、電力波形の周波数が
いずれの電灯線でも同様である。伝送速度も９６００ｂ
ｐｓとしたが、いずれでもよい。また、変復調に用いる
符号化方式として、ＢＣＨ符号を用いたが、誤り訂正能
力を有する符号化方式であれば、いずれでもよい。ま
た、周期性ノイズの発生する伝送路の代表例として、電
灯線を用いて説明したが、これに限定されるものではな
い。
【００１８】本実施の形態では、ブロック長を８０ビッ
トとしたが、ノイズ周期ごとの連続発生する誤りを訂正
する能力を有する冗長ビットより長ければいずれでもよ
い。より好適には、伝送速度Ｒと周期性ノイズのノイズ
周期Ｔを用いて、本実施の形態に示すように、Ｒ×Ｔを
超えない最大の整数とするのが、実効伝送速度が最も大
きくなるので、好ましい。なお、ＲとＴの値によって
は、Ｒ×Ｔが整数とは限らない。
トとしたが、ノイズ周期ごとの連続発生する誤りを訂正
する能力を有する冗長ビットより長ければいずれでもよ
い。より好適には、伝送速度Ｒと周期性ノイズのノイズ
周期Ｔを用いて、本実施の形態に示すように、Ｒ×Ｔを
超えない最大の整数とするのが、実効伝送速度が最も大
きくなるので、好ましい。なお、ＲとＴの値によって
は、Ｒ×Ｔが整数とは限らない。
【００１９】なお、ブロック長をＲ×Ｔよりもある程度
大きくした場合、１つのブロックの送信途中でノイズが
複数のタイミングで周期的に発生する。従って、１つの
ブロックあたりの誤りビット数は、ブロック長をＲ×Ｔ
を超えない最大の整数とした場合に比べて、多くなる。
従って、上記の誤りを訂正するための冗長ビットが長く
なるので、実効伝送速度は、ブロック長をＲ×Ｔを超え
ない最大の整数とした場合に比べて、小さくなる。
大きくした場合、１つのブロックの送信途中でノイズが
複数のタイミングで周期的に発生する。従って、１つの
ブロックあたりの誤りビット数は、ブロック長をＲ×Ｔ
を超えない最大の整数とした場合に比べて、多くなる。
従って、上記の誤りを訂正するための冗長ビットが長く
なるので、実効伝送速度は、ブロック長をＲ×Ｔを超え
ない最大の整数とした場合に比べて、小さくなる。
【００２０】例えば、本実施の形態のように、伝送速度
９６００ｂｐｓ、周期性ノイズのノイズ周期を１／１２
０秒とした場合に、ブロック長を８１ビットとすると、
誤り訂正能力が４である符号が必要であり、冗長ビット
数は２８ビットとなり、実効伝送速度は９６００×（５
３／８１）≒６２８１ｂｐｓとなり、本実施の形態のブ
ロック長８０ビットの場合の実効伝送速度７０８０ｂｐ
ｓよりも小さい。同様に、Ｌ＝８２ビットでは誤り訂正
能力５が必要であり実効伝送速度は約５５０２ｂｐｓ、
Ｌ＝８３ビットでは誤り訂正能力６が必要であり実効伝
送速度は約４７４２ｂｐｓ、Ｌが８４以上１２７以下の
範囲では、必要な訂正能力は６のままであり、ブロック
長を上げるに従って少しずつ実効伝送速度は改善され、
Ｌ＝１２７ビットの場合が最大であるが、この場合でも
実効伝送速度は６４２５ｂｐｓである。
９６００ｂｐｓ、周期性ノイズのノイズ周期を１／１２
０秒とした場合に、ブロック長を８１ビットとすると、
誤り訂正能力が４である符号が必要であり、冗長ビット
数は２８ビットとなり、実効伝送速度は９６００×（５
３／８１）≒６２８１ｂｐｓとなり、本実施の形態のブ
ロック長８０ビットの場合の実効伝送速度７０８０ｂｐ
ｓよりも小さい。同様に、Ｌ＝８２ビットでは誤り訂正
能力５が必要であり実効伝送速度は約５５０２ｂｐｓ、
Ｌ＝８３ビットでは誤り訂正能力６が必要であり実効伝
送速度は約４７４２ｂｐｓ、Ｌが８４以上１２７以下の
範囲では、必要な訂正能力は６のままであり、ブロック
長を上げるに従って少しずつ実効伝送速度は改善され、
Ｌ＝１２７ビットの場合が最大であるが、この場合でも
実効伝送速度は６４２５ｂｐｓである。
【００２１】ブロック長が長くなれば、それを通信する
ための装置は、一般に複雑になる。従って、簡便な装置
構成で、誤り訂正の信頼度が高く、最も高い実効伝送速
度を得られるものは、Ｒ×Ｔを超えない最大の整数をブ
ロック長とした場合である。
ための装置は、一般に複雑になる。従って、簡便な装置
構成で、誤り訂正の信頼度が高く、最も高い実効伝送速
度を得られるものは、Ｒ×Ｔを超えない最大の整数をブ
ロック長とした場合である。
【００２２】（実施の形態２）本実施の形態では、電力
波形の周波数が６０ヘルツの電灯線または５０ヘルツの
電灯線のいずれかを用い、伝送速度Ｒ＝９６００ｂｐｓ
の場合について述べる。
波形の周波数が６０ヘルツの電灯線または５０ヘルツの
電灯線のいずれかを用い、伝送速度Ｒ＝９６００ｂｐｓ
の場合について述べる。
【００２３】電力波形の周波数５０ヘルツの場合のノイ
ズ周期Ｔ＝１／１００秒、電力波形の周波数６０ヘルツ
の場合はノイズ周期Ｔ＝１／１２０秒であるので、その
最も小さい１／１２０を用いる。ノイズ時間幅はどちら
の電力周期においても観測により０．２ミリ秒であると
推測し定める。伝送速度はＲ＝９６００ｂｐｓであるの
で、周期ノイズに起因するデータの連続誤りは高々３ビ
ットとなる。従って、第１の実施の形態と同様に、ノイ
ズ周期１／１２０を用いて、冗長ビット２１ビット、ブ
ロック長を８０ビットとし、（８０，５９）ＢＣＨ符号
を用いる。具体的には、第１の実施の形態と同様なので
省略する。
ズ周期Ｔ＝１／１００秒、電力波形の周波数６０ヘルツ
の場合はノイズ周期Ｔ＝１／１２０秒であるので、その
最も小さい１／１２０を用いる。ノイズ時間幅はどちら
の電力周期においても観測により０．２ミリ秒であると
推測し定める。伝送速度はＲ＝９６００ｂｐｓであるの
で、周期ノイズに起因するデータの連続誤りは高々３ビ
ットとなる。従って、第１の実施の形態と同様に、ノイ
ズ周期１／１２０を用いて、冗長ビット２１ビット、ブ
ロック長を８０ビットとし、（８０，５９）ＢＣＨ符号
を用いる。具体的には、第１の実施の形態と同様なので
省略する。
【００２４】次に、（８０，５９）ＢＣＨ符号を５０ヘ
ルツ電灯線で用いる場合の実施の形態を示す。図４は、
この場合のタイミング図である。図４（a）は５０ヘル
ツの電力波形を表し、図４（ｂ）は電力の半周期に同期
したノイズを表す。図４（ｃ）、（ｄ）に示すように、
ブロックの送信タイミングと周期性ノイズの発生タイミ
ングがいかなるずれ方をしていようとも、１ブロックあ
たりの誤りは３ビット以下となる。従って、３ビットの
訂正能力を有する（８０，５９）ＢＣＨ符号によって、
上記の周期性ノイズによる誤りはすべて訂正することが
できる。同様に、電力波形の周波数が６０ヘルツよりも
小さい、すなわち、ノイズ周期の大きい電灯線を用いて
も、ブロック長を８０ビットとすれば、１ブロックの送
信中に発生する誤りビット数は、高々３ビットとなるの
で、（８０，５９）ＢＣＨ符号を用いても、誤りはすべ
て訂正でき、実効伝送速度は変わらない。また、６０ヘ
ルツの場合に用いるエンコーダおよびデコーダその他の
装置および符号の方式は、そのまま用いることができる
ので、周期性ノイズが発生する複数の伝送路に対して、
そのまま適用可能である。
ルツ電灯線で用いる場合の実施の形態を示す。図４は、
この場合のタイミング図である。図４（a）は５０ヘル
ツの電力波形を表し、図４（ｂ）は電力の半周期に同期
したノイズを表す。図４（ｃ）、（ｄ）に示すように、
ブロックの送信タイミングと周期性ノイズの発生タイミ
ングがいかなるずれ方をしていようとも、１ブロックあ
たりの誤りは３ビット以下となる。従って、３ビットの
訂正能力を有する（８０，５９）ＢＣＨ符号によって、
上記の周期性ノイズによる誤りはすべて訂正することが
できる。同様に、電力波形の周波数が６０ヘルツよりも
小さい、すなわち、ノイズ周期の大きい電灯線を用いて
も、ブロック長を８０ビットとすれば、１ブロックの送
信中に発生する誤りビット数は、高々３ビットとなるの
で、（８０，５９）ＢＣＨ符号を用いても、誤りはすべ
て訂正でき、実効伝送速度は変わらない。また、６０ヘ
ルツの場合に用いるエンコーダおよびデコーダその他の
装置および符号の方式は、そのまま用いることができる
ので、周期性ノイズが発生する複数の伝送路に対して、
そのまま適用可能である。
【００２５】本実施の形態では、電力波形の周波数が６
０ヘルツ以下の複数の電灯線を用いたが、電力波形の周
波数がいずれのものでも同様に実施できる。また、電灯
線に限定されるものではなく、周期性ノイズの発生する
伝送路であれば、いずれでもよく、伝送速度も９６００
ｂｐｓに限定されるものでもない。また、変復調に用い
る符号化方式として、ＢＣＨ符号を用いたが、誤り訂正
能力を有する符号化方式であれば、いずれでもよい。
０ヘルツ以下の複数の電灯線を用いたが、電力波形の周
波数がいずれのものでも同様に実施できる。また、電灯
線に限定されるものではなく、周期性ノイズの発生する
伝送路であれば、いずれでもよく、伝送速度も９６００
ｂｐｓに限定されるものでもない。また、変復調に用い
る符号化方式として、ＢＣＨ符号を用いたが、誤り訂正
能力を有する符号化方式であれば、いずれでもよい。
【００２６】また、ブロック長は、ノイズ周期ごとの連
続発生する誤りを訂正する能力を有する冗長ビット数よ
りも長ければ、伝送速度Ｒと最小のノイズ周期Ｔｍとす
るとき、Ｒ×Ｔｍ以下の整数であれば、いずれでもよ
く、Ｒ×Ｔｍを超えない最大の整数を用いるのが好まし
いのは、第１の実施の形態と同様である。
続発生する誤りを訂正する能力を有する冗長ビット数よ
りも長ければ、伝送速度Ｒと最小のノイズ周期Ｔｍとす
るとき、Ｒ×Ｔｍ以下の整数であれば、いずれでもよ
く、Ｒ×Ｔｍを超えない最大の整数を用いるのが好まし
いのは、第１の実施の形態と同様である。
【００２７】（実施の形態３）図７は本実施の形態のエ
ンコーダおよびデコーダのブロック図である。７１は入
力されるデータ系列に対し、冗長系列を算出する冗長算
出部、７２は入力されるデータ系列と冗長系列のうち、
データ系列入力中はデータ系列を出力し、データ系列入
力が終了した時点から冗長系列を出力するスイッチ、７
３は入力される切替信号に対し、ブロック長パラメータ
を出力する変換テーブル、７４は入力されるブロック長
パラメータに応じた符号化を行うための制御信号を出力
する制御部、７５は誤り系列の計算が行われる間、受信
した符号系列を蓄積するバッファ、７６は受信した符号
系列から、誤り系列を算出する誤り算出部、７７は符号
系列と誤り系列の排他的論理和を取り、符号系列を訂正
した結果を復号系列として出力する加算器、７８は入力
される切替信号に対し、ブロック長パラメータを出力す
る変換テーブル、７９は入力されるブロック長パラメー
タに応じた復号を行うための制御信号を出力する制御部
である。
ンコーダおよびデコーダのブロック図である。７１は入
力されるデータ系列に対し、冗長系列を算出する冗長算
出部、７２は入力されるデータ系列と冗長系列のうち、
データ系列入力中はデータ系列を出力し、データ系列入
力が終了した時点から冗長系列を出力するスイッチ、７
３は入力される切替信号に対し、ブロック長パラメータ
を出力する変換テーブル、７４は入力されるブロック長
パラメータに応じた符号化を行うための制御信号を出力
する制御部、７５は誤り系列の計算が行われる間、受信
した符号系列を蓄積するバッファ、７６は受信した符号
系列から、誤り系列を算出する誤り算出部、７７は符号
系列と誤り系列の排他的論理和を取り、符号系列を訂正
した結果を復号系列として出力する加算器、７８は入力
される切替信号に対し、ブロック長パラメータを出力す
る変換テーブル、７９は入力されるブロック長パラメー
タに応じた復号を行うための制御信号を出力する制御部
である。
【００２８】本実施の形態は、電力波形の周波数が６０
ヘルツの電灯線を用い、２種類の伝送速度R１＝９００
０ｂｐｓとR２＝９６００ｂｐｓのうち、１つを選択可
能になっている。Ｒ１に対しては（７５，５４）ＢＣＨ
符号を用い、Ｒ２に対しては（８０，５９）ＢＣＨ符号
を用いる。このブロック長および冗長ビットの定め方
は、第１の実施の形態と同様なので、省略する。図５
は、（７５，５４）ＢＣＨ符号を電力波形の周波数が６
０ヘルツの電灯線で用いる場合のタイミング図である。
図５（a）は６０ヘルツの電力波形を表し、図５（ｂ）
は電力の半周期に同期したノイズを表す。図５（ｃ）、
（ｄ）に示すように、ブロックの送信タイミングと周期
性ノイズの発生タイミングがいかなるずれ方をしていよ
うとも、１ブロックあたりの誤りは３ビット以下とな
る。従って、３ビットの訂正能力を有する（７５，５
４）ＢＣＨ符号によって、上記の周期性ノイズによる誤
りはすべて訂正することができる。
ヘルツの電灯線を用い、２種類の伝送速度R１＝９００
０ｂｐｓとR２＝９６００ｂｐｓのうち、１つを選択可
能になっている。Ｒ１に対しては（７５，５４）ＢＣＨ
符号を用い、Ｒ２に対しては（８０，５９）ＢＣＨ符号
を用いる。このブロック長および冗長ビットの定め方
は、第１の実施の形態と同様なので、省略する。図５
は、（７５，５４）ＢＣＨ符号を電力波形の周波数が６
０ヘルツの電灯線で用いる場合のタイミング図である。
図５（a）は６０ヘルツの電力波形を表し、図５（ｂ）
は電力の半周期に同期したノイズを表す。図５（ｃ）、
（ｄ）に示すように、ブロックの送信タイミングと周期
性ノイズの発生タイミングがいかなるずれ方をしていよ
うとも、１ブロックあたりの誤りは３ビット以下とな
る。従って、３ビットの訂正能力を有する（７５，５
４）ＢＣＨ符号によって、上記の周期性ノイズによる誤
りはすべて訂正することができる。
【００２９】変換テーブル７３は、伝送速度と用いるブ
ロック長パラメータを組として保持している。例えば、
Ｒ１に対しては７５、Ｒ２に対しては８０を組としてい
る。伝送速度が切替られた場合、エンコーダおよびデコ
ーダの外部から切替信号として入力される。これは、例
えば、切替スイッチ等により、ユーザの入力として与え
られる。切替信号が入力されると、変換テーブル７３、
７８は、切替信号によって指定される伝送速度に対応す
るブロック長パラメータを出力する。すなわち、指定さ
れた伝送速度がR１の場合ブロック長パラメータ値７５
が出力され、指定された伝送速度がR２の場合ブロック
長パラメータ値８０が出力される。そして制御部７４、
７９がブロック長パラメータに応じた制御を行う。エン
コーダは制御部７４の制御信号に従って次の動作を行
う。ブロック長パラメータ値７５の場合は、入力された
５４ビットのデータ系列に対して２１ビットの冗長系列
を計算し、データ系列の後に冗長系列を追加し、符号系
列７５ビットとして出力する。ブロック長パラメータ値
８０の場合は、入力された５９ビットのデータ系列に対
し２１ビットの冗長系列を計算し、データ系列の後に冗
長系列を追加し、符号系列８０ビットとして出力する。
デコーダは制御部７９の制御信号に従って次の動作を行
う。ブロック長パラメータ値７５の場合は、入力された
符号系列７５ビットのうち、データ系列部分５４ビット
を訂正し復号系列として出力する。ブロック長パラメー
タ値８０の場合は、入力された符号系列８０ビットのう
ち、データ系列部分５９ビットを訂正し復号系列として
出力する。
ロック長パラメータを組として保持している。例えば、
Ｒ１に対しては７５、Ｒ２に対しては８０を組としてい
る。伝送速度が切替られた場合、エンコーダおよびデコ
ーダの外部から切替信号として入力される。これは、例
えば、切替スイッチ等により、ユーザの入力として与え
られる。切替信号が入力されると、変換テーブル７３、
７８は、切替信号によって指定される伝送速度に対応す
るブロック長パラメータを出力する。すなわち、指定さ
れた伝送速度がR１の場合ブロック長パラメータ値７５
が出力され、指定された伝送速度がR２の場合ブロック
長パラメータ値８０が出力される。そして制御部７４、
７９がブロック長パラメータに応じた制御を行う。エン
コーダは制御部７４の制御信号に従って次の動作を行
う。ブロック長パラメータ値７５の場合は、入力された
５４ビットのデータ系列に対して２１ビットの冗長系列
を計算し、データ系列の後に冗長系列を追加し、符号系
列７５ビットとして出力する。ブロック長パラメータ値
８０の場合は、入力された５９ビットのデータ系列に対
し２１ビットの冗長系列を計算し、データ系列の後に冗
長系列を追加し、符号系列８０ビットとして出力する。
デコーダは制御部７９の制御信号に従って次の動作を行
う。ブロック長パラメータ値７５の場合は、入力された
符号系列７５ビットのうち、データ系列部分５４ビット
を訂正し復号系列として出力する。ブロック長パラメー
タ値８０の場合は、入力された符号系列８０ビットのう
ち、データ系列部分５９ビットを訂正し復号系列として
出力する。
【００３０】本実施の形態では、伝送速度を９０００ｂ
ｐｓと９６００ｂｐｓとしたが、いずれの伝送速度でも
よく、切替うる伝送速度が３以上でも同様に構成すれば
よい。
ｐｓと９６００ｂｐｓとしたが、いずれの伝送速度でも
よく、切替うる伝送速度が３以上でも同様に構成すれば
よい。
【００３１】また、電力波形の周波数が６０ヘルツの電
灯線を用いたが、電力波形の周波数がいずれのものでも
同様に実施できる。また、電灯線に限定されるものでは
なく、周期性ノイズの発生する伝送路であれば、いずれ
でもよい。また、変復調に用いる符号化方式として、Ｂ
ＣＨ符号を用いたが、誤り訂正能力を有する符号化方式
であれば、いずれでもよい。
灯線を用いたが、電力波形の周波数がいずれのものでも
同様に実施できる。また、電灯線に限定されるものでは
なく、周期性ノイズの発生する伝送路であれば、いずれ
でもよい。また、変復調に用いる符号化方式として、Ｂ
ＣＨ符号を用いたが、誤り訂正能力を有する符号化方式
であれば、いずれでもよい。
【００３２】また、ブロック長は、冗長ビット数よりも
長ければ、選択された伝送速度Ｒｎとノイズ周期Ｔとす
るとき、Ｒｎ×Ｔ以下の整数であれば、いずれでもよ
く、Ｒｎ×Ｔを超えない最大の整数を用いるのが好まし
いのは、第１の実施の形態と同様である。
長ければ、選択された伝送速度Ｒｎとノイズ周期Ｔとす
るとき、Ｒｎ×Ｔ以下の整数であれば、いずれでもよ
く、Ｒｎ×Ｔを超えない最大の整数を用いるのが好まし
いのは、第１の実施の形態と同様である。
【００３３】
【発明の効果】本発明によれば、周期性ノイズの発生す
る伝送路を用いて、１つまたは複数のブロックから構成
されるフレームを通信する場合、簡便な装置構成で、周
期誤りを訂正でき、実効伝送速度が高い、という効果が
ある。
る伝送路を用いて、１つまたは複数のブロックから構成
されるフレームを通信する場合、簡便な装置構成で、周
期誤りを訂正でき、実効伝送速度が高い、という効果が
ある。
【図１】電灯線を用いるデジタル通信装置のブロック図
【図２】本発明の第１の実施の形態におけるタイミング
図
図
【図３】ノイズがデータ系列に影響を及ぼす様子を示す
タイミング図
タイミング図
【図４】本発明の第２の実施の形態におけるタイミング
図
図
【図５】本発明の第３の実施の形態におけるタイミング
図
図
【図６】従来例におけるタイミング図
【図７】本発明の第３の実施の形態におけるエンコーダ
およびデコーダのブロック図
およびデコーダのブロック図
１１ データ入力端子 １２ エンコーダ １３ 変調器 １４ １００ボルト用コンセント端子 １５ 電灯線 １６ １００ボルト用コンセント端子 １７ 復調器 １８ デコーダ １９ データ出力端子 ７１ 冗長算出部 ７２ スイッチ ７３ 変換テーブル ７４ 制御部 ７５ バッファ ７６ 誤り算出部 ７７ 加算器 ７８ 変換テーブル ７９ 制御部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 爲末 和彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5J065 AA03 AC02 AD06 AD11 AE01 AE06 AF01 AH07 AH15 5K014 AA01 BA06 BA07 EA04 FA13
Claims (3)
- 【請求項１】符号化を行うエンコーダと前記エンコーダ
の出力する符号データを伝送路に送信するための変調器
と伝送路から受信した変調信号を復調する復調器と復号
化を行うためのデコーダを備え、１つまたは複数のブロ
ックから構成されるフレームを通信するデジタル通信装
置であって、前記エンコーダは、伝送路に発生する周期
性ノイズのノイズ周期ごとの誤りの連続発生個数Nを用
いて、冗長ビットのビット数ＢをＮビットの誤り訂正能
力を有するように定め、周期性ノイズのノイズ周期Ｔと
所与の伝送速度Ｒを用いて、ブロック長がＢよりも大き
くかつＲ×Ｔ以下に定められたブロックを符号化するこ
とを特徴とするデジタル通信装置。 - 【請求項２】符号化を行うエンコーダと前記エンコーダ
の出力する符号データを伝送路に送信するための変調器
と伝送路から受信した変調信号を復調する復調器と復号
化を行うためのデコーダを備え、異なる周期の周期性ノ
イズが発生する複数の伝送路のうち、いずれか１つの伝
送路を用いる、１つまたは複数のブロックから構成され
るフレームを通信するデジタル通信装置であって、前記
エンコーダは、前記複数の伝送路の周期性ノイズのノイ
ズ周期が最小となる伝送路のノイズ周期ごとの誤りの連
続発生個数Nを用いて、冗長ビットのビット数ＢをＮビ
ットの誤り訂正能力を有するように定め、前記ノイズ周
期が最小となる伝送路のノイズ周期Ｔｍと所与の伝送速
度Ｒを用いて、ブロック長がＢよりも大きくかつＲ×Ｔ
ｍ以下に定められたブロックを符号化することを特徴と
するデジタル通信装置。 - 【請求項３】符号化を行うエンコーダと前記エンコーダ
の出力する符号データを伝送路に送信するための変調器
と伝送路から受信した変調信号を復調する復調器と復号
化を行うためのデコーダを備え、１つまたは複数のブロ
ックから構成されるフレームを通信し、あらかじめ定め
た複数の伝送速度Ｒｎの中から１つを選択し、さらに切
替可能であるデジタル通信装置であって、前記エンコー
ダは、伝送路に発生する周期性ノイズのノイズ周期ごと
の誤りの連続発生個数Nを用いて、冗長ビットのビット
数ＢをＮビットの誤り訂正能力を有するように定め、周
期性ノイズのノイズ周期Ｔとその時点で選択されている
伝送速度Ｒｎを用いて、ブロック長を常にＢよりも大き
くかつＲｎ×Ｔ以下に定めて、ブロックを符号化するこ
とを特徴とするデジタル通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4621999A JP2000244464A (ja) | 1999-02-24 | 1999-02-24 | デジタル通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4621999A JP2000244464A (ja) | 1999-02-24 | 1999-02-24 | デジタル通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000244464A true JP2000244464A (ja) | 2000-09-08 |
Family
ID=12741008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4621999A Pending JP2000244464A (ja) | 1999-02-24 | 1999-02-24 | デジタル通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000244464A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010219627A (ja) * | 2009-03-13 | 2010-09-30 | Omron Corp | 信号処理装置および信号処理方法、並びにプログラム |
| WO2011099281A1 (ja) | 2010-02-10 | 2011-08-18 | パナソニック株式会社 | 送信装置、受信装置、送信方法及び受信方法 |
| WO2018038127A1 (ja) * | 2016-08-25 | 2018-03-01 | 日本電気株式会社 | 無線通信装置、方法、プログラムが記憶された記憶媒体 |
-
1999
- 1999-02-24 JP JP4621999A patent/JP2000244464A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010219627A (ja) * | 2009-03-13 | 2010-09-30 | Omron Corp | 信号処理装置および信号処理方法、並びにプログラム |
| WO2011099281A1 (ja) | 2010-02-10 | 2011-08-18 | パナソニック株式会社 | 送信装置、受信装置、送信方法及び受信方法 |
| US9077377B2 (en) | 2010-02-10 | 2015-07-07 | Panasonic Intellectual Property Management Co., Ltd. | Transmission device and reception device for communication in an environment with strong external noise, and transmission method and reception method for the same |
| US10097205B2 (en) | 2010-02-10 | 2018-10-09 | Sun Patent Trust | Transmission device, reception device, transmission method, and reception method for suppressing the degrading of decoding performance due to combinations of eliminations at the bit level |
| WO2018038127A1 (ja) * | 2016-08-25 | 2018-03-01 | 日本電気株式会社 | 無線通信装置、方法、プログラムが記憶された記憶媒体 |
| JPWO2018038127A1 (ja) * | 2016-08-25 | 2019-07-04 | 日本電気株式会社 | 無線通信装置、無線通信方法、およびプログラム |
| US10763903B2 (en) | 2016-08-25 | 2020-09-01 | Nec Corporation | Wireless communication apparatus, method, and storage medium having program stored therein |
| JP7081487B2 (ja) | 2016-08-25 | 2022-06-07 | 日本電気株式会社 | 無線通信装置、無線通信方法、およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2229453C (en) | Data transmitting method, data transmitting system transmitter, and receiver | |
| US4710960A (en) | Speech-adaptive predictive coding system having reflected binary encoder/decoder | |
| JP3093562B2 (ja) | 多重レベル／位相変調データの復元方法及びその装置 | |
| KR100822397B1 (ko) | 다중 데이터 형태의 송수신을 위한 맵핑 시스템 | |
| US5570379A (en) | Coded modulation apparatus | |
| US10511406B1 (en) | Power saving in a twisted wire pair communication network | |
| JPS62151032A (ja) | たたみ込み符号器および最尤復号器 | |
| JP2002043951A (ja) | パラレルパンクチャド畳込みエンコーダ | |
| EP0777354B1 (en) | Digital transmission apparatus using differential coding and forward error correction | |
| CA2161057A1 (en) | Soft Decision Digital Communication Method and Apparatus | |
| US8261165B2 (en) | Multi-syndrome error correction circuit | |
| US6738394B1 (en) | Method, apparatus and protocol for the unidirectional and interference-safe transmission of digital data via radio waves | |
| JP2000244464A (ja) | デジタル通信装置 | |
| JP3871117B2 (ja) | 伝送装置及び伝送方法 | |
| JPS62190932A (ja) | インタリ−ブ方式 | |
| JP2944153B2 (ja) | 復調基準位相曖昧度除去方式 | |
| RU2212101C1 (ru) | Кодек циклического помехоустойчивого кода | |
| JP2751271B2 (ja) | ディジタル送受信装置 | |
| JPH0298245A (ja) | ルート識別方式 | |
| JPS63121322A (ja) | 誤り訂正装置 | |
| JPH0530144A (ja) | 並列データ伝送方式 | |
| JPH0334696B2 (ja) | ||
| JPS63229952A (ja) | シ−ケンシヤル復号装置 | |
| JPH10190485A (ja) | ビタビ同期判定回路のメトリック値スレッショルドの決定法およびメトリック値スレッショルド決定装置 | |
| JPH10150472A (ja) | データ伝送装置 |