KR100369989B1 - 비터비복호기의동기검출장치 - Google Patents

Abstract

본 발명은 비터비 복호기의 동기검출장치에 관한 것으로, 종래의 동기검출을 위한 장치는 그 구성이 매우 복잡하던 점을 감안하여 수신신호를 정렬하는 심벌정렬부와, 상기 심벌정렬부의 출력으로부터 각 트렐리스 다이어그램상에서의 브랜치 메트릭을 계산하는 브랜치 메트릭 계산부와, 상기 브랜치 메트릭을 각 스테이트별로 경로 메트릭과 가산하여 비교한 뒤 각 스테이트별로 최적 경로 메트릭을 결정하여 복호 데이터를 결정하는 비터비 복호부와, 각 스테이트에 대한 경로 메트릭값이 누적되는 경로기억부와, 상기 경로기억부의 경로값이 기준값 이하이면 동기가 맞았다고 판단하고 기준값 이상이 되면 동기가 맞지 않았다고 판단하여 상기 심벌정렬부의 복호를 위한 데이터의 정렬을 변경시키도록 하고 상기 비터비 복호기 및 경로 기억부를 리셋시키는 동기 검출부를 구비하고, 상기 동기검출부에 절단길이와 경로 기억부에 저장되어 있는 데이터의 길이를 비교하는 비교수단을 구비하여 동기여부를 판단할 수 있도록 함으로써 보다 간단한 구성으로 동기여부를 판단할 수 있도록 한 것이다. 그리고 본 발명은 위성방송, 이동통신 등 비터비 복호기를 사용하는 분야에 적용 가능하다.

Description

비터비 복호기의 동기검출장치

본 발명은 비터비 복호기의 동기검출장치에 관한 것으로, 특히 경로 메트릭(Path Metric)의 메모리 길이를 절단길이(Truncation Length)와 비교하여 동기여부를 판단하도록 함으로써 아주 간단한 구성으로 동기여부를 판단할 수 있도록 한 비터비 복호기의 동기검출장치에 관한 것이다.

일반적으로 길쌈부호(Convolutional Coding)는 위성통신이나 이동통신 등 여러 분야에서 사용되는 부호화방식이며, R-S(Reed-solomon)부호화나 BCM(Binary Coded Modulation)부호화 등의 블록 부호화와는 달리 입력신호에 대하여 연속적인 부호화신호를 출력하는 것이 길쌈부호의 특징이다.

그리고 복조 시에는 이러한 신호의 연속성을 고려하여야 하며, 이 길쌈부호의 부호화 특성에 의한 복호를 수행하는 것이 비터비 복호기이며, 이는 제 1 도와 같은 트렐리스 다이어그램상에서 각각의 스테이트(State)에서 그 스테이트로 입력되는 두 개의 천이경로(Transition Path)중에서 거리값(Euclidean Distance)이 작은 즉, 발생가능성이 높은 경로는 살려두고 나머지 경로는 소거시키며, 위와 같은 과정을 그 다음의 스테이지에서 반복해 나가면 서바이벌 경로(Survival Path)만 남게 되어 원래의 송신 측에서의 부호화되기 이전의 비트를 찾아낼 수 있게 된다.

즉, 비터비 복호기의 기본개념은 실제로 수신된 신호를 트렐리스 다이어그램상의 모든 수신 가능한 신호와 비교하고 이 결과를 일정 시간동안의 결과와 종합하여 관찰한 후에 가장 수신가능성이 높은 신호를 선택하는 것이며, 이렇게 함으로써수신된 신호가 노이즈에 의해 그 본래의 데이터가 손상이 가더라도 정확히 본래 전송한 데이터를 복구해내게 된다.

한편, 일반적인 길쌈부호의 부호화 및 복호화 과정을 제 2 도를 참조로 설명하면 다음과 같다.

이는 입력 데이터가 부호율 1/2의 길쌈부호기(1)를 거치면 부호화된 신호열이 된다. 그리고 이 부호화된 신호열이 펑쳐기(2)에서 최종 부호율 3/4에 맞게 펑처링되어 펑쳐 부호화와 데이터(Punctured Coded Data)로 출력된다.

이 신호가 채널을 거쳐 수신 측으로 전송되어 널 심볼(Null Symbol) 삽입기(3)를 통하여 디펑쳐링된 신호가 된 후, 1/2 비터비 복호기(4)에서 복호되어 복조 데이터가 출력된다.

한편, 수신 측에서는 복조시 신호의 배열이 1비트 이상 어긋난다면 상기 비터비 복호기(4)는 올바른 복호를 하지 못한다. 따라서 이럴 경우에는 수신신호의 배열을 올바른 형태로 만들어 주어야 하며, 이 과정을 비터비 복호기에서 동기를 맞춘다(Node Syncfronization)라고 한다.

이처럼 동기를 맞추는 작업은 길쌈부호의 복호에 커다란 영향을 미치며, 그 수행방법으로는 다음의 방법들을 들 수 있다.

첫째, 수신신호열의 비트 오류확률을 이용하는 방법이며, 이는 제 3도에 도시한 바와 같이 길쌈 부호기(11)에 의해 부호화된 후 채널을 통하여 수신된 신호가 딜레이부(14)에 의해 딜레이된 수신신호열(A1)과 비터비 복호기(12)로부터 얻은 신호(A2)를 다시 길쌈부호기(13)를 통하여 부호화한 신호(A3)를 비교기(15)에서 비교함으로써 나오는 비트 오류를 일정기간 조사하여 비트 오류확률을 얻는다.

만약, 수신신호의 동기가 정확히 맞고 채널오류가 길쌈부호의 정정능력 이하라면 비터비 복호기(12)의 출력은 송신정보(A)와 같을 것이다.

따라서 비터비 복호기(12)에 의해 복호된 신호(A2)를 다시 길쌈 부호기(13)를 통하여 길쌈부호화한 신호(A3)와 수신신호가 채널을 통한 후 딜레이부(14)에 의해 딜레이된 신호(A1)를 비교하면 비트 오류확률은 크지 않을 것이다.

반면에 수신신호의 동기가 맞지 않았다면 비터비 복호기(12)의 출력신호(A2)는 송신정보(A)와는 크게 다른 신호가 될 것이며, 이에 따라 비트 오류확률은 큰 값이 될 것이다.

따라서 수신신호와 복조신호와의 비트 오류를 검사하여 이 값이 임계값 이상이면 동기가 맞지 않았다고 판단하고 임계값 이하이면 동기가 맞았다고 판단하다.

이때, 동기/비동기를 구분하는 비트 오류확률의 임계값은 수신신호의 비트당 신호대 잡음비(Eb/No) 및 비트 오류측정주기 등에 따라 변한다.

둘째, 연속적인 복호 과정에서 최대 메트릭과 최소 메트릭의 차이를 관찰하는 방법으로, 이는 미국특허번호 제 4,578,800 호의 내용으로 그 구성은 제 4 도에 도시한 바와 같다.

그리고 이는 최대 메트릭과 최소 메트릭의 차이는 제 5 도에 나타낸 바와 같이 동기가 맞지 않을 경우에는 작아지고 동기가 맞을 경우에는 커지므로 이 값의 차이를 관찰함으로써 동기여부를 판정하는 방법이다.

셋째, 일본국 특허공개 평성 6-260956 호의 내용으로써, 이는 전후방 카운터를 사용하는 방법으로 비터비 복호부로부터 동기/비동기 정보를 입력받아 후방/전방 카운터를 구동시키고 이 값이 일정 카운팅값에 도달하는가로써 동기여부를 판단하는 방법이다.

그리고 상기의 방법이외에도 메트릭 증가율을 조사하여 메트릭 증가율이 크면 비동기로 판단하고 작으면 동기로 판단하는 방법도 있다.

그러나 상기 비트 오류확률을 이용한 방법은 길쌈부호기, 구백 비트 이상을 지연시키기 위한 지연소자, 비교기 등이 필요하며, 최소 메트릭을 구하는 블록과 그 차이를 구하는 뺄셈부, 비교기 등이 필요하며 그 구성이 매우 복잡하다는 단점이 있었다.

본 발명은 이러한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 경로기억장치에 저장된 경로 데이터의 길이와 이 경로기억장치에 저장될 수 있는 최대 경로길이인 절단길이를 비교하는 수단만으로 동기여부를 파악할 수 있도록 함으로써 아주 간단한 구성으로 비터비 복호기의 동기여부를 판단할 수 있도록 한 비터비 복호기의 동기검출장치를 제공함에 있다.

이러한 목적을 달성하기 위한 본 발명의 특징은 수신신호를 정렬하는 심벌정렬부와, 상기 심벌정렬부의 출력으로부터 각 트렐리스 다이어그램 상에서의 브랜치메트릭을 계산하는 브랜치 메트릭 계산부와, 상기 브랜치 메트릭을 각 스테이트별로 경로 메트릭과 가산하여 비교한 뒤 각 스테이트별로 최적 경로 메트릭을 결정하여 복호 데이터를 결정하는 비터비 복호부와, 각 스테이트에 대한 경로 메트릭값이 누적되는 경로기억부와, 상기 경로기억부의 경로 메트릭값이 기준값 이하이면 동기가 맞았다고 판단하고 기준값 이상이 되면 동기가 맞지 않았다고 판다하여 상기 심벌정렬부의 복호를 위한 데이터의 정렬을 변경시키도록 하고 상기 비터비 복호기 및 경로기억부를 리셋 시키는 동기 검출부로 구성되는 비터비 복호기의 동기검출장치에 있다.

이하, 본 발명의 일실시예를 첨부도면을 참조하여 상세히 설명한다.

제 6 도는 본 발명에 따른 비터비 복호기의 동기검출장치의 블록 구성도를 도시한 것으로, 수신신호를 정렬하는 심벌정렬부(101)와, 상기 심벌정렬부(101)의 출력으로부터 트렐리스 다이어그램상에서의 브랜치 메트릭(Branch Metric)을 계산하는 브랜치 메트릭 계산부(102)와, 상기 브랜치 메트릭을 각 스테이트별로 경로 메트릭과 더하여 비교한 뒤 각 스테이트별로 1개씩의 최적 경로 메트릭을 결정하여 복호 데이터를 결정하는 비터비 복호부(103)와, 각 스테이트에 대한 메트릭값이 누적되는 경로기억부(104)와, 상기 경로기억부(104)의 경로 메트릭 값이 상기 경로기억부(104)에 저장 가능한 최대 길이의 경로 메트릭값 즉, 절단 길이 이하이면 동기가 맞았다고 판단하고 저장된 경로 메트릭값이 절단길이 이상이 되면 동기가 맞지 않았다고 판단하여 상기 심벌 정렬부(101)의 복호를 위한 데이터의 정렬을 변경시키도록 하고 상기 비터비 복호기(103) 및 경로기억부(104)를 리셋 시키는 동기검출부(105)로 구성된다.

그리고 상기 동기 검출부(105)는 제 7 도에 도시한 바와 같이 각 스테이트에서 서바이벌 경로의 가장 오래된 데이터가 각각 입력되는 앤드 게이트(AVD1) 및 노아 게이트(NOR1)와, 상기 앤드 게이트(AND1) 및 노아 게이트(NOR1)의 출력을 오아링하는 오아 게이트(OR1)와, 상기 오아 게이트(OR1)의 출력에 따라 카운팅 재어신호를 출력하는 카운팅 제어부(105a)와, 상기 오아 게이트(OR1)의 출력이 하이(hi)이면 카운팅 제어부(105a)의 제어에 따라 업 카운팅을 하는 카운터(105b)와, 상기 카운터(105b)의 출력과 상기 경로기억부(104)의 절단길이를 비교하여 두 값이 동일하면 동기제어신호를 하이로 출력하여 새롭게 복호를 시작하도록 하는 비교기(105c)로 구성된다.

상기 카운팅 제어부(105a)는 상기 오아 게이트(OR1)의 출력과 경로기억부(104)의 입력클럭을 앤딩하여 상기 카운터(105b)의 다운 카운팅을 제어하는 앤드 게이트(AND1)와, 상기 오아 게이트(OR1)의 출력을 반전하는 인버터(INV1)와, 상기 인버터(INV1)의 출력과 경로기억부(104)의 입력클럭을 앤딩하여 상기 카운터(105b)의 업 카운팅을 제어하는 앤드 게이트(AND3)로 구성된다.

상기와 같이 구성된 본 발명에서 수신신호는 심벌정렬부(101)에서 정렬된 후, 브랜치 메트릭 계산부(102)에서 각 트렐리스 다이어그램상에서의 브랜치 메트릭이 계산된다.

그리고 비터비 복호부(103)에서 상기 브랜치 메트릭을 각 스테이트 별로 경로 메트릭과 가산하여 비교한 뒤 각 스테이트 별로 1개씩의 최적 경로 메트릭을 결정한다.

즉, 각 스테이트에서는 2개의 경로가 만나며, 상기 각 경로에서 구한 브렌치 메트릭과 해당 스테이트의 경로 메트릭이 각각 더해진 후 두 경로 메트릭 값의 크기를 비교하여 그 스테이트의 최적 경로 메트릭을 결정한다. 상기된 도 1의 스테이지 1의 00 스테이트를 예로 들면, 스테이지 1의 00 스테이트에서는 이전 스테이지 즉, 스테이지 0의 00 스테이트와 01 스테이트의 경로 상에서 구한 브렌치 메트릭이 각각 입력되어 스테이지 1의 00 스테이트의 경로 메트릭과 더해져 경로 매트릭 값을 갱신한다. 그리고, 두 갱신된 경로 메트릭의 값을 비교하여 적은 값을 갖는 경로 메트릭을 최적 경로 매트릭으로 결정한다. 예를 들어, 스테이지 0의 01 스테이트의 경로에서 구한 브렌치 매트릭과 경로 메트릭의 합값이 00 스테이지의 경로에서 구한 브렌치 메트릭과 경로 메트릭값의 합값보다 작다면 01 스테이트의 경로가 서버이벌 경로로 선택된다.

그리고, 각 스테이트에서의 경로 메트릭을 선택할 때 각 경로의 복호 데이터가 결정된다.

따라서 각 스테이트별로 복호 데이터를 비교하여 모든 스테이트의 복호 데이티가 같을 때 그 데이터를 복호된 테이터로 결정하여 출력하게 되며, 이때 경로기역부(104)의 경로 메트릭 값인 경로길이는 1이 줄어들게 된다. 한편, 각 스테이트의 복호 데이터가 같지 않을 경우 경로 길이는 1이 늘어나게 된다.

따라서 경로기억부(104)의 경로길이가 계속 증가하여 절단길이가 되면 동기검출부(105)는 동기가 맞지 않았다고 판단하며, 동기가 맞지 않을 경우에는 상기 심벌정렬부(101)를 제어하여 데이터 정렬이 변경되도록 하고 비터비 복호부(103) 및 경로기억부(104)를 리셋시켜 새롭게 복호가 수행되도록 하며, 이러한 과정을 반복하여 동기를 맞춘다.

한편, 이를 제 8 도의 트렐리스 다이어그램을 예를 들어 설명하면 먼저 동기되었을 경우에는 각 스테이트에서 서바이벌 경로들에서의 과거 경로를 찾아보면 현재 서바이벌 경로를 모두가 일치하는 경로가 있으며(실선), 이 부분은 올바르게 복호된 데이터로 출력하고 경로기억부(104)에서는 제거한다.

즉, 동기시 경로기억부(104)에 저장되어 있는 경로길이는 절단길이 보다 작으므로 올바른 복호 데이터를 출력하게 된다.

이 때, 복호되어 출력되는 데이터 및 경로 기억부(104)에 저장된 데이터는 제 9 도 (가)와 같다.

한편, 비동기시는 수신신호의 심벌정렬이 어긋나 있으므로 수신신호와 트렐리스 다이어그램상의 어떤 경로와도 맞지 않는다. 따라서 각 스테이트 서바이벌 경로는 랜덤 형태로 나아가는 특성을 가지며(제 8 도의 점선), 모든 스테이트의 서바이벌 경로가 일치하는 경우는 드물다.

따라서 상기 경로기억부(104)에서 복호되는 데이터는 거의 없고 경로길이는 계속 누적되며, 결국은 경로기억부(104)에 저장되는 경로길이는 절단길이에 이를 것이므로 복호를 제대로 수행할 수 없게 된다.

따라서 동기검출부(105)는 이러한 상태가 되었음을 감지한 후, 심벌정렬부(101)에 제어신호를 보내 복호를 위한 수신신호의 정렬을 변경시키도록 하고 비터비 복호부(103) 및 경로기억부(104)를 리셋시킨다.

그리고 비동기시 경로기억부(104)에 저장된 데이터 제 9 도 (나)와 같이 예를 들 수 있다.

한편, 상기 동기검출부(105)의 동작을 제 7 도를 참조로 보다 상세히 살펴보면 각 스테이트에서 서바이벌 경로의 가장 오래된 데이터(PMi)가 N(스테이트 수)입력의 앤드 게이트(AND1) 및 노아 게이트(NOR1)에 각각 입력된다. 예를 들어, 각 스테이지별로 도 1과 같이 4개의 스테이트가 구성되면 상기 앤드 게이트(AND1)와 노아 게이트(NOR1)에는 각각의 스테이트에서 출력되는 서바이벌 경로의 가장 오래된 4개의 데이터가 입력된다.

이 때, 상기 데이터(PMi)가 모두 1이면 상기 앤드 게이트(AND1)의 출력은 1이 되며, 모두 0이면 노아 게이트(NOR1)의 출력이 1이 되므로 이 신호들은 각각 복호 데이터 1,0을 출력시키는데 사용된다.

그리고 상기 노아 게이트(NOR1) 및 앤드 게이트(AND1)의 출력은 오아 게이트(OR1)에서 오아링되며, 이 신호를 이용하여 카운터(105b)의 값을 증감시키다.

한편, 카운팅 제어부(105a)는 상기 카운터(105b)의 업 카운팅이나 다운 카운팅을 제어하게 되는데, 상기 오아 게이트(OR1)의 출력이 하이이면 카운팅 제어부(105a)의 앤드 게이트(AND2)의 출력이 하이가 되어 카운터(105b)는 다운 카운팅 하게 되고, 오아 게이트(OR1)의 출력이 로우이면 카운텅 제어부(105a)의 앤드 게이트(AND3)의 출력이 하이가 되어 카운터(105b)는 업 카운팅을 하게 된다.

따라서 상기 카운터(105b)는 상기 카운팅 제어부(105a)의 제어에 따라 업/다운 카운팅을 하게 되며, 이 증감된 카운팅 값이 절단길이와 동일하게 되면 비교기(105c)의 동기제어신호의 출력이 하이가 되어 새롭게 복호를 시작하게 된다.

즉, 복호를 위한 상기 심벌정렬부(101)의 데이터를 이전 상태와는 다르게 정렬시키며, 비터비 복호부(103) 및 경로기억부(104)를 리셋시키고 카운터(105b)를 클리어시켜 복호동작을 새로 시작하도록 한다.

이상에서 살펴본 바와 같이 본 발명은 동기검출부에 경로기억부에 저장가능한 최대 경로길이인 절단길이와 경로기억부에 저장되어 있는 데이터 길이를 비교하는 비교수단을 구비하여 동기여부를 판단할 수 있도록 함으로써 종래에 비해 간단한 구성으로 동기여부를 판단할 수 있게 된다.

제 1 도는 일반적인 비터비 복호동작을 설명하기 위한 트렐리스 다이어그램

제 2 도는 일반적인 길쌈부호의 부호화 및 복호화기의 구성도

제 3 도 및 제 4 도는 종래의 길쌈부호화된 데이터의 동기검출장치의 예를 나타낸 도면

제 5 도는 제 4 도의 동기검출장치에서의 메트릭값의 변화도

제 6 도는 본 발명에 따른 비터비 복호기의 동기검출장치의 구성도

제 7 도는 제 6 도의 동기검출부의 상세 구성도

제 8 도는 본 발명의 동작 설명을 위한 트렐리스 다이어그램

제 9 도 (가), (나)는 본 발명에 따른 동기/비동기 판단시기의 경로기억부에 저장되는 데이터를 나타낸 도면

*도면의 주요 부분에 대한 부호의 설명

101 : 심벌 정렬부 102 : 브렌치 메트릭 계산부

103 : 비터비 복호부 104 : 경로 기억부

105 : 동기검출부 105a : 카운팅 제어부

105b : 카운터 105c : 비교기

Claims (4)

1. 수신신호를 정렬하는 심벌정렬부와,

   상기 심벌정렬부의 출력으로부터 각 트렐리스 다이어그램상에서의 각 경로별 브랜치 메트릭을 계산하는 브랜치 메트릭 계산부와,

   이전 스테이지의 두 개의 스테이트에서 출력되는 각 브랜치 메트릭을 각 스테이트별로 해당 경로 매트릭과 가산하여 비교한 뒤 각 스테이트 별로 최적 경로 메트릭을 결정하여 복호 테이터를 결정하는 비터비 복호부와,

   경로 길이를 저장하여, 각 스테이지에서 비터비 복호가 이루어질때마다 각 스테이트별 복호 데이터를 비교하여 모두 같은 값이면 상기 경로 길이를 일정값만큼 감소시키고, 모두 같은 값이 아니며 상기 경로 길이를 일정값만큼 증가시키는 경로 기억부와,

   상기 경로 기억부의 경로 길이가 기 설정된 기준값보다 작으면 동기가 맞았다고 판단하고, 상기 기준값보다 작지 않으면 동기가 맞지 않았다고 판단하여 상기 심벌정렬부의 복호를 위한 데이터의 정렬을 변경시키도록 하고 상기 비터비 복호기 및 경로기억부를 리셋시키는 동기 검출부로 구성됨을 특징으로 하는 비터비 복호기의 동기검출장치.
2. 제 1항에 있어서,

   상기 동기 검출부는

   각 스테이트별로 서바이벌 경로의 가장 오래된 데이터를 각각 입력받아 앤드 조합하는 앤드 게이트와,

   각 스테이트별로 서바이벌 경로의 가장 오랜된 데이터를 각각 입력받아 노아 조합하는 노아 게이트와,

   상기 앤드 게이트 및 노아 게이트의 출력을 오아링하는 오아 게이트와,

   상기 오아 게이트의 출력에 따라 카운팅 제어신호를 출력하는 카운팅 제어부와,

   상기 오아 게이트의 출력이 하이이면 카운팅 제어부의 제어에 따라 다운 카운팅을 하며 오아 게이트의 출력이 로우이면 카운팅 제어부의 제어에 따라 업 카운팅을 하는 카운터와,

   상기 카운터의 출력과 상기 경로 기억부의 기준값을 비교하여 두 값이 동일하면 동기가 맞지 않았다고 판단하여 동기제어신호를 하이로 출력하여 새롭게 복호를 시작하도록 하는 비교기로 구성됨을 특징으로 하는 비터비 복호기의 동기검출장치.
3. 제 2항에 있어서,

   상기 카운팅 제어부는 상기 오아 게이트의 출력과 경로기억부의 입력클럭을 앤딩하여 상기 카운터의 다운 카운팅을 제어하는 제 1 앤드 게이트와,

   상기 오아 게이트의 출력을 반전하는 인버터와,

   상기 인버터의 출력과 경로기억부의 입력클럭을 앤딩하여 상기 카운터의 업카운팅을 제어하는 제 2 앤드 게이트로 구성됨을 특징으로 하는 비터비 복호기의 동기검출장치.
4. 제 1 항에 있어서,

   상기 경로기억부의 기준값은 절단길이로써 이는 경로기억부에 기억될 수 있는 최대의 경로길이임을 특징으로 하는 비터비 복호기의 동기검출장치.