KR101581804B1 - 터보 디코더에서 가산비교선택 과정 수행 장치 및 이를 위한 방법 - Google Patents

터보 디코더에서 가산비교선택 과정 수행 장치 및 이를 위한 방법 Download PDF

Info

Publication number
KR101581804B1
KR101581804B1 KR1020090051722A KR20090051722A KR101581804B1 KR 101581804 B1 KR101581804 B1 KR 101581804B1 KR 1020090051722 A KR1020090051722 A KR 1020090051722A KR 20090051722 A KR20090051722 A KR 20090051722A KR 101581804 B1 KR101581804 B1 KR 101581804B1
Authority
KR
South Korea
Prior art keywords
metric
addition
addition result
comparison
selection unit
Prior art date
Application number
KR1020090051722A
Other languages
English (en)
Other versions
KR20100133037A (ko
Inventor
한종훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090051722A priority Critical patent/KR101581804B1/ko
Publication of KR20100133037A publication Critical patent/KR20100133037A/ko
Application granted granted Critical
Publication of KR101581804B1 publication Critical patent/KR101581804B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명의 터보 디코더에서 가산비교선택 장치는 제 1 단계의 브랜치 메트릭과 이전 단계의 경로 메트릭을 입력받아 제 1 단계의 경로 메트릭을 출력하는 제 1 가산비교선택부와 제 2 단계의 브랜치 메트릭과 상기 제 1 가산비교선택부의 가산 결과 출력된 메트릭을 입력받아 제 2 단계의 경로 메트릭을 출력하는 제 2 가산비교선택부를 포함하는 것을 특징으로 한다. 또한 제 3 단계의 브랜치 메트릭과 상기 제 1 선택 유닛의 결과를 입력받아 제 3 단계의 경로 메트릭을 출력하는 제 3 가산비교선택부를 더 포함하는 것을 특징으로 한다.
본 발명의 터보 디코더에서 가산비교선택 장치에 의하면 터보 디코더의 동작 속도를 결정하는 가산비교선택 유닛(Add-Compare-Select unit)의 데이터 경로 지연을 개선함으로 인하여 디코딩 속도를 종래의 터보 디코더와 비교해 약 두 배 가까이 증가시킬 수 있는 터보 디코더를 구현할 수 있다. 이러한 디코딩 속도의 증가는 무선 통신 시스템의 수신기의 터보 디코더가 고속으로 데이터 처리하는 것을 가능하게 하며, 기존의 병렬 구조 방식의 터보 디코더에도 적용이 가능하여 데이터 처리 성능 및 전송률 향상을 기대할 수 있다.
터보 디코더, 가산비교선택 장치, ACSU

Description

터보 디코더에서 가산비교선택 과정 수행 장치 및 이를 위한 방법{Apparatus and Method for performing add-compare-select processing in turbo decoder}
본 발명은 터보 디코더에 관한 것으로서, 특히 무선 통신 시스템에서 고속 데이터 처리를 향상시키기 위한 터보 디코더에서 가산비교선택 과정 수행 장치 및 이를 위한 방법에 관한 것이다.
무선 통신 시스템의 발전과 더불어 고속 데이터 통신에 대한 수요가 증가하고 있으며, 이를 뒷받침하기 위한 기술 개발에 대한 요구는 절실히 요구된다. 한편 무선 통신 시스템 수신기에서 채널 디코더는 데이터 전송률을 결정하는데 중요한 역할을 한다. 따라서 무선 통신 시스템의 고속 데이터 전송에 적합하도록 많은 데이터를 빠른 속도로 처리하는 터보 디코더 장치와 방법에 대한 개발이 절실히 요구된다.
그러나 종래 기술에 의한 터보 디코더는 데이터 처리 속도를 증가시키기 위하여 동작 속도를 증가시키는 것에는 한계가 있다. 특히 데이터 처리 능력을 향상시키기 위한 병렬의 터보 디코더는 여러 개의 터보 디코더를 동시에 구동하여 데이터 처리 능력을 향상시키지만, 면적 증가에 따른 복잡도 및 비용의 상승을 유발 시 키게 되며, 병렬 처리를 위한 데이터 어드레싱(Data Addressing)의 복잡도 또한 증가한다는 문제점이 있다.
본 발명인 터보 디코더에서 가산비교선택 과정 수행 장치 및 이를 위한 방법은 면적 및 비용의 많은 증가 없이 고속 데이터를 처리할 수 있는 터보 디코더를 구현하는 것을 목적으로 한다.
상기와 같은 문제점을 해결하기 위한 본 발명의 터보 디코더에서 가산비교선택 장치는 제 1 단계의 브랜치 메트릭과 이전 단계의 경로 메트릭을 입력받아 제 1 단계의 경로 메트릭을 출력하는 제 1 가산비교선택부와 제 2 단계의 브랜치 메트릭과 상기 제 1 가산비교선택부의 가산 결과 출력된 메트릭을 입력받아 제 2 단계의 경로 메트릭을 출력하는 제 2 가산비교선택부를 포함하는 것을 특징으로 한다. 또한 제 3 단계의 브랜치 메트릭과 상기 제 1 선택 유닛의 결과를 입력받아 제 3 단계의 경로 메트릭을 출력하는 제 3 가산비교선택부를 더 포함하는 것을 특징으로 한다.
또한 상기와 같은 문제점을 해결하기 위한 본 발명의 터보 디코더에서 가산비교선택 과정 수행 방법은 제 1 단계의 브랜치 메트릭 및 이전 단계의 경로 메트릭을 입력받아 제 1 단계의 가산 과정을 수행하는 단계, 제 1 단계의 비교 과정을 수행하는 것과 동시에, 제 2 단계의 브랜치 메트릭을 입력받아 상기 제 1 단계의 가산 과정의 결과를 이용하여 제 2 단계의 가산 과정을 수행하는 단계, 제 1 단계의 선택 과정을 수행하여 제 1 단계의 경로 메트릭을 출력하는 것과 동시에, 상기 제 2 단계의 가산 과정 결과와 상기 제 1 단계의 비교 과정 결과를 이용하여 제 2 단계의 제 1 선택 과정이 수행하는 단계, 상기 제 2 단계의 제 1 선택 과정 결과를 이용하여 제 2 단계의 비교 과정을 수행하는 단계, 및 상기 제 2 단계의 제 1 선택 과정 결과와 상기 제 2 단계의 비교 과정 결과를 이용하여 제 2 단계의 제 2 선택 과정을 수행하여 제 2 단계의 경로 메트릭을 출력하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 터보 디코더에서 가산비교선택 장치에 의하면 터보 디코더의 동작 속도를 결정하는 가산비교선택 유닛(Add-Compare-Select unit)의 데이터 경로 지연을 개선함으로 인하여 디코딩 속도를 종래의 터보 디코더와 비교해 약 두 배 가까이 증가시킬 수 있는 터보 디코더를 구현할 수 있다. 이러한 디코딩 속도의 증가는 무선 통신 시스템의 수신기의 터보 디코더가 고속으로 데이터 처리하는 것을 가능하게 하며, 기존의 병렬 구조 방식의 터보 디코더에도 적용이 가능하여 데이터 처리 성능 및 전송률 향상을 기대할 수 있다. 또한 3G 혹은 4G와 같은 빠른 전송률을 요구하는 무선 통신 시스템의 수신기에 적용할 경우 비용 증가 없이 효율적인 수신기 구현을 가능하게 할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이때 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음에 유의하여야 한다. 또한 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다.
또한 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
도 1a 및 도 1b는 무선 통신 시스템의 수신 장치의 일반적인 터보 디코더 장치의 블록 구성도이다.
우선 도 1a를 참조하여 설명하면, 터보 디코더 장치(100)는 제 1 시소 디코더(110), 제 1 인터리버(120), 제 2 인터리버(130), 제 2 시소 디코더(140), 디인터리버(150)를 포함한다. 특히 터보 디코더 장치(100)는 반복적인 디코딩 동작을 수행하여 데이터 전송률 저하를 유발한다. 이러한 문제점을 해결하기 위하여 종래에는 도 1b에 도시된 병렬 구조 터보 디코더(150)가 제안되었다.
도 1b를 참조하여 설명하면, 병렬 구조 터보 디코더(150)는 제 1 인터리버(120), 제 2 인터리버(130), 디인터리버(150)를 포함하는 것은 도 1a에 도시된 터보 디코더(100)와 동일하지만, 제 1 시소 디코더(110), 제 2 시소 디코더(140)는 각각 개별적으로 제 1 서브 시소 디코더(111, 112)와 제 2 서브 시소 디코더(141, 142)를 포함한다. 이러한 병렬 구조 터보 디코더(150)는 여러 개의 서브 시소 디코더를 동시에 구동하여 데이터 처리 능력을 실질적으로 향상시킬 수 있다. 다만 상술한 바와 같이 여러 개의 서브 시소 디코더를 같이 집적해야함에 따라 면 적 증가, 복잡도 증가 및 비용 증가라는 문제점을 유발시키며, 병렬 처리를 위한 데이터 어드레싱(Data Addressing)의 복잡도도 함께 증가한다는 문제점이 존재한다.
도 2a 및 도 2b는 디코더 장치에 포함된 일반적인 시소 디코더의 구성을 도시하는 도면이다.
우선 도 2a를 참조하여 설명하면, 시소 디코더(200)는 브랜치 메트릭 생성부(BMU, 201), 가산비교선택부(202), LLR(Log-Likelihood-Ratio) 계산부(203)를 포함한다. 브랜치 메트릭 생성부(201)는 수신된 신호와 주어진 트렐리스 다이어그램(Trellis Diagram)에 의하여 천이 가능한 경로에 따라 거리를 구하는 유닛이다. 가산비교선택부(202)는 이전 경로 메트릭과 현재 수신된 신호의 브랜치 메트릭을 더하여 새로운 경로 메트릭을 생성하고, 트렐리스 노드에 중첩하는 경로를 비교하여 더 작은 경로 메트릭을 갖는 경로를 선택하는 유닛이다. LLR 계산부(203)는 가산비교선택 유닛(202)에서 선택된 경로를 이용하여 최종 판정 출력값인 LLR을 생성하는 유닛이다. 또한 도 2b는 시소 디코더(200)의 구성 요소 중 가산비교선택 유닛(202)의 일반적인 구성을 도시하고 있다. 일반적인 가산비교선택부(202)는 가산 유닛(251, 252), 비교 유닛(253), 선택 유닛(254)을 포함한다.
도 2b는 도 2a에 도시된 시소 디코더(200)의 구성 중 가산비교선택부(202)의 블록 구성도를 도시한다. 특히 도 2b의 dA는 가산 과정을 수행하는 부분이며, dCS는 비교 과정 및 선택 과정을 수행하는 부분을 나타낸다. 입력 신호 중 an,s` 및 an,s``는 이전 단계의 경로 메트릭을 나타내며, g00,n+1 및 g11,n+1은 입력되는 브랜치 메트릭을 나타낸다. 또한 an+1,s`는 가산비교선택부(202)에서 출력되는 경로 메트릭을 나타낸다.
도 2b에서 도시하는 바와 같이 시소 디코더(200)의 구성 중 데이터 경로가 가장 긴 가산비교선택부(202)에 의하여 디코딩 시 딜레이가 발생한다. 딜레이를 감소시키기 위하여 일반적으로 널리 사용되는 방법 중에서 터보 디코더의 구동 속도를 증가시키기 위하여 파이프라인(Pipeline) 기법을 적용할 수 있으나, 가산비교선택부(202)에서는 동일한 작업이 동시에 수행되어야 하는 특징으로 인하여 파이프라인 기법을 적용하여 데이터 처리 속도를 증가시키는 것에는 한계가 있다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 가산비교선택 유닛의 블록 구성도이다.
우선 도 3a를 참조하여 설명하면, 본 발명의 실시예에 따른 가산비교선택 유닛은 제 1 단계의 경로 메트릭을 계산하기 위한 제 1 가산비교선택부(300), 제 2 단계의 경로 메트릭을 계산하기 위한 제 2 가산비교선택부(350)를 포함한다.
제 1 가산비교선택부(300)는 도 2b의 가산비교선택 유닛과 동일한 구성으로서 제 1 단계의 브랜치 메트릭(g00,n+1 및 g11,n+1)과 이전 단계의 경로 메트릭(an,s' 및 an,s'')을 입력 받아 제 1 단계의 경로 메트릭(an+1,s')을 계산한다.
또한 제 2 가산비교선택부(350)는 다음 단계의 경로 메트릭을 연속하여 계산 하기 위하여 추가된 로직으로서, 제 2 단계의 브랜치 메트릭(g00,n+2 및 g11,n+2)을 입력 받고 제 1 단계의 가산 과정 결과(tan+1,s' 및 tan+1,s'')와 비교 과정 결과를 이용하여 제 2 단계의 경로 메트릭(an+2,s')을 계산한다. 보다 상세히 설명하자면, 제 2 가산비교선택부(350)는 상술한 일반적인 가산비교선택부과 달리 4개의 가산 유닛(351 내지 354), 2개의 제 1 선택 유닛(355, 356), 비교 유닛(357), 제 2 선택 유닛(358)을 포함한다. 제 1 가산비교선택부(300)에서 가산 유닛(301, 302)의 출력인 tan+1,s' 및 tan+1,s''는 제 2 가산비교선택부(350)에서의 가산 유닛(351 내지 354)로 입력된다. 또한 제 1 가산비교선택부(300)에서 선택 유닛(303)의 출력은 제 2 가산비교선택부(350)에서의 제 1 선택 유닛(355, 356)로 입력된다.
또한 제 1 선택 유닛(355, 356)의 출력은 제 2 가산비교선택부(350)에서의 비교 유닛(357)과 제 2 선택 유닛(358)으로 입력된다. 이 과정은 제 1 가산비교선택부(300)의 비교 및 선택 과정과 동일한 방식으로 진행된다. 따라서 본 발명의 실시예에 따른 가산비교선택부는 제 1 가산비교선택부(300)의 비교 및 선택 과정(dCS)과 제 2 가산비교선택부(350)의 가산 과정(dA)이 동시에 진행되는 것이다.
또한 도 3b와 같이 병행 처리하고자 하는 단계의 개수가 추가된다면 제 2 가산비교선택부(350)와 동일한 구성의 제 3 가산비교선택부(380)가 더 추가될 수 있다. 도 3b의 제 3 가산비교선택부(380)는 제 3 단계의 경로 메트릭(an+3,s')을 계산하기 위한 구성으로서, 제 3 단계의 브랜치 메트릭(g00,n+3 및 g11,n+3)을 입력 받고 제 2 단계의 가산 과정 결과(tan+2,s' 및 tan+2,s'')와 비교 과정 결과를 이용하여 제 3 단계의 경로 메트릭(an+3,s')을 계산한다.
도 4는 본 발명의 실시예에 따른 가산비교선택부의 계산 과정을 설명하는 순서도이다.
도 4를 참조하여 설명하면, 단계 401에서 제 1 단계의 브랜치 메트릭 및 이전 단계의 경로 메트릭을 입력 받고, 단계 402에서 제 1 단계의 가산 과정을 수행한다. 한편 단계 403에서 제 1 단계의 가산 과정의 결과와 제 2 단계의 브랜치 메트릭을 입력받아 제 2 단계의 경로 메트릭 계산이 시작된다.
단계 404에서 제 1 단계의 비교 과정이 수행되며, 이와 동시에 단계 405에서 제 2 단계의 가산 과정이 수행된다. 또한 단계 406에서는 제 2 단계의 가산 과정 결과와 제 1 단계의 비교 과정 결과를 이용하여 제 2 단계의 제 1 선택 과정이 수행된다.
단계 407에서는 제 1 단계의 선택 과정이 수행되고, 단계 408에서 제 1 단계의 경로 메트릭이 출력된다. 또한 단계 409에서는 단계 406에서 수행된 제 2 단계의 제 1 선택 과정 결과를 이용하여 제 2 단계의 비교 과정이 수행된다.
마지막으로 단계 410에서는 제 2 단계의 제 1 선택 과정 결과와 제 2 단계의 비교 과정 결과를 이용하여 제 2 단계의 제 2 선택 과정이 수행되고, 단계 411에서 제 2 단계의 경로 메트릭이 출력된다.
도 5는 본 발명의 실시예에 따른 가산비교선택부의 지연 시간을 종래의 가산 비교선택부의 지연 시간과 비교한 도면이다. 특히 도 5에 도시된 본 발명의 가산비교선택부는 제 1 가산비교선택부 내지 제 5 가산비교선택부를 포함한 구성으로 5단계의 가산비교선택 과정이 계단식으로 수행되는 것을 특징으로 한다.
도 5의 참조 번호 501을 참조하면, 종래의 가산비교선택부에서 5 단계의 가산비교선택 과정을 수행하는 경우, 5 단계를 직렬적으로 진행하기 때문에 지연 시간은 약 50ns가 소요된다. 한편 참조 번호 502를 참조하면, 본 발명의 실시예에 따른 가산비교선택부는 첫 번째 단계의 가산과정이 완료되었을 때 다음 단계의 가산과정이 진행되기 때문에 약 25ns가 소요된다.
한편 본 명세서와 도면에 개시된 본 발명의 실시예들은 본 발명의 기술 내용을 쉽게 설명하고 본 발명의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
도 1a 및 도 1b는 무선 통신 시스템의 수신 장치의 일반적인 터보 디코더 장치의 블록 구성도.
도 2a 및 도 2b는 디코더 장치에 포함된 일반적인 시소 디코더의 구성을 도시하는 도면.
도 3a 및 도 3b는 본 발명의 실시예에 따른 가산비교선택 유닛의 블록 구성도.
도 4는 본 발명의 실시예에 따른 가산비교선택부의 계산 과정을 설명하는 순서도.
도 5는 본 발명의 실시예에 따른 가산비교선택부의 지연 시간을 종래의 가산비교선택부의 지연 시간과 비교한 도면.

Claims (4)

  1. 제 1 단계의 제 1 브랜치 메트릭, 상기 제 1 단계의 제 2 브랜치 메트릭, 상기 제 1 단계의 이전 단계의 제 1 경로 메트릭 및 상기 제 1 단계의 이전 단계의 제 2 경로 메트릭을 입력받아 상기 제 1 단계의 경로 메트릭을 출력하는 제 1 가산비교선택부;와
    상기 제 1 브랜치 메트릭과 상기 제 1 경로 메트릭을 가산한 제 1 가산 결과 메트릭, 상기 제 2 브랜치 메트릭과 상기 제 2 경로 메트릭을 가산한 제 2 가산 결과 메트릭 및 상기 제 1 가산 결과 메트릭과 상기 제 2 가산 결과 메트릭의 비교 결과인 제 1 비교출력을 상기 제 1 가산비교선택부로부터 전달받고, 상기 제 1 가산 결과 메트릭, 상기 제 2 가산 결과 메트릭, 제 2 단계의 제 3 브랜치 메트릭, 상기 제 2 단계의 제 4 브랜치 메트릭 및 상기 제 1 비교출력을 이용하여 상기 제 2 단계의 경로 메트릭을 출력하는 제 2 가산비교선택부;를 포함하는 것을 특징으로 하는 터보 디코더에서 가산비교선택 장치.
  2. 제 1 항에 있어서, 상기 제 2 가산비교선택부는,
    상기 제 1 가산 결과 메트릭과 상기 제 3 브랜치 메트릭을 가산한 제 3 가산 결과 메트릭, 상기 제 2 가산 결과 메트릭과 상기 제 3 브랜치 메트릭을 가산한 제 4 가산 결과 메트릭, 상기 제 1 가산 결과 메트릭과 상기 제 4 브랜치 메트릭을 가산한 제 5 가산 결과 메트릭 및 제 2 가산 결과 메트릭과 상기 제 4 브랜치 메트릭을 가산한 제 6 가산 결과 메트릭을 출력하는 가산 유닛;
    상기 제 1 비교출력을 이용하여 상기 제 3 가산 결과 메트릭과 상기 제 4 가산 결과 메트릭 중에서 하나를 선택하고, 상기 제 1 비교출력을 이용하여 상기 제 5 가산 결과 메트릭과 상기 제 6 가산 결과 메트릭 중에서 하나를 선택하는 제 1 선택 유닛;
    상기 제 1 선택 유닛이 선택한 두 개의 메트릭을 서로 비교하여 제 2 비교출력을 출력하는 비교 유닛; 및
    상기 제 2 비교출력을 이용하여 상기 제 1 선택 유닛이 선택한 상기 두 개의 메트릭 중에서 하나를 선택하는 제 2 선택 유닛;을 포함하는 것을 특징으로 하는 터보 디코더에서 가산비교선택 장치.
  3. 제 2 항에 있어서,
    상기 가산비교선택 장치는 상기 제 1 선택 유닛이 선택한 상기 두 개의 메트릭, 제 3 단계의 제 5 브랜치 메트릭, 상기 제 3 단계의 제 6 브랜치 메트릭 및 상기 제 2 비교출력을 이용하여 상기 제 3 단계의 경로 메트릭을 출력하는 제 3 가산비교선택부;를 더 포함하는 것을 특징으로 하는 터보 디코더에서 가산비교선택 장치.
  4. 제 1 단계의 제 1 브랜치 메트릭과 상기 제 1 단계의 이전 단계의 제 1 경로 메트릭을 가산하여 제 1 가산 결과 메트릭을 출력하고 상기 제 1 단계의 제 2 브랜치 메트릭과 상기 제 1 단계의 이전 단계의 제 2 경로 메트릭을 가산하여 제 2 가산 결과 메트릭을 출력하는 단계;
    상기 제 1 가산 결과 메트릭과 상기 제 2 가산 결과 메트릭을 비교함과 동시에, 상기 제 1 가산 결과 메트릭과 제 2 단계의 제 3 브랜치 메트릭을 가산한 제 3 가산 결과 메트릭, 상기 제 2 가산 결과 메트릭과 상기 제 3 브랜치 메트릭을 가산한 제 4 가산 결과 메트릭, 상기 제 1 가산 결과 메트릭과 제 2 단계의 제 4 브랜치 메트릭을 가산한 제 5 가산 결과 메트릭 및 상기 제 2 가산 결과 메트릭과 상기 제 4 브랜치 메트릭을 가산한 제 6 가산 결과 메트릭을 출력하는 단계;
    상기 제 1 가산 결과 메트릭과 상기 제 2 가산 결과 메트릭의 비교 결과인 제 1 비교출력을 이용하여 상기 제 1 가산 결과 메트릭과 상기 제 2 가산 결과 메트릭 중의 하나를 선택하여 상기 제 1 단계의 경로 메트릭을 출력하는 것과 동시에, 상기 제 1 비교출력을 이용하여 상기 제 3 가산 결과 메트릭과 상기 제 4 가산 결과 메트릭 중에서 하나를 선택하고, 상기 제 1 비교출력을 이용하여 상기 제 5 가산 결과 메트릭과 상기 제 6 가산 결과 메트릭 중에서 하나를 선택하는 단계;
    상기 제 3 가산 결과 메트릭과 상기 제 4 가산 결과 메트릭 중에서 선택된 하나와 상기 제 5 가산 결과 메트릭과 상기 제 6 가산 결과 메트릭 중에서 선택된 하나를 서로 비교하여 제 2 비교출력을 출력하는 단계; 및
    상기 제 2 비교출력을 이용하여, 상기 제 3 가산 결과 메트릭과 상기 제 4 가산 결과 메트릭 중에서 선택된 하나와 상기 제 5 가산 결과 메트릭과 상기 제 6 가산 결과 메트릭 중에서 선택된 하나 중에서 하나를 선택하는 과정을 수행하여 상기 제 2 단계의 경로 메트릭을 출력하는 단계;를 포함하는 것을 특징으로 하는 터보 디코더에서 가산비교선택 과정 수행 방법.
KR1020090051722A 2009-06-11 2009-06-11 터보 디코더에서 가산비교선택 과정 수행 장치 및 이를 위한 방법 KR101581804B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090051722A KR101581804B1 (ko) 2009-06-11 2009-06-11 터보 디코더에서 가산비교선택 과정 수행 장치 및 이를 위한 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090051722A KR101581804B1 (ko) 2009-06-11 2009-06-11 터보 디코더에서 가산비교선택 과정 수행 장치 및 이를 위한 방법

Publications (2)

Publication Number Publication Date
KR20100133037A KR20100133037A (ko) 2010-12-21
KR101581804B1 true KR101581804B1 (ko) 2015-12-31

Family

ID=43508471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090051722A KR101581804B1 (ko) 2009-06-11 2009-06-11 터보 디코더에서 가산비교선택 과정 수행 장치 및 이를 위한 방법

Country Status (1)

Country Link
KR (1) KR101581804B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990076528A (ko) * 1998-03-17 1999-10-15 윤종용 비터비 알고리즘 처리를 위한 가산 비교 선택 고속화 장치 및방법
KR20000021049A (ko) * 1998-09-25 2000-04-15 윤종용 비터비 디코더의 가산 비교 선택 회로
KR100369989B1 (ko) * 1995-05-04 2003-03-26 엘지전자 주식회사 비터비복호기의동기검출장치
KR20030035250A (ko) * 2001-10-30 2003-05-09 엘지전자 주식회사 터보 복호기 및 그의 복호 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100369989B1 (ko) * 1995-05-04 2003-03-26 엘지전자 주식회사 비터비복호기의동기검출장치
KR19990076528A (ko) * 1998-03-17 1999-10-15 윤종용 비터비 알고리즘 처리를 위한 가산 비교 선택 고속화 장치 및방법
KR20000021049A (ko) * 1998-09-25 2000-04-15 윤종용 비터비 디코더의 가산 비교 선택 회로
KR20030035250A (ko) * 2001-10-30 2003-05-09 엘지전자 주식회사 터보 복호기 및 그의 복호 방법

Also Published As

Publication number Publication date
KR20100133037A (ko) 2010-12-21

Similar Documents

Publication Publication Date Title
JP3640924B2 (ja) 移動通信システムにおける構成復号装置及び方法
JP3288683B2 (ja) 変形された逆追跡方式の２段軟出力ビタビアルゴリズム復号化器
KR101323444B1 (ko) 반복적 디코더 및 반복적 디코딩 방법
JP5479580B2 (ja) Ｌｔｅにおける並列ｔｕｒｂｏデコーディングの方法及び装置
US7636879B2 (en) Error correction decoder
KR100195745B1 (ko) 비터비 복호화기의 가산 비교 선택 장치
JP4227481B2 (ja) 復号装置および復号方法
US6879267B2 (en) Soft-output decoder with computation decision unit
JP2001156651A (ja) ビタビ復号器
KR100703307B1 (ko) 터보 복호화 장치 및 방법
JP2001036416A (ja) ターボ符号の誤り訂正復号器、ターボ符号の誤り訂正復号方法、ターボ符号の復号装置およびターボ符号の復号システム
WO2005011129A1 (ja) ビタビ復号器
US7925964B2 (en) High-throughput memory-efficient BI-SOVA decoder architecture
US8261163B2 (en) Soft output decoder, iterative decoder, and soft decision value calculating method
KR101581804B1 (ko) 터보 디코더에서 가산비교선택 과정 수행 장치 및 이를 위한 방법
US20040122883A1 (en) High speed add-compare-select circuit for radix-4 Viterbi decoder
US20010004391A1 (en) Viterbi decoder with reduced number of bits in branch metric calculation processing
US20040120427A1 (en) Branch metric unit duplication for high speed decoder FPGA implementation
Cholan Design and implementation of low power high speed Viterbi decoder
US7917565B2 (en) High-speed radix-4 butterfly module and method of performing Viterbi decoding using the same
KR100305293B1 (ko) 터보 복호기에서 최소 메모리를 이용하여 대수 근사화 확률비를구하는 방법
US8370726B2 (en) Soft output viterbi decoder architecture
JP2009532952A (ja) トレリスを高速処理するためのパイプライン化された状態更新のスケジューリング
US20110202819A1 (en) Configurable Error Correction Encoding and Decoding
Hulse FPGA Implementation of Decoders for CRC-Aided Tail-biting Convolutional Codes

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee