JP3288683B2 - 変形された逆追跡方式の２段軟出力ビタビアルゴリズム復号化器 - Google Patents

変形された逆追跡方式の２段軟出力ビタビアルゴリズム復号化器

Info

Publication number
JP3288683B2
JP3288683B2 JP2000277133A JP2000277133A JP3288683B2 JP 3288683 B2 JP3288683 B2 JP 3288683B2 JP 2000277133 A JP2000277133 A JP 2000277133A JP 2000277133 A JP2000277133 A JP 2000277133A JP 3288683 B2 JP3288683 B2 JP 3288683B2
Authority
JP
Japan
Prior art keywords
output
value
state
unit
time unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000277133A
Other languages
English (en)
Other versions
JP2001136080A (ja
Inventor
元▲ヒー▼ 鄭
駿鎮 孔
宅元 権
大原 金
峻林 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2001136080A publication Critical patent/JP2001136080A/ja
Application granted granted Critical
Publication of JP3288683B2 publication Critical patent/JP3288683B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4138—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions
    • H03M13/4146—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions soft-output Viterbi decoding according to Battail and Hagenauer in which the soft-output is determined using path metric differences along the maximum-likelihood path, i.e. "SOVA" decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4138—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions
    • H03M13/4146—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions soft-output Viterbi decoding according to Battail and Hagenauer in which the soft-output is determined using path metric differences along the maximum-likelihood path, i.e. "SOVA" decoding
    • H03M13/4153—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions soft-output Viterbi decoding according to Battail and Hagenauer in which the soft-output is determined using path metric differences along the maximum-likelihood path, i.e. "SOVA" decoding two-step SOVA decoding, i.e. the soft-output is determined by a second traceback operation after the determination of the hard decision like in the Berrou decoder
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は２段軟出力ビタビア
ルゴリズム復号化器に関する。
【０００２】
【従来の技術】ターボコードは１９９３年、C.Berrou等
[Claude Berrou,Alain Glavieux andPunya Thitimajshi
ma,"Near Shannon Limit Error-Correcting Coding and
Decoding:Turbo-Codes(1)," ICC'93,Geneva,Switzerla
nd,pp.1064-1070,May 1993]によって初めて発表された
ものであって、デジタル通信システムのチャンネルで発
生するエラーを訂正するために使用されるエラー訂正コ
ードの一種である。また、このコードは、ＩＭＴ（Inte
rnational Mobile Telecommunication）-２０００シス
テムの無線伝送規格としても採択されるなど、その活用
度が極めて高いものである。
【０００３】ターボコードのうちＰＣＣＣ（Parallel C
ocatenated Convolutional Code）の場合、情報ビット
列はインタリーバを挟んで並列に接続された二つの構成
符号化器で各々符号化される。復号化器では、インタリ
ーバを挟んで直列に接続された二つの構成復号化器が受
信された信号を各々復号化する。
【０００４】ターボ復号化に使用されるアルゴリズムと
して、２段軟出力ビタビアルゴリズム（Soft Output Vi
terbi Algorithm：ＳＯＶＡ）がある。このＳＯＶＡ
は、[Joachim Hagenauer and Lutz Papke, "Decoding T
urbo-Codes with the Soft Output Viterbi Algorithm
(SOVA)," IEEE International Symposium on Informati
onTheory,p.164,Trondheim, Norway, 27 June-July 199
4］及び［C.Berrou,P.Combelles,P.Penard,B.Talobar
t,"An IC for Turbo-Codes Encoding and Decoding,"IE
EE International Solid-State Circuits Conference,p
p.90-91, San Francisco, CA, USA, 15-17 Feb.1995］
に開示されている。
【０００５】２段ＳＯＶＡは、逆追跡アルゴリズムを２
段階に分けて適用する。一般的なビタビアルゴリズム
は、逆追跡アルゴリズムを一回使って軟判定値（soft d
icision）を更新するように出発点の状態を決定する。
２段ＳＯＶＡは、ビタビアルゴリズムにより決定された
状態から２回の逆追跡アルゴリズムを使って生存経路
（survivor path）及び競争経路を探索した後、各々の
経路から決定された硬判定値（hard dicision）が相異
なると、その状態の生存経路に対する軟判定値を更新す
る。
【０００６】図１は、一般的な２段ＳＯＶＡを説明する
図面である。全体システムの復号化深さはＬ+Ｌ'であ
り、軟判定値を更新する深さはＬ'である。全ての状態
に対して生存経路を探索するための生存情報及び軟判定
値をＬ+Ｌ'深さだけメモリに貯蔵する。硬判定及び軟判
定を決定すべき時間ｋ（現在時間）になったときの生存
状態から生存情報を用いてＬ'深さだけ逆追跡した後
に、最も信頼度の高い生存状態を探す。逆追跡深さが大
きいほど信頼度の高い生存状態を探すことができ、これ
により 信頼度の高い軟判定値に更新できる。
【０００７】示されたように、トレリスＴはビタビアル
ゴリズムを行なう。すなわち、逆追跡を行なってｋ時間
での生存状態（survivor state）であるｍL（ｋ）及び
軟判定値ＷL（ｋ）を探す。深さＬの遅延ラインは入力
シンボルをトレリスＴ'に使用できるように深さＬだけ
遅延する。トレリスＴ'では、二重逆追跡が、生存状態
ｍL（ｋ）から始まって行われる。入力シンボルから枝
路評価量及び状態評価量が計算される。このとき、状態
評価量は、経路評価量とも呼ばれる。
【０００８】ビタビアルゴリズムの主な特徴は、現在時
間ｋで全ての状態を最尤相関経路に沿って逆方向に追跡
すれば、全ての経路がｍL（ｋ）に収斂するということ
にある。
【０００９】二重逆追跡は、ビタビアルゴリズムによっ
て決定された生存状態から始めて生存経路と競争経路を
得るように行われる。両経路から硬判定値を決定した後
に、決定された硬判定値を比較する。もし、比較された
値が相異なる場合、生存経路の軟判定値は最初の逆追跡
で求められた生存状態がもつ軟判定値と比較された後、
両値のうち小さい値に更新される。
【００１０】しかし、前述した硬判定及び軟判定処理過
程は、メモリから生存情報を読み出すことから始まる。
逆追跡アルゴリズムを使って信頼度のある生存状態を求
めるには、クロック周期毎に逆追跡深さＬに該当する生
存情報をメモリから読み出す必要がある。生存状態から
２回の逆追跡により求められる生存経路及び競争経路の
場合も同様に、メモリに貯蔵された生存情報を読み出し
て行われる。また、軟判定更新の場合、深さＬ'に該当
する状態に対する軟判定値を貯蔵し、状態の軟判定値を
メモリから読み出して更新した後に、これを再びメモリ
に貯蔵しなければならない。したがって、このような一
連の処理がメモリから読み出すことから始まるために処
理速度が極めて遅くなり、複雑度がメモリの数だけ大き
くなるという問題点がある。
【００１１】
【発明が解決しようとする課題】本発明は上記事情に鑑
みて成されたものであり、その目的は、全ての状態に対
する生存情報を貯蔵するメモリに代えて、レジスタ及び
マルチプレクサで構成されたＳＯＶＡ-ＳＭＵを具備し
て生存経路及び競争経路を追跡し、軟判定値を更新する
２段軟出力ビタビアルゴリズム復号化器を提供するとこ
ろにある。
【００１２】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、伝送チャンネルにエラーのない場合、受
信されるデータシンボル及び実際に受信されたデータシ
ンボルに対して前記両データシンボル間の近似度から枝
路評価量を計算する枝路評価量演算部と、前記データシ
ンボルが有し得る各データ状態に対して状態評価量を貯
蔵する状態評価量貯蔵部と、現在の時間ユニットの各状
態に接続された枝路に対して枝路評価量と前記状態評価
量貯蔵部に貯蔵された以前の時間ユニットの各状態評価
量を加算し、加算された値のうち所定条件を満足する値
を現在の時間ユニットの各状態評価量として前記状態評
価量貯蔵部に貯蔵し、加算された値間の差をデルタ値と
して出力し、経路選択のために前記データシンボルのビ
ット数だけの選択ビットを出力する加算比較選択（ＡＣ
Ｓ）部と、前記ＡＣＳ部から出力された各状態に対する
現在状態評価量のうち所定条件を満足する状態を生存状
態として出力する生存状態発生部と、第１区間の時間ユ
ニット中に前記生存状態、各状態別に出力される前記デ
ルタ値及び選択ビットから第１生存経路を逆追跡して終
端生存状態と第１生存経路上の軟判定値を求め、前記終
端生存状態から第２区間の時間ユニット中に二重逆追跡
を行なって第２生存経路と競争経路を探し、前記第２区
間の時間ユニット中に第２生存経路上の硬判定値と競争
経路上の硬判定値が相異なり、かつ、前記第２生存経路
上の軟判定値が前記終端生存状態の軟判定値よりも大き
い場合、第２生存経路上の軟判定値を前記終端生存状態
の軟判定値に更新し、前記第２区間の終端時間ユニット
から前記第２生存経路の硬判定値及び軟判定値を出力す
る生存経路逆追跡／軟判定更新（ＳＯＶＡ-ＳＭ）部と
を含むことを特徴とする。
【００１３】
【発明の実施の形態】以下、添付した図面に基づき、本
発明の実施形態をより詳細に説明する。図２は、ターボ
復号化器に対するブロック図である。図２によるターボ
復号化器は、第１復号化器２００、インタリーバ２０
２、第２復号化器２０４、第１及び第２デインタリーバ
２０６、２０８を含む。
【００１４】第１復号化器２００は、送信側符号化器
（図示せず）から出力される入力シーケンスＸk、この
Ｘkが符号化されて出力されるシーケンスＹ1k及び第１
デインタリーバ２０６から出力される帰還シーケンスを
受信して復号化する。インタリーバ２０２は、第１復号
化器２００から出力された信号のバーストエラーを防止
するためにインタリーブする。第２復号化器２０４は、
インタリーバ２０２から出力されるシーケンスと送信側
符号化器で入力シーケンスＸkがインタリーブされた後
に符号化されて出力されるシーケンスＹ2kを受信して復
号化する。第１デインタリーバ２０６は、第２復号化器
２０４の出力のうち軟判定値をデインタリーブして第１
復号化器２００に帰還シーケンスとして出力する。第２
デインタリーバ２０８は、第２復号化器２０４の出力の
うち硬判定値をデインタリーブして最終復号化された値
として出力する。
【００１５】図３は、図２の第１復号化器２００または
第２復号化器２０４に対するブロック図である。図３に
よる復号化器は、枝路評価量演算部３００、加算比較選
択（Add-Compare-Select：ＡＣＳ）部３０２、状態評価
量貯蔵部（State Metric Memory：ＳＭＭ）３０４、生
存状態発生部３０６及び生存経路逆追跡／軟判定更新
（ＳＯＶＡ-ＳＭ）部３０８を含む。
【００１６】図３による復号化器の動作を説明するため
に、まず、本実施形態に適用されたターボ符号化器及び
それによるトレリスを説明する。以下、本実施形態で
は、符号率が１／２（Ｒ＝１／２）であり、拘束長が３
（Ｋ＝３）である場合について説明するが、Ｋ及びＲ値
が変更される場合にはそれによる構成要素がＫ及びＲに
応じて変わることになる。
【００１７】図４Ａは、拘束長が３であるターボ符号化
器に対するブロック図であり、図４Ｂは、図４Ａの符号
化器の動作を示すトレリスである。
【００１８】図４Ａによるターボ符号化器は、第１符号
化器４００、インタリーバ４１０及び第２符号化器４２
０を含む。
【００１９】第１符号化器４００は、第１排他的論理和
演算器４０１、第１及び第２状態貯蔵器４０２、４０３
及び第２排他的論理和演算器４０４を具備する。第１排
他的論理和演算器４０１は、入力シーケンスｄkと第１
及び第２状態貯蔵器４０２、４０３の出力値を排他的論
理和演算する。第２排他的論理和演算器４０４は、第２
状態貯蔵器４０３の出力値と第１排他的論理和演算器４
０１の出力値を排他的論理和演算して第１符号化器４０
０の出力値として出力する。
【００２０】インタリーバ４１０は、入力シーケンスｄ
kをインタリーブする。
【００２１】第２符号化器４２０は、第１符号化器４０
０の動作と同様にしてインタリーバ４１０の出力シーケ
ンスを符号化する。
【００２２】図４Ｂは、図４Ａの符号化器のトレリスで
あって、点線は以前の時間ユニットの各状態で入力が１
であるとき現在の時間ユニットの各状態に進行する場合
を示すものであり、実線は以前の時間ユニットの各状態
で入力が０であるときの現在の時間ユニットの各状態に
進行する場合を示すものである。
【００２３】図３の枝路評価量演算部３００は、入力さ
れたデータから枝路評価量を計算する。枝路評価量は、
送信側でエラーがない場合に受信されるシンボルＸkＹ
1kと実際に受信されたシンボル間の近似度である。近似
度は、両シンボル間のハミング距離またはユークリッド
距離により計算できる。
【００２４】ＡＣＳ部３０２は、図４Ｂに示された各状
態に対する以前の時間ユニットの状態評価量及び枝路評
価量からデルタ値、経路選択のための両ビットの選択ビ
ット、そして現在状態に対する更新された状態評価量を
出力する。前記デルタ値、選択ビット及び更新された状
態評価量について図５を用いて詳細に説明すれば、下記
の通りである。
【００２５】図５は、ＡＣＳ部３０２の一部に対する詳
細ブロック図である。示されたＡＣＳ部は、図４Ｂに示
された現在の時間ユニットの状態００に対し以前の時間
ユニットの状態００及び０１から始まった枝路を使って
前述したパラメータを演算する装置を示すものである。
現在の時間ユニットの残りの状態に対しても同様の方法
で行われる。
【００２６】図５によるＡＣＳ部は、第１加算器５０
１、第２加算器５０２、比較器５０３、減算器５０５、
選択器５０４及び選択ビット貯蔵器５０６を具備する。
【００２７】第１及び第２加算器５０１及び５０２は、
各々以前の時間ユニットの状態００及び０１から枝路評
価量及び状態評価量を加算する。加算結果を各々Ａ、Ｂ
という。
【００２８】比較器５０３は、Ａ、Ｂ値を比較して所定
の条件が満足されれば、オン信号を出力する。前記所定
の条件は、例えば、各評価量がハミング距離により計算
された場合、ＡがＢよりも小さい時にオン信号を出力す
るが、各評価量がユークリッド距離により計算された場
合にはＡがＢよりも大きいときにオン信号を出力する。
【００２９】オン信号に基づき、選択器５０４はＡまた
はＢ値を現在状態の状態評価量として出力する。減算器
５０５は、ＡとＢとの差をデルタ値として出力する。選
択ビット貯蔵器５０６に貯蔵される両ビットのデータ
は、本実施形態の場合、ＭＳＢ位置に現在の時間ユニッ
ト状態のＬＳＢを貯蔵し、ＬＳＢ位置に現在の時間ユニ
ット選択ビットのＬＳＢを貯蔵する。しかし、選択ビッ
ト貯蔵器５０６に貯蔵されるデータビットの数は拘束長
に応じて変わり、貯蔵されるデータは送信側の符号化方
式によって決定される経路選択情報によって決定され
る。
【００３０】このとき、現在の時間ユニットの状態が０
１及び１０の場合、選択ビット貯蔵器５０６のＭＳＢは
現在の時間ユニットの状態のＬＳＢをインバートするイ
ンバータ（図示せず）をさらに具備して、インバートさ
れたＬＳＢ値を貯蔵する。
【００３１】ＡＣＳ部３０２から出力された状態評価量
は、状態評価量貯蔵部（ＳＭＭ）３０４に貯蔵される。
状態評価量貯蔵部３０４は、次の時間ユニットの状態に
対する状態評価量を計算するように自身が貯蔵している
状態評価量をＡＣＳ部３０２に出力する。
【００３２】生存状態発生部３０６は、現在の時間ユニ
ットで各状態での状態評価量を比較して最尤相関値をも
つ状態を生存状態として出力する。
【００３３】ＳＯＶＡ-ＳＭ部３０８は、ＡＣＳ部３０
２から出力される現在の時間ユニットの各状態に対する
選択ビット及びデルタ値と生存状態発生部３０６から出
力される生存状態から逆追跡方式で現在時間ユニットｋ
の生存状態ｍLと生存経路上の軟判定値ＷLを求める。次
に、過去の時間ユニットで生存経路上の硬判定値と競争
経路上の硬判定値が相異なり、過去の時間ユニットで生
存経路上の軟判定値が現在の時間ユニットでの軟判定値
よりも大きい場合に限って、過去の時間ユニットで生存
経路上の軟判定値を現在の時間ユニットでの軟判定値に
更新する。
【００３４】図６は、前述したＳＯＶＡ-ＳＭ部３０８
に対する回路図である。本実施形態では深さが５+５で
ある逆追跡システムを示しており、任意の深さにまで拡
張できる。図７は、本発明の動作を説明するトレリスで
ある。この図において、（ａ）は、情報シンボルシーケ
ンスである。（ｂ）は、送信されたシンボルシーケンス
である。（ｃ）は、受信されたシンボルシーケンスであ
る。（ｄ）は、トレリスである。
【００３５】図６によるＳＯＶＡ-ＳＭ部は、１段階軟
判定出力部６００、１段階硬判定出力部６１０、２段階
軟判定出力部６２０、軟判定更新指示部６３０、競争経
路の硬判定出力部６４０、生存経路の硬判定出力部６５
０及び１フレーム中のシンボル数をカウントするカウン
タ６６０を含む。
【００３６】１段階軟判定出力部６００及び１段階硬判
定出力部６１０は、現在の時間ユニットｋでの生存経路
上の軟判定値ＷL及び生存状態ｍLを各々決定する。図７
によれば、生存状態値発生部３０６から出力される生存
状態は１である。
【００３７】２段階軟判定出力部６２０は、生存経路上
の各時間ユニットでの生存状態に対して軟判定値を出力
する。軟判定更新指示部６３０は、過去の時間ユニット
で生存経路上の硬判定値と競争経路上の硬判定値が相異
なり、かつ、過去の時間ユニットで生存経路上の軟判定
値が現在の時間ユニットの軟判定値よりも大きい場合、
２段階軟判定出力部６２０から出力された過去の時間ユ
ニットで生存経路上の軟判定値を現在の時間ユニットの
軟判定値に更新するようにする。競争経路の硬判定出力
部６４０及び生存経路の硬判定出力部６５０は各々生存
状態ｍLから二重逆追跡を行なって競争経路及び生存経
路を探し、各経路による硬判定値を出力する。
【００３８】１段階軟判定出力部６００及び１段階硬判
定出力部６１０は、図３のＡＣＳ部３０２から入力され
る現在の時間ユニットの各状態に対するデルタ（Δ）値
と選択ビット、そして生存状態値発生部３０６から出力
される生存状態から逆追跡を行なって生存状態評価量Ｗ
Lと生存状態ｍLを決定する。すなわち、図７によれば、
ｍL＝０、ＷL＝３である。
【００３９】１段階軟判定出力部６００は、複数の第１
レジスタ６０１、複数の第１マルチプレクサ６０２、６
０６、複数の第１バッファ６０３、６０７、複数の第２
マルチプレクサ６０４及び複数の第２バッファ６０５を
具備する。
【００４０】第１レジスタ６０１は、図３のＡＣＳ部３
０２から入力される現在の時間ユニットの各状態に対す
るデルタ（Δ）値を貯蔵し、クロックによってシフトさ
れる。第１マルチプレクサ６０２、６０６は、各時間ユ
ニット毎に決定される生存状態に応じて各々の第１レジ
スタ６０１から入力される複数のデルタ値のうちいずれ
か一つを選択して出力する。第１バッファ６０３、６０
７は、第１マルチプレクサ６０２、６０６の出力を一時
貯蔵する。第２マルチプレクサ６０４は、カウンタ６６
０の出力信号に基づき、現在の時間ユニットの第１バッ
ファ６０３の出力と直前の時間ユニットの第１バッファ
６０３の出力のうちいずれか一方を選択する。第２バッ
ファ６０５は、第２マルチプレクサ６０４の出力を一時
貯蔵し、クロックに応じて貯蔵された値を出力する。
【００４１】第１段階硬判定出力部６１０は、複数の第
２レジスタ６１１、複数の第３バッファ６１３、複数の
第３マルチプレクサ６１２、複数の第４バッファ６１
４、複数の第４マルチプレクサ６１５及び複数の第５バ
ッファ６１６を具備する。
【００４２】第２レジスタ６１１は、ＡＣＳ部３０２か
ら出力される現在の時間ユニットの各状態に対する２ビ
ットサイズの選択ビットを貯蔵し、クロックによってシ
フトされる。第３バッファ６１３は、各時刻での生存状
態を貯蔵する。第３マルチプレクサ６１２は、第３バッ
ファ６１３に貯蔵された値に基づき前記選択ビットのう
ちいずれか一つを出力する。第４バッファ６１４は、第
３マルチプレクサ６１２の出力を一時貯蔵する。第４マ
ルチプレクサ６１５は、カウンタ６６０の出力信号に基
づき現在の時間ユニットの第４バッファ６１４の最上位
ビットと直前の時間ユニットの第４バッファ６１４の最
上位ビットのうちいずれか一方を選択して出力する。第
５バッファ６１６は、第４マルチプレクサ６１５の出力
を一時貯蔵し、クロックに応じて貯蔵された値を出力す
る。ここで、第３バッファ６１３に貯蔵される生存状態
データは、現在の時間ユニットの場合生存状態発生部３
０６から出力される生存状態であり、以前の時間ユニッ
トの場合直後の時間ユニットでの生存状態のＬＳＢデー
タがＭＳＢデータになり、直後の時間ユニットでの第４
バッファ６１４のＬＳＢデータがＬＳＢデータになる。
【００４３】２段階軟判定出力部６２０、軟判定更新部
６３０、競争経路の硬判定出力部６４０及び生存経路の
硬判定出力部６５０は各々、１段階軟判定出力部６００
から出力される生存状態評価量及び１段階硬判定出力部
６１０の終端で決定された生存状態ｍLから二重逆追跡
を行なう。
【００４４】生存経路の硬判定出力部６５０は、複数の
第３レジスタ６５１、複数の第６バッファ６５３、第５
マルチプレクサ６５２、複数の第７バッファ６５４、複
数の第６マルチプレクサ６５５及び複数の第８バッファ
６５６を具備する。
【００４５】生存経路の硬判定出力部６５０の構成及び
動作は、１段階硬判定出力部６１０の構成及び動作と類
似である。第３レジスタ６５１は、１段階硬判定出力部
６１０の終端の第２レジスタ６１１から出力されるデー
タを貯蔵し、クロックによってシフトされる。第６バッ
ファ６５３は、生存経路で各時間ユニットの生存状態を
前記１段階硬判定出力部６１０の第３バッファ６１３と
同様の方式で貯蔵する。第５マルチプレクサ６５２は、
第６バッファ６５３の出力により第３レジスタ６５１の
出力のうちいずれか一つを選択する。第７バッファ６５
４は、第５マルチプレクサ６５２の出力を一時貯蔵す
る。第６マルチプレクサ６５５は、カウンタ６６０の出
力信号に基づき現在の時間ユニットの第７バッファ６５
４の最上位ビットと直前の時間ユニットの第７バッファ
６５４の最上位ビットのうちいずれか一方を選択する。
第８バッファ６５６は、第６マルチプレクサ６５５の出
力を一時貯蔵し、クロックに応じて貯蔵された値を出力
する。第６マルチプレクサ６５５の終端硬出力値が最終
復号化されたデータとなる。
【００４６】競争経路の硬判定出力部６４０は、複数の
第９バッファ６４３、複数の第７マルチプレクサ６４
２、及び複数の第１０バッファ６４４を具備する。
【００４７】第９バッファ６４３は、競争経路上の各時
間ユニットでの競争状態を貯蔵する。第７マルチプレク
サ６４２は、第９バッファ６４３の出力によって生存経
路の硬判定出力部６５０の各第３レジスタ６５１から出
力される値のうちいずれか一つを選択する。第１０バッ
ファ６４４は、第７マルチプレクサ６４２の出力を一時
貯蔵する。第９バッファ６４３に貯蔵される競争状態
は、生存経路の硬判定出力部６５０の生存状態と送信側
の符号化方式によって決定され、本実施形態では第９バ
ッファ６４３の最初端のＬＳＢは現在の時間ユニット前
に１段階硬判定出力部６１０の第４バッファ６１４のＬ
ＳＢをインバートして決定する点が異なる。参照番号６
４１は、前述したインバートを行なうインバータであ
る。
【００４８】軟判定更新指示部６３０は、生存経路の硬
判定出力部６５０で各時間ユニットから出力される硬判
定値と競争経路の硬判定出力部６４０で各時間ユニット
から出力される硬判定値が相異なり、かつ、１段階軟判
定出力部６１０の終端から出力された軟判定値ＷLが２
段階軟判定出力部６２０で各時間ユニットで計算された
軟判定値よりも大きい場合、そのときの軟判定値をＷL
に更新するように２段階軟判定出力部６２０に信号を出
力する。
【００４９】軟判定更新指示部６３０は、複数の最小値
演算部６３２、複数の排他的論理和演算器６３５、複数
の第８マルチプレクサ６３３及び複数の第１１バッファ
６３４を具備する。
【００５０】最小値演算部６３２は、１段階軟判定出力
部６００の終端第１バッファ６０７から出力される軟判
定値ＷLと２段階軟判定出力部６２０から各時間ユニッ
トで出力される軟判定値のうち最小値を探す。排他的論
理和演算器６３５は、生存経路の硬判定出力部６５０の
硬判定出力値と競争経路の硬判定出力部６４０の硬判定
出力値を入力として両値が相異なる場合にオン信号を出
力する。第８マルチプレクサ６３３は、排他的論理和演
算器６３５から出力されたオン信号に基づき最小値演算
部６３２の出力と２段階軟判定出力部６２０から各々出
力される軟判定値のうちいずれか一方を選択する。第１
１バッファ６３４は、第８マルチプレクサ６３３の出力
を一時貯蔵する。
【００５１】２段階軟判定出力部６２０は、複数の第４
レジスタ６２１、複数の第９及び第１０マルチプレクサ
６２２及び６２７、複数の第１２バッファ６２３、複数
の第１１マルチプレクサ６２４、複数の第１３バッファ
６２５、第１２マルチプレクサ６２８及び複数の軟判定
更新（Ａ）ブロック６２６を具備する。
【００５２】第４レジスタ６２１は、クロックに基づき
１段階軟判定出力部６００の第１レジスタ６０１から出
力されるデルタ値を貯蔵し、かつシフトする。第９及び
第１０マルチプレクサ６２２及び６２７は、生存経路の
硬判定出力部６５０で生存状態を表わす第６バッファ６
５３の出力値に基づき、前記各第４レジスタ６２１の値
のうちいずれか一つを選択して出力する。第１２バッフ
ァ６２３は、第９マルチプレクサ６２２の出力を一時貯
蔵する。第１１マルチプレクサ６２４は現在の時間ユニ
ットの第１２バッファ６２３の出力と直前の時間ユニッ
トの第１２バッファ６２３の出力のうちいずれか一方を
選択する。第１３バッファ６２５は、第１１マルチプレ
クサ６２４の出力を一時貯蔵する。第１２マルチプレク
サ６２８は、第１３バッファ６２５のうち終端バッファ
の値と軟判定更新指示部６３０の第８マルチプレクサ６
３３の終端出力値のうちいずれか一方をカウンタ６６０
の出力信号に基づき選択する。軟判定更新ブロック６２
６は、生存経路の硬判定出力部６５０で生存経路の各時
間ユニットでの各生存状態と軟判定更新指示部６３０の
第１１バッファ６３４値を選択信号とし、第４レジスタ
６２１に貯蔵された値を入力データとして、図８Ａ及び
図８Ｂに示されたような所定の演算を行ない、第１段階
軟判定出力部６１０から出力された軟判定値を更新す
る。
【００５３】軟判定更新ブロック６２６は、図８Ａに示
されたように、選択信号が各々ｔ、ｓであり、入力デー
タがａ、ｂ、ｃ、ｄであり、かつ、出力データがｘ、
ｙ、ｚ、ｐであるとき 、図８Ｂに示されたような演算
を行なう。本実施形態では、ｔが軟判定更新指示部６３
０の第１１バッファ６３４値であり、ｓが生存経路の硬
判定出力部６５０で生存経路の各生存状態値である。入
力データａ、ｂ、ｃ、ｄは各々直後の時刻の第４レジス
タ６２１の出力である。
【００５４】図９は、図７に示されたデータ及び逆追跡
方式によって、図６に示された装置が動作することを示
すものである。参照番号９００は競争経路の硬判定出力
であり、９０１は生存経路の硬判定出力である。９０２
は更新された軟判定値である。
【００５５】
【発明の効果】以上述べたように、本発明によれば、デ
ルタ値及び生存状態に対する情報をメモリに貯蔵するこ
となく、シフトレジスタチェーンを用いて２段ＳＯＶＡ
復号化器を具現することで１クロック内に２段ＳＯＶＡ
アルゴリズムを実現でき、その結果、メモリを使用する
場合に比べてより高速で軟判定値及び硬判定値を求める
ことができる。
【図面の簡単な説明】
【図１】 一般的な２段ＳＯＶＡを説明する図面であ
る。
【図２】 ターボ復号化器に対するブロック図である。
【図３】 図２の第１復号化器または第２復号化器に対
するブロック図である。
【図４】 図４Ａは拘束長が３であるターボ符号化器に
対するブロック図であり、図４Ｂは図４Ａの符号化器の
動作を示すトレリスである。
【図５】 図３のＡＣＳ部の一部の詳細ブロック図であ
る。
【図６】 図３のＳＯＶＡ-ＳＭ部に対する回路図であ
る。
【図７】 図６の回路図の動作を説明するトレリスであ
る。
【図８】 図８Ａは図６のＡブロックの入出力端子を示
すものであり、図８ＢはＡブロックの動作を示すもので
ある。
【図９】 図７に示されたデータ及び逆追跡方式によっ
て、図６に示された装置が動作することを示すものであ
る。
【符号の説明】
２００、２０４ 第１及び第２復号化器 ２０２ インタリーバ ２０６、２０８ 第１及び第２デインタリーバ ３００ 枝路評価量演算部 ３０２ 加算比較選択（ＡＣＳ）部 ３０４ 状態評価量貯蔵部 ３０６ 生存状態発生部 ３０８ 生存経路逆追跡／軟判定更新（ＳＯＶＡ-Ｓ
Ｍ）部 ４００、４２０ 第１及び第２符号化器 ４０１、４０４ 第１及び第２排他的論理和演算器 ４０２、４０３ 第１及び第２状態貯蔵器 ４１０ インタリーバ ５０１、５０２ 第１及び第２加算器 ５０３ 比較器 ５０４ 選択器 ５０５ 減算器 ５０６ 選択ビット貯蔵器 ６００ １段階軟判定出力部 ６０１ 第１レジスタ ６０２、６０６ 第１マルチプレクサ ６０３、６０７ 第１バッファ ６０４ 第２マルチプレクサ ６０５ 第２バッファ ６１０ １段階硬判定出力部 ６１１ 第２レジスタ ６１２ 第３マルチプレクサ ６１３ 第３バッファ ６１４ 第４バッファ ６１５ 第４マルチプレクサ ６１６ 第５バッファ ６２０ ２段階軟判定出力部 ６２１ 第４レジスタ ６２２ 第９マルチプレクサ ６２３ 第１２バッファ ６２４ 第１１マルチプレクサ ６２５ 第１３バッファ ６２６ 軟判定更新ブロック ６２７ 第１０マルチプレクサ ６２８ 第１２マルチプレクサ ６３０ 軟判定更新指示部 ６３２ 最小値演算部 ６３３ 第８マルチプレクサ ６３４ 第１１バッファ ６３５ 排他的論理和演算器 ６４０ 競争経路の硬判定出力部 ６４１ インバータ ６４２ 第７マルチプレクサ ６４３ 第９バッファ ６４４ 第１０バッファ ６５０ 生存経路の硬判定出力部 ６５１ 第３レジスタ ６５２ 第５マルチプレクサ ６５３ 第６バッファ ６５４ 第７バッファ ６５５ 第６マルチプレクサ ６５６ 第８バッファ ６６０ カウンタ ９００ 競争経路の硬判定出力 ９０１ 生存経路の硬判定出力 ９０２ 更新された軟判定値
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金 大原 大韓民国大邱光域市北区山格３洞1313− 31番地 (72)発明者 崔 峻林 大韓民国大邱光域市東区芳村洞友邦江村 マウル114−1301番地 (56)参考文献 特開 平７−254861（ＪＰ，Ａ) 特開 平11−163742（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 13/00 G06F 11/10 330

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 伝送チャンネルにエラーのない場合、受
    信されるデータシンボル及び実際に受信されたデータシ
    ンボルに対して前記両データシンボル間の近似度から枝
    路評価量を計算する枝路評価量演算部と、 前記データシンボルが有し得る各データ状態に対して状
    態評価量を貯蔵する状態評価量貯蔵部と、 現在の時間ユニットの各状態に接続された枝路に対して
    枝路評価量と前記状態評価量貯蔵部に貯蔵された以前の
    時間ユニットの各状態評価量を加算し、加算された値の
    うち所定条件を満足する値を現在の時間ユニットの各状
    態評価量として前記状態評価量貯蔵部に貯蔵し、加算さ
    れた値間の差をデルタ値として出力し、経路選択のため
    に前記データシンボルのビット数だけの選択ビットを出
    力する加算比較選択（ＡＣＳ）部と、 前記ＡＣＳ部から出力された各状態に対する現在状態評
    価量のうち所定条件を満足する状態を生存状態として出
    力する生存状態発生部と、順次に連結され、前記デルタ値及び前記選択ビットが貯
    蔵されるレジスタを複数個備え、第１区間の時間ユニッ
    ト中前記デルタ値及び選択ビットが次のレジスタにシフ
    トしつつ前記生存状態により第１生存経路を逆追跡して
    前記第１区間の終端 生存状態と第１生存経路上の軟判定
    値を求め、前記終端生存状態から第２区間の時間ユニッ
    ト中に二重逆追跡を行なって第２生存経路と競争経路を
    探し、前記第２区間の時間ユニット中に第２生存経路上
    の硬判定値と競争経路上の硬判定値が相異なり、かつ、
    前記第２生存経路上の軟判定値が前記終端生存状態の軟
    判定値よりも大きい場合、第２生存経路上の軟判定値を
    前記終端生存状態の軟判定値に更新し、前記第２区間の
    終端時間ユニットから前記第２生存経路の硬判定値及び
    軟判定値を出力する生存経路逆追跡／軟判定更新（ＳＯ
    ＶＡ-ＳＭ）部とを含むことを特徴とする２段軟出力ビ
    タビアルゴリズム復号化器。
  2. 【請求項２】 前記ＡＣＳ部は、 現在の時間ユニットの各状態に接続された枝路に対して
    前記各枝路評価量と前記以前の時間ユニットの各状態評
    価量を加算する複数の加算器と、 前記加算器の出力値を比較してそのうち最小値を現在の
    状態評価量として出力する比較選択器と、 前記加算器の出力のうち最小値を有する状態から経路選
    択のために送信側の符号化方式によって決定される経路
    選択情報により各ビットデータが決定され、ビット数は
    前記データシンボルのビット数で決定される選択ビット
    貯蔵器とを各状態数だけ具備することを特徴とする請求
    項１に記載の２段軟出力ビタビアルゴリズム復号化器。
  3. 【請求項３】 前記ＳＯＶＡ-ＳＭ部は、 前記第１区間の時間ユニット中に前記生存状態から始め
    て前記選択ビットに伴う第１生存経路を探し、第１生存
    経路上の各状態で硬判定値を出力する１段階硬判定出力
    部と、 前記第１区間の時間ユニット中に前記第１生存経路上の
    各状態で前記デルタ値に伴う軟判定値を出力する１段階
    軟判定出力部と、 前記１段階硬判定出力部の終端から出力される前記終端
    生存状態から始めて前記第２区間の時間ユニット中に前
    記１段階硬判定出力部の終端から出力される終端選択ビ
    ットに伴う第２生存経路を探し、第２生存経路上の各状
    態で硬判定値を出力する生存経路の硬判定出力部と、 前記終端生存状態から始めて前記第２区間の時間ユニッ
    ト中に前記終端選択ビットに伴う競争経路を探し、競争
    経路上の各時間ユニットから各状態に対する硬判定値を
    出力する競争経路の硬判定出力部と、 前記生存経路の硬判定出力部及び前記競争経路の硬判定
    出力部から各々出力される第２生存経路の硬判定値及び
    競争経路の硬判定値が相異なる場合に更新信号及び更新
    値を出力する軟判定更新指示部と、 前記終端生存状態から始めて前記第２区間の時間ユニッ
    ト中に前記第２生存経路上の各時間ユニットの状態で前
    記デルタ値に伴う軟判定値を出力するが、前記更新信号
    に基づき前記軟判定値を前記更新値に更新して出力する
    ２段階軟判定出力部とを具備することを特徴とする請求
    項２に記載の２段軟出力ビタビアルゴリズム復号化器。
  4. 【請求項４】 前記１段階硬判定出力部は、 前記選択ビットを貯蔵し、貯蔵されたデータをクロック
    に応じて以前の時間ユニットにシフトする複数の第１レ
    ジスタと、 所定の選択信号に基づき各時間ユニットで前記各第１レ
    ジスタの出力のうちいずれか一つを選択して出力する複
    数の第１マルチプレクサと、 前記第１生存経路上の生存状態を貯蔵し、貯蔵された生
    存状態を前記各第１マルチプレクサに前記選択信号とし
    て出力するが、各時間ユニットの直前の時間ユニットで
    の生存状態は前記第１マルチプレクサの出力と各時間ユ
    ニットの生存状態から決定される複数の第１バッファ
    と、 各時間ユニットの第１バッファに貯蔵された値から求め
    た硬判定値と各時間ユニットの直前の時間ユニットで前
    記第１バッファに貯蔵された値から求めた硬判定値のう
    ちいずれか一つを硬判定値として出力する複数の第２マ
    ルチプレクサと、 前記第２マルチプレクサの出力を一時貯蔵し、貯蔵され
    た値を前記クロックに応じて以前の時間ユニットの第２
    マルチプレクサに出力する複数の第２バッファとを具備
    することを特徴とする請求項３に記載の２段軟出力ビタ
    ビアルゴリズム復号化器。
  5. 【請求項５】 前記１段階軟判定出力部は、 前記デルタ値を貯蔵し、クロックに応じて貯蔵されたデ
    ータをシフトする複数の第２レジスタと、 前記第１バッファから各々出力される生存状態値により
    各時間ユニットから前記各第２レジスタの出力のうちい
    ずれか一つを選択して出力する複数の第３マルチプレク
    サと、 前記各時間ユニットから第３マルチプレクサの出力と前
    記各時間ユニットの直前の時間ユニットで前記第３マル
    チプレクサの出力のうちいずれか一つを選択して出力す
    る複数の第４マルチプレクサと、 前記第３マルチプレクサの出力を一時貯蔵し、貯蔵され
    た値を前記クロックに基づき以前の時間ユニットの第３
    マルチプレクサに出力する第３バッファとを具備するこ
    とを特徴とする請求項４に記載の２段軟出力ビタビアル
    ゴリズム復号化器。
  6. 【請求項６】 前記生存経路硬判定出力部は、 前記クロックにより前記第１レジスタからシフトされた
    選択ビットを貯蔵し、前記クロックに基づき貯蔵された
    データを以前の時間ユニットにシフトする複数の第３レ
    ジスタと、 第２選択信号により各時間ユニットで前記各第３レジス
    タの出力のうちいずれか一つを選択して出力する複数の
    第４マルチプレクサと、 前記第２生存経路上の生存状態を貯蔵し、貯蔵された生
    存状態を前記各第４マルチプレクサに前記第２選択信号
    として出力するが、各時間ユニットの直前の時間ユニッ
    トでの生存状態は前記第４マルチプレクサの出力と各時
    間ユニットの生存状態から決定される複数の第４バッフ
    ァと、 各時間ユニットの第４バッファに貯蔵された値から求め
    た硬判定値と各時間ユニットの直前の時間ユニットで前
    記第４バッファに貯蔵された値から求めた硬判定値のう
    ちいずれか一つを硬判定値として出力する複数の第５マ
    ルチプレクサと、 前記第５マルチプレクサの出力を一時貯蔵し、貯蔵され
    た値を前記クロックに基づき以前の時間ユニットの第５
    マルチプレクサに出力する複数の第５バッファとを具備
    することを特徴とする請求項４に記載の２段軟出力ビタ
    ビアルゴリズム復号化器。
  7. 【請求項７】 前記競争経路硬判定出力部は、 第３選択信号により前記各第３レジスタの出力のうちい
    ずれか一つを選択して出力する複数の第６マルチプレク
    サと、 前記競争経路上の競争状態を貯蔵し、貯蔵された競争状
    態を前記各第６マルチプレクサに前記第３選択信号とし
    て出力するが、各時間ユニットの直前の時間ユニットで
    の競争状態は前記第６マルチプレクサの出力と各時間ユ
    ニットの競争状態から決定される複数の第６バッファと
    を具備することを特徴とする請求項６に記載の２段軟出
    力ビタビアルゴリズム復号化器。
  8. 【請求項８】 前記軟判定更新指示部は、 前記生存経路の硬判定決定部から出力される硬判定値と
    前記第６マルチプレクサの出力データから決定される競
    争経路の硬判定値とを論理和演算する複数の論理和演算
    器と、 前記１段階軟判定出力部の第３マルチプレクサの終端か
    ら出力される軟判定値と前記２段階軟判定出力部から各
    時間ユニット別に出力される軟判定値のうち最小値を出
    力する複数の最小値演算部と、 前記各論理和演算器の出力によって前記各最小値演算部
    の出力と前記２段階軟判定出力部から各時間ユニット別
    に出力される軟判定値のうちいずれか一つを選択する第
    ７マルチプレクサとを具備することを特徴とする請求項
    ７に記載の２段軟出力ビタビアルゴリズム復号化器。
  9. 【請求項９】 前記２段階軟判定出力部は、 前記１段階軟判定出力部の第１レジスタの終端からシフ
    トされたデータを貯蔵し、貯蔵されたデータを前記クロ
    ックに基づき以前の時間ユニットにシフトする複数の第
    ４レジスタと、 前記各第４レジスタの出力のうちいずれか一つを前記生
    存経路の硬判定出力部の第４バッファの出力値に基づき
    選択する複数の第８マルチプレクサと、 各時間ユニットから第８マルチプレクサの出力と前記各
    時間ユニットの直前の時間ユニットから前記第８マルチ
    プレクサの出力のうちいずれか一方を選択して出力する
    複数の第９マルチプレクサと、 前記各第９マルチプレクサの出力を一時貯蔵し、貯蔵さ
    れた値を前記クロックに基づき以前の時間ユニットの第
    ９マルチプレクサに出力する複数の第７バッファと、 前記生存経路の硬判定出力部の第４バッファから出力さ
    れる値に基づき前記各第４レジスタの出力のうち該当出
    力を前記第７マルチプレクサの出力値に更新する複数の
    軟判定値更新部とを具備することを特徴とする請求項８
    に記載の２段軟出力ビタビアルゴリズム復号化器。
  10. 【請求項１０】 前記複数の軟判定値更新部は、 各入力端子に前記各第４レジスタの出力端子が接続さ
    れ、第１選択端子に前記各第４バッファの出力端が接続
    され、第２選択端子に前記各第７マルチプレクサの出力
    端が接続されるとき、各出力端子は前記入力端子に入力
    される値を出力するが、前記第１選択端子により選択さ
    れた出力端子は前記第２選択端子に入力された値を出力
    する手段であることを特徴とする請求項９に記載の２段
    軟出力ビタビアルゴリズム復号化器。
JP2000277133A 1999-09-14 2000-09-12 変形された逆追跡方式の２段軟出力ビタビアルゴリズム復号化器 Expired - Fee Related JP3288683B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990039334A KR100580160B1 (ko) 1999-09-14 1999-09-14 변형된 역추적 방식의 2단 연출력 비터비 알고리즘 복호화기
KR199939334 1999-09-14

Publications (2)

Publication Number Publication Date
JP2001136080A JP2001136080A (ja) 2001-05-18
JP3288683B2 true JP3288683B2 (ja) 2002-06-04

Family

ID=19611479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000277133A Expired - Fee Related JP3288683B2 (ja) 1999-09-14 2000-09-12 変形された逆追跡方式の２段軟出力ビタビアルゴリズム復号化器

Country Status (4)

Country Link
US (1) US6445755B1 (ja)
JP (1) JP3288683B2 (ja)
KR (1) KR100580160B1 (ja)
CN (1) CN1173481C (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW543301B (en) * 2000-12-22 2003-07-21 Mediatek Inc Decoding circuit and method of Vieterbi decoder
KR100450949B1 (ko) * 2001-09-18 2004-10-02 삼성전자주식회사 데이터 통신 시스템에서 채널 복호기 입력 연성 결정 값계산 장치 및 방법
FR2835666A1 (fr) * 2002-02-04 2003-08-08 St Microelectronics Sa Module acs dans un decodeur
CN100373778C (zh) * 2002-08-31 2008-03-05 中兴通讯股份有限公司 一种维特比硬判决度量更新方法
US7237180B1 (en) 2002-10-07 2007-06-26 Maxtor Corporation Symbol-level soft output Viterbi algorithm (SOVA) and a simplification on SOVA
KR20040046649A (ko) * 2002-11-28 2004-06-05 삼성전자주식회사 에러 정정을 위한 부호화 장치 및 방법과 복호화 장치 및방법
US7131055B2 (en) * 2003-02-25 2006-10-31 Intel Corporation Fast bit-parallel Viterbi decoder add-compare-select circuit
GB2400002A (en) * 2003-03-27 2004-09-29 Tandberg Television Asa Decoding a concatenated convolutional and block encoded signal by marking known correct bits
FR2853976B1 (fr) * 2003-04-16 2005-06-03 Canon Kk Codage d'informations par code de geometrie algebrique offrant deux options de decodage
US9071279B2 (en) * 2004-05-18 2015-06-30 Nxp, B.V. Turbo decoder input reordering
EP1815637B1 (en) * 2004-11-16 2016-04-20 Koninklijke Philips N.V. Securely computing a similarity measure
US8020067B2 (en) * 2004-12-13 2011-09-13 Freescale Semiconductor, Inc. Apparatus and method for detecting an end point of an information frame
JP4432781B2 (ja) * 2005-01-17 2010-03-17 株式会社日立製作所 誤り訂正復号器
US7360147B2 (en) * 2005-05-18 2008-04-15 Seagate Technology Llc Second stage SOVA detector
US7395461B2 (en) * 2005-05-18 2008-07-01 Seagate Technology Llc Low complexity pseudo-random interleaver
US7502982B2 (en) * 2005-05-18 2009-03-10 Seagate Technology Llc Iterative detector with ECC in channel domain
US8271863B2 (en) * 2006-10-18 2012-09-18 Marvell World Trade Ltd. Forward decision aided nonlinear Viterbi detector
US20080123210A1 (en) * 2006-11-06 2008-05-29 Wei Zeng Handling synchronization errors potentially experienced by a storage device
US7876861B2 (en) * 2007-04-04 2011-01-25 Lsi Corporation Methods, apparatus, and systems for determining 1T state metric differences in an nT implementation of a viterbi decoder
US7721187B2 (en) * 2007-09-04 2010-05-18 Broadcom Corporation ACS (add compare select) implementation for radix-4 SOVA (soft-output viterbi algorithm)
US8127216B2 (en) 2007-11-19 2012-02-28 Seagate Technology Llc Reduced state soft output processing
US20090132894A1 (en) * 2007-11-19 2009-05-21 Seagate Technology Llc Soft Output Bit Threshold Error Correction
US8155246B2 (en) * 2007-12-28 2012-04-10 Lsi Corporation Methods, apparatus, and systems for determining 1T path equivalency information in an nT implementation of a viterbi decoder
US8074157B2 (en) * 2008-01-22 2011-12-06 Agere Systems Inc. Methods and apparatus for reduced complexity soft-output viterbi detection
US8413031B2 (en) * 2008-12-16 2013-04-02 Lsi Corporation Methods, apparatus, and systems for updating loglikelihood ratio information in an nT implementation of a Viterbi decoder
US8448054B2 (en) * 2009-04-09 2013-05-21 Eric Morgan Dowling Signal mapper for reducing error coefficient
TWI394378B (zh) * 2010-05-17 2013-04-21 Novatek Microelectronics Corp 維特比解碼器及寫入與讀取方法
CN102376364A (zh) * 2010-08-23 2012-03-14 联咏科技股份有限公司 维特比译码器及写入与读取方法
RU2010149150A (ru) * 2010-12-02 2012-06-10 ЭлЭсАй Корпорейшн (US) Способ и устройство (варианты) для декодирования с упреждающим исправлением ошибок по алгоритму витерби radix-4
US8885779B2 (en) 2013-03-14 2014-11-11 Seagate Technology Llc Channel detector implementation with postcoder
CN103546170A (zh) * 2013-11-04 2014-01-29 广州市花都区中山大学国光电子与通信研究院 一种低功耗状态反馈式维特比译码器及译码方法
CN106941356B (zh) * 2016-01-04 2020-10-27 阿尔特拉公司 用于可分解的解码器的电路装置和方法
CN108809335B (zh) * 2017-04-28 2024-01-12 深圳光启合众科技有限公司 译码方法与装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5295142A (en) * 1989-07-18 1994-03-15 Sony Corporation Viterbi decoder
US5537444A (en) * 1993-01-14 1996-07-16 At&T Corp. Extended list output and soft symbol output viterbi algorithms
JPH07254861A (ja) 1994-03-16 1995-10-03 N T T Idou Tsuushinmou Kk ヴィタビ復号方法及び畳み込み符号化伝送方法
KR0157121B1 (ko) * 1995-12-15 1999-02-18 김광호 비터비 디코더의 경로 메트릭 계산회로
GB2309867A (en) * 1996-01-30 1997-08-06 Sony Corp Reliability data in decoding apparatus
US5881075A (en) * 1996-03-18 1999-03-09 Samsung Electronics Co., Ltd. Viterbi decoder
KR100212836B1 (ko) * 1996-06-14 1999-08-02 전주범 비터비 디코더의 트레이스백 진행 구조
KR100222672B1 (ko) * 1996-06-29 1999-10-01 김영환 데이터 역추적을 이용한 비터비 복호장치
US6301314B1 (en) * 1996-10-24 2001-10-09 Sony Corporation Viterbi decoding apparatus and viterbi decoding method
KR100484127B1 (ko) * 1997-08-07 2005-06-16 삼성전자주식회사 비터비디코더
KR100262303B1 (ko) * 1997-08-14 2000-07-15 비센트 비.인그라시아 비터비알고리즘을적용하는복호과정에서의생존경로역추적방법및그장치
JP3252776B2 (ja) 1997-11-26 2002-02-04 日本電気株式会社 軟出力復号装置

Also Published As

Publication number Publication date
CN1288293A (zh) 2001-03-21
KR100580160B1 (ko) 2006-05-15
JP2001136080A (ja) 2001-05-18
CN1173481C (zh) 2004-10-27
US6445755B1 (en) 2002-09-03
KR20010027540A (ko) 2001-04-06

Similar Documents

Publication Publication Date Title
JP3288683B2 (ja) 変形された逆追跡方式の２段軟出力ビタビアルゴリズム復号化器
JP3640924B2 (ja) 移動通信システムにおける構成復号装置及び方法
JP4432781B2 (ja) 誤り訂正復号器
EP0967730B1 (en) Convolutional decoder with modified metrics
KR101051933B1 (ko) 트렐리스의 버터플라이 구조를 이용한 맵 디코딩을 위한메트릭 계산
US7234100B1 (en) Decoder for trellis-based channel encoding
US6697442B1 (en) Viterbi decoding apparatus capable of shortening a decoding process time duration
US7165210B2 (en) Method and apparatus for producing path metrics in trellis
KR100387089B1 (ko) 브랜치 메트릭 계산 처리에서 감소된 비트수를 갖는비터비 디코더
US7143335B2 (en) Add-compare-select arithmetic unit for Viterbi decoder
JP3823731B2 (ja) 誤り訂正復号器
EP0807336B1 (en) Method for forming transition metrics and a receiver of a cellular radio system
US20050138535A1 (en) Method and system for branch metric calculation in a viterbi decoder
JP4295871B2 (ja) 誤り訂正復号器
JP3342424B2 (ja) ブランチメトリック演算装置及びビタビ復号装置
KR100531840B1 (ko) 비터비 디코더의 가지 메트릭 계산 방법 및 그 회로
Reddy et al. FPGA Implementation of Convolution Encoder and Viterbi Decoder
KR20070050716A (ko) 복호기의 상태 메트릭 정규화 장치 및 방법
JP2002359564A (ja) 復号装置および復号方法
KR19980075618A (ko) 트렐리스 디코더의 가산 비교 선택 장치

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080315

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090315

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees