KR19980075618A - 트렐리스 디코더의 가산 비교 선택 장치 - Google Patents

트렐리스 디코더의 가산 비교 선택 장치 Download PDF

Info

Publication number
KR19980075618A
KR19980075618A KR1019970011860A KR19970011860A KR19980075618A KR 19980075618 A KR19980075618 A KR 19980075618A KR 1019970011860 A KR1019970011860 A KR 1019970011860A KR 19970011860 A KR19970011860 A KR 19970011860A KR 19980075618 A KR19980075618 A KR 19980075618A
Authority
KR
South Korea
Prior art keywords
mode
state
metric
path metric
overflow
Prior art date
Application number
KR1019970011860A
Other languages
English (en)
Inventor
제갈헌
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019970011860A priority Critical patent/KR19980075618A/ko
Publication of KR19980075618A publication Critical patent/KR19980075618A/ko

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

본 발명은 트렐리스 디코더(TCM decoder)에 관한 것으로, 더욱 상세하게는 각 스테이트마다 발생한 브랜치 메트릭과 이전까지의 경로 메트릭을 가산하고 비교하여 최적 경로 메트릭을 선택하는 트렐리스 디코더의 가산 비교 선택 장치에 관한 것으로서, 모드 선택 제어 신호(MODE_SEL)에 따라 각 스테이트에 해당하는 4개의 브랜치 메트릭(BMi)과 4개의 이전 경로 메트릭(PMi)을 제공받아 하나의 최적 경로 메트릭(pm_out)을 출력함과 동시에, 입력 비트(X1,X0)를 외부의 생존자 메모리부로 출력하는 최적 경로 계산 수단(70)과; 모드 선택 제어 신호(MODE_SEL)에 따라 해당되는 모드의 상기 최적 경로 메트릭(pm_out)에서의 오버플로(overflow)가 발생되었는지를 조사하여 오버플로 인디케이터 신호(overflow indicator)를 출력하는 오버플로 제어 수단(71) 및; 상기 오버플로 인디케이터 신호(overflow indicator)에 따라 상기 최적 경로 메트릭(pm_out)을 재조정하여 최종 결정된 생존자 메트릭(SMi)을 외부의 경로 메트릭 네트워크(PMN)로 출력하는 출력 수단(72)으로 구성된 본 발명은 16스테이트 모드의 복잡도를 갖으면서 모드 선택 제어 신호(MODE_SEL)를 이용하여 8스테이트 모드와 16 스테이트 모드를 동시에 지원하여 면적 효율을 얻는 효과가 있다.

Description

트렐리스 디코더의 가산 비교 선택 장치
본 발명은 트렐리스 부호화 변조(TCM : Trellis code modualtion)기법에 의해 전송된 신호를 복호화시키는 트렐리스 디코더(TCM decoder)에 관한 것으로, 더욱 상세하게는 각 스테이트마다 발생한 브랜치 메트릭과 이전까지의 경로 메트릭을 가산하고 비교하여 최적 경로 메트릭을 선택하는 트렐리스 디코더의 가산 비교 선택 장치에 관한 것이다.
일반적으로, 트렐리스 부호화 변조(Trellis code modualtion: 이하 TCM이라 함)기법은 대역폭이 제한된 전송로(bandwidth-limited channel)에서 높은 부호화 이득(coding gain)을 얻기 위한 채널 부호화 기법으로서, 부호화 기술과 변조 기술을 결합하여 구현된다. TCM은 대역폭을 변화시키지 않고서도 부호화되지 않은 기존의 변조기법에 비해 전력상의 상당한 이득을 얻을 수 있으며, TCM 구조는 유한한 상태를 갖는 부호기(encoder)와 비이진 변조기(non-binary modulator)로 구성되어진다. 수신기 측에서, 노이즈(noise)가 섞인 수신 신호는 연판정(soft-decision)에 의한 최우복호법(maximum likelihood decoding)을 수행하는 디코더를 이용하여 복호화된다. 이러한 TCM은 부호화되지 않은 변조기법과 비교하여 백색 가우시안 잡음(AWGN:Additive White Gaussian Nosie)이 있는 디지털 신호 전송 환경에서 3∼6㏈ 이상의 전력상 이득을 얻을 수 있다고 알려져 있다. 특히, TCM의 장점은 이러한 전력상의 이득이 대역폭의 확장이나 다른 에러 정정 부호의 경우처럼 유효 정보율를 감소시키므로써 얻어지는 것이 아니라는 데 있다. 여기서 트렐리스(trellis)라는 용어는 이진 길쌈 부호(convoultion)의 상태도인 트렐리스 다이어그램(trellis diagram)과 비슷한 상태를 갖는 상태 천이도에 의해 TCM 부호어를 나타낼수 있기 때문에 사용되고 있다. 그리고, TCM 부호와 길쌈 부호의 차이점은 TCM 부호어는 길쌈 부호어를 비이진 변조시켜 임의 크기를 갖는 신호집합으로 확장시켰다는 점이다.
TCM이 갖는 이러한 부호화의 이득 때문에 수신 데이터 검출의 복잡성에도 불고하고 현재 많이 이용되고 있으며, 그 이용 범위가 크게 늘어나고 있다. 그 이용분야의 하나로 고화질 TV(High Definition television : 이하, HDTV라함)의 전송 시스템을 들 수 있다.
한편, 데이터의 신뢰성을 높이기 위해 서로 다른 두개의 부호기를 연결시켜 연속적으로 부호화를 수행하는 연결(연속) 부호화(concatenated coding) 기법에 있어서, 내부 부호어(inner coder)는 부호화된 변조 부호를 생성하는 잘 알려진 길쌈 부호어나 TCM 부호어가 사용되고 있으며, 비터비 알고리즘(Viterbi algorithm)을 적용한 디코더로 복호화를 수행하게 된다. 외부 부호어(outer coder)는 T개의 에러 정정 능력을 갖는 리드 솔로몬 부호어(Reed-Solomon code)를 들 수 있다. 외부 디코더(outer decoder)에서는 내부 디코더(inner decoder)에서 정정하지 못한 에러를 다시 정정하여 통상적으로 에러 레이트(error rate)가 거의 0이 되도록 에러를 제거한다. 이러한 연결 코딩 기법은 하나의 코딩 기법을 사용하는 것보다 하드웨어적으로 덜 복잡하면서도 좋은 성능을 구현할 수 있는 장점을 가지고 있다.
TCM 신호의 복호를 위해서는 비터비 알고리즘(Viterbi algorithm)이 사용되는데, 비터비 알고리즘은 이미 언급한 최우복호법(maximum likelihood decoding)을 수행하고 트렐리스 다이어그램(trellis diagram)를 사용하여 필요한 계산량을 줄이는 알고리즘이다. 이 알고리즘은 각 상태에 입력되는 경로들과 수신 신호와의 유사성 비교를 통해서 하나의 스테이트(state)에 하나의 생존 경로(survivor path)만을 존재하게 한다. 이러한 과정은 트렐리스 다이어그램의 시간에 따른 각 단에서 반복된다. 따라서, 비터비 알고리즘이 요구하는 계산량은 전송 부호열의 길이에 좌우되는 것이 아나라 상태 수(state number)에 의해 의존하게 된다.
이어서, 도 1은 비터비 알고리즘을 적용한 트렐리스 디코더의 구성도로서, 트렐리스 디코더는 브랜치 메트릭 계산부(branch metric calculation unit(BMU):11)와, 가산 비교 선택부(add comparator select unit(ACS):12), 경로 메트릭 네트워크(path metric network(PMN):13) 및, 생존자 메모리부(survivor memory unit(SMU):14)로 구성되어 있다. 여기서 브랜치 메트릭(metric)이란, 수신 신호와 대응하는 브랜치에서의 코드간 거리를 계산한 값으로서, 이 거리가 신호 판별의 기준이 되는 것이다. 메트릭은 경판정(hard-decision) 복호의 경우에는 해밍 거리(Hamming distance)가 되고, 연판정(soft-decision)의 경우에는 유클리드 거리(Euclidean distance)가 된다. 경로 메트릭(path metric)은 시간에 따라 현재 스테이트까지 수신 신호가 진행해온 모든 브랜치 메트릭이 축적된 값에 해당한다.
상기 브랜치 메트릭 계산부(BMU:11)는 수신된 입력 부호와 각 브랜치 상의 기준값과의 거리를 계산하여 브랜치 메트릭(BM(t))을 상기 가산 비교 선택부(ACS:12)로 제공한다.
상기 가산 비교 선택부(ACS:12)는 각 스테이트 Sj(t)에 입력되는 경로 중에서 그 스테이트에 이르는 가장 가능성있는 경로상의 모든 브랜치 메트릭이 축척된 값인 경로 메트릭을 연산한다. 즉, 각 스테이트마다 최적 경로 메트릭을 갖는 경로를 선택하는 역할을 하는 것으로서, 상기 브랜치 메트릭 계산부(BMU:11)로부터 제공된 다수개의 브랜치 메트릭(BM(t))과 상기 경로 메트릭 네트워크(PMN:13)로부터 제공된 이전 경로 메트릭(PM(t-1))을 더하여 가산하고(즉, 이전 경로 메트릭에다가 현재 스테이트에서 머지(merge)된 다수개의 브랜치 메트릭을 축척시킴), 현재 스테이트에서의 축적된 다수개의 경로 메트릭을 비교하여, 그 중에서 작은 값을 갖는 경로 메트릭을 선택하여 생존자 메트릭(SM(t))으로 출력한다. 이렇게 선택된 경로 메트릭은 상기 경로 메트릭 네트워크(PMN:13)로 제공되며, 선택된 경로를 역추적하기 위한 정보가 상기 생존자 메모리부(SMU:14)로 제공된다.
상기 경로 메트릭 네트워크(PMN:13)는 상기 가산 비교 선택부(ACS:12)로부터 출력된 생존자 메트릭(SM(t))을 입력받아 저장하고 있다가 다음 단계에서 각 스테이트의 이전 경로 메트릭(PM(t-1))으로 사용하도록 상기 가산 비교 선택부(ACS:12)에게 제공해주는 역할을 한다.
상기 생존자 메모리부(SMU:14)는 각 스테이트가 갖는 생존자 경로를 역추적하여 복호를 수행하기 위해서 생존자 경로의 길이 즉, 디코딩 깊이(decoding depth) 만큼 생존 경로 정보를 유지하고 있으면서, 역추적 알고리즘(traceback algorithm)에 따라 최종 복원된 심볼을 출력한다.
이러한 구조를 갖는 트렐리스 디코더의 예로 미국내 HDTV 규격을 제정하기 위해 결성된 Grand Alliance(GA)에서 제안한 GA HDTV 수신 시스템의 트렐리스 디코더를 들 수 있다.
GA HDTV 전송 시스템에서는 데이터를 8레벨 VSB 모드에서 트렐리스 부호화하여 프레임 단위로 전송하도록 하였다. 도 2에서 보인 GA HDTV 시스템의 프레임 구조를 참조하면, 하나의 프레임(Frame)은 두개의 필드(Field)로 구성되어 있고, 한 필드(Field)는 313개의 세그먼트(Segment)로 이루어진다. 각 세그먼트(Segment)는 4심볼의 세그먼트 동기 신호(Segment Sync)와 828개의 데이터+에러정정 심볼(Data +FEC)로 구성되어 있고, 각 필드의 첫번째 세그먼트는 필드 동기 신호(Field Sync)에 할당되어 있다.
송신 신호가 생성되는 과정은 랜덤화된 신호를 리드-솔로몬 부호화하고, 이를 인터리빙한 후에 다시 트렐리스 부호화하고, 여기에 세그먼트 동기 신호(Segment Sync)와 필드 동기 신호(Field Sync)를 삽입한다. 그리고나서 파일럿 신호를 삽입한 다음 VSB변조를 하여 캐리어에 실어서 전송하게 된다.
여기서, 도 3은 GA 8레벨 VSB 모드의 트렐리스 부호 블록에 대한 구성도로서, 전부호화기(Pre_coder:30)와, 트렐리스 부호화기(Trellis Encoder:32) 및, 8레벨 심볼 매퍼(8-level symbol mapper:34)로 구성되어 있다.
상위 입력 비트(X1)는 상기 전부호화기(30)를 통해 12심볼 지연된 이전 비트와 배타 논리합 하여 중간 출력 비트(Y1)로 되고, 상기 중간 출력 비트(Y1)은 트렐리스 부호화기(32)에서는 부호화되지 않고 그대로, 상기 8레벨 심볼 매퍼(34)의 입력 비트(Z2)로 출력된다. 하위 입력 비트(X0)는 상기 트렐리스 부호화기(32)에서 부호율길쌈부호화되어, 상기 8레벨 심볼 매퍼(24)의 입력 비트(Z1, Z0)로 출력된다. 이렇게 부호율의 트렐리스 부호화기를 통해 얻어진 부호어(Z2,Z1,Z0)는 상기 8레벨 심볼 매퍼(34)에서 8레벨 심볼(R : -7,-5,-3,-1,-1,+3,+5,+7)로 변환되어 8레벨 VSB 변조 신호로 전송되는 것이다.
한편, 트렐리스 부호화는 백색 가우시안 잡음(AWGN)에 강한 성질을 가지나, 군집에러는 약하므로 도 3의 트렐리스 부호 블록 12개를 병렬로 배치하여 입력 심볼들을 순차적으로 부호기에 인가하여 12심볼 인트라세그먼트 인터리빙(intrasegment interleaving) 처리를 하였으며, 이를 도 4에 도시하였다.
도 4에서 보는 바와 같이, 외부에서 인터리빙되어 바이트 단위로 입력되는 데이터를 심볼 단위(2비트씩 : X1,X0)로 출력하는 입력 스위치(40)와, 상기 입력 스위치(40)의 출력을 순서대로 입력받는 상기 도 3의 전부호화기(30)와 트렐리스 부호화기(32)로 구성된 12개의 트렐리스 부호 블록(E1∼E12) 및, 상기 12개의 트렐리스 부호 블록(E1∼E12)로부터 출력되는 부호어를 입력 받아 순서대로 상기 도 3의 8레벨 심볼 매퍼(34)로 출력하는 출력 스위치(42)로 구성되어 있다. 상기 입력 스위치(40)와 상기 출력 스위치(42)는 서로 동기되어 동작되는 것을 주의 해야 한다.
그리고, 도 5는 GA HDTV 수신 시스템에서의 트렐리스 부호 디인터리버에 대한 구성도로서, 트렐리스 부호 디인터리버에서는 송신측에서의 TCM 부호어가 12심볼 단위로 인터리빙되었기 때문에 수신측에서는 트렐리스 디코더 12개(D1∼D12)가 병렬로 구현되어 디인터리빙을 수행하도록 해야한다. 따라서, 각 트렐리스 디코더는 입력 심볼열중 매 12번째 심볼을 입력으로 받아 디인터리빙하면서 복호화를 수행하였다. 상기 도 5와 같이, 12개의 동일한 트렐리스 디코더(D1∼D12)를 사용하여 디인터리빙 및 트렐리스 복호화를 수행하는 경우 12 심볼클럭마다 하나의 디코더만 동작하고, 나머지 11개의 디코더는 동작하지 않는다. 즉, 수신기에서 사용되는 12개의 복호기는 매 입력시마다 동시에 동작하지 않으므로 1개의 디코더를 12 심볼 단위로 시분할하여 공유할 수 있음을 의미한다. 물론, 12개 트렐리스 디코더를 사용하는 경우에는 동일한 디코더를 반복적으로 구현하면 되므로 설계가 용이하나, 면적 증가를 피할 수 없다.
한편, TCM 디코딩의 경로는 NTSC 간섭 제거 필터의 사용유무에 따라 두가지 경로를 갖게 되는 데, 이를 도 6에 도시하였다. 도 6를 참조하면, 수신 심볼을 복원하는 데 있어서, NTSC 간섭 제거 필터를 사용하지 않으면 8 스테이트 모드 복호를 하는 가우시안(AWGN) 채널용 최적 트렐리스 디코더(65)를 사용하면 되고, 만일, NTSC 간섭 제거 필터(61)를 통과한 신호는 필터의 전달함수 특성상 입력 레벨이 8레벨에서 15레벨로 변환되므로 이에 적합한 16 스테이트 모드 복호를 하는 부분응답 채널용 트렐리스 디코더(63)를 사용해야 한다. 이와 같이 종래의 트렐리스 디코더에서는 NTSC 간섭 제거 필터의 사용유무에 따라 8 스테이트 모드 최적 트렐리스 디코더(65)와 16스테이트 모드 부분응답 트렐리스 디코더(63)를 별도로 구비해야만 했었다.
따라서, 1개의 트렐리스 디코더를 시분할하여 사용하더라도 8스테이트 모드 및 16 스테이트 모드로 동작해야하므로 두가지 모드에서 각각 동작하는 가산 비교 선택부를 별도로 구비해야 하고, 설계시 비용 및 면적이 증가되는 문제점이 있었다.
이에, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명은 16 스테이트 모드의 복잡도를 갖으면서도 모드 선택 제어 신호에 따라 16스테이트 모드와 8스테이트 모드를 동시에 지원하는 트렐리스 디코더의 가산 비교 선택 장치를 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 장치는 모드 선택 제어 신호(MODE_SEL)에 따라 각 스테이트에 해당하는 4개의 브랜치 메트릭(BMi)과 4개의 이전 경로 메트릭(PMi)을 제공받아 최우복호 알고리즘에 따라 결정된 하나의 최적 경로 메트릭(pm_out)을 출력함과 동시에, 입력 비트(X1,X0)를 외부의 생존자 메모리부로 출력하는 최적 경로 계산부와, 모드 선택 제어 신호(MODE_SEL)에 따라 상기 최적 경로 메트릭(pm_out)의 오버플로(overflow)가 발생되었는지를 조사하여 오버플로 인디케이터 신호(overflow indicator)를 출력하는 오버플로 제어부 및, 상기 오버플로 인디케이터 신호(overflow indicator)에 따라 상기 최적 경로 메트릭을 재조정하여 최종 결정된 생존자 메트릭(SMi)을 외부의 경로 메트릭 네트워크(PMN)로 출력하는 출력부를 포함하여 구성되는 것을 특징으로 한다.
도 1은 비터비 알고리즘을 적용한 일반적인 트렐리스 디코더의 구성도,
도 2는 GA(Grand Alliance) HDTV(High Definition Television) 전송 시스템에서의 데이터 단위 프레임 구조도,
도 3은 GA HDTV 송신 시스템에서의 8 레벨 잔류 측파대 트렐리스 부호 블록에 대한 구성도,
도 4는 도 3을 이용하여 세그먼트내 인터리빙을 수행하는 트렐리스 부호 인터리버에 대한 구성도,
도 5는 GA HDTV 수신 시스템에서의 트렐리스 부호 디인터리버에 대한 구성도,
도 6은 NTSC 간섭 제거 필터의 사용유무에 따른 트렐리스 디코더에 대한 구성도,
도 7은 본 발명에 따른 가산 비교 선택 장치에 대한 구성도,
도 8은 도 7을 적용하여 GA HDTV 8스테이트 모드/16스테이트 모드를 동시에 지원하는 가산 비교 선택 장치에 대한 실시 회로도,
도 9는 도 8의 프로세싱 엘리먼트에 대한 세부 구성도이다.
* 도면의 주요부분에 대한 부호의 설명 *
70 : 최적 경로 계산부 PE #0∼PE #15 : 프로세싱 엘리먼트
71 : 오버플로 제어부 72 : 출력부
MUX0∼MUX15 : 멀티플렉서
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 자세히 설명하고자 한다. 본 명세서에서는 GA HDTV 전송 규격에 적합한 트렐리스 디코더를 예시하여 설명하고자 한다. 트렐리스 디코더의 가산 비교 선택부(ACS)에서는 이전 스테이트로부터 현재 스테이트로 진행된 다수개의 브랜치 메트릭과 이전 스테이트까지 진행해 온 경로 메트릭을 더하고, 이 더한 값들을 비교하여 현재 스테이트로 오는 하나의 최적 경로를 선택하는 작업을 실행한다. 이때 선택된 최적 경로를 생존자 메트릭(survivor metric)이라 하고, 최적 경로에 대한 역추적 정보를 추출해내는 역할을 한다.
우선, 상기 도 3에 도시한 트렐리스 부호 블록의 입력 신호에 따라 결정되는 이전 스테이트와 현재 스테이트 및 채널 심볼을 하기 표 1 과 표 2에 나타내었다. 하기 표 1은 8 스테이트 모드에 대한 스테이트 전이표이다.
[표 1]
이전 스테이트(S2'S1'S0') 입력 비트( X1 X0 ) 출력 비트(Z2Z1Z0) 현재 스테이트 ( S2S1S0 ) 채널심볼 복호심볼
000 00011011 000010100110 000001100101 -7-3+1 +5 00011011
001 00011011 001011101111 010011110111 -5-1+3+7 00011011
010 00011011 000010100110 001000101100 -7-3+1+5 00011011
011 00011011 001011101111 011010111110 -5-1+3 +7 00011011
100 00011011 100110000010 100101000001 +1+5-7-3 00011011
101 00011011 101111001011 110111010011 +3+7-3-1 00011011
110 00011011 100110000010 101100001000 +1+5-7-3 00011011
111 00011011 101111001011 111110011010 +3+7-5-1 00011011
상기 표 1에서 입력 비트(X1,X0)는 도 3의 트렐리스 부호 블록으로 입력되는 신호이고, 출력 비트(Z2,Z1,Z0)는 심볼 매퍼로 입력되어 각각 기준 레벨값(-7∼+7)로 변환되어 전송되며 이 기준 레벨값이 채널 심볼에 해당한다.
상기 표 1에서 보는 바와 같이, 8레벨 변조된 신호를 수신한 디코더에서는 8개의 스테이트로 트렐리스 다이어그램을 그려나가면 이전 스테이트에서 현재 스테이트로의 진행은 입력 비트(X1,X0)에 따라 4개의 브랜치를 가지게 된다. 예를 들어, 하나의 이전 스테이트 S'(111)에서 입력 비트에 따라 발생되는 4개의 브랜치는 입력 비트가 X(00)으로 들어오면 현재 스테이트 S(111), 입력 비트 X(01)으로 들어오면 현재 스테이트 S(110), 입력 비트가 X(10)으로 들어오면 현재 스테이트 S(011), 입력 비트가 X(11)으로 들어오면 현재 스테이트 S(010)로 전이되는 4가지 경우가 존재한다.
이어서, 하기 표 2 에서 보인 16 스테이트 모드인 경우 입력 비트(X1,X0)는 도 3의 트렐리스 부호블록으로 입력되는 비트이고, 이전 스테이트와 현재 스테이트에서의 최상위 비트(MSB) S3',S3는 도 2에서 제 1 D플립플롭(30-2)의 상태이고, S2',S2는 제 2 플립플롭(32-1)의 상태이며, S1',S1은 제 3 플립플롭(32-3)의 상태이고, S0',S0은 도 3에서 지연 레지스터(31-1)의 가운데 비트의 상태이다. 그리고, 이전 출력(Z2',Z1',Z0')과 현재 출력(Z2,Z1,Z0)은 도 3의 심볼 매퍼로 입력되어 8 레벨로 결정되는 비트이다.
[표 2a]
이전 스테이트(S3'S2'S1'S0') 이전 출력(Z2'Z1'Z0') 입력 비트( X1 X0 ) 현재 출력(Z2 Z1 Z0 ) 채널심볼 현재스테이트 (S3S2S1S0) 복호심볼
0000 000(-7) 00011011 000(-7)010(-3)100(+1)110(+5) 0+4+8+12 0000001110001011 00011011
0001 010(-3) 00011011 000(-7)010(-3)100(+1)110(+5) -40+4+8 0000001110001011 00011011
0010 000(-7) 00011011 001(-5)011(-1)101(+3)111(+7) +2+6+10+14 0100011111001111 00011011
0011 010(-3) 00011011 001(-5)011(-1)101(+3)111(+7) -2+2+6+10 0100011111001111 00011011
0100 001(-5) 00011011 000(-7)010(-3)100(+1)110(+5) -2+2+6+10 0010000110101001 00011011
0101 011(-1) 00011011 000(-7)010(-3)100(+1)110(+5) -6-2+2+6 0010000110101001 00011011
0110 001(-5) 00011011 001(-5)011(-1)101(+3)111(+7) 0+4+8+12 0110010111101101 00011011
0111 011(-1) 00011011 001(-5)011(-1)101(+3)111(+7) -40+4+8 0110010111101101 00011011
[표 2b]
이전 스테이트(S3'S2'S1'S0') 이전 출력(Z2'Z1'Z0') 입력 비트( X1 X0 ) 출력 비트( Z2Z1Z0 ) 채널심볼 현재스테이트(S3S2S1S0) 복호 심볼
1000 100(+1) 00011011 100(+1)110(+5)000(-7)010(-3) 0+4-8-4 1000101100000011 00011011
1001 110(+5) 00011011 100(+1)110(+5)000(-7)010(-3) -40-12-8 1000101100000011 00011011
1010 100(+1) 00011011 101(+3)111(+7)001(-5)011(-1) +2+6-6-2 1100111101000111 00011011
1011 110(+5) 00011011 101(+3)111(+7)001(-5)011(-1) -2+2-10-6 1100111101000111 00011011
1100 101(+3) 00011011 100(+1)110(+5)000(-7)010(-3) -2+2-10-6 1010100100100001 00011011
1101 111(+7) 00011011 100(+1)110(+5)000(-7)010(-3) -6-2-14-10 1010100100100001 00011011
1110 101(+3) 00011011 101(+3)111(+7)001(-5)011(-1) 0+4-8-4 1110110101100101 00011011
1111 111(+7) 00011011 101(+3)111(+7)001(-5)011(-1) -40-12-8 1110110101100101 00 011011
상기 표 2에서 보는 바와 같이, 8레벨 변조된 신호가 NTSC 제거 필터를 통해 15레벨로 변환되므로 수신 신호에 대한 16 스테이트 트렐리스 다이어그램을 그려나가면, 이전 스테이트에서 현재 스테이트로의 진행은 입력 비트에 따라 4개의 브랜치를 가지게 된다. 채널 심볼은 현재 출력(Z)에서 이전 출력(Z')을 뺀 값에 해당하며, 이전 스테이트(S'), 채널 심볼, 현재 스테이트(S)을 이용하여 입력 비트와 동일한 복호 심볼을 얻는 것이다.
상기 표 1 및 표 2에서 채널 심볼은 잡음이 없는 이상적인 통신 환경하에서 가능한 것으로, 실제 백색 가우시안 잡음이 존재하는 통신로를 통해 전송되어 들어온 신호는 잡음이 섞이게 된다. 따라서, 실제로 채널 심볼은 상기 표1, 표2에 나타낸 값과 완전히 동일하지 않으며, 상기 표1, 표 2에 보여준 채널 심볼값은 비터비 알고리즘을 적용하여 최우복호를 수행하는 데 있어서 잡음섞인 수신 신호의 오차를 측정하는 기준 레벨값(reference value)으로 이용된다. 즉, 이전 스테이트와 현재 스테이트간의 브랜치 메트릭은 ｜수신 신호 - 기준 레벨 ｜와 같이 구해지며, 메트릭 크기가 적을 수록 확률적으로 정확한 경로임을 알수 있다.
한편, 상기 표 1과 표 2에서보는 바와같이 각 브랜치 메트릭에 대한 기준 레벨이 이미 정해져 있으므로, 하드웨어를 공유하여 8스테이트 모드와 16 스테이트 모드의 모든 브랜치 메트릭을 계산할 수 있을 것이다. 이렇게 두가지 모드를 지원하는 브랜치 메트릭 계산 장치에 대한 발명은 이미 본 발명자에 의해 제안된 바 있으며, 8스테이트 모드와 16스테이트 모드의 브랜치 메트릭을 계산하는 규칙을 하기 표 3과 표 4에 나타내었다.
[표 3]
8 스테이트 TCM 브랜치 메트릭
기준값 브랜치 메트릭(BMu)
-7 BM1 = ｜input+7｜
-3 BM2 = ｜input+3｜
-5 BM3 = ｜input+5｜
-1 BM4 = ｜input+1｜
+1 BM5 = ｜input-1｜
+5 BM6 = ｜input-5｜
+3 BM7 = ｜input-3｜
+7 BM8 = ｜input-7｜
[표 4]
16 스테이트 TCM 브랜치 메트릭
기준값 브랜치 메트릭(BMu)
0 BM1 = ｜input｜
-4 BM2 = ｜input+4 ｜
-8 BM3 = ｜input+8 ｜
-12 BM4 = ｜input+12｜
+2 BM5 = ｜input-2 ｜
-2 BM6 = ｜input+2 ｜
-6 BM7 = ｜input+6 ｜
-10 BM8 = ｜input+10｜
-14 BM9 = ｜input+14｜
+4 BM10= ｜input-4 ｜
+6 BM11= ｜input-6 ｜
+8 BM12= ｜input-8 ｜
+10 BM13= ｜input-10｜
+12 BM14= ｜input-12｜
+14 BM15= ｜input-14｜
상기 표 3과 표 4에서 보는 바와 같이, 브랜치 메트릭은 입력 신호(input)와 기준 레벨값(채널 심볼)과의 차이에 대한 절대치로 구해지며, 현재 수신된 신호가 8스테이트인지 16스테이트인지를 구별하여 해당하는 기준 레벨을 선택하게 하므로써 동일한 입출력핀을 공유하여 단일칩으로 구현하였다.
본 발명은 상기 표 3과 표 4에서와 같은 규칙을 적용하여 입출력되는 브랜치 메트릭을 이용하여 두가지 모드를 지원하는 가산 비교 선택 장치를 구현한 것이다.
도 7은 본 발명에 따른 가산 비교 선택 장치에 대한 구성도로서, 본 발명은 최적 경로 계산부(70)와, 오버플로 제어부(71) 및, 출력부 (72)로 구성되어 있다.
상기 최적 경로 계산부(70)는 모드 선택 제어 신호(MODE_SEL)에 따라 각 스테이트에 해당하는 4개의 브랜치 메트릭(BMi)과 4개의 이전 경로 메트릭(PMi)을 제공받아 최우복호 알고리즘에 따라 결정된 하나의 최적 경로 메트릭(pm_out)을 출력함과 동시에, 결정된 최적 경로의 입력 비트(X1,X0)를 외부의 생존자 메모리부(SMU)로 출력한다.
상기 오버플로 제어부(71)는 모드 선택 제어 신호(MODE_SEL)에 따라 상기 최적 경로 메트릭(pm_out)의 오버플로(overflow)가 발생되었는지를 조사하여 오버플로 인디케이터 신호(overflow indicator)를 출력한다.
상기 출력부(72)는 상기 오버플로 인디케이터 신호(overflow indicator)에 따라 상기 최적 경로 메트릭(pm_out)을 재조정하여 최종 결정된 생존자 메트릭(SMi)을 외부의 경로 메트릭 네트워크(PMN)로 출력한다.
이어서, 도 8은 GA HDTV 8스테이트 모드/16스테이트 모드를 동시에 지원하는 가산 비교 선택 장치에 대한 실시 회로도이다.
상기 최적 경로 계산부(70)와, 상기 오버플로 제어부(71)로 제공되는 모드 선택 제어 신호(MODE_SEL)는 트렐리스 디코더로 수신되어 입력된 신호가 가우시안 채널을 통과한 8스테이트 모드인지 부분응답 채널을 통과한 16스테이트 모드인지를 구분해주는 제어 신호이다.
상기 최적 경로 계산부(70)는 16개의 프로세싱 엘리먼트(PE#0∼PE#15)가 병렬로 연결되 있으며, 각 프로세싱 엘리먼트는 상기 모드 선택 제어 신호(MODE_SEL)에 따라 각 스테이지의 4개의 브랜치 메트릭과 4개의 경로 메트릭을 입력받아 하나의 최적 경로 메트릭을 계산하여 출력한다.
상기 오버플로 제어부(71)는 상기 모드 선택 제어 신호(MODE_SEL)에 따라 상기 각 프로세싱 엘리먼트(PE #0∼PE #15)로부터 출력된 각 최적 경로 메트릭(pm_out)의 최상위 비트(MSB)를 입력 받아 논리곱 연산하여 오버플로 인디케이터 신호(overflower indicator)를 출력한다. 상기 오버플로 인디케이터 신호(overflower indicator)는 최적 경로 메트릭의 최상위 비트(MSB)가 모두 '1'이 될 때 오버플로가 발생되었음을 알려주는 신호이다.
상기 출력부(72)는 16개의 멀티플렉서(MUX 0∼MUX 15)가 병렬로 연결되어 있으며, 상기 각 멀티플렉서는 상기 오버플로 인디케이터 신호(overflow indicator)에 따라 상기 각 프로세싱 엘리먼트로부터 출력된 최적 경로 메트릭(pm_out)의 최상위 비트(MSB)를 그대로 출력하거나, 혹은 '0'을 선택하여 출력한다. 즉, 최적 경로 메트릭값이 오버플로가 발생되지 않았다면 최상위 비트는 그대로 출력되고, 오버플로가 발생되었다면 최상위 비트를 '0'으로 바꾸어 출력되는 것이다.
이와 같이 오버플로를 조정해주므로써 레지스터양을 줄일 수 있으며, 상기 각 프로세싱 엘리먼트(PE #0∼PE #15)로부터 출력된 최적 경로 메트릭의 최상위 비트를 제외한 나머지 비트들과, 상기 각 멀티플렉서(MUX 0∼MUX 15)로부터 출력된 최상위 비트는 각 스테이트의 생존자 메트릭(SMj)으로 결정되어 상기 경로 메트릭 네트워크(PMN)로 보내지는 것이다.
상기 연결 라인 블럭은 상기 브랜치 메트릭으로부터 제공된 브랜치 메트릭과 상기 경로 메트릭 네트워크로부터 제공된 이전 경로 메트릭들이 상기 16개의 프로세싱 엘리먼트로 연결되어지는 배선 영역으로서, 브랜치 메트릭 라인과 경로 메트릭 라인이 각 프로세싱 엘리먼트로 연결되어진 상태를 도시하기에는 다소 연결상태가 복잡하여 간단히 블럭으로 표시하였으며, 각 라인의 연결은 하기에 설명할 표 7과 표 8을 참조하기 바란다.
이어서, 상기와 같이 구성된 본 발명의 구체적인 작용 및 효과를 자세히 설명하면 다음과 같다.
16 스테이트 모드인 경우, 가산 비교 선택부에서 선택된 최적 경로 메트릭에 대한 입력 비트 X1과 S'0은 생존자 메모리부(SMU)로 보내진다. 여기서, 입력 비트 X1은 이전 스테이트(S'3,S'2,S'1,S'0)에서 현재 스테이트(S3,S2,S1,S0)로 이동될 때 가져온 입력 비트(X1,X0)중 X1에 해당하며, 입력 비트 S'0은 이전 스테이트(S'3,S'2,S'1,S'0)에서의 마지막 비트 S'0에 해당한다. 상기 X1,S'0은 생존자 메모리부에서 역추적 알고리즘을 적용하여 디코딩하기 위해 필요한 정보로서, 상기 각 스테이트에서 출력된 X1,S'0를 디코딩 깊이 만큼 저장한 다음 임의의 스테이트와 상기 X1,S'0를 이용하여 현재 스테이트를 역추적하여 원래 심볼 X1, X0 을 복원하는 것이다. 여기서, 입력 비트 X0은 스테이트에서의 마지막 비트와 동일하기 때문에 스테이트만 알면 X0은 복원할 수 있으므로 저장시켜 나갈 필요가 없다.
8 스테이트 모드인 경우도 상기 16 스테이트 모드와 마찬가지로, 가산 비교 선택부에서 선택된 최적 경로 메트릭에 대한 입력 비트 X1 과 X0을 상기 생존자 메모리부(SMU)로 보내어 저장시키면, 상기 생존자 메모리부(SMU)에서는 입력 비트 X1,X0를 이용하여 역추적 알고리즘을 수행한다.
이와같이 각 스테이트에서 결정된 최적 경로에 대한 입력 비트 X1, X0를 추출해 내는 방법을 설명하면 다음과 같다.
[표 5]
16 스테이트 (i) 최적 경로 입력 비트 X1,S0
0 (0000)∼ 7 (0111) PMi,1+ BMi,1 X1=0, S0=0
PMi,2+ BMi,2 X1=0, S0=1
PMi,3+ BMi,3 X1=1, S0=0
PMi,4+ BMi,4 X1=1, S0=1
8 (1000) ∼ 15 (1111) PMi,1+ BMi,1 X1=1, S0=0
PMi,2+ BMi,2 X1=1, S0=1
PMi,3+ BMi,3 X1=0, S0=0
PMi,4+ BMi,4 X1=0, S0=1
상기 표 5는 16스테이트 모드인 경우 한 스테이트가 갖는 4개의 후보 메트릭중에서 가장 작은 값을 갖는 최적 경로 메트릭이 선택됐을 때, 추출되는 입력 비트들을 나타내었다. 16 스테이트 중 0내지 7스테이트에서는 제 1 후보 메트릭(PMi,1+ BMi,1)이 선택되었다면, 입력 비트는 X1=0, S0=0이 출력되고, 제 2 후보 메트릭(PMi,2+ BMi,2)이 선택되었다면, 입력 비트는 X1=0, S0=1이 출력되고, 제 3 후보 메트릭(PMi,3+ BMi,3)이 선택되었다면, 입력 비트는 X1=1, S0=0이 출력되고, 제 4 후보 메트릭(PMi,4+ BMi,4)이 선택되었다면, 입력 비트는 X1=1, S0=1이 출력되는 것이다. 그리고, 나머지 8내지 15 스테이트에서는 제 1 후보 메트릭(PMi,1+ BMi,1)이 선택되었다면, 입력 비트는 X1=1, S0=0이 출력되고, 제 2 후보 메트릭(PMi,2+ BMi,2)이 선택되었다면, 입력 비트는 X1=1, S0=1이 출력되고, 제 3 후보 메트릭(PMi,3+ BMi,3)이 선택되었다면, 입력 비트는 X1=0, S0=0이 출력되고, 제 4 후보 메트릭(PMi,4+ BMi,4)이 선택되었다면, 입력 비트는 X1=0, S0=1이 출력된다.
하기 표 6은 8스테이트 모드인 경우 4개의 후보 메트릭중에서 가장 작은 값을 갖는 최적 경로 메트릭이 선택됐을 때, 추출되는 입력 비트들을 나타내었다.
[표 6]
8 스테이트 (i) 최적 경로 입력 비트 X1,X0
0 (000), 2 (010) PMi,1+ BMi,1 X1=0, X0=0
PMi,2+ BMi,2 X1=0, X0=1
PMi,3+ BMi,3 X1=1, X0=0
PMi,4+ BMi,4 X1=1, X0=1
1 (001), 3 (011) PMi,1+ BMi,1 X1=0, X0=1
PMi,2+ BMi,2 X1=0, X0=0
PMi,3+ BMi,3 X1=1, X0=1
PMi,4+ BMi,4 X1=1, X0=0
4 (100), 6 (110) PMi,1+ BMi,1 X1=1, X0=0
PMi,2+ BMi,2 X1=1, X0=1
PMi,3+ BMi,3 X1=0, X0=0
PMi,4+ BMi,4 X1=1, X0=0
5 (101), 7 (111) PMi,1+ BMi,1 X1=1, X0=1
PMi,2+ BMi,2 X1=1, X0=0
PMi,3+ BMi,3 X1=0, X0=1
PMi,4+ BMi,4 X1=0, X0=0
이어서, 상기 표 5와 표 6 의 후보 메트릭에 대한 입력 비트 추출 규칙과, 상기 표 3과 표 4의 브랜치 메트릭 계산 규칙을 적용한 경로 메트릭은 다음과 같다.
[표 7]
16 스테이트 모드에서의 새로운 경로 메트릭 계산 규칙
스테이트 (i) 후보 경로 메트릭(ADDi,j= BMu + PMi ) 스테이트 (i) 후보 경로 메트릭(ADDi,j= BMu + PMi )
0(=0000) ADD0,1= BM1 + PM0ADD0,2= BM2 + PM1ADD0,3= BM3 + PM8ADD0,4= BM4 + PM9 8(=1000) ADD8,1= BM12+ PM0ADD8,2= BM10+ PM1ADD8,3= BM1 + PM8ADD8,4= BM2 + PM9
1(=0001) ADD1,1= BM5 + PM4ADD1,2= BM6 + PM5ADD1,3= BM7 + PM12ADD1,4= BM8 + PM13 9(=1001) ADD9,1= BM13+ PM4ADD9,2= BM11+ PM5ADD9,3= BM5 + PM12ADD9,4= BM6 + PM13
2(=0010) ADD2,1= BM6 + PM4ADD2,2= BM7 + PM5ADD2,3= BM8 + PM12ADD2,4= BM9 + PM13 a(=1010) ADDa,1= BM11+ PM4ADDa,2= BM5 + PM5ADDa,3= BM6 + PM12ADDa,4= BM7 + PM13
3(=0011) ADD3,1= BM10 + PM0ADD3,2= BM1 + PM1ADD3,3= BM2 + PM8ADD3,4= BM3 + PM9 b(=1011) ADDb,1= BM14+ PM0ADDb,2= BM12+ PM1ADDb,3= BM10+ PM8ADDb,4= BM1 + PM9
4(=0100) ADD4,1= BM5 + PM2ADD4,2= BM6 + PM3ADD4,3= BM7 + PM10ADD4,4= BM8 + PM11 c(=1100) ADDc,1= BM13+ PM2ADDc,2= BM11+ PM3ADDc,3= BM5 + PM10ADDc,4= BM6 + PM11
5(=0101) ADD5,1= BM10+ PM6ADD5,2= BM1 + PM7ADD5,3= BM2 + PM14ADD5,4= BM3 + PM15 d(=1101) ADDd,1= BM14+ PM6ADDd,2= BM12+ PM7ADDd,3= BM10+ PM14ADDd,4= BM1 + PM15
6(=0110) ADD6,1= BM1 + PM6ADD6,2= BM2 + PM7ADD6,3= BM3 + PM14ADD6,4= BM4 + PM15 e(=1110) ADDe,1= BM12+ PM6ADDe,2= BM10+ PM7ADDe,3= BM1 + PM14ADDe,4= BM2 + PM15
7(=0111) ADD7,1= BM11+ PM2ADD7,2= BM5 + PM3ADD7,3= BM6 + PM10ADD7,4= BM7 + PM11 f(=1111) ADDf,1= BM15+ PM2ADDf,2= BM13+ PM3ADDf,3= BM11+ PM10ADDf,4= BM5 + PM11
상기 표 7에서 보는 바와 같이, 각 스테이트는 4개씩의 브랜치 메트릭을 갖고, 이전 스테이트 까지의 경로 메트릭들과 각각 더하여 4개의 새로운 후보 경로 메트릭을 갖는다. BMu는 u번째 브랜치 메트릭으로서, u는 상기 표 4에 나태낸 브랜치 메트릭 인덱스와 동일하다. PMi는 이전 단계의 i 스테이트에서 선택된 경로 메트릭에 해당한다. ADDi,j는 i 스테이트의 j번째 후보 메트릭으로서, i는 스테이트 인덱스이고, j는 4개의 후보 메트릭를 구별하기 위한 인덱스이다. 여기서, j 번째 후보 메트릭이 최적 경로 메트릭으로 선택되면 상기 표 5의 규칙에 따라 입력 비트가 추출되는 것이다.
[표 8]
8 스테이트 모드에서의 새로운 경로 메트릭 계산 규칙
스테이트 (i) 후보 경로 메트릭(ADDi,j= BMu + PMi ) 스테이트 (i) 후보 경로 메트릭(ADDi,j= BMu + PMi )
0(=000) ADD0,1= BM1 + PM0ADD0,2= BM2 + PM2ADD0,3= BM1 + PM4ADD0,4= BM2 + PM6 4(=100) ADD4,1= BM5 + PM0ADD4,2= BM6 + PM2ADD4,3= BM5 + PM4ADD4,4= BM6 + PM6
1(=001) ADD1,1= BM2 + PM0ADD1,2= BM1 + PM2ADD1,3= BM2 + PM4ADD1,4= BM1 + PM6 5(=101) ADD5,1= BM6 + PM0ADD5,2= BM5 + PM2ADD5,3= BM6 + PM4ADD5,4= BM5 + PM6
2(=010) ADD2,1= BM3 + PM1ADD2,2= BM4 + PM3ADD2,3= BM3 + PM5ADD2,4= BM4 + PM7 6(=110) ADD6,1= BM7 + PM1ADD6,2= BM8 + PM3ADD6,3= BM7 + PM5ADD6,4= BM8 + PM7
3(=011) ADD3,1= BM4 + PM1ADD3,2= BM3 + PM3ADD3,3= BM4 + PM5ADD3,4= BM3 + PM7 7(=111) ADD7,1= BM8 + PM1ADD7,2= BM7 + PM3ADD7,3= BM8 PM5ADD7,4= BM7 + PM7
상기 표 8에서 보는 바와 같이, 각 스테이트는 4개씩의 브랜치 메트릭을 갖고, 이전 스테이트 까지의 경로 메트릭들과 각각 더하여 4개의 새로운 후보 경로 메트릭을 갖는다. BMu는 u번째 브랜치 메트릭으로서, u는 상기 표 3에 나태낸 브랜치 메트릭 인덱스와 동일하다. PMi는 이전 단계의 i 스테이트에서 선택된 경로 메트릭에 해당한다. ADDi,j는 i 스테이트의 j번째 후보 메트릭으로서, i는 스테이트 인덱스이고, j는 4개의 후보 메트릭를 구별하기 위한 인덱스이다. 여기서, j 번째 후보 메트릭이 최적 경로 메트릭으로 선택되면 상기 표 6의 규칙에 따라 입력 비트가 추출되는 것이다.
상기에 설명한 방법을 적용하여 각 스테이트에 해당하는 상기 프로세싱 엘리먼트(PE)에서는 모드 선택 제어 신호(MODE_SEL)에 따라 8스테이트 모드 인 경우는 상기 16개 프로세싱 엘리먼트중에서 8개만 사용하면 된다. 그리고, 0스테이트는 제 0 프로세싱 엘리먼트에 해당하고, 1스테이트는 제 1 프로세싱 엘리먼트에 해당하는 등 스테이트 인덱스와 동일한 인덱스를 갖는 프로세싱 엘리먼트로 각 브랜치 메트릭 및 경로 메트릭이 상기 표 7과 표 8에서 보여준 규칙대로 제공된다.
이어서, 도 9는 도 8의 프로세싱 엘리먼트에 대한 세부 구성도로서, 상기 프로세싱 엘리먼트(PE)는 8개의 멀티플렉서(91-1∼91-8)와, 4개의 가산기(92-1∼92-4) 및, 3개의 비교 선택기(93-1∼93-3)로 구성되어 있다.
상기 8개의 멀티플렉서(91-1∼91-8)는 상기 모드 선택 제어 신호(MODE_SEL)에 따라 8스테이트 혹은 16스테이트 해당하는 브랜치 메트릭(BMu)과 이전 스테이트까지의 경로 메트릭(PMv)을 선택한다. 상기 4개의 가산기(92-1∼92-4)는 브랜치 메트릭(BMu)과 이전 경로 메트릭(PMv)을 각각 가산하여 4개의 후보 경로 메트릭(ADDi,j)을 출력한다. 상기 3개의 비교 선택기(93-1∼93-3)는 상기 가산기들(92-1∼92-4)로부터 출력된 4개의 후보 경로 메트릭을 비교하여 가장 작은 경로 메트릭을 선택하여 최적 경로 메트릭(pm-out)을 출력함과 동시에, 가장 작은 경로 메트릭에 해당하는 입력 비트(X1,X0)를 생존자 메모리부(SMU)로 출력한다.
상기 제 1 멀티플렉서(91-1)는 모드 선택 신호(MODE_SEL)에 따라 16 스테이트 모드 1번 브랜치 메트릭(BM1(16))과 8스테이트 모드 1번 브랜치 메트릭(BM1(8)) 중 하나를 선택하여 출력하고, 상기 제 2 멀티플렉서(91-2)는 모드 선택 신호에 따라 16 스테이트 모드 1번 경로 메트릭(PM1(16))과 8스테이트 모드 1번 경로 메트릭(PM1(8)) 중 하나를 선택하여 출력하며, 그외 제 3내지 제 8멀티플렉서에서도 2내지 4번 브랜치 메트릭 및 경로 메트릭을 선택하여 출력한다.
상기 제 1 가산기(92-1)는 1번 브랜치 메트릭(BM1)과 1번 경로 메트릭(PM1)을 더하여 1번 후보 메트릭(ADDi,1)출력한다. 상기 제 2 가산기(92-2)는 2번 브랜치 메트릭(BM2)과 2번 경로 메트릭(PM2)을 가산하여 2번 후보 메트릭(ADDi,2)를 출력한다. 상기 제 3 가산기(92-3) 는 3번 후보 메트릭(ADDi,3)을 계산하여 출력하고, 상기 제 4 가산기(92-4)는 4번 후보 메트릭(ADDi,4)을 계산하여 출력한다.
이제, 상기 제 1 비교 선택기(93-1)는 상기 1번 후보 메트릭(ADDi,1)과 2번 후보 메트릭(ADDi,2)을 비교하여 둘중에서 작은 메트릭을 선택하여 제 3 비교 선택기(93-3)로 출력한다. 그리고, 상기 제 2 비교 선택기(93-2)는 상기 3번 후보 메트릭(ADDi,3)과 4번 후보 메트릭(ADDi,4)을 비교하여 둘중에서 작은 메트릭을 선택하여 제 3 비교 선택기(93-3)로 출력한다. 이제, 상기 제 3 비교 선택기(63-3)에서는 상기 제 1 비교 선택기(93-1)와 상기 제 2 비교 선택기(93-2)로부터 출력된 2개의 후보 메트릭을 비교하여 가장 작은 메트릭을 선택하여 최적 경로 메트릭(pm-out)으로 결정하여 출력한다. 또한, 각 후보 메트릭에 따라 정해진 입력 비트 X1,X0을 출력한다.
이를 위해, 상기 모드 선택 제어 신호가 이용되며 16스테이트 모드 일경우 상기 표 5를 적용하여 각 스테이트에서 몇번째 후보 메트릭이 최적 경로 메트릭으로 선택되었는지에 따라 해당하는 입력 비트가 추출된다. 8스테이트 모드 일경우 역시 상기 표 6을 적용하여 각 스테이트에서의 최적 경로에 대한 입력 비트가 출력되는 것이다.
이렇게 각 프로세싱 엘리먼트로부터 출력된 최적 경로 메트릭은 오버플로 제어부와 출력부를 통해 재조정되어 외부의 경로 메트릭 네트워크(PMN)로 제공된다. 이때, 오버플로 문제를 해결하기 위해 모든 스테이트의 각 최적 경로 메트릭의 최상위 비트가 '1' 이 될 때, 이를 리플레쉬(refresh)하여 최상위 비트만 '0'으로 만들어 주므로써 설계시 메모리를 최소로 사용할 수 있다. 또한, 참고적으로 최적 경로 메트릭은 정수부분이 7비트, 소수 부분이 3비트 정도로 총 10비트 정도가 필요한데, 정수 부분이 7비트 필요한 것은 시뮬레이션 결과 어느 순간의 가장 큰 경로 메트릭과 가장 작은 경로 메트릭의 차이가 16 스테이트 모드에서는 36, 8스테이트 모드에서는 23인 것을 나타났다. 따라서, 최상위 비트 가 모두 '1'이 되는 순간에, 이 차이를 극복할 수 있도록 정한 것이다.
본 발명은 비터비 알고리즘을 적용하여 디코딩하는 각종 트렐리스 디코더 및 비터비 디코더에서 각 스테이트에 적합하게 변형되어 실시될 수 있으며, 고화질 텔레비젼(ATV:Advanced television)용 디코더에 적용될 수도 있다. 본 명세서에서는 본 발명을 특정한 실시예들과 관련하여서만 설명하였으나, 당업자들은 다음의 청구항들에서 정의된 발명의 의도와 범위를 벗어나지 않는 한도내에서 다양하게 수정할 수 있을 것이다.
이상에서 살펴본 바와 같이, 본 발명의 가산 비교 선택 장치는 16스테이트 모드의 복잡도를 갖으면서 모드 선택 제어 신호(MODE_SEL)를 이용하여 8스테이트 모드와 16 스테이트 모드를 동시에 지원하여 면적 효율을 얻는 효과가 있다. 또한, 최적 경로 메트릭에서 발생가능한 오버플로를 제어하도록 하여 최소한의 메모리로 구현할 수 있는 효과가 있다.

Claims (8)

  1. 모드 선택 제어 신호(MODE_SEL)에 따라 각 스테이트에 해당하는 4개의 브랜치 메트릭(BMi)과 4개의 이전 경로 메트릭(PMi)을 제공받아 최우복호 알고리즘에 따라 결정된 하나의 최적 경로 메트릭(pm_out)을 출력함과 동시에, 입력 비트(X1,X0)를 외부의 생존자 메모리부로 출력하는 최적 경로 계산 수단(70)과;
    모드 선택 제어 신호(MODE_SEL)에 따라 해당되는 모드의 상기 최적 경로 메트릭(pm_out)에서의 오버플로(overflow)가 발생되었는지를 조사하여 오버플로 인디케이터 신호(overflow indicator)를 출력하는 오버플로 제어 수단(71) 및;
    상기 오버플로 인디케이터 신호(overflow indicator)에 따라 상기 최적 경로 메트릭(pm_out)을 재조정하여 최종 결정된 생존자 메트릭(SMi)을 외부의 경로 메트릭 네트워크(PMN)로 출력하는 출력 수단(72)을 포함하여 구성되는 것을 특징으로 하는 트렐리스 디코더의 가산 비교 선택 장치.
  2. 제 1 항에 있어서, 상기 모드 선택 제어 신호(MODE_SEL)는 트렐리스 디코더로 수신되어 입력된 신호가 가우시안 채널을 통과한 8스테이트 모드인지 부분응답 채널을 통과한 16스테이트 모드인지를 구분해주는 제어 신호인것을 특징으로 하는 트렐리스 디코더의 가산 비교 선택 장치.
  3. 제 1 항에 있어서, 상기 최적 경로 계산 수단(70)은 다수개의 프로세싱 엘리먼트(PE#0∼PE#15)가 병렬로 연결되어 있는 것을 특징으로 하는 트렐리스 디코더의 가산 비교 선택 장치.
  4. 제 1 항에 있어서, 상기 오버플로 제어 수단(71)은 상기 각 최적 경로 메트릭의 최상위 비트(MSB)를 입력 받아 논리곱 연산하여 오버플로 인디케이터 신호(overflower indicator)를 출력하는 것을 특징으로 하는 트렐리스 디코더의 가산 비교 선택 장치.
  5. 제 4 항에 있어서, 상기 오버플로 인디케이터 신호(overflower indicator)는 각 최적 경로 메트릭(pm_outj)의 최상위 비트(MSB)가 모두 '1'이 될 때 오버플로가 발생되었음을 알려주는 신호인 것을 특징으로 하는 트렐리스 디코더의 가산 비교 선택 장치.
  6. 제 1 항에 있어서, 상기 출력 수단(72)은 디수개의 플렉서(MUX 0∼MUX 15)가 병렬로 연결되어 있는 것을 특징으로 하는 트렐리스 디코더의 가산 비교 선택 장치.
  7. 제 3 항에 있어서, 상기 각 프로세싱 엘리먼트는 상기 모드 선택 제어 신호(MODE_SEL)에 따라 8스테이트 모드 혹은 16스테이트 모드에 해당하는 브랜치 메트릭(BMu)과 이전 스테이트까지의 경로 메트릭(PMv)을 택일적으로 출력하는 다수개의 멀티플렉서(91-1∼91-8)와;
    상기 다수개의 멀티플렉서(91-1∼91-8)로부터 출력된 브랜치 메트릭(BMu)과 이전 경로 메트릭(PMv)을 각각 가산하여 4개의 후보 경로 메트릭(ADDi,j)을 출력하는 다수개의 가산기(92-1∼92-4) 및;
    상기 가산기들(92-1∼92-4)로부터 출력된 4개의 후보 경로 메트릭을 비교하여 가장 작은 경로 메트릭을 선택하여 최적 경로 메트릭(pm-out)을 출력함과 동시에, 선택된 최적 경로 메트릭에 해당하는 입력 비트(X1,X0)를 추출하여 생존자 메모리부(SMU)로 출력하는 다수개의 비교 선택기(93-1∼93-3)를 포함하여 구성되는 것을 특징으로 하는 트렐리스 디코더의 가산 비교 선택 장치.
  8. 제 6 항에 있어서, 상기 각 멀티플렉서(MUX 0∼MUX 15)는 각 최적 경로 메트릭의 최상위 비트(MSB)를 입력받아 상기 오버플로 인디케이터 신호(overflow indicator)에 따라 오버플로가 발생되면 '0'을 선택하여 출력하고, 그렇지 않으면 상기 최적 경로 메트릭(pm_outj)의 최상위 비트(MSB)를 그대로 출력하는 것을 특징으로 하는 트렐리스 디코더의 가산 비교 선택 장치.
KR1019970011860A 1997-03-31 1997-03-31 트렐리스 디코더의 가산 비교 선택 장치 KR19980075618A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970011860A KR19980075618A (ko) 1997-03-31 1997-03-31 트렐리스 디코더의 가산 비교 선택 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970011860A KR19980075618A (ko) 1997-03-31 1997-03-31 트렐리스 디코더의 가산 비교 선택 장치

Publications (1)

Publication Number Publication Date
KR19980075618A true KR19980075618A (ko) 1998-11-16

Family

ID=65951121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970011860A KR19980075618A (ko) 1997-03-31 1997-03-31 트렐리스 디코더의 가산 비교 선택 장치

Country Status (1)

Country Link
KR (1) KR19980075618A (ko)

Similar Documents

Publication Publication Date Title
US6445755B1 (en) Two-step soft output viterbi algorithm decoder using modified trace back
CA2352206C (en) Component decoder and method thereof in mobile communication system
US6088404A (en) Method and apparatus for decoding trellis code data
US7636879B2 (en) Error correction decoder
GB2311447A (en) Viterbi decoder
US20070113161A1 (en) Cascaded radix architecture for high-speed viterbi decoder
US8009773B1 (en) Low complexity implementation of a Viterbi decoder with near optimal performance
KR100988224B1 (ko) 트렐리스 디코딩된 데이터 제공 장치 및 방법과, 트렐리스 디코더
KR100212854B1 (ko) 트렐리스 디코더에서의 디인터리빙 및 출력 처리 장치
KR100737648B1 (ko) 비터비 복호장치 및 비터비 복호방법
US6134697A (en) Traceback processor for use in a trellis-coded modulation decoder
US6075822A (en) Traceback device of a trellis decoder
US20060256897A1 (en) Viterbi Pretraceback for Partial Cascade Processing
KR19980075618A (ko) 트렐리스 디코더의 가산 비교 선택 장치
KR100237489B1 (ko) 트렐리스 디코더의 브랜치 메트릭 계산 장치
KR100237491B1 (ko) 트렐리스 디코더의 가산 비교 선택 장치
KR100210405B1 (ko) 트렐리스 코드 데이터의 생존 경로 역추적 방법 및 장치
KR19980072600A (ko) 트렐리스 디코더에서의 브랜치 메트릭 및 경로메트릭 계산 방법
CN108923887B (zh) 一种多进制部分响应cpm信号的软判决译码器结构
KR19980072601A (ko) 브랜치 메트릭 계산 장치
KR19990035419A (ko) 트렐리스 디코더의 가산 비교 선택 장치
KR19990035420A (ko) 트렐리스 디코더의 브랜치 메트릭 계산 장치
KR100258234B1 (ko) 트렐리스 코드 데이터의 생존 경로 저장 장치
KR19980075613A (ko) 트렐리스 디코더의 경로 메트릭 네트워크 장치
GB2330994A (en) Traceback processor for use in trellis decoder

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee