CN103546170A - 一种低功耗状态反馈式维特比译码器及译码方法 - Google Patents
一种低功耗状态反馈式维特比译码器及译码方法 Download PDFInfo
- Publication number
- CN103546170A CN103546170A CN201310539603.4A CN201310539603A CN103546170A CN 103546170 A CN103546170 A CN 103546170A CN 201310539603 A CN201310539603 A CN 201310539603A CN 103546170 A CN103546170 A CN 103546170A
- Authority
- CN
- China
- Prior art keywords
- state
- distance
- accumulative total
- path distance
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Error Detection And Correction (AREA)
Abstract
本发明公开了一种低功耗状态反馈式维特比译码器,包括:支路度量距离计算模块,用于将接收到编码数据与参考数据进行差模求和法运算,计算各状态、各时刻的支路度量距离;加比选计算模块,用于根据支路度量距离结合传统加比选操作确定相邻时刻状态间的单一指向关系,并输出各状态更新后的累计路径距离;状态反馈追踪模块,用于对各状态更新后的所述累计路径距离进行反馈追踪以更新输出状态,并输出译码结果。与现有技术相比,本发明的维特比译码器工作时延小、动态功耗低、无线局域网中性能优、译码性能好。本发明同时公开了一种译码方法。
Description
技术领域
本发明涉及通信信道编码解码技术领域,更具体地涉及一种低功耗状态反馈式维特比译码器及译码方法。
背景技术
维特比译码作为卷积码的译码方法,相比起序列译码和门限译码法之下,它具有最佳性能,其译码原理采用最大似然估计方法,对输入信息进行判定,以似然函数最大化为标准输出信息。其似然性也以看作为对给定的接收序列求其对数似然函数,得到其累加值为最大的路径:即通过每一时刻找出最小路径所在状态,从而得到最小误差(最大可能)路径,通过路径追溯得到译码结果。维特比译码的过程常常采用网格图进行描述。对于约束长度为K的卷积码,其译码网格图共包含2K-1种状态,每个节点(即每个状态)有2条支路引入也有N(0≤N≤2)条支路引出。在维特比译码算法中,首先对汇聚在每个节点上的两条路径的对数似然函数累加值进行比较,并求出每级对数似然函数累加值,然后两两比较并作出选择,在译码最后只有唯一一条幸存路径保留下来,即为译码所得路径。也就是说,在已知接收到的序列情况下,这条译码路径和发送序列最相似。
传统的基于维特比译码法的维特比译码器其译码原理采用最大似然估计方法,通过每一时刻找出最小路径所在状态,从而得到最小误差(最大可能)路径,通过路径追溯得到译码结果。基于上述译码算法的基础上,传统维特比译码器在硬件实现时主要包括三个部分:支路度量单元(BMU),加比选单元(ACSU)以及幸存路径存储单元(SMU)。支路度量单元用于计算每一时刻所有可能的支路度量距离;加比选单元用于各译码状态间进行相加、比较、选择操作,输出相邻时刻译码状态转移变化关系。幸存路径存储单元则根据各状态的幸存路径输出译码结果,实现有两种方法:寄存器交换法(RE)和追踪回溯法(TB)。传统的寄存器交换法需要在译码过程中不断进行寄存器交换存取操作,对于约束长度较大、状态数较多的情况,硬件实现时所需的寄存器数量庞大,当进行存储交换时,逻辑门开关动态功耗较大。而追踪回溯法,无需进行复杂的寄存器交换,每一个译码时刻只需变动少量RAM,实现功耗较小,但是TB方法的译码延时约为RE方法的4倍,对于实时性要求高的无线通信系统如无线局域网性能受到限制。
而随着现代无线通信系统趋向复杂化发展,无线基带通信系统中各模块的实际性能、延时、功耗等参数成为基带设计的重要考虑因素。维特比译码器作为一种信道解码器,被广泛应用于无线局域网并且成为基带系统的重要组成部分,其功耗与性能占据基带设计中非常关键的一环。因此,鉴于上述维特比译码器的缺点及无线基带通信系统设计时的考虑因素,设计工作时延小、动态功耗低、无线局域网中性能优、译码性能好的维特比译码器尤为重要。
发明内容
本发明的目的是提供一种低功耗状态反馈式维特比译码器,该维特比译码器工作时延小、动态功耗低、无线局域网中性能优、译码性能好。
本发明的另一目的是提供一种译码方法,该方法可使得实现译码的硬件(即译码器)工作时延小、动态功耗低、无线局域网中性能优、译码性能好。
为实现上述目的,本发明提供了一种低功耗状态反馈式维特比译码器,包括:
支路度量距离计算模块,用于接收编码数据与参考数据进行差模求和法计算各状态、各时刻的支路度量距离;
加比选计算模块,用于根据所述支路度量距离及传统加比选操作确定确定相邻时刻状态间的单一指向关系,并输出各状态更新后的累计路径距离;以及
状态反馈追踪模块,用于对各状态更新后的所述累计路径距离进行反馈追踪以更新输出状态,并输出译码结果。
与现有技术相比,本发明的维特比译码器具有以下优点:
(1)采用软判决处理的方法,支路度量距离计算模块采用差模求和法(即改良的、精简的欧氏距离计算方法),取代理论上的欧氏距离计算,实现了更好的最大似然估计,避免了采用乘法,状态机等操作,实际只需采用取反和加法操作,并且在一个时钟即可完成距离计算,复杂度相对不高;
(2)利用译码路径从初始状态0开始的特点,每一时刻通过不断更新、唯一的状态译码指针,确定了任一状态下一时刻的唯一指向,从而在每一时刻均可确定译码路径;
(3)对于(2,1,7)卷积译码延时只为两个时钟周期,比传统的寄存器交换方法延时时钟周期至少减少了30%,延时小、实时性好;
(4)该维特比译码器比传统的追踪回溯法译码器动态功耗减少60%,并且在信噪比SNR较高(SNR≥7dB加性高斯白噪声信道)实现较好的译码性能,在无线局域网中的性能也较优。
相应地,本发明还提供了一种译码方法,包括:
接收编码数据及参考数据并采用差模求和法,计算各状态、各时刻的支路度量距离;
根据所述支路度量距离及传统加比选操作确定确定相邻时刻状态间的单一指向关系,并输出各状态更新后的累计路径距离;
对各状态更新后的所述累计路径距离进行反馈追踪以更新输出状态,并输出译码结果。
与现有技术相比,该译码方法采用差模求和法(即改良的、精简的欧氏距离计算方法),取代理论上的欧氏距离计算,实现了更好的最大似然估计,避免了采用乘法,状态机等操作,实际只需采用取反和加法操作,并且在一个时钟即可完成距离计算,复杂度相对不高;另外,该译码方法可使得实现译码的硬件(即译码器)工作时延小、动态功耗低、无线局域网中性能优、译码性能好。
通过以下的描述并结合附图,本发明将变得更加清晰,这些附图用于解释本发明的实施例。
附图说明
图1所示为(2,1,3)卷积码状态反馈式维特比译码网格图。
图2所示为无线局域网数字基带收发机。
图3所示为低功耗状态反馈式维特比译码器内部结构图。
图4为图3的具体结构框图。
图5为图3所示支路度量距离计算模块的原理图。
图6为译码状态转移图。
图7为MACS电路实现框图。
图8为本发明译码方法的流程图。
图9为图8所述步骤S103的子流程图。
具体实施方式
现在参考附图描述本发明的实施例,附图中类似的元件标号代表类似的元件。
首先对低功耗状态反馈式软判决维特比译码原理进行介绍,如下:
若以约束长度k=3,编码率r=1/2,生成多项式g0=1118,g1=1018,并且L=10的卷积编码器对数据(0101 1100 1010 00)进行编码得到(00,11,10,00,01,10,01,11,11,10,11,10,11,00),并经过噪声干扰,对该组噪声数据进行软判决处理,其译码过程如图1所示,图中实线表示相邻状态间未进行单一指向时的译码情况,虚线表示相邻译码状态间进行单一指向改良后的情况;实线加粗表示最终的译码路径。其中的二进制00,01,10,11分别为状态译码过程中的四种状态。根据状态转移关系,状态0或状态2可能指向下一时刻的状态0或状态1。当t=1时,状态0与状态1幸存路径均源于t=0时的状态0,为了使相邻时刻状态转移不出现分叉情况,此时需要对状态0和状态1更新后的累计路径距离进行较小值比较,较小的一方状态指向不变,结果从t=0到t=1,状态0指向状态0,而原本状态0指向状态1的情况,改变成状态2指向状态1(即图中虚线表示),从而实现相邻两时刻之间状态转移的单一指向性,为了演示方便,图中只给出t≤4时改进后各状态幸存路径情况。另外,从图中看出译码路径每时刻经过的译码状态的最低位(最低位以下划线标示)与此刻译码比特相同,因此可以采用状态指针的方法,将其初始化为状态0,每一时刻译出的码比特反馈更新状态指针,进行实时译码追踪。此外,由于L=10,在t=10时,状态重新复位到状态0,使译码器重新从状态0出发以实现连续译码。
再请参考图3及图4,本发明的低功耗状态反馈式维特比译码器包括:
支路度量距离计算模块,用于接收编码数据及参考数据并采用差模求和法,计算各状态、各时刻的支路度量距离;
加比选计算模块,用于根据支路度量距离及传统加比选操作确定确定相邻时刻状态间的单一指向关系,并输出各状态更新后的累计路径距离;以及
状态反馈追踪模块,用于对各状态更新后的累计路径距离进行反馈追踪以更新输出状态,并输出译码结果。
需要注意的是,在图3中,维特比译码器包括支路度量单元(BMU),改进型加比选单元(MACSU),状态反馈追踪(SFTU),各模块均采用单时钟源,并且采用异步复位法,输入数据为4比特软比特数据,经过SFTU模块后,每个时钟输出1比特数据。数据先经过BMU模块输出支路度量距离,再经过MACSU模块输出64为并行状态信息到SFTU,根据状态信息以及状态指针,输出译码数据。
下面对本发明译码器各模块的原理及其实现结构进行详细阐述。
一)支路度量距离计算模块(BMU)
如图4所示,支路度量距离计算模块包括:
接收单元11,用于接收编码数据;
第一计算单元12,用于根据所接收的编码数据结合既定的参考数据采用差模求和法及量化输入法计算各状态、各时刻的支路度量距离。
理论上,在进行软判决处理时,支路距离采用欧氏距离计算方法,根据文献[1,hui ling luo.Implementing the Viterbi algorithm.Signal Processing Magazine,1995,12(5):42-52.],欧氏距离表示为
其中x1,x2表示输入的软比特数据;y1,y2表示参考的软比特数据。其中,根据文献[2,Tosato,F.Bisaglia,P.Simplified soft-output demapper for binaryinterleaved COFDM with application to HIPERLAN/2.ICC2002Internationalconference,2002,(2):664-668.]软比特生成采用最大后验概率的方法。
其中为从接收端估计的卷积编码比特序列;b为卷积编码比特序列;r为实际接收到的信号。请参考图2,其中发送端原始发送数据先后经过扰码,卷积编码,交织,映射以及OFDM调制;接收端分别对应为OFDM解调,解映射,解交织,维特比译码以及解扰。其中由于卷积码编码比特不仅与当前编码时刻有关,并且与前k-1个时刻有关,其中k为约束长度。因此在维特比译码与软比特解扰模块配合下能够实现更好的译码性能。在如图2所示的常用无线局域网基带中,r为解映射器接收到的数据,对于QAM信号而言,若软比特形式采用对数似然比(Log Likelihood Ratio)给出,则其表达式为:
其中bI,k,bQ,k表示对于接收信号ri而言,第k个正交(in-phase,quadrature-phase)有关的估计卷积编码比特,对于16QAM而言,k=1,2,对于64QAM而言,k=1,2,3,SI,k (0),SQ,k (0)表示在星座图中对应(I,k)和(Q,k)位置本应输出符号“0”的复数点。若采用贝塞尔法则,若传输信息在星座图中每个星座点均匀分布,则上式可以简化为:
但是对于[公式1]所描述的传统欧氏距离计算方法,则需要进行开根号与平方操作,因此硬件实现消耗资源高。本发明给出一种改良的距离计算方法,采用差模求和法取代原有的欧氏距离法,确切精度虽然没有传统的欧氏距离计算法高,但是对于汉明距离计算法,精确度能上升到小数点后几位。但是,若采用小数方式表示差模求和值,那么计算的数据量将成指数增长。为了能将差模求和法用于硬件实现,本发明将软比特数据进行3比特量化(如图5所示,模块每个数据以并行3位输入,(2,1,3)码总共有4条支路度量距离,每条距离数据以4位并行传输),对每一个软比特而言将从[-1,1]区间分成8个区间进行数据量化,最终将小数量化成从0到7的整数,计算精度上升。经过上述差模求和以及量化输入后,各支路距离的可以表达式为:
其中,BM00,BM01,BM10,BM11表示各状态转移时所有可能出现的支路距离情况。由[公式7]看出,各支路距离计算经差模求和与量化后,输出与输入数据间只需通过简单的取反和加法操作,避免了乘法,除法以及开根号操作,因此硬件消耗资源比较低。
二)加比选模块(MACSU)
需要注意的是,加比选模块为改进型加比选单元(MACSU),其包括即32个改进型蝶状加比选基本单元MACS。其中每个MACS包含传统的加比选操作。在译码过程中,MACS输入与输出状态转移关系如图5所示。其中表示时刻第i个状态,则由图可知在时刻状态i和状态j均有可能跳转到t时刻状态p和状态q。
具体地,如图4所示,每个加比选模块基本单元具体包括:
第二计算单元21,用于计算t-1时刻输入状态i的累计路径距离PMt-1(i)及t-1时刻输入状态j的累计路径距离PMt-1(j);
第三计算单元22,用于根据第一计算单元21所计算的支路度量距离匹配到输入状态i转移到输出状态p以及输入状态j转移到输出状态q时分别对应的支路度量距离BM(i,p)以及BM(j,q),在此基础上结合第二计算单元21中的累计路径距离PMt-1(i),PMt-1(j)得到所有可能状态转移情况的可能累计路径距离PMt (i,p)、PMt (j,p)、PMt (i,q)、PMt (j,q);其中,传统加比选操作包括对各状态进行相加、比较以及选择;
比较单元23,用于对可能累计路径距离进行比较,即PMt (i,p)与PMt (j,p)比较、PMt (i,q)与PMt (j,q)比较,得出输出状态p和状态q的可能累计路径距离的较小值,以作为更新累计路径距离PMt (p)和PMt (q)较小值,并确定输入状态i和j下一时刻的唯一指向;以及
输出单元24,用于输出各状态更新后的累计路径距离。
在硬件实现时,每个MACS单元的原理如图6所示,图6为状态转移的抽象表示形式,实线指向为前一状态指向下一状态的所有指向关系。再请参考图7,图中由于空间的约束将整个MACS模块截成两步分表示:上方的模块为传统加比选电路精简后的电路;下方的模块为使相邻状态呈单一指向的电路。该模块电路基本上采用组合逻辑电路完成,其中包含加法,减法器,多路选择器以及非门等简单电路,实现复杂度不高。其中,表示时刻状态i的累计路径距离,PMt (p)表示t时刻状态p更新的累计路径距离,PMt (q)表示t时刻状态q更新的累计路径距离,BM(i,p)表示由状态i转移到状态p时对应的支路度量距离,BM(j,q)表示由状态j转移到状态q时对应的支路度量距离,因此根据传统加比选操作,状态p和状态q更新的累计路径距离可以表示为
PMt (p)=min{PMt-1 (i)+BM(i,p),PMt-1 (j)+BM(j,p)} [公式8]
PMt (q)=min{PMt-1 (i)+BM(i,q),PMt-1 (j)+BM(j,q)}, [公式9]
并且状态p和状态q的最小路径输出判决位表示为
D(p)=sign{PMt-1 (j)+BM(j,p),PMt-1 (i)+BM(i,p)} [公式10]
D(q)=sign{PMt-1 (j)+BM(j,q),PMt-1 (i)+BM(i,q)}, [公式11]
其中sign{x}表示取x符号位,即最高有效位。由[公式8],[公式9],[公式10],[公式11]所组成的电路为图6上方的电路。但是对[公式10]和[公式11]中传统判决位表示时会出现状态分叉情况,即状态p和状态q均源于状态i或状态j,此时D(p)和D(q)输出值相等。但是对于本发明提出的译码器,上述的分叉情况是不允许的。因此在原来加比选操作的基础上,若出现上述分叉情况,(假设状态p和状态q均源于状态i),为了使状态i单向指向其中一种状态,需要再对状态p和状态q的更新累计路径距离PMt (p)和PMt (q)进行较小值比较,若PMt (p)<PMt (q),则状态i指向状态p不变,而状态i指向状态q的情况变成状态j指向状态q。但状态p和状态q对应的更新累计路径距离不予改变,从而不影响基本加比选操作。此时,输入状态i和状态j以及输出状态p和状态q在相邻时刻呈现一对一指向关系,那么从初始化状态0开始在译码路径上经过的状态在每一时刻都能确定。利用下一个模块的状态指针即可在每一时刻得出译码结果。在硬件实现时为了简化上述操作的复杂度,根据支路距离间关系,BM(i,p)=BM(j,q),BM(i,q)=BM(j,p),并且令ΔPM=PMt-1 (j)_PMt-1 (i),ΔBM=BM(j,q)_BM(i,q),则[公式10]和[公式11]简化为
D(p)=sign{ΔPM-ΔBM} [公式12]
D(q)=sign{ΔPM+ΔBM} [公式13]
并且在[公式12]和[公式13]的基础上需要加上判决算法,即:
如果D(p)⊕D(q)≡1,
D(p)和D(q)均不变
否则
D(p)=0,D(q)=1(若ΔBM<0)
D(p)=1,D(q)=0(若ΔBM≥0)
即:D(p)=~sign{ΔBM};D(q)=sign{ΔBM}。
由[公式12]和[公式13]以及上述判决算法看出,只需对ΔPM和ΔBM进行简单的加减法以及取符号位,即可实现状态间一一指向关系,硬件实现复杂度低,并且延时少。实现时,每一时刻MACS输出的各状态更新的累计路径距离反馈给下一时刻MACS的输入端进行叠加计算,并且将各状态记录当前判决比特输出至下一模块中。
三)状态反馈追踪模块(SFTU)
SFTU模块通过状态指针储存的译码状态结合从MACSU输出的64位判决比特从而进行状态64选1的操作,最终在每一时刻输出译码结果,并且将译码比特反馈更新状态指针,用于下一时刻译码路径状态的选取。另外,每进行第1节中提及的L次译码,状态指针复位至状态0(008)。需要注意的是,该模块所采用的追踪方法在实现上若遇到输入序列某区域存在较多错码时,很有可能选错译码路径而导致大面积译码错误。为了克服上述缺点,卷积编码器必须做出简单调整,当编码L(L≥4)次后,重新复位输入,使译码重新从状态0开始,从而有效阻隔输入错码引起的译码错误的扩散。在信噪比较高的情况,该译码器能够在功耗、延时以及性能上得到保证。
相应地,请参考图8,本发明还提供了一种译码方法,包括:
S101,接收编码数据及参考数据;
S102,用差模求和法计算各状态、各时刻的支路度量距离;
S103,根据支路度量距离及传统加比选操作确定相邻时刻状态间的单一指向关系,并输出各状态更新后的累计路径距离;
S104,判断编码次数L是否大于等于4,若大于,则执行S105,反之,则重复执行S104;
S105,重新复位输入,以使译码重新从状态0开始;
S106,对各状态更新后的累计路径距离进行反馈追踪以更新输出状态,并输出译码结果。
具体地,请参考图9,步骤S103具体包括:
S1031,计算t-1时刻输入状态i的累计路径距离PMt-1(i)及t-1时刻输入状态j的累计路径距离PMt-1(j);
S1032,根据由输入状态i转移到输出状态p时对应的支路度量距离BM(i,p)、由输入状态j转移到输出状态q时对应的支路度量距离BM(j,q)以及传统加比选操作计算四种可能累计路径距离PMt (i,p)、PMt (j,p)、PMt (i,q)、PMt (j,q);
S1033,对四种可能累计路径距离PMt (i,p)、PMt (j,p)、PMt (i,q)、PMt (j,q)进行较小值比较以得出输出状态p和状态q的更新累计路径距离PMt (p)和PMt (q),并确定输入状态i和j下一时刻的唯一指向;以及
S1034,输出各状态更新后的累计路径距离。
从以上描述可以看出,本发明的维特比译码器及译码方法具有以下优点:
(1)采用软判决处理的方法,支路度量距离计算模块采用差模求和法(即改良的、精简的欧氏距离计算方法),取代理论上的欧氏距离计算,实现了更好的最大似然估计,避免了采用乘法,状态机等操作,实际只需采用取反和加法操作,并且在一个时钟即可完成距离计算,复杂度相对不高;
(2)利用译码路径从初始状态0开始的特点,每一时刻通过不断更新、唯一的状态译码指针,确定了任一状态下一时刻的唯一指向,从而在每一时刻均可确定译码路径;
(3)对于(2,1,7)卷积译码延时只为两个时钟周期,比传统的寄存器交换方法延时时钟周期至少减少了30%,延时小、实时性好;
(4)该维特比译码器比传统的追踪回溯法译码器动态功耗减少60%,并且在信噪比SNR较高(SNR≥7dB加性高斯白噪声信道)实现较好的译码性能,在无线局域网中的性能也较优。
以上结合最佳实施例对本发明进行了描述,但本发明并不局限于以上揭示的实施例,而应当涵盖各种根据本发明的本质进行的修改、等效组合。
Claims (8)
1.一种低功耗状态反馈式维特比译码器,其特征在于,包括:
支路度量距离计算模块,用于将接收到的编码数据与参考数据进行差模求和运算,计算各状态、各时刻的支路度量距离;
加比选计算模块,用于根据支路度量距离结合传统加比选操作确定相邻时刻状态间的单一指向关系,并输出各状态更新后的累计路径距离;以及
状态反馈追踪模块,用于对各状态更新后的所述累计路径距离进行反馈追踪以更新输出状态,并输出译码结果。
2.如权利要求1所述的低功耗状态反馈式维特比译码器,其特征在于,所述支路度量距离计算模块具体包括:
接收单元,用于接收所述编码数据;
第一计算单元,用于根据所接收的所述编码数据结合既定的参考数据采用差模求和法及量化输入法计算各状态、各时刻的支路度量距离。
3.如权利要求2所述的低功耗状态反馈式维特比译码器,其特征在于,所述加比选模块具体包括:
第二计算单元,用于计算t-1时刻输入状态i的累计路径距离PMt-1(i)及t-1时刻输入状态j的累计路径距离PMt-1(j);
第三计算单元,用于根据所述第一计算单元所计算的支路度量距离匹配到输入状态i转移到输出状态p以及输入状态j转移到输出状态q时分别对应的支路度量距离BM(i,p)以及BM(j,q),并根据所述第二计算单元中的累计路径距离PMt-1(i),PMt-1(j)得到所有可能状态转移情况的可能累计路径距离PMt (i,p)、PMt (j,p)、PMt (i,q)、PMt (j,q);
比较单元,用于比较所述可能累计路径距离PMt (i,p)与PMt (j,p)和所述可能累计路径距离PMt (i,q)与PMt (j,q),得出输出状态p和状态q的所述可能累计路径距离的较小值以作为更新累计路径距离PMt (p)和PMt (q),并确定所述输入状态i和j下一时刻的唯一指向;以及
输出单元,用于输出各状态更新后的累计路径距离。
4.如权利要求1至3任一项所述的低功耗状态反馈式维特比译码器,其特征在于,所述传统加比选操作包括对各状态进行相加、比较以及选择。
5.一种译码方法,其特征在于,包括:
接收编码数据与参考数据进行差模求和法,计算各状态、各时刻的支路度量距离;
根据所述支路度量距离及传统加比选操作确定相邻时刻状态间的单一指向关系,并输出各状态更新后的累计路径距离;
对各状态更新后的所述累计路径距离进行反馈追踪以更新输出状态,并输出译码结果。
6.如权利要求5所述的译码方法,其特征在于,所述“根据所述支路度量距离及传统加比选操作确定相邻时刻状态间的单一指向关系,并输出各状态更新后的累计路径距离”具体包括:
计算t-1时刻输入状态i的累计路径距离PMt-1(i)及t-1时刻输入状态j的累计路径距离PMt-1(j);
根据由所述输入状态i转移到输出状态p时对应的支路度量距离BM(i,p)、由所述输入状态j转移到输出状态q时对应的支路度量距离BM(j,q)以及所述传统加比选操作计算四种可能累计路径距离PMt (i,p)、PMt (j,p)、PMt (i,q)、PMt (j,q);
对所述四种可能累计路径距离PMt (i,p)、PMt (j,p)、PMt (i,q)、PMt (j,q)进行较小值比较以得出输出状态p和状态q的更新累计路径距离PMt (p)和PMt (q)较小值,并确定所述输入状态i和j下一时刻的唯一指向;以及
输出各状态更新后的累计路径距离。
7.如权利要求5所述的译码方法,其特征在于,所述“对各状态更新后的所述累计路径距离进行反馈追踪以更新输出状态”之前还包括:
判断编码次数L是否大于等于4;
根据判断结果重新复位输入,以使译码重新从状态0开始。
8.如权利要求5至7任一项所述的译码方法,其特征在于,所述传统加比选操作包括对各状态进行相加、比较以及选择。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310539603.4A CN103546170A (zh) | 2013-11-04 | 2013-11-04 | 一种低功耗状态反馈式维特比译码器及译码方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310539603.4A CN103546170A (zh) | 2013-11-04 | 2013-11-04 | 一种低功耗状态反馈式维特比译码器及译码方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103546170A true CN103546170A (zh) | 2014-01-29 |
Family
ID=49969286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310539603.4A Pending CN103546170A (zh) | 2013-11-04 | 2013-11-04 | 一种低功耗状态反馈式维特比译码器及译码方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103546170A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104468043A (zh) * | 2014-12-04 | 2015-03-25 | 福建京奥通信技术有限公司 | 一种应用于lte的pbch卷积码快速译码装置及方法 |
US11108415B2 (en) * | 2019-02-26 | 2021-08-31 | Ali Corporation | Method of Viterbi algorithm and receiving device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1288293A (zh) * | 1999-09-14 | 2001-03-21 | 三星电子株式会社 | 使用改进追溯的两步软输出维特比算法解码器 |
CN102064839A (zh) * | 2009-11-11 | 2011-05-18 | 中国科学院微电子研究所 | 一种高速低功耗多码率的Viterbi译码器 |
US8255780B2 (en) * | 2009-02-18 | 2012-08-28 | Saankhya Labs Pvt Ltd. | Scalable VLIW processor for high-speed viterbi and trellis coded modulation decoding |
-
2013
- 2013-11-04 CN CN201310539603.4A patent/CN103546170A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1288293A (zh) * | 1999-09-14 | 2001-03-21 | 三星电子株式会社 | 使用改进追溯的两步软输出维特比算法解码器 |
US8255780B2 (en) * | 2009-02-18 | 2012-08-28 | Saankhya Labs Pvt Ltd. | Scalable VLIW processor for high-speed viterbi and trellis coded modulation decoding |
CN102064839A (zh) * | 2009-11-11 | 2011-05-18 | 中国科学院微电子研究所 | 一种高速低功耗多码率的Viterbi译码器 |
Non-Patent Citations (1)
Title |
---|
温伟杰等: "基于FPGA的指针反馈式低功耗Viterbi译码器设计", 《电子技术应用》, vol. 39, no. 7, 6 July 2013 (2013-07-06) * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104468043A (zh) * | 2014-12-04 | 2015-03-25 | 福建京奥通信技术有限公司 | 一种应用于lte的pbch卷积码快速译码装置及方法 |
US11108415B2 (en) * | 2019-02-26 | 2021-08-31 | Ali Corporation | Method of Viterbi algorithm and receiving device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Martinez et al. | Bit-interleaved coded modulation revisited: A mismatched decoding perspective | |
CN101047472B (zh) | 使用搜索深度维特比算法对咬尾卷积码的解码方法 | |
CN100355201C (zh) | 缩减的软输出信息分组的选择 | |
US20020131515A1 (en) | Soft-decision metric generation for higher order modulation | |
EP2380321B1 (en) | Feedforward receiver and method for reducing inter-symbol interference by using coupling between bits or symbols | |
US7657825B2 (en) | Programmable trellis decoder and associated methods | |
Williamson et al. | Reliability-output decoding of tail-biting convolutional codes | |
US20180262379A1 (en) | Transceiving system using a joined linear orthogonal modulation | |
US7676736B2 (en) | Programmable continuous phase modulation (CPM) decoder and associated methods | |
CN110430153A (zh) | 卫星通信的频偏修正方法和装置 | |
CN103546170A (zh) | 一种低功耗状态反馈式维特比译码器及译码方法 | |
CN102291198B (zh) | 信道译码方法和装置 | |
Turin | MAP decoding in channels with memory | |
CN107342775B (zh) | 删余卷积码的维特比译码方法 | |
Park et al. | Joint Viterbi detection and decoding algorithm for bluetooth low energy systems | |
Yu et al. | Fast simulation of convolutionally coded communication system for performance evaluation with a novel noise gauging method | |
Chandel et al. | Viterbi decoder plain sailing design for TCM decoders | |
Zhou et al. | Blind recognition of binary BCH codes for cognitive radios | |
US7372922B2 (en) | RSSE optimization using hardware acceleration | |
Yu et al. | Adaptive iterative decoding of finite-length differentially encoded LDPC coded systems with multiple-symbol differential detection | |
Ahmed | Modulation and Coding | |
El Maammar et al. | Convolutional codes BPSK modulation with viterbi decoder | |
Madumitha et al. | Performance Analysis of a Convolutional Encoder using Digital Modulation Technique | |
YASMINE et al. | RTL Design and Implementation of TCM Decoders using Viterbi Decoder | |
KEERTHY et al. | An Efficient Power Consumption of VITERBI Decoder for TCM System |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20151201 Address after: 510000 Guangdong city in Guangzhou Province, Xinhua Street, Huadu District days Road 88 block A No. 6 Applicant after: SYSU HUADU INDUSTRIAL SCIENCE AND TECHNOLOGY INSTITUTE Address before: 510000, No. 8, Jinghu Avenue, Xinhua Street, Huadu District, Guangdong, Guangzhou Applicant before: Sysung Electronics and Telecomm Research Institute |
|
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140129 |
|
RJ01 | Rejection of invention patent application after publication |