JP3290989B2 - コード分割多元接続システム適用に対する多重レートシリアルビタビ復号器 - Google Patents

コード分割多元接続システム適用に対する多重レートシリアルビタビ復号器

Info

Publication number
JP3290989B2
JP3290989B2 JP50994995A JP50994995A JP3290989B2 JP 3290989 B2 JP3290989 B2 JP 3290989B2 JP 50994995 A JP50994995 A JP 50994995A JP 50994995 A JP50994995 A JP 50994995A JP 3290989 B2 JP3290989 B2 JP 3290989B2
Authority
JP
Japan
Prior art keywords
data
code symbol
symbol data
rate
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP50994995A
Other languages
English (en)
Other versions
JPH09503359A (ja
Inventor
キンドレッド、ダニエル・レイ
バトラー、ブライアン・ケー
ゼハビ、エフレイム
ウルフ、ジャック・キール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JPH09503359A publication Critical patent/JPH09503359A/ja
Application granted granted Critical
Publication of JP3290989B2 publication Critical patent/JP3290989B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3776—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using a re-encoding step during the decoding process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0046—Code rate detection or code type detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/208—Arrangements for detecting or preventing errors in the information received using signal quality detector involving signal re-encoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0262—Arrangements for detecting the data rate of an incoming signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70703—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation using multiple or variable rates
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
    • H04L1/0032—Without explicit signalling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Power Engineering (AREA)
  • Artificial Intelligence (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

【発明の詳細な説明】 関連出願の相互参照 この出願は、バトラー氏らにより1993年６月18日に特
許出願シリアル番号08/079,196として出願され、この出
願の譲受人に譲受された、「通信受信機において送信さ
れた可変レートデータのデータレートを決定する方法お
よび装置」と題する留保中の特許出願に対する主題に関
係している。この関連出願は、この参照として全体的に
ここに組込まれている。
発明の背景 I.発明の分野 この発明は、一般的に、ノイズのあるチャンネル中の
シリアルデジタルデータストリームを復号するためのシ
ステムに関し、特に、予め定められた多重データレート
でシーケンシャルな復号化を行う畳込みビタビ復号器に
関する。
II.関連技術の説明 デジタル通信技術では、データが、連続的に、また
は、各フレームがシーケンシャル送信レートとフレーム
持続時間Ｔとの積に制限される固定数のビットＮを含ん
でいる、一定時間の持続時間Ｔのフレームの、いずれか
で、シーケンシャルに送信されることがよく知られてい
る。しかしながら、ある通信システムでは、選択された
フレーム中でＮ個のデータより少なく送信することが望
ましい。このようなシステムの一つは、コード分割多元
接続（CDMA）通信システムであり、これは、ダイレクト
シーケンス・スペクトル拡散技術を使用する。
この譲受人に譲受された米国特許第5,103,459号で
は、クレインS.ギルハウゼン氏らは、セルラー電話適用
に対するこのようなCDMAシステムを開示している。特許
第5,103,459号は、この参照のためにここに完全に組込
まれている。CDMAシステムでは、システム能力は、送信
周波数帯内の全て干渉により制限される。全ての干渉
は、主としてボコーダデータ（デジタル音声）から構成
される他のユーザの信号を含む。可能な限りユーザの干
渉レベルを減少させるために、ギルハウゼン氏らにより
開示されたCDMAシステムは、固定時間持続時間のデータ
フレームでの送信に適用される可変レートボコーダデー
タを使用する。
いくらか減少されたボコーダデータレートに対して、
全体のフレームにわたってデータの送信をサポートする
ために、フレームデータに冗長性がもたらされる。した
がって、フルデータレートが減少されるフレームに対し
て、Ｎ個のオリジナルデータシンボルより少ないもの
が、Ｎ個のシンボルのフレームを満たすために必要なだ
け繰返される。低いレートのデータの反復は、同じ送信
出力におけるフルデータレートと同じ干渉レベルをもた
らすが、フレーム内の冗長情報により、等価な「情報出
力」すなわちシンボル当たりのエネルギにしたがって、
送信出力を減少できるようになる。この技術は、干渉レ
ベルを減少させ、ボコーダの冗長性により許容されるだ
けシステム能力を増加させる。
減少された出力におけるデータの反復の代わりに、送
信出力を減少させることなく、低いレートのデータを、
単一フレーム内で１度だけ送信してもよい。この技術
は、フレームのわずかな割合でフル出力送信を生み出
し、未使用フレーム部分中では送信を行わない。フレー
ムで送信されるデータブロックは、単に、フレームの始
め、またはフレーム内の他の予め定められた固定位置に
配置すればよい。しかしながら、多くのユーザを有する
CDMAシステムでは、全体のフレームにわたって他の多く
のユーザからの干渉を均等に分配するために、さらに複
雑なブロック配置手続が要求される。多くのユーザによ
るデータ送信中の不必要なオーバラップは、最適な平均
レベルに対して、システムの干渉レベルを不必要に増加
させる。
1992年３月５日に出願され、この譲受人に譲受された
「データバーストランダム装置」と題する米国特許出願
第07/846,312号では、ギルハウゼン氏らは、フルフレー
ムに対して干渉レベルを確実に最小にするための複雑な
ブロック配置手続を開示しており、この特許出願は、こ
こに参照として完全に組込まれている。
展開的なCDMAシステムは、1992年４月21日の「EIA/TI
A暫定規格案：広帯域拡散スペクトルデジタルセルラー
システムデュアルモード移動局−基地局両立規格」、ク
オールコム、インク、サンディエゴ、カリフォルニアを
参照しても理解できる。このCDMA規格は、フォワードお
よびリバースリンクトラフィックの両方に対して、５つ
の基本チャンネルデータモードを指定している。３つの
フォワードリンクモードと２つのリバースリンクモード
がある。特定のデータチャンネルモードに依存して、２
つの異なる畳込みコード化アルゴリズムの一つが指定さ
れる。２つは、連続モードであり、３つは、シーケンシ
ャルデータが固定フレーム間隔に構成されるパケットモ
ードである。３つのモードは、いくつかの予め定められ
たデータレートの一つのみで動作し、２つのモードは、
フレーム毎に、４つの異なる予め定められたデータレー
トの任意の一つで動作する。
このさまざまなデータレートとチャンネルモードは、
任意の単一の復号化装置に対して、挑戦的な要求を表し
ている。この問題は、拡散スペクトルチャンネル中のシ
リアル復号化の実時間特性によりさらに困難になる。す
なわち、受信信号は、実時間で、検出、再組立て、およ
び復号化されなければならない。オリジナルボコーダデ
ータレートの情報を伝達するために利用可能なフレーム
空間はない。いくかの可能性あるデータレートに対して
受信信号を検査し、それぞれの新しいフレームに対して
どの特定のレートで復号化すべきかを決定するために
は、わずかな機会しかない。構成部品の増加を避けるた
めに、すべてのシステムチャンネルモードで同じ復号化
装置を使用することも望ましい。上記に引用されたギル
ハウゼン氏らの特許で説明されているCDMAシステムは、
直交疑似ランダムノイズ（PN）コード化、インターリー
ブ処理、有効範囲シンボルの四相位相変調（QPSK）拡散
をともない、各BPSKシンボルの直交有効範囲を有する二
相位相変調（BPSK）、およびエラー訂正のための畳込み
符号化を使用する。これらの多くのコード化技術はそれ
ぞれ、各チャンネルモードの受信側で、ある量の復号化
アクティビティを必要とする。したがって、エラー訂正
目的のために送信される畳込み符号化シンボルをシリア
ルに復号化するために利用可能な実時間リソースに対す
る強い競合がある。
畳込みコードに対する復号化技術は、技術的によく知
られており、A.J.ビタビにより紹介され（「畳込みコー
ドに対するエラー境界および漸近的最適復号化アルゴリ
ズム」、IEEEトレイン情報理論Vol.IT−13,No.2,pp.260
−269,1967年４月）、G.D.フォーネイジュニア（「ビタ
ビアルゴリズム」,IEEEのProc.,Vol.16,pp.268−278,19
73年）やJ.A.ヘラー氏ら（「衛星および空間通信用ビタ
ビ復号化」IEEE Trans.通信技術vol.IT−19,No.5,pp.83
5−848,1971年10月）のような従業者により論じられて
いるエラー訂正に対するビタビアルゴリズムを含んでい
る。
従業者は、さまざまな特殊要求に対応して、ビタビア
ルゴリズムを進歩させた。例えば、ヒロスケ・ヤマモト
氏らは、反復要求に対して品質メトリックを有するビタ
ビ復号化アルゴリズムを開示している（「反復要求を有
する畳込みコードに対するビタビ復号化アルゴリズム」
IEEE Trans.情報理論Vol.IT−26,No.5,pp.540−547,198
0年９月）。再送信を要求するために受信機がフィード
バックチャンネルを使用することができる時、かれらの
システムは、フィードバックがなくて、より長い束縛長
を有する畳込みコードと同じ性能を提供する。ヤマモト
氏らは、「フレーム品質」を意味する単一の品質ビット
を復号器出力に付加した。もし悪い場合、反復送信が要
求される。彼らは、自分達のアルゴリズムの信頼度関数
が、反復要求のない通常のビタビアルゴリズムのものの
漸近的に２倍であることを示した。同様に、N.セシャド
リ氏ら（「畳込みコードを有するエラー検出用の一般化
されたビタビアルゴリズム」、GLOBECOM 89ダラス、テ
キサス、pp.1534−1538,1989年11月）は、固定持続時間
のフレームで符号化されたスピーチに対する有用な適用
を有する、２つの一般化されたビタビアルゴリズムを示
している。フレームの内容が受入れることができないエ
ラーレベルを示している状況において、隣接スピーチフ
レーム間の高い相関は、隣接フレームからフレーム内容
の有効な推定を可能にする。セシャドリ氏らは、周期性
ブロックコードの外側の高いレートによるエラー検出の
ために、スピーチデータにパリティビットを付加するこ
とにより、かなり信頼性があるフレーム内冗長性が得ら
れることを示した。そして増強されたフレームは、内部
畳込みコードにより符号化され、その後、全体的なブロ
ックは変調され、ノイズのあるチャンネルに対して送信
される。内部の一般化されたビタビ復号器は、復号化フ
レームに対して予め定められた数の候補をリリースし、
その内の一つだけが、正しいパリティ情報を持たなけれ
ばならない。いずれも正しいパリティを有しておらず、
情報ビットが量子化スピーチのフレームを表している場
合、フレーム間の再推定を実行することができ、また
は、リターンリンクが利用可能な場合、自動的な反復要
求が可能である。正しい代わりのものが予め定められた
数の候補の中にある時はいつでも、再送信を避けること
ができる。
残念ながら、上記に開示さたものはいずれも、レート
情報を送信せずに、フレーム毎に変化するいくつかの予
め定められたデータ送信レートの一つを有する一連のフ
レームを取扱う実時間復号化方法を教示も開示もしてい
ない。関連する未解明の問題および欠点が、明らかにこ
の技術分野にあることが感じられ、以下に説明される方
法でこの発明により解決される。
発明の要約 この発明は、単一の大規模集積（VLSI）装置として構
成される、特殊化された入力および出力バッファを有す
るシリアルビタビ復号器（SVD）を提供することにより
上記問題を解決する。ビタビ手順は、フレームモードお
よび連続的なモードにおいて、各フレームに対するすべ
ての予め定められたデータレートで、同期化され量子化
されたコードシンボルストリームを復号化するために使
用される。いくつかの品質メトリック出力（「エラーメ
トリック」）がデータレートの決定ができるように提供
される。この発明のSVDの好ましい実施例は、前データ
レート情報なしに、異なるデータレートを復号化するこ
とができる。
送信されるデータレート情報なしに、複数の予め定め
られたデータレートの任意の一つで、各フレームの自動
的な復号化を提供することを本発明の目的とする。この
発明のSVDは、複数のチャンネルモードのそれぞれに対
して、すべての可能性ある予め定められたデータレート
のそれぞれにおいて、各フレームを復号化するために多
重パスを作ることにより、また、オリジナルデータレー
トの検出を可能にするために「エラーメトリック」を提
供することにより、この目的を達成する。畳込みコード
が既知であり、データパケットモード（フレームまたは
連続のいずれか）も既知である場合に、知られていな
い、複数の予め定められたフレームデータレートの一つ
で復号化できることが、この発明のSVDの利点である。
オリジナルデータ送信レートを確立する際に使用するた
めの、仮定的な予め定められたデータレートのそれぞれ
において、いくつかの「エラーメトリック」が復号化フ
レーム毎に得られることがこの発明のSVDの別の利点で
ある。
この発明のSVDは、入ってくるストリームのシリアル
エラーレート（SER）を推定するために、復号化出力デ
ータを再コード化して、それを入ってくるコードシンボ
ルストリームと比較することにより、このようなエラー
メトリックの一つを提供する。この発明のSVDは、巡回
冗長検査（CRC）の結果およびヤマモト品質メトリック
（YQM）のような他のエラーメトリックを含む。SERメト
リックは、受信されたコードシンボル中のエラーを推定
する。CRCの結果は、オリジナルビットデータ中のビッ
トエラーを検出する。YQMは、復号化フレーム中の推定
されたエラー状態が予め定められたしきい値を越えてい
ることを示す。送信機からのレート情報を受信すること
なく、オリジナルデータレートを検出する手段として、
受信機が１以上のこれらの「エラーメトリック」を提供
することが、この発明のSVDの利点である。
すべての必要なチャンネルモードに対して、単一のSV
D装置で復号化を提供することが本発明の別の目的であ
る。この発明のSVDは、典型的なCDMAシステムのフォワ
ードおよびリバースリンクチャンネルモードの両方で、
単一のVLSI装置を使用できるようにする。例えば、この
SVDの好ましい実施例は、コードシンボルデータがＮ＝3
84シンボル（レート×1/2）またはＮ＝576シンボル（1/
3）のフレームパケットで処理される、束縛長９を有す
るレート1/2および1/3畳込みコードに対する理論的限界
に近付く高い復号化利得を生成する。任意の固定状態で
始まりそして終わるフレームパケットまたは連続的なコ
ードシンボルデータストリームを、この発明のSVDで復
号化することができる。例えば、反復モードでは、フレ
ームを満たすために必要なだけ各シンボルが反復され、
ビットレートおよび出力を減少させるために、この発明
のSVD中の単一シンボルに反復されたシンボルを累積す
るように、CDMAチャンネルが動作する。リバースCDMAリ
ンクデータバーストランダム装置（DBR）モードでは、
上記に引用したギルハウゼン氏らの特許出願に説明され
ている疑似ランダムフレーム位置決定技術を使用して、
１組の反復シンボルのそれぞれから一つのシンボルのみ
が送信される。コードレートオプションおよび反復モー
ドを使用して、この発明のSVDは、フォワード反復モー
ドまたはリバースDBRモードのいずれかで、任意の予め
定められた効率的なデータレートにより、コードシンボ
ルストリームを処理する。
内部の復号化手続を外部のチャンネルタイミング要求
から分離することが、この発明のさらに別の目的であ
る。この発明のSVDは、チャンネルマイクロプロセッサ
に割込みを送る手段を提供することによって、また、マ
イクロプロセッサをシステムフレームタイミングから分
離し、復号化データおよび品質メトリックデータを保持
するための出力バッファを提供することにより、これを
達成する。この発明のSVDは、コードシンボルが、チャ
ンネルシンボルレートで連続的にSVDに受入れられる
か、またはフレームパケットとしてSVDにバーストされ
ることを可能にする入力バッファも含んでいる。特殊化
された入力および出力バッファは、外部チャンネルおよ
びマイクロプロセッサタイミングに関係なく、この発明
のSVDが動作できるようにする。柔軟性のあるマイクロ
プロセッサインターフェースは、さまざまなマイクロプ
ロセッサシステムとともにSVDが使用できるようにす
る。
この発明のSVDは、図５に示されているように、５つ
の主要要素を含んでいる。入力バッファ（IB）は、コー
ドシンボルデータの１以上のフレームを記憶する。ブロ
ックモードでは、これにより、チャンネルフレーム中で
使用される実際の反復またはDBRモードデータレートを
識別するために必要な回数だけ、SVDがデータを再処理
できるようになる。ビタビ復号器（VD）は、IBから軟判
定コードシンボルを受入れ、技術的に知られている加算
比較選択論理回路でそれらを処理する。ASCプロセスか
らの判定は、VD内の内部パスメモリに記憶される。この
パスメモリを通じてのチェーンバックプロセスは、多く
の判定ワードを通じて時間的に逆方向に追跡した後に、
各コードシンボルセットに対して単一のデータビットを
提供する。ヤマモト品質メトリック（YQM）のような品
質メトリックとともにこれらの各単一データビットは、
本発明のSVDの第３の要素である出力バッファ（OB）に
記憶される。フレームパケットモードでは、コードシン
ボルは４つの異なるレートに対して復号化され、（品質
情報を含む）４つの結果として得られた復号化データパ
ケットは、OBに記憶されて、マイクロプロセッサがそれ
らを読むことができるように、固定フレーム持続時間の
約半分の間保持される。第４の要素は、この発明のSVD
の動作に必要なすべての内部タイミング信号を発生させ
る制御ブロック（CB）である。この内部タイミングは、
CDMAシステムクロックと外部の復号器同期ストローブ信
号とから得られる。この発明のSVDは、この発明の第４
のCB要素に結合された第５のマイクロプロセッサインタ
ーフェース（MI）要素を介して、初期化され、制御され
る。その上、データはMIを介して受信される。
この発明の前述のもの、他の目的、特徴および利点
は、以下の明細書、請求の範囲および添付した図面を参
照した時に、さらに明らかとなる。
図面の簡単な説明 この発明のさらに完全な理解のために、添付した図面
に図示されているような実施例の以下の詳細な説明に対
して参照がなされる。
図１は、CDMA移動受信機の機能ブロック図である。
図２は、CDMAセルサイトチャンネルカード受信機の機
能ブロック図である。
図3A−3Eを含んでいる図３は、５つのCDMAチャンネル
タイプの規格である。
図４は、通常のCDMAモードセットアップパラメータの
規格である。
図５は、この発明のシリアルビタビ復号器（SVD）の
機能ブロック図である。
図6A−6Bを含んでいる図６は、ビタビ復号器の理論的
な動作を図示している。
図７は、この発明の入力バッファ（IB）の機能ブロッ
ク図である。
図８は、CDMAシステム用のデータバーストランダム装
置（DBR）シンボル選択規格である。
図９は、この発明のビタビ復号器（VD）要素の機能ブ
ロック図である。
図10は、この発明の出力バッファ（OB）の機能ブロッ
ク図である。
図11は、この発明のヤマモト品質メトリック（YQM）
論理回路の機能ブロック図である。
好ましい実施例の説明 CDMAシステム復号化問題 ここにおける論議および説明のために、この発明は、
上記に引用されたギルハウゼン氏らの特許に説明されて
いる、典型的なCDMA移動通信システムの実施例の文脈内
で説明されている。しかしながら、この発明は、パーソ
ナル通信システム（PCS）、ワイヤレスローカルルー
プ、私設交換機（FBX）あるいは他の有用な電気通信シ
ステムのような、他のタイプの通信システムに対して適
用可能であることを理解すべきである。さらに、時分割
多元接続（TDMA）のような他のよく知られている送信変
調技術を使用する他のシステムにおいてもこの発明を使
用することができる。上記に引用したギルハウゼン氏ら
の特許で説明されているように、典型的なCDMA移動通信
システムの実施例は、現在まで、技術的に知られている
単一復号器の設計に効率的に合っていない復号化装置お
よび手順に対する多数の需要要求を表している。これら
の要求を例のために以下に簡単に説明する。
図１は、CDMAシステム用の移動受信機モデム設計のブ
ロック図である。この発明のシリアルビタビ復号器（SV
D）20が、移動モデム22の他の要素との関係で示されて
いる。動作において、アナログプロセッサ28の関与およ
び中央処理装置（CPU）30の制御の下、無線周波数信号
が、RF受信機24で受信され、復調装置26で復調される。
復調されたデータストリームは、シリアルシンボルスト
リームをSVD入力34に供給するインターリーブ装置32に
より、逆インターリーブされる。同期、タイミングおよ
びクロック信号は、適当な信号ライン上をSVD20に向け
て送られる。SVD20は、ボコーダ38との通信のために、
マイクロプロセッサバス36と結合される。ボコーダ38
は、SVD20により復号化されたスピーチ信号を再構成す
る。
図２は、セルサイト受信機モデムチャンネルカード論
理回路40に関連しているものとして、同じSVD20を示し
ている。CPU42、インターリーブ装置44および復調装置4
6は、図１の対応する部分のものと機能的に同じであ
る。図１と同じように、SVD20は、復号器入力34でシリ
アルコードシンボルストリームを受入れ、論理回路40の
他の（示されていない）要素に転送するために、マイク
ロプロセッサバス36にパラレルデータストリームを生成
する。
上記に引用したギルハウゼン氏らの特許に開示されて
いるCDMAシステムに対して、フォワードおよびリバース
リンクデータの両方用に要求されるすべての復号化を提
供するために、SVD20は、５つの基本チャンネルモード
のいずれでも動作しなければならない。これらのモード
は図3A−3Eに記載されている。セルサイトから移動ユー
ザへのフォワードリンクは、図3A−3Cに示されている３
つのモード（同期、ページングおよびトラフィック）を
使用する。移動ユーザからセルサイトへのリバースリン
クは、図3D−3Eに示されている２つのモード（アクセス
およびトラフィック）を使用する。
図3Aは、例として、フォワードリンク同期チャンネル
変調パラメータを記載している。同期チャンネルデータ
は、レート1/2（束縛長Ｋ＝９）で畳込み符号化された
チャンネルから復号化され、各コードシンボルは一度反
復される。データは、毎秒4800変調シンボルで送信さ
れ、SVD20は、80ミリ秒毎に、384個の変調シンボルを含
んでいるスーパーフレームを受信する。したがって、SV
D20は、このチャンネルに対して、固定された1200bpsレ
ートにプリセットすることができる。オリジナルビット
データは、フレーム境界における巡回冗長検査（CRC）
コードがない連続的なストリームとして符号化される。
この等価オリジナルビットデータレートは1200bpsであ
る。
図3Bは、例として、フォワードページングチャネル変
調パラメータを記載している。ページングチャネルデー
タは、レート1/2（束縛長Ｋ＝９）で畳込み符号化され
たチャンネルから復号化され、各コードシンボルは、オ
リジナルビットデータレートに依存して、１、２、また
は４回のいずれかで送信される。このチャンネルに対す
るオリジナルビットデータレートは、プリセットされ、
フレーム毎に変化しない。したがって、SVD20は、この
チャンネルに対して、固定されたオリジナルビットデー
タレートにプリセットすることができる。データは毎秒
19,200個のシンボルで送信され、SVD20は、20ミリ秒毎
に、384個の変調シンボルを含んでいるフレームを受信
する。データは、フレーム境界にCRCコードがない連続
的なストリームとして符号化される。
図3Cは、例として、フォワードトラフィックチャンネ
ル変調パラメータを提供する。フォワードリンクトラフ
ィックチャンネルデータは、レート1/2（Ｋ＝９）で畳
込み符号化されたチャンネルから復号化され、各コード
シンボルは、生成しているボコーダにより各フレームに
対して選択されたオリジナルビットデータレートに依存
して、８回まで送信される。オリジナルビットデータレ
ートは、生成しているボコーダ制御の下、フレーム毎に
変化させることができ、このデータレートはプリセット
することができないので、SVD20は、すべての可能性あ
るレートで、フレーム毎に復号化しなければならない。
データは毎秒19,200変調シンボル（sps）で送信され、S
VD20は、20ミリ秒毎に、384変調シンボルの新しいフレ
ームを受信する。データは、ゼロ状態で始まりそして終
わる（符号化前に各フレームの終わりに“0"ビットが付
加される）パケットとして符号化され、CRCコードは、9
6オリジナルビットおよび192オリジナルビットの各パケ
ットの終わりで予測される。空間的な制限がCRCを非常
に高価なものにするので、より短いパケット（48および
24ビット）を有するCRCは予測されない。
図3Dは、例として、リバーストラフィックチャンネル
変調パラメータを記載している。リバースリンクトラフ
ィックチャンネルデータは、レート1/3（Ｋ＝９）で畳
込み符号化されたチャンネルから復号化される。各コー
ドシンボルは、（８を生じさせる）７回まで反復される
が、各反復コードシンボルの一つのみが、バーストで送
信される。バーストタイミングは、前のフレームに対す
るPNコードの最後のわずかなビットから取られたランダ
ム数により決定される。コードシンボル反復レートは、
各フレームに対する、生成しているボコーダデータのレ
ートに依存する。オリジナルビットデータレートは、生
成しているボコーダによりフレーム毎変化させることが
できるので、SVD20は、各フレームに対して、すべての
レートで、同時に復号化しなければならない。SVD20
は、特定のフレームに対してオリジナルデータビットレ
ートを知らないが、反復シンボルの各フレームに対する
バーストタイミングは、前のフレームに対するPNコード
の最後のいくつかのビットから利用可能である。データ
は、毎秒28,800コードシンボルで送信され、SVD20は、2
0ミリ秒毎に、576個の潜在的なコードシンボルを含んで
いるフレームを受信する。各パケットの終わりに“0"ビ
ットが付加されるので、データは、ゼロ状態で始まりそ
して終わるパケットとして符号化される。CRCコード
は、（“0"ビットシーケンスの直前の）96オリジナルビ
ットおよび192オリジナルビットの各パケットの終わり
において予測される。96オリジナルビットより少ないも
のを含むフレームは、空間を節約するために、CRCコー
ドを省く。
図3Eは、例として、リバースリンクアクセスチャンネ
ル変調パラメータを提供する。リバースリンクアクセス
チャンネルデータは、レート1/3（Ｋ＝９）で畳込み符
号化されたチャンネルから復号化され、各コードシンボ
ルは、２回送信される。オリジナルビットデータレート
は、4800bpsに固定され、このチャンネルに対するSVD20
は、この単一の固定レートで動作するようにプリセット
することができる。このデータは、毎秒28,800コードシ
ンボルで送信され、SVD20は、20ミリ秒毎に、576コード
シンボルを含んでいるフレームを受信する。データは、
ゼロ状態で始まりそして終わる（各パケットの終わりに
“0"ビットが付加される）パケットとして符号化される
が、CRCコードは提供されない。
連続的多重レート復号化、連続からパケットモードへ
のスイッチング、および畳込みコード化レート間（1/2
から1/3）のスイッチングに対するその能力のために、
この発明のSVDは、図３に提供されている５つの典型的
なチャンネルの記載のそれぞれに対してふさわしい。さ
らに重要なことは、この発明のSVDは、フォワードまた
はリバーストラフィックチャンネルデータのいずれかも
復号化できることである。このフォワードおよびリバー
ストラフィックチャンネルの区別は、上記に引用したギ
ルハウゼン氏ららの特許および特許出願を参照するとよ
り理解することができる。
図４は、図３と関連して先に論じた５つの典型的なチ
ャンネルのそれぞれに対して、本発明のSVDに必要とさ
れる制御信号機能を要約した表を提供している。フォワ
ードページングおよび同期チャンネルオリジナルビット
データレートが固定されていることが着目される。
モノリシックSVD実施例 この発明のSVDは、単一の大規模集積（VISI）回路と
して構成されることが好ましい。図５は、SVD20の典型
的な実施例の５つの主要要素を示している。入力バッフ
ァ（IB）48は、1.5データフレームを記憶し、それによ
り、単一フレームについての多重復号化パスが、訂正の
反復、またはフレームに対するデータバーストランダム
装置（DBR）モードデータレートを後で決定できるよう
になる。ビタビ復号器（VD）50は、７ビットsymbufバス
52上に、IB48からの軟判定シンボルを受入れる。これら
のコードシンボルは、加算比較選択（ACS）論理回路に
より処理され、その結果は、内部のランダムアクセスメ
モリ（RAM）に状態メトリックとして記憶される。ACSプ
ロセスからの判定は、内部パスメモリに記憶される。こ
のパスメモリを介してのチェーンバック処理は、パスを
最も可能性があるグローバルパスと確実に組み合わせる
ために、64レベルの判定ワードを通じて、時間的に逆方
向に追跡した後に、各コードシンボルグループに対する
単一の出力データビットを識別する。品質メトリック
（QM）情報とともにこれらの出力データビットは、デー
タライン56を介して、出力バッファ（OB）54に記憶され
る。VD50による復号化が終了した後、OB54は、マイクロ
プロセッサインターフェース58によるアクセスのため
に、復号化データビットをdecdataバス60上に保持す
る。パケットモードでは、コードシンボルは、４つの異
なるオリジナルビットデータレートで復号化され、結果
として得られた４つの出力データパケットは、関係する
QMデータとともに、OB54に記憶される。この回路によ
り、（示されていない）マイクロプロセッサが約10ミリ
秒でOB54のデータを読むことができるようになる。SVD2
0は、マイクロプロセッサインターフェース58および制
御装置62により、初期化および制御され、制御装置62
は、SVD20に対するすべての必要な内部タイミングを発
生させる。タイミングは、システムクロックおよび（示
されていない）復号器同期ストローブから得られる。
ビタビ復号化アルゴリズム ビタビ復号器の動作の一般的な理論は、技術的によく
知られており、上記に引用した参考文献の一つを参照す
ることにより理解することができる。この発明の理解を
促進するために、この理論を簡単に説明する。
畳込み符号器はオリジナルデータビットのシーケンス
（入力ビットストリーム）をコードシンボルのシーケン
ス（出力シンボルストリーム）に変換する。各入力ビッ
トに対して、Ｋを符号器の束縛長として、この入力ビッ
トと前の（Ｋ−１）入力ビットとにより決定される多数
の出力コードシンボルがある。各ビットシンボルに対し
て生成されるコードシンボルの数は、符号化レートによ
り決定される。すなわち、例えば、レート1/2に対して
２つ、レート1/3に対して３つである。例えば、シーケ
ンスx8＋x6＋x5＋x4＋１（８進値05618）により表され
るレート1/2 G1コードのような、特定の多項式コードに
したがって、入力ストリームをシフト処理およびXOR処
理することにより、各コードシンボルが発生される。多
項式コード中のビット数は、束縛長と同じであり、これ
は、この発明のSVDの好ましい実施例に対して９に固定
される。実際のコード（G0,G1）または（G0,G1,G2）
は、移動環境における最良のエラー特性を有するコード
を決定するために生成された非体系的コードのシミュレ
ーションから選択される。上記で議論された典型的なCD
MAシステムで使用される好ましい畳込みコードは、フォ
ワードリンクに対して、G0＝07538およびG1＝05618であ
り、リバースリンクに対して、G0＝05578、G1＝06638お
よびG2＝07718である。これらの畳込みコードは、1/2コ
ード化レートに対して12の最小自由ハミング距離、1/3
コード化レートに対して18の最小自由ハミング距離を提
供する。
ビタビ復号器アルゴリズムは、入力コードシンボルス
トリームに対する最も可能性のある復号化シーケンスを
発見することにより動作する。第１に、可能性あるパス
のそれぞれに対する、相対確率の状態メトリックまたは
重みが計算される。各状態への最も可能性がある遷移が
すべての状態に対してパスメモリに保存され、そして、
各出力ビットを選択するために、最も可能性があるシー
ケンスを通して、復号器は、時間的に逆方向に追跡また
はチェーン結合を行う。この処理における主なステップ
は、分岐メトリックの発生、状態メトリックの発生、お
よびチェーンバックパス判定である。特定の束縛長およ
びレートに対する復号器の性能は、次の３つのパラメー
タにより決定される。すなわち、入力コードシンボルの
ステップサイズおよび量子化レベルの数、状態メトリッ
ク正規化手続、およびパスメモリの効率的なチェーンバ
ックの深さである。
分岐メトリックは、可能性あるビット遷移のそれぞれ
が所定の軟判定入力コードシンボルを発生する遷移確率
の対数に対応しているコスト関数である。軟判定中の符
号および大きさ情報は、各分岐メトリックを生成するた
めに、スケール処理されて結合される。レート1/2に対
して、４つの可能性あるメトリックがある。レート1/3
に対して８つ、任意のレート1/nに対して2nの可能性あ
るメトリックがある。分岐メトリックを計算しスケール
処理するために使用される方程式は、経験およびシミュ
レーションを使用して、目標チャンネルにおける最良の
復号器性能に対して選択される。これらの方程式は、こ
の発明のSVD論理回路で構成される。メトリック入力
は、VD50内のシンボルメトリックテーブル（SMT）に記
憶されているシンボルメトリック値によりスケール処理
される。「消去」レベルは、分岐メトリック計算におい
てコードシンボルを無視させる。より高いチャンネルデ
ータレートが要求される場合、消去は、コードを「パン
ク」させるために使用することができる。消去は、「隠
れた」データまたは制御チャンネルの一部であるチャン
ネルコードシンボルのいくつかを取除くためにも使用す
ることができる。消去されたコードシンボルは、メトリ
ック値に寄与しないので、合理的な消去レートは、復号
化性能に大きな影響を与えない。
畳込みコードは、コードシンボルの無限シーケンスを
発生させることができるが、コードのある特性は、シン
ボルシーケンスの数を減少させることができる。第１の
特性は、状態を通る任意のグローバルパスが最良のロー
カルパスをホローしなければならないので、状態への最
良（最も可能性がある）パスのみが興味の対象となるこ
とである。第２の特性は、畳込みコード構造は、反復性
があり、対称的なコードツリーを有していることであ
る。したがって、コードシーケンスは、一意のビットス
トリームパターンの有限数により発生される等価シーケ
ンスに組み入れられなければならない。所定の束縛長Ｋ
に対して、最も可能性のあるグローバルパスを位置付け
るために評価されなければならない、2K-1の可能性ある
データビットパターン（ここでは「状態」と呼ぶ）があ
る。
図６は、G0＝58およびG1＝78に基づく、典型的なＫ＝
３（1/2）コードに対する組込みシーケンスまたはパス
を表している典型的なトレリス図を示している。状態間
を遷移するために必要なシンボルが図上に示されてい
る。各状態に対して、（示されていない）状態メトリッ
クが計算され、これは、その状態を通るパスをたどる相
対確率を表している。状態メトリックの計算は、加算比
較選択（ACS）プロセスにより実行される。現在の状態
の前の可能性ある状態のそれぞれに対する状態メトリッ
クが、その前の状態から現在の状態への遷移に対する分
岐メトリックに加算される。その合計は比較され、最小
合計により表される最も可能性ある遷移が選択され、状
態メトリックとして現在の状態に割当てられる。各ACS
からの判定ビットは、そこから選択された遷移が発生さ
れる前の状態に対する最下位ビット（最も古いビット）
の値である。トレリスの列中のすべての状態に対する判
定は、パスメモリワードとなる。
発生装置の多項式における最初と最後の項（G0および
G1）は１であるので、任意の状態に入るかまたはこれか
ら出る２つのパスにおける送信シンボル（c0,c1）に対
する仮定（i,j）は２進補数である。これらのACS状態の
関係は、図6Bのバタフライ図に表示されている。もちろ
ん、ノイズのないチャンネルでは、コードシンボル値
（c0,c1）はエラーなしであり、状態メトリックはゼロ
または最大値で飽和されており、ゼロ状態メトリック
は、最も可能性あるグローバルパス上の状態を表してい
る。
図6Bを参照すると、状態x0から状態0xへの分岐メトリ
ックは、第１の２つの可能性ある0x状態メトリックを決
定するる0x状態メトリックは、状態x1からの分岐メトリ
ックをx1状態メトリック値へ加算することにより見出だ
される。そして、これらの２つの可能性ある値の小さい
ものが新しい0x状態メトリック値として割当てられる。
1x状態対して、およびそのトレリス列の他のすべての状
態に対して、このプロセスが反復される。単一のオリジ
ナルビットに対応している新しい組のコードシンボルの
それぞれに対して、新しい列が生成される。上記に引用
された論文でヤマモト氏らにより提案され、図12と関連
して以下に説明されている方法で、新しい状態に対し
て、ヤマモト品質メトリック（YQM）、または“qbit"を
生成するために、状態メトリック対のそれぞれの間の差
が、予め定められた品質しきい値（QT）と比較される。
ローカルACS判定のマトリクスが一旦パスメモリに記
憶されると、チェーンバックプロセスは、このマトリク
スを通して、パスバックをたどる。チェーンバックは、
ACSアレイにより報告された「最良状態」で始まり、前
の最良（最も可能性のある）状態を決定するために、パ
スメモリワード中のその状態（ビットアドレス）におけ
る判定を使用する。たどられるパスが最も可能性あるグ
ローバルパスに確実に組み合わされるように、チェーン
バックは、少なくとも５または６の判定の束縛長により
実行される。９の束縛長に対して、63状態のチェーンバ
ックパスの深さで十分である。チェーンバックの終わり
の最後の判定は、ビタビ復号器からのその出力ビットに
対する最良の判定として受入れられる。それぞれ後続す
るオリジナルデータビットに対して、新しい判定ワード
および新しい最良状態がACSアレイにより発生され、チ
ェーンバックプロセスは、同じパスの長さで、新しいト
レリス列により反復される。したがって、それぞれの新
しいビットシンボルは、一つのトレリス列により進むパ
スメモリ中の64状態チェーンバックウインドウを進む。
図３に関連して上記で論じられた典型的なフレーム規
格において、データがパケット化されるすべての動作モ
ードに対して、データの最後において８つの“0"ビット
のテール部を挿入することにより、符号化は、すべて
「ゼロ」の状態で開始され終了する。多重レート復号化
において、SVDは、各フレームの第１の８つのトレリス
列の間に、パスメモリへの判定ビット入力をゼロにす
る。これは、各フレームに対する選択されたパスが、す
べての可能性あるデータレートに対して、すべて「ゼ
ロ」の状態で確実に開始し終了するようにする。
入力バッファ（IB）の説明 この発明のSVD20の以下の機能的な説明は、さまざま
な処理サイクルに対するこれらの典型的な定義に基づい
ている。
内部CHIPX8クロック：これは、内部装置の動作に対す
るメインクロックであり、9.8304MHzであることが好ま
しい。
計算サイクル：これは、ACS対108により、分岐メトリ
ックおよび前の状態メトリック対のそれぞれを処理する
時間であり（図９）、２内部CHIPX8クロックサイクルと
等価である。
プロセスサイクル：これは、チェーンバックにより、
一つのオリジナルデータビットを処理する時間であり、
128＋３計算サイクルと等価であり、これは、ACS論理回
路106により、64分岐メトリックを完全に処理するため
に要求される。
ブロックサイクル：これは、４つの可能性あるフレー
ムパケットサイズの一つに対する処理時間であり、192,
96,48または24のいずれかのプロセスサイクルと等価で
ある。
バッファサイクル：これは、フレームに対してる４つ
すべての可能性あるパケットレートを処理し、最後のチ
ェーンバックフラッシュおよびVD50のクリーンアップ動
作を実行するための時間である。これは、432プロセス
サイクル（192＋96＋48＋24＋72）と等価である。
フレーム：これは、パケットですべてのコードシンボ
ルを送るために要求される時間ウィンドウであり、同期
チャンネルを除いて通常20ミリ秒に等しく、この場合、
単一の80ミリ秒のスーパーフレームを形成するために、
３つの26.67ミリ秒フレームが積算される。
図７は、この発明の入力バッファ（IB）48の好ましい
実施例を示しているブロック図を提供している。IB48
は、復号器入力ライン34でコードシンボルを受信し、sy
mbufバス52上に、すべての可能性ある予め定められたボ
コーダデータレートに対して選択され積算されたこれら
のコードシンボルを提供する。図４に示されているよう
に、IB48は、フォワードリンクチャンネルに対して反復
モードで、リバースリンクチャンネルに対して、反復モ
ードまたはデータバーストランダム（DBR）モードで動
作する。反復モードにおいて、IB48は、コードシンボル
を積算し、1/2,1/4および1/8の積算されたシンボルレー
トにおいて、symbufバス52上にそれらを提供し、入力コ
ードシンボルレートが最初のフルレート提供にしたが
う。DBRモードにおいて、最初のフルフレームブロック
バースト処理にしたがう前のフレーム中のPNシーケンス
の最後のわずかなビットから取出されたランダム化コー
ドワードにしたがって、IB48は、フレーム中に位置され
る1/2,1/4および1/8データブロックサイズでバースト処
理するためのコードシンボルを選択する。復号器入力ラ
イン34上のコードシンボル入力は、両IBモードに対して
同じである。コードシンボルビットは、DECSTBライン64
によりストローブされ、IB48がVD50復号化処理を維持す
るために十分なコードシンボルを受信した時、レディー
ストローブ信号がINBUFRDYライン66でVD50に送られる。
そしてIB48は、要求があり次第、順次、symbufバス52を
介してVD50にコードシンボルを供給する。
復号器モードは、DECMODEバス68上のモード制御ワー
ドにより制御される。これは、IB48の動作に影響を与え
るいくつかの制御ビットを含む。さまざまなIB48動作モ
ードは、図４を参照することにより理解することができ
る。DECMODEバス68上のいくつかの信号は、VD50へのinb
ufrdyライン66上のストローブ信号に対するタイミング
も決定する。これらのビットの一つは、図３に関連して
上記に説明された４つの別なオリジナルビットデータレ
ートに対応している、４つの異なるパケットサイズのそ
れぞれに対するコードシンボル境界を決定する。DECMOD
Eバス68上の他のビットは、反復コードシンボルが、sym
bufバス52に提供される前にIB48により累積されるの
か、または単にDBR位置コードにしたがって選択される
のかを決定する。
SVD20に対する各入力サイクルは、DECSYNCライン70上
のストローブ信号で始まる。IB48の初期化に対する時間
を許容するために、DECSYNCライン70上のストローブ信
号が、パケットの第１のコード化シンボルに対する、DE
CSTBライン64上のストローブ信号より、少なくとも15内
部クロック（CHIPX8）サイクル前に生じる。ライン70上
の各ストローブ信号の後、IB48は、DECSTBライン64によ
りバッファ72にストローブされた384または576コードシ
ンボルのいずれかを有することを予測する。畳込みコー
ドレート（図４）は、384（＝２×192）または576（＝
３×192）コードシンボルのいずれが予測されるかを決
定する。復号器入力34上のコードシンボルビットは、
（示されていない）内部CHIPX8クロックにより、最上位
ビット（MSB）から最下位ビット（LSB）までシリアル
に、連続的にクロックされる。各シンボルのLSBは、DEC
STBライン64上のストローブ信号によりマークされ、そ
れにより、全体的なコードシンボルがラッチされて、パ
ラレルシンボルレジスタ74に入れられる。コードシンボ
ルが畳込み逆インターリーブ装置から来る時、入力シン
ボルは、フレーム当たり384シンボルのレートで、DECST
Bライン64によりクロックされる。リバースリンクチャ
ンネルにおいて動作する場合、コードシンボルはブロッ
ク逆インターリーブ装置から来て、入力コードシンボル
は、最大入力レート（７内部CHIPX8クロックサイクル毎
に１つのコードシンボル）まででIB48にバーストされ
る。最大バーストレートは、バッファ72が満たされてい
くにしたがって、コードシンボルがバッファ72から読み
出されることが可能にする（示されていない）調停論理
回路により制限される。バッファ制御論理回路76は、sy
mbufバス52上の出力が始まる時を制御装置62に知らせる
ために、INBUFRDYライン66上に信号を発生させる。
バッファ制御回路76中の（示されていない）２ビット
“psize"カウンタは、ライン66上のINBUFRDYストローブ
信号によりリセットされる。psizeカウンタの内容は、s
ymbufバス52におけるコードシンボルに対するパケット
サイズを表しており、これは、24,48,96または192オリ
ジナルビットである。ライン66上のストローブ信号は、
VD50の動作を開始させ、ライン66が活性化される前に、
IB48により受信されなければならないコードシンボルの
数は、DECMODEバス68（図４参照）上の２ビットにより
命令される。この選択可能なINBUFRDYライン66のストロ
ーブ遅延は、SVD20の処理遅延の最適化を許容する。
INBUFRDYライン66をストローブすると、バッファ72の
読出しアドレスおよび反復バッファ78の書込みアドレス
はリセットされる。そして、バッファ72の第１のコード
シンボルは、symbufバス52上にプリフェッチされてラッ
チされる。そしてバッファ72に対する読出しポインタ
は、インクリメントされ、次のコードシンボルが、syms
tbライン80上のストローブ信号に応答して、バス52上に
フェッチされラッチされる。バッファ72に対する読出し
および書込み動作のインターリーブ処理のための時間を
許容するために、symstabライン80上のIB読出しストロ
ーブ信号は、７内部CHIPX8クロックサイクル毎に、１読
出しサイクルに制限される。現在のフレームに対して読
出されるコードシンボルの数は、DECMODEバス68上の信
号により命令される。192オリジナルデータビットを表
しているコードシンボルが、第１のパケットに対して、
バッファ72から読出された後に、選択および累積論理回
路82にしたがって、96,48および24ビットパケットが、
反復バッファ78から読出される。反復バッファ78に対す
る読出しおよび書込みアドレスはリセットされ、バッフ
ァ制御回路76の（示されていない）psizeカウンタは、
各パケットの最後のコードシンボルが読出された後にイ
ンクリメントされる。psizeカウンタの内容は、バッフ
ァ72または反復バッファ78からフェッチされたコードワ
ードのアドレスを決定し、symbufバス52に対して適当な
コードシンボルを提供するために、選択および累積論理
回路82も制御する。反復バッファ78に対する読出しアド
レスポインタは、psizeカウンタがゼロで無い時はいつ
でも、それぞれの読出しの後に、インクリメントされ
る。反復バッファ78に対する書込みポインタは、バッフ
ァ72または反復バッファ78のいずれかからの他の読出し
の後に、１だけインクリメントされる。コードシンボル
は、SVD20動作モードに関係なく、同じシーケンスでIB5
0から出力されるが、VD50は、連続モードの固定反復レ
ートにおいて動作するときには、未使用パケットを無視
する。
反復モードにおいてバッファ72からコードシンボルが
読出される時に、コードシンボル対のそれぞれは、論理
回路82により互いに加算され、反復バッファ78に記憶さ
れる。INBUFRDYライン66がストローブされ、各対に対す
る合計が反復バッファ78に書込まれた後に、累算器はゼ
ロにリセットされる。コードシンボルが反復バッファ78
から読出される時、コードシンボルも対で加算され、反
復バッファ78に書き戻される。この同じ動作は、192,96
および48シンボルパケットからの各シンボル対で反復さ
れる。反復バッファ78の７ビットワード長は、８までの
合計の打ち切りを行うことなく、このようなコードシン
ボルの記憶を可能にする。DBRモードにおける動作の
時、論理回路82からの出力がバッファ72からのシンボル
入力であるように、論理回路82の累算器にフィードバッ
クする累算コードシンボルがゼロにされる。反復バッフ
ァ78への書込みは、（示されていない）DBRコードビッ
トにより選択されたシンボルに対してだけエネーブルさ
れる。psizeレジスタの内容および行アドレス（送信さ
れたスロット数）は、どのDBRコードビットがシンボル
を選択するために使用されるかを制御する。任意のより
低いレートに対するDBRコードビットが、より高いレー
トに対するDBRコードビットのサブセットであるよう
に、１組のDBRコードビットが選択される。
フォワードリンク同期チャンネルは、128シンボルの2
6.67ミリ秒フレームを使用し、これらのシンボルは、秒
当たり一定の4800シンボルの連続的なストリームとして
送られる。IB48は、384シンボルを有する１つの復号器
パケットを作るために、80ミリ秒で３つの逆インターリ
ーブ装置同期フレームを受入れるが、この「スーパーフ
レーム」に対して、逆インターリーブ装置から、decsyn
cライン70上の１つのストローブ信号のみが要求される
だけである。各同期チャンネルコードシンボルは２度反
復され、この1200BPSチャンネル上の80ミリ秒フレーム
は、２のシンボル反復係数を有する96ビットパケットと
して復号化される。同期チャンネルは、連続的なモード
で動作するが、SVD20を通る遅延のために、出力データ
は、71ビットだけ遅延される。各パケットの第１ビット
は、現在のパケットの６パケット前に受信された26.67
ミリ秒同期パケットの26番目ビットである。これらのタ
イミングの詳細は、制御装置62およびマイクロプロセッ
サインターフェース58により取扱われる（図５）。
リバースリンクチャンネルでは、576シンボルフレー
ムは、チップレートまででIB48にバーストされる。これ
は、内部CHIPX8クロックレートの1/8である。コードシ
ンボルは、バッファ72にシーケンシャルに書込まれ、こ
れは、18列×32行アレイとして考えられる。コードシン
ボルは、列毎に読出されそして書込まれる。すなわち、
コードシンボルはそれらが書込まれたのと同じ順番でバ
ッファ72から読出される。パケットの６番目のシンボル
が受信された時、フルパケットが処理されるまで、各プ
ロセスサイクルの間に、IB48はVD50に（単一のオリジナ
ルデータビットを表している）３つで１組のコードシン
ボルを送り始める。リセット後および各バッファサイク
ルの終わりの後、復号器入力34上のDBR選択ビットは、
内部クロックにより連続的にクロックされ、（示されて
いない）DBRコードレジスタに入力される。DECSYNCライ
ン70上のストローブ信号においてDBR−13で終了する14
ビットが、次のバッファサイクルに対するDBRCODEワー
ドとしてラッチされる。これらのDBRCODEビット、DBR−
０からDBR−13は、バス52を介してVD50に送られるフル
レートシンボルから、反復バッファ78に書込まれるコー
ドシンボルを選択するために使用される。一旦フルパケ
ットが処理されると、反復バッファ78に残っている半分
のサイズのパケットが同様に処理される。半分のサイズ
のパケットに対するコードシンボルがバス52を介してVD
50に送られた時、DBRCODEにより選択されたそれらのシ
ンボルは、４番目のサイズのパケットとして、反復バッ
ファに再度書込まれる。４番目のサイズおよび後続する
８番目のサイズのパケットが同様に処理される。
図８は、バッファ72からどの16スロット（行の対）が
使用されるかを決定するために使用されるDBRCODEシン
ボル選択アルゴリズムを示している。フルレート動作に
対して、すべての16スロット（32行）が送信される。し
かしながら、より低いレートにおけるいくつかのスロッ
トに対する送信時間の間は、送信機がオフにされる。例
えば、４番目のレートが、第１の36コードシンボルとし
て、第１の４つのスロットの一つのみを送信する。コー
ドシンボルは行毎に送信されるが、逆インターリーブ装
置は、それらを列毎にSVD20に送る。送信DBRアルゴリズ
ムは、インターリーブ装置中の行をスキップするので、
わずかなレートは、効果的により少ない行を有する。DB
R 1/4レートに対して、バッファ72は、行の残りにおい
て、８行のデータおよびノイズシンボルのみを含んでい
る。リバースリンクトラフィックとは対称的に、リバー
スリンクアクセスチャンネル（図3E）は、リバーストラ
フィックチャンネルに対して約2.5dB利得を提供するた
めに、２度反復されるコードシンボルを有する1/3畳込
みコードレートの反復モードで動作する。送信DBRアル
ゴリズムは、上記に引用したギルハウゼン氏らの特許出
願を参照するとより理解することができる。
図７に図示されている機能的な論理回路に加えて、IB
48は、機能の自己テスト確認を許容するために、テスト
論理回路も含んでいる。
この発明のビタビ復号器（VD）要素 図９は、VD50に対する機能ブロック図を提供してい
る。これは、IB48からバス52に到着するコードシンボル
を処理する。VD50は、品質情報とともにrdataライン56
上に復号化ビットストリームを出力する。これらの機能
は、図９に示されている６つのサブモジュールで実行さ
れる。DECMODEバス68からの２ビットは、DECRATEライン
84およびPACKETライン86上で、VD50の動作を制御する。
シンボルメトリックテーブル（SMT）88に記憶されるデ
ータテーブルは、バス52上の７ビットコードシンボル
を、分岐メトリック論理回路90の訂正動作用の適当な４
ビットスケールに変換する、プログラマブルルックアッ
プテーブルである。SMT88は、異なる動作モードを取扱
うために必要な柔軟性を提供する。VD50への制御情報は
通常、パケット処理コールの始まりにおいて設定され、
トラフィック受信の間は変化されない。ライン84上のDE
CRATE信号は、分岐メトリック計算にどのくらいのコー
ドシンボルが含まれているのかを決定し、ライン86上の
PACKET信号は、各パケットの始まりにおいて、状態メト
リック値をクリアさせる。SMT88の内容は、バス52上の
4,5,6および７ビット入力コードシンボルを、内部SMTSY
Mバス92上の分岐メトリック論理回路90に対するスケー
ル処理された４ビット出力コードシンボルに変換するた
めに使用される。これらの変換は、より低いデータレー
トパケットに対してIB48に累積されたコードシンボルの
２倍化、４倍化および８倍化の必要な補償を含む。バス
52上の各コードシンボル入力は、SMT88に対する低次の
アドレスビットを提供し、このようなアドレスにおける
データは、バス92上をSMTSYM値として出力される。SMT8
8は、反復およびDBRの両方のモードで、４つのレートの
それぞれに対して、別のデータを記憶する。
各パケットに対して、VD50は、ヤマモト品質メトリッ
ク（YQM）を表している品質ビットの追跡を続ける。各
パケットサイズの最後のプロセスサイクルの最良状態
（定義によればゼロ）に対する品質ビットは、YQMレジ
スタ93に記憶され、後にオリジナルデータ送信レートを
決定する際に使用される。
シンボルエラーレート（SER）論理回路94は、SERROR
バス96上の各パケットに対してSERバイトを生成するた
めに、入力ｉおよびｊシンボル硬判定を、再符号化出力
データからのc0およびc1値と比較する。バス96上の値
は、255で飽和され、後にオリジナルデータ送信レート
を決定する際にも使用される。
SMT88は、ランダムアクセスメモリ（RAM）と、RAMへ
の書込みアドレスおよび書込みストローブをマルチプレ
クスするためのロード制御論理回路とから構成されてい
る。SYMBUFバス52上の７ビット入力シンボルは、SMTSYM
バス92における出力シンボルとなる、４ビットデータ値
に対するアドレスのLSBに対して使用される。psizeバス
98上のpsize値は、RAMアドレスの２つのMSBを形成し、I
B48により導入される累積合計を補償するために、異な
るパケットに対して異なる変換を選択することができ
る。
ビタビ復号器が動作するトレリスの分岐（図6A）は、
レート1/2コードに対して対（c0,c1）によって、レート
1/3畳込みコードに対して３つで１組のもの（c0,c1,c
2）によってラベル付けされる。したがって、任意のASC
動作の前に、レート1/2および1/3に対して、（c0,c1）
に対する２つの可能性ある値または３つの可能性ある値
（c0,c1,c2）のそれぞれに対する適当な分岐メトリック
がそれぞれ計算されなければならない。これらの分岐メ
トリックは、以下の方程式１にしたがって計算される。
例えば、各計算サイクルの間、分岐メトリック論理回路
90は、BMETRICバス100上に、新しいメトリック対Rijkを
発生させる。SMTSYMバス92上の入力シンボル（r2,r1,r
0）と、タイミング制御回路104からhypバス102上に送信
されたシンボル（c2,c1,c0）に対する仮定とからこれら
は計算される。
ここで、cxは、ターゲットACS状態に対するバス102上
のi,jおよびｋ仮定であり、rx3は、バス92上の各コード
シンボルの符号であり、（rx2,rx1,rx0）は、SMTSYMバ
ス92上の各シンボルメトリックの３つのLSBである。
単一のオリジナルデータビットを表している、バス92
上の３つのシンボルメトリックのそれぞれは、分岐メト
リック論理回路90の（示されていない）１組の入力ラッ
チにストローブされる。バス100上に４ビット分岐メト
リック対を提供するために、入力情報の２つ（または３
つ）のコードシンボルが、復号化レート1/2（または1/
3）に対して変換される。バス92上の第３のシンボル
は、DECRATEライン84が1/2の畳込みコード化レートを特
定した場合にはゼロにされる。バス100上の分岐メトリ
ック対は、加算比較選択（ACS）論理回路106に提供さ
れ、ここで、各ACS計算サイクルの間に、２つの分岐メ
トリックの１つが選択される。入力データについての各
仮定に対して、バス100上の４ビット分岐メトリックが
方程式１にしたがって計算される。４ビット分岐メトリ
ックは、仮定の補数に対しても発生される。この公式に
おいて、コードシンボルの符号が仮定に一致する場合、
コードシンボルの大きさは、Rijkメトリックに加算さ
れ、そうでなければ、メトリックにゼロが加算される。
レート1/2分岐メトリック値は、ゼロから14の範囲に予
測され、レート1/3分岐メトリックは、ゼロから15の範
囲に予測される。ACS論理分岐メトリック加算器は15で
飽和する。
SMT88から分岐メトリック論理回路90へのバス92上の
シンボルメトリックは、符号−大きさのフォーマットで
表現され、消去は、以下の典型的なルックアップテーブ
ルにしたがったシンボル値により決定される。
レート1/3に対する予測範囲の外側のシンボルメトリ
ックが加算器をオーバーフローさせる場合、バス100上
の分岐メトリックは15（11112）で飽和する。
ACS論理回路106は、エネーブルされている計算サイク
ル毎の間に、バス100上の入力分岐メトリックを処理す
る。ACS論理ブロック対108は、内部バス112上に判定ビ
ット対を、また別の内部バス114上に新しい状態メトリ
ック対を生成するために、バス100上の４ビット分岐メ
トリックと状態RAM110からの５ビット状態メトリックと
を処理する。ACS対108のそれぞれへ入力された最良の前
の状態のLSBである、バス112上の判定ビットは、８ビッ
ト出力ラッチ116にシフトされる。４つの判定対ごとか
らの８ビット判定バイトは、判定バス118上をチェーン
バック論理回路120へ出力される。
各パケットに対する最初の処理の間に、ゼロ状態に対
するメトリックはゼロにセットされ、他のすべてのメト
リックは、状態RAM110から読出された時に、それらの飽
和値に設定される。バス118上の判定とバス122上の最良
状態は、パケットモードで、各フレームの最初の８プロ
セスサイクルに対してゼロにされる。新しい状態メトリ
ック、前の状態メトリックの最小合計、およびリンク分
岐メトリックは、MSBからLSBまで現在の状態をシフトす
ることにより計算された位置で、状態RAM110に書き戻さ
れる。ゼロ仮定判定は、等しいメトリックに対して選択
される。状態ゼロに対する新しいメトリックは、各プロ
セスサイクルの始まりに最良状態ラッチ124に書込まれ
る。現在のプロセスサイクルの他のすべての新しい状態
メトリックは、ラッチ124中の現在の最良状態と比較さ
れ、より小さいメトリックが、ラッチ124中の現在の最
良状態メトリックと置換する。現在のプロセスサイクル
中に状態RAM110から読出される時に、前のプロセスサイ
クルからの最良状態メトリックは、各状態メトリックか
ら減算される。ACS論理回路106は、４つすべてのコード
シンボルパケットが処理されるまで、メトリックを累算
し正規化し続ける。
ヤマモト品質メトリック（YQM）すなわち“qbit"は、
各状態メトリックに付けられる。最初のIBプロセスサイ
クルの間に、最初の状態ゼロに対するYQMビットは、
「良い」すなわち真（０）に設定され、他のすべてのYQ
Mビットは、「悪い」すなわち偽（１）に設定される。
選択された前の状態メトリックに対するYQMビットが偽
であったか、またはACS計算中のメトリック差が、品質
しきい値レジスタ（図11のMUX216参照）中で特定される
予め定められた品質しきい値（QT）値より少ないか等し
いならば、ACS論理回路106により計算されたそれぞれ新
しい状態メトリックに対して、YQMビットは偽（１）に
設定される。
この発明の重要な要素は、復号化処理中に生成され、
３つのタイプの品質情報を含む、１組の「エラーメトリ
ック」である。いくつかのデータレート仮定（例えば、
9600,4800等）に対して、SVD20は、１以上の独立した品
質メトリック要素を生成する。これらは、巡回冗長検査
（CRC）の結果、シンボルエラーレート（SER）およびヤ
マモト品質メトリック（YQM）を含む。YQMは、ここでは
“qbit"としても表される。いくつかのエラーメトリッ
クは、低いデータレートでは省略される。CRCおよびSER
メトリックは、技術的によく知られている。YQMメトリ
ックは、上記に引用したヤマモト氏らの論文および図11
に関連した以下の論議を参照すると理解することができ
る。エラーメトリックは、上記に引用したバトラー氏の
特許出願に開示されている方法を使用して、最も可能性
があるオリジナル送信データレートを選択するために使
用される。
復号化シンボルデータは、各データレート仮定に対し
て生成され、OB54に記憶される。各仮定に対するフレー
ムデータは、３つの品質メトリック要素を含む。CRC要
素は、ここでは、図10に関連して以下に論じられる。SE
R要素は、ここでは、図９のSER140に関連して以下に論
じられる。図11は、YQMビットを生成するACS対108の一
部のブロック図を示している。
図6Bに戻ると、第１の２つの可能性ある0x状態メトリ
ックを決定するために、状態x0から状態0xへの分岐メト
リックは、x0状態メトリックに加算される。第２の可能
性ある0x状態メトリックは、状態x1からの分岐メトリッ
クをx1状態メトリック値に加算することにより見出ださ
れる。これらの２つの可能性ある値の最小のものは、新
しい0x状態メトリック値として割当てられる。このプロ
セスは、1x状態に対して、また、そのトレリス列におけ
る他のすべての状態に対して、反復される。YQMビット
は、２つの0x状態メトリック値間の差が、予め定められ
た品質しきい値（QT）より少ないか、または、予め定め
られたQTより少ない他の状態に続くかを示しているラベ
ルである。図11において、ACS0x0状態のLSBは、ライン2
10上に提供され、ACS0x1状態のYQMビットはライン212上
に提供される。QTしきい値グループ214は、複数の４ビ
ットバス上を、マルチプレクサMUX216に提供される。ps
izeバス218は、現在の送信データレート仮定に依存し
て、QTグループ214の一つを選択する。この発明の重要
な要素は、グループ214の品質しきい値（QT）のそれぞ
れが、プログラマブルであり、異なる動作モードに対し
て調節するために、独立的にまたはともに調整すること
ができることである。異なるレート仮定は、異なるQTを
有しているので、MUX216は、グループ214の別のQT要素
間をスイッチする。
図11で続けて説明すると、２つのACS状態メトリック
間の差は、計算されて、バス220上を４方向XORゲート22
2に提供される。ライン224上の判定ビットは、マルチプ
レクサMUX226中の２つのメトリックの最も可能性がある
ものを選択し、バス220上のMET0DIFをエネーブルするた
めの使用される。ライン228上のMUX226からの出力は、
バス210および212から選択された状態メトリックビット
を表している。出力ライン228は、ライン234上にYQMビ
ットを生成するために、ライン232上の比較器230からの
出力とオア処理される。比較器230は、（XORゲート222
で符号を調整した後に）グループ214から選択されたQT
を、バス220上の状態メトリック差と比較する。YQMビッ
ト234は、YQMレジスタ93に向けられる（図９）。
YQMビットは、ビタビトレリス（図6A）中の現在の状
態に対して、この方法で生成される。YQMの生成は、ビ
タビトレリスの任意の一つの状態中の「悪い」YQMビッ
トを、判定ツリーを介して前方へ伝播させる特性を有し
ている。YQMビット234は、２つの入ってくる状態メトリ
ックの差が選択されたQT値より大きいかまたは小さいか
を示すラベルである。この差がQT値より大きいならば、
YQMビットは、前の状態からのYQMビットに設定される。
差が選択されたQTより小さいならば、新しい状態のYQM
ビットは、「悪い」すなわち“1"に設定される。任意の
レート仮定の復号化動作の始まりにおいて、ゼロビタビ
トレリス状態が、「良い」YQMビット（“0"）にラベル
付けられ、他のすべてのトレリス状態が、「悪い」YQM
ビットにラベル付けられる。レート仮定の復号化手続の
最後において、フレームは、最後のゼロ状態に対するYQ
Mビットにしたがって、「良い」または「悪い」のいず
れかにラベル付けられ、これは、レジスタ93に記憶され
て、ACS論理回路106（図９）から出力される。各ボコー
ダフレームが８つのゼロ（00000000）のストリングで終
わるので、復号器は、フレームに対する正しい終了状態
がゼロ状態であることを知っている。
チェーンバック論理回路120は、それぞれ256判定ビッ
トである64ワードを有するパスメモリ126を含んでい
る。パスメモリ126は、４計算サイクル毎に、２度読出
されて、１度書込まれる。したがって、チェーンバック
論理回路120は、プロセスサイクル毎に、256ビットを、
単一のパスメモリワードに書込み、64のそのようなパス
メモリワードのそれぞれからビットを読出すことができ
る。チェーンバック論理回路120は、マルチプレクサ12
8、アドレス発生装置130および複数のデータラッチ132
を含んでいる。アドレス発生装置130は、書込まれるワ
ードのアドレスを決定し、プロセスサイクルの第１のチ
ェーンバック読出しは、前の書込みワードにおいて開始
する。
チェーンバックプロセスは、自己決定シーケンスでパ
スメモリ126に書込みそして読出すことにより実行され
る。読出しアドレスの８つのLSBは、バス118上の最も遅
い判定ワードに対するバス122上の最良状態で開始す
る。このビットアドレスは、（最良状態入力がゼロにさ
れるので）最後のワードに対して、（判定および最良状
態入力がそこでゼロにされるので）各ブロックサイクル
の最初の８ワードに対して、ゼロである。各ワード読出
しに対するビットアドレスで記憶された判定は、次の読
出しワード中のビットアドレスに対するLSBとして、読
出しアドレスにシフトされる。判定ワードへのビットア
ドレスを形成する読出しアドレスの８つのLSBは、MSB
（８番目のビットアドレス）をLSB位置へ移動させるた
めに、１ビットだけ回転される。この回転は、ACS対108
による判定の順番を補償する。アドレス発生装置130
は、パスメモリ126中の最も新しいものから最も古い判
定ワードへチェーンバックするために、各読出しの後
に、ワードアドレスをデクリメントする。63番目のの読
出し時の判定ビットは、内部ビットライン134上をデー
タラッチ132へ出力されるビット出力である。フルデー
タレートに対して192サイクル、半分のデータレートに
対して96サイクル、４分の１のデータレートに対して48
サイクル、８分の１のデータレートに対して24サイクル
を含んでいる、432プロセスサイクルを通して、各フレ
ームは処理される。
チェーンバック動作は、上記に説明した最良状態制御
を除いて、パケットおよび連続モードの両方で同じ機能
を実行する。（前のように）ライン134上の出力ビット
は、rdataライン56上でチェーンバック論理回路120から
出力される。
シンボルエラーレート（SER）論理回路94は、rdataラ
イン56上の出力データストリームを再符号化し、再発生
されたコードシンボルを、復号入力ライン34上でSVD20
に受信されたコードシンボルと比較する。SYMSTBライン
80上のストローブ信号は、バス92上を先入れ先出し（FI
FO）136に送られる各シンボルメトリックの符号ビットr
3をクロックし、これは、VD50中のパイプラインおよび
チェーンバック遅延を補償する。符号器138およびエラ
ーカウンタ140は、ライン56上を符号器138中の９ビット
シフトレジスタに送られる各ビットのクロック処理を行
う前に、各フレームの始まりにおいてリセットされる。
比較しないコードシンボルの数は、８ビットエラーカウ
ンタ140でカウントされ、このカウンタは255で飽和す
る。カウンタ140からの出力は、SERRORバス96でOB54に
供給され、ここで、シフトされて適当なレジスタにラッ
チされる。
タイミング制御論理回路104は、INBUFRDYライン66上
で信号を受信した時にVD50の動作を開始し、VD50の他の
要素間のタイミングを調整する。論理回路104は、SMT88
を通って分岐メトリック論理回路90およびSER論理回路9
4へ送られるデータをクロックするために、SYMSTBライ
ン80上に２つのストローブ信号（または、レート1/3に
対して３つ）を発生する。各計算サイクルの間に、VD50
は、ACS対108で、hypバス102上の一つの仮定に対する現
在のオリジナルデータビットシンボルを処理する。プロ
セスサイクルは、ACS状態毎に対する各ビットシンボル
を処理するために、128計算サイクルを含んでいる。こ
の実施例に対する畳込み符号器の束縛長は９であるの
で、（各トレリス列中の）オリジナルデータビットシン
ボル毎に対して、29-1＝256状態がある。タイミング制
御論理回路104中の状態シーケンスカウンタは、256状態
（計算サイクル当たり２）を通してカウントし、STATES
EQバス142上にカウントを提供する。タイミング制御論
理回路104中の他の要素は、hypバス102上に仮定を発生
させるために、状態レジスタの内容を符号化する。
（ａ）ACS処理および論理回路106をアイドル状態にし、
（ｂ）第１のプロセスサイクル中にACS対108への状態メ
トリック入力をゼロにし、（ｃ）最良状態が保存される
ように、各プロセスサイクルの終わりでフラグを立て、
そして（ｄ）計算サイクル毎に対して判定ラッチ116を
エネーブルするために、他の制御信号は、ACSSTATEバス
144上に提供される。
タイミング制御論理回路104は、パスメモリ126に対す
る読出しおよび書込みアドレスを決定し、これらをぞれ
ぞれアドレスバス146および148上へ提供する。論理回路
104中の（示されていない）11ビットカウントは、バス1
18上に各判定バイトに対する書込みアドレスを発生させ
るために、各書込みでインクリメントされる。バス118
上の判定バイトの32の書込みの一つは、プロセスサイク
ル中の４計算サイクル毎に生じる。読出しストローブを
発生させ、書込みストローブ間に２度アドレスをデクリ
メントする同じ論理回路により、バス146上の読出しア
ドレスの６つのMSBが発生される。バス146上の読出しア
ドレスのLSBをロードし、シフトし、ゼロにするために
必要な制御信号は、論理回路104内のタイミングから生
成される。同じタイミングは、チェーンバック論理回路
120およびSER論理回路94の動作を調整するためのRSTBラ
イン150上のRSTBストローブ信号も決定する。タイミン
グおよび制御論理回路104は、SER94内のエラーカウンタ
140をリセットしエネーブルするタイミング信号も発生
させる。
この発明の出力バッファ（OB） 図10は、出力バッファ（OB）54を図示している機能ブ
ロック図を示している。rdataバス56上の復号化データ
は、変換装置論理回路152でバイトに変換されて、バッ
ファ154に記憶される。変換装置152は、通常の方法で、
パケットCRCコードもチェックする。パケットおよびパ
ケットに対する状態バイトは、INTDライン156上をマイ
クロプロセッサインターフェース58に送られる割込みの
発行で始まる約10ミリ秒に対して、DECDATAバス60でマ
イクロプロセッサインターフェース58に利用可能であ
る。パケットに対するCRCチェックの結果は、（示され
ていない）状態レジスタに記憶される。パケットサイズ
に依存して、変換装置152により使用されるCRC多項式は
以下のようにパケットサイズに依存する。
使用されるCRCは、ｇ（ｘ）＝ｐ（ｘ）＊（ｘ＋１）
の形態で、既知の良好な基本多項式であり、2118（8
916）および53618（AF116）がｐ（ｘ）に対して使用さ
れる。CRCチェック処理に対して使用される変換装置152
内の論理回路は、技術的によく知られており、XORゲー
トを介して累積されるタップ出力を有し、CRC多項式に
したがってタップされているシフトレジスタから構成さ
れている。
パケットモードで４度、または連続モードで１度、フ
レームが処理された、４つすべてのレートに対するデー
タが、OB54に書込まれた時、ライン156上の割込みは、
真（１）に設定される。SVD20は、実際のデータレート
およびパケットサイズに関係なく、各パケットモードフ
レームに対して同じ432プロセスサイクルシーケンスを
通してシーケンス処理を行う。したがって、ライン156
上の割込みは、ライン64上の入力コードシンボルストロ
ーブに関して固定された遅延時間で発生する（図７）。
連続モードでは、固定遅延時間は、実際のパケットサイ
ズに依存する。ライン156上のINTD割込みは、７内部CHI
PX8クロックサイクル後に、自動的にリセットされる。
（示されていない）マイクロプロセッサは、出力データ
を読出さなければならない時に、これを示すために、こ
の割込み信号またはフレームタイミングを使用すること
ができる。バッファ154は、パケットのフルセット用の
十分な記憶空間を含んでおり、これにより、マイクロプ
ロセッサインターフェース58を介して読出される出力デ
ータに対して、約10ミリ秒の少ない処理時間のフレーム
時間を許容する（図５）。送信符号器がゼロ状態にプリ
セットされフラッシュされていると仮定して、SVD20は
バスモードで動作するので、各パケットの最後の８ビッ
トは、パケットモードではゼロである。バッファ154内
の（示されていない）DECDATAレジスタは、各読出しの
後に、バッファ154からの次のバイトで自動的に更新さ
れる。次のバイトに対するマイクロプロセッサの待ち時
間を最小にするために、データはプリフェッチされる
が、プリフェッチは、少なくとも４内部CHIPX8クロック
サイクルを必要とする。４内部CHIPX8クロックサイクル
毎に一度より早く、マイクロプロセッサがOB54を読出す
ことができるならば、マイクロプロセッサは、出力ワー
ドが２度読出されないないことを確実にするために、BY
TERDYバス158上のBYTERDY信号をテストしなければなら
ない。出力データに含まれている品質情報（「エラーメ
トリック」）は、上記に引用したバトラー氏らの特許出
願の方法にしたがって、OB54中で利用可能な４つのもの
から最良のパケットを選択するために、マイクロプロセ
ッサにより使用することができる。
変換装置152は、８プロセスサイクル毎にバッファ154
に対してデータバイトを供給する。次のプロセスサイク
ルの始まりにおいて、データは、内部バス160を介して
バッファ154に転送される。各データビットがライン56
上で受信される時、変換装置152内の（示されていな
い）CRC発生装置に記録される。このCRC発生装置は、各
パケットの始まりにおいて、すべて１にリセットされ
る。96および192ビットパケットの終わりにおいて、CRC
の残りがチェックされ、残りがすべてゼロであれば、
（示されていない）STATUSレジスタのCRCビットがセッ
トされる。INTDライン156上の割込みが発行される前で
各読出しの後に、読出しデータは、プリフェッチされ
る。INTD割込みがライン156上に発行される時、読出し
アドレスポインタは、アドレスゼロに設定される。ライ
ン158上のBYTERDY信号は、各読出しの後にゼロに設定さ
れ、新しいデータバイトがバッファ154内の（示されて
いない）DECDATAレジスタにラッチされるまで保持され
る。OB54は、適当な機能に対する自己テストを許容する
ためにテスト論理回路も含んでいる。
この発明の制御装置およびプロセッサインターフェース
要素 図５を参照すると、制御装置62は、SVD20に対してタ
イミングおよび制御ストローブを提供する。SVD20は、
内部CHIPX8クロックレートで動き、制御装置62は、この
内部クロックレートに基づいて、一連のストローブおよ
びエネーブル信号を提供する。これらの制御信号は、テ
スト目的用のリセットにより初期化することができる
が、通常の動作では、バス68上のDECMODE信号に応答す
る固定された１組の動作を通してシーケンス処理し、そ
してアイドル状態になる。制御信号シーケンスは、ライ
ン70上の各復号器同期ストローブの後に、再度始まる
（図７）。有効チェーンバックデータを示しているチェ
ーン有効信号は、ライン150上のRSTBストローブをエネ
ーブルするように動作し、これは、OB54へのデータ転送
を初期化する。制御装置62およびマイクロプロセッサイ
ンターフェース58は、適切な動作に必要な、ピン制御回
路およびリセットレジスタを含んでいるマイクロプロセ
ッサ制御レジスタを含んでいる。特別な自己テスト論理
回路もこれらの２つの要素に含まれている。
SVD20の上記に説明された要素のそれぞれに対する内
部モジュールの実際の構成は、技術的に知られている任
意の有用な方法で実施することができるが、単一のモノ
リシック集積回路チップで実施することが好ましい。
この説明の教示、例、および実施例は、所望の目的を
達成するためにシリアル処理を仮定したが、送信システ
ムにあるデータレートと同じ多くの出力を提供するよう
に同時に動作する多重パラレル復号器で、復号器論理回
路を繰返し使用することができることは当業者に明白で
ある。
この発明は、例えば、システムが考慮する要求と同じ
だけ多くのデータレートに対して、周期的な冗長性コー
ド化を使用することにより、変更することができる。
明らかに、本発明の他の実施例および変形は、これら
の技術の観点により当業者とって容易に成し得るもので
ある。したがって、この発明は、上記の明細書および添
付した図面と関連して見た時のこのような実施例および
変形をすべて含んでいる以下の請求の範囲によってのみ
制限される。
フロントページの続き (72)発明者 ゼハビ、エフレイム アメリカ合衆国、カリフォルニア州 92014、デル・マー、レキュエルド 14170 (72)発明者 ウルフ、ジャック・キール アメリカ合衆国、カリフォルニア州 92037、ラ・ジョラ、プレストウィッ ク・ドライブ 8529 (56)参考文献 特開 平６−284017（ＪＰ，Ａ) 欧州特許720797（ＥＰ，Ｂ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 13/00 H04J 13/00 H04L 1/00 H04L 25/00

Claims (48)

    (57)【特許請求の範囲】
  1. 【請求項１】入力バッファ、畳込み復号器、および出力
    バッファを含む復号器装置を使用して実行可能であり、
    ２つ以上の予め定められたオリジナルビットデータレー
    トの１つであるデータレートRiを有するオリジナルビッ
    トデータを表しているコードシンボルデータの送信に応
    答して復号化ビットデータを供給する方法において、 前記コードシンボルデータの各連続フレーム間の遷移を
    予め定められた状態にして、予め定められた持続時間の
    フレーム中で前記コードシンボルデータを送信し、 前記コードシンボルデータの前記送信の連続部分を受信
    して前記入力バッファに記憶し、 各パケットPiが２つ以上のパスの各パス間で復号化され
    るように、前記畳込み復号器において前記連続部分の任
    意の部分を前記２つ以上のパスで復号化して、復号化ビ
    ットデータの２つ以上のパケット｛Pi｝を得て、 前記２つ以上のパケットを前記出力バッファに記憶する
    ステップを含み、 各パケットPiは、前記データレートRiを有するオリジナ
    ルビットデータに対応する復号化ビットデータIiと、前
    記任意の部分中のシンボルエラー状態と前記復号化ビッ
    トデータ中のデータエラー状態とを表している品質メト
    リックデータQiとを含み、 前記復号化ビットデータの前記各フレーム中のデータエ
    ラー状態を表している前記品質メトリックデータQiは、
    予め定められた品質しきい値（QT）と、前記復号化ビッ
    トデータの連続フレーム間の前記各遷移において前記予
    め定められた状態を復号化する確率の尺度との間の比較
    結果を表している品質メトリック（QM）を含んでいる方
    法。
  2. 【請求項２】入力バッファ、畳込み復号器、および出力
    バッファを含む復号器装置を使用して実行可能であり、
    ２つ以上の予め定められたオリジナルビットデータレー
    トの１つであるデータレートRiを有するオリジナルビッ
    トデータを表しているコードシンボルデータの送信に応
    答して復号化ビットデータを供給する方法において、 前記コードシンボルデータの各連続フレーム間の遷移を
    予め定められた状態にして、予め定められた持続時間の
    フレーム中で前記コードシンボルデータを送信し、 前記コードシンボルデータの前記送信の連続部分を受信
    して前記入力バッファに記憶し、 各パケットPiが２つ以上のパスの各パス間で復号化され
    るように、前記畳込み復号器において前記連続部分の任
    意の部分を前記２つ以上のパスで復号化して、復号化ビ
    ットデータの２つ以上のパケット｛Pi｝を得て、 前記２つ以上のパケットを前記出力バッファに記憶する
    ステップを含み、 各パケットPiは、前記データレートRiを有するオリジナ
    ルビットデータに対応する復号化ビットデータIiと、前
    記任意の部分中のシンボルエラー状態と前記復号化ビッ
    トデータ中のデータエラー状態とを表している品質メト
    リックデータQiとを含み、 前記オリジナルビットデータを表す前記コードシンボル
    データは、符号化アルゴリズムにしたがって符号化され
    ており、 前記方法はさらに、 前記符号化アルゴリズムにしたがって、前記２つ以上の
    復号化ビットデータパケット｛Pi｝のそれぞれを再符号
    化して、ローカルコードシンボルデータのパケット
    （Li）を生成し、 前記コードシンボルデータを、前記２つ以上のローカル
    コードシンボルデータパケット｛Li｝のそれぞれと比較
    して、それらの間の差の数の品質尺度（Qi）を生成し、 ２つ以上の品質尺度｛Qi｝を前記出力データバッファに
    記憶するステップを含む方法。
  3. 【請求項３】入力バッファ、畳込み復号器、および出力
    バッファを含む復号器装置を使用して実行可能であり、
    ２つ以上の予め定められたオリジナルビットデータレー
    トの１つであるデータレートRiを有するオリジナルビッ
    トデータを表しているコードシンボルデータの送信に応
    答して復号化ビットデータを供給する方法において、 前記コードシンボルデータの各連続フレーム間の遷移を
    予め定められた状態にして、予め定められた持続時間の
    フレーム中で前記コードシンボルデータを送信し、 前記コードシンボルデータの前記送信の連続部分を受信
    して前記入力バッファに記憶し、 各パケットPiが２つ以上のパスの各パス間で復号化され
    るように、前記畳込み復号器において前記連続部分の任
    意の部分を前記２つ以上のパスで復号化して、復号化ビ
    ットデータの２つ以上のパケット｛Pi｝を得て、 前記２つ以上のパケットを前記出力バッファに記憶する
    ステップを含み、 各パケットPiは、前記データレートRiを有するオリジナ
    ルビットデータに対応する復号化ビットデータIiと、前
    記任意の部分中のシンボルエラー状態と前記復号化ビッ
    トデータ中のデータエラー状態とを表している品質メト
    リックデータQiとを含み、 第１のビットデータレートを有するデータのフレームが
    符号化ビットデータのパケットを含み、各パケットが巡
    回冗長検査ビットを含み、 前記方法は、 前記巡回冗長検査ビットを使用して、前記パケットのビ
    ットデータに対するエラーレートを決定し、 前記エラーレートを示している品質尺度（Qi）を生成
    し、 ２つ以上の品質尺度｛Qi｝を前記出力バッファに記憶す
    る付加的な順序付けられていないステップを含む方法。
  4. 【請求項４】第１の複数の予め定められたオリジナルビ
    ットデータレート｛Ri｝の１つで供給されるオリジナル
    ビットデータが符号化されてコードシンボルデータが供
    給され、前記オリジナルビットレートが予め定められた
    最大データレートよりも小さい時に前記コードシンボル
    データは前記コードシンボルデータの第１のバージョン
    および（Ni−１）回反復バージョンを有するフレーム中
    に供給され、前記オリジナルビットレートが前記予め定
    められた最大データレートである時に前記フレームは前
    記コードシンボルデータの第１のバージョンを有する通
    信システム中においてコードシンボルデータを復号化す
    る方法において、 （ａ）コードシンボルデータを受信して、入力データバ
    ッファに記憶し、 （ｂ）前記コードシンボルデータを２つ以上のパスで復
    号化して、２つ以上の前記第１の複数の予め定められた
    オリジナルビットデータレート｛Ri｝のそれぞれに対応
    する復号化ビットデータのパケット（Pi）を各パスで生
    成し、 （ｃ）前記２つ以上の復号化ビットデータパケット
    ｛Pi｝を出力データバッファに記憶し、 （ｄ）第１の符号化アルゴリズムにしたがって前記２つ
    以上の復号化ビットデータパケット｛Pi｝のそれぞれを
    再符号化して、ローカルコードシンボルデータのパケッ
    ト（Li）を生成し、 （ｅ）前記コードシンボルデータを、前記２つ以上のロ
    ーカルコードシンボルデータパケット｛Li｝のそれぞれ
    と比較して、それらの間の差の数の品質尺度（Qi）を生
    成し、 （ｆ）前記２つ以上の品質尺度｛Qi｝のそれぞれを前記
    出力データバッファに記憶するステップを含む方法。
  5. 【請求項５】前記復号化ステップ（ｂ）は、 （b.1）第２の符号化アルゴリズムにしたがって、１つ
    以上のシンボルメトリック値を前記コードシンボルデー
    タのそれぞれに割当て、 （b.2）前記シンボルメトリック値の選択されたものに
    したがって、前記コードシンボルデータのそれぞれに対
    応するオリジナルデータビット遷移確率を表している分
    岐メトリック値を割当て、 （b.3）先行する最も可能性がある前記状態メトリック
    値とそれからの前記分岐メトリック値との合計にしたが
    って、前記コードシンボルデータに対応するオリジナル
    データビット遷移確率を表している状態メトリック値を
    割当て、 （b.4）前記状態メトリック値をパスメモリに記憶し、 （b.5）前記パスメモリ中の前記各コードシンボルに対
    応する最も可能性がある前記状態メトリック値に先行す
    る判定パスチェーンに対応する最も可能性がある前記状
    態メトリック値にしたがって、前記各オリジナルデータ
    ビットに対して最も可能性ある値を選択するステップを
    含む請求項４記載の方法。
  6. 【請求項６】前記コードシンボルデータの第１のバージ
    ョンおよび前記コードシンボルデータの（Ni−１）回反
    復バージョンのいくつかが削除されて、前記入力バッフ
    ァに対して前記コードシンボルデータの残りの１つのバ
    ージョンを含む前記コードシンボルデータが供給される
    請求項４記載の方法。
  7. 【請求項７】前記コードシンボルデータの第１のバージ
    ョンおよび前記コードシンボルデータの（Ni−１）回反
    復バージョンのいくつかが削除されて、前記入力バッフ
    ァに対して前記コードシンボルデータの残りの１つのバ
    ージョンを含む前記コードシンボルデータが供給される
    請求項５記載の方法。
  8. 【請求項８】第１の複数の予め定められたオリジナルビ
    ットデータレート｛Ri｝の１つで供給されるオリジナル
    ビットデータが符号化されてコードシンボルデータが供
    給され、前記オリジナルビットレートが予め定められた
    最大データレートよりも小さい時に前記コードシンボル
    データは前記コードシンボルデータの第１のバージョン
    および（Ni−１）回反復バージョンを有するフレーム中
    に供給され、前記オリジナルビットレートが前記予め定
    められた最大データレートである時に前記フレームは前
    記コードシンボルデータの第１のバージョンを有し、多
    重レート復号器が前記コードシンボルデータの前記第１
    のバージョンに対応する復号化ビットデータを出力に生
    成する通信システム中における多重レート復号器におい
    て、 前記コードシンボルデータを受入れて記憶する入力バッ
    ファ手段と、 前記入力バッファ手段に結合され、前記コードシンボル
    データに応答して、前記コードシンボルデータを２つ以
    上のパスで復号化して、２つ以上の前記予め定められた
    オリジナルビットデータレート｛Ri｝のそれぞれに対応
    する前記復号化ビットデータのパケット（Pi）を各パス
    で生成する復号器手段と、 前記復号器手段に結合され、前記復号化ビットデータの
    前記２つ以上のパケット｛Pi｝を記憶する出力バッファ
    手段と、 ２つ以上の前記予め定められたオリジナルビットデータ
    レート｛Ri｝のそれぞれに対して、前記コードシンボル
    データの第１のバージョンに対応する１組の前記コード
    シンボルデータ（Si）を選択し、前記１組の前記コード
    シンボルデータ（Si）を前記復号器手段に転送する、前
    記入力バッファ手段中のシンボル転送手段と、 前記復号化ビットデータパケット（Pi）のそれぞれに対
    する品質尺度（Qi）を生成する、前記復号器手段中の品
    質メトリック手段とを具備し、 前記品質尺度（Qi）は前記各復号化ビットデータパケッ
    ト（Pi）に関係するコードシンボルデータエラーの数を
    表しており、 前記復号器手段が、 第２の符号化アルゴリズムにしたがって、シンボルメト
    リック値を前記コードシンボルのそれぞれに割当てるシ
    ンボルメトリック手段と、 前記シンボルメトリック手段に結合され、対応する前記
    シンボルメトリック値に応答して、前記入力バッファ手
    段からの前記各コードシンボルデータに対応するオリジ
    ナルデータビット遷移に対する重み付けられた確率を表
    している分岐メトリック値対を生成する分岐メトリック
    計算手段と、 前記分岐メトリック計算手段に結合され、対応する前記
    分岐メトリック値に応答して、前記入力バッファ手段か
    らの前記各コードシンボルデータに対応する可能性ある
    オリジナルデータビット遷移のそれぞれに対する状態メ
    トリック判定値を生成して記憶する判定パス手段と、 前記判定パス手段に結合され、前記オリジナルデータビ
    ット遷移のそれぞれに対して最も可能性ある判定パスを
    選択し、対応する前記復号化ビットデータを生成するパ
    スチェーンバック手段とを備える多重レート復号器。
  9. 【請求項９】第１の複数の予め定められたオリジナルビ
    ットデータレート｛Ri｝の１つで供給されるオリジナル
    ビットデータが符号化されてコードシンボルデータが供
    給され、前記オリジナルビットレートが予め定められた
    最大データレートよりも小さい時に前記コードシンボル
    データは前記コードシンボルデータの第１のバージョン
    および（Ni−１）回反復バージョンを有するフレーム中
    に供給され、前記オリジナルビットレートが前記予め定
    められた最大データレートである時に前記フレームは前
    記コードシンボルデータの第１のバージョンを有し、多
    重レート復号器が前記コードシンボルデータの前記第１
    のバージョンに対応する復号化ビットデータを出力に生
    成する通信システム中における多重レート復号器におい
    て、 前記コードシンボルデータを受入れて記憶する入力バッ
    ファ手段と、 前記入力バッファ手段に結合され、前記コードシンボル
    データに応答して、前記コードシンボルデータを２つ以
    上のパスで復号化して、２つ以上の前記予め定められた
    オリジナルビットデータレート｛Ri｝のそれぞれに対応
    する前記復号化ビットデータのパケット（Pi）を各パス
    で生成する復号器手段と、 前記復号器手段に結合され、前記復号化ビットデータの
    前記２つ以上のパケット｛Pi｝を記憶する出力バッファ
    手段と、 ２つ以上の前記予め定められたオリジナルビットデータ
    レート｛Ri｝のそれぞれに対して、前記コードシンボル
    データの第１のバージョンに対応する１組の前記コード
    シンボルデータ（Si）を選択し、前記１組の前記コード
    シンボルデータ（Si）を前記復号器手段に転送する、前
    記入力バッファ手段中のシンボル転送手段と、 前記復号化ビットデータパケット（Pi）のそれぞれに対
    する品質尺度（Qi）を生成する、前記復号器手段中の品
    質メトリック手段とを具備し、 実質的に単一のモノリシック集積回路に組み込まれ、 前記品質尺度（Qi）は前記各復号化ビットデータパケッ
    ト（Pi）に関係するコードシンボルデータエラーの数を
    表している多重レート復号器。
  10. 【請求項１０】コードシンボルデータが第１の複数の予
    め定められたオリジナルビットデータレート｛Ri｝の１
    つと等価なレートで送信され、前記オリジナルビットレ
    ートが予め定められた最大値である時に前記コードシン
    ボルデータは第１の符号化アルゴリズムにしたがった前
    記オリジナルビットデータの表現を含み、前記オリジナ
    ルビットレートが予め定められた最大データレートより
    も小さい時にNiおよびｉがゼロでない正の整数であると
    して前記コードシンボルデータはコードシンボルデータ
    の第１のバージョンおよび（Ni−１）回反復バージョン
    を表している、出力に復号化ビットデータを生成するた
    めに入力で受信されたコードシンボルデータを復号化す
    る多重レート復号器において、 前記入力に結合され、前記コードシンボルデータを受入
    れて記憶する入力バッファ手段と、 前記入力バッファ手段に結合され、前記コードシンボル
    データに応答して、前記コードシンボルデータを２つ以
    上のパスで復号化して、２つ以上の前記予め定められた
    オリジナルビットデータレート｛Ri｝のそれぞれに対応
    する前記復号化ビットデータのパケット（Pi）を各パス
    で生成する復号器手段と、 前記出力と前記復号器手段に結合され、２つ以上の前記
    復号化ビットデータのパケット｛Pi｝を記憶する出力バ
    ッファ手段と、 前記入力バッファ手段に結合され、異なる前記第１の符
    号化アルゴリズムにそれぞれ対応している複数の復号化
    モードの１つを選択する第１の選択手段と、 前記入力バッファ手段に結合され、連続的およびフレー
    ム化されたオリジナルビットデータに対応する前記複数
    の復号化モードの１つを選択する第２の選択手段とを具
    備する多重レート復号器。
  11. 【請求項１１】２つ以上の前記予め定められたオリジナ
    ルビットデータレート｛Ri｝のそれぞれに対する前記コ
    ードシンボルデータの第１のバージョンに対応する１組
    の前記コードシンボルデータ（Si）を選択し、前記復号
    器手段に対して前記１組のコードシンボルデータ（Si）
    を転送する、前記入力バッファ手段中のシンボル転送手
    段をさらに具備する請求項10記載の多重レート復号器。
  12. 【請求項１２】前記オリジナルビットレートが予め定め
    られた最大データレートよりも小さい時に前記入力バッ
    ファに供給される前記コードシンボルデータは前記コー
    ドシンボルデータの第１のバージョンおよび（Ni−１）
    回反復バージョンを含む請求項11記載の多重レート復号
    器。
  13. 【請求項１３】前記コードシンボルデータの第１のバー
    ジョンおよび前記コードシンボルデータの（Ni−１）回
    反復バージョンのいくつかが削除されて、前記入力バッ
    ファに対して前記コードシンボルデータの残りの１つの
    バージョンを含む前記コードシンボルデータが供給され
    る請求項11記載の多重レート復号器。
  14. 【請求項１４】前記復号化ビットデータパケット（Pi）
    のそれぞれに対する品質尺度（Qi）を生成する、前記復
    号器手段中の品質メトリック手段をさらに具備し、前記
    品質尺度（Qi）が、前記各復号化ビットデータパケット
    （Pi）に関係するコードシンボルデータエラーの数を表
    している請求項11記載の多重レート復号器。
  15. 【請求項１５】前記品質メトリック手段が、 前記第１の符号化アルゴリズムにしたがって、前記２つ
    以上の復号化ビットデータパケット｛Pi｝のそれぞれを
    再符号化して、ローカルコードシンボルデータのパケッ
    ト（Li）を生成するデータ再符号器手段と、 前記データ再符号器手段に結合され、前記１組のコード
    シンボルデータ（Si）のそれぞれを、前記ローカルコー
    ドシンボルデータパケット（Li）のそれぞれと比較し、
    それらの間の差の数をカウントする比較手段とを備える
    請求項14記載の多重レート復号器。
  16. 【請求項１６】前記オリジナルビットレートが予め定め
    られた最大データレートよりも小さい時に、前記入力バ
    ッファへ供給される前記コードシンボルデータは前記コ
    ードシンボルデータの第１のバージョンおよび（Ni−
    １）回反復バージョンを含む請求項14記載の多重レート
    復号器。
  17. 【請求項１７】前記コードシンボルデータの第１のバー
    ジョンおよび前記コードシンボルデータの（Ni−１）回
    反復バージョンのいくつかが削除されて、前記入力バッ
    ファに対して前記コードシンボルデータの残りの１つの
    バージョンを含む前記コードシンボルデータが供給され
    る請求項14記載の多重レート復号器。
  18. 【請求項１８】前記復号器手段が、 第２の符号化アルゴリズムにしたがって、シンボルメト
    リック値を前記コードシンボルのそれぞれに割当てるシ
    ンボルメトリック手段と、 前記シンボルメトリック手段に結合され、対応する前記
    シンボルメトリック値に応答して、前記入力バッファ手
    段からの前記各コードシンボルデータに対応するオリジ
    ナルデータビット遷移に対する重み付けられた確率を表
    している分岐メトリック値対を生成する分岐メトリック
    計算手段と、 前記分岐メトリック計算手段に結合され、対応する前記
    分岐メトリック値に応答して、前記入力バッファ手段か
    らの前記各コードシンボルデータに対応する可能性ある
    オリジナルデータビット遷移のそれぞれに対する状態メ
    トリック判定値を生成して記憶する判定パス手段と、 前記判定パス手段に結合され、前記オリジナルデータビ
    ット遷移のそれぞれに対して最も可能性ある判定パスを
    選択し、対応する前記復号化ビットデータを生成するパ
    スチェーンバック手段とを備える請求項15記載の多重レ
    ート復号器。
  19. 【請求項１９】前記オリジナルビットレートが予め定め
    られた最大データレートよりも小さい時に、前記入力バ
    ッファへ供給される前記コードシンボルデータは前記コ
    ードシンボルデータの第１のバージョンおよび（Ni−
    １）回反復バージョンを含む請求項15記載の多重レート
    復号器。
  20. 【請求項２０】前記コードシンボルデータの第１のバー
    ジョンおよび前記コードシンボルデータの（Ni−１）回
    反復バージョンのいくつかが削除されて、前記入力バッ
    ファに対して前記コードシンボルデータの残りの１つの
    バージョンを含む前記コードシンボルデータが供給され
    る請求項15記載の多重レート復号器。
  21. 【請求項２１】実質的に単一のモノリシック集積回路に
    組み込まれる請求項18記載の多重レート復号器。
  22. 【請求項２２】前記オリジナルビットレートが予め定め
    られた最大データレートよりも小さい時に、前記入力バ
    ッファへ供給される前記コードシンボルデータは前記コ
    ードシンボルデータの第１のバージョンおよび（Ni−
    １）回反復バージョンを含む請求項18記載の多重レート
    復号器。
  23. 【請求項２３】前記コードシンボルデータの第１のバー
    ジョンおよび前記コードシンボルデータの（Ni−１）回
    反復バージョンのいくつかが削除されて、前記入力バッ
    ファに対して前記コードシンボルデータの残りの１つの
    バージョンを含む前記コードシンボルデータが供給され
    る請求項10記載の多重レート復号器。
  24. 【請求項２４】前記コードシンボルデータの第１のバー
    ジョンおよび前記コードシンボルデータの（Ni−１）回
    反復バージョンのいくつかが削除されて、前記入力バッ
    ファに対して前記コードシンボルデータの残りの１つの
    バージョンを含む前記コードシンボルデータが供給され
    る請求項18記載の多重レート復号器。
  25. 【請求項２５】前記オリジナルビットレートが予め定め
    られた最大データレートよりも小さい時に、前記入力バ
    ッファへ供給される前記コードシンボルデータは前記コ
    ードシンボルデータの第１のバージョンおよび（Ni−
    １）回反復バージョンを含む請求項21記載の多重レート
    復号器。
  26. 【請求項２６】前記コードシンボルデータの第１のバー
    ジョンおよび前記コードシンボルデータの（Ni−１）回
    反復バージョンのいくつかが削除されて、前記入力バッ
    ファに対して前記コードシンボルデータの残りの１つの
    バージョンを含む前記コードシンボルデータが供給され
    る請求項21記載の多重レート復号器。
  27. 【請求項２７】前記復号化ビットデータパケット（Pi）
    のそれぞれに対する品質尺度（Qi）を生成する、前記復
    号器手段中の品質メトリック手段をさらに具備し、前記
    品質尺度（Qi）が、前記各復号化ビットデータパケット
    （Pi）に関係するコードシンボルデータエラーの数を表
    している請求項10記載の多重レート復号器。
  28. 【請求項２８】前記品質メトリック手段が、 前記第１の符号化アルゴリズムにしたがって、前記２つ
    以上の復号化ビットデータパケット｛Pi｝のそれぞれを
    再符号化して、ローカルコードシンボルデータのパケッ
    ト（Li）を生成するデータ再符号器手段と、 前記データ再符号器手段に結合され、前記１組のコード
    シンボルデータ（Si）のそれぞれを、前記ローカルコー
    ドシンボルデータパケット（Li）のそれぞれと比較し、
    それらの間の差の数をカウントする比較手段とを備える
    請求項27記載の多重レート復号器。
  29. 【請求項２９】前記オリジナルビットレートが予め定め
    られた最大データレートよりも小さい時に、前記入力バ
    ッファへ供給される前記コードシンボルデータは前記コ
    ードシンボルデータの第１のバージョンおよび（Ni−
    １）回反復バージョンを含む請求項27記載の多重レート
    復号器。
  30. 【請求項３０】前記コードシンボルデータの第１のバー
    ジョンおよび前記コードシンボルデータの（Ni−１）回
    反復バージョンのいくつかが削除されて、前記入力バッ
    ファに対して前記コードシンボルデータの残りの１つの
    バージョンを含む前記コードシンボルデータが供給され
    る請求項27記載の多重レート復号器。
  31. 【請求項３１】前記オリジナルビットレートが予め定め
    られた最大データレートよりも小さい時に、前記入力バ
    ッファへ供給される前記コードシンボルデータは前記コ
    ードシンボルデータの第１のバージョンおよび（Ni−
    １）回反復バージョンを含む請求項28記載の多重レート
    復号器。
  32. 【請求項３２】前記コードシンボルデータの第１のバー
    ジョンおよび前記コードシンボルデータの（Ni−１）回
    反復バージョンのいくつかが削除されて、前記入力バッ
    ファに対して前記コードシンボルデータの残りの１つの
    バージョンを含む前記コードシンボルデータが供給され
    る請求項28記載の多重レート復号器。
  33. 【請求項３３】前記復号器手段が、 第２の符号化アルゴリズムにしたがって、シンボルメト
    リック値を前記コードシンボルのそれぞれに割当てるシ
    ンボルメトリック手段と、 前記シンボルメトリック手段に結合され、対応する前記
    シンボルメトリック値に応答して、前記入力バッファ手
    段からの前記各コードシンボルデータに対応するオリジ
    ナルデータビット遷移に対する重み付けられた確率を表
    している分岐メトリック値対を生成する分岐メトリック
    計算手段と、 前記分岐メトリック計算手段に結合され、対応する前記
    分岐メトリック値に応答して、前記入力バッファ手段か
    らの前記各コードシンボルデータに対応する可能性ある
    オリジナルデータビット遷移のそれぞれに対する状態メ
    トリック判定値を生成して記憶する判定パス手段と、 前記判定パス手段に結合され、前記オリジナルデータビ
    ット遷移のそれぞれに対して最も可能性ある判定パスを
    選択し、対応する前記復号化ビットデータを生成するパ
    スチェーンバック手段とを備える請求項10記載の多重レ
    ート復号器。
  34. 【請求項３４】実質的に単一のモノリシック集積回路に
    組み込まれる請求項10記載の多重レート復号器。
  35. 【請求項３５】前記オリジナルビットレートが予め定め
    られた最大データレートよりも小さい時に、前記入力バ
    ッファへ供給される前記コードシンボルデータは前記コ
    ードシンボルデータの第１のバージョンおよび（Ni−
    １）回反復バージョンを含む請求項10記載の多重レート
    復号器。
  36. 【請求項３６】第１の複数の予め定められたオリジナル
    ビットデータレート｛Ri｝の１つで供給されるオリジナ
    ルビットデータが符号化されてコードシンボルデータが
    供給され、前記オリジナルビットレートが予め定められ
    た最大データレートよりも小さい時に前記コードシンボ
    ルデータが前記コードシンボルデータの第１のバージョ
    ンおよび（Ni−１）回反復バージョンを有するフレーム
    中に供給され、前記オリジナルビットレートが前記予め
    定められた最大データレートである時に前記フレームは
    前記コードシンボルデータの第１のバージョンを有し、
    多重レート復号器が前記コードシンボルデータの前記第
    １のバージョンに対応する復号化ビットデータを出力に
    生成する通信システム中における多重レート復号器にお
    いて、 前記コードシンボルデータを受入れて記憶する入力バッ
    ファ手段と、 前記入力バッファ手段に結合され、前記コードシンボル
    データに応答して、前記コードシンボルデータを２つ以
    上のパスで復号化して、２つ以上の前記予め定められた
    オリジナルビットデータレート｛Ri｝のそれぞれに対応
    する前記復号化ビットデータのパケット（Pi）を各パス
    で生成する復号器手段と、 前記復号器手段に結合され、前記復号化ビットデータの
    前記２つ以上のパケット｛Pi｝を記憶する出力バッファ
    手段と、 ２つ以上の前記予め定められたオリジナルビットデータ
    レート｛Ri｝のそれぞれに対して、前記コードシンボル
    データの第１のバージョンに対応する１組の前記コード
    シンボルデータ（Si）を選択し、前記１組の前記コード
    シンボルデータ（Si）を前記復号器手段に転送する、前
    記入力バッファ手段中のシンボル転送手段と、 前記復号化ビットデータパケット（Pi）のそれぞれに対
    する品質尺度（Qi）を生成する、前記復号器手段中の品
    質メトリック手段とを具備し、 前記品質尺度（Qi）は前記各復号化ビットデータパケッ
    ト（Pi）に関係するコードシンボルデータエラーの数を
    表しており、 前記品質メトリック手段が、 前記第１の符号化アルゴリズムにしたがって、前記２つ
    以上の復号化ビットデータパケット｛Pi｝のそれぞれを
    再符号化して、ローカルコードシンボルデータのパケッ
    ト（Li）を生成するデータ再符号器手段と、 前記データ再符号器手段に結合され、前記１組のコード
    シンボルデータ（Si）のそれぞれを、前記ローカルコー
    ドシンボルデータパケット（Li）のそれぞれと比較し、
    それらの間の差の数をカウントする比較手段とを具備す
    る多重レート復号器。
  37. 【請求項３７】前記復号器手段が、 第２の符号化アルゴリズムにしたがって、シンボルメト
    リック値を前記コードシンボルのそれぞれに割当てるシ
    ンボルメトリック手段と、 前記シンボルメトリック手段に結合され、対応する前記
    シンボルメトリック値に応答して、前記入力バッファ手
    段からの前記各コードシンボルに対応するオリジナルデ
    ータビット遷移に対する重み付けられた確率を表してい
    る分岐メトリック値対を生成する分岐メトリック計算手
    段と、 前記分岐メトリック計算手段に結合され、対応する前記
    分岐メトリック値に応答して、前記入力バッファ手段か
    らの前記各コードシンボルに対応する可能性あるオリジ
    ナルデータビット遷移のそれぞれに対する状態メトリッ
    ク判定値を生成して記憶する判定パス手段と、 前記判定パス手段に結合され、前記オリジナルデータビ
    ット遷移のそれぞれに対して最も可能性ある判定パスを
    選択し、対応する前記復号化ビットデータを生成するパ
    スチェーンバック手段とを具備する請求項36記載の多重
    レート復号器。
  38. 【請求項３８】前記オリジナルビットレートが予め定め
    られた最大データレートよりも小さい時に、前記入力バ
    ッファへ供給される前記コードシンボルデータはコード
    シンボルデータの第１のバージョンおよび（Ni−１）回
    反復バージョンを含む請求項37記載の多重レート復号
    器。
  39. 【請求項３９】前記コードシンボルデータの第１のバー
    ジョンおよび前記コードシンボルデータの前記（Ni−
    １）回反復バージョンのいくつかが削除されて、前記入
    力バッファに対して前記コードシンボルデータの残りの
    １つのバージョンを含む前記コードシンボルデータが供
    給される請求項37記載の多重レート復号器。
  40. 【請求項４０】実質的に単一のモノリシック集積回路に
    組み込まれる請求項37記載の多重レート復号器。
  41. 【請求項４１】前記オリジナルビットレートが予め定め
    られた最大データレートよりも小さい時に、前記入力バ
    ッファへ供給される前記コードシンボルデータは前記コ
    ードシンボルデータの第１のバージョンおよび（Ni−
    １）回反復バージョンを含む請求項40記載の多重レート
    復号器。
  42. 【請求項４２】前記復号化ビットデータパケット（Pi）
    のそれぞれに対する品質尺度（Qi）を生成する、前記復
    号器手段中の品質メトリック手段をさらに具備し、前記
    品質尺度（Qi）が、前記各復号化ビットデータパケット
    （Pi）に関係するコードシンボルデータエラーの数を表
    している請求項36記載の多重レート復号器。
  43. 【請求項４３】前記品質メトリック手段が、 前記第１の符号化アルゴリズムにしたがって、前記２つ
    以上の復号化ビットデータパケット｛Pi｝のそれぞれを
    再符号化して、ローカルコードシンボルデータのパケッ
    ト（Li）を生成するデータ再符号器手段と、 前記データ再符号器手段に結合され、前記１組のコード
    シンボルデータ（Si）のそれぞれを、前記ローカルコー
    ドシンボルデータパケット（Li）のそれぞれと比較し、
    それらの間の差の数をカウントする比較手段とを備える
    請求項42記載の多重レート復号器。
  44. 【請求項４４】前記オリジナルビットレートが予め定め
    られた最大データレートよりも小さい時に、前記入力バ
    ッファへ供給される前記コードシンボルデータはコード
    シンボルデータの第１のバージョンおよび（Ni−１）回
    反復バージョンを含む請求項43記載の多重レート復号
    器。
  45. 【請求項４５】前記コードシンボルデータの第１のバー
    ジョンおよび前記コードシンボルデータの（Ni−１）回
    反復バージョンのいくつかが削除されて、前記入力バッ
    ファに対して前記コードシンボルデータの残りの１つの
    バージョンを含む前記コードシンボルデータが供給され
    る請求項36記載の多重レート復号器。
  46. 【請求項４６】前記コードシンボルデータの第１のバー
    ジョンおよび前記コードシンボルデータの（Ni−１）回
    反復バージョンのいくつかが削除されて、前記入力バッ
    ファに対して前記コードシンボルデータの残りの１つの
    バージョンを含む前記コードシンボルデータが供給され
    る請求項43記載の多重レート復号器。
  47. 【請求項４７】第１の複数の予め定められたオリジナル
    ビットデータレート｛Ri｝の１つで供給されるオリジナ
    ルビットデータが符号化されてコードシンボルデータが
    供給され、前記オリジナルビットレートが予め定められ
    た最大データレートよりも小さい時に前記コードシンボ
    ルデータが前記コードシンボルデータの第１のバージョ
    ンおよび（Ni−１）回反復バージョンを有するフレーム
    中に供給され、前記オリジナルビットレートが前記予め
    定められた最大データレートである時に前記フレームは
    前記コードシンボルデータの第１のバージョンを有し、
    多重レート復号器が前記コードシンボルデータの前記第
    １のバージョンに対応する復号化ビットデータを出力に
    生成する通信システム中における多重レート復号器にお
    いて、 前記コードシンボルデータを受入れて記憶する入力バッ
    ファ手段と、 前記入力バッファ手段に結合され、前記コードシンボル
    データに応答して、前記コードシンボルデータを２つ以
    上のパスで復号化して、２つ以上の前記予め定められた
    オリジナルビットデータレート｛Ri｝のそれぞれに対応
    する前記復号化ビットデータのパケット（Pi）を各パス
    で生成する復号器手段と、 前記復号器手段に結合され、前記復号化ビットデータの
    前記２つ以上のパケット｛Pi｝を記憶する出力バッファ
    手段と、 ２つ以上の前記予め定められたオリジナルビットデータ
    レート｛Ri｝のそれぞれに対して、前記コードシンボル
    データの第１のバージョンに対応する１組の前記コード
    シンボルデータ（Si）を選択し、前記１組の前記コード
    シンボルデータ（Si）を前記復号器手段に転送する、前
    記入力バッファ手段中のシンボル転送手段と、 前記復号化ビットデータパケット（Pi）のそれぞれに対
    する品質尺度（Qi）を生成する、前記復号器手段中の品
    質メトリック手段とを具備し、 前記品質尺度（Qi）は前記各復号化ビットデータパケッ
    ト（Pi）に関係するコードシンボルデータエラーの数を
    表しており、 前記オリジナルビットレートが予め定められた最大デー
    タレートよりも小さい時に、前記入力バッファへ供給さ
    れる前記コードシンボルデータは前記コードシンボルデ
    ータの第１のバージョンおよび（Ni−１）回反復バージ
    ョンを含む多重レート復号器。
  48. 【請求項４８】第１の複数の予め定められたオリジナル
    ビットデータレート｛Ri｝の１つで供給されるオリジナ
    ルビットデータが符号化されてコードシンボルデータが
    供給され、前記オリジナルビットレートが予め定められ
    た最大データレートよりも小さい時に前記コードシンボ
    ルデータが前記コードシンボルデータの第１のバージョ
    ンおよび（Ni−１）回反復バージョンを有するフレーム
    中に供給され、前記オリジナルビットレートが前記予め
    定められた最大データレートである時に前記フレームは
    前記コードシンボルデータの第１のバージョンを有し、
    多重レート復号器が前記コードシンボルデータの前記第
    １のバージョンに対応する復号化ビットデータを出力に
    生成する通信システム中における多重レート復号器にお
    いて、 前記コードシンボルデータを受入れて記憶する入力バッ
    ファ手段と、 前記入力バッファ手段に結合され、前記コードシンボル
    データに応答して、前記コードシンボルデータを２つ以
    上のパスで復号化して、２つ以上の前記予め定められた
    オリジナルビットデータレート｛Ri｝のそれぞれに対応
    する前記復号化ビットデータのパケット（Pi）を各パス
    で生成する復号器手段と、 前記復号器手段に結合され、前記復号化ビットデータの
    前記２つ以上のパケット｛Pi｝を記憶する出力バッファ
    手段と、 ２つ以上の前記予め定められたオリジナルビットデータ
    レート｛Ri｝のそれぞれに対して、前記コードシンボル
    データの第１のバージョンに対応する１組の前記コード
    シンボルデータ（Si）を選択し、前記１組の前記コード
    シンボルデータ（Si）を前記復号器手段に転送する、前
    記入力バッファ手段中のシンボル転送手段と、 前記復号化ビットデータパケット（Pi）のそれぞれに対
    する品質尺度（Qi）を生成する、前記復号器手段中の品
    質メトリック手段とを具備し、 前記品質尺度（Qi）は前記各復号化ビットデータパケッ
    ト（Pi）に関係するコードシンボルデータエラーの数を
    表しており、 前記コードシンボルデータの第１のバージョンおよび前
    記コードシンボルデータの（Ni−１）回反復バージョン
    のいくつかが削除されて、前記入力バッファに対して前
    記コードシンボルデータの残りの１つのバージョンを含
    む前記コードシンボルデータが供給される多重レート復
    号器。
JP50994995A 1993-09-24 1994-09-23 コード分割多元接続システム適用に対する多重レートシリアルビタビ復号器 Expired - Lifetime JP3290989B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12647793A 1993-09-24 1993-09-24
US126,477 1993-09-24
PCT/US1994/010774 WO1995008888A1 (en) 1993-09-24 1994-09-23 Multirate serial viterbi decoder for code division multiple access system applications

Publications (2)

Publication Number Publication Date
JPH09503359A JPH09503359A (ja) 1997-03-31
JP3290989B2 true JP3290989B2 (ja) 2002-06-10

Family

ID=22425039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50994995A Expired - Lifetime JP3290989B2 (ja) 1993-09-24 1994-09-23 コード分割多元接続システム適用に対する多重レートシリアルビタビ復号器

Country Status (21)

Country Link
US (1) US5710784A (ja)
EP (1) EP0720797B1 (ja)
JP (1) JP3290989B2 (ja)
KR (1) KR100335038B1 (ja)
CN (1) CN1096163C (ja)
AT (1) ATE210350T1 (ja)
AU (1) AU682542B2 (ja)
BR (1) BR9407595A (ja)
CA (1) CA2171220C (ja)
DE (1) DE69429356T2 (ja)
DK (1) DK0720797T3 (ja)
ES (1) ES2168313T3 (ja)
FI (1) FI116501B (ja)
HK (1) HK1015213A1 (ja)
IL (1) IL111012A (ja)
MY (1) MY113287A (ja)
PT (1) PT720797E (ja)
RU (1) RU2222110C2 (ja)
SG (1) SG52701A1 (ja)
WO (1) WO1995008888A1 (ja)
ZA (1) ZA947317B (ja)

Families Citing this family (255)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859861A (en) * 1995-06-21 1999-01-12 Hyundai Electronics Ind. Co., Ltd. High speed viterbi decoder
ZA965340B (en) 1995-06-30 1997-01-27 Interdigital Tech Corp Code division multiple access (cdma) communication system
US6222830B1 (en) * 1995-08-25 2001-04-24 Qualcomm Incorporated Communication system using repeated data selection
JP3280834B2 (ja) * 1995-09-04 2002-05-13 沖電気工業株式会社 符号化通信方式における信号判定装置および受信装置ならびに信号判定方法および通信路状態推定方法
US5796757A (en) * 1995-09-15 1998-08-18 Nokia Mobile Phones Ltd. Methods and apparatus for performing rate determination with a variable rate viterbi decoder
JP3336836B2 (ja) * 1995-11-28 2002-10-21 三菱電機株式会社 同期判定回路、復調器及び通信システム
FI956358A (fi) * 1995-12-29 1997-06-30 Nokia Telecommunications Oy Menetelmä tiedonsiirtonopeuden tunnistamiseksi ja vastaanotin
JPH09232972A (ja) * 1996-02-28 1997-09-05 Sony Corp ビタビ復号器
KR100212833B1 (ko) * 1996-03-22 1999-08-02 전주범 가변레이트 비터비 복호기
US5671255A (en) * 1996-03-29 1997-09-23 Motorola, Inc. Method and apparatus for determining coding rate in a wireless communication system
JP3658859B2 (ja) * 1996-05-27 2005-06-08 ソニー株式会社 通信方法及び通信装置
US6678311B2 (en) 1996-05-28 2004-01-13 Qualcomm Incorporated High data CDMA wireless communication system using variable sized channel codes
US5909434A (en) * 1996-05-31 1999-06-01 Qualcomm Incorporated Bright and burst mode signaling data transmission in an adjustable rate wireless communication system
CN1099797C (zh) * 1996-06-24 2003-01-22 Ntt移动通信网株式会社 数据传送方法、数据传送系统、发射机、接收机
US5881053A (en) * 1996-09-13 1999-03-09 Qualcomm Incorporated Method for a wireless communications channel
EP0861524B1 (en) * 1996-09-17 2002-11-27 Koninklijke Philips Electronics N.V. Transmission system with improved lock detection
CA2214743C (en) * 1996-09-20 2002-03-05 Ntt Mobile Communications Network Inc. A frame synchronization circuit and communications system
US5831978A (en) * 1996-10-18 1998-11-03 Telefonaktiebolaget L M Ericsson Publ. Method for multiplexing of parallel information streams in a CDMA system
US5751725A (en) * 1996-10-18 1998-05-12 Qualcomm Incorporated Method and apparatus for determining the rate of received data in a variable rate communication system
CN1126253C (zh) * 1996-10-25 2003-10-29 松下电器产业株式会社 确定维特比同步计算电路中的度量数值阈值的方法和装置
US6108372A (en) * 1996-10-30 2000-08-22 Qualcomm Inc. Method and apparatus for decoding variable rate data using hypothesis testing to determine data rate
KR100235438B1 (ko) 1997-02-04 1999-12-15 구자홍 광디스크의 오디오재생신호 보상처리방법 및 장치
KR100219842B1 (ko) * 1997-03-12 1999-09-01 서평원 이동 전화시스템
US20060262832A1 (en) * 1997-03-12 2006-11-23 Interdigital Technology Corporation Convolutionally encoding and decoding multiple data streams
US6404828B2 (en) 1997-03-12 2002-06-11 Interdigital Technology Corporation Multichannel decoder
US6005898A (en) * 1997-03-12 1999-12-21 Interdigital Technology Corporation Multichannel viterbi decoder
JP3437411B2 (ja) * 1997-05-20 2003-08-18 松下電器産業株式会社 受信装置及び送信装置並びにこれらを用いた基地局装置及び移動局装置
SE511310C2 (sv) * 1997-05-20 1999-09-06 Ericsson Telefon Ab L M Förfarande för bitdetektering i ett radiokommunikationssystem
US6111865A (en) * 1997-05-30 2000-08-29 Qualcomm Incorporated Dual channel slotted paging
IL163756A0 (en) 1997-05-30 2005-12-18 Qualcomm Inc A method of and apparatus for paging a wireless terminal in a wireless telecommunications system
US5859768A (en) 1997-06-04 1999-01-12 Motorola, Inc. Power conversion integrated circuit and method for programming
KR100243213B1 (ko) * 1997-06-14 2000-02-01 윤종용 제로상태평가량을이용한비터비복호데이터의품질평가장치
JP3338374B2 (ja) * 1997-06-30 2002-10-28 松下電器産業株式会社 演算処理方法および装置
US6085349A (en) * 1997-08-27 2000-07-04 Qualcomm Incorporated Method for selecting cyclic redundancy check polynomials for linear coded systems
US6332165B1 (en) * 1997-09-05 2001-12-18 Sun Microsystems, Inc. Multiprocessor computer system employing a mechanism for routing communication traffic through a cluster node having a slice of memory directed for pass through transactions
GB2329557B (en) * 1997-09-19 2002-05-01 Motorola As Method and apparatus for viterbi decoding of punctured codes
JP3316744B2 (ja) 1997-10-30 2002-08-19 三菱電機株式会社 Ａｆｃ回路、それを備えた受信機、及び自動周波数制御通信システム
KR100386244B1 (ko) * 1998-01-22 2004-01-24 엘지전자 주식회사 비터비 디코더
US6112325A (en) 1998-01-23 2000-08-29 Dspc Technologies, Ltd. Method and device for detecting rate
AU2655899A (en) * 1998-02-13 1999-08-30 Qualcomm Incorporated Method and apparatus for performing rate determination using orthogonal rate-dependent walsh covering codes
US6147964A (en) * 1998-05-07 2000-11-14 Qualcomm Inc. Method and apparatus for performing rate determination using orthogonal rate-dependent walsh covering codes
KR100268450B1 (ko) * 1998-03-02 2000-10-16 윤종용 테스트기능을 갖는 비터비 디코더
US6480475B1 (en) * 1998-03-06 2002-11-12 Texas Instruments Incorporated Method and system for accomodating a wide range of user data rates in a multicarrier data transmission system
FI107201B (fi) 1998-03-23 2001-06-15 Nokia Networks Oy Tiedonsiirron laadun turvaaminen tietoliikenneverkossa
JPH11340840A (ja) * 1998-05-28 1999-12-10 Fujitsu Ltd 移動通信端末及び送信ビットレート判別方法
US6219389B1 (en) * 1998-06-30 2001-04-17 Motorola, Inc. Receiver implemented decoding method of selectively processing channel state metrics to minimize power consumption and reduce computational complexity
JP3196835B2 (ja) * 1998-07-17 2001-08-06 日本電気株式会社 ビタビ復号法及びビタビ復号器
US6252917B1 (en) * 1998-07-17 2001-06-26 Nortel Networks Limited Statistically multiplexed turbo code decoder
US6269130B1 (en) * 1998-08-04 2001-07-31 Qualcomm Incorporated Cached chainback RAM for serial viterbi decoder
FR2782428B1 (fr) * 1998-08-12 2000-09-15 Alsthom Cge Alcatel Dispositif permettant des facteurs d'etalement differents tout en preservant un code d'embrouillage commun, notamment pour systeme cellulaire de radiocommunications mobiles du type a acces multiple par repartition de codes
KR100444980B1 (ko) * 1998-08-31 2004-10-14 삼성전자주식회사 가변율로전송된데이터의데이터율결정방법및장치
US6798736B1 (en) * 1998-09-22 2004-09-28 Qualcomm Incorporated Method and apparatus for transmitting and receiving variable rate data
US6687233B1 (en) * 1998-10-16 2004-02-03 Koninklijke Philips Electronics N.V. Rate detection in direct sequence code division multiple access systems
US6408037B1 (en) 1998-10-20 2002-06-18 Agilent Technologies, Inc. High-speed data decoding scheme for digital communication systems
FI105961B (fi) * 1998-12-14 2000-10-31 Nokia Networks Oy Vastaanottomenetelmä ja vastaanotin
JP3239870B2 (ja) * 1998-12-28 2001-12-17 日本電気株式会社 データ誤り訂正システム
US6393074B1 (en) 1998-12-31 2002-05-21 Texas Instruments Incorporated Decoding system for variable-rate convolutionally-coded data sequence
US7593433B1 (en) 1999-03-02 2009-09-22 Cisco Technology, Inc. System and method for multiple channel statistical re-multiplexing
US7016337B1 (en) * 1999-03-02 2006-03-21 Cisco Technology, Inc. System and method for multiple channel statistical re-multiplexing
US6687285B1 (en) 1999-03-19 2004-02-03 Qualcomm Incorporated Method and apparatus for supervising the performance of a quick paging channel in a dual event slotted paging system
JP4213286B2 (ja) * 1999-03-19 2009-01-21 富士通株式会社 ビタビ復号器
US6400755B1 (en) * 1999-04-23 2002-06-04 Motorola, Inc. Data transmission within a spread-spectrum communication system
SG80035A1 (en) * 1999-05-27 2001-04-17 Inst Of Microelectronics Viterbi decoding of punctured convolutional codes without real-time branch metric computation
US6633601B1 (en) * 1999-05-28 2003-10-14 Koninklijke Philips Electronics N.V. Method and device for frame rate determination using correlation metrics and frame quality indicators
US6542492B1 (en) * 1999-05-28 2003-04-01 Koninklijke Philips Electronics N.V. Method and system of initializing state metrics for traffic, paging, and sync channels to enhance Viterbi decoder performance
JP3613448B2 (ja) * 1999-06-21 2005-01-26 株式会社エヌ・ティ・ティ・ドコモ データ伝送方法、データ伝送システム、送信装置および受信装置
JP3924093B2 (ja) * 1999-07-15 2007-06-06 富士通株式会社 ビタビ復号器および送信装置
JP2001044854A (ja) * 1999-07-29 2001-02-16 Fujitsu Ltd 符号化支援装置、復号化支援装置、無線送信機および無線受信機
US6597667B1 (en) 1999-08-18 2003-07-22 Qualcomm Incorporated Network based muting of a cellular telephone
US6208699B1 (en) * 1999-09-01 2001-03-27 Qualcomm Incorporated Method and apparatus for detecting zero rate frames in a communications system
US6700938B1 (en) * 1999-09-29 2004-03-02 Motorola, Inc. Method for determining quality of trellis decoded block data
EP1138142B1 (en) 1999-10-13 2005-08-03 Koninklijke Philips Electronics N.V. Method for determining a trellis path using a reference matrix
JP3259725B2 (ja) 1999-12-20 2002-02-25 日本電気株式会社 ビタビ復号装置
US6532250B1 (en) 1999-12-21 2003-03-11 Telefonaktiebolaget Lm Ericsson (Publ) Methods and apparatus for spreading and despreading information signals in code division multiple access communications systems
US7010001B2 (en) * 2000-01-10 2006-03-07 Qualcomm, Incorporated Method and apparatus for supporting adaptive multi-rate (AMR) data in a CDMA communication system
US6665832B1 (en) * 2000-03-31 2003-12-16 Qualcomm, Incorporated Slotted mode decoder state metric initialization
US6694469B1 (en) * 2000-04-14 2004-02-17 Qualcomm Incorporated Method and an apparatus for a quick retransmission of signals in a communication system
TW514892B (en) * 2000-04-14 2002-12-21 Koninkl Philips Electronics Nv Device and method
US7159164B1 (en) * 2000-06-05 2007-01-02 Qualcomm Incorporated Method and apparatus for recovery of particular bits of a frame
US7187708B1 (en) * 2000-10-03 2007-03-06 Qualcomm Inc. Data buffer structure for physical and transport channels in a CDMA system
US6985516B1 (en) * 2000-11-27 2006-01-10 Qualcomm Incorporated Method and apparatus for processing a received signal in a communications system
US6810078B2 (en) * 2000-12-08 2004-10-26 Prairiecomm, Inc. Blind rate determination
US6829288B2 (en) 2000-12-11 2004-12-07 Nokia Corporation Communication system having wireless devices supporting ad hoc connections independent of the protocol version
US7746832B2 (en) 2001-01-05 2010-06-29 Qualcomm Incorporated Method and apparatus for supporting adaptive multi-rate (AMR) data in a CDMA communication system
US7065159B2 (en) * 2001-03-14 2006-06-20 Lucent Technologies Inc. Compensation based bit-error-rate estimation for convolutionally encoded transmissions in wireless systems
US6763244B2 (en) * 2001-03-15 2004-07-13 Qualcomm Incorporated Method and apparatus for adjusting power control setpoint in a wireless communication system
US6760576B2 (en) 2001-03-27 2004-07-06 Qualcomm Incorporated Method and apparatus for enhanced rate determination in high data rate wireless communication systems
US6392572B1 (en) * 2001-05-11 2002-05-21 Qualcomm Incorporated Buffer architecture for a turbo decoder
US6848074B2 (en) 2001-06-21 2005-01-25 Arc International Method and apparatus for implementing a single cycle operation in a data processing system
JP2003060638A (ja) * 2001-08-15 2003-02-28 Sony Corp コンテンツ提供装置及びコンテンツ提供方法
DE10208129B4 (de) * 2002-02-26 2005-02-24 Infineon Technologies Ag Schaltung und Verfahren zur Datenratenanpassung bei variablem Ratenverhältnis mit einstellbarer Pufferspeicherpartitionierung
CN100375466C (zh) * 2002-04-10 2008-03-12 中兴通讯股份有限公司 一种数据包转发控制装置和方法
US7111226B1 (en) * 2002-05-31 2006-09-19 Broadcom Corporation Communication decoder employing single trellis to support multiple code rates and/or multiple modulations
WO2004019498A1 (en) * 2002-08-08 2004-03-04 Telefonaktiebolaget Lm Ericsson (Publ) Convolutional decoder and method for decoding demodulated values
US7529276B1 (en) 2002-09-03 2009-05-05 Cisco Technology, Inc. Combined jitter and multiplexing systems and methods
DE10245589B4 (de) * 2002-09-27 2007-04-26 Schleifring Und Apparatebau Gmbh Vorrichtung zur Übertragung digitaler Signale zwischen beweglichen Einheiten
US7023880B2 (en) 2002-10-28 2006-04-04 Qualcomm Incorporated Re-formatting variable-rate vocoder frames for inter-system transmissions
US7536198B1 (en) * 2003-03-28 2009-05-19 Nortel Networks Limited System and method for multiple input multiple output wireless transmission
US20050048995A1 (en) * 2003-08-25 2005-03-03 Motorola, Inc. System and method for controlling the operating characteristics of a buffer
KR100512980B1 (ko) * 2003-11-17 2005-09-07 삼성전자주식회사 메인프로세서의 패킷 헤더 처리 효율 향상을 위해 패킷헤더 필더를 추출해 정렬하는 패킷프로세서,버퍼메모리제어장치 및 그 방법
US7643993B2 (en) * 2006-01-05 2010-01-05 Broadcom Corporation Method and system for decoding WCDMA AMR speech data using redundancy
CN101044731A (zh) * 2004-11-12 2007-09-26 英特尔公司 用于执行通信系统的均衡和解码的方法和设备
US20060239457A1 (en) * 2005-04-26 2006-10-26 Oliver Ridler Selection of 1-out-of-n scrambled code blocks
US8295362B2 (en) * 2006-01-05 2012-10-23 Broadcom Corporation Method and system for redundancy-based decoding of video content
CN1917410B (zh) * 2005-08-19 2010-12-29 北京信威通信技术股份有限公司 一种scdma系统中的信道编码调制方法
US9014152B2 (en) * 2008-06-09 2015-04-21 Qualcomm Incorporated Increasing capacity in wireless communications
US8743909B2 (en) * 2008-02-20 2014-06-03 Qualcomm Incorporated Frame termination
US8594252B2 (en) * 2005-08-22 2013-11-26 Qualcomm Incorporated Interference cancellation for wireless communications
US8630602B2 (en) * 2005-08-22 2014-01-14 Qualcomm Incorporated Pilot interference cancellation
US8611305B2 (en) * 2005-08-22 2013-12-17 Qualcomm Incorporated Interference cancellation for wireless communications
US9071344B2 (en) 2005-08-22 2015-06-30 Qualcomm Incorporated Reverse link interference cancellation
US8359522B2 (en) 2007-05-01 2013-01-22 Texas A&M University System Low density parity check decoder for regular LDPC codes
US7876862B2 (en) * 2007-07-16 2011-01-25 Agere Systems Inc. Conditionally input saturated Viterbi detector
US8245104B2 (en) 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
US9277487B2 (en) 2008-08-01 2016-03-01 Qualcomm Incorporated Cell detection with interference cancellation
US9237515B2 (en) * 2008-08-01 2016-01-12 Qualcomm Incorporated Successive detection and cancellation for cell pilot detection
US20100097955A1 (en) * 2008-10-16 2010-04-22 Qualcomm Incorporated Rate determination
US20110080211A1 (en) * 2008-11-20 2011-04-07 Shaohua Yang Systems and Methods for Noise Reduced Data Detection
KR20120012960A (ko) 2009-04-28 2012-02-13 엘에스아이 코포레이션 판독된 데이터 처리 시스템의 동적 스케일링을 위한 시스템 및 방법
US9160577B2 (en) * 2009-04-30 2015-10-13 Qualcomm Incorporated Hybrid SAIC receiver
US8787509B2 (en) * 2009-06-04 2014-07-22 Qualcomm Incorporated Iterative interference cancellation receiver
US8352841B2 (en) 2009-06-24 2013-01-08 Lsi Corporation Systems and methods for out of order Y-sample memory management
US8266505B2 (en) 2009-08-12 2012-09-11 Lsi Corporation Systems and methods for retimed virtual data processing
US8831149B2 (en) * 2009-09-03 2014-09-09 Qualcomm Incorporated Symbol estimation methods and apparatuses
US20110064129A1 (en) * 2009-09-16 2011-03-17 Broadcom Corporation Video capture and generation at variable frame rates
US20110090779A1 (en) * 2009-10-16 2011-04-21 Mediatek Inc. Apparatus for generating viterbi-processed data
US20110090773A1 (en) * 2009-10-16 2011-04-21 Chih-Ching Yu Apparatus for generating viterbi-processed data using an input signal obtained from reading an optical disc
US8276053B2 (en) * 2009-11-08 2012-09-25 Mediatek Inc. Decoding circuit operating in response to decoded result and/or a plurality of viterbi target levels with pattern dependency
WO2011063569A1 (en) 2009-11-27 2011-06-03 Qualcomm Incorporated Increasing capacity in wireless communications
WO2011063568A1 (en) 2009-11-27 2011-06-03 Qualcomm Incorporated Increasing capacity in wireless communications
US8743936B2 (en) * 2010-01-05 2014-06-03 Lsi Corporation Systems and methods for determining noise components in a signal set
US20110167323A1 (en) * 2010-01-07 2011-07-07 Mediatek Inc. Error-Correcting Apparatus and Method Thereof
JP5773502B2 (ja) * 2010-01-12 2015-09-02 フラウンホーファーゲゼルシャフトツール フォルデルング デル アンゲヴァンテン フォルシユング エー．フアー． オーディオ符号化器、オーディオ復号器、オーディオ情報を符号化するための方法、オーディオ情報を復号するための方法、および上位状態値と間隔境界との両方を示すハッシュテーブルを用いたコンピュータプログラム
RU2421900C1 (ru) * 2010-02-27 2011-06-20 Тимур Георгиевич Келин Многоканальный последовательный декодер витерби
US8161351B2 (en) 2010-03-30 2012-04-17 Lsi Corporation Systems and methods for efficient data storage
US9343082B2 (en) 2010-03-30 2016-05-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for detecting head contact
US8418019B2 (en) 2010-04-19 2013-04-09 Lsi Corporation Systems and methods for dynamic scaling in a data decoding system
US8443249B2 (en) 2010-04-26 2013-05-14 Lsi Corporation Systems and methods for low density parity check data encoding
US8527831B2 (en) 2010-04-26 2013-09-03 Lsi Corporation Systems and methods for low density parity check data decoding
US8381071B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for decoder sharing between data sets
US8381074B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for utilizing a centralized queue based data processing circuit
US8208213B2 (en) 2010-06-02 2012-06-26 Lsi Corporation Systems and methods for hybrid algorithm gain adaptation
US8681439B2 (en) 2010-09-13 2014-03-25 Lsi Corporation Systems and methods for handling sector gaps in inter-track interference compensation
US8295001B2 (en) 2010-09-21 2012-10-23 Lsi Corporation Systems and methods for low latency noise cancellation
US9219469B2 (en) 2010-09-21 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for filter constraint estimation
US8443250B2 (en) 2010-10-11 2013-05-14 Lsi Corporation Systems and methods for error correction using irregular low density parity check codes
US8385014B2 (en) 2010-10-11 2013-02-26 Lsi Corporation Systems and methods for identifying potential media failure
US8560930B2 (en) 2010-10-11 2013-10-15 Lsi Corporation Systems and methods for multi-level quasi-cyclic low density parity check codes
US8661071B2 (en) 2010-10-11 2014-02-25 Lsi Corporation Systems and methods for partially conditioned noise predictive equalization
US8750447B2 (en) 2010-11-02 2014-06-10 Lsi Corporation Systems and methods for variable thresholding in a pattern detector
US8667039B2 (en) 2010-11-17 2014-03-04 Lsi Corporation Systems and methods for variance dependent normalization for branch metric calculation
US8566379B2 (en) 2010-11-17 2013-10-22 Lsi Corporation Systems and methods for self tuning target adaptation
US8810940B2 (en) 2011-02-07 2014-08-19 Lsi Corporation Systems and methods for off track error recovery
US8699167B2 (en) 2011-02-16 2014-04-15 Lsi Corporation Systems and methods for data detection using distance based tuning
US8446683B2 (en) 2011-02-22 2013-05-21 Lsi Corporation Systems and methods for data pre-coding calibration
US8693120B2 (en) 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing
US8854753B2 (en) 2011-03-17 2014-10-07 Lsi Corporation Systems and methods for auto scaling in a data processing system
US8887034B2 (en) 2011-04-15 2014-11-11 Lsi Corporation Systems and methods for short media defect detection
US8670955B2 (en) 2011-04-15 2014-03-11 Lsi Corporation Systems and methods for reliability assisted noise predictive filtering
US8611033B2 (en) 2011-04-15 2013-12-17 Lsi Corporation Systems and methods for selective decoder input data processing
BR112013030371A2 (pt) * 2011-05-27 2016-12-13 Huawei Tech Co Ltd método, aparelho e sistema de acesso de rede para processamento de sinal de fala
US8566665B2 (en) 2011-06-24 2013-10-22 Lsi Corporation Systems and methods for error correction using low density parity check codes using multiple layer check equations
US8499231B2 (en) 2011-06-24 2013-07-30 Lsi Corporation Systems and methods for reduced format non-binary decoding
US8560929B2 (en) 2011-06-24 2013-10-15 Lsi Corporation Systems and methods for non-binary decoding
US8862972B2 (en) 2011-06-29 2014-10-14 Lsi Corporation Low latency multi-detector noise cancellation
US8595576B2 (en) 2011-06-30 2013-11-26 Lsi Corporation Systems and methods for evaluating and debugging LDPC iterative decoders
US8650451B2 (en) 2011-06-30 2014-02-11 Lsi Corporation Stochastic stream decoding of binary LDPC codes
US8566666B2 (en) 2011-07-11 2013-10-22 Lsi Corporation Min-sum based non-binary LDPC decoder
US8879182B2 (en) 2011-07-19 2014-11-04 Lsi Corporation Storage media inter-track interference cancellation
US8830613B2 (en) 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8819527B2 (en) 2011-07-19 2014-08-26 Lsi Corporation Systems and methods for mitigating stubborn errors in a data processing system
US8539328B2 (en) 2011-08-19 2013-09-17 Lsi Corporation Systems and methods for noise injection driven parameter selection
US8854754B2 (en) 2011-08-19 2014-10-07 Lsi Corporation Systems and methods for local iteration adjustment
US9026572B2 (en) 2011-08-29 2015-05-05 Lsi Corporation Systems and methods for anti-causal noise predictive filtering in a data channel
US8756478B2 (en) 2011-09-07 2014-06-17 Lsi Corporation Multi-level LDPC layer decoder
US8656249B2 (en) 2011-09-07 2014-02-18 Lsi Corporation Multi-level LDPC layer decoder
US8681441B2 (en) 2011-09-08 2014-03-25 Lsi Corporation Systems and methods for generating predictable degradation bias
US8661324B2 (en) 2011-09-08 2014-02-25 Lsi Corporation Systems and methods for non-binary decoding biasing control
US8850276B2 (en) 2011-09-22 2014-09-30 Lsi Corporation Systems and methods for efficient data shuffling in a data processing system
US8767333B2 (en) 2011-09-22 2014-07-01 Lsi Corporation Systems and methods for pattern dependent target adaptation
US8578241B2 (en) 2011-10-10 2013-11-05 Lsi Corporation Systems and methods for parity sharing data processing
US8689062B2 (en) 2011-10-03 2014-04-01 Lsi Corporation Systems and methods for parameter selection using reliability information
US8479086B2 (en) 2011-10-03 2013-07-02 Lsi Corporation Systems and methods for efficient parameter modification
US8862960B2 (en) 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US8996597B2 (en) 2011-10-12 2015-03-31 Lsi Corporation Nyquist constrained digital finite impulse response filter
US8707144B2 (en) 2011-10-17 2014-04-22 Lsi Corporation LDPC decoder with targeted symbol flipping
US8788921B2 (en) 2011-10-27 2014-07-22 Lsi Corporation Detector with soft pruning
US8443271B1 (en) 2011-10-28 2013-05-14 Lsi Corporation Systems and methods for dual process data decoding
US8604960B2 (en) 2011-10-28 2013-12-10 Lsi Corporation Oversampled data processing circuit with multiple detectors
US8683309B2 (en) 2011-10-28 2014-03-25 Lsi Corporation Systems and methods for ambiguity based decode algorithm modification
US8527858B2 (en) 2011-10-28 2013-09-03 Lsi Corporation Systems and methods for selective decode algorithm modification
US8760991B2 (en) 2011-11-14 2014-06-24 Lsi Corporation Systems and methods for post processing gain correction
US8751913B2 (en) 2011-11-14 2014-06-10 Lsi Corporation Systems and methods for reduced power multi-layer data decoding
US8700981B2 (en) 2011-11-14 2014-04-15 Lsi Corporation Low latency enumeration endec
US8531320B2 (en) 2011-11-14 2013-09-10 Lsi Corporation Systems and methods for memory efficient data decoding
US8719686B2 (en) 2011-11-22 2014-05-06 Lsi Corporation Probability-based multi-level LDPC decoder
US8631300B2 (en) 2011-12-12 2014-01-14 Lsi Corporation Systems and methods for scalable data processing shut down
US8625221B2 (en) 2011-12-15 2014-01-07 Lsi Corporation Detector pruning control system
US8819515B2 (en) 2011-12-30 2014-08-26 Lsi Corporation Mixed domain FFT-based non-binary LDPC decoder
US8707123B2 (en) 2011-12-30 2014-04-22 Lsi Corporation Variable barrel shifter
US8751889B2 (en) 2012-01-31 2014-06-10 Lsi Corporation Systems and methods for multi-pass alternate decoding
US8850295B2 (en) 2012-02-01 2014-09-30 Lsi Corporation Symbol flipping data processor
US8775896B2 (en) 2012-02-09 2014-07-08 Lsi Corporation Non-binary LDPC decoder with low latency scheduling
US8749907B2 (en) 2012-02-14 2014-06-10 Lsi Corporation Systems and methods for adaptive decoder message scaling
US8782486B2 (en) 2012-03-05 2014-07-15 Lsi Corporation Systems and methods for multi-matrix data processing
US8731115B2 (en) 2012-03-08 2014-05-20 Lsi Corporation Systems and methods for data processing including pre-equalizer noise suppression
US8610608B2 (en) 2012-03-08 2013-12-17 Lsi Corporation Systems and methods for reduced latency loop correction
US8873182B2 (en) 2012-03-09 2014-10-28 Lsi Corporation Multi-path data processing system
US8977937B2 (en) 2012-03-16 2015-03-10 Lsi Corporation Systems and methods for compression driven variable rate decoding in a data processing system
US9230596B2 (en) 2012-03-22 2016-01-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for variable rate coding in a data processing system
US9043684B2 (en) 2012-03-22 2015-05-26 Lsi Corporation Systems and methods for variable redundancy data protection
US8432780B1 (en) 2012-05-10 2013-04-30 Mediatek Inc. Viterbi decoding apparatus using level information generator supporting different hardware configurations to generate level information to Viterbi decoder and related method thereof
US8612826B2 (en) 2012-05-17 2013-12-17 Lsi Corporation Systems and methods for non-binary LDPC encoding
US8880986B2 (en) 2012-05-30 2014-11-04 Lsi Corporation Systems and methods for improved data detection processing
US9019647B2 (en) 2012-08-28 2015-04-28 Lsi Corporation Systems and methods for conditional positive feedback data decoding
US8930780B2 (en) 2012-08-28 2015-01-06 Lsi Corporation Systems and methods for non-zero syndrome based processing
US8751915B2 (en) 2012-08-28 2014-06-10 Lsi Corporation Systems and methods for selectable positive feedback data processing
US9324372B2 (en) 2012-08-28 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for local iteration randomization in a data decoder
US8949702B2 (en) 2012-09-14 2015-02-03 Lsi Corporation Systems and methods for detector side trapping set mitigation
US8634152B1 (en) 2012-10-15 2014-01-21 Lsi Corporation Systems and methods for throughput enhanced data detection in a data processing circuit
US9112531B2 (en) 2012-10-15 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced local iteration randomization in a data decoder
US20150304293A1 (en) * 2012-11-13 2015-10-22 Nec Corporation Message authentication system and message authentication method
US9048870B2 (en) 2012-11-19 2015-06-02 Lsi Corporation Low density parity check decoder with flexible saturation
US8929009B2 (en) 2012-12-19 2015-01-06 Lsi Corporation Irregular low density parity check decoder with low syndrome error handling
US9130589B2 (en) 2012-12-19 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Low density parity check decoder with dynamic scaling
US8773791B1 (en) 2013-01-14 2014-07-08 Lsi Corporation Systems and methods for X-sample based noise cancellation
US9003263B2 (en) 2013-01-15 2015-04-07 Lsi Corporation Encoder and decoder generation by state-splitting of directed graph
US9009557B2 (en) 2013-01-21 2015-04-14 Lsi Corporation Systems and methods for reusing a layered decoder to yield a non-layered result
US8885276B2 (en) 2013-02-14 2014-11-11 Lsi Corporation Systems and methods for shared layer data decoding
US8930792B2 (en) 2013-02-14 2015-01-06 Lsi Corporation Systems and methods for distributed low density parity check decoding
US9214959B2 (en) 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US8797668B1 (en) 2013-03-13 2014-08-05 Lsi Corporation Systems and methods for penalty based multi-variant encoding
US9048873B2 (en) 2013-03-13 2015-06-02 Lsi Corporation Systems and methods for multi-stage encoding of concatenated low density parity check codes
US9048874B2 (en) 2013-03-15 2015-06-02 Lsi Corporation Min-sum based hybrid non-binary low density parity check decoder
US9281843B2 (en) 2013-03-22 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for reduced constraint code data processing
US9048867B2 (en) 2013-05-21 2015-06-02 Lsi Corporation Shift register-based layered low density parity check decoder
US9274889B2 (en) 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
US8959414B2 (en) 2013-06-13 2015-02-17 Lsi Corporation Systems and methods for hybrid layer data decoding
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) 2013-07-18 2014-08-26 Lsi Corporation Systems and methods for data processing control
US9196299B2 (en) 2013-08-23 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced data encoding and decoding
US8908307B1 (en) 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9047882B2 (en) 2013-08-30 2015-06-02 Lsi Corporation Systems and methods for multi-level encoding and decoding
US9129651B2 (en) 2013-08-30 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with quadrature amplitude modulation
US9298720B2 (en) 2013-09-17 2016-03-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for fragmented data recovery
CN104518801A (zh) 2013-09-29 2015-04-15 Lsi公司 非二进制的分层低密度奇偶校验解码器
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
US9363750B2 (en) 2013-12-06 2016-06-07 Qualcomm Incorporated Devices and methods for control channel decoding with preamble skip to reduce decoding time
US9130599B2 (en) 2013-12-24 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods of converting detector output to multi-level soft information
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process
CN107155400B (zh) * 2015-04-03 2020-01-17 华为技术有限公司 一种数据传输方法、设备及系统
RU2616180C1 (ru) * 2015-11-30 2017-04-12 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Владимирский государственный университет имени Александра Григорьевича и Николая Григорьевича Столетовых" (ВлГУ) Способ диагностики сверточных кодов
US10503435B2 (en) * 2016-12-01 2019-12-10 Qualcomm Incorporated Providing extended dynamic random access memory (DRAM) burst lengths in processor-based systems

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4748626A (en) * 1987-01-28 1988-05-31 Racal Data Communications Inc. Viterbi decoder with reduced number of data move operations
US4845714A (en) * 1987-06-08 1989-07-04 Exabyte Corporation Multiple pass error correction process and apparatus for product codes
US5023889A (en) * 1988-05-31 1991-06-11 California Institute Of Technology Trellis coded multilevel DPSK system with doppler correction for mobile satellite channels
JPH0626343B2 (ja) * 1988-12-16 1994-04-06 日本電気株式会社 変復調装置のデータ伝送速度自動切替方式
US5056117A (en) * 1989-08-07 1991-10-08 At&T Bell Laboratories Decision feedback equalization with trellis coding
CA2020899C (en) * 1989-08-18 1995-09-05 Nambirajan Seshadri Generalized viterbi decoding algorithms
US5416787A (en) * 1991-07-30 1995-05-16 Kabushiki Kaisha Toshiba Method and apparatus for encoding and decoding convolutional codes
JP2683665B2 (ja) * 1991-11-27 1997-12-03 日本電気株式会社 最尤系列推定装置
IL118832A (en) * 1992-01-16 1998-03-10 Qualcomm Inc Method and device for data integration and transmission and overuse

Also Published As

Publication number Publication date
MY113287A (en) 2002-01-31
CN1133660A (zh) 1996-10-16
BR9407595A (pt) 1997-01-07
AU682542B2 (en) 1997-10-09
KR100335038B1 (ko) 2002-10-09
JPH09503359A (ja) 1997-03-31
CA2171220C (en) 2003-11-25
IL111012A0 (en) 1994-11-28
KR960705437A (ko) 1996-10-09
FI961344A (fi) 1996-05-22
EP0720797B1 (en) 2001-12-05
RU2222110C2 (ru) 2004-01-20
FI961344A0 (fi) 1996-03-22
PT720797E (pt) 2002-05-31
AU7877794A (en) 1995-04-10
IL111012A (en) 1999-09-22
HK1015213A1 (en) 1999-10-08
FI116501B (fi) 2005-11-30
ATE210350T1 (de) 2001-12-15
CA2171220A1 (en) 1995-03-30
EP0720797A1 (en) 1996-07-10
CN1096163C (zh) 2002-12-11
WO1995008888A1 (en) 1995-03-30
DE69429356T2 (de) 2002-08-22
ZA947317B (en) 1995-05-10
DK0720797T3 (da) 2002-02-25
SG52701A1 (en) 1998-09-28
DE69429356D1 (de) 2002-01-17
ES2168313T3 (es) 2002-06-16
US5710784A (en) 1998-01-20

Similar Documents

Publication Publication Date Title
JP3290989B2 (ja) コード分割多元接続システム適用に対する多重レートシリアルビタビ復号器
JP3996205B2 (ja) 連接符号データの送受信方法および送受信装置
JP3730885B2 (ja) 誤り訂正ターボ符号の復号器
US20020010895A1 (en) Area-efficient convolutional decoder
JPS637690B2 (ja)
MXPA01009713A (es) Descodificador de map altamente paralelo.
KR20010005541A (ko) 다중 레이트 신호를 위한 ｃｒｃ 외부 코드로 리스트 출력 비터비 복호화 시스템
US7500167B2 (en) BER calculation device for calculating the BER during the decoding of an input signal
JPS62151032A (ja) たたみ込み符号器および最尤復号器
KR20040075952A (ko) 인트라-디코더 컴포넌트 블록 메시징
US6504882B1 (en) Add-compare-select circuit for viterbi decoder
EP0355850A2 (en) Sequential decoder
US6665832B1 (en) Slotted mode decoder state metric initialization
KR101212856B1 (ko) 통신 시스템에서 데이터를 복호하는 방법 및 장치
US6651211B1 (en) Method of mobile telecommunications
JP2000269826A (ja) 誤り検出装置及び方法
KR100470010B1 (ko) 상이한 인코딩 레이트들을 사용하는 셀루러 시스템간의 소프트 핸드오프 방법 및 장치
JP3201962B2 (ja) 可変データレート通信装置
JP2872004B2 (ja) デジタル通信システム
WO2004019498A1 (en) Convolutional decoder and method for decoding demodulated values
KR20060059286A (ko) 무선 통신 시스템에서 테일바이팅 컨벌루셔널 부호를이용한 복호 방법
JPH0143493B2 (ja)
WO2004038928A9 (en) Communication unit and method of decoding
GB2379141A (en) Depuncturing a punctured digital signal
JPH0143492B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080322

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090322

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100322

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100322

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110322

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120322

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130322

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130322

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140322

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term