KR20010005541A - 다중 레이트 신호를 위한 ｃｒｃ 외부 코드로 리스트 출력 비터비 복호화 시스템 - Google Patents

다중 레이트 신호를 위한 ｃｒｃ 외부 코드로 리스트 출력 비터비 복호화 시스템 Download PDF

Info

Publication number
KR20010005541A
KR20010005541A KR1019997008601A KR19997008601A KR20010005541A KR 20010005541 A KR20010005541 A KR 20010005541A KR 1019997008601 A KR1019997008601 A KR 1019997008601A KR 19997008601 A KR19997008601 A KR 19997008601A KR 20010005541 A KR20010005541 A KR 20010005541A
Authority
KR
South Korea
Prior art keywords
path
frame
crc
trellis
decoded
Prior art date
Application number
KR1019997008601A
Other languages
English (en)
Other versions
KR100634071B1 (ko
Inventor
스테인제레미엠.
바르-다비드아얄
Original Assignee
밀러 럿셀 비
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=25234442&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20010005541(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 밀러 럿셀 비, 퀄컴 인코포레이티드 filed Critical 밀러 럿셀 비
Publication of KR20010005541A publication Critical patent/KR20010005541A/ko
Application granted granted Critical
Publication of KR100634071B1 publication Critical patent/KR100634071B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4115—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors list output Viterbi decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/47—Error detection, forward error correction or error protection, not provided for in groups H03M13/01 - H03M13/37
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Abstract

여유 정보를 포함하는 다중 레이트 디지털 데이터를 복호화하기 위한 방법 및 장치가 복호화 동작을 유효화시키기 위하여 제공된다. 정보 비트 및 순환 여유 검사 (CRC) 비트를 포함하는 프레임의 데이터가 수신된다. 본 발명에 따르면, 수신된 프레임은 복호화되며 검사가 수행되어 CRC 비트가 복호화된 정보 비트에 올바르게 대응하는지를 결정한다. 복호화된 프레임이 CRC 시험 처리를 통과하면, 복호화된 프레임은 사용자에게 제공된다. 하지만, 복호화된 프레임이 CRC 시험을 통과하지 않으면, 1회 이상의 복호화 처리가 수신된 프레임에 수행된다. 본 발명의 제 1 실시예에서, CRC 검사가 실패하면, 데이터는 트렐리스 복호기 (224) 를 사용하여 복호화되며 트렐리스를 통하여 다음으로 가장 가능성있는 경로를 만드는 데이터가 선택된다. 제 2 실시예에서, CRC 시험이 실패하면, 트렐리스 복호기 (224) 는 트렐리스를 통하여 최선 경로와 연관된 메트릭의 소정 임계값 내에서 메트릭스를 가지는 모든 경로를 식별한다. CRC 시험은 차선 경로 (가장 가능성있는 경로에서 시작) 에 관하여 복호화된 프레임에 수행된다. 이러한 경로 중 1개가 CRC 검사를 통과하면, 정보 비트는 복호기 (224) 에 의하여 출력된다. 그렇지 않으면, 에러가 선언된다.

Description

다중 레이트 신호를 위한 ＣＲＣ 외부 코드로 리스트 출력 비터비 복호화 시스템{LIST OUTPUT VITERBI DECODING WITH CRC OUTER CODE FOR MULTI-RATE SIGNAL}
무선 통신 기술이 발전됨에 따라서, 사용자들은 제공되는 서비스에서 보다 높은 송신 질을 요구하게 되었다. 그러한 서비스를 제공하기 위하여 보다 높은 송신 질을 제공하기 위한 1 수단은 디지털 송신 기술의 사용과 연관된다. 수 개의 디지털 변조 기술은 코드 분할 다중 접속 (CDMA) , 시분할 다중 접속 (TDMA) 및 주파수 분할 다중 접속 (FDMA) 을 포함하는 기술에 공지된다.
CDMA 의 스프레드 스펙트럼 변조 기술은 다른 디지털 변조 기술에 대하여 현저한 장점을 가진다. 다중 접속 통신 시스템에서 CDMA 기술의 사용은 본 발명의 양수인에게 양도되고 본 명세서에서 인용되는 미국 특허 번호 제4,901,307 이고, 발명의 명칭이 "위성 또는 지구 중계기를 사용하는 스프레드 스펙트럼 다중 접속 통신 시스템(SPREAD SPECTRUM MULTIPLE ACCESS COMMUNICATION SYSTEM USING SATELLITE OR TERRESTRIAL REPEATERS)" 인 미국 특허에 개시된다. 다중 접속 통신 시스템에서 CDMA 기술의 사용은 본 발명의 양수인에게 양도되고 본 명세서에서 인용되는 미국 특허 번호 제5,103,459 이고, 발명의 명칭이 "CDMA 휴대 전화 시스템에서 신호 파형을 발생시키는 시스템 및 방법 (SYSTEM AND METHOD FOR GENERATING SIGNAL WAVEFORMS IN A CDMA CELLULAR TELEPHONE SYSTEM)" 인 미국 특허에 개시된다. CDMA를 사용하는 디지털 무선 통신을 제공하는 방법은 이중 모드 광역 스프레드 스펙트럼 휴대 시스템용 TIA/EIA/IS-95-A 이동 기지 기반 기지 호환 표준 (TIA/EIA/IS-95-A Mobile Station-Base Station Compatibility Standard for Dual-Mode Wideband Spread Spectrum Cellular System) (이하, IS-95 라 칭함) 에서 원격 통신 산업 협회에 의하여 표준화된다.
개개의 사용자들의 송신으로 인하여 CDMA 통신 시스템에서 다른 사용자의 송신에 노이즈가 증가되기 때문에, CDMA 시스템의 용량은 개개의 사용자가 필요한 만큼의 데이터를 송신하도록 함으로써 최대화된다. 사용자에 대한 서비스 질을 감소시키지 않고 용량에 대한 사용자의 부하를 감소시키는 가장 효율적인 방법은 사용자에 의한 송신의 데이터 레이트가 시간에 따라서 변화하는 가변 레이트 데이터 송신에 의한 것이다. 음성 데이터의 가변 레이트 부호화를 제공하는 방법은 본 발명의 양수인에게 양도되고 본 명세서에서 인용되는 미국 특허 번호 제5,414,796 이고, 발명의 명칭이 "가변 레이트 보코더 (VARIABLE RATE VOCODER)" 인 미국 특허에 개시된다.
채널 유도 에러로부터 보호하기 위하여, 디지털 에러 수정 기술이 무선 통신 시스템에 채용된다. 채널 유도 에러를 감지하고 수정하는 일 방법은 트렐리스 복호화의 채용을 통한 것이다. 비터비 복호기는 다른 에러 수정 시스템에 대하여 현저한 정점을 보여주는 구체적인 타입의 트렐리스 복호기이다. 가변 레이트 데이터의 비터비 복호화를 수행하는 방법 및 장치는 본 발명의 양수인에게 양도되고 본 명세서에서 인용되는, 본원과 동시에 계류중인 미국 출원일이 93년 9월 24일이고 미국특허출원번호가 제08/126,477 호이며 발명의 명칭이 "CDMA 시스템 응용을 위한 다중 레이트 시리얼 비터비 복호기 (MULTI-RATE SERIAL VITERBI DECODER FOR CDMA SYSTEM APPLICATIONS)"인 미국 출원에 기재되어 있다.
하지만, 시스템 및 기술에서 CDMA 변조 기술에 의하여 산출되는 코딩 이득에서 더 향상시켜 시스템 용량 증가를 성취할 필요가 남아 있다.
본 발명은 디지털 신호 처리에 관한 것이다. 보다 구체적으로, 본 발명은 데이터에 대하여 알려진 다른 부가 정보 또는 여유 검사 비트를 포함하는 디지털 데이터의 프레임을 복호화하는 신규하며 향상된 방법 및 장치에 관한 것이다.
동일한 참조 번호에 의하여 식별되는 도면과 결합하여, 본 발명의 특징, 목적 및 장점이 이하의 상세한 설명으로부터 보다 명확해진다.
도 1 은 1세트의 CRC 비트 및 1세트의 정보 비트를 포함하는 프레임에서 데이터를 송신하는 전형적인 송신 시스템을 도시하는 도면.
도 2a 내지 2d 는 본 발명의 가변 레이트 프레임 구조의 실시예를 도시하는 도면.
도 3 은 본 발명의 복호기의 실시예를 도시하는 도면.
도 4 는 본 발명의 복호화 시스템의 제 1 실시예를 도시하는 블록도.
도 5 는 제 1 실시예의 데이터 복호화 방법을 설명하는 플로우 차트.
도 6 은 트렐리스 복호기에서 상태 전이를 도시하는 도면.
도 7 은 도 6 의 상태 전이 트렐리스에서 선택된 경로를 도시하는 도면.
도 8 은 트렐리스 복호기를 통한 경로 선택을 도시하는 도면.
도 9 는 4가지 가능한 상태를 가지는 부호기를 도시하는 도면.
도 10 은 제 1 실시예의 트렐리스 복호기를 도시하는 도면.
도 11 은 트렐리스를 통한 최선 경로 및 그 경로와 연관된 계산된 경로 선택 차이 값을 도시하는 도면.
도 12 는 제 1 실시예에 따라서 선택된 제 2 최선 경로를 도시하는 도면.
도 13 은 트렐리스를 통한 제 1 및 제 2 경로와 제 3 경로 선택 과정과 연관된 계산된 경로 선택 차이 값을 도시하는 도면.
도 14 는 본 발명의 복호화 시스템의 제 2 실시예의 장치를 도시하는 도면.
도 15 는 본 발명의 제 2 실시예의 방법을 도시하는 플로우 차트.
도 16 은 본 발명의 차선 경로를 선택하는 임계 기술을 도시하는 플로우 차트.
도 17 은 본 발명의 복호화 방법의 제 2 실시예에 의하여 확정되는 경로를 도시하는 트렐리스 다이어그램.
본 발명은 복호화 작업을 유효하게 하기 위하여 제공되는 여유 정보를 포함하는 디지털 데이터의 프레임을 복호화하기 위한 신규하며 향상된 방법 및 장치이다. 본 발명은 CDMA 시스템에서 코딩 이득을 향상시키고 증가된 시스템 용량을 산출한다. 본 발명에서, 데이터의 프레임은 정보 비트 및 순환 여유 검사 (CRC) 비트를 포함하는 데이터의 프레임이 제공된다. 수신된 프레임은 복호화되고 검사가 수행되어 CRC 비트가 복호화된 정보 비트에 맞게 대응하는지를 결정한다. 복호화된 프레임이 CRC 시험 과정을 통과하면, 복호화된 프레임이 사용자에게 제공된다. 하지만, 복호화된 프레임이 CRC 시험을 통과하지 않으면, 수신된 프레임에 1회 이상의 추가적인 복호화 과정이 수행된다.
본 발명의 제 1 실시예에서, 데이터는 트렐리스 복호기를 사용하여 복호화되며 트렐리스를 통하여 가장 가능성있는 경로를 산출하는 데이터가 선택된다. CRC 시험은 데이터의 복호화된 프레임에 수행된다. CRC 시험이 실패하면, 트렐리스 복호기는 트렐리스를 통하여 2번째로 가능성있는 경로를 결정한다. CRC 시험이 복호화된 프레임에 대해 2번째로 수행된다. 복호화된 프레임이 CRC 시험을 통과하면, 정보 비트는 복호기에 의하여 출력된다. 하지만, 복호화된 프레임이 CRC 시험에 실패하면, 트렐리스 복호기는 트렐리스를 통하여 그 다음으로 가능성있는 경로를 선택한다. CRC 시험이 성공적으로 통과되거나 소정 회수의 복호화 시도가 성공하지 못할 때까지 이 과정이 반복되고, 복호기는 프레임을 복호화할 수 없다고 선언하고 프레임 삭제가 선언된다.
제 2 실시예에서, 데이터는 트렐리스 복호기를 사용하여 복호화되고, 트렐리스를 통하여 가장 가능성있는 경로를 산출하는 데이터가 선택된다. CRC 시험은 데이터의 복호화된 프레임에서 수행된다. CRC 시험이 실패하면, 트렐리스 복호기는 트렐리스를 통하여 최선 경로와 연관된 메트릭의 소정 임계값 내에서 메트릭스를 가지는 경로를 식별한다. CRC 시험은 발견되는 차선 경로에 관하여 복호화된 프레임에서 수행된다. 이러한 경로 중 어느 것이 CRC 검사를 통과하면, 가장 가능성있는 경로에 대응하는 정보 비트가 복호기에 의하여 출력된다. 그렇지 않으면, 에러가 선언된다. 바람직한 실시예에서, 복호화는 비터비 복호기로서 수행되고 사용된 메트릭스는 야마모토 메트릭스이다.
본 발명의 장점을 개시하기 위하여 첨부 도면을 참조하여 실시예 및 전형적인 응용을 설명한다.
본 발명이 특정 응용을 위한 실시예를 참조하여 여기서 설명되는 한편, 본 발명이 그것에 한정되는 것은 아니다. 당해 기술 분야의 통상의 지식을 가지며 본 명세서에 개시된 바를 이해할 수 있는 자는 본 발명의 범위 내에서 추가적인 변형예, 응용예, 및 실시예를 인식할 수 있으며, 본 발명이 중요하게 이용될 분야를 인식할 수 있을 것이다.
도 1 을 참조하면, 데이터 소스 (2) 는 디지털 데이터의 프레임을 제공한다. 실시예에서, 본 발명이 다른 레이트에도 동일하게 적용될 수 있지만, 데이터 소스 (2) 는 20 ㎳ 마다 일 프레임을 제공한다. 실시예에서, 데이터 소스 (2) 는 프레임에서 비트의 수가 시간에 따라 변하는 가변 레이트 데이터 소스이다. 실시예에서, 데이터 소스 (2) 는 전술한 미국 특허 번호 제5,414,796 에 기재된 실시예인 가변 레이트 음성 코더이다.
미국 특허 번호 제5,414,796 에서의 음성 코더는 프레임에서 샘플의 에너지에 기초하여 디지털화된 음성 샘플의 프레임을 부호화하는 레이트를 선택한다. 사용자가 말하고 있지 않는 경우, 송신되는 비트의 수를 감소시켜서, 전술한 바와 같이 CDMA 통신 시스템에서 다른 사용자에 대한 사용자의 간섭을 최소화시킨다. 본 발명은 고정 레이트 데이터 소스에도 동일하게 적용된다는 것이 공지되어야 한다. 또한, 본 발명은 음성 외의 팩시밀리, 비디오 또는 다른 디지털화된 데이터와 같은 디지털 정보의 송신에도 동일하게 적용할 수 있다.
데이터 소스 (2) 로부터의 정보 비트의 프레임은 프레임 포맷기 (4) 에 제공된다. 실시예에서, 프레임 포맷기 (4) 는 CRC 발생기 (6) 및 테일 비트 (tail bit) 발생기 (8) 로 구성된다. CRC 발생기 (6) 는 데이터 소스 (2) 로부터 프레임에 제공된 정보 비트에 따라서 1세트의 여유 검사 비트를 발생시키고 그 프레임의 여유 비트에 부착한다. 본 발명은 다른 여유 검사 비트 발생기에 적용할 수 있으며, 여유 비트 또는 패리티 비트의 설계 및 구현은 공지되어 있다. CRC 발생기 (6) 의 실시예가 전술한 미국 특허 번호 제5,414,796 에 기재되고 IS-95에서 표준화되었다. 본 발명은 당업자라면 이해할 수 있는 다른 여유 비트 발생기에도 동일하게 적용할 수 있다.
정보 비트 및 CRC 비트를 구비하는 프레임은 1세트의 테일 비트를 발생시키고 프레임에 그 비트를 부착하는 테일 비트 발생기 (8) 에 제공된다. 테일 비트의 목적은 프레임이 부호기를 통과하여 종료되는 때에, 부호기 (10) 를 소정의 상태가 되도록 하는 것이다. 실시예에서, 부호기 (10) 의 출력을 제로 상태로 하기 위하여, 테일 비트 발생기 (8) 는 제로 값의 1세트의 테일 비트를 발생시킨다.
여기서 도 2a 내지 2d 를 참조하여, 본 발명의 실시 프레임 포맷이 설명된다. 이 프레임 포맷은 IS-95 표준에서 표준화된 멀티플렉스 옵션 2 프레임 포맷으로 참조된다. 본 발명이 다른 프레임 포맷을 사용하여 송신되는 데이터의 복호화에도 동일하게 적용할 수 있다고 하는 것은 당업자에게 명백하다.
실시예에서, 데이터 소스 (2) 는 4개의 다른 레이트로 데이터를 제공한다. 도 2a 를 참조하면, 데이터 소스 (2) 가 풀 레이트 프레임으로 참조되는 267개의 정보 비트로 구성되는 프레임을 제공하면, CRC 발생기 (6) 가 정보 비트에 따라서 12개의 CRC 비트 (F로 표시) 를 발생시키며 그 비트를 프레임에 부착시킨다. 테일 비트 발생기 (8) 는 제로 값의 8개 테일 비트 (T로 표시) 를 발생시키고 그 비트를 프레임에 부착시킨다. 예약 비트 (R로 표시) 는 예를 들어, 송신 전력을 제어하는데 사용될 수 있는 프레임의 개시에 제공된다.
도 2b 를 참조하면, 데이터 소스 (2) 가 하프 레이트 프레임으로 참조되는 125개의 정보 비트로 구성되는 프레임을 제공하면, CRC 발생기 (6) 가 정보 비트에 따라서 10개의 CRC 비트 (F로 표시) 를 발생시키며 그 비트를 프레임에 부착시킨다. 테일 비트 발생기 (8) 는 제로 값의 8개 테일 비트 (T로 표시) 를 발생시키고 그 비트를 프레임에 부착시킨다. 예약 비트 (R로 표시) 는 예를 들어, 송신 전력을 제어하는데 사용될 수 있는 프레임의 개시에 제공된다.
도 2c 를 참조하면, 데이터 소스 (2) 가 1/4 레이트 프레임으로 참조되는 55개의 정보 비트로 구성되는 프레임을 제공하면, CRC 발생기 (6) 가 정보 비트에 따라서 8개의 CRC 비트 (F로 표시) 를 발생시키며 그 비트를 프레임에 부착시킨다. 테일 비트 발생기 (8) 는 제로 값의 8개 테일 비트 (T로 표시) 를 발생시키고 그 비트를 프레임에 부착시킨다. 예약 비트 (R로 표시) 는 예를 들어, 송신 전력을 제어하는데 사용될 수 있는 프레임의 개시에 제공된다.
도 2d 를 참조하면, 데이터 소스 (2) 가 1/8 레이트 프레임으로 참조되는 21개의 정보 비트로 구성되는 프레임을 제공하면, CRC 발생기 (6) 가 정보 비트에 따라서 6개의 CRC 비트 (F로 표시) 를 발생시키며 그 비트를 프레임에 부착시킨다. 테일 비트 발생기 (8) 는 제로 값의 8개 테일 비트 (T로 표시) 를 발생시키고 그 비트를 프레임에 부착시킨다. 예약 비트 (R로 표시) 는 예를 들어, 송신 전력을 제어하는데 사용될 수 있는 프레임의 개시에 제공된다.
프레임 포맷기 (4) 로부터의 프레임 출력은 부호기 (10) 에 제공된다. 실시예에서, 부호기 (10) 는 제한 길이 9 (k=9) 를 가진 레이트 1/2 컨벌루셔널 부호기이다. 컨벌루셔널 부호기의 설계 및 구현은 공지되어 있다. 부호기 (10) 로부터 부호화된 심볼은 인터리버 (12) 에 제공된다.
실시예에서, 인터리버 (12) 가 프레임에 리던던시를 제공하여 심볼 데이터는 프레임의 전체 용량을 차지한다. 프레임이 풀 레이트보다 작으면, 인터리버 (12) 는 심볼의 복제를 제공한다. 따라서, 프레임이 하프 레이트이면, 인터리버 (12) 는 그 심볼의 단일 오리지널 카피와 그 심볼의 1개 복제를 포함하는 각각의 프레임으로 레이트 2 의 리던던시를 제공하며, 프레임이 1/4 레이트이면, 인터리버 (12) 는 단일 오리지널 카피와 그 심볼의 3개 복제를 포함하는 각각의 프레임으로 레이트 4 의 리던던시를 제공하고, 프레임이 1/8 레이트이면, 인터리버 (12) 는 그 심볼의 단일 오리지널 카피와 그 심볼의 7개 복사 본을 포함하는 각각의 프레임으로 레이트 8 의 리던던시를 제공한다. 심볼 반복 후에, 매 6개의 심볼 중 2개를 삭제함으로써 무효로 만들어서 IS-95 표준에 기재된 바와 같이 주어진 심볼의 개수를 얻는다. 인터리버 (12) 는 소정의 재배열 포맷에 따라서 심볼을 재배열한다. 실시예에서, 인터리버 (12) 는 리던던시를 제공하고 IS-95 표준에 기재된 바와 같이 프레임을 재배열한다.
수정된 심볼은 소정의 변조 포맷에 따라서 심볼을 변조하는 변조기 (14) 에 제공된다. 실시예에서, 변조기 (14) 는 전술한 미국 특허 번호 제4,901,307 및 제5,103,459 에 상세하게 기재된 바와 같은 CDMA 변조기이다. 데이터의 변조된 프레임은 프레임을 상향 변환하고 증폭하여 안테나 (20) 를 통하여 프레임을 송신한다.
도 3 을 참조하면, 도 1 의 송신 시스템 (1) 에 의하여 송신된 신호는 안테나 (49) 에 의하여 수신되고 수신기 (RCVR) (50) 에 제공된다. 수신기 (50) 는 수신된 신호를 하향 변환, 여파 및 증폭하여 복조기 (52) 에 제공한다. 복조기 (52) 는 소정의 복조 포맷에 따라서 수신된 신호를 복조한다. 실시예에서, 복조기 (52) 는 전술한 US 특허 번호 제4,901,307 및 제5,103,459 에 상세하게 기재된 바와 같은 CDMA 복조기이다.
데이터의 복조된 프레임은 소정의 재배열 포맷에 따라서 프레임에 소프트 심볼 데이터를 재배열하는 디인터리버 (54) 에 제공되며 심볼이 송신 과정에서 삭제되어 수정된 프레임 포맷을 얻는 위치에 제로를 추가한다. 소프트 결정 심볼 데이터의 수정된 프레임은 복호화 시스템 (56) 에 제공된다. 복호화 시스템 (56) 은 데이터를 복호화하고 데이터 수신 장치 (58) 에 복호화된 데이터를 제공한다. 데이터 수신 장치 (58) 는 데이터의 복호화된 프레임에 후처리를 제공할 수도 있다. 예를 들어, 데이터가 압축된 음성 데이터이면, 데이터 수신 장치 (58) 는 음성 매개 변수를 미국 특허 번호 제5,414,796 에 기재된 바와 같은 소정의 확장 포맷에 따른 디지털화된 음성 샘플로 변환시킨다.
도 4 는 본 발명의 복호화 시스템 (56) 의 제 1 실시예의 장치를 설명하고, 도 5 는 본 발명의 제 1 실시예의 방법을 설명하는 첨부 플로우 차트를 제공한다. 도 4 및 도 5 에 설명된 바와 같이, 블록 (250) 에서, (도 1 의) 디인터리버 (de-interleaver) (54) 로부터의 수정된 소프트 심볼 데이터의 프레임은 (도 4 의) 프레임 버퍼 (220) 에 제공되어 저장된다.
블록 (252) 에서, 심볼은 현재 레이트 가설에 따라서 심볼 결합기 (222) 에서 결합된다. 결합 과정은 풀 레이트보다 작은 레이트에서 송신된 심볼 데이터에 리던던시가 있고 그 심볼의 모든 여유 카피의 에너지를 합산함으로써 송신된 심볼 데이터의 더 나은 추정이 이루어 질 수 있다는 사실을 이용한다. 심볼의 향상된 추정을 발생시키는 과정은 상기 출원 중인 미국 특허 출원 번호 제08/126,477 에 상세히 기재된다.
실시예는 프레임이 풀 레이트로 송신된다는 가설을 우선 시험한다. 풀 레이트 가설 하에서, 심볼 반복은 존재하지 않으며 심볼 데이터의 결합은 수행되지 않는다. 블록 (254) 에서, 심볼 결합기 (222) 로부터의 데이터가 수정된 비터비 복호기 (224) 에 제공된다. 실시예에서, 수정된 비터비 복호기 (224) 는 비터비 복호기이지만, 당업자는 다른 형태의 트렐리스 복호기가 동일하게 적용될 수 있다는 것을 알 수 있다. 비터비 복호기의 설계 및 구현은 종래 기술에 공지되며 비터비 복호기의 구체적인 구현은 상기 출원 중인 미국 특허 출원 번호 제08/126,477 에 기재된다.
수정된 비터비 복호기 (224) 가 프레임에서 송신된 정보 비트 및 CRC 비트의 추정을 산출하고 CRC 시험 서브 시스템 (232) 에 그 프레임 추정을 제공한다. 블록 (256) 에서, CRC 시험 서브 시스템 (232) 은 CRC 발생기 (6) 를 참조하여 설명된바와 같이 복호화된 정보 비트로부터 1세트의 여유 비트를 발생시킨다. CRC 시험 서브 시스템 (232) 은 정보 비트 추정으로부터 발생된 CRC 비트와 수정된 비터비 복호기 (224) 로부터의 여유 비트의 추정을 비교한다. 그 비교의 결과가 CRC 시험이 통과되었는지를 결정하는 제어 프로세서 (234) 에 제공된다.
제어 블록 (258) 에서, CRC 시험이 통과되면, 방법은 블록 (266) 으로 진행한다. 블록 (266) 에서, 심볼 에러 비율 (SER) 계산기 (228) 는 복호화된 프레임에 대한 심볼 오류 비율을 산출한다. SER 계산기 (228) 는 수신된 심볼 데이터의 하드 결정 추정을 발생시키거나 수정된 비터비 복호기 (224) 로부터 하드 결정 추정을 수신한다. SER 계산기 (228) 는 수정된 비터비 복호기 (224) 로부터 프레임의 복호화된 데이터를 수신하고 부호기 (10) (도 1) 에 의하여 수행되는 동일한 부호화 동작을 사용하는 프레임을 부호화하여 1세트의 재부호화된 심볼 데이터를 발생시킨다. 재부호화된 심볼 데이터는 매 심볼마다 하드 결정 심볼 데이터에 비교되고 2조의 심볼 데이터 사이의 차이의 개수가 블록 (268) 에서 선택자 (230) 에 제공되는 심볼 에러 레이트이다.
이 실시예에서, 그 레이트 가설의 복호화에 대하여 CRC 시험이 통과한 직후에 출력 버퍼 (226) 는 선택자 (230) 에 복호화된 심볼 데이터를 제공한다. 바람직한 실시예에서, 수정된 복호기 (224) 가 선택자 (230) 에 메트릭 데이터를 제공하여 레이트 선택을 보조한다. 선택자에 제공된 메트릭 데이터는 단일 비트 야마모토 메트릭 또는 전체 메트릭일 수 있다.
CRC 시험이 블록 (258) 에서 실패하면, 블록 (260) 에서 제어 프로세서 (234) 가 현재 레이트 가설 하에서 프레임을 복호화하는데 실시되는 시도 회수의 수를 증가시킨다. 블록 (262) 에서, 제어 프로세서 (234) 는 프레임을 복호화하는 시도의 회수가 현재 레이트 가설에서 프레임을 복호화하기 위한 시도의 소정의 최대 회수에 도달하는지를 결정한다. 최대 시도 회수에 도달되면, 그 방법은 블록 (264) 으로 진행하고 제어 프로세서 (234) 는 프레임이 현재 레이트 가설 하에서 복호화될 수 없다는 것을 지시하는 신호를 선택자 (230) 에 제공한다.
블록 (262) 에서, 현재 레이트에서 프레임을 복호화하는 시도의 최대 회수가 도달되지 않으면, 제어 프로세서 (234) 가 수정된 비터비 복호기 (224) 에 메시지를 제공한다. 블록 (278) 에서, 제어 프로세서 (234) 로부터의 메시지에 응답하여, 수정된 비터비 복호기 (224) 는 그 경로 수를 1 만큼 증가시킨다. 블록 (254) 에서, 수정된 비터비 복호기 (224) 는 트렐리스를 통하여 최선의 경로를 발견한다. 그 방법은 블록 (256) 으로 진행하고 그 처리는 전술한 바와 같이 반복된다.
블록 (270) 에서, 제어 프로세서 (234) 는 모든 가능한 레이트가 시험되는지를 결정한다. 그렇지 않으면, 그 방법이 시험될 다음 레이트를 선택하는 블록 (272) 으로 진행하면, 그 방법은 블록 (252) 으로 진행하고 다음 레이트 가설이 시험된다. 제어 프로세서 (234) 로부터의 신호에 응답하여, 프레임 버퍼 (220) 는 심볼 결합기 (222) 에 프레임 데이터를 제공한다. 제어 프로세서 (234) 는 심볼 결합기 (222) 에 시험될 레이트 가설을 지시하는 신호를 제공한다. 블록 (252) 에서, 심볼 결합기 (222) 는 시험될 레이트 가설에 따라서 심볼 데이터를 결합한다. 그 방법은 블록 (254) 으로 계속되고 전술한 바와 같이 진행한다.
블록 (270) 에서 모든 레이트가 시험되면, 블록 (274) 에서 선택자 (230) 는 데이터가 송신되고 블록 (276) 에서 그 레이트에 대응하는 데이터를 제공하는 가장 가능성있는 레이트를 결정한다. 선택자 (230) 는 악화된 질 측정으로 인하여 프레임을 삭제하기로 결정할 수도 있다. 실시예에서, 선택자 (230) 는 다른 복호화된 프레임의 심볼 에러 레이트 및 메트릭 데이터 값에 기초한 레이트를 결정한다.
다수의 방법이 제 1 실시예의 추가적인 경로 검색을 수행하도록 채용될 수 있다. 하지만, 방법 중의 대부분은 저장을 위한 너무 많은 메모리를 요구한다. 제 1 실시예의 바람직한 방법에서, 메모리의 양 및 경로 검색을 위하여 요구되는 시간을 감소시키는 방법이 적용된다. 예를 들어, 수정된 비터비 디코더 (224) 를 실시하는 동안 발생되는 최선 경로의 특정 메트릭 임계값 내에서 모든 경로를 복호화하도록 한다.
우선, 트렐리스 복호화 동작의 간단한 검토가 도 6, 도 7 및 도 8 에 제시된다. 도 6 은 제한 길이 (k = 3) 트렐리스 복호기에서 가능한 상태 전이를 도시한다. 트렐리스 복호기에서 가능한 상태 (S) 의 개수는 다음 식으로 주어진다.
S = 2k-1
따라서, 도 6 에서 4개의 상태가 있어서 k = 3 이다. 도 9 를 참조하면, 부호기의 상태는 지점 (300 및 310) 에서 비트의 값에 의하여 정의될 수 있다. 4개의 그러한 상태가 있다. 다음 비트가 지점 (300) 으로 이동하면, 지점 (300) 에서의 값은 지점 (310) 으로 이동하고 지점 (310) 의 값은 포기된다.
그 시점의 상태에 잔존 시퀀스의 상태에 역으로 관련된 상태 메트릭은 각각의 상태와 연관되어, 메트릭이 높을수록, 그 확률이 작아진다. 그 상태의 각각에 대한 상태 메트릭스는 도 6 에서 초기 상태 위에 괄호에 있다. 추가적으로, 시점 N 에서의 1 상태로부터 시점 N+1 에서의 또 다른 상태로의 전이의 확률에 역으로 관련된 연관된 브랜치 메트릭이 있다. 예를 들어, 초기 상태 (01) (지점 (290)) 를 보면, 부호기로 진입하는 다음 비트가 0 이면, 시점 N+1 에서 부호기의 상태는 00 (지점 (292)) 이다. 반면, 초기 상태가 01 (지점 (290)) 이고 부호기로 진입하는 다음 비트가 1 인 경우, N+1 에서의 상태는 10 (지점 (294)) 이다.
시점 N+1 에서의 상태 메트릭의 값은 시점 N+1 에서의 초기 상태의 상태 메트릭을 그 상태에 전이용 브랜치에 합산함으로써 산출된다. 저 상태 메트릭을 야기하는 브랜치가 선택되고 그 상태로 유도하는 다른 브랜치가 포기된다. 도 7 에서, 도 6 의 상태 및 브랜치 메트릭스에 따라서 선택된 브랜치가 설명된다. 시점 N+1 에서, 새로 산출된 상태 메트릭은 우선 괄호 내에 도시되고 선택된 전이가 발생하는 상태의 값이 도시된다.
예를 들어, 시점 N+1 (지점 (292)) 에서, 상태 (00) 에 대한 상태 메트릭을 산출하려면, 상태 (00) 로 유도하는 2개의 경로가 있다. 레이트 1/n 의 부호기 또는 레이트 1/n 의 부호기의 데이터 스트림을 삭제하는 것에 기초한 부호기가 사용되는 경우에 항상 상기와 동일하다. 1개의 경로는 상태 (01) (지점 (290)) 로부터 유도한다. 상태 (01) (지점 (290)) 에서의 상태 메트릭은 6 이고, 상태 (00) (지점 (292)) 로의 전이에 대한 연관된 브랜치 메트릭은 10 의 값을 갖는다. 따라서, 그 브랜치가 선택되면, 시점 (N+1) (지점 (292)) 에서 지점 상태 (00) 의 상태 메트릭은 16 의 값을 갖는다. 두 번째 경로는 상태 (00) (지점 (288)) 로부터 유도한다. 상태 (00) (지점 (288)) 에서의 상태 메트릭은 4 이고, 상태 (00) (지점 (292)) 로의 전이에 대한 연관된 브랜치 메트릭은 2 의 값을 갖는다. 따라서, 그 브랜치가 선택되면, 시점 (N+1) (지점 (292)) 에서 지점 상태 (00) 의 상태 메트릭은 6 의 값을 갖는다. 따라서, 상태 (00) (지점 (288)) 으로부터의 브랜치가 선택되고 그 상태는 상태 매트릭스 (6) 에 지정된다.
도 8 은 트렐리스를 통하여 선택된 경로를 설명한다. 테일 비트 때문에, 최종 상태가 알려진다. 실시예에서, 테일 비트는 모두 제로이기 때문에, 최종 상태는 모두 제로인 것으로 알려진다. 그 상태로 유도하는 단지 1개의 경로만이 있기 때문에, 선택된 경로는 알려진 상태로 유도하는 경로이다. 일단 경로가 알려지면, 복호기는 데이터를 선택된 경로를 따라서 역추적하고 선택된 전이로 되는 비트를 출력하는 것을 특징으로 하는 역연쇄 반응에 의하여 출력된다. 예를 들어, 상태 (10) 에서 상태 (11) 로의 전이에서, 비트 출력은 1 의 값을 갖는다. 이것은 트렐리스를 통하여 최선의 경로를 선택하도록 사용되는 방법이다. 차선 경로의 선택은 이하에 충분하게 설명된다.
본 발명의 제 1 실시예의 복호기 (224) 는 도 10 에 도시된다. 심볼 결합기 (도시 생략) 로부터 결합된 심볼은 브랜치 메트릭 계산기 (350) 에 제공된다. 브랜치 메트릭 계산기의 설계 및 구현은 공지되어 있다. 브랜치 메트릭 계산기 (350) 로부터의 브랜치 메트릭에 따라서 합산 비교 선택 (Add Compare Select, ACS) 소자 (354) 가 상기 도 10 및 도 11 을 참조하여 설명한 것과 같이 상태 메트릭스의 값을 결정한다. 새로 산출된 상태 메트릭스는 상태 메트릭 메모리 (352) 에 저장되고 선택된 브랜치의 표시는 역연쇄 메모리 (358) 에 제공된다. 모든 상태 메트릭스가 모든 프레임에 대하여 산출되는 경우, 역연쇄 제어 (360) 의 제어 하에서 역연쇄 메모리 소자 (358) 는 상기 설명한 것과 같은 트렐리스를 통하여 최선 경로를 선택하고 복호화된 데이터를 CRC 비트 검사 소자 (도시 생략) 에 출력한다.
CRC 시험이 실패하면, 트렐리스를 통한 제 2 최선 경로가 결정된다. 트렐리스를 통한 최선 경로 (예를 들어, 비터비 알고리즘) 를 발견하는 알고리즘은 재동작된다. 하지만, 상기 설명된 단계에 추가하여, 실시예에 따라서, 트렐리스를 통한 최선 경로 및 각 시점에서 거부된 경로 사이의 거리의 측정은 계산되고 Δ분류 수단 (356) 에 저장된다. Δs,p 의 값은 거부된 경로가 선택되는 경우의 상태 (s) 의 메트릭 값과 선택된 경로 (p) 에서의 상태 (s) 의 메트릭 값의 차이 값이다.
Δs,p = 거부된 경로의 상태 메트릭 - 선택된 경로의 상태 메트릭
Ds,p 값의 예가 도 11 에 설명된다. 각 경로는 최선 경로에 상대적으로 측정된 값 Dp와 연관된다. Dp의 값은 경로가 합쳐지는 더 나은 경로의 Dp 및 합쳐지는 지점 Ds,p 에서의 메트릭스의 차이에 의하여 주어진다. 따라서, 최선 경로의 Dp 값 (예를 들어, 비터비 알고리즘의 출력) 은 제로이다.
D 분류 수단 (56) 은 D 값의 최소값 (Dmin) 을 결정한다. Dmin 이 발견되는 지점에서, 역연쇄 작용이 동작하여 발산의 지점으로 유도되는 경로를 결정한다. 도 12 를 참조하면, 상태 메트릭 산출 과정은 전술한 바와 같이 재동작되여 최소 경로 차이가 지점 (362) 에서 D 분류 수단 (356) 이 D5,1이 되는 것에 의하여 최소 경로 차이가 발견된다. 지점 (362) 으로부터, 역연쇄 제어기 (360) 의 제어 하에서 역연쇄 기억장치 (358) 가 제 2 최선 경로 및 대응하는 복호화된 데이터 시퀀스를 결정한다. 이것은 최선 경로에 대응하는 데이터에서의 제 1 N+6 데이터 비트를 대체함으로서 얻어진다. 바람직한 실시예에서, 에러 경우가 수 개의 제한 길이보다 길지 않기 때문에, 역연쇄 작용은 경로 발산의 지점의 수 개의 제한 길이 내에서 절단된다. 도 12 에서, 이것은 지점 (364) 에서 발생한다. 도 12 에서, 제 2 최선 경로의 Dp 값은 Dp = D5,1 이다.
제 3 최선 경로를 발견하기 위하여, 동일 상태 메트릭 산출 과정은 제 3 시점에서 수행되고, Ds,p 값은 전술한 바와 같이 산출되지만, 제 2 최선 경로에 상대적인 경로 선택에 대하여 산출된다. 제 2 최선 경로가 최선 경로와 합쳐지기 전의 시점까지만 이것들은 계산될 필요가 있다. 부언하면, 도 12 및 13 에서 시점 N+5 까지만 계산될 필요가 있다. 도 13 을 참조하면, ACS (354) 는 제 2 경로 (D0,2, D1,2, D2,2, D3,2 및 D4,2) 에 필요한 경로 차이 값을 산출한다. 이러한 수 개의 메트릭스는 이전에 계산되었지만, 다시 고려되어야 한다는 것이 공지되어야 한다. 비교를 위한 값은 제 2 최선 경로에의 거리가 아닌 최선 경로에의 거리에 기초한다. 따라서, D 분류 수단 (356) 에 제공된 메트릭 값은 트렐리스를 통한 최선 경로에 상대적이어야 한다. 예를 들어, 지정된 D4,2 경로를 비교하기 위한 메트릭 차이를 얻기 위하여, 그 경로를 위한 Dp 값은 D4,2 (제 2 경로로부터의 거리) 와 D5,1 (제 1 경로에 대한 제 2 경로의 거리) 을 합산함으로써 산출되어야 한다. ACS (354) 는 산출된 값을 D 분류 수단 (356) 에 제공한다. D 분류 수단 (356) 은 최선 및 제 2 최선 경로로 합쳐지는 경로를 위한 Dp 의 최저값을 발견함으로써 제 3 최근 경로를 발견한다.
실시예에서, D 분류 수단 (356) 은 Dp 의 모든 값이 아닌, M 이 검색되어야 할 경로의 최대 개수인 최저 M 값을 저장한다. 따라서, 각각의 후속 i 번째 최선 경로에 대하여, 최소 M-i 의 값만이 저장되어야 한다.
대체예에서, 복호화 과정은 각각의 차선 경로를 발견하기 위하여 재동작되지 않고, 상태 메트릭스는 저장되고 각각 경로 검색에 재사용된다. 이것은 산출의 수를 감소하지만, 필요한 메모리의 양을 증가시킨다. 도 11 및 도 13 에 도시된 실시예는 설명의 목적에 맞게 간략화 되었다는 것이 기억되어야 한다. 실시예에서, 프레임 크기는 288 비트의 정보이고 코드의 길이는 256 상태를 포함하는 9 (k=9) 이다. 따라서, 상태 메트릭스의 저장 장치가 대략 1 바이트의 정보를 필요로 한다고 가정하면, 각각의 상태에 5 비트 상태 메트릭스로 가정하는, 상태 메트릭스를 저장하기에 필요한 메모리는 대략 74 킬로바이트의 메모리를 필요로 한다.
도 14 는 본 발명의 복호화 시스템 (56) 의 제 2 실시예의 장치를 설명하고, 도 15 는 본 발명의 제 2 실시예의 방법을 설명하는 첨부 플로우 차트 (500) 를 제공한다. 블록 (550) 에서, 디인터리버 (54) 로부터의 수정된 소프트 심볼 데이터가 프레임 버퍼 (420) 에 제공되고 저장된다.
블록 (552) 에서, 심볼은 현재 레이트 가설에 따라서 심볼 결합기 (422) 에 결합된다. 결합 과정은 풀 레이트보다 작은 레이트에서 송신된 심볼 데이터에서 리던던시가 있고, 그래서 그 심볼의 모든 여유 카피의 에너지를 합산함으로써 송신된 심볼의 더 나은 추정을 얻을 수 있다는 사실을 이용한다. 심볼의 향상된 추정을 발생시키는 과정은 출원 중인 상기 미국 특허 출원 번호 제08/126,477 에 상세하게 기재된다.
실시예는 프레임이 풀 레이트에서 송신되는 가설을 우선 시험한다. 풀 레이트 가설 하에서, 심볼 반복이 존재하지 않아서 심볼 데이터의 결합이 수행되지 않는다. 블록 (554) 에서, 심볼 결합기 (422) 로부터의 데이터가 수정된 비터비 디코더 (424) 에 제공된다. 실시예에서, 수정된 비터비 복호기 (424) 는 비터비 복호기이지만, 당업자라면 다른 형태의 트렐리스 복호기가 동일하게 적용될 수 있다는 사실을 알 수 있다. 비터비 복호기의 설계 및 구현은 공지되며 비터비 복호기의 구체적인 구현은 출원 중인 상기 미국 특허 번호 제08/126,477 에 기재된다. 본 실시예에서, 비터비 복호기 (424) 는 브랜치 메트릭 계산기 (450) 를 포함한다. 심볼 결합기 (422) 로부터의 결합된 심볼은 브랜치 메트릭 계산기 (450) 에 제공된다. 브랜치 메트릭 계산기의 설계 및 구현은 공지된다. 브랜치 메트릭 계산기 (450) 로부터의 브랜치 메트릭스에 따라서, 가산 비교 선택 (ACS) 소자 (454) 는 상기 도 6 및 도 7 을 참조하여 기재된 바와 같이 상태 메트릭스의 값을 결정한다. 새로 산출된 상태 메트릭스는 상태 메트릭 메모리 (452) 에 저장되고 선택된 브랜치의 표시는 역연쇄 메모리 (458) 에 제공된다. 모든 상태 메트릭스가 프레임을 위하여 산출되는 경우, 역연쇄 메모리 (458) 의 제어 하에서 역연쇄 메모리 소자 (458) 는 전술한 바와 같은 트렐리스를 통하여 최적 경로를 선택하고, CRC 비트 검사 소자 (432) 에 복호화된 데이터를 출력한다. 블록 (554) 에서, 카운터 i 및 m 의 값은 1 로 설정된다. 복호기 동작의 회수는 i 로 표시되고 CRC 가 검사되는 경로의 개수는 m 으로 표시된다.
따라서, 수정된 비터비 복호기 (424) 는 프레임에서 송신된 정보 비트 및 CRC 비트의 추정을 산출한다. 블록 (556) 에서, CRC 시험 하부 시스템 (432) 은 도 1 에서의 CRC 발생기 (6) 를 참조하여 기재된 바와 같이 복호화된 정보 비트로부터의 1세트의 여유 비트를 발생시킨다. CRC 시험 하부 시스템 (432) 은 정보 비트 추정으로부터 발생된 CRC 비트와 수정된 비터비 복호기 (424) 로부터의 여유 비트의 추정을 비교한다. 그 비교의 결과는 제어 프로세서 (434) 에 제공된다.
제어 블록 (558) 에서, CRC 시험이 통과되면, 그 방법은 블록 (570) 으로 진행한다. 블록 (570) 에서, 심볼 에러 레이트 (SER) 계산기 (428) 는 복호화된 프레임에 대한 심볼 에러 레이트를 산출한다. SER 계산기 (428) 는 수신된 심볼 데이터의 하드 결정 추정을 발생시키거나 수정된 비터비 복호기 (424) 로부터의 하드 결정 추정을 수신한다. SER 계산기 (428) 는 수정된 비터비 복호기 (424) 로부터의 프레임의 복호화된 데이터를 수신하고 부호기 (10) 에 의하여 수행되는 동일 부호화 동작을 사용한 프레임을 부호화하여 1세트의 재부호화된 심볼 데이터를 발생시킨다. 재부호화된 심볼 데이터는 심볼마다 하드 결정 심볼 데이터에 비교되고 2조의 심볼 데이터 사이의 차이의 개수는 블록 (570) 에서 선택자 (430) 에 제공되는 심볼 에러 레이트이다.
실시예에서, 레이트 가설의 복호화에 대하여 CRC 시험이 통과한 직후에, 출력 버퍼 (426) 는 선택자 (430) 에 복호화된 심볼 데이터를 제공한다. 바람직한 실시예에서, 수정된 비터비 복호기 (424) 는 레이트 선택에서 보조하기 위하여 선택자 (430) 에 메트릭 데이터를 제공한다. 선택자에 제공된 메트릭 데이터는 단일 비트 야마모토 메트릭 또는 전체 메트릭일 수 있다.
블록 (558) 에서 CRC 시험이 실패하면, 블록 (560) 에서 수정된 비터비 복호기 (424) 는 주어진 레이트 가설에 대하여 심볼 데이터 (422) 상에 제 2 동작을 수행한다. 이 동작에서, 수정된 비터비 복호기는 이전 동작에서 비터비 복호기에 의하여 발견된 가장 가능성있는 경로를 처리한다. ACS 블록 (454) 은 계산된 브랜치 메트릭스 (450) 에 따라서 상태 메트릭스 (452) 를 갱신하면서 트렐리스를 통하여 진행하지만, 표준 비터비 복호화 공정에 추가하여, 출력 버퍼 (426) 에 의하여 ACS 에 공급된, 처리된 경로 (복호기의 제 2 동작에 대한 최선 경로) 와 합쳐진 모든 경로의 메트릭스를 Δ분류 회로 (456) 에 출력한다. 역연쇄 제어 (460) 는 역연쇄를 수행하여 이 경로와 연관된 데이터 시퀀스를 얻는다. 경로의 메트릭이 수 개의 범주 임계값을 채운 직후, 역연쇄가 수행된다. 이 임계값 범주는 이하에 설명된다. 이 공정에서 발견된 경로는 출력 버퍼 (426) 에 저장된다.
블록 (562) 은 블록 (560) 에 의하여 발견된 경로의 CRC 를 검사하고, CRC 검사기 (432) 와 함께 버퍼 (426) 에 저장된다. CRC 검사의 결과는 제어기 (434) 에 의하여 알려진다. 블록 (562) 에서, 제어 프로세서 (434) 는 이 레이트 가설에 대하여 발견된 경로의 수 (m) 를 증가시킨다. 블록 (586) 에서, 제어 프로세서 (434) 는 수정된 비터비 복호기 (424) 에 의하여 수행된 동작 회수 (i) 를 증가시킨다.
제어 블록 (556) 에서, 동작의 최대 회수에 아직 도달하지 않았으면, 제어 프로세서 (434) 는 블록 (582) 에서 수정된 비터비 복호기 (424) 는 처리되지 않은 (예를 들어, 그것과 합쳐지는 경로를 찾기 위하여 시도되지 않음) 이미 발견된 경로가 있는지를 검사한다. 그러한 경로가 없으면, 블록 (584) 에서 제어기 (434) 는 이 레이트 가설에 대한 경로가 복호기에 의하여 발견될 수 없다는 것을 선택자 (430) 에 지시한다.
제어 블록 (582) 에서, 복호기가 아직 처리하지 않은 이미 발견된 경로가 있으면, 복호기는 블록 (556) 으로 진행하여 아직 처리되지 않은 i 번째 가장 가능성있는 경로의 CRC 가 통과한 CRC 를 가지고 있는지 검사한다. CRC 가 블록 (558) 에서 실패하면, 제어기 (434) 는 수정된 비터비 복호기 (424) 가 i 번째 최선 경로를 처리하도록 지시한다. 이것은 전술한 바와 같이 블록 (560) 에서 실시된다.
블록 (582) 에서, 발견되었지만 아직 처리되지 않은 경로가 없으면, 복호기는 이 레이트 가설에 대한 경로가 발견되지 않는다는 것을 선택자 (430) 에 지시하면서 블록 (584) 으로 진행한다. 제어 블록 (566) 에서, 동작의 최대 회수에 도달되면, 제어 프로세서 (434) 는 블록 (568) 에서 CRC 검사기 (432) 에 의하여 수행된 CRC 를 통과한 경로가 발견되는지를 검사한다. 그러한 경로가 없으면, 그 방법은 블록 (584) 으로 진행한다. 통과하는 CRC 를 가지는 경로가 있으면, 그 방법은 블록 (570) 으로 진행한다.
블록 (574) 에서, 제어 프로세서 (434) 는 모든 가능한 레이트가 시험되었는지 결정한다. 그렇지 않으면, 그 방법은 시험될 다음 레이트를 선택하는 블록 (576) 으로 진행하며, 그 방법은 블록 (552) 으로 진행하고 다음 레이트 가설이 시험된다. 제어 프로세서 (434) 로부터의 신호에 응답하여, 프레임 버퍼 (420) 는 심볼 결합기 (422) 에 프레임 데이터를 제공한다. 제어 프로세서 (434) 는 시험될 레이트 가설을 지시하는 신호를 심볼 결합기 (422) 에 제공한다. 블록 (552) 에서, 심볼 결합기 (422) 는 시험될 레이트 가설에 따라서 심볼 데이터를 결합한다. 그 방법은 블록 (554) 으로 진행하고 전술한 바와 같이 진행한다.
블록 (574) 에서, 모든 레이트가 시험되면, 블록 (578) 에서 선택자 (430) 는 데이터가 송신되는 가장 가능성있는 레이트를 결정하고 블록 (580) 에서 그 레이트에 대응하는 데이터를 제공한다. 선택자 (430) 는 열화된 질의 측정으로 인하여 프레임을 삭제하는 것을 결정하기도 한다. 실시예에서, 선택자 (430) 는 다른 복호화된 프레임 및 메트릭 데이터 값에 기초한 레이트를 결정한다.
도 16 은 본 발명의 차선 경로를 선택하는 임계값 기술을 설명하는 제 2 실시예의 방법의 플로우 차트이다. 이 플로우 차트는 1개의 주어진 레이트 가설에 대하여 경로 검색만을 설명한다. 다음 정의는 본 발명의 이해를 돕기 위해 유용하다;
p - 트렐리스에서의 경로, 여기서는 그 정보 시퀀스로 주어짐;
yp- 최선 경로에 상대적인 경로 (p) 의 메트릭;
lp- 경로 (p) 의 최소 발산 지점;
F - m 개의 데이터 경로의 배열, 정보 시퀀스 (p) , 그 메트릭 (yp) 및 그 최소 발산 지점 (lp) 을 포함;
Δ(p) - 경로 (p) 와 합쳐지는 경로의 야마모토 메트릭의 벡터;
Δi(p) - 벡터 Δ(p) 의 i 번째 값 ;
t - 임계값, 고려된 모든 경로는 t 보다 작은 메트릭을 가짐;
q - 또 다른 경로 (p) 로부터 발산하는 경로, 이 경로들은 배열 (N) 에 저장됨;
T - 경로의 임시 메모리;
C - 통과하는 CRC를 가진 경로의 메모리; 및
"부분 역연쇄 (partial chainback)" - 는 발산 지점으로부터의 한정 길이 역연쇄이다. 발산하는 정보 시퀀스는 발산하는 경로에서 한정된 개수의 출력 비트를 변경함으로써 얻을 수 있다.
이 구현에서의 2개의 주된 매개 변수는 임계값 (t) 및 ACS 작용이 재동작되는 시점의 회수 (m) 이다. 매개 변수 (m) 는 일반적으로 작고 2 내지 4 의 차수이다.
주어진 레이트의 복호화에서, 그 공정은 수정된 비터비 복호기 (424) 가 표준 비터비 복호화를 수행하는 블록 (610) 에서 시작한다. ACS (454) 는 상태 메트릭스 (452) 를 갱신하며 역연쇄 메모리 (458) 에 결정 비트를 출력한다. CB 작용 (460) 은 역연쇄를 수행하여 복호화된 데이터 시퀀스를 출력 버퍼 (426) 에 위치된 메모리 배열 (F) 에 출력한다. 이 지점까지, 표준 비터비 복호화는 당업자가 이해하는 바와 같이 사용되었다. 명확하게 제로인 최선 경로 (yp) 에 상대적인 메트릭 및 프레임 길이와 동일한 최소 발산 지점 (lp) 의 2개 메트릭스가 최선의 메트릭스와 연관된다. 이러한 2개의 매개 변수의 중요성은 이하에서 명확해진다.
블록 (612) 에서, 제어 프로세서 (434) 는 출력 버퍼 (426) 에 위치된 메모리 배열 (F) 의 매개 변수 및 제 1 경로를 식별한다. 이 경로는 p 에 의하여 표현된다. 복호기의 제 1 동작에 대하여, 이것은 최선 경로이다.
블록 (614) 에서, 블록 (612) 을 식별하는 경로의 CRC 는 CRC 작용 (432) 에 의하여 검사된다. CRC 가 통과하면, 공정은 블록 (616) 으로 진행하고, 프레임의 복호화는 종료된다. 도 16 에 구체적으로 도시되지 않더라도, 프레임에 관한 다른 데이터가 예를 들어, 재부호화된 SER (428) 또는 복호화된 프레임의 가능 메트릭을 출력 및/또는 계산될 수도 있다.
블록 (614) 의 CRC 검사가 실패하면, 블록 (618) 의 제어기 (434) 는 수정된 복호기 (424) 를 재동작시켜서 경로 (p) 와 합쳐진 경로를 발견한다. ACS (454) 는 상태 메트릭 계산을 수행하며 트렐리스 lp'의 지점까지 상태 메트릭스 (452) 를 갱신한다. 통상적인 합산, 비교 및 선택에 추가하여, 수정된 복호기 (424) 의 ACS (454) 는 추가적인 기능을 수행한다. 이것은 각각 지수 j 부터 지수 lp까지 트렐리스에서 경로 (p) 와 합쳐지는 q 로 표시되는 경로의 야마모토 메트릭의 값을 Δ분류 회로 (456) 에 출력한다. 지수 j (1jlp') 에서 p 와 합쳐지는 경로 (q) 의 전체 메트릭은 yq= Δj(p) + yp에 의하여 주어진다. 이 메트릭 (yq) 이 주어진 임계값 (t) 보다 작으면, 역연쇄 제어 (460) 는 지수 (j) 에서의 결정 비트가 역으로 되는 트렐리스에서 경로 (p) 의 지수 (j) 로부터 부분 역연쇄를 수행한다. j 보다 큰 지수에 대하여 경로 (p) 의 비트와 연결된 역연쇄 과정의 결과는 새로운 경로 (q) 를 형성한다. 최선 경로에 상대적인 메트릭 및 발산 지점 lq= j - 1 와 함께, 이 경로 (q) 는 출력 버퍼 (426) 의 배열 (N) 에 저장된다.
블록 (618) 에서의 임계값에 따라서, 부분 역연쇄를 수행하고 새로운 시퀀스를 얻은 후에, 그 공정은 블록 (620) 으로 계속된다. 블록 (620) 에서, 제어 프로세서 (434) 는 출력 버퍼 (426) 에서의 시퀀스의 위치를 인식한다. 배열 (T) 은 이전 m 개의 가장 가능성있는 경로와 N 에 위치되어 발견된 새로운 경로의 결합이라고 정의된다. T 의 m 개의 가장 가능성있는 경로는 새로운 배열 (F) 로서 정의된다.
그 공정은 발견된 모든 새로운 경로의 CRC (432) 가 검사되는 블록 (622) 에 진행한다. T 에서 이러한 새로운 경로는 배열 (N) 로서 이전에 정의된다. 경로 중에 검사하는 CRC 가 있으면, 경로와 메트릭은 C 에 의하여 표시되는 배열에 유지된다. 블록 (622) 에 수행되는 공정은 블록 (618) 에도 동시에 수행될 수 있다는 사실은 당업자에게 명확하다. T, F, N 및 C 에 의하여 표시되는 배열은 메모리 배정된 배열로서 정의할 필요가 없지만, 출력 버퍼에서 시퀀스에 대한 포인터는 저장된다는 것은 명확하다. 이러한 배열들은 공정의 명확한 설명으로 정의된다.
블록 (624) 에서, 복호기 동작의 최대 회수에 도달하거나 ( m = 1 ) 임계값 범주 ( F 는 비어 있음 ) 에 적합한 처리될 시퀀스가 없으면, 제어 프로세서 (434) 는 블록 (628) 으로 진행한다. 블록 (628) 에서, 통과하는 CRC 를 가지는 시퀀스가 없으면, 즉, 배열 (C) 이 비어 있으면, 제어 프로세서 (434) 는 현재 레이트 가설에 대한 복호화 처리를 종료하고 시퀀스가 발견되지 않았다는 것을 선택자 (430) 에 신호한다. 제어 프로세서 (434) 는 그 결정에서 선택자 (430) 를 보조하기 위하여, 성공적이지 않게 복호화된 레이트 가설, 예를 들어, 최선 경로의 가능 메트릭에 대한 데이터를 선택자 (430) 에 출력할 수도 있다.
다른 한편, 블록 (628) 에서 C 가 비어 있지 않으면, 처리는 제어 프로세서 (434) 가 CRC 검사를 통과하는 최소 메트릭을 가진 경로를 선택자 (430) 에 출력하는 블록 (630) 으로 진행한다. 선택자 (430) 에 복호화된 프레임에 관한 다른 데이터, 예를 들면, SER (428) 및 경로의 메트릭에 관한 다를 데이터로 공급할 수도 있다.
블록 (624) 에서, 동작의 최대 회수가 복호기 (m 〉 1) 에 의하여 도달하지 않고 처리될 시퀀스가 있는 (F 가 비어 있지 않음) 경우, 제어 프로세서 (434) 는 m을 감소시키고 그 공정은 블록 (612) 으로 계속되어 다음 가장 가능성있는 시퀀스 (F 에서의 제 1 시퀀스) 를 계속 처리한다.
도 17 은 본 발명의 복호화 방법의 제 2 실시예에 의하여 확정된 경로의 트렐리스 다이어그램이다. 도 17 에서, 최선 경로 (송신된 올바른 것이 아니라, 비터비 복호기 (424) 에 의하여 출력된 것) 는 두꺼운 점선으로 표시된다. 그 방법은 최선 경로의 CRC 가 검사하지 않는다고 가정함으로써 설명될 수도 있다. 복호기의 제 1 재동작에서, 3개의 경로는 임계값보다 작은 메트릭을 가지는 것으로 발견된다. 그 발산 지점은 i, j 및 k 이고, 정보 시퀀스를 정의한다. 최선 경로로부터 발산되는 경로가 있다. 지점 j 로부터 발산하는 경로가 최소 메트릭을 가지고 그 CRC 는 검사하지 않는다고 가정한다. 이 경로로부터 발산하는 경로를 보면, 2개의 경로가 발견되고 임계값보다 작은 전체 메트릭을 가진다. 이러한 경로가 j' 및 j" 이다. 여기서 복호기의 제 2 재동작이 수행된다. 이 시점에서, 경로로부터 발산하는 경로가 1세트의 경로 i, k, j' 및 j" 로부터의 최소 메트릭과 검사된다. k 경로는 최소 메트릭을 가지고 그 CRC 는 검사하지 않는다고 가정한다. k 로부터 발산하는 경로는 여기서 추적된다. 다이어그램에서, 임계값 k', k" 및 k"' 보다 작은 메트릭을 가지는 3개의 경로가 있다.
주어진 경로를 발산하는 경로에 대하여 필요한 검색 시간은 그 복호기를 발산 지점까지 동작시킬 필요가 있는 것과 같이 일정하지는 않다는 것이 공지된다. 상기 실시예에 대한 복호화 사이클은 다음 표에 요약될 수 있다.
복호화 사이클 CB 사이클
일반적인 비터비 알고리즘 (VA)일반적인 VA + 최선 경로로부터의 Δ벡터경로 (j)로부터 j + Δ벡터까지의 VA경로 (k)로부터 k + Δ벡터까지의 VA 일반적인 VAi, j 및 k 에 대한 부분 CBj' 및 j" 에 대한 부분 CBk', k" 및 k"' 에 대한 부분 CB
추가적인 버퍼는 합쳐지는 경로가 검사되는 각각의 경로에 필요할 수도 있다는 것이 공지되어야 한다. 추가적인 버퍼는 발산하는 경로에 대하여 필요하다. CRC 가 검사하지 않으면, 이러한 버퍼는 재사용될 수 있다. 도 17 의 실시예에서, 모든 9개의 경로가 발견되고 복호기는 단지 4(n+2) 회 동작된다. 모든 9개의 가능성이 큰 경로가 발견되지만, 그 중의 단지 4(n+2) 가 가장 가능성있는 것으로 보장된다. 이것은 제 1 실시예에 대하여 제 2 실시예의 신규 장점이며, 복호기는 발견되는 각각의 추가적인 경로에 대하여 적어도 한번(또는 삭제된 역연쇄 메모리의 경우에 2회) 재동작할 필요가 있다. 제 2 실시예에서, 임계값 범주는 복호기의 각각의 재동작에 대하여 1개의 경로 이상을 발견하도록 허용하고 삭제된 역연쇄를 사용하는 복호기 구현에 의하여 제한되지는 않는다.
매우 신뢰성있는 CRC (다수 비트) 의 경우에, 복호화 처리는 양호한 CRC 와 함께 제 1 시퀀스가 발견되면 정지될 수 있다. 신뢰성있지 않은 CRC 의 경우에, 시간이 허락하는 한 (다음 프레임의 도달) 경로가 발견될 것이며 , 통과하는 CRC 와 함께 모든 경로는 보존되고 복호기는 최소 메트릭을 가지고 양호한 CRC 를 가지는 그 경로에서 결정한다.
바람직한 실시예에서의 이전 설명은 당업자라면 본 발명을 작성 또는 사용할 수 있도록 제공된다. 이 실시예들의 다양한 수정예는 당업자에게 명백하며 여기서 정의된 특유한 원리는 신규성을 사용하지 않고도 다른 실시예에 적용될 수도 있다. 따라서, 본 발명은 여기에 도시된 실시예에 한정되지 않고 여기서 개시된 원리 및 신규성과 일관성있는 광범위한 범위에 따른다.

Claims (12)

  1. 다중 레이트로 부호화된 데이터의 프레임을 수신하고 1세트의 정보 비트 및 1개 이상의 검사 비트를 제공하는 데이터의 상기 프레임을 트렐리스 복호화하는 복호기 수단; 및
    상기 정보 비트 및 1개 이상의 검사 비트를 수신하고 상기 정보 비트 및 1개 이상의 상기 검사 비트에 따라서 상기 복호화의 유효성을 결정하는 검사 수단을 구비하고,
    상기 복호기 수단은 상기 복호화의 결정된 유효성이 상기 프레임을 적합하게 복호화하지 못한 것을 지칭하면, 차선의 경로에 따라서, 정보 비트의 제 2조 및 1개 이상의 제 2 검사 비트를 결정하는 수단을 더 포함하는 것을 특징으로 하는 다중 레이트로 부호화된 신호를 이용하여 복호화하는 시스템.
  2. 제 1 항에 있어서, 복호화하는 상기 수단이 상기 차선의 경로를 결정하는 수단을 포함하는 것을 특징으로 하는 시스템.
  3. 제 2 항에 있어서, 상기 차선의 경로를 결정하는 상기 수단은 트렐리스를 통한 최적의 경로와 연관된 메트릭의 소정 임계값 내에서 메트릭스를 가지는 차선 경로를 식별하는 수단을 포함하는 것을 특징으로 하는 시스템.
  4. 제 1 항에 있어서, 상기 검사 수단은 상기 정보 비트에 관하여 상기 검사 비트를 순환 여유 검사 (CRC) 하는 수단을 포함하는 것을 특징으로 하는 시스템.
  5. 제 1 항에 있어서, 상기 메트릭스는 야마모토 메트릭스인 것을 특징으로 하는 시스템.
  6. 트렐리스에 의하여 표시되는 다중 레이트로 복호화된 정보 시퀀스를 복호화하여 그 사이를 관통하는 최선 경로와 연관된 복호화된 시퀀스를 제공하는 제 1 수단;
    상기 정보 시퀀스와 연관된 유효 확인 검사 비트용 제 2 수단; 및
    상기 트렐리스를 통한 차선 경로와 연관된 메트릭의 소정의 임계값 내에서 메트릭스를 가지는 경로를 식별하는 수단을 포함하는 상기 트렐리스를 통한 차선 경로를 식별하는 상기 제 2 수단에 응답적인 제 3 수단을 포함하는 것을 특징으로 하는 다중 레이트로 부호화된 신호를 복호화하는 시스템.
  7. 제 6 항에 있어서, 복호화용 상기 수단은 비터비 복호기인 것을 특징으로 하는 시스템.
  8. 제 6 항에 있어서, 유효 검사용 상기 수단은 상기 정보 시퀀스에 관하여 상기 검사 비트를 순환 여유 검사 (CRC) 하는 수단을 포함하는 것을 시스템.
  9. 제 6 항에 있어서, 상기 제 3 수단은 차선 경로로서 상기 경로 중 1개를 선택하는 수단을 포함하는 것을 특징으로 하는 시스템.
  10. 제 9 항에 있어서, 상기 차선 경로를 순환 여유 검사하는 수단을 더 포함하는 것을 특징으로 하는 시스템.
  11. 제 6 항에 있어서, 상기 메트릭스는 야마모토 메트릭스인 것을 특징으로 하는 시스템.
  12. 트렐리스에 의하여 표시되는 다중 레이트로 복호화된 정보 시퀀스를 복호화하여 그 사이를 관통하는 최선 경로와 연관된 복호화된 시퀀스를 제공하는 단계;
    상기 정보 시퀀스와 연관된 검사 비트를 유효 확인하는 단계; 및
    상기 결정된 검사 비트의 결정된 유효성이 상기 시퀀스를 적합하게 복호화하지 못하는 것을 지시하는 경우, 상기 트렐리스를 통한 최선 경로와 연관된 메트릭의 소정의 임계값 내에서 메트릭스를 가지는 경로를 식별하는 수단을 포함하는 상기 트렐리스를 통한 차선 경로를 식별하는 단계를 포함하는 것을 특징으로 하는 다중 레이트로 부호화된 신호를 이용하여 복호화하는 방법.
KR1019997008601A 1997-03-21 1998-03-20 Ｃｒｃ 외부 연접 코드들의 디코딩을 수행하는 방법 및 장치 KR100634071B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/821,845 1997-03-21
US08/821,845 US6094465A (en) 1997-03-21 1997-03-21 Method and apparatus for performing decoding of CRC outer concatenated codes
US8/821,845 1997-03-21
PCT/US1998/005706 WO1998043360A1 (en) 1997-03-21 1998-03-20 List output viterbi decoding with crc outer code for multi-rate signal

Publications (2)

Publication Number Publication Date
KR20010005541A true KR20010005541A (ko) 2001-01-15
KR100634071B1 KR100634071B1 (ko) 2006-10-13

Family

ID=25234442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997008601A KR100634071B1 (ko) 1997-03-21 1998-03-20 Ｃｒｃ 외부 연접 코드들의 디코딩을 수행하는 방법 및 장치

Country Status (19)

Country Link
US (1) US6094465A (ko)
EP (1) EP0970566B1 (ko)
JP (1) JP3998726B2 (ko)
KR (1) KR100634071B1 (ko)
CN (1) CN1265787A (ko)
AT (1) ATE241874T1 (ko)
AU (1) AU6769798A (ko)
BR (1) BR9809566A (ko)
CA (1) CA2284638C (ko)
DE (1) DE69815087T2 (ko)
DK (1) DK0970566T3 (ko)
ES (1) ES2203938T3 (ko)
FI (1) FI118240B (ko)
HK (1) HK1026528A1 (ko)
ID (1) ID24973A (ko)
IL (1) IL131907A0 (ko)
PT (1) PT970566E (ko)
RU (1) RU99122351A (ko)
WO (1) WO1998043360A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431162B1 (ko) * 2002-06-29 2004-05-12 피앤피네트워크 주식회사 코드레이트 검출장치

Families Citing this family (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6185258B1 (en) * 1997-09-16 2001-02-06 At&T Wireless Services Inc. Transmitter diversity technique for wireless communications
US6281929B1 (en) * 1997-09-23 2001-08-28 Zenith Electronics Corporation Testing arrangement for decoders
EP0960487B1 (en) * 1997-10-31 2006-03-08 AT&T Wireless Services, Inc. Maximum likelihood detection of concatenated space-time codes for wireless applications with transmitter diversity
US6188736B1 (en) * 1997-12-23 2001-02-13 At&T Wireless Svcs. Inc. Near-optimal low-complexity decoding of space-time codes for fixed wireless applications
US6112325A (en) * 1998-01-23 2000-08-29 Dspc Technologies, Ltd. Method and device for detecting rate
JPH11355150A (ja) * 1998-06-09 1999-12-24 Sony Corp パンクチャドビタビ復号方法
US6269130B1 (en) * 1998-08-04 2001-07-31 Qualcomm Incorporated Cached chainback RAM for serial viterbi decoder
US6459740B1 (en) 1998-09-17 2002-10-01 At&T Wireless Services, Inc. Maximum ratio transmission
US6278715B1 (en) * 1998-11-05 2001-08-21 Qualcom Incorporated System and method for reducing deinterleaver memory requirements through chunk allocation
JP3239870B2 (ja) * 1998-12-28 2001-12-17 日本電気株式会社 データ誤り訂正システム
US6681203B1 (en) * 1999-02-26 2004-01-20 Lucent Technologies Inc. Coupled error code protection for multi-mode vocoders
US6668352B1 (en) * 1999-04-28 2003-12-23 Samsung Electronics Co., Ltd. Distortion compensating device and method in a multi-code mobile communication system
US6282250B1 (en) * 1999-05-05 2001-08-28 Qualcomm Incorporated Low delay decoding
US6378106B1 (en) * 1999-05-28 2002-04-23 Lucent Technologies Inc. Viterbi decoding using single-wrong-turn correction
US6848069B1 (en) * 1999-08-10 2005-01-25 Intel Corporation Iterative decoding process
US6700938B1 (en) * 1999-09-29 2004-03-02 Motorola, Inc. Method for determining quality of trellis decoded block data
JP3524828B2 (ja) * 1999-10-21 2004-05-10 三洋電機株式会社 符号誤り訂正検出装置
US6901118B2 (en) * 1999-12-23 2005-05-31 Texas Instruments Incorporated Enhanced viterbi decoder for wireless applications
US6598189B1 (en) * 2000-04-28 2003-07-22 Nortel Networks Limited Method and apparatus for determining the rate and quality of received data in a variable rate digital communication system
US6594793B1 (en) * 2000-09-08 2003-07-15 Ericsson Inc. Methods and systems for multiplexing and decoding variable length messages in digital communications systems
KR100424460B1 (ko) * 2000-10-05 2004-03-26 삼성전자주식회사 터보 복호기의 전송률 검출 장치 및 방법
FI111886B (fi) 2000-12-08 2003-09-30 Nokia Corp Tiedonkäsittelymenetelmä
WO2002091656A1 (fr) * 2001-04-25 2002-11-14 Mitsubishi Denki Kabushiki Kaisha Procede de decodage de donnees
US7487430B2 (en) * 2002-03-27 2009-02-03 Samsung Electronics Co., Ltd. Apparatus and method for receiving packet data control channel in a mobile communication system
US7162675B2 (en) * 2002-04-05 2007-01-09 Lucent Technologies Inc. Error detection methods in wireless communication systems
US7505534B1 (en) 2002-11-04 2009-03-17 Nortel Networks Limited Method for determination of discontinuous transmission, frame erasure, and rate
US20060184839A1 (en) * 2002-11-25 2006-08-17 Matsushita Electric Industrial Co., Ltd. Erasure determination procedure for fec decoding
US7047475B2 (en) * 2003-02-04 2006-05-16 Hewlett-Packard Development Company, L.P. CRC encoding scheme for conveying status information
JP4217887B2 (ja) * 2003-07-22 2009-02-04 日本電気株式会社 受信装置
US7010469B2 (en) * 2003-09-30 2006-03-07 International Business Machines Corporation Method of computing partial CRCs
US7792134B2 (en) * 2004-04-30 2010-09-07 Alcatel-Lucent Usa Inc. Method and apparatus for detecting an uplink packet data channel in a CDMA wireless communications system
JP4321394B2 (ja) * 2004-07-21 2009-08-26 富士通株式会社 符号化装置、復号装置
US8046662B2 (en) 2004-08-20 2011-10-25 Broadcom Corporation Method and system for decoding control data in GSM-based systems using inherent redundancy
US7716565B2 (en) * 2004-08-20 2010-05-11 Broadcom Corporation Method and system for decoding video, voice, and speech data using redundancy
CN100433836C (zh) * 2004-08-20 2008-11-12 美国博通公司 使用冗余对视/音频和语音数据进行解码的方法和系统
JP2007519382A (ja) 2004-09-25 2007-07-12 アウェア， インコーポレイテッド Ｃｒｃカウンターの正常化
US7607072B2 (en) 2005-01-28 2009-10-20 Agere Systems Inc. Method and apparatus for-soft-output viterbi detection using a multiple-step trellis
EP1876744A4 (en) * 2005-04-04 2012-11-21 Ntt Docomo Inc TRANSMISSION PROCEDURE, RECEPTION PROCEDURE, RADIO BASE STATION AND MOBILE STATION
CN1893336B (zh) * 2005-06-30 2012-07-04 株式会社日立制作所 接收装置以及通信系统
US8948309B2 (en) * 2005-07-26 2015-02-03 Broadcom Corporation Method and system for redundancy-based decoding of video content in a wireless system
US8295362B2 (en) * 2006-01-05 2012-10-23 Broadcom Corporation Method and system for redundancy-based decoding of video content
FR2890806B1 (fr) 2005-09-09 2008-02-22 Thales Sa Procede d'amelioration de decodage iteratif de codes
CN1988431B (zh) * 2005-12-21 2010-12-08 美国博通公司 信号处理的方法及系统
US7809090B2 (en) * 2005-12-28 2010-10-05 Alcatel-Lucent Usa Inc. Blind data rate identification for enhanced receivers
US20070180349A1 (en) * 2006-01-31 2007-08-02 Jacobsen Eric A Techniques for uequal error protection for layered protection applications
US8085819B2 (en) * 2006-04-24 2011-12-27 Qualcomm Incorporated Superposition coding in a wireless communication system
US8150662B2 (en) * 2006-11-29 2012-04-03 American Express Travel Related Services Company, Inc. Method and computer readable medium for visualizing dependencies of simulation models
US8111767B2 (en) * 2007-05-31 2012-02-07 Renesas Electronics Corporation Adaptive sliding block Viterbi decoder
WO2009037697A2 (en) 2007-09-20 2009-03-26 Densbits Technologies Ltd. Improved systems and methods for determining logical values of coupled flash memory cells
US8365040B2 (en) 2007-09-20 2013-01-29 Densbits Technologies Ltd. Systems and methods for handling immediate data errors in flash memory
US8694715B2 (en) 2007-10-22 2014-04-08 Densbits Technologies Ltd. Methods for adaptively programming flash memory devices and flash memory systems incorporating same
US8443242B2 (en) * 2007-10-25 2013-05-14 Densbits Technologies Ltd. Systems and methods for multiple coding rates in flash devices
WO2009072104A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. Flash memory device with physical cell value deterioration accommodation and methods useful in conjunction therewith
US8607128B2 (en) 2007-12-05 2013-12-10 Densbits Technologies Ltd. Low power chien-search based BCH/RS decoding system for flash memory, mobile communications devices and other applications
US8335977B2 (en) 2007-12-05 2012-12-18 Densbits Technologies Ltd. Flash memory apparatus and methods using a plurality of decoding stages including optional use of concatenated BCH codes and/or designation of “first below” cells
US8359516B2 (en) 2007-12-12 2013-01-22 Densbits Technologies Ltd. Systems and methods for error correction and decoding on multi-level physical media
US8276051B2 (en) * 2007-12-12 2012-09-25 Densbits Technologies Ltd. Chien-search system employing a clock-gating scheme to save power for error correction decoder and other applications
WO2009078006A2 (en) 2007-12-18 2009-06-25 Densbits Technologies Ltd. Apparatus for coding at a plurality of rates in multi-level flash memory systems, and methods useful in conjunction therewith
JP4806673B2 (ja) * 2007-12-27 2011-11-02 ルネサスエレクトロニクス株式会社 復号装置及び復号方法
TWI351182B (en) * 2008-02-22 2011-10-21 Ralink Technology Corp Power-saving method for use with viterbi decoder and bit processing circuit of wireless receiver
WO2009118720A2 (en) 2008-03-25 2009-10-01 Densbits Technologies Ltd. Apparatus and methods for hardware-efficient unbiased rounding
US8332725B2 (en) 2008-08-20 2012-12-11 Densbits Technologies Ltd. Reprogramming non volatile memory portions
US8458574B2 (en) 2009-04-06 2013-06-04 Densbits Technologies Ltd. Compact chien-search based decoding apparatus and method
US8819385B2 (en) 2009-04-06 2014-08-26 Densbits Technologies Ltd. Device and method for managing a flash memory
US8566510B2 (en) 2009-05-12 2013-10-22 Densbits Technologies Ltd. Systems and method for flash memory management
US8995197B1 (en) 2009-08-26 2015-03-31 Densbits Technologies Ltd. System and methods for dynamic erase and program control for flash memory device memories
US9330767B1 (en) 2009-08-26 2016-05-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory module and method for programming a page of flash memory cells
US8305812B2 (en) 2009-08-26 2012-11-06 Densbits Technologies Ltd. Flash memory module and method for programming a page of flash memory cells
US8868821B2 (en) 2009-08-26 2014-10-21 Densbits Technologies Ltd. Systems and methods for pre-equalization and code design for a flash memory
CN101673296B (zh) * 2009-09-02 2011-07-20 太仓市同维电子有限公司 数据通讯过程中文件校验的方法
JP5573053B2 (ja) * 2009-09-04 2014-08-20 ソニー株式会社 無線通信装置および無線通信方法
US20110083065A1 (en) * 2009-10-01 2011-04-07 Telefonaktiebolaget L M Ericsson (Publ) False Detection Reduction in Communication Systems
US8730729B2 (en) 2009-10-15 2014-05-20 Densbits Technologies Ltd. Systems and methods for averaging error rates in non-volatile devices and storage systems
US8724387B2 (en) 2009-10-22 2014-05-13 Densbits Technologies Ltd. Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages
US8626988B2 (en) 2009-11-19 2014-01-07 Densbits Technologies Ltd. System and method for uncoded bit error rate equalization via interleaving
US9037777B2 (en) 2009-12-22 2015-05-19 Densbits Technologies Ltd. Device, system, and method for reducing program/read disturb in flash arrays
US8607124B2 (en) 2009-12-24 2013-12-10 Densbits Technologies Ltd. System and method for setting a flash memory cell read threshold
US8700970B2 (en) 2010-02-28 2014-04-15 Densbits Technologies Ltd. System and method for multi-dimensional decoding
US8527840B2 (en) 2010-04-06 2013-09-03 Densbits Technologies Ltd. System and method for restoring damaged data programmed on a flash device
US9104610B2 (en) 2010-04-06 2015-08-11 Densbits Technologies Ltd. Method, system and medium for analog encryption in a flash memory
US8745317B2 (en) 2010-04-07 2014-06-03 Densbits Technologies Ltd. System and method for storing information in a multi-level cell memory
US9021177B2 (en) 2010-04-29 2015-04-28 Densbits Technologies Ltd. System and method for allocating and using spare blocks in a flash memory
US8539311B2 (en) 2010-07-01 2013-09-17 Densbits Technologies Ltd. System and method for data recovery in multi-level cell memories
US8621321B2 (en) 2010-07-01 2013-12-31 Densbits Technologies Ltd. System and method for multi-dimensional encoding and decoding
US8467249B2 (en) 2010-07-06 2013-06-18 Densbits Technologies Ltd. Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system
US8964464B2 (en) 2010-08-24 2015-02-24 Densbits Technologies Ltd. System and method for accelerated sampling
US8508995B2 (en) 2010-09-15 2013-08-13 Densbits Technologies Ltd. System and method for adjusting read voltage thresholds in memories
US9063878B2 (en) 2010-11-03 2015-06-23 Densbits Technologies Ltd. Method, system and computer readable medium for copy back
US8850100B2 (en) 2010-12-07 2014-09-30 Densbits Technologies Ltd. Interleaving codeword portions between multiple planes and/or dies of a flash memory device
US10079068B2 (en) 2011-02-23 2018-09-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Devices and method for wear estimation based memory management
US8693258B2 (en) 2011-03-17 2014-04-08 Densbits Technologies Ltd. Obtaining soft information using a hard interface
US8990665B1 (en) 2011-04-06 2015-03-24 Densbits Technologies Ltd. System, method and computer program product for joint search of a read threshold and soft decoding
US9501392B1 (en) 2011-05-12 2016-11-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of a non-volatile memory module
US9372792B1 (en) 2011-05-12 2016-06-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9110785B1 (en) 2011-05-12 2015-08-18 Densbits Technologies Ltd. Ordered merge of data sectors that belong to memory space portions
US9396106B2 (en) 2011-05-12 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9195592B1 (en) 2011-05-12 2015-11-24 Densbits Technologies Ltd. Advanced management of a non-volatile memory
US8996790B1 (en) 2011-05-12 2015-03-31 Densbits Technologies Ltd. System and method for flash memory management
US8667211B2 (en) 2011-06-01 2014-03-04 Densbits Technologies Ltd. System and method for managing a non-volatile memory
US8588003B1 (en) 2011-08-01 2013-11-19 Densbits Technologies Ltd. System, method and computer program product for programming and for recovering from a power failure
US8553468B2 (en) 2011-09-21 2013-10-08 Densbits Technologies Ltd. System and method for managing erase operations in a non-volatile memory
US8947941B2 (en) 2012-02-09 2015-02-03 Densbits Technologies Ltd. State responsive operations relating to flash memory cells
US8996788B2 (en) 2012-02-09 2015-03-31 Densbits Technologies Ltd. Configurable flash interface
US8996793B1 (en) 2012-04-24 2015-03-31 Densbits Technologies Ltd. System, method and computer readable medium for generating soft information
US8838937B1 (en) 2012-05-23 2014-09-16 Densbits Technologies Ltd. Methods, systems and computer readable medium for writing and reading data
US8879325B1 (en) 2012-05-30 2014-11-04 Densbits Technologies Ltd. System, method and computer program product for processing read threshold information and for reading a flash memory module
US9921954B1 (en) 2012-08-27 2018-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for split flash memory management between host and storage controller
US9368225B1 (en) 2012-11-21 2016-06-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Determining read thresholds based upon read error direction statistics
US9069659B1 (en) 2013-01-03 2015-06-30 Densbits Technologies Ltd. Read threshold determination using reference read threshold
US9136876B1 (en) 2013-06-13 2015-09-15 Densbits Technologies Ltd. Size limited multi-dimensional decoding
US9413491B1 (en) 2013-10-08 2016-08-09 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for multiple dimension decoding and encoding a message
US9397706B1 (en) 2013-10-09 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for irregular multiple dimension decoding and encoding
US9786388B1 (en) 2013-10-09 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9348694B1 (en) 2013-10-09 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9536612B1 (en) 2014-01-23 2017-01-03 Avago Technologies General Ip (Singapore) Pte. Ltd Digital signaling processing for three dimensional flash memory arrays
US10120792B1 (en) 2014-01-29 2018-11-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming an embedded flash storage device
US9542262B1 (en) 2014-05-29 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Error correction
US9892033B1 (en) 2014-06-24 2018-02-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of memory units
US9972393B1 (en) 2014-07-03 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Accelerating programming of a flash memory module
US9584159B1 (en) 2014-07-03 2017-02-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Interleaved encoding
US9449702B1 (en) 2014-07-08 2016-09-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Power management
US9524211B1 (en) 2014-11-18 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Codeword management
US10305515B1 (en) 2015-02-02 2019-05-28 Avago Technologies International Sales Pte. Limited System and method for encoding using multiple linear feedback shift registers
TWI569589B (zh) * 2015-05-13 2017-02-01 晨星半導體股份有限公司 維特比解碼裝置及維特比解碼方法
CN106301395A (zh) * 2015-06-10 2017-01-04 晨星半导体股份有限公司 维特比解码装置及维特比解码方法
US10628255B1 (en) 2015-06-11 2020-04-21 Avago Technologies International Sales Pte. Limited Multi-dimensional decoding
US9851921B1 (en) 2015-07-05 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory chip processing
US9954558B1 (en) 2016-03-03 2018-04-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Fast decoding of data stored in a flash memory

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4748626A (en) * 1987-01-28 1988-05-31 Racal Data Communications Inc. Viterbi decoder with reduced number of data move operations
US4845714A (en) * 1987-06-08 1989-07-04 Exabyte Corporation Multiple pass error correction process and apparatus for product codes
US5023889A (en) * 1988-05-31 1991-06-11 California Institute Of Technology Trellis coded multilevel DPSK system with doppler correction for mobile satellite channels
US5056117A (en) * 1989-08-07 1991-10-08 At&T Bell Laboratories Decision feedback equalization with trellis coding
CA2020899C (en) * 1989-08-18 1995-09-05 Nambirajan Seshadri Generalized viterbi decoding algorithms
US5208816A (en) * 1989-08-18 1993-05-04 At&T Bell Laboratories Generalized viterbi decoding algorithms
US5416787A (en) * 1991-07-30 1995-05-16 Kabushiki Kaisha Toshiba Method and apparatus for encoding and decoding convolutional codes
JP2683665B2 (ja) * 1991-11-27 1997-12-03 日本電気株式会社 最尤系列推定装置
IL118832A (en) * 1992-01-16 1998-03-10 Qualcomm Inc Method and device for data integration and transmission and overuse
JPH06334697A (ja) * 1993-05-20 1994-12-02 Matsushita Electric Ind Co Ltd 誤り検出方法
US5509020A (en) * 1993-05-27 1996-04-16 Sony Corporation Viterbi decoding apparatus and methods
US5577053A (en) * 1994-09-14 1996-11-19 Ericsson Inc. Method and apparatus for decoder optimization
JP3169522B2 (ja) * 1995-01-19 2001-05-28 沖電気工業株式会社 データ受信装置
US5703902A (en) * 1995-06-16 1997-12-30 Qualcomm Incorporated Method and apparatus for determining signal strength in a variable data rate system
US5784392A (en) * 1995-06-26 1998-07-21 Nokia Mobile Phones Ltd. Viterbi decoder with l=2 best decoding paths
US5883923A (en) * 1995-09-18 1999-03-16 Oki Electric Industry Co., Ltd. Data receiver with symbol rate discrimination and statistical analysis functions
US5751725A (en) * 1996-10-18 1998-05-12 Qualcomm Incorporated Method and apparatus for determining the rate of received data in a variable rate communication system
US5872775A (en) * 1996-10-30 1999-02-16 Qualcomm Incorporated Method and apparatus for performing rate determination

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431162B1 (ko) * 2002-06-29 2004-05-12 피앤피네트워크 주식회사 코드레이트 검출장치

Also Published As

Publication number Publication date
CA2284638C (en) 2007-07-24
DE69815087T2 (de) 2004-04-01
DE69815087D1 (de) 2003-07-03
ES2203938T3 (es) 2004-04-16
HK1026528A1 (en) 2000-12-15
RU99122351A (ru) 2001-08-27
JP3998726B2 (ja) 2007-10-31
BR9809566A (pt) 2000-07-04
KR100634071B1 (ko) 2006-10-13
CA2284638A1 (en) 1998-10-01
FI118240B (fi) 2007-08-31
US6094465A (en) 2000-07-25
WO1998043360A1 (en) 1998-10-01
AU6769798A (en) 1998-10-20
DK0970566T3 (da) 2003-09-22
IL131907A0 (en) 2001-03-19
EP0970566A1 (en) 2000-01-12
JP2001520834A (ja) 2001-10-30
CN1265787A (zh) 2000-09-06
ATE241874T1 (de) 2003-06-15
EP0970566B1 (en) 2003-05-28
ID24973A (id) 2000-08-31
FI19991971A (fi) 1999-11-22
PT970566E (pt) 2003-10-31

Similar Documents

Publication Publication Date Title
KR20010005541A (ko) 다중 레이트 신호를 위한 ｃｒｃ 외부 코드로 리스트 출력 비터비 복호화 시스템
EP1355430B1 (en) Error detection methods in wireless communication systems
JP3169522B2 (ja) データ受信装置
KR100333425B1 (ko) 씨알씨검사비트를이용하는코딩및디코딩시스템
US6813323B2 (en) Decoding method and communication terminal apparatus
US7752522B2 (en) Method and apparatus for recovery of particular bits of a frame
KR20000048678A (ko) 2개의 블록 부호를 이용한 에러 정정 시스템
US6452985B1 (en) Viterbi decoding apparatus and Viterbi decoding method
JP2001308720A (ja) 符号／復号化装置及び符号／復号化方法
US5917837A (en) Method and apparatus for performing decoding of codes with the use of side information associated with the encoded data
WO1998011670A9 (en) Method and apparatus for performing decoding of codes at variable data rates
KR101022730B1 (ko) 순환 리던던시 코드 서명 비교를 구비한 터보 디코더
JP3756525B2 (ja) 固定長デシジョンウィンドウを使用するデータ信号の復号方法
JP2002517131A (ja) 適応型チャンネルエンコーダ及びデコーダを備える伝送システム
KR100710743B1 (ko) 간이 채널 디코더를 구비하는 전송 시스템 및 이 시스템의 운영 방법
JP2715398B2 (ja) 誤り訂正符復号化装置
JPH06284018A (ja) ビタビ復号方法および誤り訂正復号化装置
US6195401B1 (en) Data receiving apparatus and method
CN110768747B (zh) 回旋码解码器及回旋码解码方法
KR100818441B1 (ko) 순환 리던던시 코드 서명 비교를 구비한 터보 디코더
JPH11511939A (ja) 通信システムにおける速度決定方法および装置
MXPA98009332A (en) Method for decoding data signals using length decision window f

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100930

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee