CN106301395A - 维特比解码装置及维特比解码方法 - Google Patents
维特比解码装置及维特比解码方法 Download PDFInfo
- Publication number
- CN106301395A CN106301395A CN201510315164.8A CN201510315164A CN106301395A CN 106301395 A CN106301395 A CN 106301395A CN 201510315164 A CN201510315164 A CN 201510315164A CN 106301395 A CN106301395 A CN 106301395A
- Authority
- CN
- China
- Prior art keywords
- group
- record
- symbol
- result
- metric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
本发明提供一种维特比解码装置,其中包含一主要解码器、一重新编码模块、一调整模块、一次要解码器以及一次要结果产生模块。该主要解码器对一组输入数据施以维特比解码程序,以产生一组主要解码结果。该重新编码模块对该组主要解码结果施以回旋编码程序,产生一组重新编码结果。该调整模块根据该组重新编码结果调整该组输入数据,使因此产生的一组调整后输入数据对应于一维特比格状图中的一预设路径。该次要解码器根据该组调整后输入数据产生多个符码。该次要结果产生模块根据该多个符码与该组主要解码结果产生一组次要解码结果。
Description
技术领域
本发明与维特比解码(Viterbi decoding)技术相关,并且尤其与能提供至少两种解码结果的维特比解码技术相关。
背景技术
目前被应用于多种通讯系统与信号广播系统中的前向纠错级联码(concatenated error correction code)是借由结合两种以上的编码技术来提升编码结果的表现。在这类系统中的接收端必须先进行内码(inner code)解码程序,再继续对内码解码结果施以外码(outer code)解码程序。以数字视频地面广播(digital video broadcasting-terrestrial,DVB-T)系统为例,其接收端首先以维特比解码器将经过回旋编码的数据串解码,再将此解码结果送入里德所罗门(Reed–Solomon)解码器。如本发明所属技术领域技术人员所知,典型的维特比解码器是自许多个可能的解码结果中选出最佳解提供给里德所罗门解码器。然而,维特比解码器找出的最佳解未必是正确的(亦即传送端实际送出的)数据。在这样的情况下,里德所罗门解码器通常会因封包内的错误过多而判定无法将此封包解出。为解决上述问题,目前有一种做法是令维特比解码器提供不只一个解码结果(例如同时提供一最佳解与一次佳解)给里德所罗门解码器。若里德所罗门解码器无法将最佳封包解出,可继续尝试将次佳封包解码,以提升成功解码的几率。
发明内容
本发明提出一种维特比解码装置及维特比解码方法,其中采用了不同于先前技术的次佳解产生方案。
根据本发明的一个方面为一种维特比解码装置,其中包含一主要解码器、一重新编码模块、一调整模块、一次要解码器与一次要结果产生模块。该主要解码器是用以对一组输入数据施以一维特比解码程序,以产生一组主要解码结果。该重新编码模块是用以对该组主要解码结果施以一回旋编码程序,以产生一组重新编码结果。该调整模块是用以根据该组重新编码结果调整该组输入数据,使因此产生的一组调整后输入数据对应于一维特比格状图中的一预设路径。该次要解码器是用以根据该组调整后输入数据产生多个符码。该次要结果产生模块是用以根据该多个符码与该组主要解码结果产生一组次要解码结果。
根据本发明的另一具体实施例为一种维特比解码方法。首先,一组输入数据被施以一维特比解码程序,以产生一组主要解码结果。该组主要解码结果被施以一回旋编码程序,以产生一组重新编码结果。随后,根据该组重新编码结果,该组输入数据被调整,使因此产生的一组调整后输入数据对应于一维特比格状图中的一预设路径。根据该组调整后输入数据,多个符码被决定。根据该多个符码与该组主要解码结果,一组次要解码结果被产生。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂,以下结合附图对本发明的具体实施方式作详细说明,其中:
图1为根据本发明的一实施例中的维特比解码装置的功能方块图。
图2进一步呈现根据本发明的维特比解码装置中调整模块与次要结果产生模块的一种详细实施范例。
图3呈现根据本发明的次要维特比解码器的一种局部实施范例。
图4A与图4B呈现一格状图及其相对应的解码结果范例。
图5为根据本发明的一实施例中的维特比解码程序的流程图。
图6进一步详细呈现根据本发明的次要维特比解码步骤的局部流程。
须说明的是,本发明的图式包含呈现多种彼此关联的功能性模块的功能方块图。该多个图式并非细部电路图,且其中的连接线仅用以表示信号流。功能性元件及/或程序间的多种互动关系不一定要通过直接的电性连结始能达成。此外,个别元件的功能不一定要如图式中绘示的方式分配,且分散式的区块不一定要以分散式的电子元件实现。
图中元件标号说明如下:
100:维特比解码装置 11:主要维特比解码器
12:重新编码模块 13:调整模块
13A:正负号判断单元 13B:第一延迟线
13C:乘法器 14:次要维特比解码器
14A:记录单元 14B:比较单元
14C:更新单元 14D:符码建立单元
15:次要结果产生模块 15A:第二延迟线
15B:加法器 N0~N7:格状图节点
S51~S55:流程步骤 S54A~S54E:流程步骤
具体实施方式
根据本发明的一具体实施例为一种维特比解码装置,其功能方块图是绘示于图1。维特比解码装置100包含一主要维特比解码器11、一重新编码模块12、一调整模块13、一次要维特比解码器14与一次要结果产生模块15。实务上,维特比解码装置100可被整合在各种采用前向纠错级联码的电子系统中,亦可独立存在。
主要维特比解码器11负责对其输入数据施以维特比解码程序,根据输入数据找出对应于格状图(trellis diagram)中最佳路径的解码结果,做为一组主要解码结果。实务上,主要维特比解码器11可为但不限于典型的维特比解码器,其中包含一分支度量单元(branch metric unit,BMU)、一路径度量单元(pathmetric unit,PMU)与一回溯单元(trace-back unit),并借由相加-比较-选择程序筛选出对应于格状图中最佳路径的一连串比特或多个符码(symbol)做为解码结果。须说明的是,典型的维特比解码技术的实施方式为本发明所属技术领域中的技术人员所知,于此不赘述细节。
一般而言,经过维特比解码器之后,原输入数据中的检查比特(parity bit)会被移除,使得解码结果中仅包含与实际信息相关的数据比特。为了重新取得与检查比特相关的信息,重新编码模块12负责对主要维特比解码器11产生的该组主要解码结果施以回旋编码程序,以产生一组重新编码结果。重新编码模块12的作用可被视为模拟传送端的工作,根据主要维特比解码器11产生的该组主要解码结果重建一组包含有检查比特的输入数据。
调整模块13用以依据重新编码模块12产生的该组重新编码结果对输入数据进行调整,使因此产生的一组调整后输入数据大致对应于维特比格状图中的一预设路径。于一实施例中,该预设路径为一全零路径,例如图4A的格状图中最上方完全对应于“00”节点的直线路径,调整模块13对该组输入数据进行调整,使得当对于该组调整后输入数据施以一维特比解码程序所产生的主要解码结果,会对应至维特比格状图中的预设全零路径。图2进一步呈现调整模块13的一种详细实施范例,可令调整后输入数据大致对应于全零路径,其运作方式详述如下。
于图2的实施例中,调整模块13包含一正负号判断单元13A、一第一延迟线13B与一乘法器13C。正负号判断单元13A用以取得该组重新编码结果中各个重新编码结果的正负号。假设提供至主要维特比解码器11的信号包含N笔输入数据(N为大于1的整数),重新编码模块12产生的该组重新编码结果便会包含N个重新编码结果,而正负号判断单元13A的作用便是取得该N个重新编码结果各自的正负号。如图2所示,第一延迟线13B用以对主要维特比解码器11的输入信号提供一延迟量,并将其延迟结果传递至乘法器13C,与正负号判断单元13A的输出信号相乘。第一延迟线13B提供的延迟量会被设定为大致等于主要维特比解码器11、重新编码模块12与正负号判断单元13A这三个区块造成的延迟。如此一来,每一笔经过延迟后的输入信号会在乘法器13C被乘以对应于同一笔数据的正负号。也就是说,乘法器13C会将该N个正负号中的第i个正负号与该N笔输入数据中的第i笔输入数据相乘,以产生N笔调整后输入数据,做为调整模块13输出的该组调整后输入数据(i为范围在1到N间的一整数指标)。
以数字视频地面广播(DVB-T)规格为例,传送端会将数据内容对应于数字逻辑0的信号于发送时映射为振幅为「+1」的信号,将数据内容对应于数字逻辑1的信号于发送时映射为振幅为「-1」的信号。相对应地,若接收端判定一输入信号的振幅为正,便会将此信号映射为数字逻辑0;若接收端判定一输入信号的振幅为负,便会将此信号映射为数字逻辑1。承上所述,在调整模块13中,各笔经过延迟后的输入信号会被乘以对应于同一笔数据的正负号。在传递至主要维特比解码器11的输入信号完全正确(亦即与传送端输出的信号完全相同)的情况下,各笔延迟后输入信号的正负号会与正负号判断单元13A取得的正负号一致,进而使得调整模块13输出的每一笔调整后输入数据皆振幅为正。在这个情况下,若对该组调整后输入数据施以典型的维特比解码程序,得到的最佳解会全为数字逻辑0(对应于格状图中的全零路径)。借由调整模块13改变对各笔经过延迟后的输入信号所乘上的正负号,即可改变预设路径。通过以下说明,本发明所属技术领域中的技术人员可理解,本发明的范围不以预设路径为全零路径为限。
次要维特比解码器14负责对调整模块13输出的该组调整后输入数据施以一非典型的维特比解码程序。此处所谓非典型维特比解码程序与传统维特比解码程序的主要差别在于,次要维特比解码器14是奠基于以前述预设路径做为最佳路径的基础上,寻找另一路径的相关信息,在一实施例中,该另一路径可为次佳路径。以下配合图4A和图4B呈现的格状图范例来说明次要维特比解码器14的运作机制。在这个格状图范例中,符码(symbol)的大小为两比特,回旋码的限制长度(constraint length)为三,码率等于二分的一。最左侧一栏的四个节点(状态为00的节点N0及其下方状态为10、01、11的三个节点)对应于第一符码中的两个比特b0b1,自左侧算起第二栏的四个节点(节点N1及其下方的三个节点)对应于第一符码中的比特b1与第二符码中的比特b2,自左侧算起第三栏的四个节点(节点N2及其下方的三个节点)则是对应于第二符码中的两个比特b2b3,依此类推。
次要维特比解码器14首先可根据该组调整后输入数据找出格状图中各分支的度量,再利用维特比解码技术中的相加-比较-选择程序选出自全零路径中的节点N1~N7回溯时不同于全零路径的一存活路径(以下称非零存活路径)。图4A已绘示出经过次要维特比解码器14判定的各分支属性:各节点间的连接线若为虚线表示该分支的存活几率较低;若为实线则代表该分支的存活几率较高;除了全零路径中的各个分支,若为细线表示该分支完全未包含于任一个被列入考虑的存活路径;若为粗线则表示该分支是某一个存活路径的一部分。由图4A可看出,节点N1的非零存活路径为b0b1b2=100,节点N2的非零存活路径为b0b1b2b3=0100,节点N3的非零存活路径为b0b1b2b3b4=11100,……,节点N7的非零存活路径为b0b1b2b3b4b5b6b7b8=101111100。
此外,次要维特比解码器14会针对节点N1~N7,分别计算其非零存活路径与全零路径至该节点为止的一分支度量累积差异。于此范例中,分支度量累积差异愈小,表示该非零存活路径愈理想,易言之,分支度量累积差异较小的路径优于分支度量累积差异较大的路径,在本实施例的次要维特比解码器14分别计算N1~N7的7个分支度量累积差异,以在此7个分支路径中决定一较佳的非零存活路径。节点N1的非零存活路径与全零路径的分支度量累积差异为9(如图中所标示的Δ0=9),节点N2的非零存活路径与全零路径的分支度量累积差异为8,……,节点N7的非零存活路径与全零路径的分支度量累积差异为3。
图3呈现次要维特比解码器14的一种局部实施范例,其中包含一记录单元14A、一比较单元14B、一更新单元14C与一符码建立单元14D。概言之,符码建立单元14D负责于记录单元14A中依序建立多个符码记录与各自对应于该多个符码记录的一度量指标。在解码过程中,更新单元14C会依比较单元14B的比较结果选择性地更新记录单元14A中已储存的符码记录及度量指标。待更新单元14C的运作告一段落后,记录单元14A中的符码记录便会被输出次要维特比解码器14,做为供次要结果产生模块15使用的多个符码。以下配合图4B的格状图范例详述该多个电路单元的运作方式。
比较单元14B会依序接收节点N1~N7的分支度量累积差异。每当接收到一最新分支度量累积差异,比较单元14B便会比较该最新分支度量累积差异与记录单元14A目前已记录的度量指标的优劣。若比较单元14B的判断结果为该最新分支度量累积差异优于记录单元14A目前所记录的度量指标,更新单元14C便会根据该最新分支度量累积差异及其所对应的该存活路径,更新记录单元14A目前所记录的符码记录与度量指标。
每当比较单元14B的判断结果为该最新分支度量累积差异并未优于记录单元14A目前所记录的度量指标时,或是每当更新单元14C更新记录单元14A后,符码建立单元14D便会判断是否应于记录单元14A中建立一笔新的符码记录及对应于该符码记录的一度量指标。若判定应于记录单元14A中建立一笔新的符码记录及对应于该符码记录的一度量指标,符码建立单元14D便根据该最新分支度量累积差异及其所对应的该存活路径,于记录单元14A中建立一笔新的符码记录及对应于该符码记录的一度量指标。若符码建立单元14D判定尚不需于记录单元14A中建立一笔新的符码记录及对应于该符码记录的一度量指标,比较单元14B便会接收另一最新分支度量累积差异,以分别计算并比较各节点的分支路径。
请参阅图4A。首先,比较单元14B接收节点N1的分支度量累积差异Δ0=9。由于此时为初始状态,记录单元14A尚未储存有任何度量指标,比较单元14B会判定记录单元14A中目前未记录有任何优于分支度量累积差异Δ0=9的度量指标。因此,更新单元14C会根据分支度量累积差异Δ0=9及其所对应的存活路径b0b1b2=100,更新记录单元14A目前所记录的所有符码记录与所有度量指标。
另一方面,符码建立单元14D于更新单元14C更新记录单元14A后,会判断是否应于记录单元14A中建立一笔新的符码记录及对应于该符码记录的一度量指标。于此范例中,在根据节点N1、N3、N5、N7的分支度量累积差异选择性地更新记录单元14A后,符码建立单元14D会判定应于记录单元14A中建立一笔新的符码记录及对应于该符码记录的一度量指标。因此,在根据节点N1的分支度量累积差异Δ0=9选择性地更新记录单元14A之后,符码建立单元14D会在记录单元14A中建立一笔新的符码记录(第一符码记录)及对应于该第一符码记录的度量指标(第一度量指标)。根据分支度量累积差异Δ0=9及其所对应的存活路径b0b1b2=100,符码建立单元14D可在记录单元14A中设定第一符码记录e01=10、第一度量指标m01=9。
接着,比较单元14B继续接收下一个分支度量累积差异(亦即节点N2的分支度量累积差异Δ1=8)做为最新分支度量累积差异,并比较分支度量累积差异Δ1与记录单元14A目前已记录的所有度量指标的优劣。由于分支度量累积差异Δ1=8优于记录单元14A中的第一度量指标m01=9,更新单元14C会根据分支度量累积差异Δ1=8及其所对应的存活路径b0b1b2b3=0100更新记录单元14A目前所记录的所有符码记录与所有度量指标,因而以存活路径b0b1b2b3=0100中的比特b0b1=01将第一符码记录更新为e01=01,并且将第一度量指标更新为m01=8。随后,符码建立单元14D会判定尚不需于记录单元14A中建立一笔新的符码记录及对应于该符码记录的一度量指标,因而令比较单元14B继续接收下一个分支度量累积差异(节点N3的分支度量累积差异Δ2=5)做为最新分支度量累积差异。
由于分支度量累积差异Δ2=5优于记录单元14A中的第一度量指标m01=8,更新单元14C会根据分支度量累积差异Δ2=5及其所对应的存活路径b0b1b2b3b4=11100更新记录单元14A目前所记录的所有符码记录与所有度量指标,因而以存活路径b0b1b2b3b4=11100中的比特b0b1=11将第一符码记录更新为e01=11,并且将第一度量指标更新为m01=5。接着,符码建立单元14D会判定应于记录单元14A中建立一笔新的符码记录(第二符码记录)及对应于该符码记录的一度量指标(第二度量指标),并根据分支度量累积差异Δ2=5及存活路径b0b1b2b3b4=11100在记录单元14A中设定第二符码记录e23=10、第二度量指标m23=5。
接下来比较单元14B接收的最新分支度量累积差异为Δ3=6。因为Δ3=6并未优于目前储存于记录单元14A中的第一度量指标m01=5与第二度量指标m23=5,更新单元14C不会根据分支度量累积差异为Δ3=6及其所对应的存活路径更新记录单元14A。另一方面,由于尚不需建立新的符码记录与度量指标,符码建立单元14D不会更动记录单元14A的内容。
随后,比较单元14B接收的最新分支度量累积差异为Δ4=7。因为Δ4=7并未优于目前储存于记录单元14A中的第一度量指标m01=5与第二度量指标m23=5,更新单元14C不会根据分支度量累积差异为Δ4=7及其所对应的存活路径更新记录单元14A。另一方面,于建立新的符码记录(第三符码记录)与度量指标(第三度量指标)时,符码建立单元14D会根据分支度量累积差异Δ4=7及存活路径b0b1b2b3b4b5b6=0000100中的b4b5=10在记录单元14A中设定第三符码记录e45=10、第三度量指标m45=7。
接着,因为比较单元14B接收的最新分支度量累积差异Δ5=6并未优于记录单元14A目前所记录的第一与第二度量指标但优于第三度量指标m45=7,更新单元14C会根据分支度量累积差异Δ5=6及其所对应的存活路径b0b1b2b3b4b5b6b7=00010100更新记录单元14A中建立顺序晚于或等于第三度量指标m45=7的所有度量指标与对应于这些度量指标的所有符码记录,也就是根据存活路径b0b1b2b3b4b5b6b7=00010100中的b4b5=01将第三符码记录更新为e45=01,并将第三度量指标更新为m45=6。
接下来,比较单元14B接收的最新分支度量累积差异Δ6=3优于优于记录单元14A目前所记录的所有度量指标(m01、m23、m45)。因此,更新单元14C会根据分支度量累积差异Δ6=3及其所对应的存活路径b0b1b2b3b4b5b6b7b8=101111100更新记录单元14A目前所记录的所有符码记录与所有度量指标,也就是根据存活路径b0b1b2b3b4b5b6b7b8=101111100中的b0b1将第一符码记录更新为e01=10、根据b2b3将第二符码记录更新为e23=11、根据b4b5将第三符码记录更新为e45=11,并且将第一度量指标m01、第二度量指标m23与第三度量指标m45皆更新为3。此外,由于符码建立单元14D会判定应建立新的符码记录与度量指标,符码建立单元14D将根据最新分支度量累积差异Δ6=3及其相对应的存活路径b0b1b2b3b4b5b6b7b8=101111100中的b6b7=10在记录单元14A中设定第四符码记录e67=10、第四度量指标m67=3。依此类推,次要维特比解码器14可逐步建立、更新多笔符码记录,并于取得适当数量的符码记录之后,将这些符码记录输出。
综上所述,次要维特比解码器14的主要功用便在于选择出自一预设路径中每一节点回溯时不同于该预设路径的一存活路径,并且针对该预设路径中每一节点,计算被选出的该存活路径与该预设路径至该节点为止的一分支度量累积差异,据此决定多个符码。在本例中,即为选择自该全零路径中每一节点N1~N7回溯时不同于该预设路径的一存活路径,可为一较佳的、经调整后的次佳存活路径。
次要结果产生模块15会根据次要维特比解码器14产生的该多个符码以及主要维特比解码器11产生的该组主要解码结果,以产生一组次要解码结果。如图2所示,于一实施例中,次要结果产生模块15包含一第二延迟线15A与一加法器15B。第二延迟线15A提供的延迟量会被设定为大致等于重新编码模块12、正负号判断单元13A、乘法器13C与次要维特比解码器14这四个区块造成的延迟。如此一来,每一笔经过延迟后的主要解码结果会在加法器15B与对应于同一笔数据的符码相加。如图1所示,主要维特比解码器11产生的主要解码结果与次要结果产生模块15产生的次要解码结果都会被提供给后续电路(例如里德所罗门解码器)使用,借由提供两种解码结果,以提升后续电路的表现(例如提高成功解码的几率)。于一实施例中,根据本发明的次要维特比解码器14可被设计为产生不只一组次优的符码,各自与主要解码结果结合,依据所需的解码可靠度需求与成本考量,提供不只两组解码结果给后续电路。
于实际应用中,上述各个功能模块的全部或部分可利用多种控制和处理平台实现,包含固定式的和可编程的逻辑电路,例如可编程逻辑门阵列、针对特定应用的集成电路、微控制器、微处理器、数字信号处理器。此外,这些功能模块可被设计为通过执行一存储器(未绘示)中所储存的处理器指令,来完成多种任务。本发明所属技术领域中的技术人员可理解,另有多种电路组态和元件可在不背离本发明精神的情况下实现本发明的概念。此外,本发明的范围并未限定于特定储存机制。记录单元14A可包含一个或多个挥发性或非挥发性存储器装置,例如随机存取半导体存储器、只读存储器、磁性及/或光学存储器、快闪存储器等等。
根据本发明的另一具体实施例为一种维特比解码方法,其流程图是绘示于图5。步骤S51为对一组输入数据施以一维特比解码程序,以产生一组主要解码结果。步骤S52为对该组主要解码结果施以一回旋编码程序,以产生一组重新编码结果。接着,步骤S53为依据该组重新编码结果,调整该组输入数据,使因此产生的一组调整后输入数据大致对应于一维特比格状图中的一预设路径。随后,步骤S54为根据该维特比格状图对该组调整后输入数据施以一相加-比较-选择程序,以选择出自该预设路径中多个节点回溯时不同于该预设路径的一存活路径,并且针对该多个节点中的每一节点,计算被选出的该存活路径与该预设路径至该节点为止的一分支度量累积差异,据此决定多个符码。步骤S55为根据该多个符码以及该组主要解码结果,以产生一组次要解码结果。
图6进一步详细呈现步骤S54的局部流程。步骤S54A为接收一最新分支度量累积差异。步骤S54B为判断该最新分支度量累积差异是否优于目前所记录的度量指标。若步骤S54B的判断结果为否,步骤S54D将会被执行。若步骤S54B的判断结果为是,则步骤S54C将会被执行,即根据该最新分支度量累积差异及其所对应的该存活路径,更新目前所记录的符码记录与度量指标。步骤S54D为判断是否应建立一笔新的符码记录及对应于该符码记录的一度量指标。若步骤S54D的判断结果为否,步骤S54A即其后续步骤便会被重新执行。若步骤S54D的判断结果为是,则步骤S54E将会被执行,即根据该最新分支度量累积差异及其所对应的该存活路径,建立一笔新的符码记录及对应于该符码记录的一度量指标,然后该流程再回到步骤S54A。
本发明所属技术领域中的技术人员可理解,在图6中,某些步骤的顺序或其中的判断逻辑的组合方式可被等效调换,并且不会影响该维特比解码方法的整体效果。此外,先前在介绍维特比解码装置100时描述的各种操作变化亦可应用至图5、图6中的维特比解码方法,其细节不再赘述。
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的修改和完善,因此本发明的保护范围当以权利要求书所界定的为准。
Claims (10)
1.一种维特比解码装置,包含:
一主要解码器,用以对一组输入数据施以一维特比解码程序,以产生一组主要解码结果;
一重新编码模块,用以对该组主要解码结果施以一回旋编码程序,以产生一组重新编码结果;
一调整模块,用以根据该组重新编码结果,调整该组输入数据,使因此产生的一组调整后输入数据对应于一维特比格状图中的一预设路径;
一次要解码器,用以根据该组调整后输入数据,产生多个符码;以及
一次要结果产生模块,用以根据该多个符码以及该组主要解码结果产生一组次要解码结果。
2.如权利要求1所述的维特比解码装置,其特征在于,该次要解码器用以选择出自该预设路径中多个节点回溯时不同于该预设路径的一存活路径,并且针对该多个节点中的每一节点,计算被选出的该存活路径与该预设路径至该节点为止的一分支度量累积差异,以据以产生该多个符码。
3.如权利要求2所述的维特比解码装置,其特征在于,该预设路径为一全零路径。
4.如权利要求3所述的维特比解码装置,其特征在于,该组输入数据包含N笔输入数据,该组重新编码结果包含N个重新编码结果,N为大于1的整数,该调整模块包含:
一正负号判断单元,用以取得该N笔重新编码结果中的N个正负号;以及
一乘法器,用以将该N个正负号中的第i个正负号与该N笔输入数据中的第i笔输入数据相乘,以产生N笔调整后输入数据,做为该组调整后输入数据,其中i为范围在1到N间的一整数指标。
5.如权利要求2所述的维特比解码装置,其特征在于,该次要解码器包含:
一记录单元,用以储存多个符码记录与各自对应于该多个符码记录的一度量指标;
一比较单元,用以接收一最新分支度量累积差异,并比较该最新分支度量累积差异与该记录单元目前已记录的度量指标;
一更新单元,若该比较单元的判断结果为该最新分支度量累积差异优于该记录单元目前所记录的度量指标,该更新单元根据该最新分支度量累积差异及其所对应的该存活路径,更新该记录单元目前所记录的符码记录与度量指标;以及
一符码建立单元,用以判断是否应于该记录单元中建立一笔新的符码记录及对应于该符码记录的一度量指标;若判定应于该记录单元中建立一笔新的符码记录及对应于该符码记录的一度量指标,该符码建立单元便根据该最新分支度量累积差异及其所对应的该存活路径,于该记录单元中建立一笔新的符码记录及对应于该符码记录的一度量指标。
6.一种维特比解码方法,包含:
(a)对一组输入数据施以一维特比解码程序,以产生一组主要解码结果;
(b)对该组主要解码结果施以一回旋编码程序,以产生一组重新编码结果;
(c)根据该组重新编码结果,调整该组输入数据,使因此产生的一组调整后输入数据对应于一维特比格状图中的一预设路径;
(d)根据该组调整后输入数据产生多个符码;以及
(e)根据该多个符码以及该组主要解码结果产生一组次要解码结果。
7.如权利要求6所述的维特比解码方法,其特征在于,该产生多个符码的步骤包含:选择出自该预设路径中多个节点回溯时不同于该预设路径的一存活路径,并且针对该多个节点中的每一节点,计算被选出的该存活路径与该预设路径至该节点为止的一分支度量累积差异,以据以产生该多个符码。
8.如权利要求7所述的维特比解码方法,其特征在于,该预设路径为一全零路径。
9.如权利要求8所述的维特比解码方法,其特征在于,该组输入数据包含N笔输入数据,该组重新编码结果包含N个重新编码结果,N为大于1的整数,步骤(c)包含:
取得该N笔重新编码结果中的N个正负号;以及
将该N个正负号中的第i个正负号与该N笔输入数据中的第i笔输入数据相乘,以产生N笔调整后输入数据,做为该组调整后输入数据,其中i为范围在1到N间的一整数指标。
10.如权利要求7所述的维特比解码方法,其特征在于,步骤(d)包含:
储存多个符码记录与各自对应于该多个符码记录的一度量指标;
接收一最新分支度量累积差异,并比较该最新分支度量累积差异与目前已记录的所有度量指标;
若判定该最新分支度量累积差异优于目前所记录的度量指标,根据该最新分支度量累积差异及其所对应的该存活路径,更新目前所记录的符码记录与度量指标;
判断是否应建立一笔新的符码记录及对应于该符码记录的一度量指标;以及
若判定应建立一笔新的符码记录及对应于该符码记录的一度量指标,根据该最新分支度量累积差异及其所对应的该存活路径,建立一笔新的符码记录及对应于该符码记录的一度量指标。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510315164.8A CN106301395A (zh) | 2015-06-10 | 2015-06-10 | 维特比解码装置及维特比解码方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510315164.8A CN106301395A (zh) | 2015-06-10 | 2015-06-10 | 维特比解码装置及维特比解码方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106301395A true CN106301395A (zh) | 2017-01-04 |
Family
ID=57659092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510315164.8A Pending CN106301395A (zh) | 2015-06-10 | 2015-06-10 | 维特比解码装置及维特比解码方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106301395A (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5469452A (en) * | 1991-09-27 | 1995-11-21 | Qualcomm Incorporated | Viterbi decoder bit efficient chainback memory method and decoder incorporating same |
TW351904B (en) * | 1996-04-09 | 1999-02-01 | Thomson Multimedia Sa | Digital packet data trellis decoder |
US5966412A (en) * | 1997-06-30 | 1999-10-12 | Thomson Consumer Electronics, Inc. | Apparatus and method for processing a Quadrature Amplitude Modulated (QAM) signal |
WO1999055010A1 (en) * | 1998-04-17 | 1999-10-28 | Tiernan Communications, Inc. | Method and apparatus for tcm decoding using qpsk viterbi decoder |
US6094465A (en) * | 1997-03-21 | 2000-07-25 | Qualcomm Incorporated | Method and apparatus for performing decoding of CRC outer concatenated codes |
US20010008022A1 (en) * | 1999-12-28 | 2001-07-12 | Yoshiro Kokuryo | Coder with error correction, decoder with error correction and data transmission apparatus using the coder and decoder |
US6639954B2 (en) * | 1998-05-28 | 2003-10-28 | Fujitsu Limited | Mobile communication terminal and transmission-bit-rate detection method |
US20060161834A1 (en) * | 2005-01-17 | 2006-07-20 | Toshiyuki Saito | Error correction decoder |
CN103117753A (zh) * | 2011-11-16 | 2013-05-22 | 开曼晨星半导体公司 | 去尾回旋码的解码器及解码方法 |
-
2015
- 2015-06-10 CN CN201510315164.8A patent/CN106301395A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5469452A (en) * | 1991-09-27 | 1995-11-21 | Qualcomm Incorporated | Viterbi decoder bit efficient chainback memory method and decoder incorporating same |
TW351904B (en) * | 1996-04-09 | 1999-02-01 | Thomson Multimedia Sa | Digital packet data trellis decoder |
US6094465A (en) * | 1997-03-21 | 2000-07-25 | Qualcomm Incorporated | Method and apparatus for performing decoding of CRC outer concatenated codes |
US5966412A (en) * | 1997-06-30 | 1999-10-12 | Thomson Consumer Electronics, Inc. | Apparatus and method for processing a Quadrature Amplitude Modulated (QAM) signal |
WO1999055010A1 (en) * | 1998-04-17 | 1999-10-28 | Tiernan Communications, Inc. | Method and apparatus for tcm decoding using qpsk viterbi decoder |
US6639954B2 (en) * | 1998-05-28 | 2003-10-28 | Fujitsu Limited | Mobile communication terminal and transmission-bit-rate detection method |
US20010008022A1 (en) * | 1999-12-28 | 2001-07-12 | Yoshiro Kokuryo | Coder with error correction, decoder with error correction and data transmission apparatus using the coder and decoder |
US20060161834A1 (en) * | 2005-01-17 | 2006-07-20 | Toshiyuki Saito | Error correction decoder |
CN103117753A (zh) * | 2011-11-16 | 2013-05-22 | 开曼晨星半导体公司 | 去尾回旋码的解码器及解码方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105227189B (zh) | 分段crc辅助的极化码编译码方法 | |
US8359523B2 (en) | Method and system for decoding video, voice, and speech data using redundancy | |
JP2000068862A (ja) | 誤り訂正符号化装置 | |
US20100153103A1 (en) | Method and system for decoding wcdma amr speech data using redundancy | |
EP2418796B1 (en) | Bitwise reliability indicators from survivor bits in Viterbi decoders | |
CN108958963A (zh) | 一种基于ldpc和循环冗余校验码的nand flash差错控制方法 | |
CN110771046B (zh) | 分布式crc极化码 | |
KR100675389B1 (ko) | 역추적 작업을 병렬적으로 수행하는 비터비 디코더 및 그디코딩 방법 | |
US8566683B2 (en) | Power-reduced preliminary decoded bits in viterbi decoders | |
JP2014022848A (ja) | 誤り訂正符号の符号化方法及び復号方法 | |
CN116757158B (zh) | 基于半导体存储的数据管理方法 | |
CN106301395A (zh) | 维特比解码装置及维特比解码方法 | |
US8621333B2 (en) | Encoding device, controller and system including the same | |
US20170288697A1 (en) | Ldpc shuffle decoder with initialization circuit comprising ordered set memory | |
US6691275B1 (en) | Encoder with vector-calculated disparity logic | |
CN107168816A (zh) | Ecc帧长调整方法及其装置 | |
US20070201586A1 (en) | Multi-rate viterbi decoder | |
TWI569589B (zh) | 維特比解碼裝置及維特比解碼方法 | |
JP4047697B2 (ja) | ビタビ復号装置 | |
JP3628013B2 (ja) | 信号送信装置および符号化装置 | |
JP2001331381A (ja) | メモリ装置及びメモリ管理方法 | |
JP4308226B2 (ja) | 誤り訂正符号化装置 | |
CN111371464A (zh) | 一种Polar码的译码方法及装置、设备 | |
CN109412610B (zh) | 一种编码方法、译码方法、编码装置及译码装置 | |
US20200274557A1 (en) | Method of viterbi algorithm and receiving device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170104 |