CN103117753A - 去尾回旋码的解码器及解码方法 - Google Patents

去尾回旋码的解码器及解码方法 Download PDF

Info

Publication number
CN103117753A
CN103117753A CN201210102939XA CN201210102939A CN103117753A CN 103117753 A CN103117753 A CN 103117753A CN 201210102939X A CN201210102939X A CN 201210102939XA CN 201210102939 A CN201210102939 A CN 201210102939A CN 103117753 A CN103117753 A CN 103117753A
Authority
CN
China
Prior art keywords
coding
state
characters
candidate code
states
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210102939XA
Other languages
English (en)
Other versions
CN103117753B (zh
Inventor
李查·岚
马克·摩菲
喜瑞·薇拉当
法蓝·包德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MStar Software R&D Shenzhen Ltd
MStar France SAS
MStar Semiconductor Inc Cayman Islands
MStar Semiconductor Inc Taiwan
Original Assignee
MStar Software R&D Shenzhen Ltd
MStar France SAS
MStar Semiconductor Inc Cayman Islands
MStar Semiconductor Inc Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MStar Software R&D Shenzhen Ltd, MStar France SAS, MStar Semiconductor Inc Cayman Islands, MStar Semiconductor Inc Taiwan filed Critical MStar Software R&D Shenzhen Ltd
Publication of CN103117753A publication Critical patent/CN103117753A/zh
Application granted granted Critical
Publication of CN103117753B publication Critical patent/CN103117753B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/413—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors tail biting Viterbi decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
    • H03M13/4176—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback using a plurality of RAMs, e.g. for carrying out a plurality of traceback implementations simultaneously
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H03M13/451—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明涉及去尾回旋码的解码器及解码方法，提出的技术方案利用接收器收到的数据流中，先前不曾被回旋解码器使用或取得的信息进行去尾回旋码解码。例如：循环冗余检查信息，或其他传送端和接收端都知道的信息。此外，单一平行追溯被用以降低实现此方案的复杂度。再者，在顺向处理程序中做出的最不可靠决定可被保留，以产生额外的候选编码字元。本发明提出的技术方案能减少误判率及/或检测错误率。

Description

去尾回旋码的解码器及解码方法
技术领域
本发明与无线通信装置相关，并且尤其与用以减少无线通信装置中的解码错误的技术相关。
背景技术
在接收装置中，维特比解码器(Viterbi decoder)常被用来将以顺向错误更正(forward error correction，FEC)编码的回旋码(convolutional code)解码。由于接收器并不知道原本传送端发出的信号为何，且原始信号已被无线通道的性质(例如杂讯、衰减、雨水等因素)影响而改变，因此称原始信号中的位元为被隐藏。
维特比演算法的概念是找出隐藏状态的最可能序列，例如找出隐藏式马可夫模型(hidden Markov model)的状态的最可能序列(关于马可夫模型，可参考Forney等人于Proceedings of the IEEE刊物第61卷第3期第268-278页发表的“TheViterbi algorithm”，1973年3月)。
顺向错误更正和维特比解码器特别适用于接收端执行错误更正程序时，或是自接收端至传送端的反馈为不可行时。维特比解码器被广泛应用在无线通信领域，例如蜂巢式电话与卫星间的通信、语音辨识、储存确认等等。第三代合作伙伴计画(3rdgeneration partnership project，3GPP)提出的长期进化(long term evolution，LTE)行动通信系统便是采用回旋码来改善控制频道的解码可靠度(可参考第三代合作伙伴计画第36.212号技术文件)。
在无线通信接收器中，使用检测器负责产生提供至维特比解码器的信号。维特比解码器必须决定该信号中的位元是零或一。该信号可能为二进位信号或一机率值，前者适用于硬式决定(hard decision)，后者适用于软式决定(soft decision)。硬式决定是藉由比较信号强度来达成，软式决定则是以或然率模型为根据。
针对每个可能的状态，维特比解码器会记录与回旋码相关的格式结构(trellis)中可能性最高的路径，藉此为传送端发出的信号产生一最大似然序列估计(maximum likelihood sequence estimate，简称为MLSE)。这些可能性最高的路径也被称为存活序列，并且被用以产生解码后的位元序列。产生这些序列的方法有两种：暂存器交换法和追溯法(可参考Feygin，G.等人于IEEE Transactions onCommunications刊物第41卷第3期第425-429页发表的「Architectural tradeoffsfor survivor sequence memory management in Viterbi decoders 」)。暂存器交换法的概念较单纯，但需要较大的存储器存取量；追溯法因此较常被采用。
为了协助维特比解码程序的进行，回旋码编码器的状态常被存入数值0，以强迫维特比格式结构(Viterbi trellis)处理程序中的起始状态等于0，并初始化与不同状态相关的路径指标。相似地，藉由在讯息尾端加上多个位元0，编码器的最终状态也常被强制设定为0。
由于解码器能利用此信息决定要选择哪一个存活序列来产生解码位元，强制将编码器的最终状态设定为0可提升效能。迫使编码器的最终状态为0所需要的额外位元数量，等于编码器的存储器长度或编码器本身的长度限制。易言之，编码器被“注满”位元0。将编码器注满已知数值的回旋码被称为“有尾”回旋码。
由于讯息中被加入额外的位元，利用有尾回旋码提升效能的代价是频谱效率会降低。若讯息长度较长，则频谱效率的下降较小且可忽略；但当讯息长度较短时，频谱效率降低造成的影响就会变得明显。
因此，当讯息长度较短，就必须避免迫使编码器的最终状态为0或其他固定值。若希望避免频谱效率降低，可采用去尾回旋码(tail-biting convolutional code，可参考Ma等人于IEEE Transactions on Communications刊物第34卷第2期第104-111页发表的“On Tail Biting Convolutional Codes”)。去尾回旋码并未强迫将编码器的初始和最终状态设定为预设值，而是保证这两个状态一致。更明确地说，去尾回旋码以讯息本身的最后几个位元来初始化编码器的状态。
去尾回旋码提供了与有尾回旋码相近的效能表现，又不会造成频谱效率降低。因此，去尾回旋码常被用于较短讯息的编码，亦被用于保护某些控制频道，例如3GPP LTE标准中定义的实体广播频道(physical broadcast channel，简称为PBCH)或是实体下行控制频道(physical downlink control channel，简称为PDCCH)。
然而，去尾回旋码的编码复杂度较高。例如，去尾回旋码的最大似然检测器(maximum likelihood detector，简称为MLD)需要进行S次维特比解码运算，则每一次都必须假设编码器的初始和最终状态，其中S代表与回旋码相关的格式结构中的状态总数量。S种不同可能性中的最佳路径会被用以产生解码位元(详情可参考Shao等人于IEEE Transactions on Communications刊物第51卷第10期第1658-1665页发表的“Two Decoding Algorithms for Tailbiting Codes”)。目前也有些效果略差但复杂度较低的解码演算法，可参考Cox等人于IEEE Transactionson Vehicular Technology刊物第3卷第1期第57-68页发表的“An EfficientAdaptive Circular Viterbi Algorithm for Decoding Generalized TailbitingConvolutional Codes”，以及2009年Zhang等人于lnternational Forum onlnformation Technology and Applications刊物第2卷第303-306页发表的“Research on An-Based Decode of tail-biting convolutional codes and TheirPerformance Analyses Used in LTE System”。
发明内容
本发明提出的技术方案利用接收器收到的数据流中先前不曾被回旋解码器使用或取得的信息为去尾回旋码解码，例如循环冗余检查(cyclic redundancy check，CRC)信息或其他传送端和接收端都知道的信息。此外，单一平行追溯被用以降低实现此方案的复杂度。再者，在顺向处理程序中做出的最不可靠决定可被保留，以产生额外的候选编码字元。本发明提出的技术方案能减少误判率(false detectionrate，简称为FDR)及/或检测错误率(detection error rate，简称为DER)。
在根据本发明的一具体实施例中，通信装置所接收的数据包含以去尾回旋码编码的一讯息。首先，该数据被检测，以找出具有一特定数据长度的一编码区块。随后，该编码区块被施以一次或多次顺向处理迭代，以产生代表一状态图的信息以及辨认该状态图中由多个结束状态到多个起始状态的多个路径。代表该状态图的该信息对应于一编码器编码该讯息时可能产生的多个状态转换。
接着，针对该状态图，自多个结束状态沿着被辨认出的该多个路径，一单一平行追溯运算被执行，以决定该状态图的一特定路径中何时至少一结束状态与一起始状态相符。随后，当该单一平行追溯运算找出一起始状态与相对应的一结束状态相符，一个或多个第一候选编码字元被产生。接着，一个或多个正确编码字元自该一个或多个第一候选编码字元中被辨认出。随后，该讯息根据一个或多个正确编码字元产生。
该讯息亦可被施以循环冗余检查编码。当一第一候选编码字元通过一循环冗余检查条件时，一个或多个正确编码字元被辨认。该循环冗余检查条件可为已知的编码器所采用的循环冗余检查遮罩。
在另一范例中，该方法进一步为每一个第一候选编码字元计算一品质度量指标(quality metrics，简称为QM)，且该一个或多个正确编码字元根据该一个或多个品质度量指标所选择。
在执行一次或多次顺向处理迭代时，可包含追踪该状态图中对应于一个或多个最不可靠状态转换决定的一个或多的位置。相对应地，在该单一平行追溯运算期间，可藉由反转该状态图中一或更多的该一个或多个最不可靠状态转换决定，以产生一个或多个第二候选编码字元。
此外，该方法可进一步为每一个第二候选编码字元计算一品质度量指标，并根据该一个或多个品质度量指标选择该一个或多个正确编码字元。
该信息可包含一已知位元信息。在顺向处理迭代期间，该状态表中的状态转换可被强迫符合该已知位元信息。或者，该已知位元信息可被用以排除状态不符合对应于该已知位元信息的一或多个状态的一个或多个候选编码字元。
关于本发明的优点与精神可以藉由以下发明详述及附图得到进一步的了解。
附图说明
图1绘示了包含有基站及移动装置的一无线通信系统方块图范例。
图2绘示了根据本发明的一维特比及循环冗余检查编码程序方块图范例。
图3(A)绘示了包含路径和分枝度量指标的一格式结构图范例。
图3(B)用以呈现图3(A)的格式结构图的一部分的放大图。
图4为一格式结构图范例，用以说明根据本发明的顺向及追溯程序。
图5为一格式结构图范例，用以说明根据本发明的追溯程序。
图6为一格式结构图范例，用以说明根据本发明的位元强迫技术。
图7(A)绘示了根据本发明的一格式结构图范例，用以说明如何在顺向处理期间追溯最不可靠决定。
图7(B)绘示了根据本发明的一格式结构图范例，用以说明如何在一最不可靠决定节点转换格式结构状态。
图8说明维特比及编码字元选择方法的一个无线通信装置的方块图。
图9(A)和图9(B)绘示了根据本发明的维特比及循环冗余检查解码程序的流程图范例。
主要元件符号说明
100：无线通信系统110：基站
120(1)-120(Z)：移动装置130(1)-130(N)：天线
140(1)-140(M)：天线210：讯息
220：讯息产生器
230：循环冗余检查编码器
235：循环冗余检查遮罩240：回旋编码器
250：传送器
260(1)-260(6)：位元延迟器
270(1)-270(3)：时间点
280(1)-280(3)：编码路径
310(1)-310(32)、360：蝴蝶图
320：可能路径330：顺向处理
340：追溯处理
350、900b：编码字元选择程序
900a：维特比顺向处理及平行追溯程序
500、700、710、720、730：追溯处理阶段
510-540：结束状态550、560：起始状态
600：顺向处理阶段820：传送器
830：接收器840：控制器
850：存储器910-980：流程步骤
具体实施方式
请参阅图1，图1中绘示的无线通信系统100包含一基站110及多个移动装置120(1)-120(Z)。基站110可连接至其他有线数据网络设施(未绘示)并做为一闸道器(网关)或存取点，使移动装置120(1)-120(Z)能藉此连接至这些有线数据网络设施。
基站110包含多个天线140(1)-140(M)，移动装置120(1)-120(Z)包含多个天线130(1)-130(N)。基站110可利用频宽远大于同调频宽的宽频无线通信协定，与移动装置120(1)-120(Z)个别进行无线通信。
举例而言，该宽频无线通信协定可以是时分同步码分多址(time division-synchronous code division multiple access，TD-SCDMA)通信协定，或时分长期进化(time division long term evolution，简称为TD-LTE)通信协定。
本发明提供的技术能帮助无线通信装置(例如基站或移动装置)利用维特比及循环冗余检查(cyclic redundancy check，简称为CRC)解码器将自其他无线通信装置收到的讯息解码。举例而言，若图一中的基站110传送一讯息至移动装置120(1)，移动装置120(1)可利用以下介绍的技术将收到的讯息解码，随后亦可传送一回应给基站110。
请参阅图2所绘示的维特比及循环冗余检查编码器。讯息210被送入讯息产生器220。讯息产生器220的输出随后被提供至循环冗余检查编码器230；循环冗余检查编码器230可采用一循环冗余检查遮罩235。在循环冗余检查完成后，循环冗余检查编码器230的输出被提供至回旋编码器240，再递送到传送器250。本发明所属技术领域中具有通常知识者可了解，插入其他不会对下述程序造成影响的中间程序是有可能的，例如在回旋编码器240和传送器250之间加入速率匹配程序。为了减少误判率(false detection rate，简称为FDR)及/或检测错误率(detectionerror rate，简称为DER)，讯息210可具有传送端和接收端都知道的数据栏位。
顺向错误更正(forward error correction，简称为FEC)编码器采用的回旋码由两个参数定义：码率(code rate)和限制长度。
所谓码率是指在一编码周期中，回旋编码器240的输入位元数量除以输出的频道符码数量的比值。码率小表示冗余程度高，也就是以较大的编码后数据频宽为代价，提供较佳的错误控制。举例而言，若输入位元序列Ck通过三个编码路径后，每个编码路径各产生一个输出位元，则编码器的码率为1/3。
在此范例中，位元序列Ck在时钟脉冲信号的控制下，依序通过回旋编码器240中的六个位元延迟器260(1)-260(6)。此外，位元序列Ck也被输入至一串联的异或(exclusive-OR，简称为XOR)门(以符号
Figure BSA00000699129200061
表示)。在编码路径280(1)中，输入位元依序和位元延迟器260(2)、260(3)、260(5)、260(6)的输出信号被施以异或运算，此编码过程被定义为函式G0。编码函式G0也可被表示为多项式G0＝1+x2+x3+x5+x6，其中的后四个项次分别对应于位元延迟器260(2)、260(3)、260(5)、260(6)，令第一项次为1是通则。
为了便于解说，此回旋编码被拆解为三个阶段。在时间点270(1)和270(2)间，编码路径280(1)中没有对应于位元延迟器260(1)的异或门，只有对应于位元延迟器260(2)、260(3)的异或门闸。如果用0表示没有经过对应的异或门的位元延迟器、用1表示有经过对应的异或门的位元延迟器，此阶段的延迟可以二进位表示为011b或是以八进位表示为38。
在时间点270(1)和270(2)之间，编码路径280(2)中经过了三个分别对应于位元延迟器260(1)、260(2)、260(3)的异或门，因此被表示为111b或78。编码路径280(3)中没有经过对应于位元延迟器260(3)的异或门，只有对经过应于位元延迟器260(1)、260(2)的异或门，因此被表示为110b或68。同理，在时间点270(2)和270(3)之间，上述三个编码路径的位元延迟，可被分别表示为011b或38、001b或18，以及101b或58。
因此，函式G0也可被简化为1338，其中的1代表方程式中的第一项次。相似地，函式G1＝1+x1+x2+x3+x6可被简化为1718，函式G2＝1+x1+x2+x4+x6可被简化为1658。此类型的回旋编码器可参见第三代合作伙伴计画第36.212号技术文件中的章节5.1.3.1。
位元延迟器260(1)-260(6)实际上可为互补正反器(flip-flop，或称为触发器)。每经过一个时钟脉冲周期，下一个输入位元Ck会被提供至位元延迟器260(1)。同时，位元延迟器260(1)原先的输入位元会被送入位元延迟器260(2)，依此类推。在各个时钟脉冲周期内，位元延迟器260(1)-260(6)中的位元数值即代表编码器的状态。由于有六个位元延迟器，回旋编码器240有26种(也就是64种)可能状态，等同于一个有限状态机(finite state machine)。根据多项式函式G0、G1、G2，在每个时钟脉冲周期中，编码器的状态和目前的输入位元被用以产生输出位元dk (0)、dk (1)和dk (2)。接收端的解码器须根据收到的位元重新产生编码器于编码时的状态。从解码器的角度来说，编码器的可能状态可被表示为一格式结构(trellis)图。由于解码器不知道编码器的状态，解码器必须根据收到的位元序列，假设编码器中在产生该序列时，可能发生的状态转换。
请参阅图3(A)，一长期进化回旋码的格式结构被表示为二进位蝴蝶图310(1)-310(32)。这三十二个蝴蝶图包含多组成对的状态，结合后成为解码器的六十四个状态。此格式结构为储存于解码器存储器中的信息的示意图。须说明的是，为便于读者观看，图3(A)中的格式结构已经过简化，并非意图精确描述各蝴蝶图间的状态连结或实际解码时的状态数量。
由图2可看出，回旋码的一个优点为其结构具有高度重复性，因此能提供一个对称的码树(code tree)。此对称特性可减少在找寻对应于数据序列(例如Ck)的可能路径时需要评估的状态数量。此外，在将对称码解码时，就这六十四个可能的编码器状态中的每一个状态来说，只有可能性最高的路径(也就是存活路径)会被考量，其他路径将被忽略。
依照这些编码特性运作的维特比解码器如同存在有限组状态转换的有限状态机。解码器能假设每个可能的编码器状态，并且根据接收到的带有杂讯的编码数据串，来决定编码器由某个状态转换到另一个状态的或然率。
图3(A)的格式结构呈现了一个处理特定数量的状态的编码区块范例。在步骤330中，维特比解码程序起始于一个或多个顺向处理步骤。顺向处理于图中被绘示为由左向右进行，且可起始于收到一组包含特定数量的符码(symbol)的符码数据时。
因此，最左边的状态为起始状态，最右边的状态为结束状态。在顺向处理的过程中，于格式结构的多个路径被找出，且对应于这些路径的度量指标(metrics)会被储存。该度量指标可包含路径度量指标(path metrics，简称为PM)、路径历史、分枝(branch metrics，简称为BM)度量指标、品质度量指标(quality metrics，简称为QM)，以及最不可靠的分枝决定的位置(决定方式容后详述)。
在步骤340中，追溯(trace-back)处理起始于一单一平行追溯(single paralleltrace-back)。平行追溯根据这些已储存的度量指标，沿着格式结构，自多个结束状态分别由右向左向后追溯。
对回旋码而言，平行追溯会找出多个起始状态。对去尾回旋码而言，由于编码器采用讯息的结尾位元做为起始，起始状态必定与结束状态相同。起始状态不同于结束状态的追溯路径将被忽略。追溯处理的输出包含一个或多个候选编码字元，以及更新后的品质度量指标。
在此范例中，追溯处理找出起始状态和结束状态相同的可能路径320。如图3(A)下方所标示，上述顺向处理及追溯处理在此统称为：维特比顺向处理及平行追溯程序900a。维特比顺向处理及平行追溯程序900a的介绍会与图3(B)、图4、图5、图6、图7(A)、图7(B)、图8相关，并且会在图9(A)中被详细说明。
在步骤350中，选择编码字元程序开始，且被虚线框标示为编码字元选择程序900b。藉由执行平行追溯运算，可得到的候选编码字元会比一般回旋码所产生的候选编码字元多。候选编码字元数量的上升会改善错失检测率(missed detectionrate，简称为MDR)，然而也会增加误判率(false detection rate，简称为FDR)，造成错误的解码结果。
为了缓和误判率的增长，编码字元选择程序900b采用多种技术来减少候选编码字元的数量。编码字元选择程序900b的介绍会与图3(B)及图八相关，并且会在图9(B)中被详细说明。
图3(B)用以呈现图3(A)中的蝴蝶图360的细节。蝴蝶图360以标准的蝴蝶图标示呈现分枝度量指标和路径度量指标的选择。将从一状态转换到另一状态的或然率被量化表示，称为度量指标。度量指标与相似度比例对数(log-likehood ratio，简称为LLR，于软式决定中采用)可能成比例。度量指标愈高，发生的机率愈大。路径度量指标(PM)代表符码被传送后通过一特定状态的相对机率。分枝度量指标(BM)代表从一特定原始状态转换至一特定目标状态的条件机率(假设原始状态是正确的)。
在任何时间k对任何状态S而言，维特比演算法会计算两个同样导向状态S的路径度量指标PM，据此决定何者为存活路径；在维特比顺向处理及平行追溯程序900a中，存活路径及其度量指标会被储存。这种做法等同于为每个目标状态储存相对应的原始状态。
在追溯处理期间，用来产生存活路径所需要的信息通常会被储存在路径历史(path history，简称为PH)存储器中，其中一个位元代表一种状态，以指出两个可能状态中的哪一个被选择。维特比顺向处理及平行追溯程序900a可利用一相加-比较-选择(add-compare-select，简称为ACS)单元来执行这些运算。该相加-比较-选择单元负责计算这些状态度量指标值，并藉由分枝度量指标找出目标状态和原始状态间的关系。
除了分枝度量指标BM和路径度量指标PM，蝴蝶图还引用了两个新的参数：最不可靠度量指标(least reliable metrics，简称为LRM)和最不可靠位置(leastreliable position，简称为LRP)。类似于路径度量指标，在每个发生状态转换的时刻k，这两个参数都会被更新。
在顺向处理期间，每次转换时，每个路径的最不可靠位置都会被更新而作为“最不可靠决定”的位置。最不可靠度量指标被当作是与最不可靠决定相关的可信度，并且会在顺向处理期间被更新。与每个状态有关的这组可信度首先被初始化为一个很大的值，此值被设定为大于对应于一单一合并状态的路径度量指标的最大差异D的绝对值(利用已知的、有关于回旋码的格式结构和输入的相似度比例对数LLR值的最大振幅，此数值可预先被推导出来)。最不可靠决定位置值被设定为等于对应于维特比顺向处理的起始的一个初始值。
在第一次维特比顺向处理转换后，这组最不可靠决定位置和可信度以下列方式被更新。如图3(B)所示，对每个状态来说，两个领先状态所对应的候选路径度量指标之间的差异绝对值可根据下列方式计算：
D＝|(BM0-BM1)+(PM(2s，k)-PM(2s+1，k))|。
如果此差异绝对值D大于获胜的领先状态的最不可靠决定的可信度，此状态的新的最不可靠决定信息，将被设定为等于该获胜领先状态的最不可靠决定信息。
相对地，若此路径度量指标差异绝对值D小于获胜的领先状态的可信度，新的最不可靠决定可信度会被设定为等于路径度量指标差异绝对值D，且新的最不可靠决定位置被设定为等于正在处理中的转换的位置所对应的一指标，如图3(B)右上角的虚拟程式码所示。这些处理阶段会被持续重复，直到维特比顺向处理程序结束。
请参阅图4，图4绘示了根据本发明的一格式结构图，用以说明顺向及反向(追溯)程序。于此实施例中，同一个编码区块被重复顺向解码处理三次。每重复一次代表一迭代，在每一次的顺向处理迭代(forward processing iteration)后，解码器所收到的符码和格式结构中对应于不同状态的度量指标都会被更新。在所有顺向处理迭代完成后，将执行单一平行追溯。单一平行追溯减少了实现的复杂度，也可以产生更多候选编码字元而提升错失检测率的表现。平行追溯绘示于图5。
请参阅图5，整个编码区块由右至左被施以单一平行追溯。在阶段500，追溯开始于多个结束状态。此追溯持续进行直至抵达一个或多个起始状态。结束状态510-540对应不同候选路径以寻找可能的编码字元。然而，其中只有结束状态510和结束状态530具有相符的起始状态550、560(位于编码区块的开头)。此时，编码字元选择程序900b必须从两个候选编码字元中选择较正确的那一个。为达成此目标，编码字元选择程序900b可包含一次或多次循环冗余检查。循环冗余检查的执行可采用一个或多个循环冗余检查遮罩235。
针对不同的移动装置、不同的移动装置群组，或是特定的讯息类型，可使用不同的循环冗余检查遮罩。解码器可针对收到的信息位元执行一循环冗余检查，再对产生的循环冗余检查和收到的循环冗余检查执行异或(XOR)程序，藉此得到候选遮罩。根据候选遮罩与已知遮罩的比较，可以进一步决定目前受测的编码字元是否正确。在另一范例中，解码器根据传送来的信息得知讯息类型，进而判断循环冗余检查遮罩为何。
循环冗余检查的次数被限制为小于可能的去尾编码字元的最大数量。接受循环冗余检查的N个去尾编码字元被依序选择，该次序只相关于对应每一个编码字元的状态的位置。藉由避免复杂的排序运算，这种做法降低了实现复杂度。为了随机化被选择的去尾编码字元的状态，可以使用随着解码型态变动的一组图样。接受循环冗余检查的去尾编码字元的最大数量可被设计为与解码型态相关，而能在误判率和错失检测率之间取得平衡。
在另一范例中，针对每一个候选编码字元，将计算得出一个品质度量指标QM，且品质度量指标QM将被用来选择输出的编码字元。品质度量指标QM的计算依据可为不同状态的最后路径度量指标。举例而言，可依下列方程式计算品质度量指标：
QM＝(PMSTATE-PMMIN)/(PMMAX-PMMIN)。
其中PMSTATE、PMMIN、PMMAX代表不同状态下的路径度量指标(path metrics)。候选编码字元可能被要求具有符合或超过一预定门槛值的品质度量指标。或者，品质度量指标可被用以评量候选编码字元并据此评等选择一个或多个输出编码字元。
图6为说明在顺向处理期间执行“位元强迫(bit forcing)”的范例。在阶段600，编码字元中的位元信息为已知。举例而言，3GPP LTE规格中定义的实体广播频道PBCH或实体下行控制频道PDCCH频道可使用解码器已知的数据栏位。在顺向处理期间，解码器能强迫符合已知位元栏位的格式结构转换。或者，根据已知位元栏位信息所对应的状态，程序900可在追溯期间滤除状态不符合的候选编码字元。
须说明的是，与传送信息相关的已知信息，也可以是与不正确序列相关的知识，而不一定会是传送讯息中的某些位元须为特定数值的知识。举例而言，若一讯息包含串接的多个栏位，栏位的正确值数量有可能低于能以位元栏位表示的序列数量(举例而言，正确项目的数量低于2的次方，次方数为栏位中的位元数量)。在这种状况下，可藉由排除未对应于任一个可能传送序列的序列，来滤除不正确的候选编码字元。
在又一实施例中，已知位元栏位信息可被用以限制可能的起始状态。举例而言，如果已知位元的数量大于或等于编码器的存储器长度，已知位元栏位信息所对应的位置的格式结构状态将为接收器所知。因此，藉由自已知位元栏位的位置开始进行格式结构处理，可强迫起始状态等于对应于此位元栏位的状态或此位元栏位的一部分(若已知位元的数量大于编码器存储器)，且追溯程序只需针对对应于此位元栏位的结束状态进行即可。
值得注意的是，由于去尾回旋码的格式结构是循环式的，格式结构处理可以从位元序列的任意位置开始。若已知位元的数量绝对小于编码器存储器，则起始/结束状态非完全已知，不过，仍可以排除不符合已知位元栏位信息状态。
请参阅图7(A)和图7(B)所绘示的维特比顺向处理及平行追溯程序900a的另一实施例，用以说明如何追溯最不可靠决定。最不可靠决定是指两个路径度量指标相当接近(亦即路径度量指标差异很小)时的决定；因此，两个状态被选择的机会相当，类似于丢铜板出现正面和反面的机率相当。当两者或然率相近，一状态决定就很可能是不正确的，也就是较不可靠。
在阶段700，顺向处理开始。在阶段710，一最不可靠决定被辨认且其位置被储存(如上所述)。在执行多次维特比顺向处理迭代的情况下，最不可靠决定信息的产生可被限制在最后一次迭代。
透过追溯，对应于每一个状态的最不可靠位置被用以产生替代的路径。请参阅图7(B)，在阶段720，利用追溯程序找出起始和结束状态不相符的不正确路径。最不可靠决定信息于阶段710被储存，因此编码字元选择程序900b能推翻并反转在顺向处理期间做的决定。在阶段730，该状态分枝决定被反转，其基于储存于路径历史的决定位元和如今已形成的起始和结束状态相符的路径，藉此提高找出正确编码字元的机会。
为了简化图面，图7(B)只呈现一个决定反转；应被理解的是，最不可靠决定的反转可于多次平行追溯运算中的每一次都被执行，因此平行追溯的次数最多可达状态数量的两倍。
为了降低复杂度及/或误判率，最不可靠决定反转的执行可仅针对S个状态中的特定几个状态。举例而言，反转的执行只针对最不可靠决定度量指标低于一特定门槛值的状态。或者，最不可靠决定反转也可仅针对度量指标最低的L个状态进行(L小于S)。
当采用品质度量指标选择输出编码字元，可针对利用最不可靠决定反转产生的候选输出编码字元产生品质度量指标。如果以QM＝(PMSTATE-PMMIN)/(PMMAX-PMMIN)代表对应于一特定状态的品质度量指标，可根据下列方程式计算利用最不可靠决定反转产生的候选输出编码字元的品质度量指标值：
QM＝(PMSTATE-PMMIN-LRMSTATE)/(PMMAX-PMMIN)。
或者，可根据下列方程式决定此度量指标：
max{(PMSTATE-PMMIN-LRMSTATE)/(PMMAx-PMMIN)，0}。
如上所述，这些度量指标可被用来选择输出编码字元。或者，也可为两个根据同一状态产生的候选编码字元采用相同的品质度量指标，并且在选择编码字元时，不使用最不可靠决定反转。
须说明的是，最不可靠决定反转的做法，可进一步被延伸为：令候选编码字元的产生，不仅只根据对应于一特定结束状态的最不可靠决定，而是根据对应于此状态的M个最不可靠决定。
在追溯期间，藉由为每个结束状态反转多个不可靠决定所候选编码字元数量的增加会提升错失检测率表现。这种做法会提高误判率，但此缺点可藉由本发明提出的几个方案来消除，亦即针对候选编码字元执行进一步的检查。
以下将以M＝2的情况说明“最不可靠决定反转”的延伸做法。根据这个范例，本发明所属技术领域中具有通常知识者即可了解M＞2的其他情况。
假设针对每个状态产生三个候选编码字元：对应于最可能路径的一编码字元，及两个对应于最不可靠决定反转的编码字元。对每一个状态Ss、每一个转换k，以下四个度量指标被计算：
LRM0(Ss，k)：与最不可靠决定相关的度量指标
LRM1(Ss，k)：与第二最不可靠决定相关的度量指标
LRP0(Ss，k)：最不可靠决定的位置，对应于指出在格式结构中最不可靠决定的转换指标的一个数值
LRP1(Ss，k)：第二最不可靠决定的位置。在某些情况下，第二最不可靠决定可能是对应于最可能路径的一个分歧；度量指标LRP1(Ss，k)可根据单一转换指标产生。或者，第二最不可靠决定可根据两个对应于最可能路径的决定的反转产生。在这些情况下，度量指标LRP1(Ss，k)的产生依据是为了产生第三最可能路径所产生的两个决定反转的转换指标。
后面将说明如何为状态Ss产生度量指标LRM0(Ss，k+1)、LRM1(Ss，k+1)、LRP0(Ss，k+1)及LRP1(Ss，k+1)。两个被合并为状态Ss的状态被标示为Sl0和Sl1。在不丧失通则性的状况下，假设在用以计算PM(Ss，n+1)的路径度量指标比较过程中，状态Sl0被选为领先状态。在单次反转情况中，如图3(B)所绘示，最不可靠决定度量指标LRM0(Ss，k+1)及相对应的位置LRP0(Ss，k+1)被计算。首先，一度量指标D被计算得出，藉以量化最新路径度量指标的选择中所做的决定的可靠度：
D＝|(BM0-BM1)+(PM(Sl0，k)-PM(Sl1，k))|。
此度量指标D被拿来和LRM0(Sl0，k)比较。可根据下列方程式计算LRM0(Ss，k+1)及LRP0(Ss，k+1)：
If(D＜LRM0(Sl0，k)){
LRM0(Ss，k+1)＝D
LRP0(Ss，k+1)＝k+1}
Else{
LRM0(Ss，k+1)＝LRM0(Sl0，k)
LRP0(Ss，k+1)＝LRP0(Ss，k)}
LRM1(Ss，k+1)及LRP1(Ss，k+1)的计算随后相关于上述两个测试何者胜出。
首先描述在第一种状况D＜LRM0(Sl0，k+1)下的计算。第二最不可靠决定的度量指标可被计算如下：
If(LRM0(Sl0，k)＜f(D，LRM0(Sl1，k))){
LRM1(Ss，k+1)＝LRM0(Sl0，k)
LRP1(Ss，k+1)＝LRP0(Sl1，k)}
Else{
LRM1(Ss，k+1)＝f(D，LRM0(Sl1，k))
LRP1(Ss，k+1)＝{k+1，LRP0(Sl1，k)}
函式f(x，y)以两个可靠度度量指标x、y的结合来产生一个可靠度度量指标。本发明所属技术领域中具有通常知识者可了解，函式f(x，y)的可能性有很多种。举例而言，函式f(x，y)可为f(x，y)＝x+y或者是f(x，y)＝log(exp(x)+exp(y))。
以下将说明针对第二种状况(产生最不可靠决定度量指标)，度量指标LRM1(Ss，k+1)及LRP1(Ss，k+1)的计算。度量指标LRM1(Ss，k+1)和LRP1(Ss，k+1)被计算如下：
If(D＜LRM1(Sl0，k)){
LRM1(Ss，k+1)＝D
LRP1(Ss，k+1)＝k+1}
Else{
LRM1(Ss，k+1)＝LRM1(Sl0，k)
LRP1(Ss，k+1)＝LRP1(Sl0，k)}
请参阅图8，其说明维特比及编码字元选择方法的一个无线通信装置(例如基站110或移动装置120)的方块图。图8以移动装置120(1)为范例来实现维特比及循环冗余检查解码方案；须说明的是，基站110亦可实行此方案。
移动装置120(1)包含传送器820、接收器830与控制器840。控制器840用以将欲发送的数据提供至传送器820，并处理接收器830收到的信号。
此外，控制器840亦负责其他传送和接收的控制功能。传送器820和接收器830的部份功能可利用一数据机(调制解调器)来实现；传送器820和接收器830的其他功能可用射频传送器和射频收发电路实现。须说明的是，在各信号路径中，设有用以转换模拟信号和数字信号的模拟至数字转换器，以及数字至模拟转换器。
传送器820可包含多个传送电路，各自将升频后信号提供至多个天线130(1)-130(N)中的一个天线发送。接收器830包含一检测器860，用以检测天线130(1)-130(N)收到的信号，并将检测结果(例如相似度比例对数数据)提供至控制器840。
须说明的是，接收器830可包含多个接收电路，每一个各自对应多个天线130(1)-130(N)中的一天线。这些个别的接收电路并未绘示。控制器840包含一存储器850或其他数据储存区块，用来储存本技术方案所需要的数据。存储器850可独立于控制器840之外，也可以被包含于控制器840内。用以执行维特比顺向处理及平行追溯程序900a及编码字元选择程序900b的指令，可被储存于存储器850，供控制器840执行。
控制器840的功能可利用一个或多个有形而非暂态媒体(例如特定应用积体电路等嵌入式逻辑、数字信号处理器指令、能由处理器执行的软件)中的编码后逻辑来实现。存储器850中储存有前述各种运算所需的数据(及/或储存实现上述运算的软件或处理器指令)。维特比顺向处理及平行追溯程序900a及编码字元选择程序900b可利用固定式逻辑电路或可程式化逻辑电路来实现(例如由处理器执行的软件/电脑指令)。
请参阅图9(A)，以下将说明维特比顺向处理及平行追溯程序900a。步骤910为接收包含以去尾回旋码编码的讯息的数据。此讯息可经过循环冗余检查编码；此循环冗余检查编码可使用多个已知循环冗余检查遮罩中的一遮罩。步骤920为检测该数据，以找出具有一特定数据长度的一编码区块。在步骤930中，编码区块被施以一次或多次顺向处理迭代，以产生代表一状态图的信息，并辨认该状态图中由多个结束状态到多个起始状态的路径。该状态图对应于一编码器产生该讯息时可能产生的多个状态转换。
步骤940为自多个结束状态沿着相对应的路径，针对该状态图执行一单一平行追溯运算，以决定该状态图的一特定路径中何时至少一结束状态与一起始状态相符。步骤950为于当该单一平行追溯运算找出一起始状态与相对应的一结束状态相符时，产生一个或多个第一候选编码字元。
请参阅图9(B)，以下将说明编码字元选择程序900b。步骤960为自该一个或多个第一候选编码字元中辨认一个或多个正确编码字元。在步骤970中，当一第一候选编码字元通过一循环冗余检查条件或是符合品质度量指标标准，一个或多个正确编码字元可进一步自该一个或多个第一候选编码字元中被选取。
如上所述，该循环冗余检查条件可利用多个已知循环冗余检查遮罩中的一个。编码字元选择程序900b亦可利用品质度量指标和位元强迫技术来减少候选编码字元。步骤980为根据一个或多个正确编码字元产生该讯息。
为了平衡错失检测率/误判率表现，本发明所揭示的各种技术方案可被结合。前述某些方案，例如自多个结束状态开始平行追溯、强迫位元符合已知位元以符合顺向处理决定，以及根据最不可靠决定产生候选编码字元，以误判率的上升为代价来改善错失检测率表现。
此外，使用品质度量指标或不正确栏位值来排除候选编码字元则是以较差的错失检测率表现为代价来降低误判率。因此，接收器可根据期望的误判率/错失检测率和传输状况来决定采行哪些程序。举例而言，当接收器使用多种循环冗余检查遮罩来执行循环冗余检查时，误判率会随着受测数据中的遮罩数量的增加而上升。
因此，当循环冗余检查遮罩的数量较大，接收程序可被设计为采行可降低误判率的程序。或者，对某些频道来说，错过一正确接收的代价可能高于解码产生一正确讯息的代价。在这样的情况中，可选择能降低错失检测率的程序，即使将导致误判率上升。
以上较佳具体实施例的详述，希望能清楚描述本发明的特征与精神，而并非以上述所揭示的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。

Claims (20)

1.一种解码方法，用于将一通信装置所接收的一数据解码，该数据包含以去尾回旋码编码的一讯息，该解码方法包含以下步骤：
检测该数据，以找出具有一特定数据长度的一编码区块；
针对该编码区块执行一次或多次顺向处理迭代，以产生代表一状态图的信息以及辨认该状态图中由多个结束状态到多个起始状态的多个路径，其中代表该状态图的信息对应于一编码器编码该讯息时可能产生的多个状态转换；
针对该状态图，自多个结束状态沿着被辨认出的该多个路径，执行一单一平行追溯运算，以决定该状态图的一特定路径中何时至少一结束状态与一起始状态相符；
当该单一平行追溯运算找出一起始状态与相对应的一结束状态相符，产生一个或多个第一候选编码字元；
自该一个或多个第一候选编码字元中辨认出一个或多个正确编码字元；以及
根据该一个或多个正确编码字元产生该讯息。
2.如权利要求1所述的解码方法，其特征在于所述的解码方法，其特征在于，该讯息进一步被施以一循环冗余检查编码，而辨认出正确编码字元的步骤包含：当一第一候选编码字元通过一循环冗余检查条件时，辨认一或多个正确编码字元。
3.如权利要求2所述的解码方法，其特征在于所述的解码方法，其特征在于，辨认出正确编码字元的步骤包含：当一第一候选编码字元通过该循环冗余检查条件，辨认出一个或多个正确编码字元，其中该循环冗余检查编码使用多个已知循环冗余检查遮罩中之一。
4.如权利要求1所述的解码方法，其特征在于，进一步包含以下步骤：
为该一个或多个第一候选编码字元中的每一个第一候选编码字元，计算一品质度量指标QM；
其中辨认出正确编码字元的步骤包含：根据该一个或多个品质度量指标，选择该一个或多个正确编码字元。
5.如权利要求4所述的解码方法，其特征在于，为每一个第一候选编码字元计算该品质度量指标的步骤包含进行下列计算：
QM＝(PMSTATE-PMMIN)/(PMMAX-PMMIN)，其中PMSTATE、PMMIN、PMMAX代表不同状态下的路径度量指标。
6.如权利要求1所述的解码方法，其特征在于，执行一次或多次顺向处理迭代包含以下步骤：追踪该状态图中对应于一个或多个最不可靠状态转换决定的一个或多的位置，而该解码方法进一步包含：
在该单一平行追溯运算的期间，藉由反转该状态图中一个或多个的该一个或多个最不可靠状态转换决定，产生一个或多个第二候选编码字元。
7.如权利要求6所述的解码方法，其特征在于，进一步包含：
为该一个或多个第二候选编码字元中的每一个第二候选编码字元计算一品质度量指标；
其中辨认出正确编码字元的步骤包含：根据该一个或多个品质度量指标自该一个或多个第二候选编码字元中选择该一个或多个正确编码字元。
8.如权利要求1所述的解码方法，其特征在于，该数据包含一已知位元信息，且该顺向处理迭代进一步包含：强迫该状态图中的状态转换符合该已知位元信息。
9.如权利要求1所述的解码方法，其特征在于，该数据包含一已知位元信息，且该解码方法进一步包含以下步骤：
于该单一平行追溯运算的期间，排除个别状态不符合对应于该已知位元信息之一或多个状态之一个或多个第一候选编码字元。
10.一种通信装置，包含：
一接收器，用以接收一数据，该数据包含以去尾回旋码编码的一讯息；以及
一控制器，耦接至该接收器并用以：
检测该数据，以找出具有一特定数据长度的一编码区块；
针对该编码区块执行一次或多次顺向处理迭代，以产生代表一状态图的信息以及辨认该状态图中由多个结束状态到多个起始状态的多个路径，其中代表该状态图的该信息对应于一编码器编码该讯息时可能产生的多个状态转换；
针对该状态图，自多个结束状态沿着被辨认出的该多个路径，执行一单一平行追溯运算，以决定该状态图的一特定路径中何时至少一结束状态与一起始状态相符；
当该单一平行追溯运算找出一起始状态与相对应的一结束状态相符时，产生一个或多个第一候选编码字元；
自该一个或多个第一候选编码字元中，辨认出一个或多个正确编码字元；以及
根据该一个或多个正确编码字元产生该讯息。
11.如权利要求10所述的通信装置，其特征在于，该讯息进一步被施以一循环冗余检查编码，而该控制器在一第一候选编码字元通过一循环冗余检查条件时，辨认该一个或多个正确编码字元。
12.如权利要求10所述的通信装置，其特征在于，该控制器进一步被用以：
为该一个或多个第一候选编码字元中的每一个第一候选编码字元计算一品质度量指标；以及
根据该一个或多个品质度量指标选择该一个或多个正确编码字元。
13.如权利要求12所述的通信装置，其特征在于，该控制器利用下列方程式为一个第一候选编码字元计算该品质度量指标：
QM＝(PMSTATE-PMMIN)/(PMMAX-PMMIN)，其中PMSTATE、PMMIN、PMMAX代表不同状态下的路径度量指标。
14.如权利要求10所述的通信装置，其特征在于，该控制器于执行一次或多次顺向处理迭代时，追踪该状态图中对应于一个或多个最不可靠状态转换决定的一个或多的位置；在该单一平行追溯运算的期间，该控制器亦被用以藉由反转该状态图中之一或更多的该一个或多个最不可靠状态转换决定，产生一个或多个第二候选编码字元。
15.如权利要求14所述的通信装置，其特征在于，该控制器进一步被用以：
为该一个或多个第二候选编码字元中的每一个第二候选编码字元，计算一品质度量指标；以及
根据该一个或多个品质度量指标，自该一个或多个第二候选编码字元中，选择该一个或多个正确编码字元。
16.如权利要求10所述的通信装置，其特征在于，该数据包含一已知位元信息，且该控制器被进一步用以强迫该状态表中的状态转换符合该已知位元信息。
17.如权利要求10所述的通信装置，其特征在于，该数据包含一已知位元信息，且该控制器被进一步用以于该单一平行追溯运算的期间，排除个别状态不符合对应于该已知位元信息之一或多个状态之一个或多个第一候选编码字元。
18.一种处理器可读取储存媒体，其中所储存的指令被一处理器执行时，会令该处理器：
接收一数据，该数据包含以去尾回旋码编码的一讯息；
检测该数据，以找出具有一特定数据长度的一编码区块；
针对该编码区块执行一次或多次顺向处理迭代，以产生代表一状态图的信息以及辨认该状态图中由多个结束状态到多个起始状态的多个路径，其中代表该状态图的该信息对应于一编码器编码该讯息时，可能产生的多个状态转换；
针对该状态图，自多个结束状态沿着被辨认出的该多个路径，执行一单一平行追溯运算，以决定该状态图的一特定路径中何时至少一结束状态与一起始状态相符；
当该单一平行追溯运算找出一起始状态与相对应的一结束状态相符，产生一个或多个第一候选编码字元；
自该一个或多个第一候选编码字元中辨认出一个或多个正确编码字元；以及
根据该一个或多个正确编码字元产生该讯息。
19.如权利要求18所述的处理器可读取储存媒体，其特征在于，该讯息被施以一循环冗余检查编码，用以令该处理器辨认正确编码字元的多指令包含一指令，用以令该处理器于一第一候选编码字元通过一循环冗余检查条件时，辨认出该一个或多个正确编码字元。
20.如权利要求18所述的处理器可读取储存媒体，其特征在于，用以令该处理器执行一次或多次顺向处理迭代的该多指令包含一指令，用以令该处理器追踪该状态图中对应于一个或多个最不可靠状态转换决定的一个或多的位置；其中该处理器可读取储存媒体所包含的该多指令进一步包含另一指令，用以令该处理器在该单一平行追溯运算的期间，藉由反转该状态图中一或更多的该一个或多个最不可靠状态转换决定，产生一个或多个第二候选编码字元。
CN201210102939.XA 2011-11-16 2012-03-30 去尾回旋码的解码器及解码方法 Expired - Fee Related CN103117753B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP11189317.8A EP2595321A1 (en) 2011-11-16 2011-11-16 Tail-biting convolutional decoding apparatus and decoding method
EP11189317.8 2011-11-16

Publications (2)

Publication Number Publication Date
CN103117753A true CN103117753A (zh) 2013-05-22
CN103117753B CN103117753B (zh) 2016-05-18

Family

ID=45065720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210102939.XA Expired - Fee Related CN103117753B (zh) 2011-11-16 2012-03-30 去尾回旋码的解码器及解码方法

Country Status (3)

Country Link
US (1) US8762822B2 (zh)
EP (1) EP2595321A1 (zh)
CN (1) CN103117753B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104159115A (zh) * 2014-08-15 2014-11-19 扬智科技股份有限公司 解码方法和解码装置
CN106301395A (zh) * 2015-06-10 2017-01-04 晨星半导体股份有限公司 维特比解码装置及维特比解码方法
CN110768747A (zh) * 2018-07-27 2020-02-07 瑞昱半导体股份有限公司 回旋码解码器及回旋码解码方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10205470B2 (en) * 2014-02-14 2019-02-12 Samsung Electronics Co., Ltd System and methods for low complexity list decoding of turbo codes and convolutional codes
US9558062B2 (en) 2014-07-28 2017-01-31 Qualcomm Incorporated Cyclic redundancy check (CRC) false detection reduction in communication systems
US9419656B2 (en) * 2014-07-29 2016-08-16 Intel IP Corporation Decoder and method for decoding an encoded sequence of bits
US10075195B2 (en) * 2014-08-29 2018-09-11 Samsung Electronics Co., Ltd. Electronic system with Viterbi decoder mechanism and method of operation thereof
US20160366001A1 (en) * 2015-06-10 2016-12-15 Intel IP Corporatio Receiver identification by encoder state
KR102338852B1 (ko) * 2017-08-08 2021-12-13 삼성전자주식회사 무선 통신 시스템에서 신호를 복호하기 위한 장치 및 방법
US10965360B2 (en) * 2017-08-23 2021-03-30 Qualcomm Incorporated Methods and apparatus related to beam refinement
CN108039935B (zh) * 2017-11-16 2020-12-11 天津大学 一种基于最大似然译码的信道编码识别方法
CN110995280B (zh) * 2019-12-19 2023-08-01 北京遥测技术研究所 一种并行Viterbi译码器
CN115769498A (zh) * 2020-08-05 2023-03-07 哲库科技有限公司 无线通信中的差错校验技术

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6145108A (en) * 1997-09-04 2000-11-07 Conexant Systems, Inc. Retransmission packet capture system within a wireless multiservice communications environment
CN1281296A (zh) * 1999-07-15 2001-01-24 富士通株式会社 维特比解码器和传输设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784392A (en) * 1995-06-26 1998-07-21 Nokia Mobile Phones Ltd. Viterbi decoder with l=2 best decoding paths
US6934318B2 (en) * 2000-12-22 2005-08-23 Qualcomm, Incorporated Method and system for energy based frame rate determination
KR100675389B1 (ko) * 2005-01-27 2007-01-29 삼성전자주식회사 역추적 작업을 병렬적으로 수행하는 비터비 디코더 및 그디코딩 방법
US7640478B2 (en) * 2005-04-26 2009-12-29 Cisco Technology, Inc. Method for decoding tail-biting convolutional codes
TWI256774B (en) * 2005-04-29 2006-06-11 Realtek Semiconductor Corp Viterbi decoding apparatus and method thereof
CN101047472B (zh) * 2006-03-31 2013-02-06 世意法（北京）半导体研发有限责任公司 使用搜索深度维特比算法对咬尾卷积码的解码方法
US7809092B2 (en) * 2006-11-30 2010-10-05 Broadcom Corporation Method and system for UMTS HSDPA shared control channel processing
US20090041166A1 (en) * 2007-08-09 2009-02-12 Mbit Wireless, Inc. Method and apparatus to improve information decoding when its characteristics are known a priori
US8483327B2 (en) * 2008-03-24 2013-07-09 Texas Instruments Incorporated Reverse Viterbi and forward serial list Viterbi decoding for FER
EP2362549B1 (en) * 2010-02-26 2019-04-10 BlackBerry Limited Low-latency viterbi survivor memory architecture and method using register exchange, trace-back, and trace-forward
CN102377438B (zh) * 2010-08-11 2013-12-04 中兴通讯股份有限公司 信道译码方法和咬尾卷积译码器
US8499227B2 (en) * 2010-09-23 2013-07-30 Micron Technology, Inc. Memory quality monitor based compensation method and apparatus
US8438463B2 (en) * 2010-12-08 2013-05-07 Research In Motion Limited Decoding tail-biting convolutional codes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6145108A (en) * 1997-09-04 2000-11-07 Conexant Systems, Inc. Retransmission packet capture system within a wireless multiservice communications environment
CN1281296A (zh) * 1999-07-15 2001-01-24 富士通株式会社 维特比解码器和传输设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FOSSORIER M P C ET AL: "Two decoding algorithms for tailbiting codes", 《IEEE TRANSACTIONS ON COMMUNICATIONS》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104159115A (zh) * 2014-08-15 2014-11-19 扬智科技股份有限公司 解码方法和解码装置
CN106301395A (zh) * 2015-06-10 2017-01-04 晨星半导体股份有限公司 维特比解码装置及维特比解码方法
CN110768747A (zh) * 2018-07-27 2020-02-07 瑞昱半导体股份有限公司 回旋码解码器及回旋码解码方法
CN110768747B (zh) * 2018-07-27 2022-05-10 瑞昱半导体股份有限公司 回旋码解码器及回旋码解码方法

Also Published As

Publication number Publication date
US20130124947A1 (en) 2013-05-16
US8762822B2 (en) 2014-06-24
EP2595321A1 (en) 2013-05-22
CN103117753B (zh) 2016-05-18

Similar Documents

Publication Publication Date Title
CN103117753A (zh) 去尾回旋码的解码器及解码方法
CN100355201C (zh) 缩减的软输出信息分组的选择
US20070266303A1 (en) Viterbi decoding apparatus and techniques
CN107911195B (zh) 一种基于cva的咬尾卷积码信道译码方法
CN101867379A (zh) 一种循环冗余校验辅助的卷积码译码方法
US8190980B2 (en) Trellis-based decoder using states of reduced uncertainty
CN107645297A (zh) 控制解码处理的方法、计算设备及移动装置
CN103354483A (zh) 通用的高性能Radix-4SOVA译码器及其译码方法
JP5438150B2 (ja) 通信システムでの復号化のための装置及び方法
CN101425869B (zh) 一种译码方法及装置
CN100499379C (zh) 一种卷积码译码方法
CN114073024B (zh) 极性码的卷积预编码和解码
KR101212856B1 (ko) 통신 시스템에서 데이터를 복호하는 방법 및 장치
US10720944B2 (en) Convolutional code decoder and convolutional code decoding method
US10826541B2 (en) Convolutional code decoder and convolutional code decoding method
CN108471341B (zh) 一种卷积编解码的方法
CN105356893A (zh) 一种尾码可配置的Viterbi解码方法及解码器
CN100505557C (zh) 基于Viterbi译码的多路并行循环块回溯方法
CN102142848A (zh) 一种咬尾卷积码的译码方法及译码器
CN1309471A (zh) 在支路度量计算处理中具有减少的位数的维特比解码器
CN105721104A (zh) 一种维特比译码实现方法
JP3892471B2 (ja) 復号方法
TWI491178B (zh) 去尾迴旋碼之解碼器及解碼方法
Liu Convolutional coding & Viterbi algorithm
US20070136649A1 (en) Apparatus and method for computing LLR

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160518

Termination date: 20190330