CN110768747A - 回旋码解码器及回旋码解码方法 - Google Patents

回旋码解码器及回旋码解码方法 Download PDF

Info

Publication number
CN110768747A
CN110768747A CN201810842875.4A CN201810842875A CN110768747A CN 110768747 A CN110768747 A CN 110768747A CN 201810842875 A CN201810842875 A CN 201810842875A CN 110768747 A CN110768747 A CN 110768747A
Authority
CN
China
Prior art keywords
data
error detection
circuit
convolutional code
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810842875.4A
Other languages
English (en)
Other versions
CN110768747B (zh
Inventor
詹贵程
张仲尧
黄伟杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201810842875.4A priority Critical patent/CN110768747B/zh
Publication of CN110768747A publication Critical patent/CN110768747A/zh
Application granted granted Critical
Publication of CN110768747B publication Critical patent/CN110768747B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes

Abstract

本发明公开一种回旋码解码器及回旋码解码方法。回旋码解码器根据一接收数据及一辅助数据进行解码以得到一目标数据，且包含一误差检测数据产生电路、一通道编码电路、一选择电路以及一维特比解码电路。该误差检测数据产生电路对该辅助数据进行误差检测运算以得到一误差检测数据。该通道编码电路耦接该误差检测数据产生电路，用来对该辅助数据及该误差检测数据进行通道编码以得到一中间数据。该选择电路耦接该通道编码电路，用来根据该接收数据及该中间数据产生一待解码数据。该维特比解码电路耦接该选择电路，用来解码该待解码数据以得到该目标数据。

Description

回旋码解码器及回旋码解码方法
技术领域
本发明涉及无线通信系统，尤其涉及无线通信系统的解码器及解码方法。
背景技术
在低功率广域网络(Low-Power Wide-Area Network,LPWAN)中，使用 者对于低功耗的需求越来越重视。因此，如何在有限的系统资源内，达到涵 盖范围延伸(coverageenhancement)的效果，是近年来各家业者瞩目的目标。 在市场趋势下，物联网的概念已渐臻成熟。大量的使用装置都需要连上网络， 其中部分装置的需求是需要低数据量的传输，搭配长时间的等待。在此情况 下，由于追求低耗能、低复杂度、低成本、高覆盖率等特性，且可能需要在 信噪比(Signal-to-Noise Ratio,SNR)很差的环境(例如：在小区边缘(celledge) 或地下室)中操作，因此传送端(例如：基地台)会以重复传送信号的方式 来帮助接收端正确地解出信号。而为了有效地提高解调的正确率，接收端必 须花费够长的时间等待，并接收这些重复传送的信号。然而，这个延长的运 算时间，将使得耗电增加。
因此，如何达到提升接收端的误码率(bit error rate,BER)效能，进而达 到节省耗电与降低成本，以增长电池的使用寿命便成为重要的议题。
发明内容
鉴于现有技术的不足，本发明的一目的在于提供一种回旋码解码器及回 旋码解码方法。
本发明公开一种回旋码解码器，根据一接收数据及一辅助数据进行解码 以得到一目标数据。该回旋码解码器包含一误差检测数据产生电路、一通道 编码电路、一选择电路以及一维特比解码电路。该误差检测数据产生电路对 该辅助数据进行误差检测运算以得到一误差检测数据。该通道编码电路耦接 该误差检测数据产生电路，用来对该辅助数据及该误差检测数据进行通道编 码以得到一中间数据。该选择电路耦接该通道编码电路，用来根据该接收数 据及该中间数据产生一待解码数据。该维特比解码电路耦接该选择电路，用 来解码该待解码数据以得到该目标数据。
本发明还公开一种回旋码解码方法，根据一接收数据及一辅助数据进行 解码以得到一目标数据。该回旋码解码方法包含：对该辅助数据进行误差检 测运算以得到一误差检测数据；对该辅助数据及该误差检测数据进行通道编 码以得到一中间数据；根据该接收数据及该中间数据产生一待解码数据；以 及以维特比解码运算解码该待解码数据以得到该目标数据。
本发明还公开一种回旋码解码器，根据一接收数据及一辅助数据进行解 码以得到一目标数据。该回旋码解码器包含一误差检测数据产生电路、一通 道编码电路、一选择电路以及一维特比解码电路。该误差检测数据产生电路 对该辅助数据进行误差检测运算以得到一误差检测数据。该通道编码电路耦 接该误差检测数据产生电路，用来对该辅助数据及该误差检测数据进行通道 编码以得到一中间数据。该选择电路耦接该通道编码电路，用来根据该接收 数据及该中间数据产生一待解码数据。该维特比解码电路耦接该选择电路， 用来参考该辅助数据解码该待解码数据以得到该目标数据。
本发明还公开一种回旋码解码方法，根据一接收数据及一辅助数据进行 解码以得到一目标数据。该回旋码解码方法包含：对该辅助数据进行误差检 测运算以得到一误差检测数据；对该辅助数据及该误差检测数据进行通道编 码以得到一中间数据；根据该接收数据及该中间数据产生一待解码数据；以 及参考该辅助数据对该待解码数据进行维特比解码运算以得到该目标数据。
本发明的回旋码解码器及回旋码解码方法利用预测的信息进行解码。相 较于传统技术，本发明的回旋码解码器及回旋码解码方法能够更快速地解调/ 解码出信号。提早解调/解码出信号可以提早结束运算状态，达到省电的效果。
有关本发明的特征、实作与技术效果，兹配合附图作实施例详细说明如 下。
附图说明
图1为无线通信系统的数据调制和/或编码的流程及数据结构的示意图；
图2为本发明的无线通信接收端的解调制/解码装置的功能方框图；
图3为本发明回旋码解码器的一实施例的功能方框图；
图4为本发明回旋码解码方法的一实施例的流程图；
图5为本发明回旋码解码器的另一实施例的功能方框图；
图6为本发明回旋码解码方法的另一实施例的流程图；
图7为图6的步骤S610的细节流程图；
图8为维特比演算法的示意图；
图9为本发明回旋码解码器的另一实施例的功能方框图；以及
图10为本发明回旋码解码方法的另一实施例的流程图。
符号说明
210 通道估测
220 信号检测
230 解扰器
240 解速率匹配
250 回旋码解码器
260 误差检测电路
310、920 误差检测数据产生电路
320 通道编码电路
330、930 选择电路
340、510、940 维特比解码电路
910、915 数据抽取电路
950 比较电路
S410～S440、S610、S710～S760、S1010～S1090 步骤
具体实施方式
以下说明内容的技术用语是参照本技术领域的习惯用语，如本说明书对 部分用语有加以说明或定义，该部分用语的解释以本说明书的说明或定义为 准。
本发明的公开内容包含回旋码解码器及回旋码解码方法。由于本发明的 回旋码解码器所包含的部分元件单独而言可能为已知元件，因此在不影响该 装置发明的充分公开及可实施性的前提下，以下说明对于已知元件的细节将 予以省略。此外，本发明的回旋码解码方法的部分或全部流程可以是软件和/ 或固件的形式，并且可通过本发明的回旋码解码器或其等效装置来执行，在 不影响该方法发明的充分公开及可实施性的前提下，以下方法发明的说明将 着重于步骤内容而非硬件。
以下关于维特比(Viterbi)架构的说明是以(2,1,2)的回旋码(convolutionalcode)编码及硬决策(hard decision)为例，然而本技术领域技术人员于了解 本发明的实施方式后可以将本发明应用于不同的回旋码编码及软决策(soft decision)。
本发明的接收端的解调制和/或解码机制适用于以一般调制技术为基础 的通信系统，例如采用回旋码编码/解码器的通信系统。此类的通信系统例如 是物联网(Internetof Thing,IoT)、机器对机器系统(Machine to Machine, M2M)、无线区域网络(WirelessFidelity,无线保真，Wi-Fi)的802.11ah HaLow…等。以下的说明是以窄频物联网(NarrowBand Internet of Thing, NB-IoT)接收机为例，但本发明不限于此通信系统。
在网络系统中，数据传输常常有传送重复数据的需求，或者是传送部分 相同、部分未知的数据，但解调时却必须把所有数据一起做处理，导致有些 非必要的错误发生，同时也增加不必要的耗电量。因此本发明提出一个利用 已知数据来帮助解调制和/或解码的机制。此已知数据的来源是接收端通过较 长时间的统计与分析先前的传送数据，来预测出当下信号某些位元的数值。 此已知数据的产生方法可以参考中国台湾专利申请案案号107104854，但不 以此为限。
图1为无线通信系统的数据调制和/或编码的流程及数据结构的示意图。 原始数据A为一个长度(位元数)为NA×1的向量，在经过添加误差检测(error detection)数据(例如添加循环冗余校验(cyclic redundancy check，以下简 称CRC))的步骤S110后，成为数据C(长度为NC×1的向量)。如图所示， 在步骤S110中，长度为NB的误差检测数据B(冗余位元)被添加至原始数 据A的尾端而形成数据C(即NC＝NA+NB)。长度为NB的误差检测数据B 用于检验原始数据A的正确性。在步骤S120中数据C经过通道编码(channel coding)来对抗通道效应。此处假设通道编码为码率(code rate)1/3的去尾 回旋码(Tail-BitingConvolutional Code,TBCC)，而编码完后产生数据Z(长 度为3NC×1的向量)。最后在步骤S130中，数据Z经过速率匹配(rate matching)和/或扰码(scrambling)来把数据均匀地分配到所有可使用的资源 单位(resource element,RE)，而形成调制后/编码后的待传送数据Y(长度为 NRM×1的向量)。
由于基于CRC的误差检测数据B和原始数据A的任何一个位元都相关， 所以当原始数据A有一段未知的位元出现在灰色标记处时，数据C最后面的 NB位元的误差检测数据B都被归类为未知的位元(同样标记为灰色)。接下 来，回旋码的特性会使得数据Z中的未知位元增多，未知位元的数量与回旋 码的码率及制约长度(constraint length)有关。速率匹配及扰码则不会影响 未知位元和已知位元个数的比例，只会影响未知位元在待传送数据Y中的位 置。
图2为本发明的无线通信接收端的解调制/解码装置的功能方框图。接收 信号SR经过通道估测210后通道效应可获得补偿，且不同子帧(subframe) 间的重复性质可以用来做结合，以提高信噪比。信号检测220的主要功能为 解调制。接下来针对一个窄频物理下行共享信道(Narrowband Physical Downlink Shared Channel,NPDSCH)的所有资源单位做完排列后，可以得到 一个估测数据
Figure BDA0001745992590000051
估测数据
Figure BDA0001745992590000052
经过解扰器(descrambler)230与解速率匹配240 后，可得接收数据(长度为NTB＝3NC×1的向量)。回旋码解码器250参考 辅助数据A'解码接收数据
Figure BDA0001745992590000054
后输出目标数据
Figure BDA0001745992590000055
目标数据
Figure BDA0001745992590000056
为数据C的估测。 目标数据
Figure BDA0001745992590000057
包含估测数据
Figure BDA0001745992590000058
及中间误差检测数据
Figure BDA0001745992590000059
估测数据
Figure BDA00017459925900000510
为原始数据 A的估测。误差检测电路260根据中间误差检测数据
Figure BDA00017459925900000511
来验证估测数据
Figure BDA00017459925900000512
是 否为合法的码字。误差检测电路260的验证结果正确代表估测数据
Figure BDA00017459925900000513
等于原 始数据A。
在进行回旋码解码时，一般会采用维特比架构。图3为本发明回旋码解 码器的一实施例的功能方框图。图4为本发明回旋码解码方法的一实施例的 流程图。回旋码解码器250包含误差检测数据产生电路310、通道编码电路 320、选择电路330以及维特比解码电路340。首先，误差检测数据产生电路 310对辅助数据A'进行误差检测运算以产生误差检测数据B'(步骤S410)。 举例来说，误差检测数据产生电路310可以对辅助数据A'进行循环冗余校验 的运算，而产生误差检测数据B'。对窄频物联网而言，误差检测数据B'可以 是24位元的CRC码。接着通道编码电路320对辅助数据A'及误差检测数据 B'进行通道编码，而得到中间数据Z'(步骤S420)。通道编码电路320进行 与传送端同样编码机制的通道编码，例如进行回旋码编码。辅助数据A'为原 始数据A的预测数据，代表辅助数据A'与原始数据A的长度实质上相同， 且辅助数据A'包含原始数据A的全部或部分数据。也就是说，当预测正确时，辅助数据A'的已知位元(即预测的位元)与原始数据A对应的位元相同。因 为辅助数据A'与原始数据A具有实质上相同的长度，所以中间数据Z'的长度 与接收数据的长度亦实质上相同。辅助数据A'中至少有一位元为已知(经 预测)，而其他的位元为未知(未经预测)。当辅助数据A'中的所有位元皆为 已知时，误差检测数据B'及中间数据Z'的所有位元亦皆为已知。当辅助数据 A'中有未知的位元时，误差检测数据B'的所有位元皆为未知，而中间数据Z' 的位元则为部分已知且部分未知。接下来选择电路330根据接收数据及中 间数据Z'产生待解码数据E(步骤S430)。控制信号Prek指示目前输入选 择电路330的中间数据Z'为已知的位元或未知的位元。步骤S430包含子步 骤S435：选择电路330根据控制信号Prek以中间数据Z'的已知位元取代接 收数据
Figure BDA0001745992590000063
的相对应位元以产生待解码数据E。也就是说，经过选择电路330 后，接收数据
Figure BDA0001745992590000064
的部分位元(对应中间数据Z'已知的部分)被中间数据Z'中 相对应的位元取代，而其他位元(对应中间数据Z'未知的部分)则保留原数 值。在一些实施例中，当待解码数据E为软数值(soft value)时，选择电路 330及步骤S435还包含将已知位元转换成极值(extremum)。最后维特比解 码电路340利用维特比解码运算解码待解码数据E以得到目标数据
Figure BDA0001745992590000065
(步骤 S440)。选择电路330可用多工器实作。
因为待解码数据E的部分数据为已知(作为对比，接收数据
Figure BDA0001745992590000066
的全部数 据皆为未知，亦即无法确定接收数据的位元值是否正确)，所以维特比解码 电路340可以更准确地解码出目标数据
Figure BDA0001745992590000068
因此，本发明的回旋码解码器250 的效能可以获得提升，有助于缩短无线通信系统的接收端的解调制和/或解码 时间，以节省无线装置的耗电量。
图5为本发明回旋码解码器的另一实施例的功能方框图。图6为本发明 回旋码解码方法的另一实施例的流程图。回旋码解码器250包含误差检测数 据产生电路310、通道编码电路320、选择电路330以及维特比解码电路510。 图5的误差检测数据产生电路310、通道编码电路320与选择电路330以及 图6的步骤S410～S435已详述于图3及图4的公开内容，故不再赘述。本实 施例的维特比解码电路510参考辅助数据A'对待解码数据E进行维特比解码 运算以得到目标数据
Figure BDA0001745992590000071
(步骤S610)。图3的维特比解码电路340是对维特比 演算法中的所有分支(branch)进行计算和判断，然而图5的维特比解码电 路510是在预知位元的情况下，预先排除确定错误的分支，因此可以得到优 选的效能。
图7为步骤S610的细节流程图。图8为维特比演算法的示意图。图8 以(2,1,2)的回旋码编码的解码为例，但本发明不以此为限。如图8所示， 维特比解码电路510在各阶段(t＝0,1,2,…,k-1,k,k+1,…，k为正整数，t＝0 为初始阶段)处理四个状态(state)：S00、S01、S10、S11。当维特比解码电路 510处理某阶段的目标状态时(例如处理阶段k的状态S01)，会先找出与这 个目标状态连接的两个分支(即进入此目标状态S01的两个分支b0及b1)， 并判断各分支所对应的前置累积度量(previously accumulated metric)mprev是 否为预设值mpreset(步骤S710)。每个分支具有一个目前过程度量(current metric)，目前过程度量的计算方法为本技术领域技术人员所熟知，故不再赘 述。对应分支b0的累积度量(accumulatedmetric)maccum,0及对应分支b1 的累积度量maccum,1可分别由以下的算式(1)及算式(2)得到。
maccum,0＝mprev,0+mcur,0 (1)
maccum,1＝mprev,1+mcur,1 (2)
其中mcur,0及mcur,1分别为对应分支b0及分支b1的目前过程度量， mprev,0及mprev,1分别为对应分支b0及分支b1的前置累积度量。
预设值mpreset与维特比解码电路510如何决定分支(步骤S760)有关。 在步骤S760中，维特比解码电路510选择目标状态的两个分支的其中之一 作为留存路径(survivorpath)，并记录这个分支的来源(例如以一个位元0 或位元1表示)，最后再把累积度量更新成下一阶段的前置累积度量。如果预 设值mpreset为一个极大值(例如+2N-1，N为预设值mpreset的位元数)，则维 特比解码电路510在步骤S760中选取对应累积度量较小的分支；反之，如果预设值mpreset为一个极小值(例如-2N-1)，则维特比解码电路510在步骤 S760中选取对应累积度量较大的分支。
如图8所示，如果mprev,0或mprev,1等于预设值mpreset(即步骤S710为 是)，则代表其对应的分支b0或b1将不会被选取，因此维特比解码电路510 进一步将对应于目标分支(此时目标分支为为目标状态的所有分支b0及b1 的其中一者)的累积度量(即maccum,0或maccum,1)设为预设值mpreset(步骤 S715)，然后决定分支(步骤S760)。若只有一个分支等于上述预设值mpreset， 则维特比解码电路510在步骤S760中将选择另一条分支；若两分支所对应 的累积度量相等，维特比解码电路510在步骤S760中可选择任一分支。
当步骤S710为否，则流程进入步骤S720。步骤S720判断辅助数据A' 的信息位元是否为已知。举例来说，假设辅助数据A'有多个信息位元(A′0, A′1,A′#,…,A′k-1,A′k,A′k+1,…)，分支b0及分支b1是否有可能被选取与 信息位元A′k-1的值息息相关。
当信息位元A′k-1为未知时(步骤S720为否)，维特比解码电路510计算 各分支的目前过程度量(步骤S740)，接着根据算式(1)及算式(2)计算累积度 量(步骤S750)，然后决定分支(步骤S760)。步骤S760结束后，维特比解 码电路510再次执行图7的流程以处理同一阶段的尚未处理的状态，或是进 到下一阶段。
当信息位元A′k-1为已知时(步骤S720为是)，维特比解码电路510判断 目标状态是否为候选状态(步骤S730)。假设图8中的虚线分支对应逻辑值 0且实线分支对应逻辑值1，则当信息位元A′k-1为逻辑值0时，状态S00及S01为候选状态(步骤S730为是，因为目前的目标状态为状态S01)，而且当信 息位元A′k-1为逻辑值1时，状态S10及S11为候选状态(步骤S730为否，因 为目前的目标状态为状态S01)。也就是说，维特比解码电路510可以根据辅 助数据A'的信息位元的值，排除某个阶段中一半的状态。
当目标状态为候选状态时(步骤S730为是)，则维特比解码电路510执 行步骤S740～S760；当目标状态非为候选状态时(步骤S730为否)，则维特 比解码电路510执行步骤S715。更明确地说，当维特比解码电路510确定目 标状态不会被选取(即目标状态非候选状态)，维特比解码电路510将对应于 目标分支(此时目标分支为目标状态的所有分支b0及b1)的累积度量设为 预设值mpreset(步骤S715)，然后在步骤S760中维特比解码电路510可以选 择分支b0或b1作为状态k的目标状态S01的分支。无论维特比解码电路510 在步骤S760中选择分支b0或b1，因为目标状态S01的所有分支的累积度量 已被设为预设值mpreset，所以最终维特比演算法不会选择包含状态S01的留 存路径(亦即此状态S01的两个分支b0及b1皆可视为已被排除)。
在图5～图7的实施例中，维特比解码电路510参考辅助数据A'进行解码。 当辅助数据A'的信息位元为已知时，维特比解码电路510有机会(视目标状 态是否为候选状态而定)依据信息位元直接将目标状态的所有分支的累积度 量设为预设值mpreset(亦即执行步骤S715)以减少计算量(亦即略过步骤 S740～S760)。作为比较，图3的维特比解码电路340对每个状态皆需执行步 骤S740～S760。因为图7的步骤S710、S715、S720及S730是执行简单的判 别或设定值的操作，所以图5的回旋码解码器250的复杂度与图3的回旋码 解码器250相似。相较于图3～图4的实施例，图5～图7的实施例可更加提 升回旋码解码器250的效能，以进一步缩短无线通信系统的接收端的解调制 和/或解码时间。
图9为本发明回旋码解码器的另一实施例的功能方框图。图10为本发明 回旋码解码方法的另一实施例的流程图。回旋码解码器250包含误差检测数 据产生电路310、通道编码电路320、选择电路330、维特比解码电路340、 数据抽取电路910、数据抽取电路915、误差检测数据产生电路920、选择电 路930、维特比解码电路940以及比较电路950。误差检测数据产生电路310、 通道编码电路320、选择电路330及维特比解码电路340分别执行步骤S1010、 S1020、S1030及S1040；所述元件及所述步骤的详细内容已于图3及图4的 实施例中做过说明，故不再赘述。维特比解码电路340产生的中间解码数据
Figure BDA0001745992590000091
包含估测数据
Figure BDA0001745992590000092
及中间误差检测数据
Figure BDA0001745992590000093
中间误差检测数据
Figure BDA0001745992590000094
可以用来验 证估测数据
Figure BDA0001745992590000095
是否为合法的码字。数据抽取电路910及数据抽取电路915分 别从中间解码数据中取出估测数据
Figure BDA0001745992590000097
及中间误差检测数据
Figure BDA0001745992590000098
(步骤S1050)。 因为中间误差检测数据
Figure BDA0001745992590000099
具有预设的长度且添加于估测数据
Figure BDA00017459925900000910
的尾端，所以 数据抽取电路910及数据抽取电路915可以简单地通过分割中间解码数据
Figure BDA00017459925900000911
即可完成步骤S1050。
由于第一待解码数据E中对应于误差检测数据的位元都是未知的位元 (除非辅助数据A'的所有位元皆为已知)，且为连续分布，而维特比架构对 连续的错误有较差的抵抗性，所以与估测数据
Figure BDA0001745992590000101
相比，中间误差检测数据
Figure BDA0001745992590000102
的误码率较高。也就是说，可以利用估测数据
Figure BDA0001745992590000103
的较高的正确性来帮助误差 检测数据的解码。所以接下来误差检测数据产生电路920对估测数据
Figure BDA0001745992590000104
进行 误差检测运算以产生参考误差检测数据
Figure BDA0001745992590000105
(步骤S1060)。误差检测数据产 生电路920的功能与误差检测数据产生电路310相同，故不再赘述。由于参 考误差检测数据
Figure BDA0001745992590000106
是根据估测数据
Figure BDA0001745992590000107
重建(rebuild)所得，所以一般而言参 考误差检测数据的正确率比中间误差检测数据
Figure BDA0001745992590000109
高。参考误差检测数 据
Figure BDA00017459925900001010
与中间误差检测数据
Figure BDA00017459925900001011
具有相同的位元数。
比较电路950比较参考误差检测数据
Figure BDA00017459925900001012
及中间误差检测数据
Figure BDA00017459925900001013
并 且产生控制信号Ctrl。在一个实施例中，控制信号Ctrl的位元数与参考误差 检测数据
Figure BDA00017459925900001014
及中间误差检测数据的位元数相同，而比较电路950可以 将参考误差检测数据
Figure BDA00017459925900001016
及中间误差检测数据相同数值的位元设定成已 知的信息位元(例如将控制信号Ctrl中对应的位元设为逻辑值1)，以及将不 同数值的位元设定成未知的信息位元(例如将控制信号Ctrl中对应的位元设 为逻辑值0)(步骤S1070)。当参考误差检测数据
Figure BDA00017459925900001018
与中间误差检测数据
Figure BDA00017459925900001019
的相异的位元数小于某个阈值时(例如控制信号Ctrl中逻辑值为0的位元数 小于该阈值)，代表维特比解码电路340解码中间误差检测数据
Figure BDA00017459925900001020
时可能因 为噪声而产生了错误，因此接下来选择电路930参考控制信号Ctrl及控制信 号Prek，并根据中间误差检测数据与参考误差检测数据的其中之一、 接收数据
Figure BDA00017459925900001023
及中间数据Z'产生第二待解码数据E'(步骤S1080)。而当参考误 差检测数据
Figure BDA00017459925900001024
与中间误差检测数据
Figure BDA00017459925900001025
的相异的位元数不小于该阈值时 (例如控制信号Ctrl中逻辑值为0的位元数不小于该阈值)，选择电路930 仅根据接收数据
Figure BDA00017459925900001026
及中间数据Z'产生第二待解码数据E'。
在一些实施例中，控制信号Prek、控制信号Ctrl、中间数据Z'及接收数 据
Figure BDA00017459925900001027
具有相同的位元数。控制信号Prek以逻辑值1代表中间数据Z'中对应的 位元为已知，以逻辑值0代表中间数据Z'中对应的位元为未知。控制信号Ctrl 以逻辑值1代表中间误差检测数据
Figure BDA00017459925900001028
及参考误差检测数据
Figure BDA00017459925900001029
中对应的位 元为已知，以逻辑值0代表中间误差检测数据
Figure BDA00017459925900001030
及参考误差检测数据中 对应的位元为未知。更明确地说，根据控制信号Prek及控制信号Ctrl的内容 (例如根据两者的逐位元(bitwise)或运算(OR operation)的结果)，对接收数据
Figure BDA0001745992590000111
中对应误差检测数据的位元而言，选择电路930以中间误差检测数 据
Figure BDA0001745992590000112
及参考误差检测数据
Figure BDA0001745992590000113
的相同位元取代接收数据
Figure BDA0001745992590000114
的相对应位元；对 接收数据
Figure BDA0001745992590000115
中非对应误差检测数据的位元而言，选择电路930以中间数据Z' 的已知位元取代接收数据
Figure BDA0001745992590000116
的相对应位元。最后选择电路930产生第二待解 码数据E'。换句话说，如果控制信号Ctrl和/或控制信号Prek指示接收数据
Figure BDA0001745992590000117
的 部分位元为已知，则选择电路930以已知的数值0或1取代接收数据
Figure BDA0001745992590000118
中的 相对应位元；如果控制信号Ctrl和/或控制信号Prek指示接收数据
Figure BDA0001745992590000119
的部分位 元为未知，则选择电路930选择接收数据的数值。
最后，维特比解码电路940解码第二待解码数据E'以得到目标数据 (步骤S1090)。选择电路930可用多工器实作。请注意，在其他的实施例中 可采用分时的技术，使得图9的回旋码解码器250可以只使用一个误差检测 数据产生电路、一个选择电路及一个维特比解码电路。
因为重建的参考误差检测数据
Figure BDA00017459925900001112
具有较高的正确率，所以图9及图10 的实施例可以利用此特征减少待解码数据中的连续错误位元。因此，维特比 演算法的解码效能可以获得提升，有助于缩短无线通信系统的接收端的解调 制和/或解码时间。
前述的电路(亦即图3、图5及图9的各功能方块)亦可由数字信号处 理器(digitalsignal processor,DSP)实作。在此情况下，数字信号处理器以 多个功能模块来分别实现前述的电路的功能，且数字信号处理器通过执行存 储在存储存储器中的程序码或程序指令以完成所述功能模块的功能。本发明 亦可以是硬件与软/固件的组合。
由于本技术领域技术人员可通过本公开的装置发明的公开内容来了解本 公开的方法发明的实施细节与变化，因此，为避免赘文，在不影响该方法发 明的公开要求及可实施性的前提下，重复的说明在此予以省略。请注意，前 揭图示中，元件的形状、尺寸、比例以及步骤的顺序等仅为示意，是供本技 术领域技术人员了解本发明之用，非用以限制本发明。再者，前揭实施例虽 以窄频物联网为例，然此并非对本发明的限制，本技术领域人士可依本发明 的公开适当地将本发明应用于其它类型的通信系统。
虽然本发明的实施例如上所述，然而所述实施例并非用来限定本发明， 本技术领域技术人员可依据本发明的明示或隐含的内容对本发明的技术特征 施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范围，换言之， 本发明的专利保护范围须视本说明书的权利要求所界定者为准。

Claims (10)

1.一种回旋码解码器，根据一接收数据及一辅助数据进行解码以得到一目标数据，该回旋码解码器包含：
一误差检测数据产生电路，用来对该辅助数据进行误差检测运算以得到一误差检测数据；
一通道编码电路，耦接该误差检测数据产生电路，用来对该辅助数据及该误差检测数据进行通道编码以得到一中间数据；
一选择电路，耦接该通道编码电路，用来根据该接收数据及该中间数据产生一待解码数据；以及
一维特比解码电路，耦接该选择电路，用来解码该待解码数据以得到该目标数据。
2.如权利要求1所述的回旋码解码器，其中该中间数据的长度与该接收数据的长度相同。
3.如权利要求1所述的回旋码解码器，其中该中间数据包含多个已知位元，该选择电路是以所述已知位元取代该接收数据的相对应位元以产生该待解码数据。
4.如权利要求1所述的回旋码解码器，其中该误差检测数据是一第一误差检测数据，该接收数据是一原始数据及一第二误差检测数据经过回旋编码的数据，该第二误差检测数据用于检验该原始数据的正确性，该辅助数据的多个已知位元与该原始数据的对应的位元相同。
5.一种回旋码解码方法，根据一接收数据及一辅助数据进行解码以得到一目标数据，该回旋码解码方法包含：
对该辅助数据进行误差检测运算以得到一误差检测数据；
对该辅助数据及该误差检测数据进行通道编码以得到一中间数据；
根据该接收数据及该中间数据产生一待解码数据；以及
以维特比解码运算解码该待解码数据以得到该目标数据。
6.如权利要求5所述的回旋码解码方法，其中该以维特比解码运算解码该待解码数据以得到该目标数据的步骤是参考该辅助数据。
7.一种回旋码解码器，根据一接收数据及一辅助数据进行解码以得到一目标数据，该回旋码解码器包含：
一误差检测数据产生电路，用来对该辅助数据进行误差检测运算以得到一误差检测数据；
一通道编码电路，耦接该误差检测数据产生电路，用来对该辅助数据及该误差检测数据进行通道编码以得到一中间数据；
一选择电路，耦接该通道编码电路，用来根据该接收数据及该中间数据产生一待解码数据；以及
一维特比解码电路，耦接该选择电路，用来参考该辅助数据解码该待解码数据以得到该目标数据。
8.如权利要求7所述的回旋码解码器，其中该维特比解码电路处理多个状态，所述状态的一目标状态包含一第一分支及一第二分支，该维特比解码电路执行以下操作：
根据该辅助数据中对应该目标状态的一信息位元是否为已知决定计算该第一分支的一第一过程度量及该第二分支的一第二过程度量或是不计算该第一过程度量及该第二过程度量而选取该第一分支及该第二分支的其中之一作为维特比演算法的一留存路径。
9.如权利要求8所述的回旋码解码器，其中该维特比解码电路还执行以下操作：
当该信息位元为已知时，根据该信息位元判断该目标状态是否为一候选状态；
当该目标状态为该候选状态时，计算该第一分支的该第一过程度量及该第二分支的该第二过程度量；以及
当该目标状态非为该候选状态时，不计算该第一过程度量及该第二过程度量而选取该第一分支及该第二分支的其中之一作为该留存路径。
10.如权利要求9所述的回旋码解码器，其中该维特比解码电路还执行以下操作：
当该目标状态非为该候选状态时，将对应该第一分支的维特比演算法的一第一累积度量及对应该第二分支的维特比演算法的一第二累积度量设为一预设值，使维特比演算法不选择该留存路径。
CN201810842875.4A 2018-07-27 2018-07-27 回旋码解码器及回旋码解码方法 Active CN110768747B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810842875.4A CN110768747B (zh) 2018-07-27 2018-07-27 回旋码解码器及回旋码解码方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810842875.4A CN110768747B (zh) 2018-07-27 2018-07-27 回旋码解码器及回旋码解码方法

Publications (2)

Publication Number Publication Date
CN110768747A true CN110768747A (zh) 2020-02-07
CN110768747B CN110768747B (zh) 2022-05-10

Family

ID=69327777

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810842875.4A Active CN110768747B (zh) 2018-07-27 2018-07-27 回旋码解码器及回旋码解码方法

Country Status (1)

Country Link
CN (1) CN110768747B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1643859A (zh) * 2002-03-27 2005-07-20 三星电子株式会社 移动通信系统中接收分组数据控制信道的装置和方法
US20070201586A1 (en) * 2004-07-21 2007-08-30 Freescale Semiconductor, Inc. Multi-rate viterbi decoder
CN103117753A (zh) * 2011-11-16 2013-05-22 开曼晨星半导体公司 去尾回旋码的解码器及解码方法
US20130294550A1 (en) * 2012-05-04 2013-11-07 Qualcomm Incorporated Decoders and methods for decoding convolutional coded data
TW201404049A (zh) * 2012-05-04 2014-01-16 Qualcomm Inc 用於在對經迴旋編碼的資料進行解碼時獲得和使用先驗資訊的設備和方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1643859A (zh) * 2002-03-27 2005-07-20 三星电子株式会社 移动通信系统中接收分组数据控制信道的装置和方法
US20070201586A1 (en) * 2004-07-21 2007-08-30 Freescale Semiconductor, Inc. Multi-rate viterbi decoder
CN103117753A (zh) * 2011-11-16 2013-05-22 开曼晨星半导体公司 去尾回旋码的解码器及解码方法
US20130294550A1 (en) * 2012-05-04 2013-11-07 Qualcomm Incorporated Decoders and methods for decoding convolutional coded data
TW201404049A (zh) * 2012-05-04 2014-01-16 Qualcomm Inc 用於在對經迴旋編碼的資料進行解碼時獲得和使用先驗資訊的設備和方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
FAZELI: ""Viterbi-Aided Successive-Cancellation Decoding of Polar Codes"", 《IEEE GLOBAL COMMUNICATION CONFERENCE》 *
庞磊: ""无线通信中卷积码和RS码应用的研究"", 《全国优秀硕士学位论文全文数据库》 *

Also Published As

Publication number Publication date
CN110768747B (zh) 2022-05-10

Similar Documents

Publication Publication Date Title
RU2677589C2 (ru) Способ и устройство генерирования гибридного полярного кода
KR101551261B1 (ko) 전송된 메시지들에 대한 다중 가설들을 사용한 디코딩 방식
KR20010005541A (ko) 다중 레이트 신호를 위한 ｃｒｃ 외부 코드로 리스트 출력 비터비 복호화 시스템
US7924950B2 (en) Method and apparatus of decoding encoded data frame having dummy bit sequences included therein
US7716554B2 (en) System and method for blind transport format detection with cyclic redundancy check
CN110768748B (zh) 回旋码解码器及回旋码解码方法
WO2021188513A1 (en) List decoding of polarization-adjusted convolutional codes
US8843811B2 (en) Apparatus and method for decoding in communication system
KR20180010849A (ko) 경로 메트릭 값 기반의 디코딩 프로세스 제어 방법, 연산 장치 및 모바일 장치
US10826541B2 (en) Convolutional code decoder and convolutional code decoding method
US10720944B2 (en) Convolutional code decoder and convolutional code decoding method
US20070153693A1 (en) Transport format detecting apparatus and method
RU2214679C2 (ru) Способ квантования для итеративного декодера в системе связи
JP2002517131A (ja) 適応型チャンネルエンコーダ及びデコーダを備える伝送システム
US6452984B1 (en) Metric biasing for maximum likelihood sequence estimators
CN110768747B (zh) 回旋码解码器及回旋码解码方法
CN110912648B (zh) 物理广播信道pbch检测方法、用户设备及可读存储介质
WO2017041950A1 (en) Viterbi decoding with use of a-priori known bits in lte communications
KR102338852B1 (ko) 무선 통신 시스템에서 신호를 복호하기 위한 장치 및 방법
CN114499548B (zh) 一种译码方法、装置及存储介质
TWI760898B (zh) 資料解碼電路及方法
CN114448448B (zh) 一种基于ca-scl的极化码编译码方法
CN110460339B (zh) 卷积码译码的检测方法、装置、存储介质及电子设备
JP2001339466A (ja) 可変レート符号受信装置
KR100811376B1 (ko) 통신시스템에서의 부호화 및 복호화 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant