CN101425869B - 一种译码方法及装置 - Google Patents

Abstract

本发明实施例公开了一种译码方法及装置，该译码方法包括：根据接收的译码数据获得最大似然路径；沿着最大似然路径回溯，输出最大似然序列，对最大似然序列进行校验，判断最大似然序列是否通过校验，如果是，将该最大似然序列作为译码输出序列输出，否则，沿着最大似然路径选择回溯节点；沿着回溯节点回溯，输出试探序列，对试探序列进行校验，将通过校验的试探序列作为译码输出序列输出，或在所有试探序列没有通过校验时，将最大似然序列作为译码输出序列输出。本发明实施例通过输出多组译码序列，分别对每一组译码序列进行校验，选择一组通过校验码校验的序列作为该组译码数据的译码输出序列输出，降低了译码的误块率，提高了通信系统的性能。

Description

一种译码方法及装置

技术领域

本发明涉及通信技术领域，具体地说，涉及一种译码方法及装置。

背景技术

在GSM等数字无线通信系统的信道编码中，卷积码和CRC(CyclicRedundancy Check，循环冗余校验)码级联编码是一种广泛应用的信道编码方法。典型的卷积码和CRC码级联编码方法，如图1所示。其中，a_i，i＝1，2，...，M是M个原始信息比特；b_j，j＝1，2，...，N是N个经过CRC编码后的序列；c_jm，j＝1，2，...，N，m＝1，2，...，P是经过卷积码编码的码字，1/P称为编码效率；r_jm，j＝1，2，...，N，m＝1，2，...，P是经过信道之后的译码器接收序列；d_j，j＝1，2，...，N是卷积码译码器输出的最大似然译码序列；e_i，i＝1，2，...，M是CRC译码输出的信息比特；信道泛指包含有调制解调的广义信道。图中的卷积码译码通常采用Viterbi(维特比)译码器，Viterbi译码器接收一组序列，输出一组最大似然译码序列，再经过CRC译码。如果CRC译码校验通过，认为译码成功，否则，认为译码失败。

下面介绍一下卷积码的编码原理。卷积码是将发送的信息序列通过一个线性的有限的移位寄存器组而产生的码。如图2所示，由K组移位寄存器和n个线性的代数函数生成器组成，其中，每组移位寄存器有k个移位寄存器。首先，设置寄存器的初始状态，一般设置为零状态。当二进制数据移位输入到卷积码编码器，二进制数据沿着移位寄存器每次移动k比特位。每一个k比特长的输入序列对应一个n比特长的输出序列，其编码效率为R＝k/n。

图3为卷积码编码器的结构示意图，其中，u_k表示送入卷积码编码器的信息比特，v1_kv2_k表示卷积码编码器输出的信息比特。图3所示的卷积码编码器由2组移位寄存器和2个线性的代数函数生成器组成，其中，每组移位寄存器有1个移位寄存器，即，K＝2，k＝1，n＝2。如图4所示，为卷积码编码的另一种表示方式，即网格图表示法。图中的状态指m个移位寄存器的内容，定义为从左至右排列的移位寄存器的二进制序列，其中，最左边的移位寄存器内容表示二进制的高位。图中虚线表示输入1，实线表示输入0，折线上的符号u_k/v1_kv2_k表示当前状态转移对应的编码输入为u_k，编码输出为v1_kv2_k。例如卷积码译码器在时刻t₀从初始状态a＝00开始，对于输入数据1011100，编码输出11 10 00 0110 01 11，则在网格图中形成了一个对应的路径，如图5中粗线条路径所示。

下面介绍Viterbi译码器的译码原理。Viterbi译码器计算接收码字与每个可能的发射码字之间的欧式距离，然后选择与接收码字距离最近的码字作为译码输出。这需要从上面介绍的卷积码编码网格图中选择一条最大似然路径，以保证该路径的累积度量最大。

假设有两条路径，分别对应信息序列000和100，这两条路径都是从t0时刻状态a出发经过3次状态转移后，在t3时刻又回到状态a。设三个时刻的编码序列为{c_jm，j＝1，2，3；m＝1，2}，其中，c_jm表示第j个支路的第m个比特；相应地，Viterbi译码器对应的接收信号表示为{r_jm，j＝1，2，3；m＝1，2}。采用软判决译码，则接收信号表示为 $r_{\mathrm{jm}}=\sqrt{{\mathrm{\ϵ}}_c}({2c}_{\mathrm{jm}}-1)+n_{\mathrm{jm}},$ 其中n_jm表示加性高斯白噪声；ε_c表示发射码字中每个比特能量。定义第i条路径的第j个支路的度量为：在发射{c_jm ⁽ⁱ⁾，j＝1，2，3；m＝1，2}的条件下，接收序列的各个比特{r_jm，m＝1，2}的联合概率，可以表示为 ${\mathrm{\μ}}_j^{\left(i\right)}=\log P\left(Y_j\right|C_j^{\left(i\right)}),j=\mathrm{1,2,3},...;$ 则总共由B条支路相连构成的第i条路径的累积度量可以定义为 ${\mathrm{PM}}^{\left(i\right)}=\underset{j=1}{\overset{B}{\mathrm{\Σ}}}{\mathrm{\μ}}_j^{\left(i\right)}.$

Viterbi译码器采用Viterbi算法，Viterbi算法较早舍弃不可能的路径。首先，由网格图可知，每一状态的的每个时刻对应一个节点，在每一时刻都有两条路径到达同一节点，Viterbi译码器分别计算两条路径的支路度量，并由支路度量相加得到累积度量，比较这两条路径的累积度量，选择累积度量较大的一条路径作为幸存路径保留，舍弃另外一条路径，一般称舍弃的这条路径为竞争路径。Viterbi译码器对每个时刻的每个状态都选择累积度量较大的一条路径作为幸存路径保留，舍弃竞争路径，直至最后选择出从起始时刻到终止时刻的唯一一条幸存路径作为最大似然路径。然后，Viterbi译码器沿着这条最大似然路径从终止时刻向起始时刻回溯，根据回溯路径对应给出最大似然译码输出序列。这种传统的Viterbi译码器对于同一组接收序列只输出一组译码序列，BLER(Block Error Rate，误块率)较高，通信系统的性能较差。

现有技术还有一种译码方法，该方法先找到最大似然序列，如果该最大似然序列不满足CRC约束，则给出从该最大似然序列中选择的M个估计位序列。选择的标准是，从选择具有最大度量值的网格节点开始，新的节点产生一个新的分支序列，然后对这个新的分支序列进行CRC译码；搜索过程可以在新的分支上继续进行，直到超出k序列集的极限，或者从所有余下的节点开始的搜索全部完成，最后生成一个位序列集。该方法采用了冗余译码序列参与校验的方式，但是从选择有最大度量值的网格节点开始搜索，该方法实现的通信系统的性能也不理想。

发明内容

本发明实施例所要解决的技术问题在于，提供一种译码方法及装置，降低译码误块率，提高通信系统的性能。

本发明实施例是这样实现的：一种译码方法，包括：

接收一组译码数据；

根据所述译码数据获得最大似然路径；

沿着所述最大似然路径回溯，输出最大似然序列，对该最大似然序列进行校验，判断该最大似然序列是否通过校验，如果是，将该最大似然序列作为译码输出序列输出，否则，沿着所述最大似然路径选择回溯节点；

沿着所述回溯节点回溯，输出试探序列，对所述试探序列进行校验，将通过校验的试探序列作为译码输出序列输出，或在所有试探序列没有通过校验时，将最大似然序列作为译码输出序列输出。

一种译码装置，包括：

接收模块，用于接收一组译码数据；

最大似然序列模块，用于根据所述译码数据获得最大似然路径，并沿着所述最大似然路径回溯，输出最大似然序列，对该最大似然序列进行校验，判断该最大似然序列是否通过校验，如果是，将该最大似然序列作为译码输出序列输出；

节点选择模块，用于在所述最大似然序列没有通过校验时，沿着最大似然路径选择回溯节点；

译码子模块，用于沿着所述回溯节点回溯，输出试探序列，对所述试探序列进行校验，将通过校验的试探序列作为译码输出序列输出，或在所有试探序列没有通过校验时，将最大似然序列作为译码输出序列输出。

本发明实施例通过输出多组译码序列，分别对每一组译码序列进行校验，选择一组通过校验码校验的序列作为该组译码数据的译码输出序列输出，降低了译码的误块率，提高了通信系统的性能。

附图说明

图1为现有技术中典型的卷积码和CRC码级联编码的信道编码示意图；

图2为现有技术中的卷积码的编码原理示意图；

图3为现有技术中的一种卷积码编码器的结构示意图；

图4为现有技术中的一种卷积码编码器的网格图；

图5为采用图4所示的卷积码编码器进行编码的网格图；

图6为本发明实施例的方法流程图；

图7为本发明实施例t(5)时刻的回溯路径示意图；

图8为本发明实施例的装置示意图；

图9为本发明实施例中AFS10.2业务在不同试探序列个数下的BLER对比图。

具体实施方式

下面结合附图说明本发明实施例的技术方案。

本发明实施例提供的一种译码方法的一种实施方式，如图6所示，包括：

步骤601、接收一组译码数据；

步骤602、输出多组译码序列，分别对每一组译码序列进行校验，选择一组通过校验码校验的序列作为该组译码数据的译码输出序列输出；具体可以采用CRC校验码或者其他具有自校验功能的校验码进行校验。

其中，步骤602可以包括：

步骤6021、根据所述译码数据获得最大似然路径，沿着该最大似然路径回溯，输出最大似然序列，对该最大似然序列进行校验，判断该最大似然序列是否通过校验，如果是，将该最大似然序列作为译码输出序列输出，否则，执行步骤6022。

分别计算两条路径的支路度量，并由支路度量相加得到累积度量，比较这两条路径的累积度量，对每个时刻的每个状态都选择累积度量较大的一条路径作为幸存路径保留，舍弃竞争路径，直至最后选择出从起始时刻到终止时刻的唯一一条幸存路径作为最大似然路径，然后沿着最大似然路径回溯，输出最大似然序列。

步骤6022、沿着最大似然路径选择回溯节点。

所述沿着最大似然路径选择回溯节点可以为：沿着所述最大似然路径选择M-1个回溯节点，所述M小于等于最大似然路径的总节点数目N。沿着最大似然路径选择M-1个回溯节点可以采取以下方式：设译码过程共经过N个时刻的状态转移，即具有N个节点；计算每个状态节点的幸存路径和竞争路径的累积度量之差的绝对值并存储，可以记为MetricDiff；然后，沿着最大似然路径的N个节点，查找M-1个MetricDiff值最小的节点作为回溯节点，M小于或等于N，可以按照MetricDiff值从小到大的顺序将这些回溯节点排列，也可以标记为S(1)-S(M-1)。

步骤6023、沿着回溯节点回溯，输出试探序列，对试探序列进行校验，将通过校验的试探序列作为译码输出序列输出，或在所有试探序列没有通过校验时，将最大似然序列作为译码输出序列输出。

其中步骤6023可以包括：

步骤60231、沿着第一个回溯节点回溯，输出一组试探序列。

沿着最大似然路径回溯，当回溯经过S(1)节点时，改为沿着竞争路径回溯，除S(1)节点之外的其他节点继续沿着幸存路径回溯，输出第一组试探序列。例如，如图7所示，t(5)时刻的d节点到t(4)时刻的b节点是t(5)时刻的竞争路径，在t(5)时刻的d节点是一个回溯的节点，则在t(5)时刻的d节点沿着竞争路径回溯，在t(5)时刻以外的其他时刻，d节点还是沿着幸存路径回溯。

步骤60232、对当前一组试探序列进行校验。

步骤60233、判断当前一组试探序列是否通过校验，如果是，执行步骤60234，否则执行步骤60235。

步骤60234、译码成功，选择当前一组试探序列作为译码输出序列输出。

步骤60235、判断当前一组试探序列是否是第M-1组试探序列，如果是，译码失败，将最大似然序列作为译码输出序列输出，否则沿着下一个回溯节点回溯，输出下一组试探序列，返回执行步骤60232。

其中，输出下一组试探序列的方式与输出第一组试探序列的方式类似：沿着最大似然路径回溯，当回溯经过下一个回溯节点时，改为沿着竞争路径回溯，除当前该回溯节点之外的其他节点继续沿着幸存路径回溯，输出下一组试探序列。

本发明实施例还提供了一种译码装置，如图8所示，包括：

接收模块81，用于接收一组译码数据。

译码模块82，用于输出多组译码序列，分别对每一组译码序列进行校验，选择一组通过校验码校验的序列作为该组译码数据的译码输出序列输出；具体可以采用CRC校验码或者其他具有自校验功能的校验码进行校验。

其中，所述译码模块82可以包括：

最大似然序列模块821，用于根据所述译码数据获得最大似然路径，并沿着该最大似然路径回溯，输出最大似然序列，对该最大似然序列进行校验，判断该最大似然序列是否通过校验，如果是，将该最大似然序列作为译码输出序列输出，否则，通知节点选择模块822选择回溯节点。分别计算两条路径的支路度量，并由支路度量相加得到累积度量，比较这两条路径的累积度量，对每个时刻的每个状态都选择累积度量较大的一条路径作为幸存路径保留，舍弃竞争路径，直至最后选择出从起始时刻到终止时刻的唯一一条幸存路径作为最大似然路径，然后沿着最大似然路径回溯，输出最大似然序列。所述最大似然序列模块821可以包括：最大似然序列输出模块，用于沿着最大似然路径回溯，输出最大似然序列；最大似然序列校验模块，用于对该最大似然序列进行校验；最大似然序列判断模块，用于判断该最大似然序列是否通过校验，在通过校验时，通知译码输出子模块，在校验不通过时，通知节点选择模块822；译码输出子模块，用于在该最大似然序列通过校验时，将该最大似然序列作为译码输出序列输出。

节点选择模块822，用于在所述最大似然序列没有通过校验时，沿着最大似然路径选择回溯节点。所述节点选择模块可以为回溯节点确定模块，用于沿着所述最大似然路径选择M-1个回溯节点，所述M小于等于最大似然路径的总节点数目N。所述回溯节点确定模块可以包括：计算模块，用于计算每个状态节点的幸存路径和竞争路径的累积度量之差的绝对值并存储，可以记为MetricDiff；查找模块，用于沿着最大似然路径的N个节点，查找M-1个MetricDiff值最小的节点作为回溯节点，M小于或等于N，可以按照MetricDiff值从小到大的顺序将这些回溯节点排列，或可以标记为S(1)-S(M-1)。

译码子模块823，用于沿着该回溯节点回溯，输出试探序列，对试探序列进行校验，将通过校验的试探序列作为译码输出序列输出，或在所有试探序列没有通过校验时，将最大似然序列作为译码输出序列输出。

所述译码子模块823可以包括：

第一回溯模块8231，用于沿着第一个回溯节点回溯，输出一组试探序列。所述第一回溯模块8231可以为第一回溯子模块，用于沿着最大似然路径回溯，当回溯经过第一个回溯节点时，改为沿着竞争路径回溯，除第一个回溯节点之外的其他节点继续沿着幸存路径回溯，输出第一组试探序列。

校验模块8232，用于对当前一组试探序列进行校验。

第一判断模块8233，用于判断当前一组试探序列是否通过校验。

第一译码输出模块8234，用于在当前一组试探序列通过校验时，选择当前一组试探序列作为译码输出序列输出。

第二判断模块8235，用于在当前一组试探序列没有通过校验时，判断当前一组试探序列是否是第M-1组试探序列。

第二译码输出模块8236，用于在当前一组试探序列是第M-1组试探序列时，将最大似然序列作为译码输出序列输出。

第二回溯模块8237，用于在当前一组试探序列不是第M-1组试探序列时，沿着下一个回溯节点回溯，输出下一组试探序列。所述第二回溯模块可以为第二回溯子模块，用于沿着最大似然路径回溯，当回溯经过下一个回溯节点时，改为沿着竞争路径回溯，除当前该回溯节点之外的其他节点继续沿着幸存路径回溯，输出下一组试探序列。

其中，所述第一回溯模块和第二回溯模块可以为同一个模块或同一模块中的两个单元，用于沿着节点回溯，输出试探序列。同样，所述第一回溯子模块和第二回溯子模块可以为同一个模块或同一模块中的两个单元，用于沿着最大似然路径回溯，当回溯经过当前节点时，改为沿着竞争路径回溯，除当前该节点之外的其他节点继续沿着幸存路径回溯，输出下一组试探序列。

其中，所述第一译码输出模块、第二译码输出模块和译码输出子模块可以为同一个模块或同一模块中的三个单元，用于输出译码输出序列。

其中，所述最大似然序列校验模块和校验模块8232可以为同一个模块或同一模块中的两个单元，用于对序列进行校验。

如图9所示，以GSM的AFS10.2业务的编译码为例，采用BPSK调制，AWGN信道仿真，得到不同M值的BLER和SNR曲线。纵轴代表BLER值，横轴代表以dB为单位的SNR值。图中的M值代表试探序列的个数。M＝1时，对应传统的Viterbi译码器。由图中可见M等于8时，有近1dB的增益，可以明显地提高系统译码性能。当然本发明实施例不仅可以应用于GSM系统，同样适用于WCDMA等其他通信系统中各种卷积码与具有自校验功能的校验码级联编译码的情况，其中卷积码包括非递归卷积码、递归卷积码、咬尾卷积码等。

本发明实施例通过输出多组译码序列，分别对每一组译码序列进行校验，选择一组通过校验码校验的序列作为该组译码数据的译码输出序列输出，降低了译码的误块率，提高了通信系统的性能。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (8)

1.一种译码方法，其特征在于，包括：

接收一组译码数据；

根据所述译码数据获得最大似然路径；

沿着所述最大似然路径回溯，输出最大似然序列，对该最大似然序列进行校验，判断该最大似然序列是否通过校验，如果是，将该最大似然序列作为译码输出序列输出，否则，沿着所述最大似然路径选择M-1个回溯节点，所述M小于等于最大似然路径的总节点数目N；

沿着所述回溯节点回溯，输出试探序列，对所述试探序列进行校验，将通过校验的试探序列作为译码输出序列输出，或在所有试探序列没有通过校验时，将最大似然序列作为译码输出序列输出。

2.根据权利要求1所述的方法，其特征在于，所述沿着所述最大似然路径选择M-1个回溯节点的步骤，包括：

计算每个状态节点的幸存路径和竞争路径的累积度量之差的绝对值；

沿着最大似然路径的N个节点，查找M-1个幸存路径和竞争路径的累积度量之差的绝对值最小的节点作为回溯节点，并按照所述绝对值从小到大的顺序排列这些回溯节点。

3.根据权利要求1所述的方法，其特征在于，所述沿着所述回溯节点回溯，输出试探序列，对所述试探序列进行校验，将通过校验的试探序列作为译码输出序列输出，或在所有试探序列没有通过校验时，将最大似然序列作为译码输出序列输出的步骤，包括：

沿着第一个回溯节点回溯，输出一组试探序列；

对当前一组试探序列进行校验；

判断当前一组试探序列是否通过校验，如果是，选择当前一组试探序列作为译码输出序列输出；否则判断当前一组试探序列是否是第M-1组试探序列；

在当前一组试探序列是第M-1组试探序列时，将最大似然序列作为译码输 出序列输出；

在当前一组试探序列不是第M-1组试探序列时，沿着下一个回溯节点回溯，输出下一组试探序列，返回执行对当前一组试探序列进行校验的步骤。

4.根据权利要求3所述的方法，其特征在于，所述沿着第一个回溯节点回溯，输出一组试探序列的步骤，包括：

沿着最大似然路径回溯，当回溯经过第一个回溯节点时，改为沿着竞争路径回溯，除第一个回溯节点之外的其他节点继续沿着幸存路径回溯，输出第一组试探序列；

所述沿着下一个回溯节点回溯，输出下一组试探序列的步骤，包括：沿着最大似然路径回溯，当回溯经过下一个回溯节点时，改为沿着竞争路径回溯，除当前该回溯节点之外的其他节点继续沿着幸存路径回溯，输出下一组试探序列。

5.一种译码装置，其特征在于，包括：

接收模块，用于接收一组译码数据；

最大似然序列模块，用于根据所述译码数据获得最大似然路径，并沿着所述最大似然路径回溯，输出最大似然序列，对该最大似然序列进行校验，判断该最大似然序列是否通过校验，如果是，将该最大似然序列作为译码输出序列输出；

节点选择模块，用于在所述最大似然序列没有通过校验时，沿着所述最大似然路径选择M-1个回溯节点，所述M小于等于最大似然路径的总节点数目N；

译码子模块，用于沿着所述回溯节点回溯，输出试探序列，对所述试探序列进行校验，将通过校验的试探序列作为译码输出序列输出，或在所有试探序列没有通过校验时，将最大似然序列作为译码输出序列输出。

6.根据权利要求5所述的装置，其特征在于，所述节点选择模块包括：

计算模块，用于计算每个状态节点的幸存路径和竞争路径的累积度量之差的绝对值； 

查找模块，用于沿着最大似然路径的N个节点，查找M-1个幸存路径和竞争路径的累积度量之差的绝对值最小的节点作为回溯节点，并按照所述绝对值从小到大的顺序排列这些回溯节点。

7.根据权利要求5所述的装置，其特征在于，所述译码子模块包括：

第一回溯模块，用于沿着第一个回溯节点回溯，输出一组试探序列；

校验模块，用于对当前一组试探序列进行校验；

第一判断模块，用于判断当前一组试探序列是否通过校验；

第一译码输出模块，用于在当前一组试探序列通过校验时，选择当前一组试探序列作为译码输出序列输出；

第二判断模块，用于在当前一组试探序列没有通过校验时，判断当前一组试探序列是否是第M-1组试探序列；

第二译码输出模块，用于在当前一组试探序列是第M-1组试探序列时，将最大似然序列作为译码输出序列输出；

第二回溯模块，用于在当前一组试探序列不是第M-1组试探序列时，沿着下一个回溯节点回溯，输出下一组试探序列给校验模块。

8.根据权利要求7所述的装置，其特征在于，所述第一回溯模块为第一回溯子模块，用于沿着最大似然路径回溯，当回溯经过第一个回溯节点时，改为沿着竞争路径回溯，除第一个回溯节点之外的其他节点继续沿着幸存路径回溯，输出第一组试探序列；

所述第二回溯模块为第二回溯子模块，用于沿着最大似然路径回溯，当回溯经过下一个回溯节点时，改为沿着竞争路径回溯，除当前该回溯节点之外的其他节点继续沿着幸存路径回溯，输出下一组试探序列。 

Images