CN110771046B - 分布式crc极化码 - Google Patents

分布式crc极化码 Download PDF

Info

Publication number
CN110771046B
CN110771046B CN201780092334.8A CN201780092334A CN110771046B CN 110771046 B CN110771046 B CN 110771046B CN 201780092334 A CN201780092334 A CN 201780092334A CN 110771046 B CN110771046 B CN 110771046B
Authority
CN
China
Prior art keywords
crc
sequence
cyclic redundancy
redundancy check
control information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780092334.8A
Other languages
English (en)
Other versions
CN110771046A (zh
Inventor
K·S·贾亚思格赫
陈宇
杜冬阳
陈捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Shanghai Bell Co Ltd
Nokia Technologies Oy
Original Assignee
Nokia Shanghai Bell Co Ltd
Nokia Technologies Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Shanghai Bell Co Ltd, Nokia Technologies Oy filed Critical Nokia Shanghai Bell Co Ltd
Publication of CN110771046A publication Critical patent/CN110771046A/zh
Application granted granted Critical
Publication of CN110771046B publication Critical patent/CN110771046B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/093—CRC update after modification of the information word
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Absorbent Articles And Supports Therefor (AREA)
  • Iron Core Of Rotating Electric Machines (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)

Abstract

一种方法，包括：确定循环冗余校验(CRC)生成器序列，该CRC生成器序列定义在控制信息值序列与循环冗余校验(CRC)序列值之间的一对一映射；以及确定组合序列，该组合序列通过在控制信息值序列内分布循环冗余校验(CRC)值序列而被形成，其中在控制信息值序列内分布循环冗余校验(CRC)值序列基于的是循环冗余校验(CRC)生成器序列的所选择部分。

Description

分布式CRC极化码
背景技术
选择极性码以用于5G eMBB(增强型移动宽带)控制信道，也可能用于mMTC(大型机器类通信)，因为与其他候选编码方案相比，它具有优势。例如，它保证了较低的复杂性，同时实现了接近性能的容量水平。
已经提出了被提供有J个CRC比特的CRC构造机制，该J个CRC比特可以被用于错误检测，并且还可以用于辅助解码以及潜在地用于提前终止。J在下行链路(DL)和上行链路(UL)通信路径中可能不同。此外，J可以取决于UL中的有效载荷大小(不排除0)。此外，已经提出，为了辅助极化解码，可以另外采用J'个比特，其中0＜＝J’＜＝Jmax，以Jmax为目标，例如，在8的范围内(不排除其他值)。这种机制并不排除使用J个比特以用于辅助解码，并且任何极化编码冻结比特被视为在J'个比特之中。
以下是示例：
J比特的CRC+J'比特的CRC+基本极化；
J比特的CRC+J'比特的分布式CRC+基本极化；
(J+J')比特的CRC+基本极化。
在上文提到的建议中，存在用于错误检测的J个CRC比特和J'个(附加)比特，它们可以是被用于纠错目的的CRC、奇偶校验或哈希比特。可以将J'个纠错比特放在非冻结或冻结比特的位置，这样只要在信息比特和相关联的CRC/奇偶校验或哈希比特是可用的时，发生树修剪。在诺基亚，阿尔卡特朗讯上海贝尔于2017年2月在希腊雅典的3GPP TSG RAN WG1会议#88中发表的R1-1703497“Details of CRC distribution of Polar design”中，提出了一种通过分配信息和CRC比特来进行树修剪的分布式方法，这种方式允许CRC校验比通常的发生早得多地发生。这允许解码提前终止。
通常，提早终止是有用的，因为它减少了盲解码的能耗并且减少了恢复的延时。
先前已经提出，可以确定CRC生成器矩阵，其中，通过行和列交换，可以获得上三角形矩阵。然而，这种方法需要应用高斯消除方法以将CRC生成器矩阵转换为上三角形矩阵。由于生成器矩阵取决于信息块大小，因此接收器和发射器每次必须针对每个信息块执行这些操作，导致计算复杂性开销可能不大。在一些情况下，需要以更简单的方式生成CRC矩阵，但是关于CRC分布维持类似的性能水平。
发明内容
在此，提供了一种方法，包括：确定循环冗余校验(CRC)生成器序列，该循环冗余校验(CRC)生成器序列定义在控制信息值序列与循环冗余校验(CRC)序列值之间的一对一映射；确定组合序列，该组合序列通过在控制信息值序列内分布循环冗余校验(CRC)值序列而被形成，其中在控制信息值序列内分布循环冗余校验(CRC)值序列基于的是循环冗余校验(CRC)生成器序列的所选择部分。
确定定义在控制信息值与循环冗余校验(CRC)序列值之间的一对一映射的循环冗余校验(CRC)生成器序列可以包括：确定基于将被编码的最大控制信息块大小的长度的循环冗余校验(CRC)生成器序列。
确定基于将被编码的最大控制信息块大小的长度的循环冗余校验(CRC)生成器序列可以包括：基于将被编码的最大控制信息块大小来生成唯一的交织/分布模式，其中唯一的交织/分布模式包括空白索引，该空白索引被配置为支持确定针对较小的块大小的分布模式。
确定基于将被编码的最大控制信息块大小的长度的循环冗余校验(CRC)生成器序列可以包括：通过以底部到顶部的行顺序从生成器矩阵选择行来生成唯一的交织/分布模式。
确定组合序列可以包括：基于所确定的循环冗余校验传输顺序来选择循环冗余校验(CRC)生成器序列的该部分。
确定组合序列可以还包括：通过以下操作生成组合序列部分：基于值在循环冗余校验(CRC)生成器序列的所选择部分内的位置来从控制信息值序列选择控制信息值；基于所选择的控制信息值来生成循环冗余校验(CRC)值；以及组合所选择的控制信息值和所生成的第一循环冗余校验(CRC)值以生成组合序列部分。
该方法可以还包括：将循环冗余校验(CRC)生成器序列的任何另外部分的元素修改为零值，其中循环冗余校验(CRC)生成器序列的所选择部分的相关联元素具有一个值。
确定组合序列可以还包括：通过以下操作生成另外的组合序列部分：基于CRC传输顺序序列来选择循环冗余校验(CRC)生成器序列的另外部分；基于值在循环冗余校验(CRC)生成器序列的所选择的另外部分内的位置，来从控制信息值序列选择控制信息值；针对其他组合序列部分中的每个组合序列部分，基于在循环的另外部分中标识的控制信息值来生成循环冗余校验(CRC)值；以及针对另外组合序列部分中的每个组合序列部分，组合所选择的控制信息值和所生成的循环冗余校验(CRC)值以生成其他组合序列部分。
确定组合序列可以包括：基于循环冗余校验(CRC)生成器序列的所选择部分来仅确定组合序列的一部分。
确定循环冗余校验(CRC)生成器序列可以包括：确定循环冗余校验(CRC)生成器矩阵，并且其中循环冗余校验(CRC)生成器序列的所选择部分是基于所确定的循环冗余校验传输顺序选择的循环冗余校验(CRC)生成器矩阵的列。
控制信息值序列可以是控制信息比特，并且循环冗余校验(CRC)序列值可以是循环冗余校验(CRC)序列比特。
该方法可以用于支持控制信息值的极化编码序列的提前终止，该方法可以还包括：对组合序列进行极化编码，其中循环冗余校验(CRC)值序列在控制信息值序列内的分布可以支持经极化编码的序列的提前终止。
该方法可以还包括：传输组合序列的极化编码。
根据第二方面，提供了一种方法，包括：对组合序列进行解码，该组合序列包括在控制信息值序列内的所确定的循环冗余校验(CRC)值序列，以支持第一循环冗余校验(CRC)被执行，该解码基于接收到的循环冗余校验(CRC)生成器序列的一部分来生成第一循环冗余校验(CRC)值和相关联的控制信息值；基于第一循环冗余校验(CRC)值和相关联的控制信息值来执行循环冗余校验(CRC)；对组合序列进行进一步解码以支持另外的循环冗余校验(CRC)被执行；基于进一步解码以及基于循环冗余校验(CRC)生成器序列的另外部分和至少一个较早解码的控制信息值来执行其他循环冗余校验。
对组合序列进行解码可以包括：基于解码的控制信息值和接收到的循环冗余校验(CRC)生成器序列的一部分来编辑控制信息值序列。
对组合序列进行进一步解码以支持另外的循环冗余校验(CRC)被执行可以包括：基于经进一步解码的控制信息值和接收到的循环冗余校验(CRC)生成器序列的另外部分来编辑控制信息值序列。
基于接收到的循环冗余校验(CRC)生成器序列的一部分来生成第一循环冗余校验(CRC)值和相关联的控制信息值可以包括：基于值在循环冗余校验(CRC)生成器序列的所选择部分内的位置，来标识在控制信息值序列内的控制信息值位置。
该方法可以被用于对包括在控制信息值序列内的所确定的循环冗余校验(CRC)值序列的值的组合序列进行解码，使得值的顺序基于循环冗余校验(CRC)而支持解码的提前终止，该方法可以还包括：当循环冗余校验或另外的循环冗余校验中的至少一个循环冗余校验失败时，终止解码。
该方法可以还包括：接收/确定循环冗余校验(CRC)生成器序列，该循环冗余校验(CRC)生成器序列定义控制信息值与循环冗余校验(CRC)序列值之间的一对一映射，该循环冗余校验(CRC)生成器序列可以包括：基于将被编码的最大控制信息块大小的循环冗余校验(CRC)生成器序列的长度。
接收/确定循环冗余校验(CRC)生成器序列可以包括：基于将被编码的最大控制信息块大小来接收/确定唯一的交织/分布模式，其中唯一的交织/分布模式可以包括空白索引，该空白索引被配置为支持针对较小的块大小的分布模式。
循环冗余校验值可以包括以下中的一个：检错比特；纠错比特。
根据第三方面，提供了一种装置，该装置包括：CRC序列生成器，被配置为确定循环冗余校验(CRC)生成器序列，该循环冗余校验(CRC)生成器序列定义在控制信息值序列与循环冗余校验(CRC)序列值之间的一对一映射；序列确定器，配置为确定组合序列，该组合序列通过在控制信息值序列内分配循环冗余校验(CRC)值序列而被形成，其中在控制信息值序列内分配循环冗余校验(CRC)值序列基于的是循环冗余校验(CRC)生成器序列的所选择部分。
CRC序列生成器可以被配置为：基于将被编码的最大控制信息块大小来确定循环冗余校验(CRC)生成器序列的长度。
CRC序列生成器可以被配置为：基于将被编码的最大控制信息块大小来生成唯一的交织/分布模式，其中唯一的交织/分布模式包括空白索引，该空白索引被配置为支持确定针对较小的块大小的分布模式。
序列确定器可以被配置为：基于所确定的循环冗余校验传输顺序来选择循环冗余校验(CRC)生成器序列的一部分。
序列确定器可以通过如下配置而进一步被配置为生成组合序列部分：基于值在循环冗余校验(CRC)生成器序列的所选择部分内的位置来从控制信息值序列选择控制信息值；基于所选择的控制信息值来生成循环冗余校验(CRC)值；以及组合所选择的控制信息值和所生成的第一循环冗余校验(CRC)值以生成组合序列部分。
序列确定器可以被配置为：通过以底部到顶部的行顺序从生成器矩阵中选择行来生成唯一的交织/分布模式。
CRC序列生成器可以进一步被配置为：将循环冗余校验(CRC)生成器序列的任何另外部分的元素修改为零值，其中循环冗余校验(CRC)生成器序列的所选择部分的相关联元素具有一个值。
序列确定器可以通过如下被配置而进一步被配置为生成另外的组合序列部分：基于CRC传输顺序序列来选择循环冗余校验(CRC)生成器序列的另外部分；基于值在循环冗余校验(CRC)生成器序列的所选择的另外部分内的位置来从控制信息值序列选择控制信息值；针对另外的组合序列部分中的每个组合序列部分，基于在循环的另外部分中标识的控制信息值来生成循环冗余校验(CRC)值；以及针对其他组合序列部分中的每个组合序列部分，组合所选择的控制信息值和所生成的循环冗余校验(CRC)值以生成另外的组合序列部分。
序列确定器可以被配置为：基于循环冗余校验(CRC)生成器序列的所选择部分来仅确定组合序列的一部分。
循环冗余校验(CRC)生成器序列可以包括确定循环冗余校验(CRC)生成器矩阵，并且其中循环冗余校验(CRC)生成器序列的所选择部分可以是基于所确定的循环冗余校验传输顺序而选择的循环冗余校验(CRC)生成器矩阵的列。
控制信息值序列可以是控制信息比特，并且循环冗余校验(CRC)序列值可以是循环冗余校验(CRC)序列比特。
该装置可以被配置为支持控制信息值的极化编码序列的提前终止，该装置包括极化编码器，该极化编码器被配置为：对组合序列进行极化编码，其中循环冗余校验(CRC)值序列在控制信息值序列内的分布支持极化编码的序列的提前终止。
该装置可以还包括发射器，该发射器被配置为传输经极化编码的组合序列。
根据第四方面，提供了一种装置，该装置包括：解码器，被配置为对经编码的组合序列的第一部分进行解码，该组合序列包括控制信息值序列内的所确定的循环冗余校验(CRC)值序列，以支持第一循环冗余校验(CRC)被执行，该解码器被配置为基于接收到的循环冗余校验(CRC)生成器序列的一部分来生成第一循环冗余校验(CRC)值和相关联的控制信息值；循环冗余校验器，被配置为基于第一循环冗余校验(CRC)值和相关联的控制信息值来执行循环冗余校验(CRC)；其中解码器被配置为对组合序列进行进一步解码以支持另外的循环冗余校验(CRC)被执行，并且循环冗余校验器进一步被配置为基于进一步解码以及基于循环冗余校验(CRC)生成器序列的另外部分和至少一个较早解码的控制信息值来执行其他循环冗余校验。
解码器可以被配置为：基于经解码的控制信息值和接收到的循环冗余校验(CRC)生成器序列的一部分来编辑控制信息值序列。
解码器可以被配置为：基于进一步解码的控制信息值和接收到的循环冗余校验(CRC)生成器序列的另外部分来编辑控制信息值序列。
解码器可以被配置为：基于接收到的循环冗余校验(CRC)生成器序列的一部分来生成第一循环冗余校验(CRC)值和相关联的控制信息值，包括基于值在循环冗余校验(CRC)生成器序列的所选择部分内的位置来标识控制信息值序列内的控制信息值位置。
解码器可以被配置为：对包括控制信息值序列内的所确定的循环冗余校验(CRC)值序列的值的组合序列进行解码，使得值的顺序基于循环冗余校验(CRC)而支持解码的提前终止。
循环冗余校验器可以被配置为：当循环冗余校验失败或其他循环冗余校验中的至少一个失败时，终止解码器的操作。
解码器可以被配置为：接收/确定循环冗余校验(CRC)生成器序列，该CRC生成器序列定义在控制信息值与循环冗余校验(CRC)序列值之间的一对一映射，该循环冗余校验(CRC)生成器序列包括基于将被编码的最大控制信息块大小的循环冗余校验(CRC)生成器序列的长度。
被配置为接收/确定循环冗余校验(CRC)生成器序列的解码器可以被配置为：基于将被编码的最大控制信息块大小来接收/确定唯一的交织/分布模式，其中唯一的交织/分布模式包括空白索引，该空白搜因被配置为支持确定针对较小的块大小的分布模式。
循环冗余校验值可以包括以下中的一个：检错比特；纠错比特。
根据第五方面，提供了一种装置，该装置包括：用于确定循环冗余校验(CRC)生成器序列的部件，该CRC生成器序列定义在控制信息值序列与循环冗余校验(CRC)序列值之间的一对一映射；用于确定组合序列的部件，该组合序列通过在控制信息值序列内分布循环冗余校验(CRC)值序列而被形成，其中在控制信息值序列内分布循环冗余校验(CRC)值序列基于的是循环冗余校验(CRC)生成器序列的所选择部分。
用于确定定义在控制信息值与循环冗余校验(CRC)序列值之间的一对一映射的循环冗余校验(CRC)生成器序列的部件可以包括：用于基于将被编码的最大控制信息块大小来确定循环冗余校验(CRC)生成器序列的长度的部件。
用于确定基于将被编码的最大控制信息块大小的长度的循环冗余校验(CRC)生成器序列的部件可以包括：用于基于将被编码的最大控制信息块大小来生成唯一的交织/分布模式的部件，其中唯一的交织/分布模式包括空白索引，该空白索引被配置为支持确定针对较小的块大小的分布模式。
用于确定基于将被编码的最大控制信息块大小的长度的循环冗余校验(CRC)生成器序列的部件可以包括：用于通过以底部到顶部的行顺序从生成器矩阵选择行来生成唯一的交织/分布模式的部件。
用于确定组合序列的部件可以包括：用于基于所确定的循环冗余校验传输顺序来选择循环冗余校验(CRC)生成器序列的一部分的部件。
用于确定组合序列的部件可以进一步包括用于通过以下操作来生成组合序列部分的部件：基于值在循环冗余校验(CRC)生成器序列的所选择部分内的位置来从控制信息值序列选择控制信息值；用于基于所选择的控制信息值来生成循环冗余校验(CRC)值的部件；以及用于组合所选择的控制信息值和所生成的第一循环冗余校验(CRC)值以生成组合序列部分的部件。
该装置可以还包括：用于将循环冗余校验(CRC)生成器序列的任何另外部分的元素修改为零值的部件，其中循环冗余校验(CRC)生成器序列的所选择部分的关联元素具有一个值。
用于确定组合序列的部件可以还包括用于通过以下操作来生成另外组合序列部分的部件：基于CRC传输顺序序列来选择循环冗余校验(CRC)生成器序列的另外部分；用于基于值在循环冗余校验(CRC)生成器序列的所选择的另外部分内的位置来从控制信息值序列中选择控制信息值的部件；针对其他组合序列部分中的每个组合序列，基于在循环的其他部分中标识的控制信息值来生成循环冗余校验(CRC)值；以及用于针对另外组合序列部分中的每个组合序列部分，组合所选择的控制信息值和所生成的循环冗余校验(CRC)值以生成其他组合序列部分的部件。
用于确定组合序列的部件可以包括：用于基于循环冗余校验(CRC)生成器序列的所选择部分仅确定组合序列的一部分的部件。
用于确定循环冗余校验(CRC)生成器序列的部件可以包括：用于确定循环冗余校验(CRC)生成器矩阵的部件，并且其中循环冗余校验(CRC)生成器序列的所选择部分是基于所确定的循环冗余校验传输顺序而选择的循环冗余校验(CRC)生成器矩阵的列。
控制信息值序列可以是控制信息比特，并且循环冗余校验(CRC)序列值可以是循环冗余校验(CRC)序列比特。
该装置可以被用于支持控制信息值的经极化编码的序列的提前终止，该装置可以进一步包括：用于对组合序列进行极化编码的部件，其中用于在控制信息值序列内分布循环冗余校验(CRC)值序列的部件可以支持经极化编码的序列的提前终止。
该装置可以进一步包括：用于传输组合序列的极化编码的部件。
根据第六方面，提供了一种装置，包括：用于对组合序列进行解码的部件，该组合序列包括控制信息值序列内的所确定的循环冗余校验(CRC)值序列，以支持第一循环冗余校验(CRC)被执行，用于解码的部件基于接收到的循环冗余校验(CRC)生成器序列的一部分来生成第一循环冗余校验(CRC)值和相关联的控制信息值；用于基于第一循环冗余校验(CRC)值和相关联的控制信息值来执行循环冗余校验(CRC)的部件；用于对组合序列进行进一步解码以支持另外的循环冗余校验(CRC)被执行的部件；用于执行CRC的部件基于进一步解码以及基于循环冗余校验(CRC)生成器序列的另一部分和至少一个较早解码的控制信息值来执行另外的循环冗余校验。
用于对组合序列进行解码的部件可以包括：用于基于经解码的控制信息值和接收到的循环冗余校验(CRC)生成器序列的一部分来编辑控制信息值序列的部件。
用于解码的另外部件可以包括：用于基于进一步解码的控制信息值和接收到的循环冗余校验(CRC)生成器序列的其他部分来编辑控制信息值序列的部件。
用于基于接收到的循环冗余校验(CRC)生成器序列的一部分来生成第一循环冗余校验(CRC)值和相关联的控制信息值的部件可以包括：用于基于值在循环冗余校验(CRC)生成器序列的所选择部分内的位置来标识控制信息值序列内的控制信息值位置的部件。
该装置可以被用于对包括控制信息值序列内的所确定的循环冗余校验(CRC)值序列的值的组合序列进行解码，使得值的顺序基于循环冗余校验(CRC)而支持解码的提前终止，该装置可以进一步包括：用于当循环冗余校验失败或其他循环冗余校验中的至少一个失败时终止解码的部件。
该装置可以进一步包括：用于接收/确定循环冗余校验(CRC)生成器序列的部件，该CRC生成器序列定义在控制信息值与循环冗余校验(CRC)序列值之间的一对一映射，该循环冗余校验(CRC)生成器序列可以包括基于将被编码的最大控制信息块大小的循环冗余校验(CRC)生成器序列的长度。
用于接收/确定循环冗余校验(CRC)生成器序列的部件可以包括：用于基于将被编码的最大控制信息块大小来接收/确定唯一的交织/分布模式的部件，其中唯一的交织/分布模式可以包括空白索引，该空白索引被配置为支持确定针对较小的块大小的分布模式。
循环冗余校验值可以包括以下中的一个：检错比特；纠错比特。
在一些实施例中，以底部到顶部的顺序从CRC生成器矩阵行构造交织/解交织模式。这有利于降低实施方式的复杂性，因为使用该图的模块可以轻松地跳过图中不相关的索引。
在此，还提供了一种包括程序代码装置的计算机程序产品，该程序代码装置在被加载到计算机中时控制计算机执行本文描述的方法。
附图说明
在下文中，仅通过示例的方式参照附图详细描述根据本发明的实施例的技术的示例，其中：
图1图示了本发明的实施例可以被实现在其中的环境的一个示例；
图2图示了用于在图1的UE处使用的装置的一个示例；
图3图示了在图1的eNB处使用的装置的一个示例；
图4图示了用于根据一些实施例的在图1至3的UE和eNB中使用的示例编码器；
图5是根据一些实施例的图4所示的编码器的操作的流程图；
图6图示了根据一些实施例的在图1至3的UE和eNB中使用的示例解码器；
图7是根据一些实施例的图6所示的编码器的操作的流程图；以及
图8示出了根据一些实施例的示例交织。
具体实施方式
下面仅通过示例的方式来具体描述根据本发明的实施例的技术。
进一步具体讨论的概念提出了用于利用旨在用于纠错和检测的CRC比特来实现提前终止的新方法。
具体地，在下文中进一步详细讨论的概念涉及用于支持提前终止控制信息值的经极化编码的序列的装置和方法。实施例通过确定循环冗余校验(CRC)生成器序列来实现这一点，该CRC生成器序列定义在控制信息值序列与循环冗余校验(CRC)序列值之间的一对一映射。在确定了该组合序列被确定之后，组合序列通过在控制信息值序列内分布循环冗余校验(CRC)值序列而被形成。此外，在控制信息值序列内分配循环冗余校验(CRC)值序列基于的是循环冗余校验(CRC)生成器序列的所选择部分。然后可以对该组合序列进行极化编码，其中在控制信息值序列内分布循环冗余校验(CRC)值序列支持极化编码序列的提前终止。
同样地，可以关于以下来表达该概念：用于对包括控制信息值序列内的所确定的循环冗余校验(CRC)值序列的值的组合序列进行解码的装置和方法，使得值的顺序基于循环冗余校验(CRC)而支持解码的提前终止。用于解码的该装置和方法可以解码组合序列，以支持第一循环冗余校验(CRC)被执行。该解码生成第一循环冗余校验(CRC)值和相关联的控制信息值，这些值由接收到的循环冗余校验(CRC)生成器序列的一部分所确定。然后可以基于第一循环冗余校验(CRC)值和相关联的控制信息值来执行循环冗余校验(CRC)。该装置和方法然后可以进一步解码组合序列，以支持其他循环冗余校验(CRC)被执行，并且基于进一步解码以及基于循环冗余校验(CRC)生成器序列的另外部分和至少一个较早解码的控制信息值来执行其他循环冗余校验。
在一些实施例中，还可以关于奇偶校验或哈希比特使用本文公开的分布，其中奇偶校验或哈希比特是这样分配的，使得它们可以与信息比特一起解码并且被用于支持提前终止。
图1示意性地示出了位于由无线网络基础设施节点操作的小区的覆盖区域(其在下面通常被称为基站(BS))的四个用户设备(UE)(例如，诸如智能手机等高复杂性设备、诸如机器类通信(MTC)设备等低复杂性设备或任何其他类型的无线通信设备)8的示例。图1仅示出了较少数目的基站，但是无线电接入网通常包括大量数目的基站，每个基站操作一个或多个小区。
无线电接入网的每个BS 2通常被连接到一个或多个核心网实体和/或移动管理实体等，但是为了简洁，这些其他实体从图1中被省略。
图2示出了针对每个UE 8的装置的示例的示意图。UE 8可以被用于各种任务，诸如，拨打和接收电话呼叫，从数据网络接收数据和向数据网络发送数据以及例如体验多媒体或其他内容。UE 8可以是至少能够从BS 2进行的无线电传输中恢复数据/信息并且进行BS 2可以从中恢复数据/信息的无线电传输的任何设备。用户设备(UE)8的非限制性示例包括智能手机、平板计算机、个人计算机和没有任何用户界面的设备，诸如，为机器类通信(MTC)设计的设备。
参考图2，根据被存储在存储器32处的程序代码操作的基带处理器34经由射频(RF)前端36和天线38控制无线电信号的生成和传输。RF前端36可以包括模拟收发器、滤波器、双工器和天线开关。而且，天线38、RF前端36和基带处理器34的组合从无线电信号中恢复数据/信息，该无线电信号从例如BS 2到达UE 8。UE 8还可以包括应用处理器(未示出)，该应用处理器生成用于经由无线电信号传输的用户数据，并且处理基带处理器34从无线电信号中恢复并存储在存储器32处的用户数据。
应用处理器和基带处理器34可以被实现为单独的芯片或被组合成单个芯片。存储器32可以被实现为一个或多个芯片。存储器32可以包括只读存储器和随机存取存储器。可以在一个或多个电路板上提供以上元件。
UE可以包括没有在图2中示出的附加的其他元件。例如，UE 8可以包括诸如键盘、语音命令识别设备、触敏屏幕或触摸板、其组合等用户界面，用户可以经由其控制UE 8的操作。UE8还可以包括显示器、扬声器和麦克风。此外，UE 8可以包括到其他设备和/或用于将外部附件(例如，免提设备)连接至它的适当连接器(有线或无线)。
图3示出了用于在图1的BS 2处使用的装置的示例。根据存储在存储器22处的程序代码进行操作的基带处理器20(a)经由RF前端24和天线26的组合来控制无线电信号的生成和传输；以及(b)从无线电传输中恢复控制信息/数据，该无线电传输从例如UE 8到达BS。RF前端可以包括模拟收发器、滤波器、双工器和天线开关。处理器20和存储器22可以被实现为一个或多个芯片。存储器22可以包括只读存储器和随机存取存储器。可以在一个或多个电路板上提供以上元件。该装置还包括用于与一个或多个其他实体(诸如，例如，核心网实体、移动管理实体和同一接入网中的其他基站)进行数据传输的接口28。
应该了解的是，上述图2和3中的每个图所示出的装置可以包括不直接与此后描述的本发明的实施例有关的另外元件。
关于图4，示出了根据一些实施例的采用CRC码生成的编码器的示例。
在一些实施例中，编码器包括CRC生成器矩阵确定器/编辑器401。CRC生成器矩阵确定器/编辑器401被配置为确定(单独地或与解码器一致)CRC生成器矩阵。
可以将CRC生成器矩阵(或更一般地说是CRC生成器序列)视为包括两个部分，左侧为同一性部分(identity part)，并且右侧为校验部分，其中，gi，j为0或1。
可以将CRC生成器矩阵应用于控制信息比特，以便确定合适的块或矩阵，然后可以根据任何合适的极化编码方法对该合适的块或矩阵进行极化编码。
关注G的、被表示为的校验部分。已知的是，通过行和列交换，可以从矩阵/>获得上三角形矩阵，被表示为/>在/>中，d(i)是在列i中具有元素1的最大行索引。仅通过行交换可以具有上三角形矩阵，但是利用附加的列交换，前面的列可以具有更少的非零元素。由于仅使用交换，因此理论上不会改变错误检测属性。因此，当这些比特仅用于错误检测时，它不会改变块错误率(BLER)。
从上面的矩阵G、或/>特定的CRC比特仅与信息比特的子集有关。由于极化码的连续解码，如果所有相关信息比特在一些解码阶段被解码，则可以实现CRC比特的错误校验，而不必解码整个块。
这打开了在块序列顺序内向前分配CRC比特的可能性，以支持提前解码终止。如先前所讨论的，行/列交换方法要求使用高斯消除方法来将CRC生成器矩阵整形为上三角形矩阵。此外，由于CRC生成器矩阵取决于控制信息块大小，因此解码器(接收器)和编码器(发射器)必须每次针对每个信息块执行这些操作。如所讨论的，这生成了很大的处理开销。
存在CRC生成器矩阵的一个有意义的属性。假设信息块大小为K的生成器矩阵为GK＝{gK，gK-1，...，g1}，其中g1，...，gK是GK的行向量。针对信息块大小K+1，CRC生成器矩阵为GK+1。它具有GK+1＝{gK+1，gK，gK-1，...，g1}＝{gK+1，GK}的属性。换言之，块大小为K的CRC生成器矩阵是针对K+1的CRC生成器矩阵的一部分。区别在于在顶部添加了一个新行。
例如，下面示出了用于8个信息比特的示例4比特CRC生成器矩阵。它包含用于4、5、6和7个信息比特的CRC生成器矩阵。
这意味着，如果存储了数百个级别的信息比特上的最大可能信息块的CRC生成器矩阵，则只要块大小不大于所存储的一个块大小，就可以从此容易地生成任何任意信息块大小的CRC生成器矩阵。以这种方式，不需要针对每个信息块大小存储CRC生成器矩阵。优选使用基于存储/内存的方法来生成CRC生成器矩阵，因为通过基本转置来动态生成矩阵相当复杂。
因此，在一些实施例中，通过以从底部到顶部的顺序选择行来从CRC生成器矩阵构造交织/解交织模式。这有益于降低实现的复杂性，因为使用该模式的模块可以容易地地跳过图中不相关的索引。
4info bits-4个信息比特
5info bits-5个信息比特
6info bits-6个信息比特
7info bits-7个信息比特
8info bits-8个信息比特
CRC生成器矩阵的下一属性是，可以根据CRC多项式将CRC生成器矩阵的列分组成一个或几个部分(或区段)。在CRC多项式中，从左到右，一个部分可以包括与1相对应的列，接着是0。
例如，下面示出了示例16比特CRC的CRC多项式：
[1 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1]
该示例多项式可以被划分成与{1 0 0 0}、{1 0 0 0 0 0 0}和{1 0 0 0 0}相对应的三个部分
这可以通过基于移位寄存器的CRC生成器的结构来理解，其中一个部分包括连接XOR运算符的移位寄存器和不连接XOR运算符之后的后续移位寄存器。
列属性使得一个部分中的列是彼此的移位版本。因此，一列可以用于生成CRC生成器矩阵的相同部分中的其他列。这对于进一步减少存储生成器矩阵所需的内存很有用。
针对合适的CRC分布方案，由于CRC生成限制，在16位CRC方案中只能前向移动大约6个比特。由于在前4个CRC比特之间的提前解码器终止的性能类似于6比特的情况，如下所述的编码器仅需要考虑CRC生成器矩阵的一个或有限数目的部分。因此，针对最大可能的信息块，有可能在一个部分中仅存储一列，并且因此可以从之生成用于任意大小的信息块的整个区段。
一旦确定了CRC生成器矩阵，该概念用以指派一个或多个CRC部分(或区段)，基于这些CRC部分来使用提前终止。。然后可以将编码器(发射器)和/或解码器(接收器)配置为本地生成长度为N+M的序列，其中N是该方法要支持的最大信息块大小。M为边距(margin)，因为列彼此移动，因此需要额外的边距。该部分可以是CRC生成器矩阵的列。
在一些实施例中，CRC生成器矩阵确定器/编辑器401可以被配置为定义该部分中的CRC比特的传输顺序，该顺序由{C1、C2、…、Cn}表示，其中，该部分中存在n个CRC比特。在一些实施例中，CRC生成器矩阵确定器/编辑器401还可以定义信息比特和对应的CRC比特的传输顺序。例如，是否在所有对应的信息比特之后传输CRC比特。
由于CRC生成器矩阵区段可以被认为具有列(其是彼此的移位版本)，因此在一些实施例中，CRC生成器矩阵确定器/编辑器401在确定生成器矩阵时可以利用该属性，并且存储生成器矩阵的列，该生成器矩阵可以生成尽可能多的其他列以节省内存和传输带宽。
此外，在一些实施例中，CRC生成器矩阵确定器/编辑器401可以被配置为通过基于预选择(或选择)操作来确定生成器矩阵的哪些列是可选列。例如，CRC生成器矩阵确定器/编辑器401可以被配置为选择具有最小差分权重的列。对可选列的这种选择可以通过执行以下操作来实现：
1.选择具有最小列权重的列。列权重被定义为该列中的1的数目。针对CRC生成器矩阵，不同的列可以不具有相同的权重。
2.选择具有行的最小和值等于1、但在先前选择的列中等于0的列。
因此，例如，具有1比特值的列i的元素的行索引的集合由Bi表示。在步骤j中选择的列索引由s(j)表示。其中，步骤1是选择具有最小列权重的列。
在随后的第j步中选择的列满足
其中，函数W()被用于计算针对特定列的给定行索引的1比特值的数目。运算符“-”是计算补集的运算。B-A包括B中的所有元素，但不包括A中的所有元素。总的列索引组成一个集合，用S表示。
3.重复1和2，直到选择了所需数目的列。
在一些实施例中，CRC生成器矩阵确定器/编辑器401被配置为执行混合预选择，其中它选择具有最小列权重的列，并且然后选择相同区段的列或可以容易地由所选的列生成的列。
在一些实施例中，CRC生成器矩阵确定器/编辑器401可以通过直接定义大模式(例如，完整的生成器矩阵)来预选择列，并且从中得出用于较小数目的块大小的模式。通过指定图，还可以隐式给出诸如用于分布的CRC比特序列的参数。
在一些实施例中，该信息可以被传递到发射器409以输出到解码器。
在一些实施例中，编码器包括列选择器403。列选择器403可以被配置为基于所确定的传输顺序来选择生成器序列的一部分，换言之，生成器矩阵的列。
此外，在一些实施例中，列选择器403可以被配置为接收信息比特(控制信息或控制有效载荷)K个比特。列选择器403可以被配置为一个接一个顺次检查所选的列值。在列值是1的情况下，则信息比特被传递到CRC确定器405，在一些实施例中，该信息比特作为信息比特的一部分被存储在比特阵列中。在一些实施例中，这可以通过将所选择的列值加载到移位寄存器中并且对列阵列值执行重复(左)移位操作而被实现。当最高有效位的具有值1时，所选择的信息比特位于由移位环索引值标识的信息比特阵列中。
附加地，在其中列值是1的一些实施例中，则CRC生成器矩阵确定器/编辑器401和CRC生成器矩阵确定器/编辑器401被配置为编辑CRC生成器矩阵，使得其被配置为将具有相同的索引的任何未处理的列的相关联元素设置为零。
可以执行该顺次选择，其中选择与将被传输的下一CRC比特相关联的下一列，直到以这种方式处理确定数目的列为止。该确定数目可以是任何合适的数目。
在一些实施例中，编码器包括CRC确定器405。CRC确定器被配置为接收所选择的信息比特(其可以被存储为所选择的和先前选择的信息比特的信息比特阵列)。CRC确定器405然后可以被配置为生成与列相关联的CRC比特。如果在处理了确定数目的所选列之后，存在将被确定的其余信息比特和/或CRC比特，则选择和/或确定这些信息比特和/或CRC比特。
然后可以将所确定的CRC比特和新的信息比特输出到极化编码器407。
在一些实施例中，编码器包括极化编码器407。极化编码器407可以被配置为以由CRC确定器提供的合适的有序组合方式来接收信息比特和CRC比特，然后在将它们传递给发射器409之前，利用合适的冻结比特来处理这些信息比特和CRC比特。
在一些实施例中，编码器包括发射器409。发射器被配置为接收经极化编码的组合序列并且将其输出到解码器。在一些实施例中，发射器409是被配置为将序列存储在某个存储器或存储设备上以用于以后由解码器检索的输出设备。
关于图5，描述了编码器的示例操作。
在一些实施例中，第一操作是确定CRC生成矩阵G和CRC传输顺序中的一个。如上所述，这可以通过任何合适的方法来实现，诸如，从先前存储的生成矩阵中获取子矩阵或从被应用于逻辑函数多项式的重复部分(或种子)确定矩阵。此外，在一些实施例中，该矩阵(或种子)和所确定的CRC传输顺序用以解码器或进行接收。
在图5中通过步骤501示出了确定CRC生成矩阵和CRC传输顺序的操作。
例如，这可以由其中要传输的信息比特的最大数目为20，即N＝20的示例来表示。CRC比特数为16，并且前4个CRC比特用于进行分布，因此边距M为4。N+M＝24CRC生成器矩阵可以生成如下：
/>
如果所需的CRC比特的传输顺序对应于[4、3、2、1]。换言之，将被用于解码过程的提前终止的CRC比特传输的顺序是第4个CRC、第3个CRC、第2个CRC然后是第1个CRC比特。
下一步是基于CRC比特传输的顺序选择列中的一列。
在图5中通过步骤503示出了基于所确定的CRC传输顺序来选择生成器矩阵的列的操作。
在上面的示例中，由于将被传输的第一个CRC比特是第4个CRC，因此选择了第4列。换言之，针对示例生成器矩阵，序列的存储或选择的部分是第四列。在一些实施例中，所选择部分从该列的底部到顶部、从左到右重写，并且最后四比特被用于生成不用于传输的其他列。换言之，第一列选择可以被重写为(无后四比特)：[1 0 0 0 1 0 0 1 1 0 0 0 0 0 01] (1)
在一些实施例中，其他提前终止列可以在选择之前被(预)生成或从生成器矩阵读取。在该示例中，其他列可以由第3列、第2列和第1列表示，并且分别可以是：
[0 1 0 0 0 1 0 0 1 1 0 0 0 0 0 0] (2)
[0 0 1 0 0 0 1 0 0 1 1 0 0 0 0 0] (3)
[0 0 0 1 0 0 0 1 0 0 1 1 0 0 0 0] (4)
在一些实施例中，以下操作是使用所选择部分或列，然后基于该列选择信息比特。
在图5中通过步骤505示出了基于所选的列值来选择控制信息比特的操作。
在该示例中，存在可以被定义为如下阵列的、将被传输的16个信息比特。
[b0，b1，b2，b3，b4，b5，b6，b7，b8，b9，b10，b11，b12，b13，b14，b15]
因此，针对第一个列选择(列(1))，从左到右，在生成器列为1的情况下，选择信息比特。因此，通过将示例所选列值加载到移位寄存器中，并且对列阵列值执行重复的移位操作。当最高有效位的值为1时，信息比特阵列中的所选的信息比特位置基于的是位环索引值。
这导致所选的信息比特序列为：
[b0、b4、b7、b8、b15]。
在一些实施例中，以下操作用以然后使用所选的信息比特来生成CRC比特值。在一些实施例中，还可以将所有控制信息比特输入到传统的CRC生成器中以直接生成c1、c2、c3、c4。在这种实施例中，当要输出信息比特(例如，b0 b4 b7 b8 b15)时，该装置可以被配置为将直接生成的CRC比特(例如，c4)与控制信息比特组合以生成组合比特序列。以类似的方式，当基于进一步选择的生成器矩阵列选择信息比特时，将附加(组合)其他CRC比特。
在图5中通过步骤507示出了基于所选的控制信息比特生成CRC比特的操作。
因此，在该示例中，针对所选的信息比特，CRC c4(其中，第i列的CRC为ci)。
在一些实施例中，然后可以将所生成的CRC比特附加或以其他方式组合到所选的信息比特以生成组合比特序列。
在图5中通过步骤509示出了组合(附加)所选的控制信息比特和CRC比特的操作。
在上面的示例中，这将导致以下阵列：
[b0、b4、b7、b8、b15、c4]。
此外，在一些实施例中，可以对其余列(或可编辑的生成器矩阵)进行编辑，使得生成器矩阵的任何其余的可选列(其中，当前所选列的比特＝1)的生成器比特被改变为零值。在一些实施例中，可以在选择列之后与更早的步骤同时执行该操作。
在图5中通过步骤509示出了针对生成器矩阵的任何其余列编辑生成器比特的操作，其中相关联的当前选择的生成器列比特＝1。
因此，例如，上面示出的列(2)、(3)、(4)可以被编辑为：
[0 1 0 0 0 1 0 0 0＊ 1 0 0 0 0 0 0] (2a)
[0 0 1 0 0 0 1 0 0 1 1 0 0 0 0 0] (3a)
[0 0 0 1 0 0 0 0＊ 0 0 1 1 0 0 0 0] (4a)
其中，*表示改变的值。
在一些实施例中，可以根据CRC传输顺序来选择生成器矩阵的下一列。换言之，直至要处理的最后一列被处理，进一步基于所确定的CRC传输顺序以及基于(编辑的)进一步选择的列值选择控制信息比特的先前操作，来执行生成器矩阵的下一列的选择，基于另外的生成器比特生成CRC比特，组合这些比特以及进一步编辑其余列中的生成器比特。
在图5中通过步骤513示出了基于所确定的CRC传输顺序来选择生成器矩阵的下一列的操作，并且循环回到步骤505以执行步骤507、509和511中示出的另一系列操作，直到最后将被处理的“可选”列被处理。
因此，在上面的示例中，下一个所选列(2a)。当从左到右处理列(2a)以校验1比特值的位置并且选择并传输信息比特和CRC比特时。新选择的比特是：
[b1、b5、b9]，
CRC比特c3从这些所选比特和b8的组合而生成。如先前在一些实施例中所讨论的，可以使用所选的生成器矩阵列信息，使用传统的CRC比特生成器来生成CRC比特。
此外，当组合时，这些比特被附加到(组合)当前的组合比特序列。换言之，在[b0、b4、b7、b8、b15、c4]之后传输新选择的控制信息比特和CRC比特。
因此，“新”组合比特是：
[b0、b4、b7、b8、b15、c4、b1、b5、b9、c3]
同时，将元素标记为零，其中剩余的可选列索引对应于值1的当前所选列索引。因此，将列(3a)和(4a)编辑为：
[0 0 1 0 0 0 1 0 0 0＊ 1 0 0 0 0 0] (3b)
[0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0] (4b)
其中，*表示改变的值。
然后处理下一个所选列(3b)，并且从左到右校验值以标识1的位置并选择信息比特并生成CRC比特。因此，例如，“新”选择的信息比特是：
[b2、b6、b10]。
CRC比特c2基于所选的信息比特和b9而被生成，或者使用所选的(和未编辑的)生成器矩阵列信息来使用传统的CRC比特生成器。
此外，当被组合时，这些比特被附加到(组合)当前的组合比特序列。换言之，在[b0，b4，b7，b8，b15，c4，b1，b5，b9，c3]之后传输新选择的控制信息比特和CRC比特。
新组合的比特是：
[b0，b4，b7，b8，b15，c4，b1，b5，b9，c3，b2，b6，b10，c2]
在其余可选列索引对应于值1的当前所选列索引的情况下，将元素编辑或标记为零。因此，将列(4b)编辑为：
[0 0 0 1 0 0 0 0 0 0 0* 1 0 0 0 0] (4c)
其中，*表示改变的值。
然后，选择列(4c)并从左到右进行处理，以校验1并且选择信息比特。‘新’选择的信息比特是：
[b3、b11]。
CRC比特c1基于所选的信息比特b7和b10而被生成，或者使用所选的(和未编辑的)生成器矩阵列信息来使用传统的CRC比特生成器。
此外，当组合时，这些比特被附加到(与之组合)当前的组合比特序列。换言之，在[b0，b4，b7，b8，b15，c4，b1，b5，b9，c3，b2，b6，b10，c2]之后传输新选择的控制信息比特和CRC比特。
因此，‘新’组合比特是：
[b0，b4，b7，b8，b15，c4，b1，b5，b9，c3，b2，b6，b10，c2，b3，b11，c1]。
在一些实施例中，以下步骤是确定是否存在任何其余信息比特/CRC比特，并且将它们组合为组合比特。然后，总比特序列可以被传递到极化编码器，并且然后输出(以被存储和/或传输)。
在图5中通过步骤515示出了确定是否存在任何其余信息比特/CRC比特并且将它们组合为组合比特并进行极化编码和输出的操作。
因此，在以上示例中，信息比特b12、b13、b14与CRC比特c1、c2、c3、c4不相关。然后将这些其余信息比特附加到组合比特序列，该序列变为：
[b0，b4，b7，b8，b15，c4，b1，b5，b9，c3，b2，b6，b10，c2，b3，b11，c1，b12，b13，b14]
此外，在该示例中，生成剩余的CRC比特c5至c16，并将其附加到组合比特序列，以生成最终的块传输比特序列：
[b0，b4，b7，b8，b15，c4，b1，b5，b9，c3，b2，b6，b10，c2，b3，b11，c1，b12，b13，b14，c5，c6，c7，c8，c9，c10，c11，c12，c13，c14，c15，c16]
关于图6，示出了示例解码器。解码器包括连续消除列表(SCL)解码器601，其被配置为基于通过对极化编码应用取逆、基于对信道输出进行解码来输出比特。然而，在一些实施例中，解码器可以是使用CRC或奇偶校验比特进行树修剪的任何合适的极化解码器变型。
解码器进一步包括CRC校验器603，其被配置为应用CRC校验来确定经解码的数据中的错误并基于校验来控制连续消除解码器601。
图7示出了示例流程图，该示例流程图示出了图6所示的解码器的操作。
解码器(接收器)被配置为接收或生成CRC生成器矩阵、经编码的组合CRC/信息比特和CRC序列顺序。
在图7中通过步骤701示出了接收/确定CRC生成器矩阵、经编码后的组合CRC/信息比特和CRC序列顺序的操作。
在一些实施例中，解码器被配置为初始化信息比特阵列，其中可以存储经解码的信息比特。
在图7中通过步骤703示出了初始化信息比特阵列的操作。
等效于关于图5所示的编码器示例的解码器可以例如将信息比特阵列初始化为：
[0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0]。
在一些实施例中，解码器被配置为基于CRC序列顺序来选择CRC生成器矩阵的(下一)列。
在图705中示出了选择CRC生成器矩阵的下一列的操作。
因此，解码器示例可以提取生成器矩阵序列的所需长度，并生成所选的第一列阵列(在一些实施例中还包括其他可选列)。因此，第一所选列已经从生成器矩阵去除了未使用的位。
[1 0 0 0 1 0 0 1 1 0 0 0 0 0 0 1] (10)
附加的三个可选列是：
[0 1 0 0 0 1 0 0 1 1 0 0 0 0 0 0] (20)
[0 0 1 0 0 0 1 0 0 1 1 0 0 0 0 0] (30)
[0 0 0 1 0 0 0 1 0 0 1 1 0 0 0 0] (40)
在一些实施例中，解码器进一步被配置为从组合的编码后的CRC/信息比特解码CRC比特和关联的控制信息比特。
在图7中通过步骤707示出了从组合的、经编码的CRC/信息比特解码CRC比特和相关联的控制信息比特的操作。
因此，例如，由极化解码器解码的第一比特集是[b0、b4、b7、b8、b15、c4]。
然后，解码器可以使用所选择的列，列(10)，来从左向右地校验1并确定对应的信息。
在一些实施例中，可以相应地执行提前终止和/或树修剪。这可以通过CRC检测器使用经解码的控制信息比特和CRC比特来完成。
在图7中通过步骤709示出了使用所选的列CRC比特和经解码的控制信息比特执行CRC校验的操作。
在一些实施例中，CRC的失败可能导致解码操作将被终止。
在图7中通过步骤711示出了基于失败的CRC校验而终止解码操作的操作。
在一些实施例中，利用相同的索引来将对应的信息比特插入到信息比特阵列中。应该理解的是，在一些实施例中，该操作在CRC校验之前被执行，并且CRC校验被配置为仅使用信息比特阵列中的控制信息(而不是“新”解码后的控制信息比特与先前存储的信息比特阵列数据的组合)。换言之，利用相同的索引，将对应信息比特放入信息比特阵列中。在一些实施例中，这可以通过将所选的列值加载到移位寄存器中并且对列阵列值执行重复(左)移位操作并在每次移位之前检查最高有效位值来实现。当最高有效位的值为1时，将解码后的信息比特放入移位环索引值位置处的信息比特阵列中。
因此，例如，在第一次选择之后，生成的信息比特阵列为：
[b0，0，0，0，b4，0，0，b7，b8，0，0，0，0，0，0，b15]。
同时，将元素标记为零，其中索引对应于列(10)中元素值1的索引，类似于编码器中所示的方式。因此，可选列的元素被编辑或标记为零，其中剩余的可选列索引对应于值1的当前所选列索引。因此，将列(20)、(30)和(40)编辑为：
[0 1 0 0 0 1 0 0 0＊ 1 0 0 0 0 0 0] (20a)
[0 0 1 0 0 0 1 0 0 1 1 0 0 0 0 0] (30a)
[0 0 0 1 0 0 0 0＊ 0 0 1 1 0 0 0 0] (40a)
其中，*表示改变的值。
在一些实施例中，可以循环回步骤705，其中存在将被处理的另外的可选列，或者在不存在其他可选列的情况下，则解码与非可选列相关的CRC。
在图7中通过步骤715示出了循环回步骤705的操作，其中，还有其他可选列要处理，或者在没有其他可选列的情况下，那么对与不可选列相关的CRC进行解码。
因此，例如，更多的比特被极化解码器被解码[b1、b5、b9、c3]。选择下一列(20a)，并从左到右进行处理，以校验1并确定对应的信息比特。
可以在极化解码期间执行提前终止和/或树修剪。这可以由CRC检测器完成。
此外，可以将具有相同索引的对应信息比特放入信息比特阵列中。
[b0，b1，0，0，b4，b5，0，b7，b8，b9，0，0，0，0，0，b15]
而且，其余可选列的元素被编辑或标记为零，其中，其余可选列索引对应于值1的当前所选列索引。因此，将列(30a)和(40a)编辑为：
[0 0 1 0 0 0 1 0 0 0＊ 1 0 0 0 0 0] (30b)
[0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0] (40b)
其中，*表示改变的值。
极化解码器可以解码更多比特[b2、b6、b10、c2]。使用下一个所选列，列(30b)，并从左到右进行确定以校验1，确定对应的信息比特。
提前终止和/或树修剪可以进一步由CRC检测器执行。
然后，利用相同的索引，将对应信息比特放置到信息比特阵列上可以生成以下新的信息比特阵列：
[b0，b1，b2，0，b4，b5，b6，b7，b8，b9，b10，0，0，0，0，b15]
而且，剩余可选列的元素被编辑或标记为零，其中剩余可选列索引对应于值1的当前所选列索引。因此，将列(40b)编辑为：
[0 0 0 1 0 0 0 0 0 0 0＊ 1 0 0 0 0] (40c)
通过极化解码器解码更多比特[b3、b11、c1]。
使用下一个所选列，列(40c)，并从左到右进行确定以校验1，确定对应的信息比特。
利用相同的索引，可以将的这些对应信息比特放入信息比特阵列中。
[b0，b1，b2，b3，b4，b5，b6，b7，b8，b9，b10，b11，0，0，0，b15]
然后，将附加信息比特和CRC比特解码，并将它们也插入到信息比特阵列中，以最终生成完整的信息比特序列。
[b0，b1，b2，b3，b4，b5，b6，b7，b8，b9，b10，b11，b12，b13，b14，b15]
在一些实施例中，解码器被配置为存储列的值1的位置而不是完整的0/1值。
在一些实施例中，同时生成所选的CRC比特的所有列，并且通过与CRC检测器不同的、与经解码的信息比特的矩阵相乘运算来执行CRC校验。
上述方法中的列基于的是正规生成器矩阵结构，即，不是上三角形式。在一些实施例中，还可以将上三角矩阵形式与附加处理一起使用。在这种实施例中，GK+1的生成器矩阵包含GK1，但是不包含第一行或最后一行。新行可能在生成器矩阵的中间。然后，需要附加序列来记录GK+1和GK1之间的差异的行号。需要存储K个位置值，使得可以通过迭代的方式获得用于较小信息块大小的生成器矩阵。这种实施例的好处是执行CRC校验相对简单和快速，但是具有另外的计算开销。
在一些实施例中，可以存储用于大信息块的完整的生成器矩阵，并从中获得用于较小信息块大小的CRC生成器矩阵。在该方法中，列不会通过移位彼此生成。它们只是存储。
在一些实施例中，有可能每次利用全长度序列和一个指示符来使实施方式中的未使用部分致盲。
在一些实施例中，被配置为生成合适的CRC码并将CRC码交织或分配在信息比特内的矩阵生成器可以是：
·选择Kmax，它是所有可能的输入信息比特数目的最大值；
·基于本文描述的过程生成Kmax的交织模式；
·当将被传输的信息比特数目为K(其中，K小于Kmax)时，则遵循
以下操作以生成用于编码的序列：
ο针对K个信息比特生成CRC比特；
ο将所有信息和CRC比特放入缓冲区中；针对剩余的Kmax-K比特，将<NULL>位放入缓冲区中；
ο对缓冲区中的所有比特(包括<NULL>比特)进行交织；
ο在交织后，在输出处去除<NULL>位。
关于图8，示出了示例性交织，其中，Kmax801＝12，CRC比特803的数量是4，并且K＝10。因此，例如，第一行800示出了Kmax信息比特801和CRC比特P1、P2、P3和P4 803。
在这种情况下，第二行802示出了针对Kmax＝12的母交织模式，并且其可以用于小于或等于Kmax的所有K值。在示例中，考虑了K＝10。首先生成P1、P2、P3和P4，并将它们与10个信息比特一起放入缓冲区中索引为1、2、...、10、P1、P2、P3和P4的位位置。在该示例中，如信息比特11和12的第三行804所示，插入<NULL>位。然后进行交织。在交织后，去除两个<NULL>位。
编码和解码过程应该考虑母交织模式和<NULL>去除过程。
利用该实施例，针对所有K值仅需要一个交织模式描述。
还应该注意，在一些实施例中，解码器(接收器)可以使用该方法，而编码器(发射器)仍然可以使用先前提出的方法。
当被加载到计算机时，适当适配的计算机程序代码产品可以被用于实现实施例。用于提供操作的程序代码产品可以被存储在诸如载体盘、卡或带等载体介质上，并且借助于该载体介质提供。可以经由数据网络下载程序代码产品。可以利用服务器中的适当软件来提供实施方式。
本发明的实施例可以被实践在诸如集成电路模块等各种组件中。集成电路的设计大体上是高度自动化的过程。复杂且功能强大的软件工具可用于将逻辑级设计转换为准备蚀刻和形成在半导体衬底上的半导体电路设计。
程序(诸如，由加利福尼亚州山景城的Synopsys公司和加利福尼亚州圣何塞的Cadence Design提供的程序)将使用完善的设计规则以及预存储设计模块库自动对导体进行路由并在半导体芯片上定位组件。一旦完成了半导体电路的设计，就可以将标准化电子格式(例如，Opus、GDSII等)的所得设计传输到半导体制造设施或“fab”以进行制造。
除了上面明确提到的修改之外，对于本领域技术人员来说将显而易见的是，可以在本发明的范围内对所描述的实施例进行各种其他修改。

Claims (23)

1.一种用于编码的方法，包括：
确定循环冗余校验CRC生成器序列，所述CRC生成器序列定义在控制信息值序列与循环冗余校验CRC序列值之间的一对一映射，其中确定所述循环冗余校验CRC生成器序列包括：确定用于编码最大控制信息块大小的所述循环冗余校验CRC生成器序列长度；
基于所述控制信息值序列来选择所述循环冗余校验CRC生成器序列的一部分；
确定组合序列，所述组合序列通过在所述控制信息值序列内分布所述循环冗余校验CRC值序列而形成，其中在所述控制信息值序列内分布所述循环冗余校验CRC值序列基于所述循环冗余校验CRC生成器序列的所选择部分；
对所述组合序列进行编码；以及
发送经编码的组合序列。
2.根据权利要求1所述的方法，其中确定定义在所述控制信息值与循环冗余校验CRC序列值之间的一对一映射的循环冗余校验CRC生成器序列包括：确定基于将被编码的最大控制信息块大小的长度的循环冗余校验CRC生成器序列。
3.根据权利要求2所述的方法，其中确定基于将被编码的最大控制信息块大小的长度的循环冗余校验CRC生成器序列包括：基于将被编码的最大控制信息块大小来生成唯一的交织/分布模式，其中所述唯一的交织/分布模式包括空白索引，所述空白索引被配置为使得能够确定针对较小的块大小的分布模式。
4.根据权利要求2和3中任一项所述的方法，其中确定基于将被编码的最大控制信息块大小的长度的循环冗余校验CRC生成器序列包括：通过按照底部到顶部的行顺序从生成器矩阵选择行来生成唯一的交织/分布模式。
5.根据权利要求1至4中任一项所述的方法，其中基于所述控制信息值序列来选择所述循环冗余校验CRC生成器序列的所述部分包括：基于所确定的循环冗余校验传输顺序来选择所述循环冗余校验CRC生成器序列的所述部分。
6.根据权利要求5所述的方法，其中确定组合序列还包括：通过以下来生成组合序列部分：
基于值在所述循环冗余校验CRC生成器序列的所选择部分内的位置，从所述控制信息值序列中选择控制信息值；
基于所选择的所述控制信息值来生成循环冗余校验CRC值；以及
组合所选择的所述控制信息值和所生成的所述第一循环冗余校验(CRC)值以生成所述组合序列部分。
7.根据权利要求6所述的方法，还包括：将所述循环冗余校验(CRC)生成器序列的任何另外部分的元素修改为零值，其中所述循环冗余校验CRC生成器序列的所述所选择部分的相关联元素具有1值。
8.根据权利要求7所述的方法，其中确定组合序列还包括通过以下来生成另外的组合序列部分：
基于所述CRC传输顺序序列来选择所述循环冗余校验CRC生成器序列的另外部分；
基于值在所述循环冗余校验CRC生成器序列的所选择的所述另外部分内的位置，从所述控制信息值序列选择控制信息值；
针对另外的组合序列部分中的每个组合序列部分，基于在所述循环的所述另外部分中标识的所述控制信息值来生成循环冗余校验(CRC)值；以及
针对另外组合序列部分中的每个组合序列部分，组合所选择的所述控制信息值和所生成的所述循环冗余校验CRC值以生成所述另外的组合序列部分。
9.根据权利要求1至8中任一项所述的方法，其中确定组合序列包括：基于所述循环冗余校验CRC生成器序列的所述所选择部分来仅确定所述组合序列的一部分。
10.根据权利要求1至8中任一项所述的方法，其中确定循环冗余校验(CRC)生成器序列包括：确定循环冗余校验CRC生成器矩阵，并且其中所述循环冗余校验CRC生成器序列的所述所选择部分是基于所确定的所述循环冗余校验传输顺序选择的所述循环冗余校验(CRC)生成器矩阵的列。
11.根据权利要求1至10中任一项所述的方法，其中所述控制信息值序列是控制信息比特，并且循环冗余校验(CRC)序列值是循环冗余校验CRC序列比特。
12.根据权利要求1至11中任一项所述的方法，对于使得能够提前终止控制信息值的极化编码序列，所述方法还包括：对所述组合序列进行极化编码，其中所述循环冗余校验CRC值序列在所述控制信息值序列内的所述分布使得能够提前终止经极化编码的所述序列。
13.根据权利要求12所述的方法，还包括：传输所述组合序列的极化编码。
14.一种用于解码的方法，包括：
接收并且确定循环冗余校验CRC生成器序列，所述CRC生成器序列定义在控制信息值与循环冗余校验CRC序列值之间的一对一映射，所述循环冗余校验CRC生成器序列包括：用于编码最大控制信息块大小的所述循环冗余校验CRC生成器序列长度；
对组合序列进行解码，所述组合序列包括控制信息值序列内的所确定的循环冗余校验CRC值序列，以使得第一循环冗余校验CRC能够被执行，所述解码基于接收到的循环冗余校验CRC生成器序列的一部分来生成第一循环冗余校验CRC值和相关联的控制信息值；
基于所述第一循环冗余校验CRC值和相关联的控制信息值来执行循环冗余校验CRC；
对所述组合序列进行进一步解码以使得另外的循环冗余校验CRC能够被执行；
基于所述进一步解码以及基于所述循环冗余校验CRC生成器序列的另外部分和至少一个较早解码的控制信息值来执行其他循环冗余校验。
15.根据权利要求14所述的方法，其中对所述组合序列进行解码包括：基于经解码的所述控制信息值和接收到的循环冗余校验(CRC)生成器序列的所述一部分来编辑控制信息值序列。
16.根据权利要求15所述的方法，其中对所述组合序列进行进一步解码以使得另外的循环冗余校验CRC能够被执行包括：基于经进一步解码的所述控制信息值和接收到的所述循环冗余校验CRC生成器序列的所述另外部分来编辑所述控制信息值序列。
17.根据权利要求14至16中任一项所述的方法，其中基于接收到的循环冗余校验CRC生成器序列的一部分来生成第一循环冗余校验CRC值和相关联的控制信息值包括：基于值在所述循环冗余校验CRC生成器序列的所选择部分内的位置，来标识在所述控制信息值序列内的控制信息值位置。
18.根据权利要求14至17中任一项所述的方法，对于对包括控制信息值序列内的确定的循环冗余校验CRC值序列的值的组合序列进行解码，以便所述值的顺序使得能够基于循环冗余校验CRC而提前终止解码，所述方法还包括：当所述循环冗余校验失败或所述另外的循环冗余校验中的至少一个循环冗余校验失败时，终止解码。
19.根据权利要求14至18中任一项所述的方法，还包括：接收/确定循环冗余校验CRC生成器序列，所述CRC生成器序列定义在所述控制信息值与循环冗余校验CRC序列值之间的一对一映射，所述循环冗余校验CRC生成器序列包括：基于将被编码的最大控制信息块大小的长度的循环冗余校验(CRC)生成器序列。
20.根据权利要求19所述的方法，其中接收/确定循环冗余校验(CRC)生成器序列包括：接收/确定基于将被编码的最大控制信息块大小的唯一的交织/分布模式，其中所述唯一的交织/分布模式包括空白索引，所述空白索引被配置为使得能够确定针对较小的块大小的分布模式。
21.根据权利要求1至20中任一项所述的方法，其中所述循环冗余校验值包括以下中的一个：
检错比特；
纠错比特。
22.一种用于编码的装置，包括：
CRC序列生成器，被配置为确定循环冗余校验(CRC)生成器序列，所述CRC生成器序列定义在控制信息值序列与循环冗余校验(CRC)序列值之间的一对一映射，其中确定所述循环冗余校验(CRC)生成器序列包括：确定用于编码最大控制信息块大小的所述循环冗余校验(CRC)生成器序列长度；
序列确定器，被配置为：
基于所述控制信息值序列来选择所述循环冗余校验(CRC)生成器序列的一部分；以及
确定组合序列，所述组合序列通过在所述控制信息值序列内分布所述循环冗余校验CRC值序列而形成，其中在所述控制信息值序列内分布所述循环冗余校验CRC值序列基于所述循环冗余校验CRC生成器序列的所选择部分；
编码器，被配置为对所述组合序列进行编码；以及
发射器，被配置为发送经编码的组合序列。
23.一种用于解码的装置，包括：
解码器，被配置为：
接收并且确定循环冗余校验CRC生成器序列，所述CRC生成器序列定义在控制信息值与循环冗余校验CRC序列值之间的一对一映射，所述循环冗余校验CRC生成器序列包括：用于编码最大控制信息块大小的所述循环冗余校验CRC生成器序列长度；以及
对编码的组合序列的第一部分进行解码，所述组合序列包括控制信息值序列内的所确定的循环冗余校验CRC值序列，以使得第一循环冗余校验CRC能够被执行，所述解码器被配置为基于接收到的循环冗余校验CRC生成器序列的一部分来生成第一循环冗余校验CRC值和相关联的控制信息值；
循环冗余校验器，被配置为基于所述第一循环冗余校验CRC值和相关联的控制信息值来执行循环冗余校验CRC；
其中所述解码器被配置为对所述组合序列进行进一步解码以使得另外的循环冗余校验CRC能够被执行，并且所述循环冗余校验器还被配置为基于所述进一步解码以及基于所述循环冗余校验CRC生成器序列的另外部分和至少一个被较早解码的控制信息值来执行另外的循环冗余校验。
CN201780092334.8A 2017-05-04 2017-05-04 分布式crc极化码 Active CN110771046B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/083099 WO2018201408A1 (en) 2017-05-04 2017-05-04 Distributed crc polar codes

Publications (2)

Publication Number Publication Date
CN110771046A CN110771046A (zh) 2020-02-07
CN110771046B true CN110771046B (zh) 2024-04-05

Family

ID=64016464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780092334.8A Active CN110771046B (zh) 2017-05-04 2017-05-04 分布式crc极化码

Country Status (5)

Country Link
US (1) US11196445B2 (zh)
EP (1) EP3619811A4 (zh)
CN (1) CN110771046B (zh)
TW (1) TWI768035B (zh)
WO (1) WO2018201408A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114553243A (zh) * 2017-03-02 2022-05-27 华为技术有限公司 Polar码编译码方法及装置
KR102378704B1 (ko) * 2017-08-08 2022-03-25 삼성전자 주식회사 극 부호의 분산 crc를 위한 인터리버 설계 방법
CN113691300A (zh) * 2018-12-25 2021-11-23 华为技术有限公司 一种数据传输方法及通信设备
CN114666011B (zh) * 2022-03-23 2024-04-16 锐捷网络股份有限公司 一种数据处理方法、装置及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2043269A2 (en) * 2007-09-18 2009-04-01 Samsung Electronics Co., Ltd. Methods and apparatus to generate multiple cyclic redundancy checks (CRCS)
CN101599004A (zh) * 2009-07-10 2009-12-09 中国科学院光电技术研究所 基于fpga的sata控制器
CN101803265A (zh) * 2007-09-18 2010-08-11 三星电子株式会社 产生多个循环冗余校验的方法和设备
CN105227189A (zh) * 2015-09-24 2016-01-06 电子科技大学 分段crc辅助的极化码编译码方法
CN105337696A (zh) * 2015-10-08 2016-02-17 东南大学 基于分段crc校验的极化解码方法
CN106301387A (zh) * 2016-08-15 2017-01-04 东南大学 一种分布式排序方法以及采用该方法构成crc辅助极化码连续消除列表译码器的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101594205B (zh) * 2009-06-22 2014-08-06 中兴通讯股份有限公司南京分公司 一种高级长期演进系统的下行控制信令发送方法
KR101671257B1 (ko) * 2010-09-12 2016-11-01 삼성전자주식회사 무선통신 시스템에서 맵 정보 전송 방법 및 장치
US8856609B2 (en) * 2011-11-21 2014-10-07 Broadcom Corporation Accelerated cyclical redundancy check
CN103220001B (zh) 2012-01-20 2016-09-07 华为技术有限公司 与循环冗余校验级联的极性码的译码方法和译码装置
CN106899311B (zh) * 2012-09-24 2023-11-03 华为技术有限公司 混合极性码的生成方法和生成装置
KR101951663B1 (ko) * 2012-12-14 2019-02-25 삼성전자주식회사 Crc 부호와 극 부호에 의한 부호화 방법 및 장치
CN104219019B (zh) * 2013-05-31 2021-06-22 华为技术有限公司 编码方法及编码设备
US9456352B2 (en) 2013-06-19 2016-09-27 Lg Electronics Inc. Method and apparatus for transmitting interference information
CN108289010B (zh) * 2017-01-09 2022-04-15 中兴通讯股份有限公司 一种数据处理方法和装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2043269A2 (en) * 2007-09-18 2009-04-01 Samsung Electronics Co., Ltd. Methods and apparatus to generate multiple cyclic redundancy checks (CRCS)
CN101803265A (zh) * 2007-09-18 2010-08-11 三星电子株式会社 产生多个循环冗余校验的方法和设备
CN101599004A (zh) * 2009-07-10 2009-12-09 中国科学院光电技术研究所 基于fpga的sata控制器
CN105227189A (zh) * 2015-09-24 2016-01-06 电子科技大学 分段crc辅助的极化码编译码方法
CN105337696A (zh) * 2015-10-08 2016-02-17 东南大学 基于分段crc校验的极化解码方法
CN106301387A (zh) * 2016-08-15 2017-01-04 东南大学 一种分布式排序方法以及采用该方法构成crc辅助极化码连续消除列表译码器的方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Design details of distributed CRC;Nokia ET AL;《3GPP TSG-RAN WG1#88bits Meeting R1-1705861》;20170407;全文 *
Nokia, Alcatel-Lucent Shanghai Bell.R1-1701033 "Polar codes design for UL control".3GPP tsg_ran\WG1_RL1.2017,(第TSGR1_AH期),全文. *
Nokia, Alcatel-Lucent Shanghai Bell.R1-1705861 "Design details of distributed CRC".3GPP tsg_ran\WG1_RL1.2017,(第TSGR1_88b期),全文. *
NTT DOCOMO, INC..R1-1705756 "CRC related design of Polar codes".3GPP tsg_ran\WG1_RL1.2017,(第TSGR1_88b期),全文. *
Polar codes design for UL Control;Nokia ET AL;《3GPP DRAFT；R1-1701033 POLAR Code Design for UL Control》;20170120;全文 *

Also Published As

Publication number Publication date
TW201907668A (zh) 2019-02-16
CN110771046A (zh) 2020-02-07
TWI768035B (zh) 2022-06-21
WO2018201408A1 (en) 2018-11-08
EP3619811A4 (en) 2021-01-13
EP3619811A1 (en) 2020-03-11
US11196445B2 (en) 2021-12-07
US20200067525A1 (en) 2020-02-27

Similar Documents

Publication Publication Date Title
CN110771046B (zh) 分布式crc极化码
US10700808B2 (en) Method and apparatus for encoding data using a polar code
US10361718B2 (en) Apparatus and method for encoding with cyclic redundancy check and polar code
CN108809506B (zh) 一种编码方法及装置
CN110582942B (zh) 一种用于编码和解码的方法和装置
CN109257140B (zh) 一种极化信道可靠度排序的方法、极化码编码方法及装置
CN109314600A (zh) 用于在使用通用极化码时进行速率匹配的系统和方法
US20200083984A1 (en) Polar code transmission method and apparatus
JP2020516157A (ja) 符号化方法、復号方法、装置、および装置
CN109314524A (zh) 使用通用极化码时通过异构内核进行速率匹配的系统和方法
CN109309503B (zh) 一种Polar码编码方法及装置
CN114553243A (zh) Polar码编译码方法及装置
CN112886969B (zh) 一种极化码编码方法及装置
CN108631790B (zh) 一种ldpc码构造方法及装置
CN101730993B (zh) 用于由电信设备给目的站分配信道资源的一组信道单元的至少一个信道单元的方法
CN107733439B (zh) 一种ldpc编码方法、编码装置及通信设备
CN108988870A (zh) Ldpc码校验矩阵的构造方法
CN113438191B (zh) 一种sm-scma系统上行链路的零码字辅助球形译码方法、系统
CN108809485B (zh) 一种编码的方法和装置
CN110785937B (zh) Crc和极化码传输方案
CN113541698B (zh) 编码、译码方法、装置及设备
KR20230057780A (ko) 코드워드에 대해 검출 동작 및 복조 동작을 수행하는 통신 장치 및 이의 동작 방법
CN110022158B (zh) 一种译码方法及装置
JP3628013B2 (ja) 信号送信装置および符号化装置
CN111600613B (zh) 一种校验方法、装置、译码器、接收机及计算机存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant