DE69324554T2

DE69324554T2 - Verfahren und Vorrichtung zur Synchronisationsdetektierung in einem Viterbi-Dekoder

Info

Publication number: DE69324554T2
Application number: DE69324554T
Authority: DE
Inventors: Toshiya Todoroki
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1992-12-25
Filing date: 1993-12-21
Publication date: 1999-08-26
Anticipated expiration: 2013-12-22
Also published as: EP0603824B1; CN1044757C; EP0603824A2; DE69324554D1; CN1093844A; JPH06276107A; JP2522142B2; EP0603824A3; US5809044A

Description

Die vorliegende Erfindung betrifft einen Viterbi- Decodierer zur Verwendung in Satellitenkommunikationssystemen und insbesondere ein Verfahren und eine Schaltung zum Erfassen eines Synchronisations- bzw. eines Asynchronisationszustands in einem Viterbi-Decodierer.
Es ist bekannt, daß ein Faltungscodierer durch eine Informationsrate oder -menge R und eine begrenzte Länge K eines Codes gekennzeichnet ist. Wenn k Daten- oder Informationsbits einer Daten- oder Informationsfolge in n Codebits einer Codefolge codiert werden, ist die Informationsräte R eines Codes durch k/n gegeben. Wenn beispielsweise ein Informationsbit einer Informationsfolge durch zwei Codebits einer Codefolge dargestellt wird, beträgt die Informationsrate R = 1/2. Die Informationsrate R eines Codes wird auch als Codierverhältnis bezeichnet. Die begrenzte Länge K bezieht sich auf einen Bereich, der durch Informationsbits eines bestimmten Blocks beeinflußt wird, und wird durch K = (m+1)n dargestellt, wobei m der Grad eines Codeerzeugungspolynoms und n die Länge eines Teilblocks darstellen.
Ein Faltungscode ist ein Code, bei dem Informationen in Blöcken codiert sind und ein aktueller Block durch Informationen eines vorangehenden Blocks beeinflußt wird. Codierte Blöcke werden als Codeblöcke bezeichnet.
Ein Faltungscodierer kann mehrere innere Zustände annehmen. Insbesondere kann der Faltungscodierer, wenn die Anzahl von in einem Faltungscodierer enthaltenen Verzögerungselementen d beträgt, weil jedes der Verzögerungselemente ei nen logischen Wert "1" oder "0" annehmen kann, 2d innere Zustände annehmen. Der Faltungscodierer führt einen Übergang von einem zu einem anderen inneren Zustand immer dann aus, wenn ihm k Informationsbits einer Informationsfolge zugeführt werden. Die Weise, auf die die inneren Zustände des Faltungscodierers sich ändern, wird durch ein bekanntes Gitter- oder Netz- (Trellis) Übergangsdiagramm dargestellt. Das Gitter-Übergangsdiagramm ist eine Darstellung von Änderungen innerer Zustände, dargestellt gegen eine die Zeit darstellende horizontale Achse. Wenn Daten übertragen werden, d. h., wenn eine Informationsfolge in eine Codefolge codiert wird, ändert sich der innere Zustand von einem Anfangszustand auf einen Endzustand.
Die vorliegende Erfindung betrifft ein Verfahren zum Erfassen eines Synchronisationszustands in einem Viterbi- Decodierer, der über einen Übertragungspfad Codedaten empfängt, die durch einen Faltungscodierer von einer Informationsfolge codiert wurden, und die empfangenen Codedaten unter Verwendung eines Viterbi-Algorithmus decodiert.
Es ist bekannt, daß es für die Anwendung eines Fehlerkorrekturcodes auf in einer Satellitenkommunikation übertragene Informationen erforderlich ist, daß ein Empfänger Empfangsdaten decodiert, während er die Unterteilung von Codeblocks in einem Sender korrekt erkennt. Ein Zustand, in dem die Unterteilung von Codeblocks in einem Sender und die Unterteilung von Codeblocks in einem Empfänger nicht miteinander übereinstimmen, wird als asynchroner Zustand bezeichnet. Der Empfänger kann Empfangsdaten in einem asynchronen Zustand nicht geeignet decodieren. Daher ist es notwendig, einen asynchronen Zustand durch einen Fehlerkorrekturcode zu erfassen und die Phase der einem Decodierer zugeführten Empfangsdaten so zu steuern, daß der Decodierer die Empfangsdaten permanent in geeignete Codeblocks decodieren kann. Um diese Anforderung zu erfüllen, sollten durch den Decodierer Synchronisationsinformationen extrahiert werden, die zwischen synchronen und asynchronen Zuständen klar unterscheiden.
Zum Decodieren einer Folge von Daten (Empfangsdaten), die durch einen Faltungscodierer in einem Sender mit einem Codierverhältnis von 1/2 codiert wurden, wird allgemein ein Viterbi-Decodierer verwendet, der die Empfangsdaten unter Verwendung eines Viterbi-Algorithmus decodiert. Zum Viterbi- Decodieren empfangener Daten in geeignete Codeblocks wurden daher verschiedenartige Synchronisationserfassungsverfahren vorgeschlagen (vergl. z. B. offengelegte Japanische Patentveröffentlichungen Nr. 62-193323, 63-232650, 1-296716, 2- 237334 und 3-13025).
Nachstehend wird ein herkömmliches Verfahren zum Erfassen eines Synchronisationszustands in einem Viterbi- Decodierer unter Bezug auf Fig. 1 beschrieben. Fig. 1 zeigt anhand eines Beispiels eine in einem Artikel mit dem Titel "Analysis of a Code Synchronizing Process in Viterbi Decoding" von Yutaka Yasuda et al., Seiten 17-24, Technical Research Report (CS82 - 43), Electronic Communications Society, dargestellte Schaltungsanordnung.
Unbewertete Empfangsdaten werden einem Eingangsanschluß 110 zugeführt. Im allgemeinen enthält ein empfangenes Signal, das durch eine analoge Übertragung übertragen wurde, Rauschen. Beispielsweise kann ein logischer Pegel "0" nach der Übertragung durch den Einfluß von Rauschen auf einen logischen Pegel 0,2 verändert werden, oder ein logischer Pegel "1" kann durch den Einfluß von Rauschen auf einen Pegel "0,7" verändert werden. Die unbewerteten Empfangsdaten sind Daten, die nicht unmittelbar in einen logischen Pegel "0" oder in einen logischen Pegel "1" zurückverwandelt, sondern als analoge Daten gehandhabt werden. Bewertete Empfangsdaten sind Daten, die aus unbewerteten Empfangsdaten regeneriert werden, indem ihnen ein logischer Pegel "0" oder ein logischer Pegel "1" zugeordnet wird.
Die dem Eingangsanschluß 110 zugeführten, unbewerteten Empfangsdaten werden einem Serien-Parallel-Umsetzer 118 zugeführt, der Daten a, b einem Phasenschieber 111 zuführt. Der Phasenschieber 111 hält die Daten a, b in der gleichen Phase, bis ihm ein Phasensteuerungssignal von einer Schaltung 116 zum Bestimmen eines Synchronisations/Asynchronisationszustands zugeführt wird.
In Antwort auf ein Phasensteuerungssignal von der Schaltung 116 zum Bestimmen eines Synchronisations/Asynchronisationszustands erzeugt der Phasenschieber 111 phasenverschobene, unbewertete Empfangsdaten c, d und bewertete Empfangsdaten. Der Phasenschieber 111 führt die phasenverschobenen, unbewerteten Empfangsdaten c, d einem Viterbi- Decodierer 112 und die bewerteten Empfangsdaten einer Verzögerungsschaltung 115 zu. Der Viterbi-Decodierer 112 decodiert die zugeführten phasenverschobenen unbewerteten Empfangsdaten c, d unter Verwendung eines bekannten Viterbi- Algorithmus. Die decodierten Daten werden von einem Ausgangsanschluß 117 ausgegeben und außerdem einem Faltungscodierer 113 zugeführt. Der Faltungscodierer 113 codiert die decodierten Daten in faltungscodierte Daten, die einem Korrelator 114 zugeführt werden. Dem Korrelator 114 werden außerdem die bewerteten Empfangsdaten zugeführt, die durch die Verzögerungsschaltung 115 verzögert wurden. Die Verzögerungsschaltung 115 dient zum zeitlichen Anpassen der bewerteten Empfangsdaten an die faltungscodierten Daten. Der Korrelator 114 erfaßt eine Korrelation zwischen den faltungscodierten Daten und den verzögerten, bewerteten Empfangsdaten in jedem Intervall und gibt einen die erfaßte Korrelation in jedem Intervall anzeigenden Korrelativwert aus.
Der derart erzeugte Korrelativwert ist in einem asynchronen Zustand tendentiell klein. Der Korrelativwert in jedem Intervall wird der Schaltung 116 zum Bestimmen eines Synchronisations/Asynchronisationszustands zugeführt. Die Schaltung 116 zum Bestimmen eines Synchronisations/Asynchronisationszustands vergleicht den Korrelativwert in jedem Intervall mit einem vorgegebenen Schwellenwert und bestimmt basierend auf dem Vergleichsergebnis, ob die Empfangsdaten im synchronen oder im asynchronen Zustand vorliegen. Wenn die Empfangsdaten in einem asynchronen Zustand vorliegen, führt die Schaltung 116 zum Bestimmen eines Synchronisations/Asynchronisationszustands dem Phasenschieber 111 das Phasensteuerungssignal zu. In Antwort auf das Phasensteuerungssignal ändert der Phasenschieber 111 die Phase der unbewerteten Empfangsdaten.
Wie in Fig. 2 dargestellt, wird, wenn die dem Phasenschieber 111 zugeführten Daten (a, b) den Wert (a, b) (Qt, Pt+1) aufweisen, festgestellt, daß die Empfangsdaten im asynchronen Zustand vorliegen, so daß der Phasenschieber 111 die Phase der Daten so ändert, daß die Daten (c, d) den Wert (c, d) = (Pt, Qt) annehmen. Dieses Verfahren wird wiederholt, bis die Schaltung 116 zum Bestimmen eines Synchronisations/Asynchronisationszustands feststellt, daß die Empfangsdaten im synchronen Zustand vorliegen.
Für das herkömmliche Verfahren zum Erfassen eines Synchronisationszustands in einem Viterbi-Decodierer ist eine zusätzliche Zeitdauer für eine durch den Viterbi-Decodierer verursachte Decodierverzögerung und eine durch den Faltungscodierer verursachte Codierverzögerung für die Extraktion der Synchronisationsinformationen erforderlich. Für den Decodier- und den Codiervorgang ist daher die Verzögerungsschaltung und der Faltungscodierer erforderlich.
In der EP-A-0139511 wird ein Synchronisationsverfahren beschrieben, in dem als Synchronisationsanzeige ein Vergleichswert zwischen dem Anwachsen der einem ausgewählten Zustand zugeordneten Metrik und der Summe des Absolutwertes empfangener P- und Q-Symbole verwendet wird, die in einem zweidimensionalen Umtastungsschema übertragen werden.
Daher ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Erfassen eines Synchronisationszustands und eines Asynchronisationszustands in einem Viterbi- Decodierer bereitzustellen, wobei durch das Verfahren Empfangsdaten in einen synchronen Zustand gebracht werden können, wenn festgestellt wird, daß die Empfangsdaten in einem asynchronen Zustand vorliegen.
Erfindungsgemäß wird ein Verfahren zum Erfassen eines Synchronisationszustands in einem Viterbi-Decodierer zum Decodieren faltungscodierter Empfangsdaten unter Verwendung eines Viterbi-Algorithmus bereitgestellt, wobei das Verfahren die Schritte aufweist: Prüfen eines vorangehenden Zustands, auf den ein in einem durch den Viterbi-Decodierer ausgeführten Viterbi-Decodiervorgang bestimmter Zustand mit maximaler Wegmetrik übergegangen ist, unter Verwendung des Zustands mit maximaler Wegmetrik und Bestimmen eines Verzweigungswertes zwischen Übergängen, Bestimmen einer Korrelation zwischen dem Verzweigungswert und den Empfangsdaten in jedem Intervall und Ausgeben eines die Korrelation in jedem Intervall darstellenden Korrelativwertes, Bestimmen, ob die Empfangsdaten in einem synchronen oder in einem asynchronen Zustand vorliegen, basierend auf dem Korrelativwert in jedem Intervall und Ändern der Phase der Empfangsdaten, wenn festgestellt wird, daß die Empfangsdaten in einem asynchronen Zustand vorliegen.
Erfindungsgemäß wird außerdem eine Schaltung zum Erfassen eines Synchronisationszustands in einem Viterbi- Decodierer zum Decodieren faltungscodierter Empfangsdaten unter Verwendung eines Viterbi-Algorithmus bereitgestellt, mit: einer Verzweigungswertausgabeschaltung zum Prüfen eines vorangehenden Zustands, auf den ein in einem durch den Viterbi-Decodierer ausgeführten Viterbi-Decodiervorgang bestimmter Zustand mit maximaler Wegmetrik übergegangen ist, unter Verwendung des Zustands mit maximaler Wegmetrik und zum Bestimmen eines Verzweigungswertes zwischen Übergängen; einem Korrelator zum Bestimmen einer Korrelation zwischen dem Verzweigungswert und den Empfangsdaten in jedem Intervall und zum Ausgeben eines die Korrelation in jedem Intervall darstellenden Korrelativwertes; einer Schaltung zum Bestimmen eines Synchronisations/Asynchronisationszustands zum Bestimmen, ob die Empfangsdaten in einem synchronen oder in einem asynchronen Zustand vorliegen, basierend auf dem Korrelativwert in jedem Intervall; und einem Phasenschieber zum Ändern der Phase der Empfangsdaten, wenn durch die Schaltung zum Bestimmen eines Synchronisations/Asynchronisationszustands festgestellt wird, daß die Empfangsdaten in einem asynchronen Zustand vorliegen.
In dem vorstehend beschriebenen Verfahren und in der vorstehend beschriebenen Schaltung können die Empfangsdaten unbewertete Daten aufweisen.
Die vorstehende und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der nachstehenden Beschreibung in Verbindung mit den beigefügten Zeichnungen, die eine bevorzugte Ausführungsform der vorliegenden Erfindung zeigen, anhand eines Beispiels verdeutlicht; es zeigen:
Fig. 1 ein Blockdiagramm einer Schaltungsanordnung zum Ausführen eines herkömmlichen Verfahrens zum Erfassen eines Synchronisationszustands in einem Viterbi-Decodierer;
Fig. 2 ein Diagramm zum Darstellen von Daten, die verschieden kombiniert werden, wenn sie von seriellen in parallele Daten umgewandelt werden;
Fig. 3(A) bis 3(c) Diagramme zum Darstellen eines Faltungscodierers, der in einem Sender mit einem erfindungsgemäßen Viterbi-Decodierer verwendet wird, und der Arbeitsweise des Faltungscodierers;
Fig. 4 ein Blockdiagramm einer Schaltung zum Erfassen eines Synchronisationszustands in einem erfindungsgemäßen Viterbi-Decodierer; und
Fig. 5 ein Gitter-Übergangsdiagramm zum Darstellen einer Arbeitsweise einer in der in Fig. 4 dargestellten Schaltung vorgesehenen Verzweigungswertausgabeschaltung.
Wie in Fig. 3(a) dargestellt, weist ein in einem Sender mit einem erfindungsgemäßen Viterbi-Decodierer verwendeter Faltungscodierer einen Eingangsanschluß 18, ein erstes und ein zweites Register 19, 20 und ein erstes und ein zweites Addierglied 21, 22 auf.
Wenn dem Eingangsanschluß 18 ein Informations- oder Datenbit Sk+2 zugeführt wird, halten das erste und das zweite Register 19, 20 jeweilige Informationsbits Sk+1, Sk. Zu diesem Zeitpunkt führen das erste und das zweite Addierglied 21, 22 folgende Gleichungen (1) bzw. (2) aus:
Pt = Sk+2 + Sk+1 + Sk(mod 2) (1)
Qt = Sk+2 + Sk(mod 2) (2)
Das erste und das zweite Addierglied 21, 22 geben eine erste und eine zweite Summe Pt bzw. Qt aus, wobei t die Zeit darstellt. Der Satz (Pt, Qt) aus einer ersten und einer zweiten Summe Pt, Qt stellt einen zum Zeitpunkt t übertragenen Codeblock dar. Zur gleichen Zeit, wenn dem Eingangsanschluß 18 nachfolgende Informationen zugeführt werden, ändern sich die Inhalte des ersten und des zweiten Addierglieds 21, 22, wie in Fig. 3(b) dargestellt, d. h., das erste und das zweite Addierglied 21, 22 halten jeweilige Informationsbits Sk+2, Sk+1.
Fig. 3(c) zeigt, wie die Inhalte des ersten und des zweiten Registers 19, 20 variieren, und welcher Codeblock (Pt, Qt) in Abhängigkeit von den durch das erste und das zweite Register 19, 20 gehaltenen Werten und dem dem Eingangsanschluß 18 zugeführten Informationsbit ausgegeben wird. Es wird vorausgesetzt, daß der Zustand, in dem das erste und das zweite Register 19, 20 jeweils Werte (0, 0) halten, als Zustand 0 bezeichnet wird, der Zustand, in dem das erste und das zweite Register 19, 20 jeweils Werte (1, 0) halten, als Zustand 1 bezeichnet wird, der Zustand, in dem das erste und das zweite Register 19, 20 jeweils Werte (0, 1) halten, als Zustand 2 bezeichnet wird, und der Zustand, in dem das erste und das zweite Register 19, 20 jeweils Werte (1, 1) halten, als Zustand 3 bezeichnet wird.
Fig. 4 zeigt ein Blockdiagramm einer Schaltung zum Erfassen eines Synchronisationszustands in einem erfindungsgemäßen Viterbi-Decodierer. In Fig. 4 werden über einen Eingangsanschluß 10 zugeführte, unbewertete Empfangsdaten über einen Serien-Parallel-Umsetzer 18 und einen Phasenschieber 11 nacheinander als Sätze (Pt, Qt) (synchroner Zustand) oder Sätze (Qt, Pt+1) (asynchroner Zustand) einem Viterbi-Decodierer 12 zugeführt, wobei jeder Codeblock als eine Einheit (c, d) betrachtet wird.
Der Viterbi-Decodierer 12 weist eine Schaltung 1 zum Berechnen einer Wegmetrik, eine Schaltung 2 zum Addieren, Vergleichen und Auswählen eines Zustands 0 (Zustand-0-ACS- Schaltung), eine Zustand-1-ACS-Schaltung 3, eine Zustand-2- ACS-Schaltung 4, eine Zustand-3-ACS-Schaltung 5, einen Überlebenswegspeicher 6, einen Wegmetrikspeicher 7 und eine Schaltung 8 zum Erfassen eines Zustands mit maximaler Wegmetrik auf.
Die Schaltung 1 zum Berechnen einer Wegmetrik berechnet in jedem Decodierschritt Verzweigungsmetrlken bezüglich in Fig. 3(c) dargestellten Verzweigungen (c, d) basierend auf Eingangsdaten. Der Wegmetrikspeicher 7 speichert Wegmetrikinformationen von Überlebenswegen in einem vorangehenden Decodierschritt bezüglich in Fig. 3(c) dargestellten Zuständen 0, 1, 2, 3 des Informationsbitsatzes (Sk+1, Sk+2). Die Zustand-0-ACS-Schaltung 2, die Zustand-1-ACS-Schaltung 3, die Zustand-2-ACS-Schaltung 4 und die Zustand-3-ACS-Schaltung 5 wählen basierend auf den durch die Schaltung 1 zum Berechnen einer Wegmetrik berechneten Verzweigungsmetriken und den im Wegmetrikspeicher 7 gespeicherten Wegmetrikinformationen neue Überlebenswege der Zustände 0, 1, 2, 3 aus.
Die Metriken der ausgewählten Überlebenswege und die Inhalte (das in Fig. 3(c) dargestellte Informationsbit Sk+2) einer Codierereingangsdatenfolge bezüglich der Wege werden im Überlebenswegspeicher 6 gespeichert. Zu diesem Zeitpunkt wird das Datenbit, das zum am weitesten zurückliegenden Zeitpunkt über den Überlebensweg bezüglich des Zustands eingegeben wurde, der durch die Schaltung 8 zum Erfassen eines Zustands mit maximaler Wegmetrik bestimmt wurde, als decodiertes Datenelement über einen Ausgangsanschluß 17 ausgegeben.
Erfindungsgemäß werden, wie nachstehend ausführlich beschrieben wird, Synchronisationsinformationen vom Ausgangssignal der Schaltung 8 zum Erfassen eines Zustands mit maximaler Wegmetrik extrahiert, die in einem Viterbi-Decodiervorgang erzeugt werden, der eine Wiederholung des vorstehenden Vorgangs ist.
Fig. 5 zeigt ein Beispiel eines Gitterübergangsdiagramms. Die dicken Linien in Fig. 5 bezeichnen einen Überlebensweg mit einer im Überlebenswegspeicher 6 gespeicherten maximalen Wegmetrik zu einem Zeitpunkt to im synchronen Zu stand. In Fig. 5 weist der Zustand 2 zum Zeitpunkt to eine maximale Wegmetrik auf und kann durch die Schaltung 8 zum Erfassen eines Zustands mit maximaler Wegmetrik bestimmt werden.
Die Verzweigungswertausgabeschaltung 9 bestimmt, von wo der Übergang des bestimmten Zustands mit der maximalen Wegmetrik ausgegangen ist, und gibt einen Verzweigungswert (Pt, Qt) zwischen Übergängen aus. Gemäß Fig. 5 ist ersichtlich, daß der Zustand 2, der zum Zeitpunkt to die maximale Wegmetrik aufweist, durch einen Übergang vom Zustand 3 erhalten wird. Daher gibt die Verzweigungswertausgabeschaltung 9 den Wert (0, 1) als Verzweigungswert (Pt, Qt) aus. Eine von der Verzweigungswertausgabeschaltung 9 erhaltene Folge oder Datenfolge ist keine vollständig codierte Datenfolge, sondern eine fast vollständig codierte Datenfolge. Eine Datenfolge in einem asynchronen Zustand ist eine zufällige Datenfolge.
Der von der Verzweigungswertausgabeschaltung 9 ausgegebene Verzweigungswert wird einem Korrelator 14 zugeführt. Der Korrelator 14 erfaßt eine Korrelation zwischen dem Verzweigungswert und den bewerteten Empfangsdaten in jedem Intervall und gibt einen die erfaßte Korrelation in jedem Intervall darstellenden Korrelativwert aus. Der so in jedem Intervall erzeugte Korrelativwert wird einer Schaltung 16 zum Bestimmen eines Synchronisations/Asynchronisationszustands zugeführt. Die Schaltung 16 zum Bestimmen eines Synchronisations/Asynchronisationszustands vergleicht den zugeführten Korrelativwert in jedem Intervall mit einem vorgegebenen Schwellenwert und bestimmt basierend auf dem Vergleichsergebnis, ob die Empfangsdaten im synchronen oder im asynchronen Zustand vorliegen. Wenn die Empfangsdaten in eines asynchronen Zustand vorliegen, führt die Schaltung 16 zum Bestimmen eines Synchronisations/Asynchronisationszustands dem Phasenschieber 11 das Phasensteuerungssignal zu. In Antwort auf das Phasensteuerungssignal ändert der Phasenschieber 11 die Phase der unbewerteten Empfangsdaten.
Wenn gemäß Fig. 2 die dem Phasenschieber 11 zugeführten Daten (a, b) den Wert (a, b) = (Qt, Pt+1) aufweisen, wird festgestellt, daß die Empfangsdaten in einem asynchronen Zustand vorliegen, und der Phasenschieber 11 ändert die Phase der Daten so, daß die Daten (c, d) den Wert (c, d) = (Pt, Qt) annehmen. Dieser Vorgang wird wiederholt, bis durch die Schaltung 16 zum Bestimmen eines Synchronisations/Asynchronisationszustands bestimmt wird, daß die Empfangsdaten im synchronen Zustand vorliegen.
Wie vorstehend beschrieben, ist, weil der erfaßte Zustand mit der im Viterbi-Decodierprozeß erzeugten maximalen Wegmetrik verwendet wird, um den synchronen Zustand zu extrahieren, die Zeitverzögerung, die ansonsten durch die Verzögerung im Viterbi-Decodierprozeß und eine durch Umcodieren entstehende Verzögerung verursacht wird, nicht erforderlich, so daß der synchrone Zustand oder der asynchrone Zustand schnell erfaßt werden kann. Die Größe der Schaltung zum Erfassen des synchronen oder asynchronen Zustands in einem Viterbi-Decodierer kann daher reduziert werden, weil keine Verzögerungsschaltung und kein Faltungscodierer erforderlich sind, die in einer herkömmlichen Synchronisationserfassungsschaltung ansonsten erforderlich wären.

Claims

1. Verfahren zum Erfassen eines Synchronisationszustands in einem Viterbi-Decodierer zum Decodieren faltungscodierter Empfangsdaten unter Verwendung eines Viterbi- Algorithmus, mit den Schritten:

Prüfen (9) eines vorangehenden Zustands, auf den ein in einem durch den Viterbi-Decodierer ausgeführten Viterbi-Decodierprozeß bestimmter Zustand mit maximaler Wegmetrik übergegangen ist, unter Verwendung des Zustands mit maximaler Wegmetrik und Bestimmen eines Verzweigungswertes zwischen Übergängen;

Bestimmen (14) einer Korrelation zwischen dem Verzweigungswert und den Empfangsdaten in jedem Intervall und Ausgeben eines die Korrelation in jedem Intervall darstellenden Korrelativwertes;

Bestimmen (16), ob die Empfangsdaten in einem synchronen oder asynchronen Zustand vorliegen, basierend auf dem Korrelativwert in jedem Intervall; und

Ändern (11) der Phase der Empfangsdaten, wenn festgestellt wird, daß die Empfangsdaten im asynchronen Zustand vorliegen.

2. Verfahren nach Anspruch 1, wobei die Empfangsdaten unbewertete Empfangsdaten aufweisen.

3. Schaltung zum Erfassen eines Synchronisationszustands in einem Viterbi-Decodierer zum Decodieren faltungscodierter Empfangsdaten unter Verwendung eines Viterbi- Algorithmus, mit:

einer Verzweigungswertausgabeschaltung (9) zum Prüfen eines vorangehenden Zustands, auf den ein in einem durch den Viterbi-Decodierer ausgeführten Viterbi- Decodierprozeß bestimmter Zustand mit maximaler Wegmetrik übergegangen ist, unter Verwendung des Zustands mit maximaler Wegmetrik und Bestimmen eines Verzweigungswertes zwischen Übergängen;

einem Korrelator (14) zum Bestimmen einer Korrelation zwischen dem Verzweigungswert und den Empfangsdaten in jedem Intervall und zum Ausgeben eines die Korrelation in jedem Intervall darstellenden Korrelativwertes;

einer Schaltung (16) zum Erfassen eines Synchronisations/Asynchronisationszustands zum Bestimmen, ob die Empfangsdaten in einem synchronen oder asynchronen Zustand vorliegen, basierend auf dem Korrelativwert in jedem Intervall; und

einem Phasenschieber (11) zum Ändern der Phase der Empfangsdaten, wenn durch die Schaltung zum Erfassen eines Synchronisations/Asynchronisationszustands festgestellt wird, daß die Empfangsdaten im asynchronen Zustand vorliegen.

4. Schaltung nach Anspruch 3, wobei die Empfangsdaten unbewertete Empfangsdaten aufweisen.