JP2757475B2

JP2757475B2 - ブランチメトリック演算回路

Info

Publication number: JP2757475B2
Application number: JP18638289A
Authority: JP
Inventors: 泉畠山
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1989-07-18
Filing date: 1989-07-18
Publication date: 1998-05-25
Anticipated expiration: 2013-05-25
Also published as: JPH0349428A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、畳込み符号を復号するヴィタビ復号器に
用いられるブランチメトリック演算回路に関する。

〔発明の概要〕

この発明は、畳込み符号を復号するヴィタビ復号器に
用いられるブランチメトリック演算回路において、受信
符号の符号を多重化制御信号に基づいて制御する符号制
御器と、この符号制御器の出力をそれぞれ加算して各ブ
ランチメトリックを求める加算器とを設けることによ
り、ACS演算を時分割処理で行うヴィタビ復号器を構成
する場合に、セレクタを用いずに出力ブランチメトリッ
クを制御でき、ハードウェアの簡単化がはかれるように
したものである。

〔従来の技術〕

ヴィタビ復号は、合流する２つのパスのうち、受信系
列から最小の距離にあるパスを選択していくことによ
り、畳込み符号を用いた最尤復号を効率良く行うアルゴ
リズムである。ヴィタビ復号は、通話路に生じるランダ
ム誤りに対する訂正能力が高く、軟判定復調方式と組み
合わせると、特に大きな符号化利得を得ることができ
る。このため、干渉波の影響を受け易く、電力制限の厳
しい衛星通信システムでじは、誤り訂正符号として畳込
み符号が用いられており、その復号にヴィタビ復号器が
用いられている。

このヴィタビ復号アルゴリズムについて、簡単に説明
する。

例えば生成多項式が G₁（Ｄ）＝１＋D² G₂（Ｄ）＝１＋Ｄ＋D² で与えられる符号化率Ｒ＝1/2、拘束長Ｋ＝３の畳込み
符号を考える。このような符号を発生する符号器は、第
７図に示すように、レジスタ151A及び151Bからなるシフ
トレジスタと、モジュロ２の加算器152A、152B、152Cと
により構成できる。

このような符号器におけるシフトレジスタの状態（b₁
b₂）としては、状態（00）、状態（01）、状態（10）、
状態（11）の４つの状態が採り得る。そして、入力が与
えられた時、遷移できる状態は常に２通りである。

すなわち、状態（00）の場合、入力が０のときには状
態（00）に遷移し、入力が１のときには状態（01）に遷
移する。状態（01）の場合、入力が０のときには状態
（10）に遷移し、入力が１のときには状態（11）に遷移
する。状態（10）の場合、入力が０のときには状態（0
0）に遷移し、入力が１のときには状態（01）に遷移す
る。状態（11）の場合、入力が０のときには状態（10）
に遷移し、入力が１のときには状態（11）に遷移する。

このような状態遷移をトレリス線図で示すと、第８図
に示すようになる。第８図において、実線のブランチは
入力０による遷移を示し、破線のブランチは入力１によ
る遷移を示す。また、ブランチに沿って書いてある数字
は、そのブランチの遷移が起きたときに出力される符号
（G₁G₂）である。

第８図からわかるように、各状態では必ず２つのパス
が合流する。ヴィタビ復号アルゴリズムは、各状態での
２つのパスのうち、最尤のパスを選択し、所定長まで生
き残りパスの選択を行ったら、各状態で選択したパスの
うち、最尤のものを検出することで、受信符号を復号す
るものである。

このようなヴィタビアルゴリズムに基づいて畳込み符
号を復号するヴィタビ復号器は、基本的に、受信系列と
各ブランチとの間のメトリックを計算するブランチメト
リック演算手段と、生き残りパスを選択して生き残りパ
スのステートメトリックを計算するACS（アダー・コン
パレータ・セレクタ）演算手段と、各ステートでのステ
ートメトリックの値をそれぞれ記憶するステートメトリ
ック記憶手段と、選択したパスの推定出力を記憶するパ
スメモリと、最尤のステートメトリックのアドレスを検
出し、パスメモリの制御を行う最尤判定手段とから構成
される。

このようなヴィタビ復号器では、ステートメトリック
記憶手段に、選択されたパスのメトリックの累計が記憶
されることになる。このため、ステートメトリック記憶
手段がオーバーフローする可能性がある。このようなス
テートメトリック記憶手段のオーバーフローを防止する
ために、メトリックの正規化が行われる。

つまり、第９図は、従来のヴィタビ復号器の一例であ
る。第９図において、入力端子101に例えば８値に軟判
定された受信符号が供給される。この受信符号が入力端
子101からブランチメトリック演算手段102に供給され
る。

ブランチメトリック演算手段102で、受信系列と各ブ
ランチとの間の４つのブランチメトリックが求められ
る。この４つのブランチメトリックは、受信符号と符号
（00）、符号（01）、符号（10）、符号（11）のそれぞ
れとの確からしさに対応している。

ブランチメトリック演算手段102の出力がACS演算手段
103に供給される。ACS演算手段103には、ステートメト
リック記憶手段104から前回までに求められたステート
メトリックが与えられる。

ACS演算手段103で、ステートメトリック・トランジシ
ョン・ダイアグラムに従って、各ステートでの生き残り
パスが選択され、この生き残りパスのステートメトリッ
クが計算される。このステートメトリック・トランジョ
ン・ダイアグラムは、トレリス線図を基にして作られ
る。

ACS演算手段103の出力が正規化手段105に供給される
とともに、最尤値検出手段106に供給される。正規化手
段105の出力がステートメトリック記憶手段104に供給さ
れる。また、ACS演算手段103から選択したパスに関する
情報信号が出力され、この情報信号がパスメモリ107に
送られる。

最尤値検出手段106は、ACS演算手段103から出力され
る今回の各ステートメトリックの中で最尤のステートメ
トリックを検出するものである。

この最尤のステートメトリックが正規化手段105に供
給される。正規化手段105で、各ステートメトリックか
らこの最尤のステートメトリックが減算される。これに
より、ステートメトリックの正規化がなされ、ステート
メトリック記憶手段104がオーバーフローすることが防
止される。

最尤値検出手段106の出力が最尤判定手段108に供給さ
れる。所定長の生き残りパスが選択された後、最尤判定
手段108で各ステートの中で最尤のパスが検出される。
この最尤判定手段108の出力によりパスメモリ107が制御
され、受信符号の復号がなされる。

このような構成とした場合、最尤値検出手段106で検
出された今回の最尤のステートメトリックを用いて正規
化が行われるので、正規化後の最尤のステートメトリッ
クの値を必ず所定値（例えば０）にすることができる。

ところが、上述のように構成される従来のヴィタビ復
号器では、最尤値検出手段106で今回の最尤のステート
メトリックを検出し、これを用いてステートメトリック
の正規化を行ない、この処理を待って、ステートメトリ
ック記憶手段104にステートメトリックを記憶させる処
理を行わなければならない。このため、演算時間が長く
必要になる。

そこで、前回の最尤のステートメトリックを使ってメ
トリックの正規化を行うようにしたヴィタビ復号器が提
案されている。前回の最尤のステートメトリックを用い
れば、今回の最尤のステートメトリックの検出処理を待
たずにステートメトリックの正規化が行え、処理速度の
向上が図れる。

また、第10図に示すように、前回の最尤のステートメ
トリックを求め、これを最尤値記憶手段120を介してACS
演算前に設けられた正規化手段105に与え、正規化処理
を行うようにしたものが提案されている（例えば特開昭
59−19454号公報）。

ところが、このように前回の最尤のステートメトリッ
クを使ってステートメトリックの正規化処理を行うと、
正規化後の最尤のステートメトリックの値が一定値（例
えば０）にならない。最尤のステートメトリックの値が
常に一定値（例えば０）になっていれば、その値のステ
ートメトリックを探せばステートメトリックのアドレス
が検出できるので、最尤ステートメトリックのアドレス
検出は非常に簡単である。ところが、最尤のステートメ
トリックの値が一定値になっていない場合には、各ステ
ートメトリックを比較して最尤のステートメトックを検
出するような処理が必要になる。

そこで、本願発明者は、最尤のブランチメトリック対
と、前回の最尤のステートメトリック対とを検出してメ
トリックを正規化するようにしたヴィタビ復号器を提案
している。

つまり、トランジションには、前回のステートメトリ
ックとブランチメトリックBM00又はBM11とを演算する系
列のものと、前回のステートメトリックとブランチメト
リックBM01又はBM10とを演算する系列のものがある。

今回のステートメトリックの最尤値は、前回のステー
トメトリックとブランチメトリックBM00又はBM11とを演
算する系列の中で最尤の前回のステートメトリックと今
回のブランチメトリックBM00とBM11のうち最尤のブラン
チメトリックとを加算した値か、前回のステートメトリ
ックとブランチメトリックBM01又はBM10とを演算する系
列の中で最尤の前回のステートメトリックと今回のブラ
ンチメトリックBM01とBM10のうち最尤のブランチメトリ
ックとを加算した値のいずれかである。

したがって、前回の最尤のステートメトリック対を求
め、今回の最尤のブランチメトリック対を求め、前回の
最尤のステートメトリック対と今回の最尤のブランチメ
トリック対とをそれぞれ加算した値を比較すれば、今回
のステートメトリックの最尤値が得られる。

ところで、ヴィタビ復号器では、ACS演算手段103とし
て、状態数分のACS回路が必要である。状態数は拘束長
に依存して指数関数的に増加し、例えば拘束長が７の場
合には、状態数が64にもなる。したがって、ACS演算手
段103を状態数分のACS回路から構成すると、回路規模が
非常に増大する。

そこで、従来より、時分割処理を行って、ACS演算手
段103の回路規模の縮小を図ることがなされている。例
えば16多重化処理を行えば、状態数が64の場合、１つの
ACS回路で16ステップ分のACS演算が行え、状態数が64の
ACS演算手段103が４つのACS回路で構成できる。

このようにACS演算を時分割処理で行う場合、ACS演算
手段を構成する各ACS回路に与えるブランチメトリック
がステップ毎に異なってくる。このため、ACS演算を時
分割処理で行う場合、従来では、第11図に示すように、
ブランチメトリック演算手段130の後段に、求められた
ブランチメトリックを処理に応じて選択するセレクタ13
7〜140を配設するようにしている。

つまり、第11図は、ACS演算を時分割処理で行う場合
の従来のブランチメトリック演算手段の一例である。第
11図において、入力端子131及び132に、例えば８値軟判
定された受信符号G₁及びG₂が供給される。入力端子131
及び132からの符号G₁及びG₂は、インバータ137及び138
に供給される。インバータ137及び138は、符号G₁及びG₂
をそれぞれ反転させるものである。インバータ137から
は、符号₁が出力される。インバータ138からは、符号
₂が出力される。

なお、軟判定データの最大値をＮとすると、₁ ＝Ｎ−G₁ ₂ ＝Ｎ−G₂ である。

加算器133には、符号G₁及び符号G₂が供給され、加算
器23でブランチメトリックBM00 BM00＝G₁＋G₂ が求められる。加算器133の出力がセレクタ137及びセレ
クタ140に供給される。

加算器134には、符号G₁及び符号₂が供給され、加算
器24でブランチメトリックBM01 BM01＝G₁＋₂ が求められる。加算器134の出力がセレクタ138及びセレ
クタ139に供給される。

加算器135には、符号₁及び符号G₂が供給され、加算
器135でブランチメトリックBM10 BM10＝₁＋G₂ が求められる。加算器135の出力がセレクタ138及び139
に供給される。

加算器136には、符号₁及び符号₂が供給され、加
算器136でブランチメトリックBM11 BM11＝₁＋₂が求められる。加算器136の出力がセレ
クタ137及びセレクタ140に供給される。

ブランチメトリックBM00、BM01、BM10、BM11は、それ
ぞれ、受信符号が（00）、（01）、（10）、（11）であ
る確からしさを示している。この値が小さいほど、尤度
が高い。

セレクタ137〜140には、端子141から選択信号が供給
される。この選択信号により、セレクタ137〜138が時分
割処理のステップに応じて切り換えられる。

セレクタ137で、ブランチメトリックBM00とBM11とが
選択され、ブランチメトリックBM00又はBM11が出力端子
142から選択的に出力される。

セレクタ138で、ブランチメトリックBM01とBM10とが
選択され、ブランチメトリックBM01又はBM10が出力端子
143から選択的に出力される。

セレクタ139で、ブランチメトリックBM10とBM01とが
選択され、ブランチメトリックBM10又はBM01が出力端子
144から選択的に出力される。

セレクタ140で、ブランチメトリックBM11とBM00とが
選択され、ブランチメトリックBM11又はBM00が出力端子
145から選択的に出力される。

（発明が解決しようとする課題〕このように、ACS演算を時分割処理で行う場合、従来
では、ブランチメトリック演算手段の後段に、求められ
たブランチメトリックを処理に応じて選択するセレクタ
137〜140を配設する必要がある。このため、ハードウェ
ア規模が大きくなるという問題が生じる。

したがって、この発明の目的は、ACS演算を時分割処
理で行う場合に回路規模の縮小がはかれるブランチメト
リック演算回路を提供することにある。

〔課題を解決するための手段〕

この発明は、受信符号の符号を多重化制御信号に基づ
いて制御する符号制御器41及び42と、この符号制御器41
及び42の出力をそれぞれ加算して各ブランチメトリック
を求める加算器35〜38とからなるブランチメトリック演
算回路である。

〔作用〕

ブランチメトリック演算手段２の前段に受信符号の符
号を多重化制御信号に基づいて制御する符号制御器41及
び42が設けられる。このため、ACS演算を時分割処理す
る場合に、ブランチメトリックを選択するセレクタが必
要なくなる。これにより、回路規模の縮小がはかれる。

〔実施例〕

この発明の実施例について、以下の順序で説明する。

a.ステートメトリックの最尤値検出 b.ヴィタビ復号器の一例 c.他の実施例 d.時分割多重化処理 a.ステートメトリックの最尤値検出この発明は、最尤のブランチメトリック対と、前回の
最尤ステートメトリック対とを検出してメトリックを正
規化するようにしたヴィタビ復号器に適用できる。この
ように、最尤のブランチメトリック対と、前回の最尤の
ステートメトリック対とを検出してメトリックの正規化
が行なえることについて説明する。

トランジョンには、前回のステートメトリックとブラ
ンチメトリックBM00又はBM11とを演算する系列のもの
と、前回のステートメトリックとブランチメトリックBM
01又はBM10とを演算する系列のものとがある。

例えば、第２図Ａ〜第２図Ｅは、生成多項式が G₁＝１＋Ｄ＋D²＋D³＋D⁶ G₂＝１＋D²＋D³＋D⁵＋D⁶ で示される拘束長７、符号化率1/2の符号を用いた場合
のステートメトリック・トランジション・ダイアグラム
である。第２図Ａ〜第２図Ｅにおいて、左側が前ステー
トメトリック、右側が現ステートメトリックであり、ビ
ットの右側がLSB、左側がMSBである。各ステートメトリ
ックは、16進数と２進数とで示される。第２図Ａ〜第２
図Ｅに示すように、トランジション（１）、（３）、
（５）…は、前回のステートメトリックとブランチメト
リックBM00又はBM11とを演算する系列に属し、トランジ
ション（２）、（４）、（６）…は、前回のステートメ
トリックとブランチメトリックBM01又はBM10とを演算す
る系列に属している。

前回のステートメトリックとブランチメトリックBM00
又はBM11とを演算する系列に属する前回のステートメト
リックSM00、SM20、SM02、SM22…の最尤値と、今回のブ
ランチメトリックBM00とBM11のうちの最尤値とを加算す
れば、この系列から得られる今回のステートメトリック
の最尤値が得られる。

また、前回のステートメトリックとブランチメトリッ
クBM01又はBM10とを演算する系列に属する前回のステー
トメトリックSM01、SM21、SM03、SM23…の最尤値と、今
回のブランチメトリックBM01とBM10のうちの最尤値とを
加算すれば、この系列から得られる今回のステートメト
リックの最尤値が得られる。

今回のステートメトリックの最尤値は、２つの系での
最尤値のいずれかである。したがって、最尤のブランチ
メトリック対と、前回の最尤ステートメトリック対とを
検出すれば、メトリックの正規化が行なえる。

b.ヴィタビ復号器の一例第３図は、このように前回の最尤のステートメトリッ
ク対と、今回の最尤のブランチメトリック対とを検出し
てメトリックの正規化を行うようにしたヴィタビ復号器
の一例である。第３図において、入力端子１から例えば
８値軟判定された受信符号が供給される。この受信符号
がブランチメトリック演算手段２に供給される。ブラン
チメトリック演算手段２でブランチメトリックが求めら
れる。

ブランチメトリック演算手段２で求められたブランチ
メトリックがACS演算手段３に供給されるとともに、ブ
ランチメトリック対最尤検出手段10に供給される。

ACS演算手段３は、時分割多重化処理を行う構成とさ
れている。例えば、拘束長Ｋが７の符号の場合には、状
態数が64となる。ACS演算手段３は、例えば16分割多重
化処理を行い、64の状態のACS演算を４つのACS回路で行
う構成とされている。各ACS回路は、加算器と、コンパ
レータと、セレクタとから構成される。

ACS演算手段３には、ブランチメトリック演算手段２
から今回のブランチメトリックが供給されるとともに、
ステートメトリック記憶手段４から前回までのステート
メトリックが供給される。ACS演算手段３で、ステート
メトリック・トランジション・ダイアグラムに従って、
ACS演算がなされる。これにより、各ステートでの生き
残りパスが選択され、この生き残りパスの今回のステー
トメトリックが計算される。

ACS演算手段３の出力が正規化手段５に供給される。
正規化手段５の出力がステートメトリック記憶手段４に
供給されるとともに、最尤判定手段８に供給される。ま
た、正規化手段５の出力がステートメトリック対最尤検
出手段12に供給される。ステートメトリック対最尤検出
手段12で、前回の最尤ステートメトリック対が求められ
る。この最尤ステートメトリック対がステートメトリッ
ク記憶手段13を介して最尤値検出手段11に供給される。

正規化手段５には、最尤値検出手段11の出力が供給さ
れる。最尤値検出手段11では、前述したように、ステー
トメトリック対最尤検出手段12から出力される前回の最
尤ステートメトリック対とブランチメトリック対最尤検
出手段10から出力される今回の最尤ブランチメトリック
対とから、今回の最尤ステートメトリックが求められ
る。

正規化手段５で、ACS演算手段３から出力される各ス
テートメトリックから最尤値検出手段11の出力が減算さ
れる。これにより、ステートメトリックの正規化がなさ
れる。

また、ACS演算手段３から選択したパスに関する情報
信号が出力され、この選択したパスに関する情報信号が
パスメモリ７に供給される。

所定長の生き残りパスが選択された後、最尤判定手段
８で各ステートの中で最尤のパスが検出される。この最
尤判定手段８の出力によりパスメモリ７が制御され、受
信符号の復号がなされる。

c.他の実施例第４図は、この発明が適用できるヴィタビ復号器の他
の例である。前述の例では、最尤値検出手段11で求めら
れた今回のステートメトリックの最尤値を、ACS演算手
段３の後段の正規化手段５に供給するようにしている
が、この例では、第４図に示すように、最尤値検出手段
11で求められた今回のステートメトリックの最尤値を、
ACS演算手段３の前段の正規化手段５に供給するように
している。

d.時分割多重化処理 ACS演算手段３は、例えば16分割多重化処理を行う構
成とされる。そして、各ACS回路から出力される演算結
果は、各系列毎にまとまるようにしている。このように
すると、最尤ステートメトリック対の検出処理が容易で
ある。

第１図は、この発明が適用されたヴィタビ復号器のブ
ランチメトリック演算手段２及びACS演算手段３の構成
を示すものである。

ブランチメトリック演算手段２は、４つの加算器35〜
38を有しており、ブランチメトリック演算手段２の前段
には、符号制御器41及び42が設けられる。この符号制御
器41及び42により、ACS演算の多重化処理及びパンクチ
ャド符号化に対応して、受信符号が制御される。符号制
御器41からは、受信符号G₁の入力端子51が導出される。
符号制御器42からは、受信符号G₂の入力端子52が導出さ
れる。また、多重化制御信号の入力端子53及びメトリッ
ク計算禁止信号の入力端子54が設けられる。

符号制御器41は、EX−ORゲート43及び44と、EX−NOR
ゲート45とから構成される。符号制御器42は、EX−ORゲ
ート46及び47と、EX−NORゲート48とから構成される。

入力端子53からの多重化制御信号により、EX−ORゲー
ト43及び44から出力される受信符号G₁の符号と、EX−OR
ゲート46及び47から出力される受信符号G₂の符号が制御
される。

つまり、メトリック計算禁止信号がローレベルで、多
重化制御信号がローレベルの時には、EX−ORゲート43か
ら符号G₁、EX−ORゲート44から符号₁が出力され、EX
−ORゲート46から符号G₂、EX−ORゲート47から符号₂
が出力される。メトリック計算禁止信号がローレベル
で、多重化制御信号かハイレベルの時には、EX−ORゲー
ト43から符号₁、EX−ORゲート44から符号G₁が出力さ
れ、EX−ORゲート46から符号₂、EX−ORゲート47から
符号G₂が出力される。

パンクチャド符号化の際にメトリック計算禁止を行う
場合には、入力端子54からのメトリック計算禁止信号が
ハイレベルとされる。

加算器35には、EX−ORゲート43の出力G₁又は₁と、E
X−ORゲート46の出力Ｇ、₂又は₂が供給される。加算
器35で、（G₁＋G₂）又は（₁＋₂）が求められ、ブラ
ンチメトリックBM00又はBM11が求められる。

加算器36には、EX−ORゲート43の出力G₁又は₁と、E
X−ORゲート47の出力₂又はG₂が供給される。加算器36
で、（G₁＋₂）又は（₁＋G₂）求められ、ブランチメ
トリックBM01又はBM10が求められる。

加算器37には、EX−ORゲート44の出力₁又はG₁と、E
X−ORゲート46の出力G₂又は₂が供給される。加算器37
で、（₁＋G₂）又は（G₁＋₂）求められ、ブランチメ
トリックBM10又はBM01が求められる。

加算器38には、EX−ORゲート44の出力₁又はG₁と、E
X−ORゲート47の出力₂又はG₂が供給される。加算器38
で、（₁＋₂）又は（G₁＋G₂）求められ、ブランチメ
トリックBM11又はBM00が求められる。

なお、ブランチメトリックBM00、BM01、BM10、BM11
は、それぞれ、受信符号が符号（00）、符号（01）、符
号（10）、符号（11）である確からしさを示している。

第２図Ａ〜第２図Ｃに示すステートメトリック・トラ
ンジョン・ダイアグラムからわかるように、トランジシ
ョンには、ブランチメトリックBM00又はBM11とでACS演
算を行い、その結果が前回のステートメトリックとブラ
ンチメトリックBM00又はBM11とを演算する系列となる演
算系列（BM00/11→BM00/11系列）と、ブランチメトリッ
クBM01又はBM10とでACS演算を行い、その結果が前回の
ステートメトリックとブランチメトリックBM00又はBM11
とを演算する系列となる演算系列（BM01/10→BM00/11系
列）と、ブランチメトリックBM01又はBM10とでACS演算
を行い、その結果が前回のステートメトリックとブラン
チメトリックBM01又はBM10とを演算する系列となる演算
系列（BM01/10→BM01/10系列）と、ブランチメトリック
BM00又はBM11とでACS演算を行い、その結果が前回のス
テートメトリックとブランチメトリックBM01又はBM10と
を演算する系列となる演算系列（BM00/11→BM01/10系
列）とがある。

ACS回路31は、（BM00/11→BM00/11系列）のACS演算を
行うものである。すなわち、ACS演算回路31は、ブラン
チメトリックBM00又はBM11とでACS演算を行い、その結
果が前回のステートメトリックとブランチメトリックBM
00又はBM11とを演算する系列に属するステートメトリッ
クを出力する。

ACS回路32は、（BM01/10→BM00/11系列）のACS演算を
行うものである。すなわち、ACS回路32は、ブランチメ
トリックBM01又はBM10とでACS演算を行い、その結果、
前回のステートメトリックとブランチメトリックBM00又
はBM11とを演算する系列に属するステートメトリックを
出力する。

ACS回路33は、（BM01/10→BM01/10系列）のACS演算を
行うものである。すなわち、ACS回路33は、ブランチメ
トリックBM01又はBM10とでACS演算を行い、その結果、
前回のステートメトリックとブランチメトリックBM01又
はBM10とを演算する系列に属するステートメトリックを
出力する。

ACS回路34は、（BM00/11→BM01/10系列）のACS演算を
行うものである。すなわち、ACS回路34は、ブランチメ
トリックBM00又はBM11とでACS演算を行い、その結果、
前回のステートメトリックとブランチメトリックBM01又
はBM10とを演算する系列に属するステートメトリックを
出力する。

第５図Ａ〜第５図Ｄは、各ACS回路31〜34で行うACS演
算順序の一例である。

第５図Ａは、ACS回路31の動作を示し、第５図ＢはACS
回路32の動作を示し、第５図ＣはACS回路33の動作を示
し、第５図ＤはACS回路34の動作を示している。この例
では、状態数が64のACS演算が４つのACS回路31〜34を用
いて16ステップで行われる。第５図Ａ〜第５図Ｄは、入
力ブランチメトリックと入力ステートメトリックと、出
力ステートメトリックとを示している。

第５図Ａに示すように、ACS回路31からは、ステート
メトリックSM′00、SM′04、SM′22、SM′3F…が出力さ
れる。また、第５図Ｂに示すように、ACS回路32から
は、ステートメトリックSM′02、SM′06、SM′20、SM′
3D…が出力される。これらACS回路31及び32から出力さ
れるステートメトリックは、第２図Ａ〜第２図Ｄからわ
かるように、前回のステートメトリックとブランチメト
リックBM00又はBM11とを演算する系列に属する。したが
って、ACS回路31及びACS回路32の出力の最尤値から、一
方の最尤対ステートメトリックが求められる。

第５図Ｃに示すように、ACS回路33からは、ステート
メトリックSM′03、SM′07、SM′21、SM′3C…が出力さ
れる。また、第５図Ｄに示すように、ACS回路34から
は、ステートメトリックSM′01、SM′05、SM′23、SM′
3E…が出力される。これらACS回路33及び34から出力さ
れるステートメトリックは、第２図Ａ〜第２図Ｄからわ
かるように、前回のステートメトリックとブランチメト
リックBM01又はBM10とを演算する系列に属する。したが
って、ACS回路33及びACS回路34の出力の最尤値から、他
方の最尤対ステートメトリックが求められる。

このように、系列毎にまとまるようにACS演算を時分
割処理で行うようにすると、最尤ステートメトリック対
の検出処理を行う際に、並べ替えの処理を必要とせず、
最尤ステートメトリック対の検出処理が容易である。

つまり、第６図において、記憶器64には、最初に入力
端子62から所期値が与えられ、以後、これまでのステー
トメトリックの最尤値が記憶される。

入力端子61から比較器65に、ACS回路31〜34のそれぞ
れで求められたステートメトリックが供給される。記憶
器64の出力が比較器65に供給される。比較器65で、入力
端子61からのステートメトリックと、記憶器64に蓄えら
れていたこれまでのステートメトリックの最尤値とが比
較される。

記憶器64に蓄えられていたこれまでのステートメトリ
ックの最尤値の方が入力端子61からのステートメトリッ
クより尤度が高い場合には、記憶器64のステートメトリ
ックがそのまま保持される。

入力端子61からのステートメトリックの方が記憶器64
に蓄えられていたこれまでのステートメトリックの最尤
値より尤度が高い場合には、記憶器64のステートメトリ
ックが入力端子61からのステートメトリックに改められ
る。

このような処理を繰り返していくことにより、記憶器
64には、最尤のステートメトリックが蓄えられることに
なる。

所定ステップが終了後、記憶器64に蓄えられていたス
テートメトリックが最尤値記憶回路65に取り込まれる。
そして、出力端子67から、その系列の最尤ステートメト
リックが出力される。

e.変形例上述の例では、16多重化処理としているが、４多重化
処理の場合や、８多重化処理を行う場合にも、系列毎に
まとまるようにACS演算を時分割処理で行うことができ
る。

〔発明の効果〕

この発明によれば、ブランチメトリック演算手段の前
段に受信符号の符号を多重化制御信号に基づいて制御す
る符号制御器が設けられる。符号制御器は、簡単なゲー
ト回路で構成できる。このため、ACS演算を時分割処理
する場合に、ブランチメトリック演算手段の構成を簡単
化できる。

また、この符号制御器を利用すると、パンクチャド符
号化を行った場合に、メトリック計算禁止機能を持たせ
られる。

【図面の簡単な説明】第１図はこの発明におけるブランチメトリック演算手段
及びACS演算手段の一例のブロック図，第２図Ａ〜第２
図Ｅはこの発明の一実施例におけるステートメトリック
・トランジション・ダイアグラムを示す略線図，第３図
はこの発明が適用できるヴィタビ復号器の一例のブロッ
ク図，第４図はこの発明が適用できるヴィタビ復号器の
他の例のブロック図、第５図Ａ〜第５図Ｄはこの発明の
一実施例の説明に用いる略線図，第６図はこの発明の一
実施例における最尤値検出回路の一例のブロック図，第
７図は畳込み符号の符号器の一例のブロック図，第８図
は従来のヴィタビ復号器の説明に用いるトレリス線図，
第９図は従来のヴィタビ復号器の一例のブロック図，第
10は従来のヴィタビ復号器の他の例のブロック図，第11
図は従来のヴィタビ復号器の一例のブロック図である。図面における主要な符号の説明 2:ブランチメトリック演算手段,3:ACS演算手段,4:ステ
ートメトリック記憶手段,5:正規化手段,8:最尤判定手
段,41,42:符号制御器。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H03M 13/00 - 13/12 ＩＮＳＰＥＣ（ＤＩＡＬＯＧ) ＷＰＩ（ＤＩＡＬＯＧ)

Claims

(57)【特許請求の範囲】

【請求項１】ACS演算を多重処理するビタビ復号器のブ
ランチメトリック演算回路において、受信符号の符号を多重化制御信号に基づいて制御する符
号制御器と、上記符号制御器の出力をそれぞれ加算して各ブランチメ
トリックを求める加算器とからなるブランチメトリック演算回路。