JPS6370632A - 回線切替方式 - Google Patents

回線切替方式

Info

Publication number
JPS6370632A
JPS6370632A JP61215291A JP21529186A JPS6370632A JP S6370632 A JPS6370632 A JP S6370632A JP 61215291 A JP61215291 A JP 61215291A JP 21529186 A JP21529186 A JP 21529186A JP S6370632 A JPS6370632 A JP S6370632A
Authority
JP
Japan
Prior art keywords
signal
switching
bit
line
converters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61215291A
Other languages
English (en)
Inventor
Hideaki Morimoto
森本 英明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61215291A priority Critical patent/JPS6370632A/ja
Priority to CA000546387A priority patent/CA1254621A/en
Priority to EP87113252A priority patent/EP0260603B1/en
Priority to AU78251/87A priority patent/AU586399B2/en
Priority to DE87113252T priority patent/DE3788324T2/de
Priority to US07/095,198 priority patent/US4773081A/en
Publication of JPS6370632A publication Critical patent/JPS6370632A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/74Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は回線切替方式に関し、特に、ディジタル無線通
信システムの現用無線回線と予備無線回線との回線切替
を、無線区間のフレーム同期信号を使用せずに受信端局
側の受信信号処理回路の出力に設けられた同期切替回路
を用いて無符号誤シで行う回線切替方式に関する。
〔従来の技術〕
マイクロ波帯等の広帯域ディジタル無線通信システムに
おいては、無線回線の保守点検用およびフェージング対
策用として、従来から現用無線回線と予備無線回線とを
受信端局側に設けた同期切替回路を用いて無符号誤シで
瞬時に切替える回線切替方式が採用されている。
上述の従来から用いられている回線切替方式においては
、現用無線回線を予備無線回線に切替える場合、送信端
局側のディジタル多重化端局装置から入力されたディジ
タル多重化信号は、送信符号変換回路でバイポーラ符号
からユニポーラ符号に変換され、送信信号処理回路で速
度変換により無線区間監視用のフレーム同期信号、監視
制御信号などが挿入された後、送信信号分配回路および
送信信号切替回路を経て現用無線回線と予備無線回線と
に並列に送シ出される。受信端局側で受信復調された現
用および予備無線回線経由の二つの受信ディジタル信号
は、現用無線回線のフレーム同期回路と受信信号処理回
路との間に設けられている同期切替回路において、現用
および予備の各無線回線からそれぞれ検出されたフレー
ム同期信号を用いて受信タイミングのずれを調整したの
ち無符号誤シで切替えられる。
この方法では、現用無線回線の伝送信号を予備無線回線
に並列に送出する際に予備無線回線にフレーム同期はず
れが生ずるため切替時間が長くなる外、無符号誤シで切
替えられる対象機器の範囲が変調器を含む無線送信装置
から復調器を含む無線受信装置までの無線機器のみであ
シ、送信符号変換回路、送信信号処理回路および受信信
号処理回路を含まないなどの欠点がある。この欠点を解
決する一方法として、送信端局の送信符号変換回路から
受信端局の受信信号処理回路までを含む無線回線区間を
無符号誤シで切替えられ、切替の際にフレーム同期はず
れが発生しない回線切替方式が特開昭61−11103
7号公報に提案されている。
第2図は上述した特開昭61−111037号公報記載
の回線切替方式を適用したディジタル無線通信システム
の一構成例を示すブロック図であシ、予備無線回線と1
現用無線回線のみを示したものである。
第2図において、ディジタル多重化端局装置(図示せず
)からのディジタル多重化信号100は、分岐回路1.
送信符号変換回路2.送信信号処理回路3を経て送信装
置(図示せず)の変調部に送られ、現用無線回線FLE
Gを介して受信端局に伝送される。受信復調された受信
ディジタル信号はフレーム同期回路4を経て受信信号処
理回路5に送られ、ここで逆速度変換により送信端局側
で挿入されたフレーム同期信号、監視制御信号などが除
去された後、同期切替回路6を経て受信符号変換回路7
でバイポーラ符号に変換され、切替器8を経てディジタ
ル多重化信号101としてディジタル多重化端局装置(
図示せず)に送シ出される。
一方、予備無線回線P ROTに対しては、正常運用時
にはパイロット発生回路9で発生された監視用ディジタ
ル信号102が送信切替器10.送信符号変換回路2a
、送信信号処理回路3aを経て送シ出されておシ、受信
端局側で受信された受信ディジタル信号フレーム同期回
路4a、受信信号処理回路5a、分配回路11.受信符
号変換回路7a及び切替器8を経てパイロット検出回路
12に加えられ、回線状態の監視が行われている。
現用無線回線BEGを予備無線回線PI(O’rに切替
える場合には、まず送信端局側の送信切替器lOを動作
させ、分岐回路1で分岐されたディジタル多重化信号1
00を予備無線回線PROTに並列に送シ出し、受信端
局側の同期切替回路6において、分配回路11から分岐
された予備無線回線PROT経由のディジタル信号10
3と現用無線回線1G経由のディジタル信号104との
ビットタイミングを一致させたのち無符号誤りの切替が
行われる。
第3図は第2図に示した同期切替回路6の一構成例を示
すブロック図で、フレーム同期信号を使用せずにビット
タイミングのずれを調整し、無符号誤シの瞬時切替が行
える回路である。
第3図において、分周変換器13及び14は、予備無線
回線経由で入力されるデータ信号103d。
クロック信号103C(第2図のディジタル信号103
に対応)及び現用無線回線経由で入力されるデータ信号
104d 、クロック信号104C(第2図のディジタ
ル信号104に対応)を、それぞれN分周してビット長
がN倍に伸長されたN列の並列データ信号105d及び
106dと、これらに対応するN相クロック信号105
C及び106Cとに変換して信号列入替器15及び16
に供給する。
信号列入替器15及び16は、それぞれ入替制御信号1
07及び108によりN本の入力信号線とN本(クロッ
ク信号については1本)の出力信号線との接続を順番に
ずらせることのできる回路であり、入力側のN列データ
信号の第1〜第N列の信号を出力側のN列の並列データ
信号の第1列の信号として取出すことができる。この信
号列入替器は分周変換器における分周回路の初期位相の
不確定性の影響をフレーム同期信号を用いずに除去する
ために設けられている。
信号列入替器15及び16の並列データ信号出力は、そ
れぞれ共通のN相クロック信号109でバッファ17及
び18に読込まれビット比較器1りに加えられる。ビッ
ト比較器19は各信号列のビット情報の比較を行い、両
者が一致しないとき(不一致が規定値を越えたとき)は
入替制御信号110を出力し、信号列入替器15又は1
6のいずれか一方を作動させて信号列の入替を行い、両
者が一致したとき(不一致が一定数以下のとき)には切
替制御信号111が出力され、制御端子120に加えら
れる制御信号ゝゝ1“との論理積をとシ、切替器20に
対して切替制御信号112が送シ出される。切替器20
は共通クロック信号109で読出された現用および予備
無線回線経由の並列データ信号113及び114と、N
相クロック信号のうちの基準クロック信号(例えば第1
列の信号に対応するクロック信号)115及び116の
それぞれ一方を選択する切替器であシ、その出力の並列
データ信号は逓倍変換器21で元の直列データ信号に変
換され、出力データ信号117及びクロック信号118
として第2図に示す受信符号変換回路7に送られる。一
方、切替器20で選択された基準クロック信号は、位相
比較器22.′flL圧制御発振器23及び分周器24
から揖成さnるズ通りロッノ発竺起: 5 /CT、t
ムム、この基準クロック信号に同期したN相の共通クロ
ック信号109が発生される。
いま、現用無線回線から予備無線回線に切替える場合を
考えると、切替器20は現用無線回線側の並列データ信
号114と基準クロック信号116とを選択しておシ、
破線で囲んだビット比較部26の制御端子11りにはゝ
ゝ1“が加えられている。
従って、ビット比較器19の入替制御信号110は信号
列入替器16には出力されず、入替制御信号107のみ
が信号列入替器15に出力され、予備無線回線側の並列
データ信号の入替により分周変換器13の初期位相の調
整が行われる。回線切替が指令されて伝送信号が予備無
線回線P几OTに並列に送信され、両者のビット情報が
一致してビット比較器19から切替制御信号111が出
力されると、制御端子120に加えられた制御信号との
論理積を求め、切替器20に切替制御信号112が加え
られ予備無線回線経由の並列データ信号113および基
準クロック信号115に切替えられる。このとき、基準
クロック信号が現用から予備に切替えられ位相が急変し
ても、共通クロック信号109は電圧制御発振器23の
出力を分周して供給されているため急激力変化はなく、
徐々に位相が変化し予備の基準クロック信号115に同
期される。
上述したように、分周変換器13及び14でN列に変換
された現用および予備の各並列データ信号は、元の直列
データ信号のNビット分のデータ長を有しているから、
現用無線回線経由のデータ信号104dと予備無線回線
経由のデータ信号103dとの受信タイミング差が±N
/2N/2ピツトあれば、両データ信号を共通のクロ、
り信号109で読出すことにより両者のタイミングの差
を吸収して無符号誤りの同期切替を行うことができる。
又、信号列入替器15及び16とビット比較部26とに
よって、分周変換器13及び14の分周回路の初期位相
不確定性の影響をフレーム同期信号を用いることなく除
去することができる。
〔発明が解決しようとする問題点〕
近年、ディジタル信号伝送の普及に伴い、従来のバイポ
ーラ符号(AMI符号とも呼ばれ、2進符号の11“に
対して交互に正負のパルス“十A”’−A“を割当てた
複極性RZ ((Return−to−Zero ))
符号)に代え、n個のゝ0“の連続を交互に正負のパル
スを伝送するというバイポーラ符号則に違反したパルス
を含む特定パターンの置換符号に置き換えて伝送するB
nZ8符号(Bipolarwith n Zeros
 5ubstitution )のような零連続抑圧符
号がCCITTの標準として採用されるようになってき
た。すなわち、米国においては既KB3ZS符号や86
ZS符号が用いられており、我が国においてもB8Z8
符号の使用が予定されている。
バイポーラ符号を使用する従来のディジタル信号伝送方
式の場合には、通常スクランブル処理された信号が使用
されるため、情報入力が全くない場合でもディジタル多
重化端局装置から入力される第2図に示したディジタル
多重化信号100はデータの変換点が多く、従って第3
図に詳細な構成を示した同期切替回路6の動作に何ら異
常は発生しない。しかし々がら、BnZS符号を使用す
る場合にはスクランブル処理は行われず、送信符号変換
回路2においてBnZS符号からユニポーラ符号に変換
する際には置換符号を元に戻して伝送する必要があるた
め、情報入力が全くない場合には送信符号変換回路2の
出力では同−符号加”又はゝ1“の連続が発生する。こ
の場合でも送信信号処理回路3において無線区間用のス
クランブル処理が行われるので、無線区間のビット同期
の再生やスペクトルの平担化に問題はないが、受信端局
の受信信号処理回路5の出力は送信信号処理回路30入
力と同様にゝゝO“又はゝl“の連続と々るため、第3
図に示した同期切替回路6の分周変換器13.14の並
列データ信号は各列ともゝO“又は“1“の連続となり
、ビット比較器1りによるビット比較では分周回路の初
期位相の不確定性に基づく位相ずれを検出できなくなる
。このため、情報入力の全くない無負荷の場合および情
報入力の少ない軽負荷の場合には、切替時間が長くなり
e動作が発生するという問題点がある。
本発明の目的は、上述の問題点を除去し、BnZS符号
のような零連続抑圧符号を使用する場合にも適用可能で
、同期切替の対象となる機器範囲に送信信号処理回路と
受信信号処理回路とを含み、切替時に無線区間のフレー
ム同期はずれが発生しない回線切替方式を提供すること
である。
〔問題点を解決するための手段〕
本発明の回線切替方式は、現用無線回線と予備無線回線
との回線切替を、送信端局側の送信信号処理回路よりも
入力側に設けられた送信切替器と、受信端局側の受信信
号処理回路の出力に設けられた同期切替回路とにより無
符号誤りで行うディジタル無線通信システムの回線切替
方式において、前記同期切替回路が、前記現用無線回線
および前記予備無線回線経由で入力される入力データ信
号をそれぞれ分岐監視してあらかじめ定められた一定数
の同一符号の連続を検出するとあらかじめ定められた規
則に従ってデータ列中のmビット(m≧1の整数)の符
号を反転させて比較用データ信号として出力する2個の
ビット変換器と、クロック信号と前記入力データ信号と
前記比較用データ信号とを入力しN分周(N22の整数
)してN相クロック信号とそれぞれN列の信号列から成
る並列データ信号および比較用並列信号とに変換する2
個の分周変換器と、前記2個の分周変換器の出力にそれ
ぞれ接続されN列の信号列の配列順序を入替制御信号に
より順送りに入替えて出力する2個の信号列入替器と、
前記2個の信号列入替器の並列データ信号出力および比
較用並列信号出力を共通クロック信号で読出す読出手段
と、前記共通クロック信号で読出された各比較用並列信
号のビット情報を相互に比較し、あらかじめ定められた
規定値を越えるビット不一致を検出したとき前記入替制
御信号を前記信号列入替器のいずれか一方に選択的に送
出し、あらかじめ定められた時間内にあらかじめ定めら
れた一定数を越えるビット不一致がなかったとき切替制
御信号を送出するビット比較部と、前記切替制御信号で
制御され前記信号列入替器のいずれか一方の並列データ
信号出力とN相クロック信号出力とを選択する切替器と
、前記切替器の並列データ信号出力をN逓倍して直列デ
ータ信号に変換する逓倍変換器と、前記切替器のN相ク
ロック信号出力で位相制御され前記共通クロック信号を
発生する共通クロック発生部とを備えて構成されている
〔実施例〕
次に本発明の実施例を図面を参照して説明する。
第1図は本発明に使用さγしる同期切替回路の一実施例
のブロック図である。本発明が適用されるディジタル無
線通信システムのシステム構成は、前述した第2図の特
開昭60−111037号公報記載の方式の構成と同じ
となるが、第2図の送信符号変換回路2,2a及び受信
符号変換回路7,7aはそれぞれBnZS符号とユニホ
ーラ符号との変換を行う変換回路であり、同期切替回路
6には第1図に示した同期切替回路が使用される。
第1図に示した同期切替回路においては、予備および現
用無線を経由した入力データ信号103d及び104d
はそれぞれ1分され、一方はビット変換器27及び28
を経て、他方は直接その゛ま′ま分周変換器29及び3
0に入力される。ビット変換器27.28は、それぞれ
一定数(例えばN個)の同一符号の連続ゲ検出すると最
後(N個目)の符号を反転させ、入力データ信号全ビッ
ト比較のみに使用する比較用データ信号103b 、1
04bに変換する。分周変換器29.30は、第3図の
分周変換器13.14と同様な機能を有し、入力の比較
用データ信号103b、104bと入力データ信号10
3d 、104dとクロック信号103c 、104c
とから、N分周された比較用並列信号105b 。
106bと並列データ信号105d 、106dとN相
クロック信号105c 、106cとを発生し、それぞ
れ信号列入替器31.32に送出する。信号列入替器3
1.32は、第3図の信号列入替器15.16と同様な
機能を有し、それぞれ入替制御信号107又は108に
より並列データ信号および比較用並列信号の両者の信号
列の入替同時に行う。信号列入替器31.32の並列デ
ータ信号および比較用並列信号出力は、共通クロック信
号10りによりバッファ33.34に読込まれ、比較用
並列信号113b 、114bはビット比較部26に、
並列データ信号113.114は切替器2oに送られる
切替器20.逓倍変換器21.共通クロック発生部25
.ビット比較部26は前述した第3図と同17一 様であり、本実施例の同期切替回路は、入替制御信号1
07,108及び切替制御信号112を発生させるため
のビット比較に、入力データ信号の同一符号の連続を一
定の規則に従って符号反転した比較用データ信号を用い
ている以外は、第3図の従来の同期切替回路と同様な動
作を行う。
上述の構成によれば、入力データ信号103d 。
104dがIX□“の連続の場合でも、比較用データ信
号103b 、 104bにはNビットごとにゝゝ1”
が含まれることとなる。従って、N列の比較用並列信号
105b及び106bは、それぞれいずれか1個号列が
11“となシ他の各信号列はすべて90“となる。この
ため、比較用並列信号105bと106bで′X1“と
なる信号列が異なる場合には、ビット比較部26で容易
にこれを検出1〜で信号列の入替を行うことができる。
すなわち、情報入力が全くない場合に回線切替が指令さ
れたときでも、スーパーフレーム同期信号(ディジタル
多重化端局装置から送出される)が受信されると、これ
に続くゝゝ0“の期間にスーパーフレーム同期信号を基
準として正しい初期位相の調整が行われ、その後に一定
期間(通常数スーパーフレーム期間)のビット情報の一
致が確認されると切替制御信号112が出力されて切替
が行われる。
これに対してビット変換器を含まない第3図の従来の同
期切替回路では、スーパーフレーム同期信号を除くゝゝ
0“の期間は入替制御信号を発生させる有効情報として
役に立たないため、一定のビット不一致を検出して入替
制御信号を送出するには複数のスーパーフレームにわた
り長時間のビット比較を行わねばならない。すなわち、
初期位相の調整に時間がかかる上に、入替制御信号を送
出する条件としての下限ビット不一致数と、ビット情報
の一致を確認して切替制御信号を送出する条件としての
上限のビット不一致数とを区別して設定することが難し
く、設計上の余裕が少ないため誤動作の危険が大きい。
一方、第1図に示す本実施例の同期切替回路では、スー
パーフレーム同期信号受信後は“0”の期間も信号列の
入替の有効情報として利用でき、入替制御信号の送出条
件と切替制御信号の送出条件の設定範囲にも自由度が大
きく誤動作も発生しない。
第1図の同期切替回路ではゝ0“の連続中に現用無線回
線または予備無線回線の一方で伝送中にビット誤シが発
生すると、一方のビット変換器が−たんリセットされる
ため信号列の入替が行われることがあるが、スーパーフ
レーム同期信号が入力されると再度信号列入替が行われ
正しい状態に復帰し、以彼あらかじめ定めた期間のビッ
ト情報の一致を確認してから切替が行われる。なお、ス
ーパーフレーム同期信号の符号形式を考慮してビット変
換器のリセット条件を設定すれば、単一のビット誤りで
はこのような現象は発生しない。
以上、情報入力が全くなくスーパーフレーム同期信号の
みが伝送さnる無負荷の場合の動作について説明したが
、情報入力が少なく”0“の期間が多い転負荷の場合に
も同様の効果が期待できる。
なお、マーク率が50%に近い通常負荷の場合の動作に
対しても何ら悪影智を与えることはない。
又、本発明を適用するディジタル無線通信システムの構
成は第2図として説明したが、送信端局側の送信符号変
換回路と送信信号処理回路との間に、送信並列とするた
めの別の送信切替器を設けてもよい。
上述した第1図の同期切替回路においては、信号列入替
器31.32の出力を−たんバッ゛ファ33゜34に読
出すように構成されているが、比較用並列信号に対する
バッファ機能をビット比較部26に、並列データ信号に
対するバッファ機能を逓倍変換器21に分散させること
もできる。又、ビット変換器27.28は理解を容易に
するため同一符号のNビット目のみを符号反転するもの
として説明したが、2個のビット変換器が同じ規則に従
って符号反転を行うように構成すればよい。
〔発明の効果〕
以上詳細に説明したように、本発明によれば、BnZS
符号のような零連続抑圧符号を用いた伝送システムに対
しても確実に動作し、送信信号処理回路と受信信号処理
回路とを同期切替の対象機器範囲に含み、切替に際して
無線回線のフレーム同期はずれが発生しない回線切替方
式が実現できる効果がある。
【図面の簡単な説明】
第1図は本発明に使用される同期切替回路の一実施例の
ブロック図、第2図は本発明および従来の信号列入替型
の回線切替方式を適用したディジタル無線通信システム
の一構成例を示すブロック図、第3図は従来の信号列入
替型の同期切替回路の一例を示すブロック図である。 1・・・・・・分岐回路、2,2a・・・・・・送信符
号変換回路、3.3a・・・・・・送信信号処理回路、
4,4a・・・・°°フレーム同期回路、5,5a・・
・・・・受信信号処理回路、6・・・・・・同期切替回
路、7,7a・・・・・・受信符号変換回路、8,20
・・・・・・切替器、9・・・・・・パイロ、ト発生回
路、10・・・・・・送信切替器、11・・・・・・分
配回路、12・・・・・・パイロット検出回路、13.
14゜29.30・・・・・・分周変換器、15,16
.31゜32・・・・・・信号列入替器、17,18,
33,34・・・・・・バッファ、19・・・・・・ビ
ット比較器、21・・・・・・逓倍変換器、22・・・
・・・位相比較器、23・・・・・・電圧制御発振器、
24・・・・・・分周器、25・・・・・・共通クロッ
ク発生部、26・・・・・・ビット比較部。

Claims (1)

    【特許請求の範囲】
  1. 現用無線回線と予備無線回線との回線切替を、送信端局
    側の送信信号処理回路よりも入力側に設けられた送信切
    替器と、受信端局側の受信信号処理回路の出力に設けら
    れた同期切替回路とにより無符号誤りで行うディジタル
    無線通信システムの回線切替方式において、前記同期切
    替回路が、前記現用無線回線および前記予備無線回線経
    由で入力される入力データ信号をそれぞれ分岐監視して
    あらかじめ定められた一定数の同一符号の連続を検出す
    るとあらかじめ定められた規則に従ってデータ列中のm
    ビット(m≧1の整数)の符号を反転させて比較用デー
    タ信号として出力する2個のビット変換器と、クロック
    信号と前記入力データ信号と前記比較用データ信号とを
    入力しN分周(N≧2の整数)してN相クロック信号と
    それぞれN列の信号列から成る並列データ信号および比
    較用並列信号とに変換する2個の分周変換器と、前記2
    個の分周変換器の出力にそれぞれ接続されN列の信号列
    の配列順序を入替制御信号により順送りに入替えて出力
    する2個の信号列入替器と、前記2個の信号列入替器の
    並列データ信号出力および比較用並列信号出力を共通ク
    ロック信号で読出す読出手段と、前記共通クロック信号
    で読出された各比較用並列信号のビット情報を相互に比
    較し、あらかじめ定められた規定値を越えるビット不一
    致を検出したとき前記入替制御信号を前記信号列入替器
    のいずれか一方に選択的に送出し、あらかじめ定められ
    た時間内にあらかじめ定められた一定数を越えるビット
    不一致がなかったとき切替制御信号を送出するビット比
    較部と、前記切替制御信号で制御され前記信号列入替器
    のいずれか一方の並列データ信号出力とN相クロック信
    号出力とを選択する切替器と、前記切替器の並列データ
    信号出力をN逓倍して直列データ信号に変換する逓倍変
    換器と、前記切替器のN相クロック信号出力で位相制御
    され前記共通クロック信号を発生する共通クロック発生
    部とを備えたことを特徴とする回線切替方式。
JP61215291A 1986-09-11 1986-09-11 回線切替方式 Pending JPS6370632A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP61215291A JPS6370632A (ja) 1986-09-11 1986-09-11 回線切替方式
CA000546387A CA1254621A (en) 1986-09-11 1987-09-09 Channel switching system
EP87113252A EP0260603B1 (en) 1986-09-11 1987-09-10 Channel switching system
AU78251/87A AU586399B2 (en) 1986-09-11 1987-09-10 Channel switching system
DE87113252T DE3788324T2 (de) 1986-09-11 1987-09-10 Kanalumschaltungseinrichtung.
US07/095,198 US4773081A (en) 1986-09-11 1987-09-11 Channel switching system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61215291A JPS6370632A (ja) 1986-09-11 1986-09-11 回線切替方式

Publications (1)

Publication Number Publication Date
JPS6370632A true JPS6370632A (ja) 1988-03-30

Family

ID=16669887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61215291A Pending JPS6370632A (ja) 1986-09-11 1986-09-11 回線切替方式

Country Status (6)

Country Link
US (1) US4773081A (ja)
EP (1) EP0260603B1 (ja)
JP (1) JPS6370632A (ja)
AU (1) AU586399B2 (ja)
CA (1) CA1254621A (ja)
DE (1) DE3788324T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327670A (ja) * 1992-05-20 1993-12-10 Japan Radio Co Ltd 切替型スペースダイバーシティディジタル無線通信の伝搬時間差補正回路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0315970B1 (en) * 1987-11-10 1994-08-03 Nec Corporation Channel switching system
US5311551A (en) * 1992-01-24 1994-05-10 At&T Bell Laboratories Digital signal hardware protection switching
US6041086A (en) * 1996-04-04 2000-03-21 Lucent Technologies Inc. Signal decoding for either Manhattan or Hamming metric based Viterbi decoders
JPH113134A (ja) * 1997-06-13 1999-01-06 Toshiba Corp 半導体チップキット
DE19914742A1 (de) 1999-03-31 2000-10-12 Siemens Ag Verfahren zum Übertragen von Daten
US8385188B2 (en) 2002-10-29 2013-02-26 Broadcom Corporation Multi-port, gigabit serdes transceiver capable of automatic fail switchover
US7305575B2 (en) * 2005-02-04 2007-12-04 Tellabs Petaluma, Inc. Interface circuit that interconnects a media access controller and an optical line termination transceiver module
CN102006042B (zh) * 2010-09-15 2012-08-08 天宝电子(惠州)有限公司 一种可控交流开关电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4143321A (en) * 1977-05-25 1979-03-06 The Boeing Co. Apparatus and process for grouping pulse signals according to source
US4234956A (en) * 1978-10-11 1980-11-18 The General Electric Company Limited Digital relay systems
JPS5654141A (en) * 1979-10-09 1981-05-14 Nec Corp Band switching circuit without momentary interruption
FR2501937B1 (fr) * 1981-03-13 1985-06-07 Thomson Csf Dispositif de commutation de voies de transmission de donnees
US4395772A (en) * 1981-04-30 1983-07-26 Bell Telephone Laboratories, Incorporated Line protection switch controller
FR2553244B1 (fr) * 1983-10-07 1988-12-30 Trt Telecom Radio Electr Dispositif de commutation avec remise en phase automatique des donnees sur 3,5 bits
CA1247206A (en) * 1983-11-11 1988-12-20 Satoshi Ikeuchi Protection switching system for carrier transmission line
JPS60208134A (ja) * 1984-04-02 1985-10-19 Nec Corp 無線通信方式
JPS61111037A (ja) * 1984-11-05 1986-05-29 Nec Corp 回線切替方式
DE3642378A1 (de) * 1986-12-11 1988-06-30 Siemens Ag System zur uebertragung von informationen mit ersatzschalteinrichtungen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327670A (ja) * 1992-05-20 1993-12-10 Japan Radio Co Ltd 切替型スペースダイバーシティディジタル無線通信の伝搬時間差補正回路

Also Published As

Publication number Publication date
AU586399B2 (en) 1989-07-06
US4773081A (en) 1988-09-20
CA1254621A (en) 1989-05-23
EP0260603B1 (en) 1993-12-01
AU7825187A (en) 1988-03-17
EP0260603A3 (en) 1989-06-28
EP0260603A2 (en) 1988-03-23
DE3788324D1 (de) 1994-01-13
DE3788324T2 (de) 1994-03-17

Similar Documents

Publication Publication Date Title
US4234956A (en) Digital relay systems
KR910001744B1 (ko) 디지탈 전송 시스템용 멀티 플렉싱 장치
EP0244629B1 (en) Radio transmission system having simplified error coding circuitry and fast channel switching
US4004100A (en) Group frame synchronization system
EP0533091B1 (en) Parallel transmission method
EP0327128B1 (en) Data communication system having channel switching means
EP0535768B1 (en) Telecommunications system with an arbitrary alignment parallel framer
JPS6370632A (ja) 回線切替方式
JPH0356496B2 (ja)
US4811359A (en) Protection channel monitoring system using a check signal comprising two different N-bit code patterns sequentially arranged at random
JPH08139642A (ja) 無線装置
JPH02246442A (ja) 光中継器の位相補償方式
JPH0334638A (ja) 回線切替え方法
US5222102A (en) Digital phased locked loop apparatus for bipolar transmission systems
JPS6320931A (ja) デ−タ伝送装置
JPS6359130A (ja) 回線切替装置
CA1263899A (en) Synchronization circuitry for duplex digital span equipment
JPS6350221A (ja) 無線通信システム
US5101292A (en) Connector apparatus for transmitting one or more data signals via light waveguides
JPH0685515B2 (ja) 回線切替方式
JPS6326135A (ja) 回線切替装置
KR100199186B1 (ko) 디지탈 초고주파 전송장치의 블럭 동기회로
JP3153975B2 (ja) フレーム同期回路
JPH0681123B2 (ja) 回線切替装置
JPS60102036A (ja) 同期切替方式