JPH113134A - 半導体チップキット - Google Patents
半導体チップキットInfo
- Publication number
- JPH113134A JPH113134A JP9156885A JP15688597A JPH113134A JP H113134 A JPH113134 A JP H113134A JP 9156885 A JP9156885 A JP 9156885A JP 15688597 A JP15688597 A JP 15688597A JP H113134 A JPH113134 A JP H113134A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- clock frequency
- signal
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 クロック発生器の発生するクロック信号のク
ロック周波数の変更に容易に対応する。 【解決手段】 半導体チップキットＳＣＫ内の第１ＩＣ
２１にクロック周波数変換回路３０を設ける。このクロ
ック周波数変換回路３０で、クロック発生器１０から入
力される複数の異なるクロック周波数の入力クロック信
号ＣＫ１を、予め決められた特定クロック周波数の出力
クロック信号ＣＫ２に変換して、第１ＩＣ２１と第２Ｉ
Ｃ２２と第３ＩＣ２３との動作用クロック信号として用
いる。これにより、入力クロック信号ＣＫ１のクロック
周波数の変更に容易に対応することができる。
ロック周波数の変更に容易に対応する。 【解決手段】 半導体チップキットＳＣＫ内の第１ＩＣ
２１にクロック周波数変換回路３０を設ける。このクロ
ック周波数変換回路３０で、クロック発生器１０から入
力される複数の異なるクロック周波数の入力クロック信
号ＣＫ１を、予め決められた特定クロック周波数の出力
クロック信号ＣＫ２に変換して、第１ＩＣ２１と第２Ｉ
Ｃ２２と第３ＩＣ２３との動作用クロック信号として用
いる。これにより、入力クロック信号ＣＫ１のクロック
周波数の変更に容易に対応することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップキッ
トに関し、特に複数のクロック周波数のクロック信号が
入力され得る半導体チップキットに関する。
トに関し、特に複数のクロック周波数のクロック信号が
入力され得る半導体チップキットに関する。
【０００２】
【従来の技術】従来、クロック信号が必要なＩＣを複数
備えた半導体チップキットとしては、図９に示すような
ものが用いられていた。この図９に示すような半導体チ
ップキットは、例えば、移動無線システムの移動携帯端
末における高周波部分の回路に用いられていた。この場
合、クロック信号が必要なＩＣとして、ＰＬＬ（phase-
locked loop ）−ＩＣや、フィルタ内蔵ＩＦ（intermed
iate frequency）−ＩＣ等があった。このような半導体
チップキットでは、１つのクロック発生器から別々に各
ＩＣへクロック信号を供給するシステムとなっていた。
すなわち、図９からわかるように、１つのクロック発生
器１０から、複数のＩＣである第１ＩＣ２１、第２ＩＣ
２２、第３ＩＣ２３にそれぞれ別々にクロック信号を供
給していた。このクロック供給源であるクロック発生器
１０は、移動無線システムに用いられる半導体チップキ
ットでは、シンセサイザ用のＴＣＸＯ（temperature co
mpensated Xeal oscillation）が用いられる場合が多か
った。
備えた半導体チップキットとしては、図９に示すような
ものが用いられていた。この図９に示すような半導体チ
ップキットは、例えば、移動無線システムの移動携帯端
末における高周波部分の回路に用いられていた。この場
合、クロック信号が必要なＩＣとして、ＰＬＬ（phase-
locked loop ）−ＩＣや、フィルタ内蔵ＩＦ（intermed
iate frequency）−ＩＣ等があった。このような半導体
チップキットでは、１つのクロック発生器から別々に各
ＩＣへクロック信号を供給するシステムとなっていた。
すなわち、図９からわかるように、１つのクロック発生
器１０から、複数のＩＣである第１ＩＣ２１、第２ＩＣ
２２、第３ＩＣ２３にそれぞれ別々にクロック信号を供
給していた。このクロック供給源であるクロック発生器
１０は、移動無線システムに用いられる半導体チップキ
ットでは、シンセサイザ用のＴＣＸＯ（temperature co
mpensated Xeal oscillation）が用いられる場合が多か
った。
【０００３】
【発明が解決しようとする課題】図９に示す半導体チッ
プキットＳＣＫにおいては、クロック発生器１０の発生
するクロック信号のクロック周波数を変える必要のある
場合もあった。特に、移動無線システムについて用いら
れる半導体チップキットＳＣＫにおいては、周辺回路と
の混変調問題を回避するためや、制御部用クロックと共
用するためや、周辺回路を汎用チップで構成することを
可能にするために、クロック発生器１０の発生するクロ
ック信号のクロック周波数を変える場合が多かった。こ
のようにクロック発生器１０の発生するクロック信号の
クロック周波数を変えると、このクロック発生器１０か
らクロック信号の供給を受けていた第１ＩＣ２１、第２
ＩＣ２２、第３ＩＣ２３のクロック周波数も変える必要
があった。つまり、すべてのＩＣの仕様を変更して、こ
れらのＩＣのクロック周波数を変える必要があった。こ
のためには、すべてのＩＣの設計を変更しなければなら
ず、その変更作業に多大な労力を必要としていた。
プキットＳＣＫにおいては、クロック発生器１０の発生
するクロック信号のクロック周波数を変える必要のある
場合もあった。特に、移動無線システムについて用いら
れる半導体チップキットＳＣＫにおいては、周辺回路と
の混変調問題を回避するためや、制御部用クロックと共
用するためや、周辺回路を汎用チップで構成することを
可能にするために、クロック発生器１０の発生するクロ
ック信号のクロック周波数を変える場合が多かった。こ
のようにクロック発生器１０の発生するクロック信号の
クロック周波数を変えると、このクロック発生器１０か
らクロック信号の供給を受けていた第１ＩＣ２１、第２
ＩＣ２２、第３ＩＣ２３のクロック周波数も変える必要
があった。つまり、すべてのＩＣの仕様を変更して、こ
れらのＩＣのクロック周波数を変える必要があった。こ
のためには、すべてのＩＣの設計を変更しなければなら
ず、その変更作業に多大な労力を必要としていた。
【０００４】また、図９からわかるように、ある程度、
複数の種類のクロック周波数に対応できるように、第１
ＩＣ２１、第２ＩＣ２２、第３ＩＣ２３に動作用のクロ
ック周波数を切り換えるための、クロック周波数切り替
えスイッチ２１ａ、２２ａ、２３ａを設ける場合もあっ
た。すなわち、予めＩＣ側で回路切り換えができるよう
にして、複数の種類のクロック周波数に対応することが
できるようにしている場合もあった。しかし、このよう
にすると、第１ＩＣ２１、第２ＩＣ２２、第３ＩＣ２３
のそれぞれの外部に、クロック周波数切り替えスイッチ
２１ａ、２２ａ、２３ａを設ける必要があり、ＩＣのピ
ン数の増大及びＩＣの大型化を招いていた。つまり、Ｉ
Ｃのピン数の削減及びＩＣの小型化に適していなかっ
た。しかも、切り換える可能性のあるクロック周波数を
予め想定してＩＣを設計しておかなければならず、この
想定したクロック周波数以外ではやはりすべてのＩＣを
交換する必要が生じていた。
複数の種類のクロック周波数に対応できるように、第１
ＩＣ２１、第２ＩＣ２２、第３ＩＣ２３に動作用のクロ
ック周波数を切り換えるための、クロック周波数切り替
えスイッチ２１ａ、２２ａ、２３ａを設ける場合もあっ
た。すなわち、予めＩＣ側で回路切り換えができるよう
にして、複数の種類のクロック周波数に対応することが
できるようにしている場合もあった。しかし、このよう
にすると、第１ＩＣ２１、第２ＩＣ２２、第３ＩＣ２３
のそれぞれの外部に、クロック周波数切り替えスイッチ
２１ａ、２２ａ、２３ａを設ける必要があり、ＩＣのピ
ン数の増大及びＩＣの大型化を招いていた。つまり、Ｉ
Ｃのピン数の削減及びＩＣの小型化に適していなかっ
た。しかも、切り換える可能性のあるクロック周波数を
予め想定してＩＣを設計しておかなければならず、この
想定したクロック周波数以外ではやはりすべてのＩＣを
交換する必要が生じていた。
【０００５】さらにまた、１つのクロック発生器１０か
ら複数のＩＣである第１ＩＣ２１、第２ＩＣ２２、第３
ＩＣ２３にクロック信号を供給するため、クロック発生
器１０の負荷が重くなっていた。このため、クロック発
生器１０に別途バッファ装置が必要になる場合もあり、
部品点数の増加を招いていた。
ら複数のＩＣである第１ＩＣ２１、第２ＩＣ２２、第３
ＩＣ２３にクロック信号を供給するため、クロック発生
器１０の負荷が重くなっていた。このため、クロック発
生器１０に別途バッファ装置が必要になる場合もあり、
部品点数の増加を招いていた。
【０００６】そこで本発明は、クロック発生器１０の発
生するクロック信号のクロック周波数の変更に、容易に
対応することができる半導体チップキットを提供するこ
とを目的とする。また、クロック発生器１０のクロック
周波数が大幅に変更された場合でも、一部のＩＣを交換
することにより対応できる半導体チップキットを提供す
ることを目的とする。つまり、クロック周波数の変更に
柔軟に対応しつつ、ピン数を削減し、小型化を図ること
のできる、半導体チップキットを提供することを目的と
する。
生するクロック信号のクロック周波数の変更に、容易に
対応することができる半導体チップキットを提供するこ
とを目的とする。また、クロック発生器１０のクロック
周波数が大幅に変更された場合でも、一部のＩＣを交換
することにより対応できる半導体チップキットを提供す
ることを目的とする。つまり、クロック周波数の変更に
柔軟に対応しつつ、ピン数を削減し、小型化を図ること
のできる、半導体チップキットを提供することを目的と
する。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体チップキットは、クロック周波
数の異なる複数の入力クロック信号が入力され、この入
力された入力クロック信号を予め決められた特定クロッ
ク周波数の出力クロック信号に分周する複数の分周回路
を有し、前記各分周回路は前記複数の入力された入力ク
ロック信号のクロック周波数の公約数であるクロック周
波数を前記特定クロック周波数の出力クロック信号とし
て出力する、クロック周波数変換回路と、このクロック
周波数変換回路から、前記特定クロック周波数の出力ク
ロック信号を受け取り、この出力クロック信号により動
作をする、１又は複数のＩＣと、を備えたことを特徴と
するものである。
め、本発明に係る半導体チップキットは、クロック周波
数の異なる複数の入力クロック信号が入力され、この入
力された入力クロック信号を予め決められた特定クロッ
ク周波数の出力クロック信号に分周する複数の分周回路
を有し、前記各分周回路は前記複数の入力された入力ク
ロック信号のクロック周波数の公約数であるクロック周
波数を前記特定クロック周波数の出力クロック信号とし
て出力する、クロック周波数変換回路と、このクロック
周波数変換回路から、前記特定クロック周波数の出力ク
ロック信号を受け取り、この出力クロック信号により動
作をする、１又は複数のＩＣと、を備えたことを特徴と
するものである。
【０００８】
（第１実施形態）本発明の第１実施形態は、半導体チッ
プキット内の１つのＩＣにクロック周波数変換回路を設
け、このクロック周波数変換回路で、クロック発生器か
ら受け取る複数の異なるクロック周波数の入力クロック
信号を、予め決められた特定クロック周波数の出力クロ
ック信号に変換して、複数のＩＣの動作用クロック信号
として用いることにより、クロック発生器の発生するク
ロック信号のクロック周波数の変更に容易に対応するこ
とができるようにしたものである。以下に、図面に基づ
いてより詳しく説明する。
プキット内の１つのＩＣにクロック周波数変換回路を設
け、このクロック周波数変換回路で、クロック発生器か
ら受け取る複数の異なるクロック周波数の入力クロック
信号を、予め決められた特定クロック周波数の出力クロ
ック信号に変換して、複数のＩＣの動作用クロック信号
として用いることにより、クロック発生器の発生するク
ロック信号のクロック周波数の変更に容易に対応するこ
とができるようにしたものである。以下に、図面に基づ
いてより詳しく説明する。
【０００９】図１は本発明の第１実施形態に係る半導体
チップキットＳＣＫとクロック発生器１０とを示す図で
ある。
チップキットＳＣＫとクロック発生器１０とを示す図で
ある。
【００１０】この図１からわかるように、半導体チップ
キットＳＣＫには、クロック発生器１０から、入力クロ
ック信号ＣＫ１が入力される。このクロック発生器１０
からの入力クロック信号ＣＫ１のクロック周波数は、設
計変更により変えられる場合があるものである。本実施
形態では、クロック周波数が１９．８ＭＨｚと１９．２
ＭＨｚのいずれかに変更される場合があることを想定し
ている。
キットＳＣＫには、クロック発生器１０から、入力クロ
ック信号ＣＫ１が入力される。このクロック発生器１０
からの入力クロック信号ＣＫ１のクロック周波数は、設
計変更により変えられる場合があるものである。本実施
形態では、クロック周波数が１９．８ＭＨｚと１９．２
ＭＨｚのいずれかに変更される場合があることを想定し
ている。
【００１１】半導体チップキットＳＣＫは、第１ＩＣ２
１と、第２ＩＣ２２と、第３ＩＣ２３とを備えて構成さ
れる。第１ＩＣ２１には、クロック発生器１０からの入
力クロック信号ＣＫ１が入力される。この第１ＩＣ２１
内には、クロック周波数変換回路３０が設けられてい
る。このため、入力された入力クロック信号ＣＫ１は、
このクロック周波数変換回路３０で、そのクロック周波
数が変換されるようになっている。すなわち、このクロ
ック周波数変換回路３０で、入力クロック信号ＣＫ１は
クロック周波数を分周されて、出力クロック信号ＣＫ２
に変換されるようになっている。本実施形態では出力ク
ロック信号ＣＫ２は、６００ＫＨｚのクロック周波数で
ある。この変換された出力クロック信号ＣＫ２により、
第１ＩＣ２１は動作する。
１と、第２ＩＣ２２と、第３ＩＣ２３とを備えて構成さ
れる。第１ＩＣ２１には、クロック発生器１０からの入
力クロック信号ＣＫ１が入力される。この第１ＩＣ２１
内には、クロック周波数変換回路３０が設けられてい
る。このため、入力された入力クロック信号ＣＫ１は、
このクロック周波数変換回路３０で、そのクロック周波
数が変換されるようになっている。すなわち、このクロ
ック周波数変換回路３０で、入力クロック信号ＣＫ１は
クロック周波数を分周されて、出力クロック信号ＣＫ２
に変換されるようになっている。本実施形態では出力ク
ロック信号ＣＫ２は、６００ＫＨｚのクロック周波数で
ある。この変換された出力クロック信号ＣＫ２により、
第１ＩＣ２１は動作する。
【００１２】この第１ＩＣ２１には、クロック周波数切
り替えスイッチ３０ｓが設けられている。このクロック
周波数切り替えスイッチ３０ｓを切り換えることによ
り、複数のクロック周波数の入力クロック信号ＣＫ１を
受け取って、予め決められた特定クロック周波数の出力
クロック信号ＣＫ２に変換することができるようになっ
ている。本実施形態では、１９．８ＭＨｚのクロック周
波数の入力クロック信号ＣＫ１を受け取っても、１９．
２ＭＨｚのクロック周波数の入力クロック信号ＣＫ１を
受け取っても、６００ＫＨｚのクロック周波数の出力ク
ロック信号ＣＫ２に変換する。
り替えスイッチ３０ｓが設けられている。このクロック
周波数切り替えスイッチ３０ｓを切り換えることによ
り、複数のクロック周波数の入力クロック信号ＣＫ１を
受け取って、予め決められた特定クロック周波数の出力
クロック信号ＣＫ２に変換することができるようになっ
ている。本実施形態では、１９．８ＭＨｚのクロック周
波数の入力クロック信号ＣＫ１を受け取っても、１９．
２ＭＨｚのクロック周波数の入力クロック信号ＣＫ１を
受け取っても、６００ＫＨｚのクロック周波数の出力ク
ロック信号ＣＫ２に変換する。
【００１３】この出力クロック信号ＣＫ２は、第２ＩＣ
２２と第３ＩＣ２３とへ出力される。この出力クロック
信号ＣＫ２により、第２ＩＣ２２と第２ＩＣ２３が動作
する。これら第２ＩＣ２２と第３ＩＣ２３とは、従来の
ＩＣと同様のものである。すなわち、予め決められた特
定クロック周波数のクロック信号に基づいて、動作する
ＩＣである。これら第２ＩＣ２２、第３ＩＣ２３には、
クロック周波数切り替え用のスイッチは設けられていな
い。本実施形態においては第２ＩＣ２２と第３ＩＣ２３
とは、６００ＫＨｚのクロック周波数で動作する。した
がって、上述した第１ＩＣ２１を含めて、この半導体チ
ップキットＳＣＫに設けられたすべてのＩＣが、６００
ＫＨｚのみで動作する仕様になっている。
２２と第３ＩＣ２３とへ出力される。この出力クロック
信号ＣＫ２により、第２ＩＣ２２と第２ＩＣ２３が動作
する。これら第２ＩＣ２２と第３ＩＣ２３とは、従来の
ＩＣと同様のものである。すなわち、予め決められた特
定クロック周波数のクロック信号に基づいて、動作する
ＩＣである。これら第２ＩＣ２２、第３ＩＣ２３には、
クロック周波数切り替え用のスイッチは設けられていな
い。本実施形態においては第２ＩＣ２２と第３ＩＣ２３
とは、６００ＫＨｚのクロック周波数で動作する。した
がって、上述した第１ＩＣ２１を含めて、この半導体チ
ップキットＳＣＫに設けられたすべてのＩＣが、６００
ＫＨｚのみで動作する仕様になっている。
【００１４】図２は、前述した第１ＩＣ２１の構成を示
す図である。この図２からわかるように、第１ＩＣ２１
は、クロック周波数変換回路３０と第１ＩＣ本体部２１
ｂとを備えている。クロック周波数変換回路３０は、上
述のように、入力クロック信号ＣＫ１のクロック周波数
を変換するための回路である。第ＩＣ本体部２１ｂは、
第１ＩＣ２１としての本来の動作をする回路部である。
す図である。この図２からわかるように、第１ＩＣ２１
は、クロック周波数変換回路３０と第１ＩＣ本体部２１
ｂとを備えている。クロック周波数変換回路３０は、上
述のように、入力クロック信号ＣＫ１のクロック周波数
を変換するための回路である。第ＩＣ本体部２１ｂは、
第１ＩＣ２１としての本来の動作をする回路部である。
【００１５】クロック周波数変換回路３０には、クロッ
ク分周回路３０ａ、３０ｂが設けられている。クロック
分周回路３０ａは、入力されたクロック信号のクロック
周波数を１／３２にする回路である。クロック分周回路
３０ｂは、入力されたクロック信号のクロック周波数を
１／３３にする回路である。これらクロック分周回路３
０ａ、３０ｂは内部スイッチ３０ｃ、３０ｄによって切
り換えられる。これらの内部スイッチ３０ｃ、３０ｄ
は、クロック周波数切り替えスイッチ３０ｓと連動して
いる。すなわち、クロック周波数切り替えスイッチ３０
ｓを切り替えることにより、クロック周波数変換回路３
０を、１／３２の分周回路か、１／３３の分周回路か
に、切り替えて使用可能になっている。したがって、入
力端子２１ｃから入力される入力クロック信号ＣＫ１の
クロック周波数が１９．８ＭＨｚ（１９８００ＫＨｚ）
であるときは、クロック分周回路３０ｂを用いることに
より、また、入力される入力クロック信号ＣＫ１のクロ
ック周波数が１９．２ＭＨｚ（１９２００ＫＨｚ）であ
るときは、クロック分周回路３０ａを用いることによ
り、出力する出力クロック信号ＣＫ２のクロック周波数
を６００ＫＨｚにするこが可能になる。この出力クロッ
ク信号ＣＫ２は、第１ＩＣ本体部２１ｂに入力されると
ともに、供給端子２１ｄから外部の他のＩＣへ出力可能
になっている。
ク分周回路３０ａ、３０ｂが設けられている。クロック
分周回路３０ａは、入力されたクロック信号のクロック
周波数を１／３２にする回路である。クロック分周回路
３０ｂは、入力されたクロック信号のクロック周波数を
１／３３にする回路である。これらクロック分周回路３
０ａ、３０ｂは内部スイッチ３０ｃ、３０ｄによって切
り換えられる。これらの内部スイッチ３０ｃ、３０ｄ
は、クロック周波数切り替えスイッチ３０ｓと連動して
いる。すなわち、クロック周波数切り替えスイッチ３０
ｓを切り替えることにより、クロック周波数変換回路３
０を、１／３２の分周回路か、１／３３の分周回路か
に、切り替えて使用可能になっている。したがって、入
力端子２１ｃから入力される入力クロック信号ＣＫ１の
クロック周波数が１９．８ＭＨｚ（１９８００ＫＨｚ）
であるときは、クロック分周回路３０ｂを用いることに
より、また、入力される入力クロック信号ＣＫ１のクロ
ック周波数が１９．２ＭＨｚ（１９２００ＫＨｚ）であ
るときは、クロック分周回路３０ａを用いることによ
り、出力する出力クロック信号ＣＫ２のクロック周波数
を６００ＫＨｚにするこが可能になる。この出力クロッ
ク信号ＣＫ２は、第１ＩＣ本体部２１ｂに入力されると
ともに、供給端子２１ｄから外部の他のＩＣへ出力可能
になっている。
【００１６】なお、出力クロック信号ＣＫ２のクロック
周波数６００ＫＨｚとうのは、入力クロック信号ＣＫ１
のクロック周波数１９．８ＭＨｚと１９．２ＭＨｚの最
大公約数であるが、これを単なる公約数とすることもで
きる。すなわち、図３からわかるように、クロック周波
数変換回路３０の内部スイッチ３０ｄの次段に、クロッ
ク分周回路３０ｅを設けることにより、３００ＫＨｚ、
１５０ＫＨｚ…のクロック周波数の出力クロック信号Ｃ
Ｋ２を生成することができる。この場合、第１ＩＣ本体
部２１ｂや外部のＩＣは、３００ＫＨｚ、１５０ＫＨｚ
…のクロック周波数で動作するＩＣである必要がある。
周波数６００ＫＨｚとうのは、入力クロック信号ＣＫ１
のクロック周波数１９．８ＭＨｚと１９．２ＭＨｚの最
大公約数であるが、これを単なる公約数とすることもで
きる。すなわち、図３からわかるように、クロック周波
数変換回路３０の内部スイッチ３０ｄの次段に、クロッ
ク分周回路３０ｅを設けることにより、３００ＫＨｚ、
１５０ＫＨｚ…のクロック周波数の出力クロック信号Ｃ
Ｋ２を生成することができる。この場合、第１ＩＣ本体
部２１ｂや外部のＩＣは、３００ＫＨｚ、１５０ＫＨｚ
…のクロック周波数で動作するＩＣである必要がある。
【００１７】次に、本実施形態の全体的な動作について
具体的に説明する。図１からわかるように、クロック発
生器１０の発生する入力クロック信号ＣＫ１のクロック
周波数が１９．８ＭＨｚであるとする。この場合、第１
ＩＣ２１のクロック周波数切り替えスイッチ３０ｓを、
１９．８ＭＨｚ用に切り換える。クロック発生器１０で
発生した１９．８ＭＨｚの入力クロック信号ＣＫ１は、
半導体チップキットＳＣＫの第１ＩＣ２１に入力され
る。この入力クロック信号ＣＫ１を受け取った第１ＩＣ
２１では、クロック周波数変換回路３０にて、そのクロ
ック周波数の変換を行う。すなわち、１９．８ＭＨｚ
（１９８００ＫＨｚ）の入力クロック信号ＣＫ１を１／
３３に分周して、６００ＫＨｚの出力クロック信号ＣＫ
２に変換する。この６００ＫＨｚの出力クロック信号Ｃ
Ｋ２で、第１ＩＣ２１が動作する。さらに、この６００
ＫＨｚの出力クロック信号ＣＫ２は、第１ＩＣ２１か
ら、第２ＩＣ２２と第３ＩＣ２３へ出力され、第２ＩＣ
２２と第３ＩＣ２３とが動作する。
具体的に説明する。図１からわかるように、クロック発
生器１０の発生する入力クロック信号ＣＫ１のクロック
周波数が１９．８ＭＨｚであるとする。この場合、第１
ＩＣ２１のクロック周波数切り替えスイッチ３０ｓを、
１９．８ＭＨｚ用に切り換える。クロック発生器１０で
発生した１９．８ＭＨｚの入力クロック信号ＣＫ１は、
半導体チップキットＳＣＫの第１ＩＣ２１に入力され
る。この入力クロック信号ＣＫ１を受け取った第１ＩＣ
２１では、クロック周波数変換回路３０にて、そのクロ
ック周波数の変換を行う。すなわち、１９．８ＭＨｚ
（１９８００ＫＨｚ）の入力クロック信号ＣＫ１を１／
３３に分周して、６００ＫＨｚの出力クロック信号ＣＫ
２に変換する。この６００ＫＨｚの出力クロック信号Ｃ
Ｋ２で、第１ＩＣ２１が動作する。さらに、この６００
ＫＨｚの出力クロック信号ＣＫ２は、第１ＩＣ２１か
ら、第２ＩＣ２２と第３ＩＣ２３へ出力され、第２ＩＣ
２２と第３ＩＣ２３とが動作する。
【００１８】次に、クロック発生器１０が発生する入力
クロック信号ＣＫ１のクロック周波数を１９．２ＭＨｚ
に変更した場合を説明する。この場合、第１ＩＣ２１の
クロッククロック周波数切り替えスイッチ３０ｓを、１
９．２ＭＨｚ用に切り換える。クロック発生器１０で発
生した１９．２ＭＨｚの入力クロック信号ＣＫ１は、半
導体チップキットＳＣＫの第１ＩＣ２１に入力される。
この入力クロック信号ＣＫ１を受け取った第１ＩＣ２１
では、クロック周波数変換回路３０にて、そのクロック
周波数の変換を行う。すなわち、１９．２ＭＨｚ（１９
２００ＫＨｚ）の入力クロック信号ＣＫ１を１／３２に
分周して、６００ＫＨｚの出力クロック信号ＣＫ２に変
換する。この６００ＫＨｚの出力クロック信号ＣＫ２
で、第１ＩＣ２１が動作する。さらに、この６００ＫＨ
ｚの出力クロック信号ＣＫ２は、第１ＩＣ２１から、第
２ＩＣ２２と第３ＩＣ２３へ出力され、第２ＩＣ２２と
第３ＩＣ２３とが動作する。
クロック信号ＣＫ１のクロック周波数を１９．２ＭＨｚ
に変更した場合を説明する。この場合、第１ＩＣ２１の
クロッククロック周波数切り替えスイッチ３０ｓを、１
９．２ＭＨｚ用に切り換える。クロック発生器１０で発
生した１９．２ＭＨｚの入力クロック信号ＣＫ１は、半
導体チップキットＳＣＫの第１ＩＣ２１に入力される。
この入力クロック信号ＣＫ１を受け取った第１ＩＣ２１
では、クロック周波数変換回路３０にて、そのクロック
周波数の変換を行う。すなわち、１９．２ＭＨｚ（１９
２００ＫＨｚ）の入力クロック信号ＣＫ１を１／３２に
分周して、６００ＫＨｚの出力クロック信号ＣＫ２に変
換する。この６００ＫＨｚの出力クロック信号ＣＫ２
で、第１ＩＣ２１が動作する。さらに、この６００ＫＨ
ｚの出力クロック信号ＣＫ２は、第１ＩＣ２１から、第
２ＩＣ２２と第３ＩＣ２３へ出力され、第２ＩＣ２２と
第３ＩＣ２３とが動作する。
【００１９】以上ように、本発明の第１実施形態によれ
ば、入力クロック信号ＣＫ１を、クロック周波数切り換
え回路３０を備えた第１ＩＣ２１が受け取るとともに、
このクロック周波数切り換え回路３０でクロック周波数
の変換が行われた出力クロック信号ＣＫ２で、第１ＩＣ
２１と第２ＩＣ２２と第３ＩＣ２３とを動作させること
とした。このため、クロック周波数切り換え回路３０は
第１ＩＣ２１にのみ設ければ足り、第２ＩＣ２２や第３
ＩＣ２３には、不要となった。したがって、第２ＩＣ２
２や第３ＩＣ２３のピン数の削減及び小型化を図ること
ができる。すなわち、従来必要とされていた第２ＩＣ２
２用と第３ＩＣ２３用の、クロック周波数切り換え回路
とその切り換えスイッチを省略することができる。
ば、入力クロック信号ＣＫ１を、クロック周波数切り換
え回路３０を備えた第１ＩＣ２１が受け取るとともに、
このクロック周波数切り換え回路３０でクロック周波数
の変換が行われた出力クロック信号ＣＫ２で、第１ＩＣ
２１と第２ＩＣ２２と第３ＩＣ２３とを動作させること
とした。このため、クロック周波数切り換え回路３０は
第１ＩＣ２１にのみ設ければ足り、第２ＩＣ２２や第３
ＩＣ２３には、不要となった。したがって、第２ＩＣ２
２や第３ＩＣ２３のピン数の削減及び小型化を図ること
ができる。すなわち、従来必要とされていた第２ＩＣ２
２用と第３ＩＣ２３用の、クロック周波数切り換え回路
とその切り換えスイッチを省略することができる。
【００２０】さらに、各ＩＣで必要とされる出力クロッ
ク信号ＣＫ２のクロック周波数を、クロック発生器１０
が発生する入力クロック信号ＣＫ１のクロック周波数の
最大公約数とした。すなわち、本実施形態では、設計変
更されるクロック周波数が１９．８ＭＨｚ（１９８００
ＫＨｚ）と１９．２ＭＨｚ（１９２００ＫＨｚ）である
のに対し、各ＩＣで必要なクロック周波数を６００ＫＨ
ｚとした。このため、クロック周波数変換回路３０の回
路構成を容易にすることができる。すなわち、図２のク
ロック周波数変換回路３０と図３のクロック周波数変換
回路３０とを比較するとわかるように、クロック分周回
路３０ｅを省略することができる。なお、このクロック
周波数変換回路３０として、図３に示すクロック周波数
変換回路３０を用いた場合は、動作クロック周波数が３
００ＫＨｚ、１５０ＫＨｚ…のＩＣを使用することがで
きる。すなわち、本実施形態によれば、クロック発生器
１０が発生する入力クロック信号ＣＫ１の公約数で動作
するＩＣであれば、半導体チップキットＳＣＫのＩＣと
して、使用することができる。
ク信号ＣＫ２のクロック周波数を、クロック発生器１０
が発生する入力クロック信号ＣＫ１のクロック周波数の
最大公約数とした。すなわち、本実施形態では、設計変
更されるクロック周波数が１９．８ＭＨｚ（１９８００
ＫＨｚ）と１９．２ＭＨｚ（１９２００ＫＨｚ）である
のに対し、各ＩＣで必要なクロック周波数を６００ＫＨ
ｚとした。このため、クロック周波数変換回路３０の回
路構成を容易にすることができる。すなわち、図２のク
ロック周波数変換回路３０と図３のクロック周波数変換
回路３０とを比較するとわかるように、クロック分周回
路３０ｅを省略することができる。なお、このクロック
周波数変換回路３０として、図３に示すクロック周波数
変換回路３０を用いた場合は、動作クロック周波数が３
００ＫＨｚ、１５０ＫＨｚ…のＩＣを使用することがで
きる。すなわち、本実施形態によれば、クロック発生器
１０が発生する入力クロック信号ＣＫ１の公約数で動作
するＩＣであれば、半導体チップキットＳＣＫのＩＣと
して、使用することができる。
【００２１】そのうえ、入力クロック信号ＣＫ１のクロ
ック周波数が予め想定していたこの２つ以外のクロック
周波数となった場合でも、第１ＩＣ２１のみを設計変更
するだけで済む。すなわち、第２ＩＣ２２や第３ＩＣ２
３を設計変更する必要がなくなる。このため、クロック
発生器１０の発生する入力クロック信号ＣＫ１のクロッ
ク周波数の変更に対して、容易に対応することができ
る。
ック周波数が予め想定していたこの２つ以外のクロック
周波数となった場合でも、第１ＩＣ２１のみを設計変更
するだけで済む。すなわち、第２ＩＣ２２や第３ＩＣ２
３を設計変更する必要がなくなる。このため、クロック
発生器１０の発生する入力クロック信号ＣＫ１のクロッ
ク周波数の変更に対して、容易に対応することができ
る。
【００２２】しかも、クロック発生器１０は入力クロッ
ク信号ＣＫ１を第１ＩＣ２１にのみ出力すれば足り、従
来のようにすべてのＩＣに入力クロック信号ＣＫ１を出
力する必要はなくなる。このため、クロック発生器１０
の負荷が軽くなり、クロック発生器１０に別途バッファ
装置が必要がなくなる。したがって、部品点数の削減を
図ることができる。
ク信号ＣＫ１を第１ＩＣ２１にのみ出力すれば足り、従
来のようにすべてのＩＣに入力クロック信号ＣＫ１を出
力する必要はなくなる。このため、クロック発生器１０
の負荷が軽くなり、クロック発生器１０に別途バッファ
装置が必要がなくなる。したがって、部品点数の削減を
図ることができる。
【００２３】（第２実施形態）本発明の第２実施形態
は、第１実施形態の第１ＩＣ２１からクロック周波数変
換回路３０を取り出して、別個の独立したＩＣとして構
成したものである。
は、第１実施形態の第１ＩＣ２１からクロック周波数変
換回路３０を取り出して、別個の独立したＩＣとして構
成したものである。
【００２４】より詳しくは、図４からわかるように、ク
ロック発生器１０で発生した入力クロック信号ＣＫ１
は、クロック周波数変換回路３２に入力される。このク
ロック周波数変換回路３２では、この入力クロック信号
ＣＫ１を周波数変換して、予め決められた特定クロック
周波数の出力クロック信号ＣＫ２を生成する。クロック
周波数変換回路３２は、この出力クロック信号ＣＫ２を
第１ＩＣ２１と第２ＩＣ２２とへ出力する。また、この
出力クロック信号ＣＫ２が入力された第１ＩＣ２１は、
第３ＩＣ２３へ出力クロック信号ＣＫ２を出力する。こ
らの出力クロック信号ＣＫ２により、第１ＩＣ２１と第
２ＩＣ２２と第３ＩＣ２３とが、動作する。これ以外の
点に関しては、第２実施形態の半導体チップキットＳＣ
Ｋは、上述した第１実施形態と同様のものであるので、
その説明は省略する。
ロック発生器１０で発生した入力クロック信号ＣＫ１
は、クロック周波数変換回路３２に入力される。このク
ロック周波数変換回路３２では、この入力クロック信号
ＣＫ１を周波数変換して、予め決められた特定クロック
周波数の出力クロック信号ＣＫ２を生成する。クロック
周波数変換回路３２は、この出力クロック信号ＣＫ２を
第１ＩＣ２１と第２ＩＣ２２とへ出力する。また、この
出力クロック信号ＣＫ２が入力された第１ＩＣ２１は、
第３ＩＣ２３へ出力クロック信号ＣＫ２を出力する。こ
らの出力クロック信号ＣＫ２により、第１ＩＣ２１と第
２ＩＣ２２と第３ＩＣ２３とが、動作する。これ以外の
点に関しては、第２実施形態の半導体チップキットＳＣ
Ｋは、上述した第１実施形態と同様のものであるので、
その説明は省略する。
【００２５】以上のように、第２実施形態によれば、ク
ロック発生器１０からの入力クロック信号ＣＫ１をクロ
ック周波数変換回路３２へ入力することとした。このた
め、クロック発生器１０で発生させる入力クロック信号
ＣＫ１のクロック周波数が、１９．８ＭＨｚと１９．２
ＭＨｚ以外のものになった場合でも、クロック周波数変
換回路３２の設計を変更して取り替えるだけで済む。こ
のため、クロック発生器１０の発生する入力クロック信
号ＣＫ１のクロック周波数の変更に対して、容易に対応
することができる。
ロック発生器１０からの入力クロック信号ＣＫ１をクロ
ック周波数変換回路３２へ入力することとした。このた
め、クロック発生器１０で発生させる入力クロック信号
ＣＫ１のクロック周波数が、１９．８ＭＨｚと１９．２
ＭＨｚ以外のものになった場合でも、クロック周波数変
換回路３２の設計を変更して取り替えるだけで済む。こ
のため、クロック発生器１０の発生する入力クロック信
号ＣＫ１のクロック周波数の変更に対して、容易に対応
することができる。
【００２６】なお、第２実施形態は図５のように変形す
ることもできる。すなわち、クロック周波数変換回路３
２から第１ＩＣ２１と第２ＩＣ２２と第３ＩＣ２３と
へ、それぞれ直接的に出力クロック信号ＣＫ２を供給す
るようにすることもできる。
ることもできる。すなわち、クロック周波数変換回路３
２から第１ＩＣ２１と第２ＩＣ２２と第３ＩＣ２３と
へ、それぞれ直接的に出力クロック信号ＣＫ２を供給す
るようにすることもできる。
【００２７】（第３実施形態）第３実施形態は、上述し
た半導体チップキットを移動無線システムの高周波部分
に適用した場合の例である。より詳しくを、図６に基づ
いて説明する。
た半導体チップキットを移動無線システムの高周波部分
に適用した場合の例である。より詳しくを、図６に基づ
いて説明する。
【００２８】この図６は、第３実施形態の半導体チップ
キットＳＣＫとＴＣＸＯ４０とを示す図である。この図
６からわかるように、第３実施形態は、半導体チップキ
ットＳＣＫと、ＴＣＸＯ４０とを備えて、構成されてい
る。半導体チップキットＳＣＫは、上述した実施形態に
おける各ＩＣに対応する、受信ＩＦ−ＩＣ４２と送信Ｉ
Ｆ−ＩＣ４４とを備えている。
キットＳＣＫとＴＣＸＯ４０とを示す図である。この図
６からわかるように、第３実施形態は、半導体チップキ
ットＳＣＫと、ＴＣＸＯ４０とを備えて、構成されてい
る。半導体チップキットＳＣＫは、上述した実施形態に
おける各ＩＣに対応する、受信ＩＦ−ＩＣ４２と送信Ｉ
Ｆ−ＩＣ４４とを備えている。
【００２９】ＴＣＸＯ４０は、クロック発生器としての
役割を有する。本実施形態においては、このＴＣＸＯ４
０は、クロック周波数１９．８ＭＨｚの入力クロック信
号ＣＫ１を発生する仕様である場合と、クロック周波数
１９．２ＭＨｚの入力クロック信号ＣＫ１を発生する仕
様である場合とが想定されている。
役割を有する。本実施形態においては、このＴＣＸＯ４
０は、クロック周波数１９．８ＭＨｚの入力クロック信
号ＣＫ１を発生する仕様である場合と、クロック周波数
１９．２ＭＨｚの入力クロック信号ＣＫ１を発生する仕
様である場合とが想定されている。
【００３０】受信ＩＦ−ＩＣ４２は、外部から無線信号
を受け取り、ベースバンド信号に変換するためのＩＣで
ある。この受信ＩＦ−ＩＣ２４は、クロック周波数変換
回路３０と、ＬＰＦ（low pass filter ）４２ａとを備
えている。このクロック周波数変換回路３０の内部は上
述した実施形態と同様の構成である。すなわち、図２又
は図３に示すクロック周波数変換回路３０と同様の構成
である。このクロック周波数変換回路３０は、ＴＣＸＯ
４０からクロック周波数１９．８ＭＨｚの入力クロック
信号ＣＫ１が入力された場合でも、クロック周波数１
９．２ＭＨｚの入力クロック信号ＣＫ１が入力された場
合でも、予め決められた特定クロック周波数である６０
０ＭＨｚの出力クロック信号ＣＫ２を生成する。この切
り替えは、周波数切り替えスイッチ３０ｓにより行われ
る。生成された出力クロック信号ＣＫ２は、この受信Ｉ
Ｆ−ＩＣ４２内に設けられたＬＰＦ４２ａの動作用クロ
ック信号として用いられる。すなわち、受信ＩＦ−ＩＣ
４２に内蔵されたＬＰＦ４２ａの自動チューニング用の
クロック信号として用いられる。
を受け取り、ベースバンド信号に変換するためのＩＣで
ある。この受信ＩＦ−ＩＣ２４は、クロック周波数変換
回路３０と、ＬＰＦ（low pass filter ）４２ａとを備
えている。このクロック周波数変換回路３０の内部は上
述した実施形態と同様の構成である。すなわち、図２又
は図３に示すクロック周波数変換回路３０と同様の構成
である。このクロック周波数変換回路３０は、ＴＣＸＯ
４０からクロック周波数１９．８ＭＨｚの入力クロック
信号ＣＫ１が入力された場合でも、クロック周波数１
９．２ＭＨｚの入力クロック信号ＣＫ１が入力された場
合でも、予め決められた特定クロック周波数である６０
０ＭＨｚの出力クロック信号ＣＫ２を生成する。この切
り替えは、周波数切り替えスイッチ３０ｓにより行われ
る。生成された出力クロック信号ＣＫ２は、この受信Ｉ
Ｆ−ＩＣ４２内に設けられたＬＰＦ４２ａの動作用クロ
ック信号として用いられる。すなわち、受信ＩＦ−ＩＣ
４２に内蔵されたＬＰＦ４２ａの自動チューニング用の
クロック信号として用いられる。
【００３１】また、この出力クロック信号ＣＫ２は、送
信ＩＦ−ＩＣ４４へ出力される。この送信ＩＦ−ＩＣ４
４は、ベースバンド信号を受け取り、外部へ無線信号と
して出力するためのＩＣである。出力クロック信号ＣＫ
２は、この送信ＩＦ−ＩＣ４４内に設けられたＰＬＬ４
４ａの動作用クロック信号として用いられる。すなわ
ち、送信ＩＦ−ＩＣ４４に内蔵されたＰＬＬ４４ａの基
準クロック信号として用いられる。これら、受信ＩＦ−
ＩＣ４２のＬＰＦ４２ａと、送信ＩＦ−ＩＣ４４のＰＬ
Ｌ４４ａとは、いずれも、６００ＫＨｚでのみ動作する
ＩＣである。
信ＩＦ−ＩＣ４４へ出力される。この送信ＩＦ−ＩＣ４
４は、ベースバンド信号を受け取り、外部へ無線信号と
して出力するためのＩＣである。出力クロック信号ＣＫ
２は、この送信ＩＦ−ＩＣ４４内に設けられたＰＬＬ４
４ａの動作用クロック信号として用いられる。すなわ
ち、送信ＩＦ−ＩＣ４４に内蔵されたＰＬＬ４４ａの基
準クロック信号として用いられる。これら、受信ＩＦ−
ＩＣ４２のＬＰＦ４２ａと、送信ＩＦ−ＩＣ４４のＰＬ
Ｌ４４ａとは、いずれも、６００ＫＨｚでのみ動作する
ＩＣである。
【００３２】以上のように第３実施形態においても、入
力クロック信号ＣＫ１を、クロック周波数切り換え回路
３０を備えた受信ＩＦ−４２が受け取るとともに、この
クロック周波数切り換え回路３０でクロック周波数の変
換をして、受信ＩＦ−ＩＣ４２のＬＰＦ４２ａや、送信
ＩＦ−ＩＣ４４のＰＬＬ４４ａを動作させることとし
た。このため、クロック周波数切り換え回路３０は受信
ＩＦ−ＩＣ４２にのみ設ければ足り、送信ＩＦ−ＩＣ４
４には不要となる。したがって、半導体チップキットＳ
ＣＫのピン数の削減及び小型化を図ることができる。つ
まり、従来、送信ＩＦ−ＩＣに必要とされた、クロック
周波数変換回路や周波数切り替えスイッチやこれらのた
めのピンを省略することができる。
力クロック信号ＣＫ１を、クロック周波数切り換え回路
３０を備えた受信ＩＦ−４２が受け取るとともに、この
クロック周波数切り換え回路３０でクロック周波数の変
換をして、受信ＩＦ−ＩＣ４２のＬＰＦ４２ａや、送信
ＩＦ−ＩＣ４４のＰＬＬ４４ａを動作させることとし
た。このため、クロック周波数切り換え回路３０は受信
ＩＦ−ＩＣ４２にのみ設ければ足り、送信ＩＦ−ＩＣ４
４には不要となる。したがって、半導体チップキットＳ
ＣＫのピン数の削減及び小型化を図ることができる。つ
まり、従来、送信ＩＦ−ＩＣに必要とされた、クロック
周波数変換回路や周波数切り替えスイッチやこれらのた
めのピンを省略することができる。
【００３３】さらに、各ＩＣで必要とされる出力クロッ
ク信号ＣＫ２のクロック周波数を、ＴＣＸＯ４０が発生
する入力クロック信号ＣＫ１のクロック周波数の最大公
約数とした。このため、クロック周波数変換回路３０の
回路構成を容易にすることができる。
ク信号ＣＫ２のクロック周波数を、ＴＣＸＯ４０が発生
する入力クロック信号ＣＫ１のクロック周波数の最大公
約数とした。このため、クロック周波数変換回路３０の
回路構成を容易にすることができる。
【００３４】そのうえ、入力クロック信号ＣＫ１のクロ
ック周波数が予め想定していたこの２つ以外のクロック
周波数となった場合でも、受信ＩＦ−ＩＣ４２のクロッ
ク周波数変換回路３０のみを設計変更して、受信ＩＦ−
ＩＣ４２を取り替えるだけで済む。このため、ＴＣＸＯ
４０の発生する入力クロック信号ＣＫ１のクロック周波
数の変更に対して、容易に対応することができる。
ック周波数が予め想定していたこの２つ以外のクロック
周波数となった場合でも、受信ＩＦ−ＩＣ４２のクロッ
ク周波数変換回路３０のみを設計変更して、受信ＩＦ−
ＩＣ４２を取り替えるだけで済む。このため、ＴＣＸＯ
４０の発生する入力クロック信号ＣＫ１のクロック周波
数の変更に対して、容易に対応することができる。
【００３５】しかも、ＴＣＸＯ４０は入力クロック信号
ＣＫ１を受信ＩＦ−ＩＣ４２にのみ出力すれば足りるの
で、負荷が軽くなり、ＴＣＸＯ４０に別途バッファ装置
が必要がなくなる。
ＣＫ１を受信ＩＦ−ＩＣ４２にのみ出力すれば足りるの
で、負荷が軽くなり、ＴＣＸＯ４０に別途バッファ装置
が必要がなくなる。
【００３６】（第４実施形態）本発明の第４実施形態
は、上述した半導体チップキットＳＣＫを、ＣＤＭＡ
（code division mupliple access ）方式の移動無線シ
ステムに適用した場合の例である。より詳しくを、図７
に基づいて説明する。
は、上述した半導体チップキットＳＣＫを、ＣＤＭＡ
（code division mupliple access ）方式の移動無線シ
ステムに適用した場合の例である。より詳しくを、図７
に基づいて説明する。
【００３７】この図７は、ＣＤＭＡ方式の無線携帯端末
の全体構成を概略的に示す図である。この図７かわわか
るように、この無線携帯端末は、ＴＣＸＯ４０と半導体
チップキットＳＣＫとアンテナＡＴとを備えて構成され
る。
の全体構成を概略的に示す図である。この図７かわわか
るように、この無線携帯端末は、ＴＣＸＯ４０と半導体
チップキットＳＣＫとアンテナＡＴとを備えて構成され
る。
【００３８】半導体チップキットＳＣＫは、ＩＣとし
て、ＰＬＬ−ＩＣ５０とデジタル受信ＩＦ−ＩＣ５２と
アナログ受信ＩＦ−ＩＣ５４と送信ＩＦ−ＩＣ５６とを
備えて構成される。このＣＤＭＡ方式の移動無線システ
ムでは、いわゆるデュアルモードを採用している。すな
わち、この半導体チップキットＳＣＫは、受信用のＩＣ
として、外部からデジタル信号を受け取りベースバンド
信号に変換するデジタル受信ＩＦ−ＩＣ５２と、外部か
らアナログ信号を受け取りベースバンド信号に変換する
アナログ受信ＩＦ−ＩＣ５４とを備えている。これらデ
ジタル受信ＩＦ−ＩＣ５２とアナログ受信ＩＦ−ＩＣ５
４は、アンテナＡＴに接続されており、デジタル方式で
あるＣＤＭＡ方式の電波信号と、アナログ方式であるＴ
ＡＣＳ方式の電波信号とを、受信可能になっている。Ｐ
ＬＬ−ＩＣ５０は、ローカル信号を供給するための回路
である。送信ＩＦ−ＩＣ５６は、音声信号を受け取り外
部へ無線信号として出力するためのＩＣである。このた
め、送信ＩＦ−ＩＣ５６もアンテナＡＴに接続されてい
る。
て、ＰＬＬ−ＩＣ５０とデジタル受信ＩＦ−ＩＣ５２と
アナログ受信ＩＦ−ＩＣ５４と送信ＩＦ−ＩＣ５６とを
備えて構成される。このＣＤＭＡ方式の移動無線システ
ムでは、いわゆるデュアルモードを採用している。すな
わち、この半導体チップキットＳＣＫは、受信用のＩＣ
として、外部からデジタル信号を受け取りベースバンド
信号に変換するデジタル受信ＩＦ−ＩＣ５２と、外部か
らアナログ信号を受け取りベースバンド信号に変換する
アナログ受信ＩＦ−ＩＣ５４とを備えている。これらデ
ジタル受信ＩＦ−ＩＣ５２とアナログ受信ＩＦ−ＩＣ５
４は、アンテナＡＴに接続されており、デジタル方式で
あるＣＤＭＡ方式の電波信号と、アナログ方式であるＴ
ＡＣＳ方式の電波信号とを、受信可能になっている。Ｐ
ＬＬ−ＩＣ５０は、ローカル信号を供給するための回路
である。送信ＩＦ−ＩＣ５６は、音声信号を受け取り外
部へ無線信号として出力するためのＩＣである。このた
め、送信ＩＦ−ＩＣ５６もアンテナＡＴに接続されてい
る。
【００３９】ＴＣＸＯ４０で発生した入力クロック信号
ＣＫ１は、ＰＬＬ−ＩＣ５０のクロック周波数変換回路
３０に入力される。このクロック周波数変換回路３０の
内部は上述した実施形態と同様の構成である。すなわ
ち、図２又は図３に示すクロック周波数変換回路３０と
同様の構成である。入力クロック信号ＣＫ１のクロック
周波数は、１９．８ＭＨｚと１９．２ＭＨｚとを想定し
ている。いずれの場合でも、クロック周波数変換回路３
０では、クロック周波数切り替えスイッチ３０ｓを切り
替えることにより、予め決められた特定クロック周波数
である６００ＫＨｚの出力クロック信号ＣＫ２が生成さ
れる。この出力クロック信号ＣＫ２は、ＰＬＬ−ＩＣ５
０内に設けられた位相比較回路５０ａの動作用クロック
信号として用いられる。また、この出力クロック信号Ｃ
Ｋ２は、デジタル受信ＩＦ−ＩＣ５２へ出力され、この
デジタルＩＦ−ＩＣ５２内のＬＰＦ５２ａの動作用クロ
ック信号として用いられる。つまり、デジタルＩＦ−Ｉ
Ｃ５２に内蔵されたＬＰＦ５２ａの基準クロックとして
用いられる。出力クロック信号ＣＫ２は、デジタルＩＦ
−ＩＣ５２からアナログ受信ＩＦ−ＩＣ５４へ出力さ
れ、アナログ受信ＩＦ内のＢＰＦ（band pass filter）
５４ａの動作用クロック信号として用いられる。つま
り、アナログ受信ＩＦ−ＩＣ５４に内蔵されたＢＰＦ５
４ａの基準クロックとして用いられる。さらに、この出
力クロック信号ＣＫ２は、アナログ受信ＩＦ−ＩＣから
送信ＩＦ−ＩＣ５６へ出力され、この送信ＩＦ−ＩＣ５
６内のＰＬＬ５６ａの動作用クロック信号として用いら
れる。
ＣＫ１は、ＰＬＬ−ＩＣ５０のクロック周波数変換回路
３０に入力される。このクロック周波数変換回路３０の
内部は上述した実施形態と同様の構成である。すなわ
ち、図２又は図３に示すクロック周波数変換回路３０と
同様の構成である。入力クロック信号ＣＫ１のクロック
周波数は、１９．８ＭＨｚと１９．２ＭＨｚとを想定し
ている。いずれの場合でも、クロック周波数変換回路３
０では、クロック周波数切り替えスイッチ３０ｓを切り
替えることにより、予め決められた特定クロック周波数
である６００ＫＨｚの出力クロック信号ＣＫ２が生成さ
れる。この出力クロック信号ＣＫ２は、ＰＬＬ−ＩＣ５
０内に設けられた位相比較回路５０ａの動作用クロック
信号として用いられる。また、この出力クロック信号Ｃ
Ｋ２は、デジタル受信ＩＦ−ＩＣ５２へ出力され、この
デジタルＩＦ−ＩＣ５２内のＬＰＦ５２ａの動作用クロ
ック信号として用いられる。つまり、デジタルＩＦ−Ｉ
Ｃ５２に内蔵されたＬＰＦ５２ａの基準クロックとして
用いられる。出力クロック信号ＣＫ２は、デジタルＩＦ
−ＩＣ５２からアナログ受信ＩＦ−ＩＣ５４へ出力さ
れ、アナログ受信ＩＦ内のＢＰＦ（band pass filter）
５４ａの動作用クロック信号として用いられる。つま
り、アナログ受信ＩＦ−ＩＣ５４に内蔵されたＢＰＦ５
４ａの基準クロックとして用いられる。さらに、この出
力クロック信号ＣＫ２は、アナログ受信ＩＦ−ＩＣから
送信ＩＦ−ＩＣ５６へ出力され、この送信ＩＦ−ＩＣ５
６内のＰＬＬ５６ａの動作用クロック信号として用いら
れる。
【００４０】以上のように本実施形態においても、上述
の他の実施形態と同様に、半導体チップキットＳＣＫの
ピン数の削減及び小型化を図ることができる。しかも、
ＰＬＬ−ＩＣ５０は一般的にデジタル回路で構成される
ため、クロック周波数変換回路３０の回路構成の実現が
容易になる。したがって、ＴＣＸＯ４０のクロック周波
数の変更に対して、さらに自由度が高くなる。つまり、
より容易にクロック周波数の変更に対応することができ
る。
の他の実施形態と同様に、半導体チップキットＳＣＫの
ピン数の削減及び小型化を図ることができる。しかも、
ＰＬＬ−ＩＣ５０は一般的にデジタル回路で構成される
ため、クロック周波数変換回路３０の回路構成の実現が
容易になる。したがって、ＴＣＸＯ４０のクロック周波
数の変更に対して、さらに自由度が高くなる。つまり、
より容易にクロック周波数の変更に対応することができ
る。
【００４１】なお、第４実施形態は図８のように変形す
ることもできる。すなわち、クロック周波数変換回路３
０からデジタル受信ＩＦ−ＩＣ５２と、アナログ受信Ｉ
Ｆ−ＩＣ５４と、送信ＩＦ−ＩＣ５６とへ、それぞれ直
接的に出力クロック信号ＣＫ２を供給するようにするこ
ともできる。
ることもできる。すなわち、クロック周波数変換回路３
０からデジタル受信ＩＦ−ＩＣ５２と、アナログ受信Ｉ
Ｆ−ＩＣ５４と、送信ＩＦ−ＩＣ５６とへ、それぞれ直
接的に出力クロック信号ＣＫ２を供給するようにするこ
ともできる。
【００４２】本発明は上記実施形態に限定されずに、種
々に変形可能である。例えば、図１における第１ＩＣ２
１〜第３ＩＣ２３や、図６における受信ＩＦ−ＩＣ４
２、送信ＩＦ−ＩＣ４４等は、より規模の大きい大規模
ＩＣ（ＬＳＩ）や超大規模ＩＣ（ＶＬＳＩ）等であって
もよい。また、クロック発生器１０やＴＣＸＯ４０の発
生する入力クロック信号ＣＫ１のクロック周波数は、上
記の１９．８ＭＨｚと１９．２ＭＨｚに限られない。す
なわち、異なる複数のクロック周波数が想定されていれ
ばよい。また、その種類は、３種類、４種類…であって
もよい。
々に変形可能である。例えば、図１における第１ＩＣ２
１〜第３ＩＣ２３や、図６における受信ＩＦ−ＩＣ４
２、送信ＩＦ−ＩＣ４４等は、より規模の大きい大規模
ＩＣ（ＬＳＩ）や超大規模ＩＣ（ＶＬＳＩ）等であって
もよい。また、クロック発生器１０やＴＣＸＯ４０の発
生する入力クロック信号ＣＫ１のクロック周波数は、上
記の１９．８ＭＨｚと１９．２ＭＨｚに限られない。す
なわち、異なる複数のクロック周波数が想定されていれ
ばよい。また、その種類は、３種類、４種類…であって
もよい。
【００４３】
【発明の効果】以上説明したように、本発明によれば、
半導体チップキット内にクロック周波数変換回路を設
け、このクロック周波数変換回路により、クロック周波
数の異なる複数の入力クロック信号を、予め決められた
特定クロック周波数の出力クロック信号に変換するとと
もに、このクロック周波数変換回路から、特定クロック
周波数の出力クロック信号を出力して、この半導体チッ
プキット内のＩＣを動作させることとしたので、ＩＣの
ピン数削減を図ることができるとともに、クロック発生
器の発生するクロック信号のクロック周波数が変更にな
った場合でも、容易に対応することができる。
半導体チップキット内にクロック周波数変換回路を設
け、このクロック周波数変換回路により、クロック周波
数の異なる複数の入力クロック信号を、予め決められた
特定クロック周波数の出力クロック信号に変換するとと
もに、このクロック周波数変換回路から、特定クロック
周波数の出力クロック信号を出力して、この半導体チッ
プキット内のＩＣを動作させることとしたので、ＩＣの
ピン数削減を図ることができるとともに、クロック発生
器の発生するクロック信号のクロック周波数が変更にな
った場合でも、容易に対応することができる。
【図１】本発明の第１実施形態に係る半導体チップキッ
トを示す図。
トを示す図。
【図２】図１における第１ＩＣの内部構造を示す図。
【図３】図２における第１ＩＣの変形例を示す図。
【図４】本発明の第２実施形態に係る半導体チップキッ
トを示す図。
トを示す図。
【図５】本発明の第２実施形態の別の変形例を示す図。
【図６】本発明の第３実施形態に係る半導体チップキッ
トを示す図。
トを示す図。
【図７】本発明の第４実施形態に係る半導体チップキッ
トを示す図。
トを示す図。
【図８】本発明の第４実施形態の別の変形例を示す図。
【図９】従来の半導体チップキットを示す図。
ＳＣＫ 半導体チップキット ＣＫ１ 入力クロック信号 ＣＫ２ 出力クロック信号 １０ クロック発生器 ２１ 第１ＩＣ ２２ 第２ＩＣ ２３ 第３ＩＣ ３０ クロック周波数変換回路 ３０ａ、３０ｂ 分周回路 ３０ｓ クロック周波数切り替えスイッチ
Claims (8)
- 【請求項１】クロック周波数の異なる複数の入力クロッ
ク信号が入力され、この入力された入力クロック信号を
予め決められた特定クロック周波数の出力クロック信号
に分周する複数の分周回路を有し、前記各分周回路は前
記複数の入力された入力クロック信号のクロック周波数
の公約数であるクロック周波数を前記特定クロック周波
数の出力クロック信号として出力する、クロック周波数
変換回路と、 このクロック周波数変換回路から、前記特定クロック周
波数の出力クロック信号を受け取り、この出力クロック
信号により動作をする、１又は複数のＩＣと、 を備えたことを特徴とする半導体チップキット。 - 【請求項２】前記クロック周波数変換回路には、入力さ
れる前記複数の入力クロック信号に応じて、前記複数の
分周回路を切り替えて使うための、クロック周波数切り
替えスイッチが設けられていることを特徴とする請求項
１に記載の半導体チップキット。 - 【請求項３】前記クロック周波数変換回路は、前記ＩＣ
の内部に設けられており、このＩＣから他のＩＣへ、前
記特定クロック周波数の前記出力クロック信号を出力す
ることを特徴とする請求項１又は請求項２に記載の半導
体チップキット。 - 【請求項４】前記クロック周波数変換回路は、前記ＩＣ
とは独立に設けられており、この独立に設けられた前記
クロック周波数変換回路から他のＩＣへ、前記特定クロ
ック周波数の前記出力クロック信号を出力することを特
徴とする請求項１又は請求項２に記載の半導体チップキ
ット。 - 【請求項５】前記クロック周波数変換回路が出力する前
記出力クロック信号のクロック周波数は、入力される前
記複数の入力クロック信号におけるクロック周波数の最
大公約数であること特徴とする請求項１乃至請求項４の
いずれかに記載の半導体チップキット。 - 【請求項６】外部からの無線信号を受け取り、ベースバ
ンド信号に変換するための、受信ＩＦ−ＩＣと、 ベースバンド信号を受け取り、外部へ無線信号として出
力するための、送信ＩＦ−ＩＣと、 を備えた半導体チップキットであって、 前記受信ＩＦ−ＩＣと前記送信ＩＦ−ＩＣとのいずれか
一方には、クロック周波数変換回路が設けられており、
このクロック周波数変換回路は、クロック周波数の異な
る複数の入力クロック信号が入力され、この入力された
入力クロック信号を予め決められた特定クロック周波数
の出力クロック信号に分周する複数の分周回路を有し、
前記各分周回路は前記複数の入力クロック信号のクロッ
ク周波数の公約数であるクロック周波数を前記特定クロ
ック周波数の出力クロック信号として、前記受信ＩＦ−
ＩＣと前記送信ＩＦ−ＩＣとのいずれか他方へ出力す
る、 ことを特徴とする半導体チップキット。 - 【請求項７】外部からのデジタル無線信号を受け取り、
ベースバンド信号に変換するための、デジタル受信ＩＦ
−ＩＣと、 外部からのアナログ無線信号を受け取り、ベースバンド
信号に変換するための、アナログ受信ＩＦ−ＩＣと、 ベースバンド信号を受け取り、外部へ無線信号として出
力するための、送信ＩＦ−ＩＣと、 ローカル信号を供給するためのＰＬＬ−ＩＣと、 を備えた半導体チップキットであって、 前記ＰＬＬ−ＩＣには、クロック周波数変換回路が設け
られており、このクロック周波数変換回路は、クロック
周波数の異なる複数の入力クロック信号が入力され、こ
の入力された入力クロック信号を予め決められた特定ク
ロック周波数の出力クロック信号に分周する複数の分周
回路を有し、前記各分周回路は前記複数の入力クロック
信号のクロック周波数の公約数であるクロック周波数を
前記特定クロック周波数の出力クロック信号として、前
記デジタル受信ＩＦ−ＩＣと前記アナログ受信ＩＦ−Ｉ
Ｃと前記送信ＩＦ−ＩＣのうちの少なくともいずれか１
つへ出力する、 こと特徴とする半導体チップキット。 - 【請求項８】前記クロック周波数変換回路が出力する前
記出力クロック信号のクロック周波数は、入力される前
記複数の入力クロック信号におけるクロック周波数の最
大公約数であること特徴とする請求項６又は請求項７に
記載の半導体チップキット。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9156885A JPH113134A (ja) | 1997-06-13 | 1997-06-13 | 半導体チップキット |
| US09/095,892 US6125451A (en) | 1997-06-13 | 1998-06-11 | Semiconductor chip kit having frequency converter function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9156885A JPH113134A (ja) | 1997-06-13 | 1997-06-13 | 半導体チップキット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH113134A true JPH113134A (ja) | 1999-01-06 |
Family
ID=15637528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9156885A Pending JPH113134A (ja) | 1997-06-13 | 1997-06-13 | 半導体チップキット |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6125451A (ja) |
| JP (1) | JPH113134A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011504306A (ja) * | 2007-09-27 | 2011-02-03 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 無線装置の単一のマルチモードクロック供給源 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6990598B2 (en) * | 2001-03-21 | 2006-01-24 | Gallitzin Allegheny Llc | Low power reconfigurable systems and methods |
| US6993669B2 (en) | 2001-04-18 | 2006-01-31 | Gallitzin Allegheny Llc | Low power clocking systems and methods |
| US6898721B2 (en) * | 2001-06-22 | 2005-05-24 | Gallitzin Allegheny Llc | Clock generation systems and methods |
| US7057518B2 (en) | 2001-06-22 | 2006-06-06 | Schmidt Dominik J | Systems and methods for testing wireless devices |
| US6950672B2 (en) * | 2002-05-30 | 2005-09-27 | Analog Devices, Inc. | Clock enable system |
| US8312310B2 (en) * | 2007-05-01 | 2012-11-13 | Canon Kabushiki Kaisha | Apparatus and method for changing clock frequency and modulation method based on current state |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6370632A (ja) * | 1986-09-11 | 1988-03-30 | Nec Corp | 回線切替方式 |
| US4843455A (en) * | 1987-08-20 | 1989-06-27 | Nec Corporation | Color television signal sampling clock phase control system |
| US5287269A (en) * | 1990-07-09 | 1994-02-15 | Boardwalk/Starcity Corporation | Apparatus and method for accessing events, areas and activities |
| JP3084151B2 (ja) * | 1992-09-18 | 2000-09-04 | 株式会社日立製作所 | 情報処理システム |
| US5347558A (en) * | 1993-10-20 | 1994-09-13 | Intel Corporation | Input frequency converter to increase input frequency range of a synchronous delay line |
| JPH09247116A (ja) * | 1996-03-08 | 1997-09-19 | Fujitsu Ltd | 直並列変換回路および並直列変換回路の同期回路 |
| JP3299906B2 (ja) * | 1997-01-14 | 2002-07-08 | シャープ株式会社 | デジタルデータ転送クロック変換回路 |
-
1997
- 1997-06-13 JP JP9156885A patent/JPH113134A/ja active Pending
-
1998
- 1998-06-11 US US09/095,892 patent/US6125451A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011504306A (ja) * | 2007-09-27 | 2011-02-03 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 無線装置の単一のマルチモードクロック供給源 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6125451A (en) | 2000-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7379522B2 (en) | Configurable multi-modulus frequency divider for multi-mode mobile communication devices | |
| US8049546B2 (en) | Flip-flop, frequency divider and RF circuit having the same | |
| US7103342B2 (en) | System and method for reducing the effects of clock harmonic frequencies | |
| US7499688B2 (en) | Communication semiconductor integrated circuit device and a wireless communication system | |
| US7109762B2 (en) | Frequency-dividing circuit arrangement and phase locked loop employing such circuit arrangement | |
| US5926514A (en) | Apparatus for clock shifting in an integrated transceiver | |
| GB2256103A (en) | Multi-frequency signal source for transeiver circuits | |
| JPH11112894A (ja) | テレビチューナ、チューナｉｃ、テレビチューナの制御方法 | |
| JP2009027581A (ja) | 半導体集積回路 | |
| EP1277286B9 (en) | Personal communications device with gps receiver and comon clock source | |
| JP2008187556A (ja) | 受信装置 | |
| JPH113134A (ja) | 半導体チップキット | |
| US7050779B2 (en) | Semiconductor integrated circuit device | |
| US7079817B2 (en) | Radio communication device that meets a plurality of frequency bands | |
| EP1505731A1 (en) | Direct conversion tuner capable of receiving digital television signals in UHF band and VHF band | |
| US10944617B2 (en) | Apparatus for radio-frequency receiver with in-phase/quadrature calibration and associated methods | |
| US4862109A (en) | Processor controlled phase locked loop multi-band frequency synthesizer | |
| US20040215995A1 (en) | Reconfigurable processing array with variable timing control | |
| EP1656741B1 (en) | Provision of local oscillator signals | |
| JP4522317B2 (ja) | 通信装置 | |
| JPH04172716A (ja) | 半導体集積回路装置 | |
| JP2001285061A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP2000165277A (ja) | 局部発振回路 | |
| JPS5830240A (ja) | チュ−ニング用大規模集積回路 | |
| JP2727866B2 (ja) | 周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |