JPH02128177A

JPH02128177A - Ｉｃ試験装置におけるドライブ回路

Info

Publication number: JPH02128177A
Application number: JP63280448A
Authority: JP
Inventors: Yoshihiro Saitou; 斉藤　佳大
Original assignee: Hitachi Electronics Engineering Co Ltd
Current assignee: Hitachi High Tech Corp
Priority date: 1988-11-08
Filing date: 1988-11-08
Publication date: 1990-05-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、ＩＣ（集積回路の鴫、以下同じ）試験装置
におけ″るドライブ回路に関し、特に、試験信号出力モ
ードにおいて低出力インピーダンスで試験信号を出力し
、待機モードにおいて出力段を高インピーダンスに高速
で切り換えることができるようにしたことに関する。

［従来の技術］従来のＩＣ試験装置の一例を示すと第３図のようであり
、テスタ５ｏは制御部１１と入出力部５２−１及至５２
−ｍ等から成っており、図示しないその他の回路を含む
ものである。制御部１１は、装置全体の運用及び管理や
各種制御などを行なうものであり１例えば、入出力部５
２−１及至５２−ｍに対し各種の制御信号を出力すると
共に、該入出力部５２−１及至５２−ｍから測定データ
を入力し種々のデータ処理等を行なう。

被試験ＩＣ４０のｍビンに対応するｍチャンネルから成
る入出力部５２−１及至５２−ｍは、例えば、入出力部
５２−１につき説明すると、波形発生回路１４及びドラ
イブ回路５５と測定回路１３を含んでいる。入出力部５
２−１及至５２−ｍは、制御部１１からの制御に基づき
、伝送路１５−１及至１５−ｍを介して被試験ＩＣ４０
に試験信号ＴＳを出力すると共に、また、該被試験ＩＣ
４０から出力される被測定信号ＫＯを伝送路１５−１及
至１５−ｍを介して入力し測定する。つまり、各チャン
ネル毎に入出力が共通の伝送路１５−１及至１５−ｍを
介して被試験ＩＣ４０の所定の信号入力ピン若しくは信
号出力ピンに接続されている。

波形発生回路１４は波形発生器１７から成るものであり
、制御部１１からの制御に基づき試験波形ＳＧを発生す
る。ここで発生した試験波形ＳＧは、ドライブ回路５５
のトランジスタＱｌ、Ｑ２の各ベースに与えられる。

ドライブ回路５５は試験波形ＳＧを入力し、被試験ＩＣ
４０に印加する試験信号ＴＳを出力するものである。こ
のドライブ回路５５は、試験信号ＴＳを駆動出力する試
験信号出力モードと、測定回路１３によって被試験ＩＣ
４０から出力される被測定信号ＫＧを測定するときに待
機する待機モードの２つの動作モードで動作する。入力
段のトランジスタＱｌ、Ｑ２は、夫々のエミッタをダイ
オードＤｉ、Ｄ３を介して定電流回路２１．２３に接続
した互いに逆極性のエミッタフォロワ回路を構成してい
る。ＰＮＰ型トランジスタＱ１のコレクタは負電源−Ｂ
Ｖに接続されており、ＮＰＮ型トランジスタＱ２のコレ
クタは正電源子ＢＶに接続されている。トランジスタＱ
１のエミッタは、ダイオードＤ１を介してＮＰＮ型トラ
ンジスタＱ３のベースに更に接続されている。トランジ
スタＱ２のエミッタは、ダイオードＤ３を介してＰＮＰ
型トランジスタＱ４のベースに更に接続されている。

トランジスタＱ３．Ｑ４は、互いに逆極性トランジスタ
でありプッシュプルのエミッタフォロワ回路を構成して
いる。トランジスタＱ３のコレクタは正電源＋ＢＶに接
続されており、エミッタはダイオードＤ７と抵抗を介し
て該ドライブ回路５２の出力ラインＳＬに接続されてい
る。トランジスタＱ４のコレクタは負電源−ＢＶに接続
されており、エミッタはダイオードＤ８と抵抗を介して
該ドライブ回路５２の出力ラインＳＬに接続されている
。

一般に、このようなプッシュプルのエミッタフォロワ回
路は高入力インピーダンス且つ低出力インピーダンスの
特性を示すので、出力段のトランジスタＱ３．Ｑ４が動
作状態にあるときのドライブ回路５２の出力ラインＳＬ
は低出力インピーダンスとなる。

トランジスタＱ３のベースには、ダイオードＤ１３とス
イッチＳｌｌを介して所定の逆バイアス用負電源−Ｖａ
が接続されており、該スイッチＳ１１がオンされるとト
ランジスタＱ３のベースにはダイオードＤ１３を介して
逆バイアス電圧が掛けられる。トランジスタＱ４のベー
スにはダイオードＤ１４とスイッチＳ１２を介して所定
の逆バイアス用正電源＋Ｖｃが接続されており、該スイ
ッチＳＬ２がオンされるとトランジスタＱ４のベースに
はダイオードＤ１４を介して逆バイアス電圧が掛けられ
る。従って、各スイッチＳｌｌ、Ｓ１２が共にオンされ
るとトランジスタＱ３．Ｑ４は共に逆バイアスされるの
で、該トランジスタＱ３、Ｑ４はオフとなり、その出力
ラインＳＬはフローティング状態になり、伝送路１５−
１に対して高インピーダンスとなる。なお、逆バイアス
用負電源−Ｖａ及び逆バイアス用正電源＋Ｖｃとしては
、伝送路１５−１を介して出力ラインＳＬに加えられる
被測定信号ＫＯの最高値に対しても逆バイアスを可能に
するために、該被測定信号ＫＧの最高電圧以上の高電圧
とする必要がある０例えば、被測定信号ＫＯの電圧変動
範囲が一４ｖ〜＋９ｖ程度である場合、逆バイアス用負
電源−Ｖａを一６■、逆バイアス用正電源＋ｖｃを＋１
１ｖとする。

ドライブ回路５５を試験信号出力モードにするときはス
イッチＳｌｌ、ＳＬ２を共にオフとして。

低出力インピーダンスとする。他方、待機モードにする
ときは各スイッチＳｌｌ、Ｓ１２を共にオンに切り換え
て、高インピーダンスとする。

測定回路１３は、被試験ＩＣ４０から出力される被測定
信号ＫＧをバッファ１６に入力し、該被測定信号ＫＯを
比較器によって所定の基準値と比較して測定するもので
ある。この測定回路１３で測定されたデータは、制御部
１１に与えられ種々のデータ処理がなされる。

成るチャンネルｎにおいて、ドライブ回路５５−ｎの動
作モードが試験信号出力モードにあるとき測定回路１３
−ｎは使用されず、該ドライブ回路５５−ｎから出力さ
れる試験信号ＴＳが伝送路１５−ｎを介して被試験ＩＣ
４０の信号入力ピンに印加される。また、ドライブ回路
５５−ｎの動作モードが待機モードにあるとき、該ドラ
イブ回路５５−ｎの出力段はフローティング状態になり
高インピーダンス回路を構成する。この待機モードでは
、ドライブ回路５５−ｎの出力段が高インピーダンスで
あるため、被試験ＩＣ４０の信号出力ピンから伝送路１
５−ｎを介して測定回路１３−ｎに与えられる被測定信
号ＫＧに対する影響が少なくなる。

［発明が解決しようとする課題］しかしながら、上述のような従来のドライブ回路では、
出力段のトランジスタＱ３．Ｑ４をフローティング状態
にするために固定した逆バイアス電圧を夫々のベースに
印加しているため１次のような問題があった。その１つ
は、待機モードにおいて、被試験ＩＣから出力される被
測定信号ＫＧの電圧変動に連動して該ドライブ回路５５
の出力ラインＳＬの電圧（ｖ３）が変動するので、各ト
ランジスタＱ３．Ｑ４の逆バイアス状態を維持するため
には、被測定信号ＫＯの電圧変動分より深い逆バイアス
電圧を出力段トランジスタＱ３．Ｑ４に掛けておく必要
があり、その結果、逆バイアス電圧が過大となり、リー
ク電流が増大するという問題点があることである。もう
１つは、逆バイアス電圧が過大であるために、該ドライ
ブ回路の動作モードの切換時に試験波形ＳＧと該逆バイ
アス電圧との電圧差が大となり、動作モードの移行時間
を比較的長く要するという問題があることである。

この発明は、上述の点に鑑みてなされたもので、動作モ
′−ドの切り換えを高速で行なうことが可能であり且つ
出力段トランジスタのリーク電流を少なくしたドライブ
回路を提供しようとするものである。

［課題を解決するための手段］この発明に係るＩＣ試験装置におけるドライブ回路は、
被試験ＩＣに試験信号を供給する若しくは該被試験ＩＣ
から出力された被測定信号を受入するための伝送ライン
に接続され、該伝送ラインに対して前記試験信号を出力
するための出力用能動素子と、試験信号出力モード時に
、前記出力用能動素子に所望の前記試験信号に応じた電
圧を印加し、該出力用能動素子を順バイアスで駆動する
第１の回路と、待機モード時に、前記伝送ラインの電圧
レベルに一定の逆バイアス電圧を加えた電圧を前記出力
用能動素子に印加することにより該出力用能動素子を逆
バイアス駆動し、これにより該出力用能動素子の出力を
フローティング状態とする第２の回路と、前記試験信号
出力モードと待機モードのどちらが選択されたかに応じ
て、前記出力用能動素子を前記第１の回路または第２の
回路により選択的に駆動するスイッチング手段とを具え
たものである。

［作用］ドライブ回路の動作モードが試験信号出力モードである
とき、スイッチング手段は該モードに応じて出力用能動
素子を第１の回路によって駆動する。第１の回路では、
出力用能動素子に所望の試験信号に応じた電圧を印加し
、該出力用能動素子を順バイアスで駆動する。これによ
り、出力用能動素子から伝送ラインを介して被試験ＩＣ
に試験信号が与えられる。

ドライブ回路の動作モードが待機モードであるとき、ス
イッチング手段は該モードに応じて出力用能動素子を第
２の回路によって駆動する。第２の回路では、伝送ライ
ンの電圧レベルに一定の逆バイアス電圧を加えた電圧を
出力用能動素子に印加することにより、該出力用能動素
子を逆バイアス駆動し、これにより該出力用能動素子の
出力をフローティング状態とする。伝送ラインの電圧レ
ベルの変動に応じて、出力用能動素子に印加される電圧
は、この伝送ラインの電圧レベルに対して一定の逆バイ
アス電圧を加えた値をとるように常に変動し、これによ
り、出力用能動素子には一定の逆バイアス電圧が常にか
かることになる。従って、この一定の逆バイアス電圧は
出力用能動素子を逆バイアスするのに必要な最小値とす
ることができ（勿論、必要最小値よりも適宜大であって
もさしつかえない）、待機モードにおけるリーク電流を
最小限に抑えることができる。また、逆バイアス電圧を
小さくできるため、動作モードを切り換えるときの出力
用能動素子のバイアス切換をすばやく行うことができ、
動作モードの移行時間を比較的短くすることができる。

［実施例］以下、添付図面を参照して本発明に係わるＩＣ試験装置
の実施例を詳細に説明する。

第１図は、この発明に係わるＩＣ試験装置におけるドラ
イブ回路の一実施例を示す図であり、このドライブ回路
２０は第２図に示すテスタ１０における入出力部１２−
１及至１２−ｍを構成するものである。なお、第３図と
同じ符号を付したものは同じ機能を果たすものである。

第２図において、入出力部１２−１及至１２−ｍは前述
したように被試験ＩＣ４０のｍピンに対応するｍチャン
ネル分が設けられており、ここでは入出力部１２−１に
つき説明する。測定回路１３は、第３図において説明し
たものと同様の機能であり、ここでは設けられている入
力バッファ１６の出力信号電圧をバイアス電圧を制御す
る補正電圧Ｒ８として、ドライブ回路２０に対して印加
するようになっている。

ドライブ回路２０は、試験波形ＳＧを入力し被試験ＩＣ
４０に対して試験信号ＴＳを出力するものであり、第３
図において説明したドライブ回路５５と同様に試験信号
出力モードと待機モードの２つの動作モードを有する。

ドライブ回路２０において、測定回路１３から与えられ
る補正電圧Ｒ８は、トランジスタＱ５．Ｑ６の各ベース
に加えられる。トランジスタＱ５のコレクタは正の電源
＋ＢＶに接続されており、トランジスタＱ６のコレクタ
は負の電源−ＢＶに接続されている。トランジスタＱ５
．Ｑ６の夫々のエミッタは共に等しい直列抵抗Ｒ１，Ｒ
２の中点に接続されており、この中点ラインＣＰが抵抗
Ｒ１とダイオードＤ５を介してトランジスタＱ３のベー
スに接続されていると共に、抵抗Ｒ２とダイオードＤ６
を介してトランジスタＱ４のベースに接続されている。

従って、トランジスタＱ５．Ｑ６の各エミッタ電圧（ｖ
２）は測定回路１３のバッファ１６から与えられる補正
電圧Ｒ８に応じたもの、つまり、該ドライブ回路２０の
出力ラインＳＬの電圧（■１）に連動するものとなる。

トランジスタＱ３のベースはダイオードＤ２を介してス
イッチＳ１の端子ＯＰとダイオードＤ１のアノードに接
続されており、更に、定電流回路２４とスイッチＳ２の
端子ＦＰに接続されている。

同様に、トランジスタＱ４のベースはダイオードＤ４を
介してスイッチＳ２の端子ＯＰとダイオードＤ３のカソ
ードに接続されており、更に、定電流回路２２とスイッ
チＳ１の端子ＦＰに接続されている。定電流回路２２．
２４の定電流値は定電流回路２１．２３の定電流値より
も小であり、例えば、定電流回路２１．２３の定電流値
を３工、定電流回路２２．２４の定電流値を工とすると
、トランジスタＱｌ、Ｑ２には２工なる定電流が流れる
。

スイッチＳＬ、Ｓ２は、制御部１１からの制御に基づき
、ドライブ回路２０の動作モードを切り換えるためのも
のである。各スイッチＳＬ、Ｓ２の接点が図示のように
端子ＯＰ側に設定されると、該ドライブ回路２０は試験
信号出力モードに設定される。また、各スイッチＳＬ、
Ｓ２の接点が端子ＦＰ側に切り換えられると、該ドライ
ブ回路２０は待機モードに設定される。

次に、ドライブ回路２０における各部の具体的作用例を
説明する。スイッチＳＬ、Ｓ２の接点が端子ＯＰ側に設
定された場合、すなわち、試験信号出力モードの場合、
試験波形ＳＧを入力し、被試験ＩＣ４０に対して試験信
号ＴＳを駆動出力する状態となり、この場合、ドライブ
回路２０は低出力インピーダンスとなる。この場合、電
流の流れは実線矢印で示すようになる。すなわち、定電
流回路２１からは、スイッチＳ１とダイオードＤ１及び
抵抗を介してトランジスタＱ１のエミッタに流れると共
に、ダイオードＤ２を介して定電流回路２４に流れる。

ダイオードＤ２のカソードに接続されているトランジス
タＱ３のベース電圧Ｖｂ３としてトランジスタＱ１のベ
ースに加えられる試験信号ＳＧに応じた電圧が供給され
る。定電流回路２２からはダイオードＤ４を介して電流
が流れる。また、正電源＋ＢＶに接続されているトラン
ジスタＱ２のコレクタからダイオードＤ３とスイッチＳ
２を介して定電流回路２３に電流が流れる。ダイオード
Ｄ４のアノードと接続されているトランジスタＱ４のベ
ース電圧Ｖｂ４としてトランジスタＱ２のベースに加え
られる試験信号ＳＧに応じた電圧が供給される。このと
き、トランジスタＱ３．Ｑ４の各ベース間に挿入されて
いるダイオードＤ５．Ｄ６と抵抗Ｒ１，Ｒ２とから成る
回路は、トランジスタＱ３のベース電圧Ｖｂ３とトラン
ジスタＱ４のベース電圧Ｖｂ４に対して逆極性に接続さ
れているため、電流が流れないオフ状態になっている。

他方、スイッチＳｌ、Ｓ２の接点が端子ＦＰ側に切り換
えられると、出力段のトランジスタＱ３゜Ｑ４がフロー
ティング状態になり出力ラインＳＬは高インピーダンス
になり、ドライブ回路２０は待機モードに設定される。

この場合、電流の流れは破線矢印で示すようになる。す
なわち、定電流回路２１．２２からの定電流はダイオー
ドＤ６゜Ｄ５及び抵抗Ｒ１，Ｒ２を介して定電流回路２
３゜２４に流れる。そのため、トランジスタＱ４のベー
ス電圧Ｖｂ４としてダイオードＤ６のアノード電圧が与
えられ、トランジスタＱ３のベース電圧Ｖｂ３としてダ
イオードＤ５のカソード電圧が与えられ、各トランジス
タＱ３．Ｑ４が後述するように逆バイアスされてオフす
る。ダイオードＤ６゜Ｄ５と抵抗Ｒ１，Ｒ２を流れる電
流は各定電流回路２１及至２４による定電流であるため
、ダイオードＤ６と抵抗Ｒ２による電圧降下ΔＶとダイ
オードＤ５と抵抗Ｒ１による電圧降下ΔＶは、常に一定
であり且つ等しい、トランジスタＱ５．Ｑ６のエミッタ
より抵抗Ｒ１，Ｒ２の中点に印加される電圧をｖ２とす
ると、トランジスタＱ３のベース電圧Ｖｂ３はｖ２−Δ
Ｖ、トランジスタＱ４のベース電圧Ｖｂ４はｖ２＋ΔＶ
となる。

待機モードでは、被試験ＩＣ４０から出力される被測定
信号ＫＧが伝送路１５−１を介してバッファ１６に入力
され、該バッファ１６から出力される信号電圧がバイア
ス補正電圧Ｒ８としてトランジスタＱ５．Ｑ６の各ベー
スに与えられる。トランジスタＱ５．Ｑ６のエミッタ電
圧すなわち抵抗Ｒ１と抵抗Ｒ２の中点の電圧ｖ２は、該
被測定信号ＫＧの対アース信号電圧に応じたものとなる
。

そのため、被測定信号ＫＧの信号電圧すなわち伝送路１
５−１を介して出力ラインＳＬに印加される電圧ｖ１と
上記電圧ｖ２は略等しい。従って、出力トランジスタＱ
３．Ｑ４の各ベース電圧ｖｂ３＝Ｖ２−ＡＶ、Ｖｂ４＝
Ｖ２＋ΔＶは、電圧Ｖ１の変動に追従して変動し、常に
、６７分だけ逆バイアスされるのである。この逆バイア
ス電圧Δ■は、必要最小限の値（例えば１■程度）に設
定することができる。このように、出力トランジスタＱ
３．Ｑ４のベース−エミッタ間の逆バイアス電圧を一定
の最小電圧にすることができるため。

該トランジスタＱ３．Ｑ４のリーク電流を最小に抑える
ことができる。また、逆バイアス電圧が小であるため、
動作モードを切り換えたときの出力トランジスタＱ３．
Ｑ４のバイアス切換を急速に行うことができる。

なお、この実施例では、バイアス補正電圧Ｒ５のバッフ
ァとして測定回路１３の入カバソファ１６を兼用してい
るが、各ドライブ回路２０ごとに専用の補正電圧取込用
バッファを設けるようにしてもよい。

また１本発明の目的を達成し得る回路構成であるなら、
この実施例の回路構成に限らない。例えば、能動素子と
しては、トランジスタに限らずオペアンプやその他の素
子であってもよい。

［発明の効果］以上の通り、この発明によれば、ドライブ回路の動作モ
ードが待機モードであるとき、被側定信号の電圧変動に
影響されないように出力段能動素子をオフするための逆
バイアス電圧を適宜の一定電圧になるようにしたため、
被試験ＩＣから出力される被測定信号電圧が変動する場
合であっても必要以上に深い逆バイアス電圧を掛ける必
要がない回路を構成することが可能になり、リーク電流
を最小に抑えることができると共に動作モードを切り換
えたときの移行時間を比較的短くすることができる、と
いう種々の優れた効果を奏する。

【図面の簡単な説明】

第１図は本発明に係るＩＣ試験装置におけるドライブ回
路の一実施例を示す図、第２図は同実施例を適用したＩ
Ｃ試験装置の一例を示すブロック図、第３図は従来のＩ
Ｃ試験装置の一例を示す図、である。Ｑ１及至Ｑ６・・・トランジスタ、Ｄ１及至Ｄ８・・・
ダイオード、１１・・・制御部、１２−１及至１２−ｍ
・・・入出力部、１３・・・測定回路、１４・・・試験
波形発生回路、１５−１及至１５−ｍ・・・伝送路、１
６・・・バッファ、２０・・・ドライブ回路、２１及至２４・・・定電流回路。

Claims

【特許請求の範囲】被試験ＩＣに試験信号を供給する若しくは該被試験ＩＣ
から出力された被測定信号を受入するための伝送ライン
に接続され、該伝送ラインに対して前記試験信号を出力
するための出力用能動素子と、試験信号出力モード時に、前記出力用能動素子に所望の
前記試験信号に応じた電圧を印加し、該出力用能動素子
を順バイアスで駆動する第１の回路と、待機モード時に、前記伝送ラインの電圧レベルに一定の
逆バイアス電圧を加えた電圧を前記出力用能動素子に印
加することにより該出力用能動素子を逆バイアス駆動し
、これにより該出力用能動素子の出力をフローティング
状態とする第２の回路と、前記試験信号出力モードと待機モードのどちらが選択さ
れたかに応じて、前記出力用能動素子を前記第１の回路
または第２の回路により選択的に駆動するスイッチング
手段とを具えたＩＣ試験装置におけるドライブ回路。