JPH10132898A - Ｉｃテスター用ドライバ回路 - Google Patents

Ｉｃテスター用ドライバ回路

Info

Publication number
JPH10132898A
JPH10132898A JP9246703A JP24670397A JPH10132898A JP H10132898 A JPH10132898 A JP H10132898A JP 9246703 A JP9246703 A JP 9246703A JP 24670397 A JP24670397 A JP 24670397A JP H10132898 A JPH10132898 A JP H10132898A
Authority
JP
Japan
Prior art keywords
switch
dbn
output buffer
circuit
switches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9246703A
Other languages
English (en)
Inventor
Tsutomu Wakimoto
力 脇本
Toshihiro Nomura
利博 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schlumberger Technologies Inc
Original Assignee
Schlumberger Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schlumberger Technologies Inc filed Critical Schlumberger Technologies Inc
Publication of JPH10132898A publication Critical patent/JPH10132898A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H03K17/76—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 集積回路の動的試験を行なう場合に使用する
自動試験システムにおける改良したドライバ回路を提供
する。 【解決手段】 ドライバ回路は、出力バッファ５０５、
閉成状態にある場合に該出力バッファへ第一アナログレ
ベル（Ｖｈｉｇｈ）を印加する第一スイッチ５１０、閉
成状態にある場合に前記出力バッファへ第二アナログレ
ベル（Ｖｌｏｗ）を印加する第二スイッチ５１５、閉成
状態にある場合に該出力バッファへ第三アナログレベル
（Ｖｔｅｒｍ）を印加する第三スイッチ（５２０）であ
って、該第三スイッチが開成状態にあり且つクランプさ
れていない場合のレベルに依存する容量を該出力バッフ
ァへ印加する第三スイッチ、該第三スイッチをクランプ
するクランプ回路５２５，５３０，５４５，５５０を有
している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路の動的試
験において使用する自動試験システムに関するものであ
って、更に詳細には、このようなシステムにおいて使用
するドライバ回路に関するものである。
【０００２】
【従来の技術】図１に模式的に示してあるように、デジ
タル集積回路（ＩＣ）をテスト即ち試験するためのシス
テムのピンエレクトロニクス回路１００は、典型的に、
テスト中の装置（ＤＵＴ）を電圧レベルＶｈｉｇｈ及び
Ｖｌｏｗで駆動することが可能なドライバ機能を有する
と共に、ＤＵＴから信号を受取った場合に入力／出力
（Ｉ／Ｏ）ノードを５０Ω抵抗値で終端させる終端機能
を有している。この終端機能は、従来、スイッチ１１０
及び５０Ω抵抗１２５を介してＩ／Ｏノード１０５を終
端電圧Ｖｔｅｒｍへ接続させることによって行なわれて
いた。スイッチ１１０は機械的なリレーとすることが可
能であり、又は能動装置から構成することも可能であ
る。ドライバモードにおいては、スイッチ１１０はター
ンオフ（開成、図示した如く）され、且つドライバ１１
５はＶｈｉｇｈ及びＶｌｏｗレベルをテストプログラム
に従ってＩ／Ｏノード１０５へ印加する。終端モードに
おいては、スイッチ１１０はターンオン（閉成）され、
且つドライバ１１５は強制的に高インピーダンスモード
とされ、ＤＵＴが比較器１２０を駆動している場合に終
端能力を与える。
【０００３】図１の構成の欠点は、電流の流れが存在す
る場合にスイッチ１１０を閉成させると、Ｉ／Ｏノード
１０５において電圧グリッジが発生されることである。
終端抵抗１２５を介して電流の流れが存在している場合
にスイッチ１１０を開成させる場合にも、同様に、電圧
オーバーシュートが発生される場合がある。従って、Ｄ
ＵＴに対して損傷が発生されることを回避するために、
電流の流れが存在していない場合に行なわれるように、
スイッチ１１０の動作を注意深く同期させることが必要
である。
【０００４】更に、遷移の伝搬遅延時間が不整合であ
り、ＶｈｉｇｈからＶｌｏｗへ、ＶｌｏｗからＶｈｉｇ
ｈへ、Ｖｈｉｇｈ／ＶｌｏｗからＶｔｅｒｍへ、及びＶ
ｔｅｒｍからＶｈｉｇｈ／Ｖｌｏｗへの遷移時間が異な
っており、従って遷移エッジのキャリブレイション（較
正）及びエッジ配置精度を維持することは複雑である。
遷移時間の不整合は、全体的なシステム性能を制限し、
例えば最小の駆動パルス幅及び終端モードの最小期間が
制限される。これらの制限は、システムの動作速度が増
加されるに従い一層深刻なものとなる。
【０００５】スイッチ１１０が所要のテストに対して充
分に高速に動作させることができない場合には、その代
替方法は、テスト期間中にそれを閉成させたままとして
おくことである。このことは、ドライバが常にＤＵＴの
出力ピンを駆動している場合には許容可能なものである
場合がある。然しながら、ＤＵＴピンが駆動される場合
もあり且つ駆動する場合もあるＩ／Ｏピンである場合に
は、ドライバ１１５は抵抗１２５によって負荷がかけら
れる場合がある。すると、その他の問題が発生される。
例えば、抵抗１２５の負荷を補償するために、ドライバ
の振幅は、ＤＵＴへ送給される信号の大きさの２倍でな
ければならない。
【０００６】あるドライバ回路は、スイッチブロックの
代わりに出力段内に終端機能を組込んでいる。図２のド
ライバ／終端回路２００において示されているように、
出力バッファ２０５はＤＲＩＶＥＲ＿ＯＦＦ信号に応答
して、入力バッファ２１５からのドライバレベル（Ｖｈ
ｉｇｈ又はＶｌｏｗ）と入力バッファ２２０からの終端
レベル（Ｖｔｅｒｍ）との間で選択的にスイッチングを
行なう。この例においては、ドライバレベルはＤＲＩＶ
ＥＲ＿ＨＩ信号に応答してＶｈｉｇｈとＶｌｏｗとの間
でスイッチ動作される。バッファ２０５の出力が抵抗２
３０を介してＩ／Ｏノード２２５へ印加される。このタ
イプのドライバ回路は上述したような欠点のうちの多く
を有している。
【０００７】図３はダイオードスイッチを使用してスイ
ッチブロック内に実現した終端機能を具備する従来のド
ライバ回路３００を示している。この場合においては、
３つのレベル、即ち終端レベル（Ｖｔｅｒｍ）、低駆動
レベル（Ｖｌｏｗ）、高駆動レベル（Ｖｈｉｇｈ）のう
ちの１つが夫々のスイッチをターンオンさせることによ
って選択される。その選択されたレベルは出力バッファ
３０５を介して供給され、ドライバ機能に加えて終端機
能を提供する。ＶｔｅｒｍはスイッチＳＷ１を閉成する
ことによって選択され（スイッチＳＷ２及びＳＷ３は開
成）、ダイオード３１０及び３１５を電流源３２０及び
３２５によって順方向バイアスさせる。ダイオード３１
０及び３１５の接合を横断しての電圧降下が相殺され、
従ってノードＡにおけるレベルはＶｔｅｒｍである。Ｖ
ｌｏｗはスイッチＳＷ２を閉成することによって選択さ
れ（スイッチＳＷ１及びＳＷ３は開成）、ダイオード３
３０及び３３５を電流源３２０及び３２５によって順方
向バイアスさせる。ダイオード３３０及び３３５の接合
を横断しての電圧降下は相殺され、従ってノードＡにお
けるレベルはＶｌｏｗである。ＶｈｉｇｈはスイッチＳ
Ｗ３を閉成することによって選択され（スイッチＳＷ１
及びＳＷ２は開成）、ダイオード３４０及び３４５を電
流源３２０及び３２５によって順方向バイアスさせる。
ダイオード３４０及び３４５の接合を横断しての電圧降
下は相殺され、従ってノードＡにおけるレベルはＶｈｉ
ｇｈである。
【０００８】図３の回路における問題は、ノードＡにお
ける寄生容量は終端レベルＶｔｅｒｍに依存していると
いうことであり、何故ならば、ダイオード３１５の接合
容量は電圧依存性があるからである。即ち、スイッチＳ
Ｗ１が開成状態であると、ダイオード３１５はコンデン
サとして作用し、その容量はレベルＶｔｅｒｍに依存す
る。従って、ドライバモードにおいての、Ｖｌｏｗから
Ｖｈｉｇｈへの上昇時間及び伝搬遅延及びＶｈｉｇｈか
らＶｌｏｗへの下降時間及び伝搬遅延はＶｔｅｒｍのレ
ベルに依存している。その結果は、Ｖｔｅｒｍのレベル
における変化が発生する毎にシステムを再度キャリブレ
イション即ち較正せねばならないということであり、そ
うでない場合には、システムのタイミング精度が劣化す
る。
【０００９】上昇／下降時間がＶｔｅｒｍのレベルに依
存するという問題に対する１つの解決方法は、図４の従
来の構成（Ｈｅｒｌｅｉｎ ｅｔ ａｌ．の米国特許第
５，４３０，４００号からとったもの）における如く、
フィードバックループにおいてオペアンプを使用するこ
とである。マルチプレクサ／スイッチ４００は、３つの
相互コンダクタンス差動入力段４１０，４２０，４３０
を有しており、正入力ラインＩＮ１，ＩＮ２，ＩＮ３の
各々はＤＣ入力電圧レベルのうちの対応する１つを受取
るべく接続されている。マルチプレクサ／スイッチ４０
０は、更に電流モードスイッチ４４０及びバッファ４５
０を有している。バッファ４５０の入力ノード４７０は
高インピーダンスである。コンデンサ４８０は能動装置
容量及び配線容量の和であり、それは該マルチプレクサ
／スイッチのスルーレートを決定する上で重要であり且
つ最小とされねばならない。電流スイッチ４４０が異な
る入力を選択する度に、スイッチ入力される適宜の入力
増幅器は、アンバランスであり、コンデンサ４８０へ電
流を駆動する。出力ノード４６０における電圧がそのア
ンバランス即ち不均衡を減少させるべく変化を開始す
る。安定化した後に、出力ノード４６０における電圧は
その出力がスイッチ４４０によって選択されている（電
圧オフセットを除いて）段のＤＣ入力ラインにおける電
圧と等しくなる。このような構成は、安定となるために
は、応答時間が遅いものでなければならず、遅い上昇／
下降時間とさせるという欠点を有している。このような
構成においての高速の上昇／下降時間は振動を発生さ
せ、大きなオーバーシュート／アンダーシュート及びリ
ンギングを発生させることとなる。
【００１０】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、集積回路の動的試験において使用する改良
した自動テストシステムを提供することを目的とする。
本発明の更に別の目的とするところは、自動テストシス
テムにおいて使用する改良したドライバ回路を提供する
ことを目的とする。
【００１１】
【課題を解決するための手段】本発明の好適な実施形態
によれば、マルチレベルドライバ回路が提供され、該回
路は、（ａ）出力バッファ、（ｂ）閉成状態にある場合
に前記出力バッファへ第一アナログレベルを印加する第
一スイッチ、（ｃ）閉成状態にある場合に前記出力バッ
ファへ第二アナログレベルを印加する第二スイッチ、
（ｄ）閉成状態にある場合に前記出力バッファへ第三ア
ナログ信号レベルを印加する第三スイッチであって、前
記第三スイッチが開成状態にあり且つクランプされてい
ない場合のレベルに依存する容量を前記出力バッファへ
印加する第三スイッチ、（ｅ）前記第三スイッチをクラ
ンプするクランプ回路であって、前記第三スイッチが開
成状態にあり且つ前記クランプ回路によってクランプさ
れる場合に前記第三スイッチが前記第三アナログ信号レ
ベルと実質的に独立している容量を前記出力バッファへ
印加するように前記第三スイッチをクランプするクラン
プ回路、を有している。該スイッチは、例えばダイオー
ドブリッジ等のソリッドステートスイッチとすることが
可能である。３つを超える数のスイッチを設けることが
可能であり、且つ１つを超えるスイッチにクランプ回路
を設けることが可能である。
【００１２】
【発明の実施の形態】図５は本発明に基づく終端機能を
有するドライバ回路５００の一実施例を示している。回
路５００は出力バッファ５０５へ３つの選択した入力レ
ベル、即ち高駆動レベルＶｈｉｇｈ、低駆動レベルＶｌ
ｏｗ、終端レベルＶｔｅｒｍのうちの１つを供給する。
該ドライバ回路は、ダイオードブリッジ５１０，５１
５，５２０、ダイオード５２５，５３０、電流源５３
５，５４０，５４５，５５０、スイッチ５５５，５６
０，５６５，５７０，５７５，５８０，５８５，５９０
を有している。各スイッチは従来の態様でクロックドラ
イバで制御され、その詳細な説明は割愛する。
【００１３】動作について説明すると、スイッチ５５５
及び５６０を閉成させてダイオードブリッジ５１０を活
性化させ、一方スイッチ５６５，５７０，５７５，５８
０を開成状態のままとさせてダイオードブリッジ５１５
及び５２０を非活性化させることによって、高駆動レベ
ルＶｈｉｇｈをバッファ５０５へ供給する。スイッチ５
５５及び５６０が閉成されると、電流源５３５及び５４
０がブリッジ５１０のダイオードをして順方向バイアス
させる。同様に、低駆動レベルＶｌｏｗは、スイッチ５
６５及び５７０を閉成させてダイオードブリッジ５１５
を活性化させ、一方スイッチ５５５，５６０，５７５，
５８０を開成のままとさせることによってバッファ５０
５へ供給される。同様に、終端レベルＶｔｅｒｍは、ス
イッチ５７５及び５８０を閉成させてダイオードブリッ
ジ５２０を活性化させ、一方スイッチ５５５，５６０，
５６５，５７０を開成状態のままとさせることによって
バッファ５０５へ供給される。
【００１４】ダイオード５２５及び５３０及び電流源５
４５，５５０は、Ｖｈｉｇｈ及びＶｌｏｗの上昇時間及
び下降時間が終端レベルＶｔｅｒｍの値に依存すること
を防止するために使用されている。ダイオード５３０の
アノードは、Ｖｈｉｇｈ，Ｖｌｏｗ，Ｖｔｅｒｍのいず
れのレベルよりも低い基準電圧Ｖ１へ接続している。ダ
イオード５２５のカソードは、Ｖｈｉｇｈ，Ｖｌｏｗ，
Ｖｔｅｒｍのいずれのレベルよりも高い基準電圧Ｖ２へ
接続している。
【００１５】駆動モードにおいては、ダイオードブリッ
ジ５１０が活性化されてＶｈｉｇｈレベルを供給するか
又はダイオードブリッジ５１５が活性化されてＶｌｏｗ
のレベルを供給するかのいずれかであるが、スイッチ５
８５及び５９０を閉成することによってダイオード５２
５及び５３０も活性化される（順方向バイアスされ
る）。このことは、ノードＡにおける電圧を強制的にＶ
２＋ＶＤ（尚、ＶＤはダイオード５２５を横断しての電
圧降下）に等しいレベルとさせ、且つノードＢにおける
電圧をＶ１−ＶＤ（尚、ＶＤはダイオード５３０を横断
しての電圧降下）に等しいレベルとさせる。ノードＡ及
びノードＢにおける電圧を固定することは、適宜、ダイ
オードブリッジ５２０を固定レベルへ逆バイアスさせ、
そのことはダイオードブリッジ５１５の容量を小さく且
つ固定した値に維持する。このことは、終端レベルＶｔ
ｅｒｍが本回路の残部の条件に影響を与えることを防止
し、従って上昇及び下降時間がＶｔｅｒｍに依存するこ
とを回避する。終端モードにおいては、ダイオードブリ
ッジ５２０が活性化され、スイッチ５８５及び５９０が
開成状態となり、従ってダイオードブリッジ５２０はス
イッチとして動作することが可能である。
【００１６】図６は本発明に基づくマルチレベルドライ
バ回路６００の別の実施例を示している。回路６００
は、Ｎ個の選択した入力レベル、即ちＶＩ１，ＶＩ
２，．．．，ＶＩＮのうちの１つを出力バッファ６０５
へ供給する。該ドライバ回路は、該入力レベルの各々を
スイッチングさせるための夫々のダイオードブリッジＤ
Ｂ１，ＤＢ２，．．．，ＤＢＮを有すると共に、ダイオ
ードブリッジの各々に対する夫々のクランプ回路ＣＬ
１，ＣＬ２，．．．，ＣＬＮを有している。図５の実施
例における如く、ダイオードブリッジＤＢ１はスイッチ
６１０及び６１５を閉成させることによって活性化さ
れ、ダイオードブリッジＤＢ２はスイッチ６２０及び６
２５を閉成させることによって活性化され、且つダイオ
ードブリッジＤＢＮはスイッチ６３０及び６３５を閉成
させることによって活性化される。クランプ回路ＣＬ１
は、スイッチ６４０及び６４５を閉成させることによっ
て活性化され、クランプ回路ＣＬ２はスイッチ６５０及
び６５５を閉成させることによって活性化され、且つク
ランプ回路ＣＬＮはスイッチ６６０及び６６５を閉成さ
せることによって活性化される。スイッチ６１０−６６
５の各々は、従来の態様によってクロックドライバで制
御され、その詳細な説明は割愛する。
【００１７】動作について説明すると、スイッチ６１０
及び６１５を閉成させることによってレベルＶＩ１がバ
ッファ６０５へ供給され、ダイオードブリッジＤＢ１を
活性化（順方向バイアス）させ、一方その他のダイオー
ドブリッジＤＢ２−ＤＢＮは非活性化状態とされる。同
様に、スイッチ６２０及び６２５を閉成させることによ
ってダイオードブリッジＤＢ２を活性化させ、一方その
他のダイオードブリッジを非活性化状態のままとさせて
レベルＶＩ２をバッファ６０５へ供給する。スイッチ６
３０及び６３５を閉成させることによってダイオードブ
リッジＤＢＮを活性化させ、一方その他のダイオードブ
リッジを非活性化状態とさせることによって、レベルＶ
ＩＮがバッファ６０５へ供給される。
【００１８】クランプ回路は、それと関連するダイオー
ドブリッジが非活性化状態とされると活性化され、且つ
その逆も又真である。例えば、ダイオードブリッジＤＢ
１が活性化されると、ダイオードブリッジＤＢ２−ＤＢ
Ｎが非活性化状態とされ、且つクランプ回路ＣＬ２−Ｃ
ＬＮが活性化状態とされて、ダイオードブリッジＤＢ２
−ＤＢＮの容量が小さく且つ固定されたものであること
を確保する。図５の実施例におけるように、各クランプ
回路は、１つのダイオードのアノードをＶＩ１−ＶＩＮ
のいずれのレベルよりも低い基準電圧Ｖ１へ接続させて
いる。他のクランプ回路のダイオードのカソードはＶＩ
１−ＶＩＮのいずれのレベルよりも高い基準電圧Ｖ２へ
接続している。クランプ回路ＣＬｎが活性状態である
と、ノードＡｎ及びＢｎは、強制的に、対応するダイオ
ードブリッジＤＢｎの適宜のレベルへの逆バイアスを確
保するレベルとされる。
【００１９】当業者にとって明らかなように、本発明に
基づくドライバ回路は、他のレベル（例えば、駆動モー
ドレベル）の間の上昇時間と下降時間の１つのレベル
（例えば終端レベル）に依存することを回避することが
可能であり、レベル間での遷移における伝搬遅延時間の
不整合を最小とすることが可能であり、且つレベル間で
の遷移期間中に発生する電圧グリッチ（オーバーシュー
ト及びアンダーシュート）を最小とさせることが可能で
ある。
【００２０】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。例えば、図５の実施例は、終端ダイオードブリッジ
５２０に対してのみクランプ回路を与えており、一方図
６の実施例はダイオードブリッジの各々に対してクラン
プ回路ＣＬｎを与えているが、このようなクランプ回路
は必要に応じて、１つを超えた数であるがダイオードブ
リッジの総数より少ない数のものを設けることが可能で
ある。
【図面の簡単な説明】
【図１】 デジタル集積回路を試験するためのシステム
の従来のピンエレクトロニクス回路を示した概略図。
【図２】 従来のドライバ／終端回路を示した概略図。
【図３】 ダイオードスイッチを使用したスイッチブロ
ックの形態で実現した終端機能を具備する従来のドライ
バ回路を示した概略図。
【図４】 フィードバックループにおいてオペアンプを
使用した従来のマルチプレクサ（ＭＵＸ）／スイッチを
示した概略図。
【図５】 本発明の一実施例に基づいて構成された終端
機能を有するドライバ回路を示した概略図。
【図６】 本発明の別の実施例に基づいて構成された終
端機能を有する別のドライバ回路を示した概略図。
【符号の説明】
５００ ドライバ回路 ５１０，５１５，５２０ ダイオードブリッジ ５２５，５３０ ダイオード ５３５，５４０，５４５，５５０ 電流源 ５５５，５６０，５６５，５７０，５７５，５８０，５
８５，５９０ スイッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野村 利博 アメリカ合衆国， カリフォルニア 95051， サンタ クララ， ペッパーツ リー レーン 900， ナンバー 225

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 ３レベルドライバ回路において、 （ａ）出力バッファ、 （ｂ）閉成状態にある場合に前記出力バッファへ第一ア
    ナログレベルを印加する第一スイッチ（５１０）、 （ｃ）閉成状態にある場合に前記出力バッファへ第二ア
    ナログレベルを印加する第二スイッチ（５１５）、 （ｄ）閉成状態にある場合に前記出力バッファへ第三ア
    ナログレベルを印加する第三スイッチ（５２０）であっ
    て、前記第三スイッチが開成状態にあり且つクランプさ
    れていない場合には前記第三アナログレベルに依存する
    容量を前記出力バッファへ印加する第三スイッチ、 （ｅ）前記第三スイッチをクランプするクランプ回路で
    あって、前記第三スイッチが開成状態にあり且つ前記ク
    ランプ回路によってクランプされている場合に前記第三
    アナログレベルと実質的に独立的な容量を前記出力バッ
    ファへ印加させるように前記第三スイッチをクランプす
    るクランプ回路、を有することを特徴とするドライバ回
    路。
  2. 【請求項２】 請求項１において、前記第三スイッチが
    ソリッドステートスイッチであり、且つ前記第三スイッ
    チが開成状態にある場合に前記クランプ回路が前記第三
    スイッチを強制的に逆バイアス条件とさせることを特徴
    とするドライバ回路。
  3. 【請求項３】 請求項１において、前記第三スイッチが
    開成状態にある場合に、前記クランプ回路が前記第三ス
    イッチによって前記出力バッファへ印加される容量を既
    知の値へ駆動することを特徴とするドライバ回路。
  4. 【請求項４】 請求項１において、前記スイッチされた
    クランプ回路が、少なくとも１つのクランプ電圧を前記
    第三スイッチへ印加し、その際に前記第三スイッチが開
    成状態にある場合に前記第三スイッチによって前記出力
    バッファへ印加される容量を既知の値へ駆動することを
    特徴とするドライバ回路。
  5. 【請求項５】 マルチレベルドライバ回路において、 （ａ）出力バッファ、 （ｂ）各々が閉成状態にある場合に前記出力バッファへ
    夫々のアナログレベルＶＩ１−ＶＩＮを印加するＮ複数
    個のスイッチＤＢ１−ＤＢＮであって、少なくとも１つ
    のスイッチＤＢｎが閉成状態にある場合に前記出力バッ
    ファへアナログレベルＶＩｎを印加し且つクランプされ
    ておらず開成状態にある場合にレベルＶＩｎに依存する
    容量を前記出力バッファへ印加させるＮ複数個のスイッ
    チ、 （ｃ）前記少なくとも１個のスイッチＤＢｎをクランプ
    するクランプ回路であって、前記少なくとも１つのスイ
    ッチＤＢｎが開成状態にあり、且つ前記クランプ回路に
    よってクランプされている場合に前記少なくとも１つの
    スイッチＤＢｎがアナログレベルＶＩｎと実質的に独立
    した容量を前記出力バッファへ印加させるように前記少
    なくとも１つのスイッチＤＢｎをクランプするクランプ
    回路、を有することを特徴とするドライバ回路。
  6. 【請求項６】 請求項５において、前記少なくとも１つ
    のスイッチＤＢｎがソリッドステートスイッチであり、
    且つ前記少なくとも１つのスイッチＤＢｎが開成状態に
    ある場合に、前記クランプ回路が前記少なくとも１つの
    スイッチＤＢｎを強制的に逆バイアス条件とさせること
    を特徴とするドライバ回路。
  7. 【請求項７】 請求項５において、前記少なくとも１つ
    のスイッチＤＢｎが開成状態にある場合に、前記スイッ
    チされたクランプ回路が前記少なくとも１つのスイッチ
    ＤＢｎによって前記出力バッファへ印加される容量を既
    知の値へ駆動することを特徴とするドライバ回路。
  8. 【請求項８】 請求項５において、前記スイッチされた
    クランプ回路が少なくとも１つのクランプ電圧を前記少
    なくとも１つのスイッチＤＢｎへ印加し、その際に前記
    少なくとも１つのスイッチＤＢｎが開成状態にある場合
    に前記少なくとも１つのスイッチＤＢｎによって前記出
    力バッファへ印加される容量を既知の値へ駆動すること
    を特徴とするドライバ回路。
  9. 【請求項９】 マルチレベルドライバ回路において、 （ａ）出力バッファ、 （ｂ）各々が開成状態と閉成状態とを有しており、各々
    が閉成状態にある場合に前記出力バッファへ夫々のアナ
    ログレベルＶＩ１−ＶＩＮを印加し、且つ各々がクラン
    プされていない開成状態にある場合に夫々のアナログレ
    ベルに依存する容量を印加する複数個のスイッチＤＢ１
    −ＤＢＮ、 （ｃ）スイッチＤＢ１−ＤＢＮが開成状態にある場合
    に、アナログレベルＶＩ１−ＶＩＮと実質的に独立であ
    る容量を前記出力バッファへ印加するように、各々がス
    イッチＤＢ１−ＤＢＮのうちの夫々の１つをクランプす
    べく機能する複数個のクランプ回路ＣＬ１−ＣＬＮ、を
    有することを特徴とするドライバ回路。
  10. 【請求項１０】 請求項９において、スイッチＤＢ１−
    ＤＢＮの各々がソリッドステートスイッチであり、それ
    は、開成状態にある場合に、夫々のクランプ回路ＣＬ１
    −ＣＬＮによって強制的に逆バイアス条件とされること
    を特徴とするドライバ回路。
  11. 【請求項１１】 請求項９において、開成状態にある場
    合に、各スイッチＤＢ１−ＤＢＮによって前記出力バッ
    ファへ印加される容量が、前記クランプ回路によって既
    知の値へ駆動されることを特徴とするドライバ回路。
  12. 【請求項１２】 請求項９において、開成状態にある場
    合に、スイッチＤＢ１−ＤＢＮの各々によって前記出力
    バッファへ印加される容量が、クランプ回路ＣＬ１−Ｃ
    ＬＮのうちの夫々の１つからの少なくとも１つのクラン
    プ電圧の印加によって既知の値へ駆動されることを特徴
    とするドライバ回路。
  13. 【請求項１３】 各々が閉成状態にある場合に出力バッ
    ファへ夫々のアナログレベルＶＩ１−ＶＩＮを印加し、
    且つ各々がクランプされていない開成状態にある場合に
    夫々のアナログレベルに依存する容量を前記出力バッフ
    ァへ印加する複数個のスイッチＤＢ１−ＤＢＮを有する
    マルチレベルドライバ回路の動作方法において、 （ａ）アナログレベルＶＩ１−ＶＩＮと実質的に独立し
    ている容量を前記出力バッファへ提供するように開成状
    態にある場合にスイッチＤＢ１−ＤＢＮの各々をクラン
    プし、 （ｂ）夫々のアナログレベルを前記出力バッファへ印加
    するように閉成状態にある場合にスイッチＤＢ１−ＤＢ
    Ｎの各々をアンクランプさせる、 ことを特徴とする方法。
JP9246703A 1996-09-11 1997-09-11 Ｉｃテスター用ドライバ回路 Pending JPH10132898A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/710,032 US5745003A (en) 1996-09-11 1996-09-11 Driver circuits for IC tester
US08/710032 1996-09-11

Publications (1)

Publication Number Publication Date
JPH10132898A true JPH10132898A (ja) 1998-05-22

Family

ID=24852334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9246703A Pending JPH10132898A (ja) 1996-09-11 1997-09-11 Ｉｃテスター用ドライバ回路

Country Status (5)

Country Link
US (1) US5745003A (ja)
JP (1) JPH10132898A (ja)
KR (1) KR19980024195A (ja)
FR (1) FR2753273B1 (ja)
TW (1) TW344797B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002047268A1 (fr) * 2000-12-05 2002-06-13 Advantest Corporation Circuit de commande
JP2002528706A (ja) * 1998-10-19 2002-09-03 テラダイン・インコーポレーテッド 集積多重チャンネルアナログテスト装置のアーキテクチャ
WO2003076958A1 (fr) * 2002-03-08 2003-09-18 Advantest Corporation Dispositif testeur a semi-conducteur

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037828A (en) * 1997-10-09 2000-03-14 Exar Corporation Transmission line driver with high output impedance at power off
US6360180B1 (en) * 1999-05-10 2002-03-19 Teradyne, Inc. Driver with transmission path loss compensation
US6229377B1 (en) * 1999-06-22 2001-05-08 Bechtel Bwxt Idaho, Llc Dual amplitude pulse generator for radiation detectors
US6442718B1 (en) * 1999-08-23 2002-08-27 Sun Microsystems, Inc. Memory module test system with reduced driver output impedance
US6377073B1 (en) * 1999-11-30 2002-04-23 Texas Instruments Incorporated Structure and method for reduction of power consumption in integrated circuit logic
DE10207675A1 (de) * 2002-02-22 2003-09-04 Philips Intellectual Property Schaltungsanordnung für einen stromgesteuerten Widerstand mit erweitertem Linearitätsbereich
DE10207676A1 (de) * 2002-02-22 2003-09-04 Philips Intellectual Property Schaltungsanordnung für einen stromgesteuerten Widerstand mit erweitertem Linearitätsbereich
US6717450B1 (en) * 2002-05-13 2004-04-06 Telasic Communications, Inc. Monolithic I-load architecture for automatic test equipment
US20050146320A1 (en) * 2003-12-31 2005-07-07 Gohel Tushar K. Differential active load
JP4932328B2 (ja) * 2006-05-29 2012-05-16 ルネサスエレクトロニクス株式会社 送信回路及びその制御方法
US8026740B2 (en) 2008-03-21 2011-09-27 Micron Technology, Inc. Multi-level signaling for low power, short channel applications
US8259461B2 (en) 2008-11-25 2012-09-04 Micron Technology, Inc. Apparatus for bypassing faulty connections
KR101388804B1 (ko) * 2012-12-13 2014-04-23 에스티엑스조선해양 주식회사 용접용 와이어 송급장치
US8901972B2 (en) 2013-01-08 2014-12-02 Analog Devices, Inc. Pin driver circuit with improved swing fidelity
KR102101334B1 (ko) * 2013-06-05 2020-04-16 삼성전자주식회사 멀티 레벨 드라이버를 구비한 입력 장치 및 이를 포함하는 사용자 기기
US10209307B2 (en) 2016-05-23 2019-02-19 Analog Devices, Inc. Multiple-level driver circuit with non-commutating bridge
US11940496B2 (en) 2020-02-24 2024-03-26 Analog Devices, Inc. Output voltage glitch reduction in ate systems

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4605894A (en) * 1983-08-29 1986-08-12 Genrad Semiconductor Test, Inc. High density test head
US4885545A (en) * 1988-08-08 1989-12-05 Tektronix, Inc. High speed circuit with supporting auxiliary circuit
US5036219A (en) * 1989-05-31 1991-07-30 Harris Corporation Precise, high speed CMOS track (sample)/hold circuits
JPH03277983A (ja) * 1990-03-28 1991-12-09 Ando Electric Co Ltd Ｄｂ型ａｓによるｄｕｔ負荷切換回路
EP0542321A3 (en) * 1991-09-23 1993-06-09 Schlumberger Technologies, Inc. Method and circuit for controlling voltage reflections on transmission lines
US5430400A (en) * 1993-08-03 1995-07-04 Schlumberger Technologies Inc. Driver circuits for IC tester
US5521493A (en) * 1994-11-21 1996-05-28 Megatest Corporation Semiconductor test system including a novel driver/load circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002528706A (ja) * 1998-10-19 2002-09-03 テラダイン・インコーポレーテッド 集積多重チャンネルアナログテスト装置のアーキテクチャ
JP4828700B2 (ja) * 1998-10-19 2011-11-30 テラダイン・インコーポレーテッド 集積多重チャンネルアナログテスト装置のアーキテクチャ
WO2002047268A1 (fr) * 2000-12-05 2002-06-13 Advantest Corporation Circuit de commande
US6876231B2 (en) 2000-12-05 2005-04-05 Advantest Corp. Driver circuit for use in pin electronics card
WO2003076958A1 (fr) * 2002-03-08 2003-09-18 Advantest Corporation Dispositif testeur a semi-conducteur

Also Published As

Publication number Publication date
TW344797B (en) 1998-11-11
KR19980024195A (ko) 1998-07-06
FR2753273B1 (fr) 1999-01-22
US5745003A (en) 1998-04-28
FR2753273A1 (fr) 1998-03-13

Similar Documents

Publication Publication Date Title
JPH10132898A (ja) Ｉｃテスター用ドライバ回路
US5430400A (en) Driver circuits for IC tester
US6677775B2 (en) Circuit testing device using a driver to perform electronics testing
US6639397B2 (en) Automatic test equipment for testing a device under test
US6448806B1 (en) Circuit for providing a logical output signal in accordance with crossing points of differential signals
US4998026A (en) Driver circuit for in-circuit overdrive/functional tester
US5842155A (en) Method and apparatus for adjusting pin driver charging and discharging current
JP3119335B2 (ja) Ｉｃ試験装置
JPH06237155A (ja) 制御型スルーレート出力バッファ
EP0355555B1 (en) Circuit for processing a time-varying signal
JPS6332379A (ja) 能動負荷回路網
US5189313A (en) Variable transition time generator
US8410817B2 (en) Driver circuit
US6242966B1 (en) Leakage current correcting circuit
US6717450B1 (en) Monolithic I-load architecture for automatic test equipment
US10192630B1 (en) Track-and-hold circuit with acquisition glitch suppression
JP7307110B2 (ja) 構成可能な動作モードを有する比較器
US5587679A (en) Pulse generator including slew rate controller without complementary transistors
US8228108B2 (en) High speed fully differential resistor-based level formatter
JP2002521953A (ja) 低電荷流入ｍｏｓｆｅｔスイッチ
US5781059A (en) Driver circuit for semiconductor test system
US6400193B1 (en) High speed, high current and low power consumption output circuit
US6876231B2 (en) Driver circuit for use in pin electronics card
US6137310A (en) Serial switch driver architecture for automatic test equipment
JPH04259868A (ja) Ｉｃ試験装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070403