FR2753273A1 - Circuits d'excitation pour systeme de test de circuits integres - Google Patents
Circuits d'excitation pour systeme de test de circuits integres Download PDFInfo
- Publication number
- FR2753273A1 FR2753273A1 FR9711143A FR9711143A FR2753273A1 FR 2753273 A1 FR2753273 A1 FR 2753273A1 FR 9711143 A FR9711143 A FR 9711143A FR 9711143 A FR9711143 A FR 9711143A FR 2753273 A1 FR2753273 A1 FR 2753273A1
- Authority
- FR
- France
- Prior art keywords
- switch
- dbn
- output buffer
- blocking
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
- H03K17/76—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Abstract
Un circuit d'excitation à niveaux multiples caractérisé en ce qu'il comprend: - un tampon (505) de sortie; - un premier commutateur (510) pour appliquer un premier niveau analogique au tampon de sortie; - un second commutateur (515) pour appliquer un second niveau analogique au tampon de sortie; - un troisième commutateur (520) pour appliquer au tampon de sortie un troisième niveau analogique et une capacité qui dépend du niveau observé lorsque le troisième commutateur est dans un état ouvert et n'est pas bloqué; et - un circuit de blocage du troisième commutateur lequel applique au tampon de sortie une capacité sensiblement indépendante du troisième niveau analogique lorsque le troisième commutateur est dans un état ouvert et est bloqué par le circuit de blocage. Application aux tests dynamiques de circuits intégrés.
Description
CIRCUITS D'EXCITATION POUR SYSTÈME DE TEST
DE CIRCUITS INTÉGRÉS
La présente invention concerne des systèmes de test automatique utilisés pour tester de façon dynamique des circuits intégrés et plus particulièrement, des circuits d'excitation destinés à
être utilisés dans de tels systèmes.
La figure 1 représente schématiquement un circuit électronique de connexion de broches de l'art antérieur d'un système destiné à tester des circuits intégrés numériques; la figure 2 représente schématiquement un circuit d'excitation/terminaison de l'art antérieur; la figure 3 représente un circuit d'excitation de l'art antérieur ayant une fonction de terminaison réalisée sous la forme d'un bloc de commutateurs utilisant des commutateurs à diodes; la figure 4 représente un multiplexeur/commutateur de l'art antérieur utilisant des amplificateurs opérationnels dans une boucle de rétroaction; Comme représenté schématiquement dans la figure 1, le circuit d'électronique de broches d'un système destiné à tester des circuits intégrés (CI) numériques remplit d'une manière type une fonction d'excitation qui peut exciter un dispositif testé (DT) avec des niveaux de tension Vhaut et Vbas, et une fonction de terminaison qui termine le noeud d'entrée/sortie (E/S) avec une résistance de 50 ohms lorsqu'un signal est reçu du DT. La fonction de terminaison était généralement effectuée en connectant le noeud E/S 105 à une tension de terminaison Vterm, par l'intermédiaire d'un commutateur 110 et d'une résistance de ohms 125. Le commutateur 110 peut être un relais mécanique ou peut être constitué de dispositifs actifs. En mode d'excitation, le commutateur 110 est ouvert (comme représenté), et le circuit 115 applique des niveaux Vhaut et Vbas au noeud E/S 105 conformément à un programme de test. En mode de terminaison, le commutateur 110 est fermé, et un circuit d'excitation 115 est contraint de fonctionner en mode à haute impédance pour offrir une fonctionnalité de terminaison
lorsque le DT excite un comparateur 120.
L'un des inconvénients du système de la figure 1 est que la fermeture du commutateur 110 lorsqu'un courant passe provoque une pointe de tension sur le noeud E/S 105. L'ouverture du commutateur lorsqu'un courant passe dans la résistance 125 de terminaison
peut de même produire une surtension.
L'actionnement du commutateur 110 doit donc être cadencé de façon précise pour que cela se produise lorsque aucun courant ne passe
afin d'éviter un endommagement du DT.
En outre, les temps de retard de propagation des transitions sont désadaptés; les temps de transition de Vhaut à Vbas, de Vbas à Vhaut, de Vhaut/Vbas à Vterm et de Vterm à Vhaut/Vbas sont différents, de sorte que l'étalonnage des fronts de transition et la conservation de la précision de positionnement des fronts deviennent complexes. La désadaptation des temps de transition limite les performances globales du système, comme par exemple la largeur d'impulsion d'excitation minimale et la durée minimale du mode de terminaison. Ces limitations sont d'autant plus gênantes que la vitesse
de fonctionnement du système augmente.
Si le commutateur 110 ne peut pas être actionné suffisamment rapidement pour un test souhaité, une variante consiste à le laisser fermé pendant le test. Cela peut être acceptable si le circuit d'excitation excite en permanence une broche de sortie du DT. Cependant, si la broche du DT est une broche E/S qui doit parfois être excitée et parfois produire l'excitation, le circuit 115 d'excitation est surchargé par la résistance 125. D'autres problèmes se posent alors. A titre d'exemple, l'amplitude d'excitation doit être deux fois plus grande que le signal devant être fourni au DT pour compenser la charge imposée par la
résistance 125.
Certains circuits d'excitation remplissent la fonction de terminaison dans un étage de sortie et non pas dans un bloc de commutation. Comme représenté dans le circuit 200 d'excitation/terminaison de la figure 2, un tampon 205 de sortie est sensible à un signal d'EXCITATION_0 pour commuter sélectivement entre des niveaux d'excitation (Vhaut ou Vbas) fournis par le tampon 215 d'entrée et un niveau de terminaison (Vterm) fourni par le tampon 220 d'entrée. Dans cet exemple, le niveau d'excitation est soumis à une commutation entre Vhaut et Vbas en réponse à un signal EXCITATION_1. La sortie du tampon 205 est appliquée au noeud E/S 225 par l'intermédiaire d'une résistance 230. Ce type de circuit
d'excitation présente un grand nombre des inconvénients décrits ci-
dessus.
La figure 3 représente un circuit 300 d'excitation de l'art antérieur ayant une fonction de terminaison mise en oeuvre dans un bloc de commutation utilisant des commutateurs à diodes. Dans ce cas, l'un des trois niveaux, celui de terminaison (Vterm), celui d'excitation bas (Vbas) et celui d'excitation haut (Vhaut), est sélectionné par fermeture d'un commutateur correspondant. Le niveau sélectionné est ensuite fourni par l'intermédiaire du tampon 305 de sortie, qui remplit une fonction de terminaison en plus de la fonction d'excitation. Vterm est sélectionné par fermeture du commutateur SWI (les commutateurs SW2 et SW3 étant ouverts), ce qui a pour effet que les diodes 310 et 315 deviennent polarisées en sens direct sous l'effet de sources de courant 320 et 325. Les chutes de tension se produisant aux jonctions des diodes 310 et 315 s'annulent mutuellement, de sorte que le niveau sur le noeud A est égal à Vterm. Vbas est sélectionné par fermeture du commutateur SW2 (les commutateurs SW1 et SW3 étant ouverts), ce qui a pour effet que les diodes 330 et 335 deviennent polarisées en sens direct par les sources de courant 320 et 325. Les chutes de tension aux jonctions des diodes 330 et 335 s'annulent mutuellement, de sorte que le niveau au noeud A est égal à Vbas. Vhaut est sélectionné par fermeture du commutateur SW3 (les commutateurs SW1 et SW2 étant ouverts), ce qui a pour effet que les diodes 340 et 345 deviennent
polarisées en sens direct sous l'effet des sources de courant 320 et 325.
Les chutes de tension aux jonctions des diodes 340 et 345 s'annulent
mutuellement, de sorte que le niveau sur le noeud A est égal à Vhaut.
Un problème posé par le circuit de la figure 3 est que la capacité parasite sur le noeud A dépend du niveau de terminaison Vterm, en raison du fait que la capacité de la jonction de la diode 315 dépend de la tension. Plus précisément, le commutateur SW1 étant ouvert, la diode 315 joue le rôle d'un condensateur dont la capacité dépend du niveau Vterm. Le temps de montée et le retard de propagation de Vbas à Vhaut et le temps de descente et le retard de propagation de Vhaut à Vbas en mode d'excitation, dépendent ainsi du niveau de Vterm. Cela a pour conséquence que le système doit être réétalonné lors de chaque variation du niveau de Vterm, ou que la précision de cadencement du
système se dégrade.
L'une des solutions pouvant être apportée au problème de la dépendance du temps de montée/descente vis-à-vis du niveau de Vterm, consiste à utiliser des amplificateurs opérationnels dans une boucle de rétroaction, comme dans le système de l'art antérieur représenté dans la figure 4 (extrait du brevet US-A-5.430.400 délivré à Herlein et coil.). Un multiplexeur/commutateur 400 comprend trois étages d'entrée 410, 420, 430 différentiels à transconductance, dans lesquels chacune des lignes d'entrée positive IN1, IN2 et IN3 est connectée de façon à recevoir l'un correspondant des niveaux de tension d'entrée continus, un commutateur 440 de mode de courant et un tampon 450. Le noeud 470 d'entrée du tampon 450 est à haute impédance. Le condensateur 480 est constitué par la somme des capacités des dispositifs actifs et des capacités de câblage; il intervient de façon déterminante pour fixer la vitesse de balayage du multiplexeur/commutateur et doit avoir une très faible capacité. Chaque fois que le commutateur de courant 440 sélectionne une entrée différente, l'amplificateur d'entrée approprié connecté étant déséquilibré, applique un courant au condensateur 480. La tension sur le noeud 460 de sortie commence à varier de façon à réduire le déséquilibre. Après stabilisation, la tension sur le noeud 460 de sortie est égale à la tension sur la ligne d'entrée à courant continu de l'étage dont la sortie est sélectionnée par le commutateur 440 (à l'exception des décalages de tension). Cette configuration présente l'inconvénient que, pour pouvoir être stable, le temps de réponse doit être long, ce qui conduit à des temps de montée/descente longs. Les temps de montée/descente courts conduisent, dans ce dispositif, à des oscillations, à de fortes surintensités/sous-intensités et à des ondulations. Conformément à des modes de réalisation préférés de l'invention, un circuit d'excitation à niveaux multiples est caractérisé en ce qu'il comprend: - un tampon de sortie; - un premier commutateur pour appliquer un premier niveau analogique au tampon de sortie lorsqu'il est à l'état fermé; - un second commutateur pour appliquer un second niveau analogique au tampon de sortie lorsqu'il est à l'état fermé; - un troisième commutateur pour appliquer un troisième niveau de signal analogique au tampon de sortie lorsqu'il est à l'état fermé, le troisième commutateur appliquant au tampon de sortie une capacité qui dépend du niveau observé lorsque le troisième commutateur est à l'état ouvert et n'est pas bloqué; et - un circuit de blocage pour bloquer le troisième commutateur de façon que le troisième commutateur applique au tampon de sortie une capacité qui est sensiblement indépendante du troisième niveau de signal analogique lorsque le troisième commutateur est à l'état ouvert et est bloqué par le circuit de blocage. Les commutateurs peuvent être des commutateurs à semiconducteur tels que des ponts de diodes. Plus de trois commutateurs peuvent être prévus, et plus d'un des
commutateurs peut être muni d'un circuit de blocage.
La description qui va suivre en regard des dessins annexés,
donnés à titre d'exemples non limitatifs, fera bien comprendre en quoi
consiste l'invention et comment elle peut être réalisée.
La figure 5 représente un circuit d'excitation ayant une fonction de terminaison conforme à la présente invention; et La figure 6 représente un autre circuit d'excitation ayant une
fonction de terminaison conforme à la présente invention.
La figure 5 représente un mode de réalisation d'un circuit 500 d'excitation ayant une fonction de terminaison conforme à la présente invention. Le circuit 500 fournit à un tampon 505 de sortie l'un de trois niveaux d'entrée sélectionnés un niveau d'excitation haut Vhaut; un niveau d'excitation bas Vbas; et un niveau de terminaison Vterm. Le circuit d'excitation comprend des ponts de diodes 510, 515 et 520, des diodes 525 et 530, des sources de courant 535, 540, 545 et 550 et des commutateurs 555, 560, 565, 570, 575, 580, 585 et 590. Chaque commutateur est commandé par un circuit d'excitation d'horloge d'une
manière classique qui ne sera pas décrite ici.
Lors du fonctionnement du système, le niveau d'excitation haut Vhaut est fourni au tampon 505 par fermeture des commutateurs 555 et 560 afin d'activer le pont de diodes 510, tandis que les commutateurs 565, 570, 575 et 580 restent ouverts pour désactiver les ponts de diodes 515 et 520. Les commutateurs 555 et 560 étant fermés, les sources de courant 535 et 540 provoquent une polarisation en sens direct des diodes du pont 510. De même, le niveau d'excitation bas Vbas est fourni au tampon 505 par fermeture des commutateurs 565 et 570 pour activer le pont de diodes 515, tandis que les commutateurs 555, 560, 575 et 580 restent ouverts. De même, le niveau de terminaison Vterm est fourni au tampon 505 par fermeture des commutateurs 575 et 580 afin d'activer le pont de diodes 520, tandis
que les commutateurs 555, 560, 565 et 570 restent ouverts.
Les diodes 525 et 530 et les sources de courant 545, 550 sont utilisées pour éviter que les temps de montée et de descente de Vhaut et
Vbas ne dépendent de la valeur du niveau de terminaison Vterm.
L'anode de la diode 530 est connectée à une tension V1 de référence qui est inférieure à l'un quelconque des niveaux Vhaut, Vbas et Vterm. La cathode de la diode 525 est connectée à une tension V2 de référence qui
est supérieure à l'un quelconque des niveaux Vhaut, Vbas et Vterm.
Dans un mode d'excitation, o le pont de diodes 510 est activé pour fournir le niveau Vhaut, ou le pont 515 de diodes est activé pour fournir le niveau Vbas, les diodes 525 et 530 sont également activées
(polarisées en sens direct) par fermeture des commutateurs 585 et 590.
Cela contraint la tension au noeud A de se situer à un niveau égal à V2 + VD (o VD est la chute de tension aux bornes de la diode 525) et contraint la tension au noeud B d'être à un niveau égal à V1 - VD (o VD est la chute de tension aux bornes de la diode 530). La fixation des tensions au noeud A et au noeud B polarise en sens inverse de la façon appropriée le pont de diodes 520 à un niveau fixe qui maintient la capacité du pont de diodes 515 à une valeur faible et fixe. Cela évite que le niveau de terminaison Vterm n'affecte l'état du reste du circuit et évite par conséquent que le temps de montée et de descente ne dépende de Vterm. En mode de terminaison, lorsque le pont de diodes 550 est activé, les commutateurs 585 et 590 sont ouverts, de sorte que le pont
de diodes 520 peut se comporter comme un commutateur.
La figure 6 représente un autre mode de réalisation d'un circuit 600 d'excitation à niveaux multiples conforme à la présente invention. Le circuit 600 fournit à un tampon 605 de sortie l'un de N niveaux d'entrée sélectionnés: VIi, VI2,..., VIN. Le circuit d'excitation comprend un pont de diodes respectif DB1, DB2,..., DBN pour la commutation de chacun des niveaux d'entrée, et un circuit de blocage respectif CL1, CL2,..., CLN pour chacun des ponts de diodes. Comme dans le mode de réalisation de la figure 5, le pont de diodes DB1 est activé par fermeture des commutateurs 610 et 615, le pont de diodes DB2 est activé par fermeture des commutateurs 620 et 625, et le pont
de diodes DBN est activé par fermeture des commutateurs 630 et 635.
Le circuit de blocage CL1 est activé par fermeture des commutateurs 640 et 645, le circuit de blocage CL2 est activé par fermeture des commutateurs 650 et 655, et le circuit de blocage CLN est activé par fermeture des commutateurs 660 et 665. Chacun des commutateurs 610-665 est commandé par un circuit d'excitation d'horloge d'une
manière classique qui ne sera pas décrite ici.
Lors du fonctionnement du système, le niveau VI 1 est fourni au tampon 605 par fermeture des commutateurs 610 et 615 afin d'activer (polariser en sens direct) le pont de diodes DB1, tandis que les autres ponts de diodes DB2, DBN sont désactives. De même, le niveau VI2 est fourni au tampon 605 par fermeture des commutateurs 620 et 625 afin d'activer le pont de diodes DB2, tandis que les autres ponts de diodes sont désactives. Le niveau VIN est fourni au tampon 605 par fermeture des commutateurs 630 et 635 afin de désactiver le pont de diodes DBN,
tandis que les autres ponts de diodes sont désactives.
Les circuits de blocage sont activés lorsque les ponts de diodes associés sont désactivés, et vice versa. A titre d'exemple, lorsque le pont de diodes DB1 est activé, les ponts de diodes DB2-DBN sont désactivés et les circuits de blocage CL2-CLN sont activés pour faire en sorte que les capacités des ponts de diodes DB2-DBN soient faibles et fixes. Comme dans le mode de réalisation de la figure 5, chaque circuit de blocage est tel que l'anode d'une diode est connectée à une tension de
référence V1 qui est inférieure à l'un quelconque des niveaux VI1-VIN.
La cathode de l'autre diode du circuit de blocage est connectée à une tension de référence V2 qui est supérieure à l'un quelconque des niveaux VI 1-VIN. Le circuit de blocage CLN étant actif, les noeuds An et Bn sont portés à des niveaux qui assurent une polarisation en sens
inverse à un niveau approprié du pont de diodes DBn correspondant.
Les spécialistes de la technique noteront que les circuits d'excitation de l'invention peuvent éviter la dépendance vis-à-vis d'un niveau (par exemple le niveau de terminaison) des temps de montée et de descente entre d'autres niveaux (par exemple les niveaux des modes d'excitation), qu'ils peuvent minimiser la désadaptation des temps de retard de propagation lors de transitions entre les niveaux et qu'ils peuvent minimiser les pointes de tension (surtensions et sous-tensions)
pendant les transitions entre les niveaux.
Les spécialistes de la technique noteront également que les modes de réalisation présentés et décrits ci-dessus ont été fournis à seul titre d'illustration de l'invention et peuvent être modifiés de diverses manières dans le respect du cadre et de l'esprit de l'invention
tel qu'il est défini par les revendications annexées. A titre d'exemple, le
mode de réalisation de la figure 5 ne prévoit un circuit de blocage que pour le pont de diodes 520 de terminaison, tandis que le mode de réalisation de la figure 6 prévoit un circuit de blocage CLn pour chacun 3 0 des ponts de diodes. On notera que ce circuit de blocage peut être prévu pour plus d'un, mais moins de la totalité des ponts de diodes, selon les nécessités.
Claims (13)
1. Circuit d'excitation à trois niveaux, caractérisé en ce qu'il comprend: - un tampon (505) de sortie - un premier commutateur (510) pour appliquer un premier niveau analogique au tampon de sortie lorsqu'il est à l'état fermé; - un second commutateur (515) pour appliquer un second niveau analogique au tampon de sortie lorsqu'il est à l'état fermé; - un troisième commutateur (520) pour appliquer un troisième niveau analogique au tampon de sortie lorsqu'il est à l'état fermé, le troisième commutateur appliquant au tampon de sortie une capacité qui dépend du troisième niveau analogique lorsque le troisième commutateur est à l'état ouvert et n'est pas bloqué; et - un circuit de blocage pour bloquer le troisième commutateur de façon que le troisième commutateur applique au tampon de sortie une capacité qui est sensiblement indépendante du troisième niveau analogique lorsque le troisième commutateur est à l'état ouvert et est
bloqué par le circuit de blocage.
2. Circuit d'excitation selon la revendication 1, caractérisé en ce que le troisième commutateur est un commutateur à semi-conducteur et dans lequel le circuit de blocage fait passer le troisième commutateur dans un état polarisé en sens inverse lorsque le troisième commutateur
est ouvert.
3. Circuit d'excitation selon la revendication 1, caractérisé en ce que le circuit de blocage porte à une valeur connue la capacité appliquée au tampon de sortie par le troisième commutateur lorsque
que le troisième commutateur est ouvert.
4. Circuit d'excitation selon la revendication 1, caractérisé en ce que le circuit de blocage commuté applique au moins une tension de blocage au troisième commutateur afin de porter à une valeur connue la capacité appliquée au tampon de sortie par le troisième commutateur
lorsque le troisième commutateur est ouvert.
5. Circuit d'excitation à niveaux multiples, caractérisé en ce qu'il comprend: - un tampon de sortie - une pluralité N de commutateurs DB1-DBN dont chacun applique un niveau analogique respectif VI1-VIN au tampon de sortie lorsqu'il est à l'état fermé, dans lequel au moins un commutateur DBn applique un niveau analogique VIn au tampon de sortie lorsqu'il est à l'état fermé et applique au tampon de sortie une capacité qui dépend du niveau VIn lorsqu'il est dans un état non bloqué et ouvert; et - un circuit de blocage pour bloquer ledit au moins un commutateur DBn de façon que ledit au moins un commutateur DBn applique au tampon de sortie une capacité qui est sensiblement indépendante du niveau analogique VIn lorsque ledit au moins commutateur DBn est dans un état ouvert et est bloqué par le circuit de blocage.
6. Circuit d'excitation selon la revendication 5, caractérisé en ce
que ledit au moins un commutateur DBn est un commutateur à semi-
2 0 conducteur et dans lequel le circuit de blocage contraint ledit au moins un commutateur DBn de passer dans un état polarisé en sens inverse
lorsque ledit au moins un commutateur DBn est dans un état ouvert.
7. Circuit d'excitation selon la revendication 5, caractérisé en ce que le circuit de blocage commuté porte à une valeur connue la capacité 2 5 appliquée au tampon de sortie par ledit au moins un commutateur DBn
lorsque ledit au moins un commutateur DBn est dans un état ouvert.
8. Circuit d'excitation selon la revendication 5, caractérisé en ce que le circuit de blocage commuté applique au moins une tension de blocage audit au moins un commutateur DBn afin de porter à une valeur connue la capacité appliquée au tampon de sortie par ledit au moins un commutateur DBn lorsque ledit au moins un commutateur
DBn est ouvert.
9. Circuit d'excitation à niveaux multiples, caractérisé en ce qu'il comprend: - un tampon de sortie - une pluralité de commutateurs DB1-DBN, chaque commutateur ayant un état ouvert et un état fermé, chaque commutateur appliquant un niveau analogique respectif VI1-VIN au tampon de sortie lorsqu'il est dans un état fermé, et chaque commutateur appliquant une capacité qui dépend du niveau analogique respectif lorsqu'il est dans un état non bloqué et ouvert; et - une pluralité de circuits de blocage CL1-CLN, chaque circuit de blocage servant à bloquer l'un respectif des commutateurs DB 1-DBN de façon que lorsqu'un commutateur DB 1-DBN est dans un état ouvert, il applique au tampon de sortie une capacité qui est sensiblement
indépendante du niveau analogique VI 1-VIN.
10. Circuit d'excitation selon la revendication 9, caractérisé en ce que chacun des commutateurs DB1-DBN est un commutateur à semi-conducteur qui, lorsqu'il est dans un état ouvert, est contraint par un circuit de blocage CL1-CLN respectif de passer dans un état polarisé
en sens inverse.
11. Circuit d'excitation selon la revendication 9, caractérisé en ce que la capacité appliquée au tampon de sortie par chaque commutateur DB1-DBN lorsqu'il est dans un état ouvert, est portée à
une valeur connue par le circuit de blocage.
12. Circuit d'excitation selon la revendication 9, caractérisé en ce que la capacité appliquée au tampon de sortie par chacun des commutateurs DB 1-DBN, lorsqu'il est dans un état ouvert, est portée à une valeur connue par application d'au moins une tension de blocage
par l'un respectif des circuits de blocage CL1-CLN.
13. Procédé pour faire fonctionner un circuit d'excitation à niveaux multiples ayant une pluralité de commutateurs DB1-DBN,
chaque commutateur appliquant un niveau analogique respectif VI1-
VIN à un tampon de sortie lorsqu'il est dans un état fermé, et chaque commutateur appliquant au tampon de sortie une capacité qui dépend du niveau analogique respectif lorsqu'il est dans un état non bloqué ouvert, caractérisé en ce qu'il comprend: - le blocage de chacun des commutateurs DB1-DBN lorsqu'il est dans un état ouvert afin qu'il présente au tampon de sortie une capacité qui est sensiblement indépendante du niveau analogique VI 1-VIN; et - le déblocage de chacun des commutateurs DB1-DBN lorsqu'il est dans un état fermé afin qu'il applique au tampon de sortie un
niveau analogique respectif.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/710,032 US5745003A (en) | 1996-09-11 | 1996-09-11 | Driver circuits for IC tester |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2753273A1 true FR2753273A1 (fr) | 1998-03-13 |
| FR2753273B1 FR2753273B1 (fr) | 1999-01-22 |
Family
ID=24852334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9711143A Expired - Fee Related FR2753273B1 (fr) | 1996-09-11 | 1997-09-08 | Circuits d'excitation pour systeme de test de circuits integres |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5745003A (fr) |
| JP (1) | JPH10132898A (fr) |
| KR (1) | KR19980024195A (fr) |
| FR (1) | FR2753273B1 (fr) |
| TW (1) | TW344797B (fr) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6037828A (en) * | 1997-10-09 | 2000-03-14 | Exar Corporation | Transmission line driver with high output impedance at power off |
| US6363507B1 (en) * | 1998-10-19 | 2002-03-26 | Teradyne, Inc. | Integrated multi-channel analog test instrument architecture providing flexible triggering |
| US6360180B1 (en) * | 1999-05-10 | 2002-03-19 | Teradyne, Inc. | Driver with transmission path loss compensation |
| US6229377B1 (en) * | 1999-06-22 | 2001-05-08 | Bechtel Bwxt Idaho, Llc | Dual amplitude pulse generator for radiation detectors |
| US6442718B1 (en) * | 1999-08-23 | 2002-08-27 | Sun Microsystems, Inc. | Memory module test system with reduced driver output impedance |
| US6377073B1 (en) * | 1999-11-30 | 2002-04-23 | Texas Instruments Incorporated | Structure and method for reduction of power consumption in integrated circuit logic |
| US6876231B2 (en) * | 2000-12-05 | 2005-04-05 | Advantest Corp. | Driver circuit for use in pin electronics card |
| DE10207675A1 (de) * | 2002-02-22 | 2003-09-04 | Philips Intellectual Property | Schaltungsanordnung für einen stromgesteuerten Widerstand mit erweitertem Linearitätsbereich |
| DE10207676A1 (de) * | 2002-02-22 | 2003-09-04 | Philips Intellectual Property | Schaltungsanordnung für einen stromgesteuerten Widerstand mit erweitertem Linearitätsbereich |
| WO2003076958A1 (fr) * | 2002-03-08 | 2003-09-18 | Advantest Corporation | Dispositif testeur a semi-conducteur |
| US6717450B1 (en) * | 2002-05-13 | 2004-04-06 | Telasic Communications, Inc. | Monolithic I-load architecture for automatic test equipment |
| US20050146320A1 (en) * | 2003-12-31 | 2005-07-07 | Gohel Tushar K. | Differential active load |
| JP4932328B2 (ja) * | 2006-05-29 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 送信回路及びその制御方法 |
| US8026740B2 (en) | 2008-03-21 | 2011-09-27 | Micron Technology, Inc. | Multi-level signaling for low power, short channel applications |
| US8259461B2 (en) | 2008-11-25 | 2012-09-04 | Micron Technology, Inc. | Apparatus for bypassing faulty connections |
| KR101388804B1 (ko) * | 2012-12-13 | 2014-04-23 | 에스티엑스조선해양 주식회사 | 용접용 와이어 송급장치 |
| US8901972B2 (en) | 2013-01-08 | 2014-12-02 | Analog Devices, Inc. | Pin driver circuit with improved swing fidelity |
| KR102101334B1 (ko) * | 2013-06-05 | 2020-04-16 | 삼성전자주식회사 | 멀티 레벨 드라이버를 구비한 입력 장치 및 이를 포함하는 사용자 기기 |
| US10209307B2 (en) | 2016-05-23 | 2019-02-19 | Analog Devices, Inc. | Multiple-level driver circuit with non-commutating bridge |
| US11940496B2 (en) | 2020-02-24 | 2024-03-26 | Analog Devices, Inc. | Output voltage glitch reduction in ate systems |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4605894A (en) * | 1983-08-29 | 1986-08-12 | Genrad Semiconductor Test, Inc. | High density test head |
| US5521493A (en) * | 1994-11-21 | 1996-05-28 | Megatest Corporation | Semiconductor test system including a novel driver/load circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4885545A (en) * | 1988-08-08 | 1989-12-05 | Tektronix, Inc. | High speed circuit with supporting auxiliary circuit |
| US5036219A (en) * | 1989-05-31 | 1991-07-30 | Harris Corporation | Precise, high speed CMOS track (sample)/hold circuits |
| JPH03277983A (ja) * | 1990-03-28 | 1991-12-09 | Ando Electric Co Ltd | Ｄｂ型ａｓによるｄｕｔ負荷切換回路 |
| EP0542321A3 (en) * | 1991-09-23 | 1993-06-09 | Schlumberger Technologies, Inc. | Method and circuit for controlling voltage reflections on transmission lines |
| US5430400A (en) * | 1993-08-03 | 1995-07-04 | Schlumberger Technologies Inc. | Driver circuits for IC tester |
-
1996
- 1996-09-11 US US08/710,032 patent/US5745003A/en not_active Expired - Lifetime
-
1997
- 1997-07-28 TW TW086110730A patent/TW344797B/zh not_active IP Right Cessation
- 1997-08-28 KR KR1019970042058A patent/KR19980024195A/ko not_active Application Discontinuation
- 1997-09-08 FR FR9711143A patent/FR2753273B1/fr not_active Expired - Fee Related
- 1997-09-11 JP JP9246703A patent/JPH10132898A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4605894A (en) * | 1983-08-29 | 1986-08-12 | Genrad Semiconductor Test, Inc. | High density test head |
| US5521493A (en) * | 1994-11-21 | 1996-05-28 | Megatest Corporation | Semiconductor test system including a novel driver/load circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| TW344797B (en) | 1998-11-11 |
| KR19980024195A (ko) | 1998-07-06 |
| JPH10132898A (ja) | 1998-05-22 |
| FR2753273B1 (fr) | 1999-01-22 |
| US5745003A (en) | 1998-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2753273A1 (fr) | Circuits d'excitation pour systeme de test de circuits integres | |
| FR2849921A1 (fr) | Circuit de detection de temperature | |
| FR2816131A1 (fr) | Generateur de fonction avec frequence d'oscillation reglable | |
| FR2840470A1 (fr) | Circuit a boucle a phase asservie et dispositif semiconducteur a circuit integre | |
| FR2798791A1 (fr) | Convertisseur numerique-analogique en courant | |
| FR2493636A1 (fr) | Circuit comparateur mos | |
| CA1296059C (fr) | Dispositif pour detecter les coupures et les court-circuits dansau moins une portion de circuit electrique | |
| WO2007068688A1 (fr) | Circuit electronique a compensation de decalage intrinseque de paires differentielles | |
| FR2753318A1 (fr) | Dispositif de mesure de courants dans un onduleur | |
| FR2774234A1 (fr) | Dispositif a semiconducteur | |
| FR2692737A1 (fr) | Convertisseur numérique-analogique. | |
| FR2678451A1 (fr) | Circuit d'attaque de sortie cmos a puits flottant. | |
| FR2793970A1 (fr) | Procede de commande d'un commutateur d'un dispositif de capacite commutee, et dispositif de capacite commutee correspondant | |
| FR2580443A1 (fr) | Amplificateur en courant continu rapide pouvant etre deconnecte avec une compensation de courant de polarisation a l'etat deconnecte | |
| EP0506531B1 (fr) | Circuit de détection d'un seuil haut d'une tension d'alimentation | |
| FR2806856A1 (fr) | Dispositif de comparaison a tres basse consommation | |
| JP2002521953A (ja) | 低電荷流入ｍｏｓｆｅｔスイッチ | |
| FR3134487A1 (fr) | Dispositif de copie d'un courant | |
| FR2530895A1 (fr) | Circuit multivibrateur bistable, integrable monolithiquement, comportant une sortie qui peut etre placee dans un etat preferentiel | |
| FR2582135A1 (fr) | Circuit de precharge pour lignes de mot d'un dispositif de memoire, en particulier a cellules programmables | |
| FR2649265A1 (fr) | Circuit amplificateur-separateur pour la conversion ttl-cmos | |
| EP1296446A1 (fr) | Circuit de conversion linéaire de puissance | |
| FR2633051A1 (fr) | Circuit comparateur a verrouillage | |
| FR2602932A1 (fr) | Porte logique bfl compensee en temperature | |
| FR2729525A1 (fr) | Circuit de reglage du seuil de suppression d'un signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CA | Change of address | ||
| CD | Change of name or company name | ||
| TP | Transmission of property | ||
| ST | Notification of lapse |
Effective date: 20090529 |