TWI416138B - 使用靜電放電保護電路的校準測試器 - Google Patents

使用靜電放電保護電路的校準測試器 Download PDF

Info

Publication number
TWI416138B
TWI416138B TW097108431A TW97108431A TWI416138B TW I416138 B TWI416138 B TW I416138B TW 097108431 A TW097108431 A TW 097108431A TW 97108431 A TW97108431 A TW 97108431A TW I416138 B TWI416138 B TW I416138B
Authority
TW
Taiwan
Prior art keywords
circuit
resistor
path
voltage
current
Prior art date
Application number
TW097108431A
Other languages
English (en)
Other versions
TW200842384A (en
Inventor
Steven L Hauptman
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of TW200842384A publication Critical patent/TW200842384A/zh
Application granted granted Critical
Publication of TWI416138B publication Critical patent/TWI416138B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

使用靜電放電保護電路的校準測試器
本發明係概括關於經由運用以防備靜電放電(ESD, electrostatic discharge)之電路，來校準自動測試設備(ATE, automatic test equipment)。
自動測試設備(ATE)係指一種自動化(通常為電腦驅動)方式以測試諸如半導體、電子電路、與印刷電路板組件之元件。一參數測量單元(PMU, parametric measurement unit)係典型為一ATE之部分者。一PMU係運用於元件測試期間以測量於元件接腳處之諸如電壓與電流的參數、及調整彼等參數。PMU係企圖以確保的是：於測試期間，適當的參數值係施加至待測試元件(DUT, device under test)。往返於PMU之訊號係典型為直流(DC, direct current)。
一PMU係典型為包括用於強制一電壓及/或電流至DUT之電路。於導引自此電路至DUT之一電路路徑中的阻抗(例如：電阻)係影響其提供至DUT之電流的量。此電阻係能為校準，藉以控制至DUT之電流。迄今，開關係運用以切換於一交流(AC, alternating current)校準與其關聯於PMU的校準(即：DC校準)之間。關於此方式之一個問題係在於：開關係引入其毀壞高速的AC波形之不連續性與寄生現象。
此專利申請案係描述的是：經由其運用以實質防備ESD 之電路(諸如：箝位(clamping)二極體)而校準ATE。
此專利申請案係描述一種裝置，其包括：一電路元件，其需要校準；一校準電路，用於校準該電路元件；及，一箝位二極體，可電氣連接於其包括該校準電路之一第一路徑，且可電氣連接於其不包括該校準電路之一第二路徑。第一路徑係用於電氣連接該校準電路與電路元件，且第二路徑係用於保護該裝置為免於靜電放電。一切換電路係用以切換該箝位二極體於第一路徑與第二路徑之間。前述的裝置係亦可單獨或組合式而包括一個或更多下述的特徵。
該校準電路係可包含：一電壓源；一第一電阻電路，電氣連接至該電壓源；及，於第一電阻電路之一輸入的一第一電壓引線、與於第一電阻電路之一輸出的一第二電壓引線。
該裝置係可包含：一類比至數位(A/D, analog-to-digital)轉換器，其電氣連接至第一電壓引線與第二電壓引缐，該A/D轉換器係用以數位化其當該箝位二極體為切換至第一路徑而流過第一與第二電壓引線所得到之跨於第一電阻電路的一電壓降。一處理元件係可配置或程式規劃為經由該A/D轉換器以接收其對應於該電壓降的數位資料。該處理元件係可配置或程式規劃以確定其關聯於該電壓降之一電流量，且為基於該電流量以調整該電路元件之一性質。
該電路元件係可包含一第二電阻電路，其具有可調整之一電阻。該處理元件係可配置或程式規劃以得到其跨於第二電阻電路之一電壓，且基於關聯於電壓降之電流量以 調整第二電阻電路之電阻。第二電阻電路係可包含一可變電阻器。
第一電阻電路係可包含複數個電阻器，其係可切換為進出第一電阻電路，藉以改變第一電阻電路之電阻，且/或藉以調整其通過第一電阻電路之一電流量。
該裝置係可包含一參數測量單元(PMU)。該電路元件係可為電氣連接至該PMU，且該電路元件係可運用以校準至該PMU之電流。
該箝位二極體係可切換至第二路徑。該箝位二極體係可防止該PMU為接收大於一預定電流量。
此專利申請案係亦描述一種方法，其包含：切換自其用於防備靜電放電之一第二路徑至其用於校準一電路元件之一第一路徑，其中第一路徑與第二路徑係具有共同的一個或更多構件，且其中第一路徑係用於電氣連接一校準電路至該電路元件。該種方法係亦包括：基於校準電路之一電阻以確定其流過該校準電路之一電流；及，基於流過該電路元件之一電流以校準該電路元件。流過該電路元件之電流係實質為對應於流過該校準電路之電流。前述的方法係亦可單獨或組合式而包括一個或更多下述的特徵。
流過該電路元件之電流係亦可實質為等於流過該校準電路之電流。該電路元件係可包含一可變電阻器，且校準該電路元件係可包含：調整該可變電阻器之一電阻。該種方法係可包含：測量其跨於可變電阻器之一電壓，且基於其跨於可變電阻器之電壓與流過該校準電路之電流以調整 該電阻。第二路徑係可保護一參數測量單元(PMU)為免於其超過一預先定義值之電流。該種方法係可更包含：切換自第一路徑至第二路徑，藉以保護該PMU為免於超過一預先定義值之電流。保護PMU係可包含：箝位於一預定範圍之外的電壓。
此專利申請案係亦描述一種電路，以保護ATE為免於靜電放電及以校準ATE之一電路元件，該種電路係包含：一校準電路，用於校準該電路元件，其中該校準電路係包含其通過電流之一電阻電路；及，一個或更多二極體，其為可配置以(i)防止於一預定範圍之外的電壓為影響該ATE之操作，或(ii)允許來自該校準電路之電流以通過至電路元件。該種電路係亦包含：一個或更多開關，配置該等二極體；及，一處理元件，以得到其通過該電阻電路之電流的一值，且以基於其通過該電阻電路之電流的值來調整該電路元件之一性質。前述的電路係亦可單獨或組合式而包括一個或更多下述的特徵。
該一個或更多二極體係可包含：一第一個二極體，用於實質防止其低於一第一預定值之電壓為避免影響ATE之操作；及，一第二個二極體，用於實質防止其高於一第二預定值之電壓為避免影響ATE之操作。
該一個或更多開關係可包含：一第一開關，配置第一個二極體以實質防止其低於一第一預定值之電壓為避免影響ATE之操作；及，一第二開關，配置第一個二極體以允許自該校準電路之電流為避免通過至該電路元件。
該電路元件係可包含一第二電阻電路，用於調整至該ATE之一PMU的一電流量。該電阻電路係可包含其為單獨或組合於一個或更多阻抗元件之一可變電阻器；且，該電路元件之性質係可包含該可變電阻器之一電阻。
一個或更多實例之細節係陳述於伴隨圖式與以下說明。進一步的特徵、觀點、與優點係將由以下說明、圖式、與申請專利範圍而成為顯明的。
參考圖1，用於測試一待測試元件(DUT)18(諸如：半導體元件)之一ATE系統10係包括一測試器12。欲控制測試器12，ATE系統10係包括一電腦系統14，其透過一硬線連接16而介面於測試器12。典型而言，電腦系統14係傳送命令至測試器12以起始用於測試DUT 18的常式與函數之執行。該等執行測試常式係可起始測試訊號之產生及傳輸至DUT 18且收集來自該DUT之響應。種種型式的DUT係可由ATE系統10所測試。舉例而言，DUT係可為半導體元件，諸如：積體電路(IC,integrated circuit)晶片(例如：記憶體晶片、微處理器、類比至數位轉換器、數位至類比轉換器、等等)。
欲提供測試訊號且收集來自DUT之響應，測試器12係連接至一個或更多連接器接腳，其提供一介面以針對於DUT 18之內部電路。欲測試一些DUT，多如64個或128個連接器接腳(或更多者)係可介面至測試器12。針對於說明目的，於此實例，半導體元件測試器12係經由一硬線 連接而連接至DUT 18之一個連接器接腳。一導線20(例如：電纜)係連接至接腳22，且為運用以遞送測試訊號(例如：PMU DC測試訊號、PE AC測試訊號、等等)至DUT 18之內部電路。導線20係亦響應於由半導體元件測試器12所提供的測試訊號而感測於接腳22之訊號。舉例而言，一電壓訊號或一電流訊號係可響應於一測試訊號而於接腳22處被感測，且透過導線20而傳送至測試器12以供分析。該種單埠測試係亦可實行於其被納入於DUT 18之其他接腳。舉例而言，測試器12係可提供測試訊號至其他的接腳且收集其透過導線(其遞送所提供的訊號)而反射回來的關聯訊號。藉由收集該等反射的訊號，接腳之輸入阻抗係可連同其他的單埠測試量而描述特徵。於其他測試方案，一數位訊號係可透過導線20而傳送至接腳22以供儲存一數位值於DUT 18。一旦為儲存，DUT 18係可為存取以透過導線20而提取及傳送所儲存的數位值至測試器12。提取的數位值係可接著為識別以確定適當的值是否為儲存於DUT 18。
連同實行單埠測量，一種雙埠測量係亦可為由半導體元件測試器12所實行。舉例而言，一測試訊號係可透過導線20而注入至接腳22，且一響應訊號係可收集自DUT 18之一個或更多其他的接腳。此響應訊號係提供至半導體元件測試器12以確定諸如增益響應、相位響應、與其他的生產測量量之量。
亦參考圖2，欲傳送及收集來自一DUT(或多個DUT) 之多個連接器接腳的測試訊號，半導體元件測試器12係包括一介面卡24，其能通訊於眾多個接腳。舉例而言，介面卡24係可發送測試訊號至例如為32、64、或128個接腳且收集對應的響應。至一接腳之各個通訊鏈路係典型稱為一通道，藉由提供測試訊號至大量的通道，測試時間係減少，其由於多個測試係可同時實行。連同具有多個通道於一介面卡，藉由納入多個介面卡於測試器12，通道的整體數目係增加，因而進一步減少測試時間。於此實例，二個附加的介面卡26與28係顯示以展示多個介面卡為可群集於測試器12。
各個介面卡係包括其用於實行特別的測試功能之一種專用積體電路(IC)晶片(例如：特定應用積體電路(ASIC, application specific integrated circuit))。舉例而言，介面卡24係包括其用於實行參數測量單元(PMU)測試與接腳電子(PE, pin electronics)測試之IC晶片30。IC晶片30係具有：一PMU級32，其包括用於實行PMU測試之電路；及，一PE級34，其包括用於實行PE測試之電路。此外，介面26與28係分別為包括IC晶片36與38，其包括PMU與PE電路。典型而言，PMU測試係涉及為提供一DC電壓或電流訊號至DUT，以確定諸如輸入與輸出阻抗、漏電流、與其他型式的DC性能特性化之量。PE測試係涉及為傳送AC測試訊號或波形至一DUT(例如：DUT 18)且收集響應以進一步特性化該DUT之性能。舉例而言，IC晶片30係可發送其代表二進制值的一向量之AC測試訊號(至DUT) 以供儲存於DUT。一旦此等二進制值係已經儲存，DUT係可由測試器12所存取以確定正確的二進制值為已經儲存。由於數位訊號係典型為包括突變(abrupt)的電壓變遷，所以於IC晶片30之PE級34的電路相較於PMU級32的電路係操作於一相對高的速度。
欲通過DC與AC測試訊號為自介面卡24至DUT 18，一導電線跡(trace)40係連接IC晶片30至一介面板連接器42，其允許訊號以斷斷續續地為通過介面卡24。介面板連接器42係亦連接至一導線44，導缐44係連接至一介面連接器46，其允許訊號以通過為往返於測試器12。於此個實例，導線20係連接至介面連接器46，以供於測試器12與DUT 18的接腳22之間的雙向訊號通過。於一些配置，一介面裝置係可運用以連接一個或更多導線自測試器12至DUT。舉例而言，DUT(例如：DUT 18)係可安裝於一元件介面板(DIB, device interface board)以提供存取至各個DUT接腳。於此種配置，導線20係可為連接至DIB以供置放測試訊號於DUT之適當的接腳(例如：接腳22)。
於此實例，僅有導電線跡40與導線44係分別為連接IC晶片30與介面卡24以供遞送及收集訊號。然而，IC晶片30(以及IC晶片36與38)係典型為具有多個接腳(例如：八、十六、等等)，其分別為連接於多個導電線跡與對應的導線以提供及收集訊號來自DUT(經由DIB)。此外，於一些配置，測試器12係可連接至二或多個DIB以供介面由介面卡24、26、與28所提供的通道至一個或多個待 測試元件。
欲起始及控制由介面卡24、26、與28所實行的測試，測試器12係包括PMU控制電路48與PE控制電路50，其提供測試參數(例如：測試訊號電壓位準、測試訊號電流位準、數位值、等等)以用於產生測試訊號及分析DUT響應。PMU控制電路與PE控制電路係可運用一個或更多處理元件而實施。處理元件之實例係包括而不限於一微處理器、一微控制器、可程式邏輯(例如：一現場可程式閘陣列)、及/或其之組合。測試器12亦包括一電腦介面52，其允許電腦系統14以控制由測試器12所執行的操作，且亦允許資料(例如：測試參數、DUT響應、等等)以通過於測試器12與電腦系統14之間。
下文係描述校準於其導引自一PMU至DUT之一電路路徑中的阻抗(例如：電阻)，藉以影響其提供至DUT之電流的量。該種校準方法與電路係描述於單一個PMU級32(PMU 32)之情形；然而，其可為運用於多個PMU之各者。
圖3係顯示電路52，其包括一種校準電路以供校準於PMU 32與一DUT之間的電阻電路54之電阻。電路52亦包括ESD保護電路以防止例如來自電力突波或類似者之過量的電流為到達PMU 32及損壞PMU 32。ESD保護電路係亦保護於ATE之接腳電子與其他電路，包括：特定應用積體電路(ASIC)與類似者。
電路52係包括二個路徑：一校準路徑55(沿著於圖4之粗體路徑)與一ESD保護路徑56(沿著於圖5之粗體路 徑)。注意的是：諸多現今的ATE係已經包括ESD保護電路。藉由利用此種現存的ESD保護電路，可能為無關於AC校準而校準PMU。即，針對於校準之ESD保護電路的運用係免除需要切換於AC與DC校準路徑之間，且因此為免除需要其能毀壞高速的AC訊號之開關與類似者。
參考圖3至5，二極體57與59係均為於校準路徑與ESD保護路徑中。於此實施，二極體57與59係箝位二極體，其取決於開關60至63之配置而可為運用以轉向自PMU 32之ESD突波所造成的電流及為提供電流至(或抽取電流自)PMU 32，藉以校準電阻電路54。於此實施，開關60至63係可為電子式開關(其可為運用例如電晶體或其他的電路而實施)或微機械式開關(其可為電氣控制)。任何型式的開關係可運用。甚者，雖然四個開關係顯示於圖3，任何數目的開關係可運用以實行該切換功能。
欲保護PMU 32為免於ESD，開關61與62係打開而且開關60與63係閉合。打開該開關61與62係自其含有PMU 32與電阻電路54之電路路徑而切離該校準電路64(如下文所述)。閉合該開關60與63係以一種ESD保護配置連接該電路52。於ESD保護配置中，二極體57與59係電氣連接且偏壓，使得其箝位於電路路徑66之電壓至一預定範圍。為此目的，電壓源VCL 67與VCH 69係分別為偏壓二極體57與59，使得該等二極體係箝位於適當的電壓範圍。舉例而言，VCL 係可為一低電壓以箝位於電路路徑66之例如一低或負的電壓。VCH 係可為一高電壓以箝位 於電路路徑66之例如一高的電壓。VCL 與VCH 係可為改變以變化於電路路徑66之ESD保護的量與型式。放大器70與71係通過VCL 與VCH 值以偏壓該等二極體。
於操作期間，於電路路徑66的ESD突波所造成之過量的電流係透過二極體57或59之任一者而抽取自電路路徑66。舉例而言，若自於電路路徑66的一ESD突波之電壓係正的且超過該二極體箝位電壓，造成的電流係可透過二極體57而被抽取且流至放大器70。舉例而言，若該箝位電壓係20伏特且來自ESD突波之電壓係25伏特，箝位二極體係將抽取由過量5伏特所造成之電流。若來自於電路路徑66的一ESD突波之電壓係負的且超過該二極體箝位電壓，造成的電流係可透過二極體59而被抽取且流至放大器71。舉例而言，若箝位電壓係-20伏特且自ESD突波之電壓係-25伏特，箝位二極體係將抽取由過量-5伏特所造成之電流。因此，藉由適當偏壓二極體57與59，PMU 32係能防備來自此等ESD突波之電流。
欲校準電阻電路54，開關60、62、與63係打開而且開關61係閉合。於此實施，電阻電路54係包括一個或更多電阻元件。舉例而言，電阻電路54係可為一可變電阻器，其具有電壓相依的一電阻。即，電阻電路54之電阻係可為相依於被施加至電阻電路54之電壓。電阻電路54係亦可包括一個或更多具有固定值之電阻器(未顯示)，其係能進進出出地切換於電阻電路，藉以改變其整體電阻。電阻電路54係可包括可變電阻器與固定電阻器之一組合。 電阻電路54係亦可包括其他元件，諸如：電容器、電感器、與電晶體。
閉合開關61係電氣連接校準電路64至其含有PMU 32與電阻電路54之電路路徑66。於此實施，校準電路64係包括：一電壓源74(偏壓電壓)；一電阻電路75，其電氣連接至電壓源74；及，電壓引線76與77，其分別為於電阻電路75之一輸入與於電阻電路75之一輸出。於此種實施，電阻電路75係包括多個電阻器。此等多個電阻器係可具有相同或不同的電阻，且可進進出出地切換於電阻電路75，藉以調整(例如：增大或減小)電阻電路75之總有效電阻。該等電阻器係可具有固定的電阻或其為可變的電阻。於圖3至5所示之實例，存在其具有電阻35Ω與350Ω之二個電阻器。電阻電路75係亦可包括其他元件，諸如：電容器、電感器、與電晶體(未顯示)。
校準電路64係包括開關78與79以供進進出出地切換電阻於電阻電路75。於此實施，開關78與79係可為電子式開關(其可為運用例如電晶體或其他電路所實施)或是係可為一微機械式開關(其可為電氣控制)。任何型式的開關係可運用。甚者，雖然僅有二個開關係顯示於圖3至5，任何數目的開關係可運用以實行該切換功能。舉例而言，每個電阻器可為存有一個開關(如圖3至5所示)、或每個電阻器可為存有多個開關、或可存有針對於多個電阻器的一單一開關。
校準電路64係亦包括一電壓源74，其施加電壓至電 阻電路75，因而致使電流以流過電阻電路75。如上文所解說，改變電阻電路75之電阻係改變其能流過電阻電路75之電流的量。藉著開關61為閉合，流過電阻電路75之電流係亦經由電路路徑66而流出自校準電路64且流過電阻電路54。運用此電流(其具有一已知值)係可能校準電阻電路54，如下所述。
為此目的，一類比至數位轉換器(ADC, analog-to-digital converter)85係電氣連接至電壓引線76與77。ADC 85係數位化其跨於電阻電路75之一電壓降，其為經由該等電壓引線所測量。一處理元件(例如：86)係接收其對應至來自ADC之電壓降的數位資料，且確定其關聯於該電壓降之一電流量。明確而言，處理元件係知道電阻電路75之電阻與電壓降，且運用歐姆定律以計算該電流值。關於此點，該處理元件係可運用以控制開關78與79之操作而程式規劃電阻電路75之電阻，且亦以控制開關60至63之操作。處理元件係可為例如一微處理器、一微控制器、可程式邏輯、或類似者。
如於圖3至5所顯示，電壓引線80與81係連接為跨於電阻電路54。於此實施，電壓引線80與81係連接至PMU 32。PMU(或其他的電路)係可數位化於此等電壓引線之間的電壓差異，且提供所造成的數位化值至處理元件。處理元件係因而得到跨於電阻電路54之電壓降。處理元件係基於此電壓降與通過電阻電路54之電流而校準(即：調整)電阻電路54之電阻。更為明確而言，流過電阻電路54之 電流係等於或至少為實質等於其流過於校準電路64之電阻電路75的電流。處理元件86(例如：PMU控制電路48)係設定其跨於電阻電路54之電壓，藉以達成一個預先定義的電阻，且基於其流過該電阻電路之電流的已知量而確認該預先定義的電阻。若任何的調整係必須作成，處理元件係可改變跨於電阻電路54之電壓，藉以改變其電阻。電阻電路54之預先定義的電阻係可為相同或不同於(例如：為一倍數或分數)於校準電路64之電阻電路75所設定的電阻。當校準電阻電路54之電阻時，該處理元件係可考量於其含有電阻電路54之電路路徑的寄生電阻。寄生電阻係可為經由其他的電壓引線(未顯示)所測量，或是可為預先程式規劃至處理元件。
上述的校準方法(下文稱為“校準方法”)係具有諸多優點。舉例而言，致能DC電流校準而無須運用一外部介面板或其他設備。針對於實行DC校準(如上所述)之開關(諸如：繼電器(relay)或光場效電晶體(optofet))的需求係亦降低。該種校準方法係亦允許校準而無須將ATE為自處置器(handler)或探測器(probe)而解開。
上述的校準方法係不限於運用於上述的硬體或軟體。該種校準方法係能運用任何的硬體及/或軟體而實施。舉例而言，該種校準方法或其部分者係能至少部分為運用數位電子電路、或於電腦硬體、韌體、軟體、或其之組合而實施。
該種校準方法(例如：處理元件所實行的功能)係能為 至少部分地經由一種電腦程式產品實施，即：有形實施於一資訊載體(例如：於一個或更多機器可讀媒體或於一傳播訊號)之一電腦程式，以供由資料處理裝置之執行或是控制資料處理裝置之操作，資料處理裝置係例如為一種可程式設計處理器、一電腦、或多個電腦。一種電腦程式係能撰寫為任何形式的程式設計語言(包括：編譯或解譯語言)，且能為部署於任何形式，包括：作為一獨立的程式或作為一模組、構件、次常式、或適用於計算環境之其他單元。一種電腦程式係能部署為執行於一個電腦或其為於一個地點或分佈為跨於多個地點且為由一通訊網路所互連之多個電腦上。
關聯於實施該種校準方法之動作係能藉由其執行一個或更多電腦程式以實行該校準方法之功能的一個或更多可程式設計處理器所實行。ATE之所有或部分者係能實施為專用邏輯電路，例如：一現場可程式閘陣列(FPGA, field programmable gate array)及/或一ASIC。
舉例而言，適用於電腦程式之執行的處理器係包括：通用與專用的微處理器、及任何種類的數位電腦之任一個或更多處理器。概括而言，處理器係將接收來自一唯讀記憶體或一隨機存取記憶體或二者之指令與資料。一電腦之元件係包括：一處理器，其用於執行指今；及，一個或更多記憶體裝置，其用於儲存指令與資料。
參考圖3，於一種替代的校準配置，開關60、61與63係可為打開且開關62係可為閉合。於此種配置，電流係 自電路路徑66流至校準電路64。電流係測量為跨於電阻電路75，如上所述。然後，校準係如上所述而繼續進行。
本文所述的不同實施例之元件係可組合以形成其並未明確陳述於上文之其他實施例。未明確陳述於本文之其他實施例係亦為於隨附的申請專利範圍之範疇內。
10‧‧‧自動測試設備(ATE)系統
12‧‧‧測試器
14‧‧‧電腦系統
16‧‧‧硬線連接
18‧‧‧待測試元件(DUT)
20‧‧‧導線
22‧‧‧接腳
24、26、28‧‧‧介面卡
30、36、38‧‧‧IC晶片
32‧‧‧參數測量單元(PMU)級
34‧‧‧接腳電子(PE)級
40‧‧‧導電線跡
42‧‧‧介面板連接器
44‧‧‧導線
46‧‧‧介面連接器
48‧‧‧PMU控制電路
50‧‧‧PE控制電路
52‧‧‧電腦介面(電路)
54‧‧‧電阻電路
55‧‧‧校準路徑
56‧‧‧靜電放電(ESD)保護路徑
57、59‧‧‧二極體
60、61、62、63‧‧‧開關
64‧‧‧校準電路
66‧‧‧電路路徑
67、69‧‧‧電壓源
70、71‧‧‧放大器
74‧‧‧電壓源(偏壓電壓)
75‧‧‧電阻電路
76、77‧‧‧電壓引線
78、79‧‧‧開關
80、81‧‧‧電壓引線
85‧‧‧類比至數位轉換器(ADC)
86‧‧‧處理元件
圖1係一用於測試元件之ATE的方塊圖。
圖2係一被運用於該ATE中之一測試器的方塊圖。
圖3至5係顯示其用於校準該ATE及用於保護該ATE為免於靜電放電之相同電路的圖。
於不同圖中的類似參考數字係指示類似的元件。
12‧‧‧測試器
20‧‧‧導線
24、26、28‧‧‧介面卡
30、36、38‧‧‧IC晶片
32‧‧‧參數測量單元級
34‧‧‧接腳電子級
40‧‧‧導電線跡
42‧‧‧介面板連接器
44‧‧‧導線
46‧‧‧介面連接器
48‧‧‧PMU控制電路
50‧‧‧接腳電子控制電路
52‧‧‧電腦介面
PE‧‧‧接腳電子
PMU‧‧‧參數測量單元

Claims (20)

  1. 一種用於校準自動測試設備(ATE)之裝置，其包含：一電路元件，其需要校準；一校準電路，其用於校準該電路元件；一箝位二極體，其可電氣連接於包括該校準電路之一第一路徑中，且其可電氣連接於其不包括該校準電路之一第二路徑中，該第一路徑係用於電氣連接該校準電路與該電路元件，且該第二路徑係用於保護該裝置為免於靜電放電；及一切換電路，以於該第一路徑與該第二路徑之間切換該箝位二極體。
  2. 如申請專利範圍第1項之裝置，其中該校準電路係包含：一電壓源；一第一電阻電路，其電氣連接至該電壓源；及一第一電壓引線，其於該第一電阻電路之一輸入、與一第二電壓引線，其於該第一電阻電路之一輸出。
  3. 如申請專利範圍第2項之裝置，其更包含：一類比至數位(A/D)轉換器，其電氣連接至第一電壓引線與該第二電壓引線，該A/D轉換器係數位化一當該箝位二極體為切換至該第一路徑時流過該等第一與第二電壓引線所得到之跨於該第一電阻電路的電壓降；及一處理元件，其經由該A/D轉換器以接收對應於該電壓降的數位資料，該處理元件係被配置以確定關聯於該電 壓降之一電流量，且以基於該電流量來調整該電路元件之一性質。
  4. 如申請專利範圍第3項之裝置，其中該電路元件係包含一第二電阻電路，其具有可調整之一電阻；且其中該處理元件係被配置以得到跨於該第二電阻電路之一電壓，且以基於關聯於該電壓降之電流量來調整該第二電阻電路之電阻。
  5. 如申請專利範圍第4項之裝置，其中該第二電阻電路係包含一可變電阻器。
  6. 如申請專利範圍第4項之裝置，其中該第一電阻電路係包含複數個電阻器，其係可切換為進出該第一電阻電路，藉以改變該第一電阻電路之電阻。
  7. 如申請專利範圍第4項之裝置，其中該第一電阻電路係包含複數個電阻器，其係可切換為進出該第一電阻電路，藉以調整通過該第一電阻電路之一電流量。
  8. 如申請專利範圍第1項之裝置，其更包含：一參數測量單元(PMU)，其中該電路元件係電氣連接至該PMU，且其中該電路元件係被運用以校準至該PMU之電流。
  9. 如申請專利範圍第8項之裝置，其中該箝位二極體係切換至該第二路徑，該箝位二極體係防止該PMU為避免接收大於一預定電流量。
  10. 一種用於校準自動測試設備(ATE)之方法，其包含：切換自用於防備靜電放電之一第二路徑至用於校準一 電路元件之一第一路徑，該第一路徑與該第二路徑係具有共同的一個或更多構件，該第一路徑係電氣連接一校準電路至該電路元件；基於該校準電路之一電阻以確定流過該校準電路之一電流；及基於流過該電路元件之一電流以校準該電路元件，流過該電路元件之電流係對應於流過該校準電路之電流。
  11. 如申請專利範圍第10項之方法，其中流過該電路元件之電流係實質為等於流過該校準電路之電流。
  12. 如申請專利範圍第10項之方法，其中該電路元件係包含一可變電阻器，且校準該電路元件係包含：調整該可變電阻器之一電阻。
  13. 如申請專利範圍第12項之方法，其更包含：測量跨於該可變電阻器之一電壓，且基於跨於該可變電阻器之電壓與流過該校準電路之電流以調整該電阻。
  14. 如申請專利範圍第10項之方法，其中該第二路徑係保護一參數測量單元(PMU)為免於超過一預先定義值之電流；且其中該種方法係更包含：切換自該第一路徑至該第二路徑，藉以保護該PMU為免於超過一預先定義值之電流。
  15. 如申請專利範圍第10項之方法，其中保護該PMU係包含：箝位於一預定範圍之外的電壓。
  16. 一種以保護自動測試設備(ATE)為免於靜電放電(ESD)及以校準該ATE之一電路元件的電路，該電路係包 含：一校準電路，其用於校準該電路元件，該校準電路係包含通過電流之一電阻電路；一個或更多二極體，其為可配置以(i)防止於一預定範圍之外的電壓為影響該ATE操作，或(ii)允許來自該校準電路之電流以通過至該電路元件；一個或更多開關，其配置該等二極體；及一處理元件，以得到通過該電阻電路之電流的一值，且以基於通過該電阻電路之電流的值來調整該電路元件之一性質。
  17. 如申請專利範圍第16項之電路，其中該等一個或更多二極體係包含：一第一個二極體，其用於防止低於一第一預定值之電壓為影響該ATE操作；及，一第二個二極體，其用於防止高於一第二預定值之電壓為影響該ATE操作。
  18. 如申請專利範圍第17項之電路，其中該等一個或更多開關係包含：一第一開關，其配置該第一個二極體以防止低於一第一預定值之電壓為影響該ATE操作；及一第二開關，其配置該第一個二極體以允許來自該校準電路之電流為通過至該電路元件。
  19. 如申請專利範圍第17項之電路，其中該電路元件係包含一第二電阻電路，其用於調整至該ATE之一參數測量單元(PMU)的一電流量。
  20. 如申請專利範圍第17項之電路，其中該電阻電路係包含一可變電阻器，且該電路元件之性質係包含該可變電阻器之一電阻。
TW097108431A 2007-04-02 2008-03-11 使用靜電放電保護電路的校準測試器 TWI416138B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/695,234 US7489125B2 (en) 2007-04-02 2007-04-02 Calibrating a tester using ESD protection circuitry

Publications (2)

Publication Number Publication Date
TW200842384A TW200842384A (en) 2008-11-01
TWI416138B true TWI416138B (zh) 2013-11-21

Family

ID=39796017

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097108431A TWI416138B (zh) 2007-04-02 2008-03-11 使用靜電放電保護電路的校準測試器

Country Status (5)

Country Link
US (1) US7489125B2 (zh)
JP (1) JP5460574B2 (zh)
DE (1) DE112008000865B4 (zh)
TW (1) TWI416138B (zh)
WO (1) WO2008124338A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736680B1 (ko) * 2006-08-10 2007-07-06 주식회사 유니테스트 반도체 소자 테스트 장치의 캘리브레이션 방법
TWI340831B (en) * 2007-09-17 2011-04-21 Chimei Innolux Corp Measuring system and method
US8780512B2 (en) * 2011-04-01 2014-07-15 Neurosky, Inc. Low leakage ESD structure for non-contact bio-signal sensors
EP2541415B1 (en) * 2011-06-30 2014-01-01 Imec Fault mode circuits
US8773157B2 (en) 2011-06-30 2014-07-08 Imec Test circuit for testing through-silicon-vias in 3D integrated circuits
CN103278723B (zh) * 2013-03-19 2016-06-15 深圳市华星光电技术有限公司 静电保护芯片的检测装置
US9989584B2 (en) * 2014-07-11 2018-06-05 Teradyne, Inc. Controlling signal path inductance in automatic test equipment
US20160209461A1 (en) * 2015-01-15 2016-07-21 Amazing Microelectronic Corp. Test device for eliminating electrostatic charges
JP7316818B2 (ja) * 2019-03-28 2023-07-28 株式会社アドバンテスト 波形データ取得モジュールおよび試験装置
US11940496B2 (en) 2020-02-24 2024-03-26 Analog Devices, Inc. Output voltage glitch reduction in ate systems
US20240036114A1 (en) * 2020-12-09 2024-02-01 Analog Devices International Unlimited Company 125v switch glitch mitigation
WO2022228672A1 (en) * 2021-04-28 2022-11-03 Advantest Corporation Circuit and method for calibrating a plurality of automated test equipment channels

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331783B1 (en) * 1999-10-19 2001-12-18 Teradyne, Inc. Circuit and method for improved test and calibration in automated test equipment
US6567318B2 (en) * 2000-11-23 2003-05-20 Stmicroelectronics S.R.L. Control circuit for an output driving stage of an integrated circuit
US6741095B2 (en) * 2001-05-21 2004-05-25 Aucid Corporation, Limited Data transmission system, circuit and method
TW589794B (en) * 2002-05-08 2004-06-01 Nec Electronics Corp Method and circuit for producing control signal for impedance matching
US7333311B2 (en) * 2005-05-27 2008-02-19 Agilent Technologies, Inc. Method and structure for AC coupled insitu ESD protection

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3083033B2 (ja) * 1993-08-24 2000-09-04 横河電機株式会社 測定装置
CA2282948A1 (en) * 1998-09-16 2000-03-16 University Technologies International, Inc. Low temperature autothermal steam reformation of methane in a fluidized bed

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331783B1 (en) * 1999-10-19 2001-12-18 Teradyne, Inc. Circuit and method for improved test and calibration in automated test equipment
US6567318B2 (en) * 2000-11-23 2003-05-20 Stmicroelectronics S.R.L. Control circuit for an output driving stage of an integrated circuit
US6741095B2 (en) * 2001-05-21 2004-05-25 Aucid Corporation, Limited Data transmission system, circuit and method
TW589794B (en) * 2002-05-08 2004-06-01 Nec Electronics Corp Method and circuit for producing control signal for impedance matching
US7333311B2 (en) * 2005-05-27 2008-02-19 Agilent Technologies, Inc. Method and structure for AC coupled insitu ESD protection

Also Published As

Publication number Publication date
TW200842384A (en) 2008-11-01
JP5460574B2 (ja) 2014-04-02
WO2008124338A3 (en) 2009-12-23
DE112008000865T5 (de) 2010-02-11
DE112008000865B4 (de) 2019-10-17
US20080243740A1 (en) 2008-10-02
JP2010523981A (ja) 2010-07-15
WO2008124338A2 (en) 2008-10-16
US7489125B2 (en) 2009-02-10

Similar Documents

Publication Publication Date Title
TWI416138B (zh) 使用靜電放電保護電路的校準測試器
US9164158B2 (en) Calibration device
KR100897009B1 (ko) 반도체 디바이스를 테스트하기 위한 신호를 생성하는시스템 및 방법
US6476630B1 (en) Method for testing signal paths between an integrated circuit wafer and a wafer tester
US6998869B2 (en) Semiconductor device characteristics measurement apparatus and connection apparatus
KR101257246B1 (ko) 핀 일렉트로닉스 드라이버
JPH0783988A (ja) 回路基板試験装置
JP4689125B2 (ja) 自動試験装置における改良試験及び較正回路及び方法
US10060968B2 (en) Combining current sourced by channels of automatic test equipment
EP1828789A2 (en) A method and system for testing semiconductor devices
US20110156730A1 (en) Chip-based prober for high frequency measurements and methods of measuring
CN106233150B (zh) 保护测试仪器的电路
US20090063085A1 (en) Pmu testing via a pe stage
US7053637B2 (en) Method for testing signal paths between an integrated circuit wafer and a wafer tester
KR20080025065A (ko) 전송경로 손실 보상
KR100815244B1 (ko) 스위치 내부저항 보상을 이용한 아이씨티 및 이를 이용한측정 방법
CN109792148B (zh) 保护电路
WO2016032877A1 (en) Multi-stage equalization
Ostermann On power ESD test of integrated circuits