CN109792148B - 保护电路 - Google Patents

保护电路 Download PDF

Info

Publication number
CN109792148B
CN109792148B CN201780057863.4A CN201780057863A CN109792148B CN 109792148 B CN109792148 B CN 109792148B CN 201780057863 A CN201780057863 A CN 201780057863A CN 109792148 B CN109792148 B CN 109792148B
Authority
CN
China
Prior art keywords
voltage
channel
diode
limiting circuit
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780057863.4A
Other languages
English (en)
Other versions
CN109792148A (zh
Inventor
布赖恩·基尔克伊什
唐纳德·约瑟夫·诺瓦科夫斯基
马克·克里斯多佛·克雷斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of CN109792148A publication Critical patent/CN109792148A/zh
Application granted granted Critical
Publication of CN109792148B publication Critical patent/CN109792148B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)

Abstract

本发明提供了一种示例性系统,所述系统包括通道,通过该通道在测试装备和受测装置(DUT)之间传输信号;以及限制所述通道上的电压的限制电路。所述限制电路包括PN结器件,所述PN结器件连接以响应于所述通道上的所述电压超过限制而使电流通过。

Description

保护电路
技术领域
本说明书整体涉及保护电路,诸如钳位电路,其可被配置成限制信号电平或者通信通道上的信号电平。
背景技术
自动测试装备(ATE)是指用于测试装置的自动化(通常为计算机驱动的)系统。由ATE测试的装置一般被称为受测装置(DUT)。ATE通常包括计算机系统以及一个或多个测试仪器或具有对应功能性的单个装置。ATE能够向DUT提供测试信号,从DUT接收响应信号,并且转发那些响应信号以供处理来确定DUT是否满足测试合格性。例如,在一些实施方式中,ATE可能能够向DUT施加电压并向DUT提供电流。
信号通过一个或多个通信通道(或简称为“通道”)在ATE和DUT之间传输。保护电路可用于限制通道上的信号量,诸如电流或电压,以便保护ATE或DUT免受损坏。采用电阻器来感测电流的保护电路是已知的。
发明内容
示例性系统包括通道,通过该通道在测试装备和受测装置(DUT)之间传输信号;以及限制通道上的电压的限制电路。限制电路包括PN结器件,该PN结器件连接以响应于通道上的电压超过限制而使电流通过。示例性系统可包括下列特征中的一个或多个(单独地或组合地)。
限制电路可包括用于保护DUT的正限制电路。正限制电路可包括:第一二极管,该第一二极管具有第一阳极和第一阴极,其中第一阳极电连接到通道;第二二极管,该第二二极管包括PN结器件,其中第二二极管具有第二阳极和第二阴极,并且其中第二阳极电连接到第一阴极;以及放大器,该放大器具有电连接到第二阳极的第一输入和电连接到第二阴极的第二输入。第一电压位于第二阴极处,并且第二电压位于第二阳极处,其中第二电压基于通道上的电压,并且其中第二二极管响应于第二电压超过第一电压而导通。第二二极管的导通使得电流通过二极管,导致二极管两端的电压降,该电压降通过第一输入和第二输入被中继到放大器,而放大器用于基于电压降而输出信号。系统可包括比较器,该比较器包括第三输入和第四输入,其中第三输入用于接收阈值并且第四输入用于接收来自放大器的信号。比较器基于信号和阈值的比较而输出故障指示。系统可包括电压发生器,该电压发生器用于向第二阴极提供第一电压。第一电压可以是可调节的。
限制电路可包括用于保护测试装备的负限制电路。负限制电路可包括:第一二极管,该第一二极管具有第一阳极和第一阴极,其中第一阴极电连接到通道;第二二极管,该第二二极管包括PN结器件,其中第二二极管具有第二阳极和第二阴极,并且其中第二阴极电连接到第一阳极;以及放大器,该放大器具有电连接到第二阳极的第一输入和电连接到第二阴极的第二输入。第一电压位于第二阳极处,并且第二电压位于第二阴极处,其中第二电压基于通道上的电压,并且其中第二二极管响应于第一电压超过第一电压而导通。第二二极管的导通使得电流通过二极管,导致二极管两端的电压降,该电压降通过第一输入和第二输入被中继到放大器,而放大器用于基于电压降而输出信号。示例性系统可包括比较器,该比较器包括第三输入和第四输入,其中第三输入用于接收阈值并且第四输入用于接收来自放大器的信号。比较器基于信号和阈值的比较而输出故障指示。示例性系统可包括电压发生器,该电压发生器用于向第二阴极提供第一电压。第一电压可以是可调节的。
在一个示例中,通道是第一通道,并且系统还包括:通道,通过该通道在测试装备和受测装置(DUT)之间传输信号;以及用于限制第二通道上的电压的第二限制电路,其中第二限制电路包括第二PN结器件,该第二PN结器件连接以响应于第二通道的电压超过限制而使电流通过。
示例性系统包括:测试装备,该测试装备用于通过电连接到DUT的通道发送和接收信号来测试受测装置(DUT);第一限制电路,该第一限制电路用于保护DUT免受通道上第一过压的影响,其中第一限制电路包括第一PN结器件,用于响应于通道上的第一过压而使电流通过;以及第二限制电路,该第二限制电路用于保护测试装备免受通道上第二过压的影响,其中第二限制电路包括第二PN结器件,用于响应于通道上的第二过压而使电流通过。示例性系统可包括下列特征中的一个或多个(单独地或组合地)。
第一PN结器件可包括或者可以是二极管,并且第二PN结器件可包括或者可以是二极管。第一PN结器件可包括或者可以是晶体管,并且第二PN结器件可包括或者可以是晶体管。
第一限制电路可包括:第一二极管,该第一二极管具有第一阳极和第一阴极,其中第一阳极电连接到通道;第二二极管,该第二二极管包括PN结器件,其中第二二极管具有第二阳极和第二阴极,并且其中第二阳极电连接到第一阴极;放大器,该放大器具有电连接到第二阳极的第一输入和电连接到第二阴极的第二输入;以及比较器,该比较器包括第三输入和第四输入,其中第三输入用于接收阈值并且第四输入用于接收来自放大器的信号,并且比较器用于基于信号和阈值的比较而输出故障指示。
第二限制电路可包括:第一二极管,该第一二极管具有第一阳极和第一阴极,其中第一阴极电连接到通道;第二二极管,该第二二极管包括PN结器件,其中第二二极管具有第二阳极和第二阴极,并且其中第二阴极电连接到第一阳极;放大器,该放大器具有电连接到第二阳极的第一输入和电连接到第二阴极的第二输入;以及比较器,该比较器包括第三输入和第四输入,其中第三输入用于接收阈值并且第四输入用于接收来自放大器的信号,并且比较器用于基于信号和阈值的比较而输出故障指示。
测试装备可包括引脚电子器件,其中第二限制电路用于保护引脚电子器件。
本说明书(包括此发明内容部分)中所描述的特征中的任何两个或更多个可组合在一起以形成本文未具体描述的具体实施。
本文所述的测试系统和技术、或其部分可被实现为计算机程序产品或由计算机程序产品控制,该计算机程序产品包括存储于一个或多个非暂态机器可读存储介质上的指令,并且所述指令可在一个或多个处理装置上执行以控制(例如,协调)本文所描述的操作。本文所述的测试系统和技术、或其部分可被实现为设备、方法或电子系统,所述设备、方法或电子系统可包括一个或多个处理装置以及存储用于实现各种操作的可执行指令的存储器。
附图和以下具体实施方式中陈述了一个或多个具体实施的详细信息。通过具体实施和附图以及通过权利要求书,其他特征和优点将显而易见。
附图说明
图1示出了示例性保护电路。
图2是示出通过二极管的示例性电流的曲线图。
图3是示出二极管两端的示例性电压的曲线图。
图4是示出可包括图1的示例性保护电路的示例性测试装备的框图。
不同图中的类似附图标记指示类似元件。
具体实施方式
为了测试部件,制造商通常使用ATE(或“测试器”)。可由ATE测试的装置(称为受测装置(DUT))的示例包括但不限于电子装置,包括电路和电子器件、计算机硬件和软件、计算机存储器(例如,动态随机存取存储器)、数字相机传感器等。
响应于测试程序集(TPS)中的指令,一些ATE自动生成要施加到DUT的输入信号并且监测输出信号。ATE将输出信号与预期响应进行比较,以确定DUT是否有缺陷。ATE通常包括计算机系统以及一个或多个测试仪器或具有对应功能性的单个装置。在一些情况下,在一个或多个测试通道上,测试仪器向DUT输出电压和/或电流,并从DUT接收电压和/或电流。每个测试通道可包括保护电路,其示例为钳位电路或限制电路,以保护DUT和/或ATE。
在一些实施方式中,在操作期间,ATE中的电路(诸如引脚电子器件(PE))被配置成在ATE和DUT之间的一个或多个通道上向DUT施加电压并且提供或吸收电流。每个通道可包括保护电路。图1示出了通道11的保护电路10的示例。在该示例中,保护电路10包括正限制(例如,钳位)电路13和负限制(例如,钳位)电路14。正限制电路13被配置成保护DUT免受通道上过压的影响,并且负限制电路14被配置成保护ATE免受通道上欠压的影响。其他实施方式可具有与所示内容不同的配置。
在一些实施方式中,保护电路包括电路,用于限制通道上的电压,由此保护DUT和ATE免受通道上过压的影响。该电路包括PN结器件,诸如二极管或晶体管,该PN结器件连接以基于通道上的电压超过限制而使电流通过。监测PN结器件以确定流过其中的电流,并因此确定通道上是否存在过压或欠压。
正如指出的那样,在一些实施方式中,正限制电路13被配置成保护DUT 15免受通道上过压的影响。在一个示例中,正限制电路13包括具有第一阳极18和第一阴极19的第一二极管17。如图所示,第一二极管的第一阳极电连接到通道。正限制电路13还包括第二二极管20,其可以是上文所述的PN结器件。第二二极管具有第二阳极22和第二阴极23。如图所示,第二阳极电连接到第一阴极。正限制电路13还包括连接在第二二极管两端的放大器25。例如,放大器具有电连接到第二阳极22的其第一输入和电连接到第二阴极23的其第二输入。
在操作中,从ATE施加到DUT上的通道11上的电压(例如,正电压)出现在第一二极管17的阳极处。当该电压超过第一二极管17的阴极处的电压时,第一二极管17被驱动导通,从而允许电流流动。可施加、预定义或浮动第一二极管的阴极处的初始电压。在导通之后,在第二二极管20的阳极处出现电压。该电压基于或约等于通道电压。当该电压超过第二二极管20的阴极处的电压时,第二二极管也导通,从而在通道11和吸收电流发生器26之间产生导电路径。电流随后从通道流过第一二极管和第二二极管并流到吸收电流发生器26,从而导致施加到ATE的电压的限制。
第二二极管20的阴极处的电压可设定为任何合适的值。第二二极管20的阴极处的电压的值影响通道11上允许的电压。也就是说,第二二极管20的阴极处的电压用于通过启用导电路径来限制通道上的电压。第二二极管20的阴极处的电压的特定值确定通道并因此ATE所承受的最大电压值。
在图1的示例中,正限制电路13包括放大器25,该放大器具有电连接到第二阳极的第一输入和电连接到第二阴极的第二输入。放大器25通过检测二极管两端的电压并输出放大的信号来放大通过第二二极管20的电流信号。所得信号指示正限制电路13的操作。也就是说,无信号指示正限制电路13当前未工作。在该示例中,这意味着通道上的电压未超过对于DUT可接受的最大值。
正限制电路13可包括具有输入的比较器26。比较器的第一输入接收可能是预定义的阈值27,并且其第二输入用于接收来自放大器的输出信号。比较器将输出信号与阈值信号进行比较,并输出基于该比较的指示。在一些实施方式中,如果放大器输出超过阈值,则比较器的输出指示故障,例如,从ATE向DUT输出太多电压。在一些实施方式中,如果放大器输出低于阈值,则比较器的输出指示故障,例如,从ATE向DUT输出太多负电压。
正如指出的那样,在一些实施方式中,负限制电路14被配置成保护ATE 28免受通道上欠压的影响(例如,负电压超过最大绝对值)。在该示例中,负限制电路14包括具有第一阳极30和第一阴极31的第一二极管29。如图所示,第一二极管的第一阴极电连接到通道11。负限制电路14还包括第二二极管32,其可以是上文所述的PN结器件。第二二极管具有第二阳极33和第二阴极34。如图所示,第二阴极电连接到第一阳极。第二阳极电连接以接收来自源电流发生器36的电流。负限制电路14还包括连接在第二二极管两端的放大器38。例如,放大器具有电连接到第二阴极34的其第一输入和电连接到第二阳极33的其第二输入。
在操作中,源电流发生器36输出电流,从而得到第二二极管32的阳极处的电压。当第二二极管的阳极处的电压超过第二二极管的阴极处的电压时,二极管32被驱动以导通。结果,第一二极管29的阳极处的电压基于(例如,等于)源电流发生器的输出处的电压。
同时,从DUT施加到ATE的通道11上的电压(例如,负电压)位于第一二极管29的阴极处。当第一二极管29的阳极上的电压超过第一二极管29的阴极处的电压时,第一二极管29被驱动以导通,从而允许电流沿着源电流发生器36和通道11之间的路径流动,包括通过两个二极管。该电流流动用于限制从DUT施加到ATE的电压。
第二二极管32的阴极处的电压可初始设定为任何合适的值。第二二极管32的阳极处的电压影响通道11上允许的电压。也就是说,第二二极管32的阳极处的电压用于通过启用导电路径来限制通道上的电压。第二二极管32的阳极处的电压的特定值确定通道并因此ATE所承受的最大绝对电压值。
在图1的示例中,负限制电路14包括放大器38,该放大器具有电连接到第二阳极的第一输入和电连接到第二阴极的第二输入。放大器38通过检测二极管32两端的电压并输出放大的信号来放大通过二极管32的电流信号。所得信号指示负限制电路14的操作。也就是说,无信号指示负限制电路14当前未工作。在该示例中,这意味着通道上的电压未超过对于ATE可接受的最大绝对值。
负限制电路14可包括具有输入的比较器40。比较器的第一输入接收可能是预定义的阈值41,并且其第二输入接收来自放大器的输出信号。比较器将输出信号与阈值信号进行比较,并输出基于该比较的指示。在一些实施方式中,如果放大器输出超过阈值,则比较器的输出指示故障,例如,从DUT向ATE输出太多电压。在一些实施方式中,如果放大器输出低于阈值,则比较器的输出指示故障,例如,从DUT向ATE输出太多电压。
在一些实施方式中,在正限制电路和负限制电路两者中,可检测到相对小的电流。流动的实际电流量可能不是很大,但重要的是电流实际上是流动的。跨二极管(例如,本文所述限制电路的第二二极管)的感测使得能够检测由于二极管的指数性质导致的相对小的电流。在一些实施方式中,在两个限制电路的情况下,第二二极管(例如,二极管20,32)通常没有电流流过,因此二极管两端没有电压。不存在钳位作用并且不存在指示故障(例如,钳位标志)的比较器输出。
在一些实施方式中,第二二极管(例如,二极管20,32)将以流过二极管的相对低的电流(例如,小于10mA)开始导通。对于相对低的电流而言,二极管的对数作用将导致二极管两端的所得电压例如大于400mV。因此,保护电路不需要测量电流值,而是检测何时有任何电流流过第二二极管。二极管电流感测方法允许非线性感测,以使得相对小的电流将导致更大的电压,从而相对更容易检测。这例如在图2和图3的曲线图中示出,其中图2示出了通过二极管的电流44并且图3示出了响应于图2的电流的二极管两端的对应电压45。较大的电流产生本质上是对数的电压,因此功耗受到限制。相比之下,由于电阻器的线性性质(例如,电压与电流成正比且为线性关系),使用电阻器分流器检测电流需要在灵敏度和功耗之间权衡。
在一些实施方式中,中到高电流(例如大于10mA至2A)可流过第二二极管。在一些实施方式中,对于高电流,第二二极管的对数作用可导致电压大于1000mV。这样可有助于降低由检测电路造成的功耗。在一些实施方式中,可能难以检测10mA和2A之间的差异;然而,可能不需要实际的值。相反,电路可仅操作以检测正在执行某种类型的电压限制作用(例如,钳位),而不检测限制作用的实际水平。
因此,在一些情况下,本文所述的示例性保护电路允许对电流流动进行相对低的电流电平检测,而不会在较高电流下产生相对大的电压降。这允许低成本差分放大器和/或比较器感测存在一些电流流动。相比之下,电阻感测可能需要大的电阻值以获得等效的灵敏度,这可能是不切实际的,特别是在较高电流下。
虽然本文提出的示例中描述的PN结器件是或包括二极管(例如,第二二极管),但是除二极管之外或者代替二极管,还可使用其他PN结器件。例如,可使用适当配置的晶体管(一种PN结器件)。
此外,正如指出的那样,本文所述的示例性保护电路可在DUT和ATE之间的单个通道上实现。可能存在多个此类通道,其中每个通道包括本文所述类型的其自身的保护电路。因此,每个通道可包括第一限制电路,该第一限制电路用于保护DUT免受通道上第一过压的影响,其中第一限制电路包括第一PN结器件,用于响应于通道上的第一过压而使电流通过;以及第二限制电路,该第二限制电路用于保护测试装备免受通道上第二过压的影响,其中第二限制电路包括第二PN结器件,用于响应于通道上的第二过压而使电流通过。
图4示出了常规ATE配置,其中可实现图1的电路。然而,需要强调的是,本文所述的保护电路不限于任何特定的ATE配置,包括图4的配置,并且电路可并入到任何合适的ATE或非ATE系统中。
参见图4,用于测试DUT 58(诸如本文所述的那些)的示例性ATE系统50包括测试器(或“测试仪器”)52。DUT 58可接合到DIB60。
测试器52可包括多个通道,该多个通道中的每个通道可包括本文所述类型的保护电路。为控制测试器52,系统50包括通过硬线连接56与测试器52接合的计算机系统54。在示例性操作中,计算机系统54向测试器52发送命令以启动用于测试DUT 58的例程和函数的执行过程。这些执行测试例程可启动测试信号的产生和将测试信号发送至DUT 58以及收集该DUT的响应。系统50可测试多种类型的DUT。在一些具体实施中,DUT可为任何适当的半导体或其他装置,诸如集成电路(IC)芯片(例如,存储器芯片、微处理器、模数转换器、数模转换器等)或其他装置。
为了提供测试信号和收集来自DUT的响应,测试器52连接到DUT58的内部电路的接口。例如,DUT可插入DIB 61的插槽内,该插槽含有DUT与测试器之间的电连接的接口。导体60(例如,一个或多个导电通路)连接到该接口,并且用于向DUT 58的内部电路递送测试信号(例如,切换或DC测试信号等)。
导体60还响应于由测试器52提供的测试信号来感测信号。例如,可在引脚62处感测电压信号或电流信号以响应测试信号,并且该电压信号或电流信号可通过导体60发送至测试器52以供分析。也可对DUT58中包括的其他引脚执行这种单端口测试。例如,测试器52可向其他引脚提供测试信号和收集通过导体(其递送所提供的信号)反射回去的关联信号。通过收集反射信号,可将引脚的输入阻抗连同其他单端口测试量一起表征。在其他测试场景中,可通过导体60将数字信号发送至引脚62以在DUT 58上存储数字值。一旦存储,就可访问DUT 58以检索此存储数字值并将其通过导体60发送至测试器52。然后可识别检索的数字值以确定是否在DUT 58上存储了正确的值。
除执行单端口测量之外,双端口或多端口测试也可通过测试器52执行。例如,能够以强制电压模式通过导体60将电压信号注入引脚62中,并且可从DUT 58的一个或多个其他引脚收集响应信号。可将该响应信号提供给测试器52以确定多个量,诸如增益响应、相位响应和其他吞吐量测量量。还可以执行其他测试。如本文所述,测试器52可在强制电压模式期间基于所需的测试向DUT提供电流。
虽然本说明书描述了与“测试”和“测试系统”相关的示例性实施方式,但本文所述的电路和方法可用在任何适当的系统中,并且不限于测试系统,或不限于本文所述的示例性测试系统。
如本文所述执行的测试可使用硬件或硬件和软件的组合来实现。例如,类似本文所述测试系统的测试系统可包括位于各种点处的各种控制器和/或处理装置。中央计算机可协调在各种控制器或处理装置中的操作。中央计算机、控制器和处理装置可执行各种软件例程来实现对测试和校准的控制和协调。
测试可至少部分地使用一种或多种计算机程序产品来控制,所述计算机程序产品例如为一种或多种信息载体(如一种或多种非暂态机器可读介质)中有形地体现的一种或多种计算机程序,以由一种或多种数据处理装置执行或控制一种或多种数据处理设备的运行,所述数据处理设备例如为可编程处理器、计算机、多台计算机和/或可编程逻辑部件。
计算机程序可采用任何形式的编程语言编写,包括编译或解释语言,并且其可以任何形式部署,包括作为独立程序或作为模块、部件、子例程或适用于计算环境中的其他单元。计算机程序可被部署成在一台计算机上或者多台计算机上执行,所述多台计算机上执行在一个站点处或分布在多个站点并且通过网络互连。
与实施全部或部分测试和校准相关联的动作可由一个或多个可编程处理器执行,所述处理器执行一个或多个计算机程序来执行本文所述的功能。全部或部分测试和校准可使用专用逻辑电路(例如,FPGA(现场可编程门阵列)和/或ASIC(专用集成电路))来实施。
适用于计算机程序执行的处理器包括(举例来说)通用和专用微处理器两者,以及任何种类数字计算机的任何一个或多个处理器。通常,处理器将从只读存储区或随机存取存储区或这二者接收指令和数据。计算机(包括服务器)的元件包括用于执行指令的一个或多个处理器以及用于存储指令和数据的一个或多个存储区装置。通常,计算机还将包括(或者操作性地耦接以从其接收数据或向其传输数据或进行这两者)一个或多个机器可读存储介质,诸如用于存储数据的大容量PCB,例如,磁盘、磁光盘或光盘。适于体现计算机程序指令和数据的机器可读存储介质包括所有形式的非易失性存储区,包括(以举例的方式)半导体存储区装置,如,EPROM、EEPROM和快闪存储区装置;磁盘,如内部硬盘或可移动磁盘;磁光盘;以及CD-ROM和DVD-ROM盘。
如本文所用的任何“电连接”可暗指直接的物理连接,或包括有线或无线中间部件但仍允许电信号(包括无线信号)在所连接的部件之间流动的连接。除非另有说明,否则无论是否用字词“电”来修饰术语“连接”,本文中所提到的任何涉及电信号流过的电路的“连接”均为电连接,而不一定是直接的物理连接。
本文所述的不同具体实施的元件可组合在一起以形成未在上面具体阐明的其他实施方案。多个元件可被排除在本文所述的结构之外而不对其操作产生不利影响。此外,各单独元件可组合为一个或多个独立元件来执行本文所述的功能。

Claims (20)

1.一种保护电路系统,包括:
通道,通过所述通道在测试装备和受测装置之间传输信号;和
限制电路,所述限制电路用于限制所述通道上的电压,所述限制电路包括PN结器件,所述PN结器件响应于所述通道上的所述电压超过限制而连接以使电流通过,其中所述限制电路包括用于保护所述受测装置的正限制电路,所述正限制电路包括:
第一二极管,所述第一二极管具有第一阳极和第一阴极,所述第一阳极电连接到所述通道;
第二二极管,所述第二二极管包括所述PN结器件,所述第二二极管具有第二阳极和第二阴极,所述第二阳极电连接到所述第一阴极;和
放大器,所述放大器具有电连接到所述第二阳极的第一输入和电连接到所述第二阴极的第二输入。
2.根据权利要求1所述的保护电路系统,其中第一电压位于所述第二阴极处,并且第二电压位于所述第二阳极处,所述第二电压基于所述通道上的所述电压,所述第二二极管响应于所述第二电压超过所述第一电压而导通。
3.根据权利要求2所述的保护电路系统,其中所述第二二极管的导通使得电流通过所述第二二极管,导致所述第二二极管两端的电压降,所述电压降通过所述第一输入和所述第二输入被中继到所述放大器,所述放大器用于基于所述电压降而输出信号。
4.根据权利要求3所述的保护电路系统,还包括:
比较器,所述比较器包括第三输入和第四输入,所述第三输入用于接收阈值并且所述第四输入用于接收来自所述放大器的所述信号,所述比较器用于基于所述信号和所述阈值的比较而输出故障指示。
5.根据权利要求2所述的保护电路系统,还包括:
电压发生器,所述电压发生器用于向所述第二阴极提供所述第一电压,所述第一电压是能够调节的。
6.根据权利要求1所述的保护电路系统,其中所述通道为第一通道;并且其中所述系统还包括:
第二通道,通过所述第二通道在所述测试装备和所述受测装置之间传输信号;和
第二限制电路,所述第二限制电路用于限制所述第二通道上的电压,所述第二限制电路包括第二PN结器件,所述第二PN结器件连接以响应于所述第二通道的所述电压超过限制而使电流通过。
7.一种保护电路系统,包括:
通道,通过所述通道在测试装备和受测装置之间传输信号;和
限制电路,所述限制电路用于限制所述通道上的电压,所述限制电路包括PN结器件,所述PN结器件响应于所述通道上的所述电压超过限制而连接以使电流通过,其中所述限制电路包括用于保护所述测试装备的负限制电路,所述负限制电路包括:
第一二极管,所述第一二极管具有第一阳极和第一阴极,所述第一阴极电连接到所述通道;
第二二极管,所述第二二极管包括所述PN结器件,所述第二二极管具有第二阳极和第二阴极,所述第二阴极电连接到所述第一阳极;和
放大器,所述放大器具有电连接到所述第二阳极的第一输入和电连接到所述第二阴极的第二输入。
8.根据权利要求7所述的保护电路系统,其中第一电压位于所述第二阳极处,并且第二电压位于所述第二阴极处,所述第二二极管响应于所述第一电压超过所述第二电压而导通。
9.根据权利要求8所述的保护电路系统,其中所述第二二极管的导通使得电流通过所述第二二极管,导致所述第二二极管两端的电压降,所述电压降通过所述第一输入和所述第二输入被中继到所述放大器,所述放大器用于基于所述电压降而输出信号。
10.根据权利要求9所述的保护电路系统,还包括:
比较器,所述比较器包括第三输入和第四输入,所述第三输入用于接收阈值并且所述第四输入用于接收来自所述放大器的所述信号,所述比较器用于基于所述信号和所述阈值的比较而输出故障指示。
11.根据权利要求8所述的保护电路系统,还包括:
电压发生器,所述电压发生器用于向所述第二阴极提供所述第一电压,所述第一电压是能够调节的。
12.根据权利要求7所述的保护电路系统,其中所述通道为第一通道;并且其中所述系统还包括:
第二通道,通过所述第二通道在所述测试装备和所述受测装置之间传输信号;和
第二限制电路,所述第二限制电路用于限制所述第二通道上的电压,所述第二限制电路包括第二PN结器件,所述第二PN结器件连接以响应于所述第二通道的所述电压超过限制而使电流通过。
13.一种保护电路系统,包括:
测试装备,所述测试装备用通过电连接到受测装置的通道发送和接收信号来测试所述受测装置;
第一限制电路,所述第一限制电路用于保护所述受测装置免受所述通道上第一过压的影响,所述第一限制电路包括第一PN结器件,用于响应于所述通道上的所述第一过压而使电流通过;和
第二限制电路,所述第二限制电路用于保护所述测试装备免受所述通道上第二过压的影响,所述第二限制电路包括第二PN结器件,用于响应于所述通道上的所述第二过压而使电流通过,
其中所述第一限制电路包括:
第一二极管,所述第一二极管具有第一阳极和第一阴极,所述第一阳极电连接到所述通道;
第二二极管,所述第二二极管包括所述PN结器件,所述第二二极管具有第二阳极和第二阴极,所述第二阳极电连接到所述第一阴极;
放大器,所述放大器具有电连接到所述第二阳极的第一输入和电连接到所述第二阴极的第二输入;和
比较器,所述比较器包括第三输入和第四输入,所述第三输入用于接收阈值并且所述第四输入用于接收来自所述放大器的信号,所述比较器用于基于所述信号和所述阈值的比较而输出故障指示。
14.根据权利要求13所述的保护电路系统,其中所述第一PN结器件包括二极管并且所述第二PN结器件包括二极管。
15.根据权利要求13所述的保护电路系统,其中所述第一PN结器件是二极管并且所述第二PN结器件是二极管。
16.根据权利要求13所述的保护电路系统,其中所述测试装备包括引脚电子器件,所述第二限制电路用于保护所述引脚电子器件。
17.根据权利要求13所述的保护电路系统,其中所述第一PN结器件包括晶体管并且所述第二PN结器件包括晶体管。
18.一种保护电路系统,包括:
测试装备,所述测试装备用通过电连接到受测装置的通道发送和接收信号来测试所述受测装置;
第一限制电路,所述第一限制电路用于保护所述受测装置免受所述通道上第一过压的影响,所述第一限制电路包括第一PN结器件,用于响应于所述通道上的所述第一过压而使电流通过;和
第二限制电路,所述第二限制电路用于保护所述测试装备免受所述通道上第二过压的影响,所述第二限制电路包括第二PN结器件,用于响应于所述通道上的所述第二过压而使电流通过,
其中所述第二限制电路包括:
第一二极管,所述第一二极管具有第一阳极和第一阴极,所述第一阴极电连接到所述通道;
第二二极管,所述第二二极管包括所述PN结器件,所述第二二极管具有第二阳极和第二阴极,所述第二阴极电连接到所述第一阳极;
放大器,所述放大器具有电连接到所述第二阳极的第一输入和电连接到所述第二阴极的第二输入;和
比较器,所述比较器包括第三输入和第四输入,所述第三输入用于接收阈值并且所述第四输入用于接收来自所述放大器的信号,所述比较器用于基于所述信号和所述阈值的比较而输出故障指示。
19.根据权利要求18所述的保护电路系统,其中所述测试装备包括引脚电子器件,所述第二限制电路用于保护所述引脚电子器件。
20.根据权利要求18所述的保护电路系统,其中所述第一PN结器件包括晶体管并且所述第二PN结器件包括晶体管。
CN201780057863.4A 2016-11-08 2017-09-28 保护电路 Active CN109792148B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/346,230 US10283958B2 (en) 2016-11-08 2016-11-08 Protection circuit
US15/346,230 2016-11-08
PCT/US2017/053868 WO2018089124A1 (en) 2016-11-08 2017-09-28 Protection circuit

Publications (2)

Publication Number Publication Date
CN109792148A CN109792148A (zh) 2019-05-21
CN109792148B true CN109792148B (zh) 2021-11-30

Family

ID=62065786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780057863.4A Active CN109792148B (zh) 2016-11-08 2017-09-28 保护电路

Country Status (5)

Country Link
US (1) US10283958B2 (zh)
JP (1) JP7001680B2 (zh)
CN (1) CN109792148B (zh)
SG (1) SG11201903115PA (zh)
WO (1) WO2018089124A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022228672A1 (en) 2021-04-28 2022-11-03 Advantest Corporation Circuit and method for calibrating a plurality of automated test equipment channels

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736851A (en) * 1995-04-17 1998-04-07 Mitsubishi Denki Kabushiki Kaisha Ringing preventive circuit for removing noise in an electronics transmission on path of semiconductor testing apparatus
US6498473B1 (en) * 1999-10-01 2002-12-24 Advantest Corporation Pin electronics having current measuring unit and testing apparatus having pin electronics thereof
CN1892243A (zh) * 2005-06-29 2007-01-10 安捷伦科技有限公司 使用内部半导体结来辅助非接触型测试的方法
CN101084446A (zh) * 2004-12-21 2007-12-05 泰拉丁公司 用于生成测试半导体器件的信号的方法和系统
US20090206869A1 (en) * 2008-02-19 2009-08-20 Qualitau, Inc. Electromigration tester for high capacity and high current
CN103296997A (zh) * 2012-02-21 2013-09-11 德克萨斯仪器股份有限公司 传输线脉冲发送
CN104155590B (zh) * 2014-08-14 2015-09-02 温州大学 二极管正向恢复参数综合测试分析平台

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3931548A (en) 1974-04-26 1976-01-06 Admiral Corporation Over voltage protection circuit
ZA81215B (en) 1980-02-01 1982-01-27 Ici Ltd Water-based coating compositions
SE422131B (sv) 1980-06-23 1982-02-15 Asea Ab Overspenningsskydd
US5473498A (en) 1993-06-28 1995-12-05 Rockwell International Corporation Power amplifier over-voltage protection circuit
JPH0843488A (ja) * 1994-07-27 1996-02-16 Mitsubishi Electric Corp 半導体試験装置
US6127879A (en) 1998-02-26 2000-10-03 Lockheed Martin Corporation Multi-channel overvoltage protection circuit
US6940703B1 (en) 1999-12-15 2005-09-06 Tripath Technology, Inc. Overvoltage protection circuit
EP1290922A2 (en) 2000-06-01 2003-03-12 Everbrite, Inc. Gas-discharge lamp including a fault protection circuit
US6882513B2 (en) 2002-09-13 2005-04-19 Ami Semiconductor, Inc. Integrated overvoltage and reverse voltage protection circuit
US7248035B2 (en) 2002-12-12 2007-07-24 Analog Devices, Inc. Automatic test equipment pin channel with T-coil compensation
JP4390515B2 (ja) 2003-09-30 2009-12-24 Necエレクトロニクス株式会社 出力mosトランジスタの過電圧保護回路
US7098694B2 (en) 2004-11-12 2006-08-29 Agere Systems Inc. Overvoltage tolerant input buffer
US7403030B2 (en) 2004-12-17 2008-07-22 Teradyne, Inc. Using parametric measurement units as a source of power for a device under test
US20080062603A1 (en) 2006-09-12 2008-03-13 Klaus Richter Apparatus and method for overload protection of electronic circuitry
US7446554B2 (en) 2006-11-15 2008-11-04 Advantest Corporation Direct current measuring apparatus and limiting circuit
US8139329B2 (en) 2007-08-03 2012-03-20 Linear Technology Corporation Over-voltage protection circuit
CN101378194B (zh) 2007-08-28 2012-05-30 鸿富锦精密工业(深圳)有限公司 电压保护电路
JP5711000B2 (ja) 2011-02-16 2015-04-30 ラピスセミコンダクタ株式会社 過電圧保護回路及び半導体集積回路
US9219420B1 (en) 2014-11-07 2015-12-22 Power Integrations, Inc. Overvoltage protection using a tapFET
CN104780682B (zh) 2015-04-15 2016-03-30 深圳市稳先微电子有限公司 一种过压保护电路、驱动芯片及电源模块

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736851A (en) * 1995-04-17 1998-04-07 Mitsubishi Denki Kabushiki Kaisha Ringing preventive circuit for removing noise in an electronics transmission on path of semiconductor testing apparatus
US6498473B1 (en) * 1999-10-01 2002-12-24 Advantest Corporation Pin electronics having current measuring unit and testing apparatus having pin electronics thereof
CN101084446A (zh) * 2004-12-21 2007-12-05 泰拉丁公司 用于生成测试半导体器件的信号的方法和系统
CN1892243A (zh) * 2005-06-29 2007-01-10 安捷伦科技有限公司 使用内部半导体结来辅助非接触型测试的方法
US20090206869A1 (en) * 2008-02-19 2009-08-20 Qualitau, Inc. Electromigration tester for high capacity and high current
CN103296997A (zh) * 2012-02-21 2013-09-11 德克萨斯仪器股份有限公司 传输线脉冲发送
CN104155590B (zh) * 2014-08-14 2015-09-02 温州大学 二极管正向恢复参数综合测试分析平台

Also Published As

Publication number Publication date
WO2018089124A1 (en) 2018-05-17
JP7001680B2 (ja) 2022-01-19
CN109792148A (zh) 2019-05-21
SG11201903115PA (en) 2019-05-30
US10283958B2 (en) 2019-05-07
US20180131180A1 (en) 2018-05-10
JP2019534447A (ja) 2019-11-28

Similar Documents

Publication Publication Date Title
TWI746563B (zh) 測試系統、測試設備以及測試方法
KR101489542B1 (ko) 레거시 테스트 시스템의 동작 에뮬레이팅
JP3816975B2 (ja) 製造欠陥分析装置
US20040046570A1 (en) Aircraft multi-function wire and insulation tester
US9140734B2 (en) Measuring apparatus and measuring method
US7489125B2 (en) Calibrating a tester using ESD protection circuitry
CN111551865B (zh) 用于监测电池单元的单元阻抗测量的可靠性的设备和方法
US10481204B2 (en) Methods and systems to measure a signal on an integrated circuit die
CN106233150B (zh) 保护测试仪器的电路
US10371735B2 (en) Method and system for monitoring electrical isolation
US10317456B2 (en) Spike safe floating current and voltage source
CN109792148B (zh) 保护电路
CN111487451B (zh) 一种传输线脉冲测试系统
US20200112169A1 (en) System and method for over voltage protection in both positive and negative polarities
US11067623B2 (en) Test system and method of operating the same
US7492181B1 (en) Method and device for enabling the measurement of device under test voltages using a testing instrument of limited range
CN111257677A (zh) 一种电磁脉冲干扰测试方法及系统
Schrift Digital bus faults measuring techniques
KR20130126337A (ko) 반도체 장치의 테스트 장비, 반도체 장치의 테스트 시스템 및 반도체 장치의 테스트 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant