JP5460574B2 - Esd保護回路を使用した試験装置の較正 - Google Patents
Esd保護回路を使用した試験装置の較正 Download PDFInfo
- Publication number
- JP5460574B2 JP5460574B2 JP2010502210A JP2010502210A JP5460574B2 JP 5460574 B2 JP5460574 B2 JP 5460574B2 JP 2010502210 A JP2010502210 A JP 2010502210A JP 2010502210 A JP2010502210 A JP 2010502210A JP 5460574 B2 JP5460574 B2 JP 5460574B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- path
- calibration
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims description 78
- 238000012545 processing Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 20
- 238000005259 measurement Methods 0.000 claims description 9
- 241000735244 Libocedrus plumosa Species 0.000 claims 2
- 239000004020 conductor Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 10
- 230000004044 response Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 8
- 238000004590 computer program Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Claims (20)
- 較正を必要とする回路要素と、
前記回路要素を較正するべく使用される較正回路と、
前記較正回路を含む第1経路に電気的に接続可能かつ前記較正回路を除く第2経路に電気的に接続可能なクランプダイオードと、
前記第1経路と前記第2経路との間で前記クランプダイオードを切り替えるスイッチ回路とを含む装置であって、
前記第1経路は前記較正回路と前記回路要素とを前記クランプダイオードを介して電気的に接続し、前記第2経路は前記装置を静電放電から保護するべく使用される装置。 - 前記較正回路は、電圧源と、前記電圧源に電気的に接続された第1抵抗回路と、前記第1抵抗回路の入力における第1電圧リード及び前記第1抵抗回路の出力における第2電圧リードとを含む、請求項1に記載の装置。
- 前記第1電圧リード及び第2電圧リードに電気的に接続されて、前記クランプダイオードが前記第1経路内に切り替えられたときに前記第1及び第2電圧リードを介して取得される前記第1抵抗回路の両端の電圧降下をデジタイズするアナログ・デジタル(A/D)変換器と、
前記電圧降下に対応するデジタルデータを前記A/D変換器を介して受け取る処理デバイスと
をさらに含み、
前記処理デバイスは、前記電圧降下に関連する電流量を決定して前記電流量に基づいて前記回路要素の特性を調整するべく設定される、請求項2に記載の装置。 - 前記回路要素は、調整可能な抵抗値を有する第2抵抗回路を含み、
前記処理デバイスは、前記第2抵抗回路の両端の電圧を取得して前記電圧降下に関連する電流量に基づいて前記第2抵抗回路の前記抵抗値を調整するべく設定される、請求項3に記載の装置。 - 前記第2抵抗回路は可変抵抗を含む、請求項4に記載の装置。
- 前記第1抵抗回路の抵抗値が一以上のスイッチによって切替可能である、請求項4に記載の装置。
- 前記第1抵抗回路を流れる電流量が一以上のスイッチによって切替可能である、請求項4に記載の装置。
- パラメトリック測定ユニット(PMU)をさらに含み、前記回路要素は前記PMUに電気的に接続され、前記回路要素は前記PMUに流れる電流を較正するべく使用される、請求項1に記載の装置。
- 前記クランプダイオードは、前記第2経路内に切り替えられた場合に前記PMUが所定量よりも大きい電流量を受け取ることを防止する、請求項8に記載の装置。
- 較正回路と回路要素とを電気的に接続する第1経路であって前記回路要素のインピーダンスを較正するための第1経路へ、静電放電に対する保護回路を含む第2経路から切り替えることであって、前記第1経路と前記第2経路とは1つ以上の回路コンポーネントを共有することと、
前記較正回路の抵抗値に基づいて前記較正回路を流れる電流を決定することと、
前記較正回路を流れる電流に対応する前記回路要素を流れる電流に基づいて前記回路要素のインピーダンスを較正することと
を含む方法。 - 前記回路要素を流れる電流は、前記較正回路を流れる電流と実質的に等しい、請求項10に記載の方法。
- 前記回路要素は可変抵抗を含み、前記回路要素のインピーダンスを較正することは、前記可変抵抗の抵抗値を調整することを含む、請求項10に記載の方法。
- 前記可変抵抗の両端の電圧を測定することと、前記可変抵抗の両端の電圧及び前記較正回路を流れる電流に基づいて前記抵抗値を調整することとをさらに含む、請求項12に記載の方法。
- 前記保護回路は、所定値を上回る電流からパラメトリック測定ユニット(PMU)を保護し、
前記方法は、所定値を上回る前記電流から前記PMUを保護するべく前記第1経路から前記第2経路へ切り替えることをさらに含む、請求項10に記載の方法。 - 前記PMUを保護することは、所定範囲外の電圧をクランプすることを含む、請求項14に記載の方法。
- 静電放電から自動試験装置(ATE)を保護し、かつ前記ATEの回路要素を較正する回路であって、
電流を流す抵抗回路を有し、前記回路要素を較正するべく使用される較正回路と、
(i)所定範囲外の電圧が前記ATEの動作に影響することを防止し、又は(ii)前記較正回路からの前記電流が回路要素へ流れることを可能にする1つ以上のダイオードと、
前記ダイオードを切り替える1つ以上のスイッチと、
前記抵抗回路を流れる前記電流の値を取得して前記抵抗回路を流れる前記電流の前記値に基づいて前記回路要素の特性を調整する処理デバイスと
を含む回路。 - 前記1つ以上のダイオードは、
第1所定値を下回る電圧が前記ATEの動作に影響することを防止する第1ダイオードと、
第2所定値を上回る電圧が前記ATEの動作に影響することを防止する第2ダイオードと
を含む、請求項16に記載の回路。 - 前記1つ以上のスイッチは、
前記第1ダイオードが第1所定値を下回る電圧が前記ATEの動作に影響することを防止するように設定する第1スイッチと、
前記第1ダイオードが前記較正回路からの前記電流を前記回路要素に流すように設定する第2スイッチと
を含む、請求項17に記載の回路。 - 前記回路要素は、前記ATEのパラメトリック測定ユニット(PMU)への電流量を調整するべく使用される第2抵抗回路を含む、請求項17に記載の回路。
- 前記抵抗回路は可変抵抗を含み、前記回路要素の前記特性は、前記可変抵抗の抵抗値を含む、請求項17に記載の回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/695,234 US7489125B2 (en) | 2007-04-02 | 2007-04-02 | Calibrating a tester using ESD protection circuitry |
US11/695,234 | 2007-04-02 | ||
PCT/US2008/058549 WO2008124338A2 (en) | 2007-04-02 | 2008-03-28 | Calibrating a tester using esd protection circuitry |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010523981A JP2010523981A (ja) | 2010-07-15 |
JP5460574B2 true JP5460574B2 (ja) | 2014-04-02 |
Family
ID=39796017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010502210A Active JP5460574B2 (ja) | 2007-04-02 | 2008-03-28 | Esd保護回路を使用した試験装置の較正 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7489125B2 (ja) |
JP (1) | JP5460574B2 (ja) |
DE (1) | DE112008000865B4 (ja) |
TW (1) | TWI416138B (ja) |
WO (1) | WO2008124338A2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100736680B1 (ko) * | 2006-08-10 | 2007-07-06 | 주식회사 유니테스트 | 반도체 소자 테스트 장치의 캘리브레이션 방법 |
TWI340831B (en) * | 2007-09-17 | 2011-04-21 | Chimei Innolux Corp | Measuring system and method |
US8780512B2 (en) | 2011-04-01 | 2014-07-15 | Neurosky, Inc. | Low leakage ESD structure for non-contact bio-signal sensors |
US8773157B2 (en) | 2011-06-30 | 2014-07-08 | Imec | Test circuit for testing through-silicon-vias in 3D integrated circuits |
EP2541415B1 (en) * | 2011-06-30 | 2014-01-01 | Imec | Fault mode circuits |
CN103278723B (zh) * | 2013-03-19 | 2016-06-15 | 深圳市华星光电技术有限公司 | 静电保护芯片的检测装置 |
US9989584B2 (en) * | 2014-07-11 | 2018-06-05 | Teradyne, Inc. | Controlling signal path inductance in automatic test equipment |
US20160209461A1 (en) * | 2015-01-15 | 2016-07-21 | Amazing Microelectronic Corp. | Test device for eliminating electrostatic charges |
JP7316818B2 (ja) * | 2019-03-28 | 2023-07-28 | 株式会社アドバンテスト | 波形データ取得モジュールおよび試験装置 |
WO2021173635A1 (en) | 2020-02-24 | 2021-09-02 | Analog Devices, Inc. | Output voltage glitch reduction in test systems |
WO2022122561A1 (en) * | 2020-12-09 | 2022-06-16 | Analog Devices International Unlimited Company | Range switching glitch mitigation in ate systems |
WO2022228672A1 (en) * | 2021-04-28 | 2022-11-03 | Advantest Corporation | Circuit and method for calibrating a plurality of automated test equipment channels |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3083033B2 (ja) * | 1993-08-24 | 2000-09-04 | 横河電機株式会社 | 測定装置 |
CA2282948A1 (en) * | 1998-09-16 | 2000-03-16 | University Technologies International, Inc. | Low temperature autothermal steam reformation of methane in a fluidized bed |
US6331783B1 (en) * | 1999-10-19 | 2001-12-18 | Teradyne, Inc. | Circuit and method for improved test and calibration in automated test equipment |
IT1319130B1 (it) * | 2000-11-23 | 2003-09-23 | St Microelectronics Srl | Circuito di controllo di uno stadio di pilotaggio d'uscita di uncircuito integrato |
WO2002095945A2 (en) * | 2001-05-21 | 2002-11-28 | Vasily Grigorievich Atyunin | Method and apparatus for impedance matching in a transmission |
DE60319774T2 (de) * | 2002-05-08 | 2009-04-23 | Nec Electronics Corp., Kawasaki | Verfahren und Schaltungsanordnung zur Erzeugung eines Steuersignals zur Impedanzanpassung |
US7333311B2 (en) * | 2005-05-27 | 2008-02-19 | Agilent Technologies, Inc. | Method and structure for AC coupled insitu ESD protection |
-
2007
- 2007-04-02 US US11/695,234 patent/US7489125B2/en active Active
-
2008
- 2008-03-11 TW TW097108431A patent/TWI416138B/zh active
- 2008-03-28 JP JP2010502210A patent/JP5460574B2/ja active Active
- 2008-03-28 DE DE112008000865.5T patent/DE112008000865B4/de active Active
- 2008-03-28 WO PCT/US2008/058549 patent/WO2008124338A2/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2008124338A3 (en) | 2009-12-23 |
TWI416138B (zh) | 2013-11-21 |
DE112008000865B4 (de) | 2019-10-17 |
WO2008124338A2 (en) | 2008-10-16 |
TW200842384A (en) | 2008-11-01 |
JP2010523981A (ja) | 2010-07-15 |
DE112008000865T5 (de) | 2010-02-11 |
US20080243740A1 (en) | 2008-10-02 |
US7489125B2 (en) | 2009-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5460574B2 (ja) | Esd保護回路を使用した試験装置の較正 | |
US9164158B2 (en) | Calibration device | |
US6191570B1 (en) | System and method for detecting shorts, opens and connected pins on a printed circuit board using automatic test equipment | |
KR101257246B1 (ko) | 핀 일렉트로닉스 드라이버 | |
JP5363491B2 (ja) | レガシー試験システムの挙動エミュレート | |
US9503065B1 (en) | Deskew of rising and falling signal edges | |
JP4689125B2 (ja) | 自動試験装置における改良試験及び較正回路及び方法 | |
WO2006068937A2 (en) | A method and system for producing signals to test semiconductor devices | |
KR101329594B1 (ko) | 교정 디바이스 | |
US20090063085A1 (en) | Pmu testing via a pe stage | |
US9448274B2 (en) | Circuitry to protect a test instrument | |
US20110156730A1 (en) | Chip-based prober for high frequency measurements and methods of measuring | |
JP2008526112A (ja) | 変換器試験のためのパラメトリック測定ユニットの使用 | |
KR20070086393A (ko) | 고전압 기능부를 가진 핀 전자기기 | |
US7408337B2 (en) | Compensating for loss in a transmission path | |
WO2016032877A1 (en) | Multi-stage equalization | |
Ostermann | On power ESD test of integrated circuits | |
CN114660364A (zh) | 具有并联阻抗以减小测量输入阻抗的测试装置以及相关设备、系统和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5460574 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |