KR100904673B1 - 반도체 디바이스를 테스트하기 위한 시스템 및 방법 - Google Patents

반도체 디바이스를 테스트하기 위한 시스템 및 방법 Download PDF

Info

Publication number
KR100904673B1
KR100904673B1 KR1020077013805A KR20077013805A KR100904673B1 KR 100904673 B1 KR100904673 B1 KR 100904673B1 KR 1020077013805 A KR1020077013805 A KR 1020077013805A KR 20077013805 A KR20077013805 A KR 20077013805A KR 100904673 B1 KR100904673 B1 KR 100904673B1
Authority
KR
South Korea
Prior art keywords
test signal
signal
test
stage
semiconductor device
Prior art date
Application number
KR1020077013805A
Other languages
English (en)
Other versions
KR20070073982A (ko
Inventor
어니스트 피. 월커
로날드 에이. 살츠세프
Original Assignee
테라다인 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테라다인 인코퍼레이티드 filed Critical 테라다인 인코퍼레이티드
Publication of KR20070073982A publication Critical patent/KR20070073982A/ko
Application granted granted Critical
Publication of KR100904673B1 publication Critical patent/KR100904673B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

반도체 디바이스 테스터는 반도체 디바이스를 테스트하기 위해 DC 테스트 신호를 생성하는 파라미터 측정 유닛(PMU) 스테이지, 및 AC 테스트 신호를 생성하는 핀 전자기기(PE) 스테이지를 포함한다. 구동회로는 반도체 디바이스에 일 버전의 DC 테스트 신호 및 일 버전의 AC 테스트 신호를 제공할 수 있다.
반도체 디바이스 테스터, DC 테스트 신호, PMU 스테이지, AC 테스트 신호, PE 스테이지, 구동회로, 출력 스테이지.

Description

반도체 디바이스를 테스트하기 위한 시스템 및 방법{A METHOD AND SYSTEM FOR TESTING SEMICONDUCTOR DEVICES}
본 출원은 반도체 디바이스를 테스트하는 것에 관한 것이고, 보다 상세하게는, 피시험 반도체 디바이스에 신호를 제공하는 것에 관한 것이다.
반도체 디바이스(예컨대, 메모리 칩 및 마이크로프로세서)에 대한 상업적 수요가 증가함에 따라, 이들 디바이스를 테스트하는 것이 디바이스 제조자들에게 중요해 지고 있다. 고객들에게 선적하기 전에 반도체 디바이스를 테스트함으로써, 결함이 있거나, 저성능 디바이스를 검출하고 제거할 수 있다. 이러한 테스트를 수행하기 위해, 자동 테스트 장비(ATE)와 같은 반도체 디바이스 테스터는 생산된 반도체 디바이스의 성능을 특성화하고 검증하기 위해 사용된다.
몇몇 타입의 테스트를 위해, ATE는 피시험 디바이스(DUT)에 두 가지 타입의 신호를 전송할 수 있다. 직류(DC) 신호는 입출력 임피던스, 누설 전류, 및 DUT 성능과 같은 디바이스 특성을 측정하기 위해 DUT로 보내진다. 이러한 DC 신호를 생성하고 전송하기 위해, ATE는 파라미터 측정 유닛(PMU)을 포함한다. ATE는, 또한, 교류(AC) 신호를 생성하고 DUT로 전송하고, 몇몇 테스트 시나리오로 디지털 입력 신호를 시뮬레이션한다. 이러한 시뮬레이션된 디지털 신호는, 예컨대, 피시험 메 모리 칩 내에 입력될 수 있다. 이 디지털 신호에 의해 나타난 값을 저장한 후, 이 값은 DUT가 그 값을 바람직하게 저장했는지를 판정하기 위해 (얼마후) 갱신된다. AC 테스트 신호를 생성하고 전송하기 위해, ATE는 전형적으로 PMU 회로와 비교하여 보다 고속에서 동작하는 핀 전자기기(PE) 회로로 알려진 추가 회로를 포함한다.
본 출원의 일 형태에 따라서, 반도체 디바이스 테스터는 반도체 디바이스를 테스트하기 위해 DC 테스트 신호를 생성하는 파라미터 측정 유닛(PMU) 스테이지, 및 AC 테스트 신호를 생성하는 핀 전자기기(PE) 스테이지를 포함한다. 구동 회로는 피시험 반도체 디바이스에 일 버전의 DC 테스트 신호, 및 일 버전의 AC 테스트 신호를 제공할 수 있다.
일 실시예에서, 이 반도체 디바이스 테스터는 구동회로로부터 반도체 디바이스에 일 버전의 테스트 신호를 제공하는 출력 스테이지를 포함할 수 있다. 구동회로는 PMU 스테이지에 의해 생성된 DC 테스트 신호 및 PE 스테이지에 의해 생성된 AC 테스트 신호의 전류를 증폭할 수 있다. PMU 스테이지는 출력 스테이지에 다른 DC 테스트 신호를 제공하는 스위치를 포함할 수 있다.
다른 형태에 따라서, 반도체 디바이스 테스터는 피시험 반도체 디바이스에 AC 테스트 신호를 제공하는 핀 전자기기(PE) 스테이지, 및 피시험 반도체 디바이스에 DC 테스트 신호를 제공하는 파라미터 측정 유닛(PMU) 스테이지를 갖춘 집적회로를 포함한다.
일 실시예에서, 집적회로는 피시험 반도체 디바이스에 AC 테스트 신호 및 DC 테스트 신호를 제공하고, PE 스테이지 및 PMU 스테이지에 연결된 출력 스테이지를 포함할 수 있다. 집적회로는 AC 테스트 신호 및 DC 테스트 신호를 수신하고, PE 스테이지 및 PMU 스테이지에 연결된 구동회로를 포함할 수 있다. 집적회로는 이 구동회로에 연결되고, 증폭된 AC 테스트 신호 및 증폭된 DC 테스트 신호를 피시험 반도체 디바이스에 제공하는 출력 스테이지를 포함할 수 있다.
다른 형태에 있어서, 반도체 디바이스에 테스트 신호를 제공하는 방법은 PMU 스테이지로 DC 테스트 신호를 생성하는 단계, PE 스테이지로부터의 AC 테스트 신호를 증폭하는 구동회로로 DC 테스트 신호의 전류를 증폭하는 단계, 및 피시험 반도체 디바이스에 증폭된 DC 테스트 신호를 출력 스테이지를 통해 전송하는 단계를 포함한다. 출력 스테이지는, 또한, PE 스테이지로부터 증폭된 AC 테스트 신호를 반도체 디바이스에 제공한다.
일 실시예에서, 증폭된 DC 테스트 신호를 출력 스테이지를 통해 전송하는 단계는 증폭된 DC 테스트 신호를 저항을 통해 패싱하는 단계를 포함한다. 반도체 디바이스에 테스트 신호를 제공하는 방법은 스위치를 통해 다른 DC 테스트 신호를 패싱하는 단계, 및 피시험 반도체 디바이스에 출력 스테이지를 통해 이 DC 테스트 신호를 전송하는 단계를 더 포함할 수 있다.
본 발명의 추가적인 이점 및 형태는 본 발명의 실시를 위해 심사숙고된 최선의 모드의 설명을 통한 본 발명의 실시예가 도시되고 설명된 아래 실시예 및 도면의 간단한 설명을 통해 당업자들이 쉽게 이해할 수 있을 것이다. 서술된 바와 같이, 본 발명은 다른 상이한 실시예를 가질수 있고, 그 몇몇 세부사항은 다양한 분명한 관점에서 수정 가능하고, 이 모두 본 발명의 범위에서 분리되지 않는다. 따라서, 도면 및 실시예는 설명을 위한 것으로 간주되어야 하고, 제한으로 간주되어서는 안된다.
도 1은 반도체 디바이스를 테스트하는 시스템의 개략적인 도면이다.
도 2는 종래의 반도체 디바이스 테스터의 개략적인 도면이다.
도 3은 도 2에 도시된 종래의 반도체 디바이스 테스터의 PE 및 PMU 회로의 개략적인 도면이다.
도 4는 동일 집적회로 칩에 통합된 PE 및 PMU 회로를 가진 반도체 디바이스 테스터의 개략적인 도면이다.
도 5는 공통 출력 스테이지를 공유하는 PE 및 PMU의 개략적인 도면이다.
도 6은 도 1에 도시된 시스템에 포함된 반도체 디바이스 테스터의 다른 실시예의 개략적인 도면이다.
도 7은 도 6에 도시된 테스터로부터 PMU 테스트 신호를 제공하기 위해 구성된 PE 스테이지의 개략적인 도면이다.
도 8은 도 7에 도시된 PE 스테이지의 예시적인 회로도이다.
도 9는 반도체 디바이스 테스터의 다른 실시예의 개략적인 도면이다.
도 10은 PMU 테스트 타임을 줄이기 위한 피드백 회로를 포함하는 PMU 스테이지의 개략적인 도면이다.
도 1을 참조하면, 반도체 디바이스를 테스트하기 위한 시스템(10)은 ATE 또는 다른 유사한 테스팅 디바이스와 같은 반도체 디바이스 테스터(12)를 포함한다. 반도체 디바이스 테스터(12)를 컨트롤하기 위해, 시스템(10)은 하드와이어 커넥션(16)을 통해 테스터(12)와 인터페이싱하는 컴퓨터 시스템(14)을 포함한다. 전형적으로, 컴퓨터 시스템(14)은 반도체 디바이스를 테스팅하기 위한 루틴 및 함수의 실행을 개시하는 테스터(12)로 커맨드를 전송한다. 이러한 테스트 루틴은 테스트 신호를 생성하고 피시험 반도체 디바이스로 전송하는 단계, 및 DUT로부터의 응답을 수집하는 단계를 개시할 수 있다. 다양한 타입의 반도체 디바이스가 시스템(10)에 의해 테스트된다. 이 예에서, 집적회로(IC) 칩(18, 예컨대, 메모리 칩, 마이크로프로세서, 아날로그-투-디지털 컨버터, 디지털-투-아날로그 컨버터, 등)이 DUT로써 테스트된다.
테스트 신호를 제공하고, DUT로부터의 응답을 수집하기 위해, 반도체 디바이스 테스터(12)는 IC 칩(18)의 내부 회로에 대한 인터페이스를 제공하는 하나 이상의 커넥터 핀에 연결된다. 몇몇 DUT를 테스트하기 위해, 64 또는 128 개의 커낵터 핀이 테스터(12)와 인터페이싱될 수 있다. 설명의 목적으로, 이 예에서, 반도체 디바이스 테스터(12)는 두 개의 하드와이어 커낵션을 통해 IC 칩(18)의 두 커넥터 핀과 연결된다. 일 컨덕터(20)는 핀(22)에 연결되고, 다른 컨덕터(24)는 다른 핀(26)에 연결된다. 이러한 연결을 이룸으로써, 테스트 신호는 반도체 디바이스 테스터(12)에 의해 핀(22)으로 투입될 수 있고, 응답 신호는 핀(26)으로부터 수집될 수 있다. 그 다음, 수집된 응답은 이득 응답, 위상 응답, 또는 다른 타입의 2 포트 테스트에 대하여 IC 칩(18)을 특성화하기 위해 테스터(12) (및/또는 컴퓨터 시스템(14))에 의해 사용될 수 있다. 또한, 단일 포트 테스트가 IC 칩(18) 상의 테스터(12)에 의해 수행될 수 있다. 예를 들어, 테스터(12)는 핀(22)으로 테스트 신호를 투입하고, (투입된 신호를 전달했던) 컨덕터(20)를 통해 다시 반사된 신호를 수집한다. 반사된 신호를 수집함으로써, 핀(22)의 입력 임피던스가 다른 단일 포트 테스트들과 함께 특성화될 수 있다. 또한, 테스터(12)는 IC 칩(18)의 저장 성능을 정량화하는 것과 같은 다른 타입의 테스트를 수행하기 위해 IC 칩(18)의 하나 이상의 핀으로 디지털 테스트 백터를 생성하고 투입할 수 있다.
또한, 도 2를 참조하면, DUT(또는 복수의 DUT)의 복수의 핀으로 테스트 신호를 전송하고, 이 핀들로부터 신호를 수집하기 위해, 반도체 디바이스 테스터(12)는 다수의 핀과 통신할 수 있는 인터페이스 카드(28)를 포함한다. 예를 들어, 인터페이스 카드(28)는 예컨대, 32, 64, 128 핀으로 테스트 신호를 전송하는 단계, 및 그 대응 응답을 수집하는 단계를 개시한다. 핀으로의 각각의 통신 링크는 전형적으로 채널이라 불리고, 많은 수의 채널을 제공함으로써, 테스팅 시간이 감소된다. 인터페이스 카드 상의 많은 채널을 가지는 것과 더불어, 테스터(12) 내에 다수의 인터페이스 카드를 포함시킴으로써, 전체 채널 수가 증가하고, 그로 인해 테스팅 시간이 또한 감소한다. 이 예에서, 두 추가 인터페이스 카드(30 및 32)가 다수의 인터페이스가 테스터(12)에 있을 수 있음을 설명하기 위하여 도시된다.
각각의 인터페이스 카드는 특수한 테스트 기능을 수행하기 위해 지정된 집적회로(IC) 칩(예컨대, 주문형 반도체(ASIC))를 포함할 수 있다. 예를 들어, 인터페 이스 카드(28)는 파라미터 측정 유닛(PMU) 테스트를 위한 IC 칩(34)을 포함한다. 전형적으로, PMU 테스트는 입출력 임피던스, 누설 전류, 및 다른 DC 성능 특성을 판정하기 위해 DUT에 DC 전압 및 전류 신호를 제공하는 것을 포함한다. 또한, 인터페이스 카드(28)는 DUT(18) 상에 핀 전자기기(18) 테스트를 수행하기 위한 IC 칩(36)을 포함한다. 예를 들어, IC 칩(36)은 DUT 상에 저장하기 위해 DUT로 일 백터의 바이너리 값을 전송하는 단계를 개시한다. 저장된 후, DUT는 정확한 바이너리 값이 저장되었는지 판정하기 위해 테스터(12)에 의해 엑세스된다. 전형적으로 디지털 신호는 급격한 전압 변환을 포함하기 때문에, IC 칩(36) 내의 PE 회로는 IC 칩(34) 내의 PMU 회로와 비교하여 비교적으로 고속으로 동작한다.
인터페이스 카드(28, 30, 및 32)로부터 DUT(18)로 DC 및 AC 신호 및 웨이브폼을 모두 패싱하기 위해, 테스터(12)는 DUT로의 전송을 위해 적절한 컨덕터 상에 테스트 신호를 두는 디바이스 인터페이스 보드(38, DIB)에 연결된다. DIB(38)는 (PMU 신호를 제공하는) IC 칩(34) 및 IC 칩(36)으로부터의 테스트 신호를 DUT(18)의 각각의 커넥터 핀(22 및 26)으로 전달하기 위해 컨덕터(20 및 24)로 다이렉팅한다. 이 예에서, 오직 두 개의 컨덕팅 트레이스(40, 42)가 IC 칩(34 및 36)과 DIB(38)를 연결한다. 그러나, 각각의 IC 칩은 전형적으로 DIB(38)를 연결하는 복수의 컨덕팅 트레이스를 가진다. 부가적으로, 몇몇 배열에 있어서, 테스터(12)는 DUT 또는 복수의 피시험 디바이스로의 인터페이스 카드에 의해 제공된 채널을 인터페이싱하기 위한 둘 이상의 DIB에 연결된다.
인터페이스 카드(28, 30, 32)에 의해 수행되는 테스트를 개시하고 컨트롤하 기 위해, 테스터(12)는 테스트 신호를 생성하고, DUT 응답을 분석하기 위한 테스트 파라미터(예컨대, 테스트 신호 전압 레벨, 테스트 신호 전류 레벨, 디지털 값, 등)를 제공하는 PE 컨트롤 회로(46) 및 PMU 컨트롤 회로(44)를 포함한다. 테스터(12)는, 또한, 컴퓨터 시스템(14)이 테스터(12)에 의해 수행되는 오퍼레이션을 컨트롤할 수 있게 하고, 또한, 데이터(예컨대, 테스트 파라미터, DUT 응답, 등)가 테스터(12)와 컴퓨터 시스템(14) 사이를 패싱할 수 있게 하는 컴퓨터 인터페이스(48)를 포함한다.
또한, 도 3을 참조하면, IC 칩(34 및 36)의 부분은 각각 PMU 및 PE 기능을 수행하는 것으로 도시되어 있다. DUT(18)로 PE 테스트 신호를 전송하는 단계를 개시하기 위해, PE 컨트롤 회로(46)는 신호를 컨디셔닝하고(예컨대, 증폭하고), 신호를 PE 출력 스테이지(54)로 전송하는 고속 구동기(52)로 컨덕팅 트레이스(50)를 통해 디지털 신호(또는 다른 타입의 AC 웨이브폼)를 전송한다. 이 예에서, PE 출력 스테이지(54)는 PE 출력 스테이지(54)로부터 DIB로 전송된 디지털 신호 또는 다른 타입의 AC 테스트 신호에 대한 임피던스 매칭을 제공하는 저항(56)을 포함한다.
PE 기능과 유사하게, PMU 컨트롤 회로(44)는 PMU 테스트를 개시하기 위해 IC 칩(34)에 신호를 제공한다. PMU 테스트를 위해, DC 신호는 신호를 컨디셔닝하는(예컨대, 증폭하는) 증폭기(60)로 컨덕팅 트레이스(58)를 통해 전송된다. 컨디셔닝된 DC 신호는 이 예에서 4 개의 출력 포트(66, 68, 70, 및 72)를 가진 선택기(64)의 입력 포트(62)로 전송된다. 테스터(12)는 입력부(62)에 수신된 신호가 출력 포트(66, 68, 70, 및 72) 중 하나와 연결되도록 선택기(64)를 컨트롤한다. 예를 들어, 출력 포트(66, 68, 70, 및 72)는 50 밀리암페어, 2 밀리암페어, 200 마이크로암페어, 20 마이크로암페어의 전류 레벨을 가진 PMU 테스트 신호를 출력한다. 출력 포트 중 일부는 대응 포트 상에 있는 테스트 신호의 전류를 측정하기 위한 센스 저항에 각각 연결된다. 출력 포트(68, 70, 및 72) 상에 있는 테스트 신호를 센싱하기 위해, 각각의 저항(74, 76, 및 78)은 그 대응 포트와 연결된다. 전형적으로, 상이한 저항값은 대응 출력 포트로부터 진행하는 특정 테스트 신호를 센싱하기 위하여 저항(74, 76, 및 78)에 대하여 선택된다. 출력 포트(66)는 더 높은 전류 신호(예컨대, 50 밀리암페어)를 제공하고, 센스 저항을 포함하지 않은 컨덕터(80)에 연결된다.
선택기(64)의 출력 포트(66, 68, 70, 및 72)는 (각각 저항(74, 76, 78) 및 컨덕팅 트레이스(80)를 통해) PMU 출력 스테이지(82)에 연결된다. PE 출력 스테이지(54)와 유사하게, PMU 출력 스테이지(82)는 선택기(64)의 각각의 출력 포트에 연결된 저항(84)을 포함함으로써 임피던스 매칭을 제공한다. 저항(84)은 DIB(38)에 DC 테스트 신호를 전송하기 위해 컨덕팅 트레이스(40)에 연결된다.
서술한 바와 같이, PMU 회로 및 PE 회로는 개별 IC 칩(34 및 36)에 통합된다. 부가적으로, PMU 회로 및 PE 회로는 DUT에 테스트 신호를 제공하기 위해 개별의 지정된 출력 스테이지를 사용한다. 특히, 출력 스테이지(54)는 PE 테스트 신호를 제공하고, 출력 스테이지(82)는 PMU 테스트 신호를 제공한다. PE 및 PMU 기능을 제공하기 위해 두 개의 개별 IC 칩을 사용함으로써, 각 인터페이스 카드 상의 공간이 커넥터 및 컨덕터 트레이스에 필요한 관련 공간과 함께 차지된다. 부가적 으로, PE 및 PMU 회로 모두 개별 출력 스테이지를 전용함으로써, 각 IC 칩 상의 다이 영역은 리둔던트 출력 회로용으로 사용된다.
또한, 도 4를 참조하면, 각각의 인터페이스 가드 상의 차지된 공간, 및 출력 스테이지 리둔던시를 줄이기 위하여, PE 회로 및 PMU 회로는 동일 IC 칩에 통합된다. 부가적으로, PE 회로 및 PMU 회로는 PE 및 PMU 기능을 모두 제공하는 각 IC 칩 내에 회로를 줄이기 위해 공통 출력 스테이지를 공유한다. 설명을 위해, 테스터(86)는 DUT(예컨대, 메모리 칩, 마이크로프로세서, 아날로그-투-디지털 컨버터, 등)의 테스트를 위한 PE 및 PMU 기능을 제공하는 IC 칩이 각각 설치된 일련의 인터페이스 카드(88, 90, 및 92)를 포함한다. 특히, 각각의 IC 칩(94, 96, 및 98)은 PE 및 PMU 테스트 신호를 제공하는 회로를 포함한다. 동일 IC 칩상에 PE 및 PMU 기능을 결합함으로써, 각 인터페이스 상의 칩 개수가 줄어들고, 각 카드 상의 공간이 보존된다. 이 보존된 공간은, 예컨대, 인터페이스 카드에 부가적 기능을 구현하거나 테스트 채널을 추가하는데 사용될 수 있다. 또한, 각 IC 칩상의 PE 및 PMU 회로 사이에 공통 출력 스테이지를 공유함으로써, 칩은 리둔던트 출력 스테이지용으로 이미 사용되며, 임피던스 매칭 저항이 보존된다. 테스터(86)는 DUT의 적합한 핀에 테스트 신호를 다이렉팅하기 위해 디바이스 인터페이스 보드(100)에 연결된다. 따라서, 테스터(86)는 PMU 컨트롤 회로(102), PE 컨트롤 회로(104), 테스터(86)와 컴퓨터 시스템(예컨대, 컴퓨터 시스템(14)) 사이에 커맨드 및 데이터를 패싱하기 위한 컴퓨터 인터페이스(106)를 포함한다.
또한, 도 5를 참조하면, IC 칩(96)의 부분은 DUT에 PE 및 PMU 테스트 신호를 모두 제공하기 위한 회로를 포함하는 것으로 나타나 있다. 부가적으로, IC 칩(96)은 PE 및 PMU 회로 모두에 의해 공유되는 출력 스테이지(108)를 포함한다. 공통 출력 스테이지(108)를 공유함으로써, IC 칩(96)상의 칩 공간이 보존된다. 따라서, 동일 칩 내에 두 기능을 모두 구현함으로써, 인터페이스 카드(90) 상의 보드 공간이 보존된다.
도 3에 도시된 PMU 기능부와 유사하게, PMU 컨트롤 회로(102)는 특정 출력 포트로 신호를 다이렉팅하는 선택기(114)의 입력부(112)로 증폭기(110)를 통해 DC 테스트 신호를 전송한다. 이 예에서, 선택기(112)는 5 개의 출력 포트(116, 118, 120, 122, 및 124)를 포함한다. 각각의 출력 포트는 특정 전류 레벨(예컨대, 50 밀리암페어, 2 밀리암페어, 200 마이크로암페어, 20 마이크로암페어, 2 마이크로암페어, 등)을 가진 DC 테스트 신호를 제공하기 위해 사용된다. 센스 저항(126, 128, 및 130)은 대응 출력 포트로부터 진행하는 특정 DC 테스트 신호를 센싱하기 위해 상이한 저항값을 가진다. 출력 포트(122)는 DC 테스트 신호를 패싱하기 위해 (센스 저항을 포함하지 않은) 컨덕팅 트레이스(132)에 연결된다. 다른 배열에서, 다른 타입의 저항 또는 저항 네트워크가 선택기(114)의 출력 포트(116, 118, 120, 122, 및 124)에 연결될 수 있다. 예를 들어, 저항은 컨덕터(132)와 직렬로 삽입될 수 있다.
출력 포트(116, 18, 120, 및 122)로부터의 테스트 신호는 공유된 출력 스테이지(108)로 테스트 신호의 통과를 컨트롤하는 스위치(136)로 저항(134)을 통해 패싱된다. 스위치(136)는 테스터(86)에 의해서, 또는 컴퓨터 시스템(14)과 같은 컴 퓨터 시스템으로부터 보내진 커맨드에 의해 컨트롤된다. 전형적으로, PMU 테스트가 실행될 때, 스위치(136)는 닫힌다. 그러나, PMU 신호(예컨대, 50 밀리암페어)가 출력 포트(124)로부터 제공될 때, 스위치(136)는 열린다. 부가적으로, PE 테스트를 실행하는 동안, 스위치(136)는 열린다. 스위치(136)의 위치를 컨트롤하기 위해서, 테스터(86)는 스위치(136)를 열린 위치 또는 닫힌 위치에 놓는 것을 개시하기 위해 전압 또는 전류 신호를 생성할 수 있다. 스위치(136)는 반도체 디바이스 개발 및 생산 분야에 주지된 다양한 기술에 의해 IC 칩(96)으로 통합될 수 있다. 예를 들어, 하나 이상의 트렌지스터 또는 다른 타입의 반도체 컴포넌트는 스위치(136)를 생산하기 위해 IC 칩(96)으로 통합될 수 있다.
비교적 높은 전류의 PMU 테스트 신호를 제공하기 위해, 선택기(114)는, 또한, 테스트 신호를 증폭하는 PE/PMU 구동기(138)에 연결된다. 특정 출력 포트(124)는 컨덕터(142)를 통해 PE/PMU 구동기(138)의 입력부(140)에 연결된다. PE/PMU 구동기(138)는 IC 칩(96)에 통합된 PMU 및 PE 회로 모두에 의해 공유된다. 구동기(138)를 공유함으로써, PMU 테스트 신호는 PE 테스트 신호를 위해 사용된 동일한 구동기에 의해 증폭될 수 있다. 예를 들어, PMU 테스트 신호를 구동기(138)로 증폭함으로써, 큰 DC 전류 신호(예컨대, 50 밀리암페어)가 테스트를 위해 DUT에 제공될 수 있다. PE 테스트 신호와 함께 비교적 큰 전류 PMU 테스트 신호를 생성하기 위해 동일 구동기를 사용함으로써, 리둔던트 구동기는 필요하지 않고 IC 칩(96) 상의 칩 공간이 보존된다. 따라서, 동일 구동기(138)를 사용함으로써, 리둔던트 구동기의 파워 요구가 감소하므로, 전력 소비가 절약된다.
PE 컨트롤 회로(104)는 컨덕터(146)를 통해 PE/PMU 구동기(138)의 다른 입력부(144)로 PE 테스트 신호를 제공한다. PE/PMU 구동기(138)의 출력부(148)는 공유된 출력 스테이지(108)에 증폭된 PE 테스트 신호(또는 고전류의 PMU 테스트 신호)를 전송한다. 이러한 배열에서, 출력 스테이지(108)는 임피던스 매칭을 위해 저항(150)을 포함하지만, 둘 이상의 저항이 출력 스테이지(108)에 포함될 수 있다. 예를 들어, 저항(150)은 DIB에 연결된 전송 라인을 매칭시키기 위해 50 옴의 저항을 가질 수 있다.
출력 스테이지(108)는 PE 및 PMU 회로에 의해 공유되기 때문에, PE 및 PMU 테스트 신호는 모두 저항(150)을 통해 패싱된다. 예를 들어, 더 높은 전류의 PMU 테스트 신호 및 PE 테스트 신호는 PE/PMU 구동기(138)의 출력부(148)로부터 저항(150)으로 전송된다. 이와 유사하게, 더 낮은 전류의 PMU 테스트 신호는 (닫힌 위치인) 스위치(136)로부터 컨덕터(152)를 통해 저항(150)으로 패싱된다. 더 낮은 전류의 PMU 테스트 신호는 고전류 PE 테스트 신호 및 고전류 PMU 테스트 신호(예컨대, 50 밀리암페어)를 패싱하는 동일 저항(저항(150))을 통해 패싱된다. 저항(150)의 저항으로 인해, 저전류의 PMU 테스트 신호의 신호 레벨은 PMU 컨트롤 회로(102) 또는 증폭기(110)에 의해 증가될 수 있다. 또한, 다른 테크닉이 저항(150)의 저항을 고려하기 위해 구현될 수 있다. 예를 들어, 저항(126, 128, 130, 및 134)의 저항은 저항(150)의 저항을 고려하기 위해 (예컨대, 50 옴으로) 감소될 수 있다. PE/PMU 구동기(138)를 공유하는 것과 유사하게, 출력 스테이지(108)의 사용을 공유함으로써, 저항(150)은 DUT에 PMU 및 PE 테스트 신호를 제공 하기 위해 공통적으로 사용될 수 있고, IC 칩(96) 상의 공간이 절약된다.
도 6을 참조하여, 다른 실시예에서, 반도체 디바이스 테스터(12)는 DUT(또는 복수의 DUT)의 다수의 핀과 통신할 수 있는 인터페이스 카드(240)를 포함한다. 예를 들어, 인터페이스 카드(240)는 테스트 신호를, 예컨대, 32, 64, 또는 128 핀으로 전송하고, 그 대응 응답을 수집할 수 있다. 핀으로의 각각의 통신 링크는 전형적으로 채널로 불리고, 많은 수의 채널에 테스트 신호를 제공함으로써, 복수의 테스트가 동시에 수행될 수 있으므로, 테스팅 시간이 감소된다. 인터페이스 카드 상에 많은 채널을 가지는 것과 더불어, 테스터(12) 내에 복수의 인터페이스 카드를 포함함으로써, 전채 채널의 수가 증가하고, 그로 인하여 테스팅 시간이 또한 감소한다. 이 예에서, 두 개의 추가 인터페이스 카드(260 및 280)가 테스터(12)에 복수의 인터페이스 카드가 있을 수 있음을 설명하기 위해 도시되어 있다.
각각의 인터페이스 카드는 특정 테스트 기능을 수행하기 위해 지정된 집적회로(IC) 칩(예컨대, 주문형 반도체(ASIC))를 포함한다. 예를 들어, 인터페이스 카드(240)는 파라미터 측정 유닛(PMU) 테스트 및 핀 전자기기(PE) 테스트를 수행하기 위한 IC 칩(300)을 포함한다. IC 칩(300)은 PMU 테스트를 수행하는 회로를 포함한 PMU 스테이지(320), 및 PE 테스트를 수행하는 회로를 포함한 PE 스테이지(340)를 각각 포함한다. 부가적으로, 인터페이스 카드(260 및 280)는 PMU 및 PE 회로를 포함한 IC 칩(360 및 380)을 각각 포함한다. 전형적으로, PMU 테스트는 입출력 임피던스 값, 누설 전류, 및 다른 타입의 DC 성능 특성을 판정하기 위해 DUT에 DC 전압 또는 전류 신호를 제공하는 단계를 포함한다. PE 테스트는 DUT(예컨대, IC 칩(18))에 AC 테스트 신호 및 웨이브폼을 전송하는 단계, 및 DUT의 성능을 더 특성화하기 위해 응답을 수집하는 단계를 포함한다. 예를 들어, IC 칩(300)은 DUT 상에 저장하기 위한 일 백터의 바이너리 값을 나타내는 AC 테스트 신호를 (DUT로) 전송할 수 있다. 저장된 후, DUT는 정확한 바이너리 값이 저장되었는지 판정하기 위해 테스터(12)에 의해 액서스된다. 전형적으로 디지털 신호는 급격한 전압 변환을 포함하기 때문에, IC 칩(300)상의 PE 스테이지(340) 내의 회로는 PMU 스테이지(320) 내의 회로와 비교하여 비교적 고속으로 동작한다.
인터페이스 카드(240)로부터 DUT(18)로 DC 및 AC 신호 및 웨이브폼을 모두 패싱하기 위해서, 컨덕팅 트레이스(400)는 신호가 인터페이스 보드(240)로 온앤오프로 패싱되도록 하는 인터페이스 보드 커넥터(420)와 IC 칩(300)을 연결한다. 인터페이스 보드 커넥터(420)는, 또한, 신호가 테스터(12)로, 그리고 그로부터, 패싱되도록 하는 인터페이스 커넥터(460)에 연결된 컨덕터(440)에 연결된다. 이 예에서, 컨덕터(200)는 테스터(12)와 IC 칩(18)의 핀(22) 사이를 패싱하는 양방향 신호를 위해 인터페이스 커넥터(460)에 연결된다. 일부 배열에서, 인터페이스 디바이스는 테스터(12)로부터 DUT에 하나 이상의 컨덕터를 연결하기 위해 사용될 수 있다. 예를 들어, DUT(예컨대, IC 칩(18))는 각각의 DUT 핀에 간편한 엑서스를 제공하기 위해 디바이스 인터페이스 보드(DIB) 상에 설치될 수 있다. 이러한 배열에서, 컨덕터(200)는 DUT의 적절한 핀(예컨대, 핀(22))상에 테스트 신호를 놓기 위해 DIB에 연결될 수 있다.
이 예에서, 컨덕팅 트레이스(400) 및 컨덕터(440)만 신호를 전달하고 수집하 기 위해 IC 칩(300) 및 인터페이스 보드(240)에 각각 연결된다. 그러나, 전형적으로, (IC 칩(360 및 380)과 함께) IC 칩(300)은 (DIB를 통해) DUT로부터 신호를 제공하고 수집하기 위해 대응 컨덕터 및 복수의 컨덕팅 트레이스에 각각 연결되어 있는 복수(예컨대, 8, 16, 등)의 핀을 가진다. 부가적으로, 일부 배열에서, 테스터(12)는 하나 또는 복수의 피시험 디바이스와의 인터페이스 카드(240, 260, 및 280)에 의해 제공된 채널을 인터페이싱하기 위해 둘 이상의 DIB에 연결될 수 있다.
인터페이스 카드(240, 260, 및 280)에 의해 수행되는 테스트를 개시하고 컨트롤하기 위해, 테스터(12)는 테스트 신호를 생성하고, DUT 응답을 분석하기 위해 테스트 파라미터(예컨대, 테스트 신호 전압 레벨, 테스트 신호 전류 레벨, 디지털 값, 등)를 제공하는 PE 컨트롤 회로(500) 및 PMU 컨트롤 회로(480)를 포함한다. 테스터(12)는, 또한, 컴퓨터 시스템(14)이 테스터(12)에 의해 수행되는 오퍼레이션을 컨트롤할 수 있게 하고, 데이터(예컨대, 테스트 파라미터, DUT 응답, 등)가 테스터(12)와 컴퓨터 시스템(14) 사이를 패싱할 수 있게 하는 컴퓨터 인터페이스(520)를 포함한다.
언급한 바와 같이, PMU 테스트는 전형적으로 DUT로 DC 테스트 신호를 전송하는 단계 및 응답 신호를 수집하는 단계를 포함한다. 예를 들어, 테스트 신호는 DUT에 특정 DC 전류 또는 DC 전압을 제공하기 위해 전송될 수 있다. 전형적으로, 테스트 신호가 PMU 스테이지(320) 내의 회로로 생성될 때, 원하는 전류 및 전압 레벨은 즉시 달성되지 않고, 이들 신호가 그 소정의 레벨에서 안정화되기 위한 시간이 필요하다. 이러한 신호 안정화 기간으로 인하여, PMU 테스트를 수행하기 위해 서 추가적인 시간이 필요하다. DUT(또는 일 그룹의 DUT) 상에서 수행되는 PMU 테스트의 수와 이 딜레이 시간을 곱한, 상당한 테스트 시간이 손실된다. 이 손실 테스팅 시간은 제조 효율을 감소시키고, 제조 비용을 증가시킨다.
또한, 도 7을 참조하면, PMU 테스팅 시간을 줄이기 위해, 비교적 고속의 PE 스테이지(340)는 PMU 테스트 신호를 생성함으로써 몇몇 PMU 테스트를 수행하기 위해 사용된다. PE 스테이지(340)로 PMU 테스트 신호를 생성함으로써, 테스트 시간과 함께 신호 안정화 시간이 감소한다. 부가적으로, PE 스테이지(340)는, PMU 테스트 신호가 제공되어지는 DUT로부터 응답 신호를 수집하기 위해 사용된다. 특히, PE 스테이지(340)는 특별한 전류 신호를 DUT에 제공하는 PMU 테스트 신호를 생성하기 위해 사용된다. PMU 테스트 신호를 제공함과 동시에, PE 스테이지(340)는, 또한, 전류 테스트 신호에 응답하여 생성되는 DUT에서의 전압을 센싱한다. (PMU 스테이지(320)와 달리) PE 스테이지(340)의 고속 회로를 사용함으로써, PMU 테스트 신호는 비교적 빠르게 생성되고, 테스팅 시간이 감소된다. 테스팅 시간을 감소함으로써, 시간이 절약되고, 추가 DUT를 테스트하기 위해 사용될 수 있고, 그로 인해 제조 효율이 향상된다.
PE 스테이지(340)로 PMU 테스를 개시하기 위해, PE 컨트롤 회로(500)는 컨트롤 신호를 PE 스테이지(340) 내에 포함된 전류 테스트 신호 제너레이터(560)로 컨덕터(540)를 통해 전송한다. 전형적으로, 전류 테스트 신호 제너레이터(560)는 DUT로 전송되는 출력 신호의 전류 레벨을 셋팅하기 위해 컨트롤 신호를 사용한다. 예를 들어, 컨트롤 신호는 (도전 트레이스(400) 및 컨덕터(440 및 200)을 통해) IC 칩(18)의 핀(220)으로 전달하기 위한 컨덕터(58)를 통해 50 밀리암패어의 DC 전류 신호를 출력하기 위해 전류 테스트 신호 제너레이터(560)로 다이렉팅한다.
DC 테스트 전류 신호를 전송하는 것과 함께, PE 스테이지(340)는, 또한, PMU 테스트 신호를 투입한 후 DUT로부터 응답 신호를 수집한다. 예를 들어, DC 전류 테스트 신호를 제공한 후에, 전압 신호는 핀(220)에서 센싱되고, DUT에 전류 신호를 제공했던 동일 컨덕터(즉, 컨덕터(200 및 400), 및 컨덕팅 트레이스(400)를 통해 PE 스테이지(340)로 전송될 수 있다. 전압 신호를 수신한 후, 컨덕터(600)는 PE 스테이지(340)에 포함된 비교 스테이지(620)에 그 신호를 제공한다. 전압 신호와 소정의 전압과 비교함으로써, 비교 스테이지(620)는 DUT에서 센싱된 응답 신호의 DC 전압 레벨을 판정할 수 있다. DUT에서 센싱된 DC 전압 신호의 레벨을 판정한 후, 비교 스테이지(620)는 대표 데이터를 컨트롤 시스템(예컨대, 컴퓨터 시스템(14)), 또는 다른 타입의 디지털 디바이스(예컨대, 개인 휴대용 정보 단말기(PDA), 셀룰러 폰, 등), 또는 네트워크(예컨대, 인터넷)로 데이터를 패싱하는 컴퓨터 인터페이스(520)로 컨덕터(640)를 통해 패싱한다.
PE 스테이지(340)가 PMU 테스팅 시간을 줄이기 위해, PMU 테스트 신호를 제공함과 동시에, 그 스테이지는, 또한, PE 테스트 기능을 제공한다. 예를 들어, PE 컨트롤 회로(500)는 PE 스테이지(340)에 포함된 전압 테스트 신호 제너레이터(680)에 컨덕터(660)를 통해 컨트롤 신호를 전송할 수 있다. 전압 테스트 신호 제너레이터(680)는 DUT에 (컨덕터 트레이스(400) 및 컨덕터(440 및 200)과 함께) 컨덕터(700)를 통해 전송된 AC 웨이브폼과 같은 PE 테스트 신호를 생성한다. PMU 테스 트 신호를 제공하는 것과 유사하게, DUT는 PE 테스트 신호에 응답하여 신호를 생성할 수 있다. 이러한 응답 신호 중 일부는 컨덕터(200, 440) 및 컨덕팅 트레이스(400)를 통해 PE 스테이지(340)에 의해 수신될 수 있다. 신호를 수신한 후, 이 신호들은 분석을 위해 비교 스테이지(620)로 컨덕터(600)를 통해 전송될 수 있다. 예를 들어, AC 신호는 전압 테스트 신호 제너레이터(680)로부터 전송된 AC 신호에 응답하여 PE 스테이지(340)에 의해 수신될 수 있다. 비교 스테이지(620)에 도착한 후, AC 응답 신호는 신호가 소정의 전압 레벨보다 높은지 낮은지 판정하기 위해 소정의 전압 레벨과 비교된다. 판정 후, 이 판정을 나타내는 데이터가 컴퓨터 시스템(14)과 같은 컴퓨터 시스템에 의해 더 분석되기 위해, 컴퓨터 인터페이스(520)로 컨덕터(640)를 통해 전송될 수 있다.
또한, 도 8을 참조하면, PE 스테이지(340)에 대한 예시적 회로는 전압 테스트 신호 제너레이터(680), 전류 테스트 신호 제너레이터(560), 및 비교 스테이지(620)를 포함하고 있다. DUT에 PE 테스트 신호를 제공하는 것과 함께, PE 스테이지(340)는 PMU 테스팅 시간을 줄이기 위해 PMU 테스트 신호를 제공한다. 특히, 전류 테스트 신호 제너레이터(560)는 컨덕터(580), 및 컨덕팅 트레이스(400)를 통해 DUT(예컨대, IC 칩(18))로 전송되는 PMU 전류 테스트 신호를 생성하기 위해 사용된다. DC 전류 테스트 신호를 수신하는 것에 응답하여, 전압 응답 신호가 DUT에 의해생성된다. 예를 들어, 핀(220)에 전류 테스트 신호를 포싱함으로써, 전압 신호가 DUT의 입력 임피던스로 인해 핀(220)에서 생성될 수 있다. 핀(220)에서의 전압 신호는 컨덕터(200, 440), 및 컨덕팅 트레이스(400)를 통해 PE 스테이지(340)에 제공된다. 신호가 DUT에 의해 제공될 때, 전류 테스트 신호 제너레이터(560) 및 전압 테스트 신호 제너레이터(680)는 고 출력 임피던스 모드에 놓인다. 이 고 출력 임피던스 모드로 인하여, 전압 신호는 컨덕터(600)를 통해 비교 스테이지(620)에 제공되고, 전류 테스트 신호 제너레이터(560) 및 전압 테스트 신호 제너레이터(680)에 의해 수신되지 않는다. 비교 스테이지(620)는 DUT로부터의 전압 신호의 레벨을 판정하고, 이 전압 레벨을 식별하는 컴퓨터 인터페이스(520)에 신호를 제공한다. 언급한 바와 같이, PE 테스트를 위해 사용된 회로는 DUT에, 예컨대, 디지털 테스트 신호를 제공하고, DUT로부터 대응 응답 신호를 수집하기 위해 비교적 고속으로 동작한다. PMU 테스트를 위해 PE 스테이지(340)의 이 고속 회로를 사용함으로써, PMU 테스트는 보다 빠르게 수행되고, 테스트 시간이 절약되어, 더 많은 PMU 및 PE 테스트와 같은 추가 작동이 가능하다.
전류 테스트 신호를 제공하기 위해, PE 컨트롤 회로(500)는 전류 테스트 신호 제너레이터(560)로 컨덕터(540)를 통해 신호를 전송한다. 이 예에서, 컨덕터(540)는 PE 컨트롤 회로로부터, 신호를 컨디셔닝하고(예컨대, 증폭하고) 그 신호를 컨덕터(740)를 통해 다이오드 브릿지(760)로 전송하는 증폭기(720)에 신호를 제공한다. 다이오드 브릿지(760)에 의해 수신된 신호는 브릿지에 포함된 다이오드를 바이어싱하고, 제너레이터(560)에 의해 제공된 전류 신호를 컨트롤하기 위해 사용된다. 다이오드 브릿지(760)를 바이어싱함으로써, 전류는 전류 소스(780)로부터 컨덕터(580)로 흐르거나, 컨덕터(580)로부터 접지단자(820)에 연결된 제2전류 소스(800)로 흐를 수 있다. 제너레이터(560)가 전류 소스(780) 및 전류 소스(800)를 사용하여 양방향 전류를 제공하기 때문에, PE 컨트롤 회로(500)는 다이오드 브릿지(760)의 바이어스를 컨트롤함으로써, DUT로 전송된 전류 신호를 변조할 수 있다. 변조된 전류 신호를 제공함으로써, 테스터(12)는 PE 테스트를 위해 DUT에 다양한 AC 신호를 제공할 수 있다. 전류 테스트 신호 제너레이터(560)는, 또한, 전류 소스(780)로부터, 또는 전류 소스(800)로 흐르는 전류를 각각 컨트롤하는 두 개의 스위치(840 및 860)를 포함한다. 예를 들어, 스위치(840)가 닫히면, 전류 소스(780)는 다이오드 브릿지(760)에 연결되고, 전류 신호를 컨덕터(580)를 통해 DUT로 전송할 수 있다. 이와 유사하게, 스위치(860)가 닫히면, 전류 소스(800)는 다이오드 브릿지(760)에 연결되고, 컨덕터(580)를 통해 전류를 인출할 수 있다. 스위치(840 및 860)가 열리면, 대응 전류 소스(780 또는 800)는 다이오드 브릿지(760)로부터 격리된다.
PE 테스트를 위해 DUT에 전압 테스트 신호를 제공하기 위하여, PE 컨트롤 회로(500)는 테스트 신호(예컨대, AC 신호, 디지털 신호, 등)를 컨덕터(660)를 통해 전압 테스트 신호 제너레이터(680)로 전송한다. 컨덕터(660)는 이 신호를 컨디셔닝하고(예컨대, 증폭하고), 전압 테스트 신호를 저항(900)으로 전송하는 구동기(880, 예컨대, 증폭 회로)에 이 신호를 제공한다. 저항(900)의 저항은 임피던스 매칭을 위해 선택된다. DUT에 전압 테스트 신호를 전달하기 위해, 저항(900)은 컨덕팅 트레이스(400)를 연결하는 컨덕터(700)에 연결된다.
일 시나리오에서, PMU 테스트를 위한 DC 전류 신호를 제공하기 위하여, PE 컨트롤 회로(500)는 다이오드 브릿지(760)를 바이어싱하기 위한 증폭기(720)에 신 호를 제공한다. 증폭기(720)로부터의 신호는 다이오드 브릿지(760)를 전류가 (DC 전류 신호를 생성하기 위해) 실질적으로 비변조된 브릿지를 통해 패싱하도록 바이어싱한다. 일 예에서, 스위치(840)는 닫히고, 전류 소스(780)는 다이오드 브릿지(760)에 전류를 제공한다. 전류는 변조되지 않기 때문에, 실질적인 DC 전류 신호는 DUT(예컨대, IC 칩(18))로의 전달을 위한 컨덕팅 트레이스(400)로 컨턱터(580)를 통해 전송된다. 다른 테스트 시나리오에서, 전류 소스(800), 또는 전류 소스(780 및 800)의 조합은 DUT에 DC 전류 테스트 신호를 제공할 수 있다.
신호 제너레이터(560)로부터 DC 전류 테스트 신호를 수신한 후, 전압 신호는 DUT(예컨대, IC 칩(18)의 핀(220))에서 생성된다. 이 전압 신호는 DUT로부터 (컨덕터(200 및 400)를 통해) 컨덕팅 트레이스(400)로 제공된다. 전압 테스트 신호 제너레이터(680) 및 전류 테스트 신호 제너레이터(560)의 출력 임피던스가 비교적 크기 때문에, 이들 스테이지는 격리되고, 전압 신호는 분석을 위해 비교 스테이지(620)에 제공된다. 분석을 위해, 전압 신호는 일 전압 레벨(즉, VHI) 및 더 낮은 전압 레벨(즉, VLOW)와 비교된다. 이 비교를 수행함으로써, 비교 스테이지(620)는 컨덕터(600) 상의 전압 신호가 VHI보다 큰지, VLOW보다 작은지, 또는 VHI와 VLOW 사이인지 판정할 수 있다. 약간의 차이로 VHI 및 VLOW에 전압을 할당함으로써, 전압 신호의 값이 대략적으로 판정된다. 예를 들어, VLOW가 0.65볼트로 세팅되고, VHI가 0.75볼트로 세팅될 수 있다. 비교 스테이지(620)가 DUT로부터의 전압 신호가 VHI와 VLOW 사이인 것으로 판정하면, 0.7 볼트의 전압 레벨이 그 전압 신호를 대략 특성화하기 위해 사용될 수 있다. 비교 스테이지(620)가 DUT로부터의 전압 신호가 VLOW 보다 작고, VHI보다 큰 것으로 판정하면, 새로운 전압이 VLOW 및 VHI에 할당된다. 예를 들어, VLOW 및 VHI는 검출 윈도우 너비를 유지하기 위해 동일한 양만큼 증가되거나 감소될 수 있다. 대안으로써, VLOW 및 VHI는 검출 윈도우를 넓히거나 좁히도록 조정될 수 있다. VLOW 및 VHI에 대한 이러한 조정된 전압은 그 신호의 전압 레벨을 대략적으로 구하기 위해 전압 신호와 비교될 수 있다. 몇몇 배열에서, VLOW 및 VHI를 조정하는 것 및 전압을 비교하는 것은 DUT로부터의 전압 신호를 대략적으로 구하기 위해 반복적인 방법으로 수행될 수 있다.
이 예에서, 비교 스테이지(620)는 DUT로부터 컨덕터(600) 상의 전압 신호의 전압의 근사치를 구하기 위해 두 개의 연산 증폭기(920, 940)를 포함한다. 연산 증폭기(920)에는 비가역 입력부(960) 상에 전압 신호가, 그리고 가역 입력부(980) 상에 VHI가 제공된다. 이와 유사하게, 연산 증폭기(940)는 (컨덕터(1020)를 통해) 가역 입력부(1000) 상에 전압 신호가, 그리고 비가역 입력(1040) 상에 VLOW가 제공된다. 연산 증폭기(920)는 전압 신호가 VHI 보다 큰지 작은지 식별하는 출력부(1060)에 신호를 제공한다. 이와 유사하게, 연산 증폭기(940)는 VLOW 보다 큰지 작은지 식별하는 출력부(1080)에 신호를 제공한다. 이 예에서, 이들 신호는 모두 각각의 컨덕터(1100 및 1120)를 통해 컴퓨터 인터페이스(520)로 전송된다. 컴퓨터 인터페이스(520)에 이들 신호를 제공함으로써, 비교 스테이지(620)에 의해 수행된 비교를 나타내는 데이터는 테스터(12) 및 컴퓨터 시스템(14)의 다른 부분에 제공된다. 이 데이터를 기초로, DUT로부터의 전압 신호는 전압이 VLOW와 VHI 사이인지 대략적으로 구해진다. 신호 전압이 VHI보다 크거나 VLOW보다 작으면, 컴퓨터 시스템(14) 또는 테스터(12)는 VLOW 및/또는 VHI의 조정을 개시하고, 전압 신호의 다른 비교를 실행한다. 그러나, PE 스테이지(340)가 PMU 스테이지와 비교하여 더 고속으로 동작하기 때문에, PE 스테이지(340)로 PMU 테스트를 수행함으로써, 테스트 효율이 증가하고 테스트 시간이 감소된다.
도 9를 참조하면, 몇몇 실시예에서, 테스터(12)는 DUT(또는 복수의 DUT)의 다수의 핀과 통신할 수 있는 인터페이스 카드(265)를 포함한다. 예를 들어, 인터페이스 카드(265)는 예컨대, 32, 64, 또는 128 핀으로 테스트 신호를 전송하는 단계, 및 그 대응 응답을 수집하는 단계를 개시할 수 있다. 핀으로의 각각의 통신 링크는 채널로 불리며, 다수의 채널을 제공함으로써, 테스트 시간이 감소된다. 하나의 인터페이스 카드 상에 다수의 채널을 가지는 것과 함께, 테스터 내에 복수의 인터페이스 카드를 포함함으로써, 채널의 전체 개수가 증가하고, 그러므로, 테스트 시간이 더 감소한다. 이 예에서, 두 개의 추가 인터페이스 카드(285 및 305)는 복수의 인터페이스 카드가 테스터(12)에 있을 수 있음을 설명하기 위해 도시되었다.
각각의 인터페이스 카드는 특수한 테스트 기능을 수행하기 위해 전용의 집적 회로(IC, 예컨대, 주문형 반도체(ASIC))를 포함할 수 있다. 예를 들어, 인터페이스 카드(265)는 PMU 및 PE 테스트를 위해 IC 칩(325)을 포함한다. 부가적으로, 인터페이스 카드(285 및 305)는 각각 PMU 및 PE 테스트를 제공하는 IC 칩(345 및 365)을 포함한다. 전형적으로 PMU 테스트는 입출력 임피던스, 누설 전류, 및 다른 타입의 DC 성능 특성과 같은 값을 판정하기 위해 DUT에 DC 전압 또는 전류를 제공하는 단계를 포함한다. PE 테스트는 DUT(예컨대, IC 칩(18))에 AC 테스트 신호 및 웨이브폼을 전송하는 단계, 및 DUT의 성능을 보다 특성화하기 위해 응답을 수집하는 단계를 포함한다. 예를 들어, IC 칩(325)은 DUT 상에 저장을 위한 일 백터의 바이너리 값을 나타내는 AC 테스트 신호를 (DUT로) 전송하는 단계를 개시할 수 있다. 저장된 후, DUT는 정확한 바이너리 값이 저장되었는지 판정하기 위해 테스터(12)에 의해 엑서스된다. 디지털 신호가 전형적으로 급격한 전압 변환을 포함하기 때문에, IC 칩(325) 상의 PE 회로는 IC 칩(325) 상의 PMU 회로와 비교하여 비교적 고속으로 동작한다.
인터페이스 카드(265)로부터 DUT(18)로 DC 및 AC 테스트 신호 및 웨이브폼을 패싱하기 위해, 한 쌍의 컨덕팅 트레이스(385, 405)는 IC 칩(325)과 각각의 컨덕터(205 및 256)를 연결한다. 몇몇 배열에서, 인터페이스 디바이스는 컨덕터(205 및 245)와 DUT를 연결하기 위해 사용될 수 있다. 예를 들어, DUT(예컨대, IC 칩(18))는 각각의 DUT 핀이 쉽게 엑서스 가능하도록 디바이스 인터페이스 보드(DIB) 상에 설치될 수 있다. 이러한 배열에서, 컨덕터(205 및 245)는 DUT의 적합한 핀 상에 테스트 신호를 두기 위해 DIB에 각각 연결될 수 있다.
이 실시예에서, 신호를 전달하고 수집하기 위해 두 컨덕터(385, 405)만이 각각 IC 칩(325)과 컨덕터(205 및 245)를 연결한다. 그러나, 전형적으로, (IC 칩(345) 및 (365)과 함께) IC 칩(325)은 DIB에 복수의 컨덕터로 각각 연결된 복수의 핀(예컨대, 8, 16, 등)을 가진다. 부가적으로, 몇몇 배열에서, 테스터(12)는 하나 이상의 피시험 디바이스로의 인터페이스 카드(265, 285, 및 305)에 의해 제공된 채널을 인터페이싱하기 위해 둘 이상의 DIB와 연결될 수 있다.
인터페이스 카드(265, 285, 및 305)에 의해 수행된 테스트를 개시하고 컨트롤하기 위해, 테스터(12)는 테스트 신호를 생성하고 DUT 응답을 분석하기 위해 테스트 파라미터(예컨대, 테스트 신호 전압 레벨, 테스트 신호 전류 레벨, 디지털 값, 등)를 제공하는 PMU 컨트롤 회로(425) 및 PE 컨트롤 회로(445)를 포함한다. 테스터(12)는, 또한, 컴퓨터 시스템(14)이 테스터(12)에 의해 수행되는 오퍼레이션을 컨트롤할 수 있게 하고, 데이터(예컨대, 테스트 파라미터, DUT 응답, 등)가 테스터(12)와 컴퓨터 시스템(14) 사이를 패싱할 수 있게 하는 컴퓨터 인터페이스(465)를 포함한다.
도 10을 참조하면, IC 칩(325)의 일부분이 PMU 테스트를 수행하기 위한 PMU 스테이지(485)를 포함하는 것으로 도시되어 있다. DUT(18)에 PMU 테스트 신호를 전송하는 단계를 개시하기 위해, PMU 컨트롤 회로(425)는 DC 신호를 컨덕팅 트레이스(505)를 통해 그 신호를 컨디셔닝하고(예컨대, 증폭하고), 그 신호를 출력부(565)로 전송하는 구동 회로(545)의 입력부(525)로 전송한다. 예를 들어, PMU 컨트롤 회로(425)는 3볼트 DC 신호를 입력부(525)에 제공한다. 예를 들어, PMU 컨 트롤 회로(425)는 입력부(525)에 3볼트 DC 신호를 제공할 수 있다. 이 입력 신호를 사용하여, 구동회로(545)는 단위 이득을 적용하고, 고 임피던스 출력부(565)에 3볼트 DC 신호를 제공한다. PMU 테스트를 위하여 IC 칩(18)에 3볼트 DC 전압을 전송하기 위해, 컨덕터(585)는 출력부(565)에 연결된다. 컨덕터(585)는 DUT에 전송된 PMU 테스트 신호를 모니터링하기 위해 사용되는 센스 저항(605)에 연결된다. 또한, 센스 저항(605)은 테스트 신호가 IC 칩(325)으로 나갈 수 있게 하는 인터페이스 커넥터(645)로 3볼트 DC 테스트 신호를 제공하는 컨덕터(625)에 연결된다. 이 예에서, 인터페이스 커넥터(645)는 컨덕터(205)를 통해 IC 칩(18)의 핀(225)에 PMU 테스트 신호를 제공하는 컨덕터(385)에 연결된다.
이 예에서, 3볼트 DC 신호는 반도체 디바이스 테스터(12)에 의해 PMU 테스트를 수행하기 위한 핀(225)에 제공된다. 그런, IC 칩(18)이 이 신호로부터 전류를 인출하면, 구동회로(545)와 IC 칩(18) 사이에 존재하는 임피던스에 의해 전압강하가 발생한다. 예를 들어, 전류가 핀(225)으로 흐르면, 센스 저항(605)에 걸쳐 전압강하가 발생한다. 부가적으로, 인터페이스 커넥터(645)에 저항이 존재하고, 그리고/또는 컨덕터(625, 385, 및 205)는 이 전류 흐름으로 인한 전압 강하를 발생시킬 수 있다. 이러한 전압강하로 인하여, 핀(225)에서의 3볼트 DC 신호의 레벨은 PMU 컨트롤 회로(425)에 의해 구동회로(545)의 입력부(525)에 제공된 테스트 신호에 비하여 감소된다. 예를 들어, IC 칩(18)에 의하여 인출된 전류로 인해, 핀(225)에서의 3볼트 DC 신호는 구동회로(545)의 입력부(525)에 존재하는 3볼트 DC 신호 보다 실질적으로 작을 것이다.
구동회로(545)와 IC 칩(18) 사이에 존재하는 전압강하를 보상하기 위해, 반도체 디바이스 테스터(12)는 신호 손실을 탐지하고, 구동회로(545)의 출력을 적절하게 조절하기 위한 회로를 포함한다. 예를 들어, 핀(225)에서의 테스트 신호가 2볼트 신호로 감소되었다면, 테스터(12)는 이 1볼트 신호 손실을 탐지하고, 원하는 3볼트 신호가 IC 칩(18)으로 전송되도록 구동회로(545)의 출력을 조절한다. DUT에서의 이 신호 손실을 탐지하기 위해, 일 종래의 기술은 DUT에 존재하는 테스트 신호를 모니터링하고, 탐지된 신호 손실을 보상하기 위해 구동회로(545)의 출력을 조절한다. 이 예에서, IC 칩(18)에 제공된 PMU 테스트 신호를 모니터링하기 위해, 컨덕터(245)는 핀(225)에 연결된다. 핀(22)에 존재하는 테스트 신호를 모니터링함으로써, 피드백 신호는 그 출력을 조절하기 위해 구동회로(545)로 전송될 수 있다. 특히, 피드백 신호는 컨덕터(245)로부터 인터페이스 커넥터(665)에 연결된 컨덕터(405)로 패싱된다. 인터페이스 커넥터(665)는 IC 칩(325)의 내부 회로에 이 피드백 신호를 제공한다. 이 예에서, 피드백 신호는 버퍼 증폭기(705, 예컨대, 단위 이득 증폭기)의 입력부(685)로 패싱되어, 최소 전류가 컨덕터(245 및 405) 및 인터페이스 커넥터(665)를 통해 인출된다. 버퍼 증폭기(705)가 IC 칩(325)에 통합되어 있으나, 다른 배열에서, 버퍼 증폭기(705)는 IC 칩(325)의 외부에 위치할 수도 있다. 예를 들어, 버퍼 증폭기(705)는 인터페이스 카드(265) 상에 또는 DUT 부근에 위치될 수 있다.
버퍼 증폭기(705)는 피드백 신호를 컨덕터(745)를 통해 구동회로(545)에 제공된 소스 피드백을 컨트롤하는 스위치(725)로 패싱한다. 전형적으로, 테스터(12) 또는 컴퓨터 시스템(14)은 스위치(725)가 설치된 위치를 컨트롤한다. 스위치(725)가 컨덕터(745)와 커넥터(765)를 연결하는 위치에 있다면, 핀(225)로부터의 피드백 신호는 구동회로(545)의 입력부(785)에 제공된다. 피드백 신호를 제공함으로써, 구동회로(545)는 피드백 신호와 (입력부(525에서의) PMU 컨트롤 회로(425)에 의해 제공된 테스트 신호와의 차이를 판정할 수 있다. 예를 들어, 피드백 신호가 2볼트 DC 신호이고, PMU 컨트롤 회로(425)로부터의 신호는 3볼트 DC 신호이면, 구동회로(545)는 이 신호를 비교하여 핀(225)에 전달되는 동안 1볼트의 손실되었음을 판정한다. 이 손실을 보상하기 위해, 구동회로(545)는 출력부(565)로부터 4볼트 DC 신호가 제공되도록 그 출력을 조절할 수 있다. 마찬가지로, 구동회로(54)와 DUT 사이의 손실로 인해, 4볼트 신호는 핀(225)에서 3볼트 DC 신호로 감소된다. 그러므로, 핀(225)에 존재하는 신호를 모니터링하고, 부가적으로 구동회로(545)의 출력을 제공하고 구동회로(545)의 출력을 조절함으로써, 원하는 테스트 신호가 DUT에 제공된다.
DUT에 제공되는 PMU 테스트 신호를 모니터링하기 위한 다른 종래 기술은 DUT로 인출되는 전류를 모니터링하는 것이다. 이 전류를 모니터링 함으로써, 구동회로(54)의 출력은 이 인출전류로 인한 전압강하를 보상하기 위해 조절될 수 있다. 이 모니터링 기술을 제공하기 위해, 한 쌍의 컨덕터(805, 825)는 그 저항에 걸린 전압을 탐지하기 위해 센스 저항(605)에 연결된다. 그로 인해, 핀(225)은 컨덕터(205, 385, 및 625)를 통해 전류를 인출하고, 전압은 센스 저항(605)에 걸쳐 탐지된다. 컨덕터(805 및 825)는 센스 저항(605)에 걸친 전압강하를 나타내는 DC 신 호를 제공하는 버퍼 증폭기(845)로 센스 저항(605)에 걸쳐 존재하는 전압강하를 제공한다. 컨덕터(865)는 이 DC 신호를 버퍼 증폭기(845)의 출력부로부터 스위치(725)로 패싱한다. 스위치(725)는 컨덕터(865) 및 컨덕터(765)를 연결하기 위해 (테스터(12) 또는 컴퓨터 시스템(14)에 의해) 닫히면, 버퍼 증폭기(845)로부터의 DC 신호는 구동회로(545)의 입력부(785)에 제공된다. (핀(225)으로부터) 컨덕터(745) 상에 존재할 수 있는 DC 신호와 유사하게, 컨덕터(865) 상에 존재하는 피드백 신호는 DUT에 의해 인출되는 전류를 보상하도록 그 출력부를 조절하기 위해 구동회로(545)에 의해 사용된다.
센스 저항(605) 또는 DUT(예컨대, 핀(225))에서 탐지된 피드백 신호로 PMU 테스트 신호를 모니터링함으로써, 구동회로(545)는 구동회로와 DUT 사이에 신호 손실을 정확하게 조절할 수 있다. 그러나, 이러한 피드백 신호 모두는 스위치(725)에 의해 수신되기 전에 상당한 거리에 걸쳐 전송된다. 예를 들어, 핀(225)에서 탐지된 DC 전압 신호는 컨덕터(245, 405, 및 745)를 통해 전송되고, 인터페이스 커넥터(665), 및 버퍼 증폭기(705)를 통해 패싱된다. 센스 저항(605)에 걸친 전압을 모니터링하기 위해, 피드백 DC 전압 신호는 컨덕터(805, 825, 및 865)를 통해 패싱되고, 버퍼 증폭기(845)를 통해 패싱된다. 이러한 전송 거리는 적절한 테스트 신호를 위해 구동회로(545)의 출력을 조절하기 위한 시간지연을 일으킨다. 마찬가지로, 이러한 시간지연으로 인해, PMU 테스트를 수행하기 위해 추가 시간이 필요하다. 보다 많은 디바이스가 테스트될 수록, 상당한 테스트 시간이 손실된다.
적합한 DC 테스트 신호를 제공하기 위해 구동회로(545)를 위한 시간을 줄이 기 위해, PMU 스테이지(485)는 구동회로(545)의 출력부(565)에서의 신호를 모니터링하기 위한 피드백 회로를 포함하고, 피드백 신호를 스위치(725)에 제공한다. 출력부(565)에서 이 신호를 모니터링함으로써, 구동회로(545)에 피드백 신호를 제공하기 위해 필요한 시간은 실질적으로 감소된다. 피드백 신호를 제공하기 위한 시간을 감소시킴으로써, 구동회로(545)는 DUT에 의해 인출된 전류에 대한 그 출력을 비교적 빠르게 조절할 수 있다. 이 예에서, 피드백 회로는 구동회로(545)의 출력부(565) 및 스위치(725)에 연결된 컨덕터(885)에 의해 제공된다. 스위치(725)가 닫힌 상태일 때(그러므로, 컨덕터(885)와 컨덕터(765)가 연결된 때), 출력부(565)에서의 이 신호는 구동회로(545)의 입력부(785)에 제공된다. 출력부(565)에서의 DC 테스트 신호가 IC 칩(18)에 의해 인출된 전류로 인해 감소되면(예컨대, 2볼트 DC 신호), 구동회로(545)는 원하는 테스트 신호(예컨대, 3볼트 DC 신호)가 핀(225)에서 수신되도록 그 출력 신호를 비교적 빠르게 조절할 수 있다.
이 예에서, 컨덕터(885)는 피드백 신호를 출력부(565)로부터 스위치(725)로 제공하지만, 다른 실시예에서, 다른 회로가 피드백 회로를 제공하기 위해 구현될 수도 있다. 예를 들어, 버퍼 증폭기는 컨덕터에 의해 인출되는 전류를 줄이기 위해 컨덕터(885)를 따라 연결될 수 있다. 또한, 컨덕터(885)는 출력부(565)로부터 입력부(785)에 직접 연결될 수 있다. 스위치(725)를 제거함으로써, 진행 지연는 보다 감소된다. 그러나, 스위치(725) 및 센스 저항(605)에 걸친, 및/또는 핀(225)에서의 전압 신호를 모니터링 하기 위한 회로를 포함하는 것은 DUT에서(또는 부근에서) 정확한 피드백 신호가 탐지되게 한다. 그러나, 센스 저항(605) 및 핀(225) 에서의 PMU 테스트 신호를 모니터링하는 것은 구동회로의 출력을 조절하기 위해 구동회로(545)에 대해 필요되는 시간을 증가시키고, 전체 PMU 테스트 시간을 증가시킨다.
많은 구현이 서술되었다. 그럼에도 불구하고, 다양한 수정이 만들어질 수 있음이 이해될 것이다. 따라서, 다른 구현은 하기 청구항의 범위 내에 있다.

Claims (27)

  1. 반도체 디바이스 테스터에 있어서,
    복수의 테스트 신호중 하나를 포함하는 DC 테스트 신호를 제공하도록 구성된 PMU 스테이지로서, 상기 복수의 테스트 신호중 적어도 두개는 서로 상이한 전류 레벨을 가지는, 상기 PMU 스테이지;
    AC 테스트 신호를 생성하도록 구성된 PE 스테이지;
    제1모드에서, 상기 DC 테스트 신호가 상기 복수의 테스트 신호의 나머지 신호들 보다 더 높은 전류 레벨을 갖는 테스트 신호를 생성하기 위한 것일 경우이면, 일 버전의 상기 DC 테스트 신호를 제공하도록 구성되고, 제2모드에서, 일 버전의 상기 AC 테스트 신호를 제공하도록 구성된 하나의 구동회로; 및
    반도체 디바이스로 가는 경로로 테스트 신호가 지나가는 하나의 출력 스테이지를 포함하고,
    상기 DC 테스트 신호가 상기 더 높은 전류 레벨보다 낮은 값을 갖는 테스트 신호를 생성하기 위한 것일 경우, 상기 DC 테스트 신호가 상기 구동회로를 바이패스하는 회로를 통해 상기 출력 스테이지로 패싱되는 것을 특징으로 하는 반도체 디바이스 테스터.
  2. 제 1 항에 있어서, 상기 출력 스테이지가 임피던스 회로를 포함하는 것을 특징으로 하는 반도체 다비이스 테스터.
  3. 제 1 항에 있어서, 상기 구동회로에 의해 제공되는 일 버전의 상기 DC 테스트 신호는 상기 PMU 스테이지에 의해 생성된 상기 DC 테스트 신호의 일 증폭된 버전인 것을 특징으로 하는 반도체 디바이스 테스터.
  4. 제 1 항에 있어서, 상기 구동회로에 의해 제공되는 일 버전의 상기 AC 테스트 신호는 상기 PE 스테이지에 의해 생성된 상기 AC 테스트 신호의 일 증폭된 버전인 것을 특징으로 하는 반도체 디바이스 테스터.
  5. 제 1 항에 있어서, 상기 출력 스테이지가 저항을 포함하는 것을 특징으로 하는 반도체 디바이스 테스터.
  6. 제 1 항에 있어서, 상기 DC 테스트 신호가 대략 50 밀리암페어의 전류를 가진 것을 특징으로 하는 반도체 디바이스 테스터.
  7. 제 2 항에 있어서, 상기 구동회로를 바이패스하는 상기 회로가, 상기 출력 스테이지를 향해 상기 DC 테스트 신호가 지나가는 스위치를 포함하는 것을 특징으로 하는 반도체 디바이스 테스터.
  8. 반도체 디바이스 테스터에 있어서,
    복수의 테스트 신호중 하나를 포함하는 DC 테스트 신호를 제공하도록 구성된 PMU 스테이지로서, 상기 복수의 테스트 신호의 각각은 상기 복수의 테스트 신호의 나머지와는 상이한 전류 레벨을 가지는, 상기 PMU 스테이지;
    AC 테스트 신호를 생성하도록 구성된 PE 스테이지;
    제어 신호에 응답하여, (i) 상기 DC 테스트 신호가 상기 복수의 테스트 신호의 나머지 신호들 보다 더 높은 전류 레벨을 갖는 테스트 신호를 생성하기 위한 것일 경우이면 일 버전의 상기 DC 테스트 신호, 또는 (ii) 일 버전의 상기 AC 테스트 신호 중 어느 하나를 패싱하도록 구성된 하나의 회로; 및
    테스트 신호가 지나가는 하나의 출력 스테이지를 포함하고,
    상기 DC 테스트 신호가 상기 더 높은 전류 레벨보다 낮은 값을 갖는 테스트 신호를 생성하기 위한 것일 경우, 상기 DC 테스트 신호가 상기 회로를 바이패스하는 회로소자를 통해 상기 출력 스테이지로 패싱되는 것을 특징으로 하는 반도체 디바이스 테스터.
  9. 제 8 항에 있어서, 상기 회로가 신호 증폭을 제공하도록 구성된 구동회로를 포함하는 것을 특징으로 하는 반도체 디바이스 테스터.
  10. 제 8 항에 있어서, 상기 회로소자가 상기 DC 테스트 신호를 상기 출력 스테이지에 제공하도록 구성된 스위치를 포함하는 것을 특징으로 하는 반도체 디바이스 테스터.
  11. 제 8 항에 있어서, 상기 출력 스테이지는 저항을 포함하는 것을 특징으로 하는 반도체 디바이스 테스터.
  12. 제 8 항에 있어서, 상기 PMU 스테이지, 상기 PE 스테이지, 상기 회로, 및 상기 출력 스테이지가 집적회로를 구성하는 것을 특징으로 하는 반도체 디바이스 테스터.
  13. 제 8 항에 있어서, 상기 일 버전의 상기 AC 테스트 신호가 상기 PE 스테이지에 의해 생성된 상기 AC 테스트 신호의 일 증폭된 버전을 포함하고, 일 버전의 상기 DC 테스트 신호는 상기 PMU 스테이지에 의해 생성된 상기 DC 테스트 신호의 일 증폭된 버전을 포함하는 것을 특징으로 하는 반도체 디바이스 테스터.
  14. 제 13 항에 있어서, 상기 DC 테스트 신호의 증폭된 버전은 비교적 높은 전류를 갖는 것을 특징으로 하는 반도체 디바이스 테스터.
  15. 제 13 항에 있어서, 상기 출력 스테이지가 50 옴의 저항을 포함하는 것을 특징으로 하는 반도체 디바이스 테스터.
  16. 반도체 디바이스에 테스트 신호를 제공하는 방법에 있어서,
    PMU 스테이지를 사용하여 DC 테스트 신호를 생성하는 단계;
    상기 DC 테스트 신호가 미리 설정된 전류 레벨보다 더 큰 전류 레벨을 갖는 DC 테스트 신호를 생성하기 위한 것일 경우, 구동회로를 사용하여 상기 DC 테스트 신호를 증폭하는 단계;
    상기 DC 테스트 신호가 상기 미리 설정된 전류 레벨보다 더 작은 전류 레벨을 가지는 경우, 상기 DC 테스트 신호가 상기 구동회로를 바이패스하도록 하는 단계; 및
    상기 DC 테스트 신호 또는 상기 증폭된 DC 테스트 신호를 출력 스테이지를 통해 상기 피시험 반도체 디바이스로 전송하는 단계를 포함하고,
    이 때 상기 구동회로는 PE 스테이지로부터의 AC 테스트 신호를 증폭하도록 또한 구성되고,
    상기 출력 스테이지는 상기 PE 스테이지로부터 상기 반도체 디바이스에 증폭된 AC 테스트 신호를 제공하도록 또한 구성된 것을 특징으로 하는 반도체 디바이스에 테스트 신호를 제공하는 방법.
  17. 제 16 항에 있어서, 증폭된 DC 테스트 신호를 출력 스테이지를 통해 전송하는 상기 단계는, 상기 증폭된 DC 테스트 신호를 저항을 통해 패싱하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스에 테스트 신호를 제공하는 방법.
  18. 제 16 항에 있어서, 상기 DC 테스트 신호가 상기 구동회로를 바이패스하도록 하는 상기 단계는, 스위치를 통해 상기 DC 테스트 신호를 패싱하는 단계를 더 포함하는 것을 특징으로 하는 반도체 디바이스에 테스트 신호를 제공하는 방법.
  19. 제 18 항에 있어서, 상기 스위치를 통해 상기 DC 테스트 신호를 패싱하는 상기 단계는, 상기 스위치를 닫힌 위치에 두는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스에 테스트 신호를 제공하는 방법.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
KR1020077013805A 2004-12-21 2005-12-16 반도체 디바이스를 테스트하기 위한 시스템 및 방법 KR100904673B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/018,540 US7256600B2 (en) 2004-12-21 2004-12-21 Method and system for testing semiconductor devices
US11/018,540 2004-12-21

Publications (2)

Publication Number Publication Date
KR20070073982A KR20070073982A (ko) 2007-07-10
KR100904673B1 true KR100904673B1 (ko) 2009-06-25

Family

ID=36594867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077013805A KR100904673B1 (ko) 2004-12-21 2005-12-16 반도체 디바이스를 테스트하기 위한 시스템 및 방법

Country Status (6)

Country Link
US (1) US7256600B2 (ko)
EP (1) EP1828789A2 (ko)
JP (1) JP4758439B2 (ko)
KR (1) KR100904673B1 (ko)
CN (1) CN101084445A (ko)
WO (1) WO2006068936A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133030B1 (ko) 2010-12-08 2012-04-04 인텔릭스(주) 디스크리트 자가 진단 시스템
KR101742875B1 (ko) 2015-06-18 2017-06-01 인하대학교 산학협력단 고 임피던스 전류 보정 회로를 갖는 테스트 보드용 엑티브 로드

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273811A1 (en) * 2005-05-19 2006-12-07 Geoffrey Haigh Using an active load as a high current output stage of a precision pin measurement unit in automatic test equipment systems
US7519888B2 (en) * 2005-09-12 2009-04-14 Virage Logic Corporation Input-output device testing
US7616036B1 (en) 2005-09-12 2009-11-10 Virage Logic Corporation Programmable strobe and clock generator
US7560947B2 (en) 2005-09-28 2009-07-14 Teradyne, Inc. Pin electronics driver
KR101003335B1 (ko) * 2005-10-12 2010-12-23 가부시키가이샤 어드밴티스트 시험 장치, 핀 일렉트로닉스 카드, 전기 기기, 및 스위치
JP4726679B2 (ja) * 2006-03-31 2011-07-20 ルネサスエレクトロニクス株式会社 半導体試験方法および半導体装置
JP2007303986A (ja) * 2006-05-12 2007-11-22 Advantest Corp 直流試験装置
US7492181B1 (en) * 2006-05-31 2009-02-17 Credence Systems Corporation Method and device for enabling the measurement of device under test voltages using a testing instrument of limited range
US7523007B2 (en) * 2006-06-30 2009-04-21 Teradyne, Inc. Calibration device
US8098073B2 (en) * 2007-09-27 2012-01-17 Lsi Corporation System for terminating high speed input/output buffers in an automatic test equipment environment to enable external loopback testing
US8310270B2 (en) * 2007-10-04 2012-11-13 Teradyne, Inc. Emulating behavior of a legacy test system
WO2010007472A1 (en) * 2008-07-17 2010-01-21 Freescale Semiconductor, Inc. An integrated circuit die, an integrated circuit package and a method for connecting an integrated circuit die to an external device
US7884747B2 (en) * 2009-06-12 2011-02-08 Analog Devices, Inc. Digital to analog converters having circuit architectures to overcome switch losses
US8539389B2 (en) 2010-09-27 2013-09-17 Teseda Corporation Correlation of device manufacturing defect data with device electrical test data
JP5413349B2 (ja) * 2010-09-30 2014-02-12 富士電機株式会社 半導体試験装置および半導体試験回路の接続装置
US8860455B2 (en) 2010-12-24 2014-10-14 Intel Corporation Methods and systems to measure a signal on an integrated circuit die
US9939488B2 (en) 2011-08-31 2018-04-10 Teseda Corporation Field triage of EOS failures in semiconductor devices
US8907697B2 (en) * 2011-08-31 2014-12-09 Teseda Corporation Electrical characterization for a semiconductor device pin
CN103744256B (zh) * 2013-10-21 2017-03-08 浙江理工大学 实现360度可调摄像机的旋转装置
US9989584B2 (en) * 2014-07-11 2018-06-05 Teradyne, Inc. Controlling signal path inductance in automatic test equipment
JP6520356B2 (ja) * 2015-04-28 2019-05-29 新東工業株式会社 検査装置および検査方法
US10753973B2 (en) * 2018-04-18 2020-08-25 Ase Test, Inc. Test apparatus and method for operating the same
US11431379B1 (en) * 2021-03-31 2022-08-30 Teradyne, Inc. Front-end module
CN113311305A (zh) * 2021-05-14 2021-08-27 北京博电新力电气股份有限公司 功率半导体器件测试系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040119488A1 (en) * 2002-12-18 2004-06-24 Farrokh Aghaeepour Pin driver for AC and DC semiconductor device testing

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947106A (en) * 1988-03-31 1990-08-07 Hewlett-Packard Company Programmatically generated in-circuit test of analog to digital converters
JPH0251079A (ja) * 1988-08-12 1990-02-21 Hitachi Ltd 電子回路試験装置
US4998026A (en) * 1989-04-19 1991-03-05 Hewlett-Packard Company Driver circuit for in-circuit overdrive/functional tester
US5200696A (en) * 1990-09-10 1993-04-06 Ltx Corporation Test system apparatus with Schottky diodes with programmable voltages
US5101153A (en) * 1991-01-09 1992-03-31 National Semiconductor Corporation Pin electronics test circuit for IC device testing
US5467024A (en) * 1993-11-01 1995-11-14 Motorola, Inc. Integrated circuit test with programmable source for both AC and DC modes of operation
JPH07218596A (ja) * 1994-02-03 1995-08-18 Mitsubishi Electric Corp 半導体試験装置
US5521493A (en) * 1994-11-21 1996-05-28 Megatest Corporation Semiconductor test system including a novel driver/load circuit
JP3457091B2 (ja) * 1995-03-17 2003-10-14 アジレント・テクノロジー株式会社 電圧電流特性測定装置
JPH10240560A (ja) * 1997-02-26 1998-09-11 Toshiba Corp 波形信号処理装置
US6028439A (en) * 1997-10-31 2000-02-22 Credence Systems Corporation Modular integrated circuit tester with distributed synchronization and control
US6574760B1 (en) * 1998-11-03 2003-06-03 Texas Instruments Incorporated Testing method and apparatus assuring semiconductor device quality and reliability
US6374379B1 (en) * 1999-02-05 2002-04-16 Teradyne, Inc. Low-cost configuration for monitoring and controlling parametric measurement units in automatic test equipment
TW495616B (en) * 1999-04-06 2002-07-21 Advantest Corp Test device and method for electrically testing electronic device
JP4119060B2 (ja) * 1999-10-01 2008-07-16 株式会社アドバンテスト 試験装置
US20030110427A1 (en) * 2000-04-12 2003-06-12 Advantest Corporation Semiconductor test system storing pin calibration data in non-volatile memory
US6859902B1 (en) * 2000-10-02 2005-02-22 Credence Systems Corporation Method and apparatus for high speed IC test interface
US6677775B2 (en) * 2001-01-10 2004-01-13 Analog Devices, Inc. Circuit testing device using a driver to perform electronics testing
US6885213B2 (en) * 2002-09-13 2005-04-26 Logicvision, Inc. Circuit and method for accurately applying a voltage to a node of an integrated circuit
US6828775B2 (en) * 2003-02-21 2004-12-07 Semtech Corporation High-impedance mode for precision measurement unit
US6804620B1 (en) * 2003-03-21 2004-10-12 Advantest Corporation Calibration method for system performance validation of automatic test equipment
US6879175B2 (en) * 2003-03-31 2005-04-12 Teradyne, Inc. Hybrid AC/DC-coupled channel for automatic test equipment
US7046014B2 (en) * 2004-02-27 2006-05-16 Broadcom Corporation ATE measurement technique for comparator threshold voltage

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040119488A1 (en) * 2002-12-18 2004-06-24 Farrokh Aghaeepour Pin driver for AC and DC semiconductor device testing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133030B1 (ko) 2010-12-08 2012-04-04 인텔릭스(주) 디스크리트 자가 진단 시스템
KR101742875B1 (ko) 2015-06-18 2017-06-01 인하대학교 산학협력단 고 임피던스 전류 보정 회로를 갖는 테스트 보드용 엑티브 로드

Also Published As

Publication number Publication date
EP1828789A2 (en) 2007-09-05
WO2006068936A2 (en) 2006-06-29
KR20070073982A (ko) 2007-07-10
JP4758439B2 (ja) 2011-08-31
JP2008524629A (ja) 2008-07-10
US20060132165A1 (en) 2006-06-22
WO2006068936A3 (en) 2006-09-08
US7256600B2 (en) 2007-08-14
CN101084445A (zh) 2007-12-05

Similar Documents

Publication Publication Date Title
KR100904673B1 (ko) 반도체 디바이스를 테스트하기 위한 시스템 및 방법
KR100897009B1 (ko) 반도체 디바이스를 테스트하기 위한 신호를 생성하는시스템 및 방법
US7508228B2 (en) Method and system for monitoring test signals for semiconductor devices
KR101489542B1 (ko) 레거시 테스트 시스템의 동작 에뮬레이팅
KR101257246B1 (ko) 핀 일렉트로닉스 드라이버
JP4624944B2 (ja) 集積回路をテストするための自動テスト装置内で使用するピンエレクトロニクス
US7880486B2 (en) Method and apparatus for increasing operating frequency of a system for testing electronic devices
TWI416138B (zh) 使用靜電放電保護電路的校準測試器
US6498473B1 (en) Pin electronics having current measuring unit and testing apparatus having pin electronics thereof
JP4689125B2 (ja) 自動試験装置における改良試験及び較正回路及び方法
US20090063085A1 (en) Pmu testing via a pe stage
US20050093561A1 (en) Semiconductor integrated circuit testing device and method
JP4698680B2 (ja) 高電圧機能を備えたピンエレクトロニクス
KR102412330B1 (ko) 테스트 기기 보호 회로
JPH11326441A (ja) 半導体試験装置
US20220413037A1 (en) Apparatus and method for managing power of test circuits
KR102180582B1 (ko) 반도체검사장비에서의 전류 인식 시스템 및 방법
JP2003014825A (ja) 電源装置、及び試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130522

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140521

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150519

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170517

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180521

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190520

Year of fee payment: 11