KR101133030B1 - 디스크리트 자가 진단 시스템 - Google Patents
디스크리트 자가 진단 시스템 Download PDFInfo
- Publication number
- KR101133030B1 KR101133030B1 KR1020100124842A KR20100124842A KR101133030B1 KR 101133030 B1 KR101133030 B1 KR 101133030B1 KR 1020100124842 A KR1020100124842 A KR 1020100124842A KR 20100124842 A KR20100124842 A KR 20100124842A KR 101133030 B1 KR101133030 B1 KR 101133030B1
- Authority
- KR
- South Korea
- Prior art keywords
- loop back
- signal
- circuit
- back circuit
- circuit unit
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2632—Circuits therefor for testing diodes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
본 발명은 디스크리트 자가 진단 시스템에 관한 것으로서, 2개의 루프 백 회로부가 실제 신호 회로부를 우회하도록 병렬로 연결하여, 실제 신호 회로부로부터 입출력되는 제1 신호값과 루프 백 회로부들을 통해 우회되는 제2 및 제3 신호값들을 서로서로 비교하여 실제 신호 회로의 고장 유무 및 고장 부위를 실시간으로 판단할 수 있도록 함과 아울러 과전류 차단용 폴리 스위치를 상기 실제 신호 회로부와 외부 기기의 회로를 연결하는 제2 회선 상에서 상기 제1 루프 백 회로부를 연결하는 제3 회선의 연결부 및 상기 제2 루프 백 회로부를 연결하는 제4 회선의 연결부 사이에 설치하여, 과전류로 인한 고장 여부를 판단할 수 있도록 하는 효과를 갖는다.
Description
본 발명은 디스크리트 자가 진단 시스템에 관한 것으로서, 좀더 상세하게는 디스크리트 통신을 사용하는 디스크리트 시스템에서 통신 운영 중 실시간으로 실제 신호 회로의 고장 유무 및 고장 부위를 판단할 수 있는 디스크리트 자가 진단 시스템에 관한 것이다.
주지된 바와 같이, 디스크리트(Discrete)는 IC(Integrated Circuit)를 사용하지 않고 트랜지스터와 FET(Field Effect Transistor)를 액티브 소자로 하여 개별 부품으로 구성된 회로나 기기를 의미한다.
디스크리트를 구성하는 실제 신호 회로의 고장 유무를 실시간으로 판단할 수 있도록 하는 디스크리트 자가 진단 시스템이 설치된다.
종래 디스크리트 자가 진단 시스템의 경우 하나의 루프 백 회로를 이용해 우회하여 입력 및 출력된 신호값을 실제 신호 회로를 통해 입력 및 출력된 신호값과 비교하여 실제 신호 회로의 고장 여부를 판단하도록 구성된다.
그러나, 종래 디스크리트 자가 진단 시스템의 경우 실제 신호 회로의 고장 유무를 판단하기 위해서는 루프 백 회로가 정상적으로 작동되는 것이 절대적으로 전제되어야 한다.
따라서, 종래 디스크리트 자가 진단 시스템의 경우 루프 백 회로가 고장난 경우 실제 신호 회로의 고장 유무를 정확하게 판단할 수 없을 뿐만 아니라, 고장 신호가 발생하더라도 실제 신호 회로 또는 루프 백 회로중 어디가 고장 났는지 고장 부위를 정확하게 판단할 수 없는 단점을 갖는다.
상기한 문제점을 해결하기 위한 본 발명의 목적은, 디스크리트를 구성하는 실제 신호 회로부뿐만 아니라 자가 진단하기 위한 루프 백 회로부의 고장 유무 및 고장 부위를 판단할 수 있는 디스크리트 자가 진단 시스템을 제공하는 것이다.
상기의 목적을 달성하기 위한 본 발명의 디스크리트 자가 진단 시스템은, 통신 신호를 입력 및 출력하도록 회로를 구성하는 실제 신호 회로부; 상기 실제 신호 회로부로 입력 및 출력되는 상기 통신 신호를 우회시키도록 회로를 구성하는 제1 루프 백 회로부; 상기 제1 루프 백 회로부와 독립적으로 상기 실제 신호 회로부로 입력 및 출력되는 상기 통신 신호를 우회시키도록 회로를 구성하는 제2 루프 백 회로부; 및 상기 실제 신호 회로부를 통해 입력 및 출력된 제1 신호값과 함께 상기 제1 루프 백 회로부 및 상기 제2 루프 백 회로부를 통해 우회된 제2 신호값 및 제3 신호값을 서로 비교하여, 상기 실제 신호 회로부, 상기 제1 루프 백 회로부 및 상기 제2 루프 백 회로부의 고장 유무를 판단하도록 하는 자가 진단 회로부;를 포함하여 구성되는 것을 특징으로 한다.
여기서, 상기 자가 진단 회로부는 상기 실제 신호 회로부와 처리부를 연결하는 제1 회선 상에 설치되며, 상기 제1 회선 상에서 상기 처리부와 통신 가능하게 설치되는 데이터 처리부; 및 상기 데이터 처리부와 연결되며 상기 데이터 처리부로부터 상기 실제 신호 회로부를 통해 입력 및 출력되는 상기 제1 신호값들을 취득함과 아울러 상기 제1 루프 백 회로부 및 상기 제2 루프 백 회로부에 연결되어 상기 제1 루프 백 회로부 및 상기 제2 루프 백 회로부를 통해 우회된 제2 신호값 및 제3 신호값을 취득하여 서로 비교하는 비교부;를 포함하여 구성될 수 있다.
또한, 상기 실제 신호 회로부와 외부 기기의 회로를 연결하는 제2 회선 상에서 상기 제1 루프 백 회로부를 연결하는 제3 회선의 연결부 및 상기 제2 루프 백 회로부를 연결하는 제4 회선의 연결부 사이에 설치되며 과전류 차단용 폴리 스위치를 더 포함할 수 있다.
상기한 본 발명의 디스크리트 자가 진단 시스템에 따르면, 2개의 루프 백 회로부를 실제 신호 회로부와 병렬로 연결하여, 실제 신호 회로부로부터 입출력되는 제1 신호값과 함께 루프 백 회로부들을 통해 우회되는 제2 및 제3 신호값들을 서로서로 비교하여 실제 신호 회로의 고장 유무 및 고장 부위를 판단할 수 있도록 하는 효과를 갖는다.
또한, 본 발명의 디스크리트 자가 진단 시스템에 따르면, 과전류 차단용 폴리 스위치를 상기 실제 신호 회로부와 외부 기기의 회로를 연결하는 제2 회선 상에서 상기 제1 루프 백 회로부를 연결하는 제3 회선의 연결부 및 상기 제2 루프 백 회로부를 연결하는 제4 회선의 연결부 사이에 설치하여, 과전류로 인한 고장 여부를 판단할 수 있도록 하는 효과를 갖는다.
도 1은 본 발명의 제1 실시예에 따른 디스크리트 자가 진단 시스템의 출력 감시 상태를 개략적으로 도시한 블록 다이어그램이다.
도 2는 본 발명의 제1 실시예에 따른 디스크리트 자가 진단 시스템의 입력 감시 상태를 개략적으로 도시한 블록 다이어그램이다.
도 3은 본 발명의 제2 실시예에 따른 디스크리트 자가 진단 시스템의 출력 과전류 감지 상태를 도시한 블록 다이어그램이다.
도 2는 본 발명의 제1 실시예에 따른 디스크리트 자가 진단 시스템의 입력 감시 상태를 개략적으로 도시한 블록 다이어그램이다.
도 3은 본 발명의 제2 실시예에 따른 디스크리트 자가 진단 시스템의 출력 과전류 감지 상태를 도시한 블록 다이어그램이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.
도 1은 본 발명의 제1 실시예에 따른 디스크리트 자가 진단 시스템의 출력 감시 상태를 개략적으로 도시한 블록 다이어그램이고, 도 2는 본 발명의 제1 실시예에 따른 디스크리트 자가 진단 시스템의 입력 감시 상태를 개략적으로 도시한 블록 다이어그램이다.
도 1 및 도 2를 참조하여 설명하면, 본 실시예의 디스크리트 자가 진단 시스템(1)은 실제 신호 회로부(10), 제1 루프 백 회로부(20), 제2 루프 백 회로부(30) 및 자가 진단 회로부(40)를 포함하여 구성된다.
실제 신호 회로부(10)는 제1 회선(15)을 통해 시스템의 처리부(50)와 연결됨과 아울러 제2 회선(16)을 통해 외부 기기(60)의 회로에 연결되어, 처리부(50)에서 발생된 출력 신호를 외부 기기(60)로 전달하거나 또는 외부 기기(60)로부터 처리부(50)로 입력 신호를 전달하도록 구성된다.
실제 신호 회로부(10)는 신호 출력시 드라이버(Driver) 및 신호 입력시 리시버(Receiver) 역할을 수행하는 제1 액티브 소자(11) 및 제1 액티브 소자(11)를 통해 외부 기기(60)로 출력되거나 제1 액티브 소자(11)를 경유해 연산자(50)로 전달되는 신호를 정류시키기 위한 디큐 플립 플롭(DQ Flip Flop; 12)을 포함하여 구성된다.
제1 루프 백 회로부(20)는 제2 회선(16)과, 제1 회선(15) 상에 설치되는 상기한 자가 진단 회로부(40)의 비교기(42)를 연결하는 제3 회선(17) 상에 설치되어, 상기 실제 신호 회로부(10)를 통해 입력 및 출력되는 상기 통신 신호를 우회시키도록 회로를 구성한다.
상기한 제1 루프 백 회로부(20)는 리시버(Receiver) 역할을 수행하는 제2 액티브 소자(21)와, 제2 액티브 소자(21)를 통해 자가 진단 회로부(40)의 비교기(42)로 입력되는 신호를 정류시키기 위한 디큐 플립 플롭(DQ Flip Flop; 22)을 포함하여 구성된다.
그리고, 제2 루프 백 회로부(30)는 제2 회선(16)과, 상기한 자기 진단부(40)의 비교기(42)를 연결하는 제4 회선(18) 상에 설치되어, 상기 제1 루프 백 회로부(20)와는 별도로 상기 실제 신호 회로부(10)를 통해 입력 및 출력되는 상기 통신 신호를 우회시키도록 회로를 구성한다.
상기한 제2 루프 백 회로부(30)는 상기한 제1 루프 백 회로부(20)와 마찬가지로 리시버(Receiver) 역할을 수행하는 제3 액티브 소자(31)와, 제3 액티브 소자(31)를 통해 자가 진단 회로부(40)의 비교기(42)로 입력되는 신호를 정류시키기 위한 디큐 플립 플롭(DQ Flip Flop; 32)을 포함하여 구성된다.
그리고, 자가 진단 회로부(40)는 전술한 바와 같이 상기 실제 신호 회로부(10)와 처리부(50)를 연결하는 제1 회선(15) 상에 설치되며, 데이터 처리부(41)와 비교기(42)를 포함하여 구성된다.
데이터 처리부(41)는 제1 회선(15)을 통해 상기 실제 신호 회로부(10)와 처리부(40)에 연결되며, 처리부(40)에서 발생된 출력 신호를 실제 신호 회로부(10)를 통해 외부 기기(60)로 출력하도록 전달함과 아울러 실제 신호 회로부(10)를 통해 외부 기기(60)로부터 전달된 입력 신호를 처리부(50)로 전달하도록 한다.
그리고, 비교부(42)는 상기 데이터 처리부(42)와 연결되며 상기 데이터 처리부(41)로부터 상기 실제 신호 회로부(10)를 경유해 입력 및 출력되는 상기 제1 신호값을 취득함과 아울러 상기 제1 루프 백 회로부(20) 및 상기 제2 루프 백 회로부(20)에 연결되어 상기 제1 루프 백 회로부(20) 및 상기 제2 루프 백 회로부(30)를 통해 우회된 제2 신호값 및 제3 신호값을 취득하여 이들을 서로 비교하도록 한다.
상기한 데이터 처리부(41)는 비교부(42)로부터 입력된 제1 신호값, 제2 신호값 및 제3 신호값들의 비교치를 처리부(50)로 보내, 처리부(50)에서 실제 신호 회로부(10)뿐만 아니라 제1 및 제2 루프 백 회로부(20, 30)의 고장 유무 및 고장 부위를 실시간으로 판단할 수 할 수 있도록 한다.
도 1에 도시한 바와 같이, 본 실시예의 디스크리트 자가 진단 시스템(1)은, 실제 신호 회로부(10)를 통해 처리부(50)에서 발생된 출력 신호를 외부 기기로 출력하는 경우, 자가 진단 회로부(40)의 비교기(42)는 상기한 데이터 처리부(41)를 거쳐 실제 신호 회로부(10)로 출력되는 제1 신호값을 수집하고, 실제 신호 회로부(10)를 경유한 후 제2 회선(16) 상에서 상기한 제1 루프 백 회로부(20) 및 제2 루프 백 회로부(30)를 통해 우회된 제2 신호값 및 제3 신호값을 각각 수집하여 이들의 비교를 통해 고장 유무 및 고장 부위를 판단하도록 한다.
이하, 표 1은 제1 실시예에 따른 디스크리트 자가 진단 시스템(1)의 신호 출력 상태에서 제1 신호값, 제2 신호값 및 제3 신호값에 대한 각각의 CASE 별 고장 유무 및 고장 부위 판단 결과에 대한 진리표을 나타낸다.
표 1에 나타낸 바와 같이 제1 신호값, 제2 신호값 및 제3 신호값이 LOGIC '0' 또는 LOGIC'0'으로 모두 동일한 CASE1 및 CASE8의 경우, 실제 신호 회로부(10)뿐만 아니라 제1 루프 백 회로부(20) 및 제2 루프 백 회로부(30) 모두 정상 상태인 것으로 판단한다.
물론, 실제 신호 회로부(10)뿐만 아니라 제1 루프 백 회로부(20) 및 제2 루프 백 회로부(30) 모두가 고장인 경우 CASE1과 동일한 결과로 나타날 수 있기는 하나, 이들 모두가 한꺼번에 고장 나는 경우는 매우 드물기 때문에 이러한 경우의 수를 배제한다.
또한, 제1 신호값과 제2 신호값이 동일하고, 제3 신호값이 이들 제1 신호값 및 제2 신호값과 다른 CASE2 및 CASE7의 경우, 제2 루프 백 회로부(30)의 고장으로 판단한다.
반대로, 제1 신호값과 제3 신호값이 동일하고, 제2 신호값이 이들 제1 신호값 및 제3 신호값과 다른 CASE3 및 CASE 6의 경우, 제1 루프 백 회로부(20)의 고장으로 판단한다.
그리고, 제2 신호값과 제3 신호값이 동일하고, 제1 신호값이 이들 제2 신호값 및 제3 신호값과 다른 CASE4 및 CASE5의 경우, 실제 신호 회로부(10)의 고장으로 판단한다.
도 2에 도시한 바와 같이, 본 실시예의 디스크리트 자가 진단 시스템(1)은 실제 신호 회로부(10)를 통해 외부 기기(60)로부터 입력 신호를 받는 경우, 자가 진단 회로부(40)의 비교기(42)는 데이터 처리부(41)를 통해 실제 신호 회로부(10)를 경유하여 처리부(50)로 입력되는 제1 신호값을 수집하고, 실제 신호 회로부(10)를 우회하여 상기한 제1 루프 백 회로부(20) 및 제2 루프 백 회로부(30)를 통해 입력된 제2 신호값 및 제3 신호값을 각각 수집하여 이들의 비교를 통해 고장 유무 및 고장 부위를 판단할 수 있도록 한다.
본 실시예의 디스크리트 자가 진단 시스템(1)의 신호 입력 상태에서 제1 신호값, 제2 신호값 및 제3 신호값에 대한 각 CASE별 고장 유무 및 고장 부위 판단 결과는 전술한 표 1과 동일하다.
이처럼, 본 실시예의 디스크리트 자가 진단 시스템(1)은 2개의 루프 백 회로부(20, 30)를 실제 신호 회로부(10)에 우회하도록 병렬로 연결하여, 실제 신호 회로부(10)로부터 입출력되는 제1 신호값과, 제1 루프 백 회로부(20) 및 제2 루프 백 회로부(30)를 통해 우회하여 입출력되는 제2 신호값 및 제3 신호값을 서로 비교하여 실제 신호 회로부(10)뿐만 아니라 루프 백 회로부들(20, 30)의 고장 유무 및 고장 부위를 실시간으로 판단하고 대처할 수 있도록 하는 효과를 갖는다.
이하, 본 발명의 제2 실시예에 따른 디스크리트 자가 진단 시스템(100)을 첨부한 도 3을 참조하여 설명하고, 상기한 제1 실시예와 비교하여 동일 및 유사한 구성에 대해서는 동일 참조부호를 사용하고 이들에 대한 반복적인 설명은 생략한다.
도 3은 본 발명의 제2 실시예에 따른 디스크리트 자가 진단 시스템의 신호 출력 과전류 감지 상태를 도시한 블록 다이어그램이다.
도 3을 참조하여 설명하면, 본 실시예의 디스크리트 자가 진단 시스템(100)은, 상기한 제1 실시예의 디스크리트 자가 진단 시스템(1)과 비교하여, 상기 실제 신호 회로부(10)와 외부 기기(60)의 회로를 연결하는 제2 회선(16) 상에서 상기 제1 루프 백 회로부(20)를 연결하는 제3 회선(17)의 연결부 및 상기 제2 루프 백 회로부(30)를 연결하는 제4 회선(18)의 연결부 사이에 설치되는 과전류 차단용 폴리 스위치(70)를 더 포함하는 구성의 차이를 갖는다.
본 실시예의 디스크리트 자가 진단 시스템(10)의 실제 신호 회로부(10)를 통해 외부 기기(20)로 신호를 출력하는 경우, 도 1를 통해 이미 설명한 제1 실시예의 디스크리트 자가 진단 시스템(1)과 동일한 과정을 거쳐 실시간으로 고장 유무 및 고장 부위에 대한 자가 진단을 수행하게 된다.
특히, 실제 신호 회로부(10)를 통해 출력되는 출력 신호가 과전류 상태일 경우 상기한 폴리 스위치(70)에 의해 외부 기기(11) 보호를 위해 출력 신호가 차단되어 아래 표 2와 같은 고장 유무 및 고장 부위 판단 결과에 대한 진리표를 얻을 수 있게 된다.
이하, 표 2는 제2 실시예에 따른 디스크리트 자가 진단 시스템(100)의 신호 출력 상태에서 제1 신호값, 제2 신호값 및 제3 신호값에 대한 각각의 CASE별 고장 유무 및 고장 부위 판단 결과에 대한 진리표를 나타낸다.
상기한 표 2에 나타낸 바와 같이 CASE1 내지 CASE6 및 CASE8의 경우는 상기한 표 1에서와 같이 동일한 고장 유무 및 고장 부위에 대한 판단 결과를 갖게 된다.
그러나, CASE7와 같이 상기한 제1 신호값 및 제2 신호값이 모두 LOGIC'1'이고, 제3 신호값이 이들과 다른 LOGIC '0'으로 나타나는 경우, 과전류로 인한 외부와의 단절로 판단하게 된다.
즉, 실제 신호 회로부(10)를 경유해 외부 기기(10)로 출력되는 출력 신호가 과전류 상태일 경우 제2 회선(16) 상에서 과전류를 차단하도록 설치되어 퓨즈 역할을 하는 상기한 폴리 스위치(70)에 의해 출력 신호가 차단되어 제2 루프 백 회로부를 통해 우회되는 제3 신호값이 실제 신호 회로부(10)의 제1 신호값 및 제1 루프 백 회로부의 제2 신호값과 다른 LOGIC'0'으로 나타나게 되며, 이 경우 과전류로 인한 외부와의 단절로 판단한다.
이처럼, 본 실시예의 디스크리트 자가 진단 시스템(100)은 실제 신호 회로부와 외부 기기의 회로를 연결하는 제2 회선(16) 상에서 상기 제1 루프 백 회로부(20)를 연결하는 제3 회선(17)의 연결부 및 상기 제2 루프 백 회로부(30)를 연결하는 제4 회선(18)의 연결부 사이에 설치되며 과전류 차단용 폴리 스위치(70)를 추가 설치하여 회로의 과전류 신호에 의한 외부와의 단절을 판단할 수 있도록 하는 효과를 갖는다.
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형 또는 변경하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
1, 100: 디스크리트 자가 진단 시스템 10: 실제 신호 회로부
11: 제1 액티브 소자 12, 22, 23: 디큐 플립 플롭(DQ Flip Flop)
20: 제1 루프 백 회로부 21: 제2 액티브 소자
30: 제2 루프 백 회로부 32: 제3 액티브 소자
40: 자가 진단 회로부 41: 데이터 처리부
42: 비교기 50: 처리부
60: 외부 기기
11: 제1 액티브 소자 12, 22, 23: 디큐 플립 플롭(DQ Flip Flop)
20: 제1 루프 백 회로부 21: 제2 액티브 소자
30: 제2 루프 백 회로부 32: 제3 액티브 소자
40: 자가 진단 회로부 41: 데이터 처리부
42: 비교기 50: 처리부
60: 외부 기기
Claims (3)
- 디스크리트 통신을 사용하는 디스크리트 시스템에 있어서,
통신 신호를 입력 및 출력하도록 회로를 구성하는 실제 신호 회로부;
상기 실제 신호 회로부를 통해 입력 및 출력되는 상기 통신 신호를 우회시키도록 회로를 구성하는 제1 루프 백 회로부;
상기 제1 루프 백 회로부와 독립적으로 상기 실제 신호 회로부를 통해 입력 및 출력되는 상기 통신 신호를 우회시키도록 회로를 구성하는 제2 루프 백 회로부; 및
상기 실제 신호 회로부를 통해 입력 및 출력된 제1 신호값과 함께 상기 제1 루프 백 회로부 및 상기 제2 루프 백 회로부를 통해 우회된 제2 신호값 및 제3 신호값을 서로 비교하여, 상기 실제 신호 회로부, 상기 제1 루프 백 회로부 및 상기 제2 루프 백 회로부의 고장 유무를 판단하도록 하는 자가 진단 회로부;를 포함하는 디스크리트 자가 진단 시스템.
- 제1항에서,
상기 자가 진단 회로부는 상기 실제 신호 회로부와 처리부를 연결하는 제1 회선 상에 설치되며,
상기 제1 회선 상에서 상기 처리부와 통신 가능하게 설치되는 데이터 처리부; 및
상기 데이터 처리부와 연결되며 상기 데이터 처리부로부터 상기 실제 신호 회로부를 통해 입력 및 출력되는 상기 제1 신호값들을 취득함과 아울러 상기 제1 루프 백 회로부 및 상기 제2 루프 백 회로부에 연결되어 상기 제1 루프 백 회로부 및 상기 제2 루프 백 회로부를 통해 우회된 제2 신호값 및 제3 신호값을 취득하여 서로 비교하는 비교부;를 포함하는 디스크리트 자가 진단 시스템.
- 제2항에서,
상기 실제 신호 회로부와 외부 기기의 회로를 연결하는 제2 회선 상에서 상기 제1 루프 백 회로부를 연결하는 제3 회선의 연결부 및 상기 제2 루프 백 회로부를 연결하는 제4 회선의 연결부 사이에 설치되며 과전류 차단용 폴리 스위치를 더 포함하는 디스크리트 자가 진단 시스템.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100124842A KR101133030B1 (ko) | 2010-12-08 | 2010-12-08 | 디스크리트 자가 진단 시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100124842A KR101133030B1 (ko) | 2010-12-08 | 2010-12-08 | 디스크리트 자가 진단 시스템 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101133030B1 true KR101133030B1 (ko) | 2012-04-04 |
Family
ID=46143208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100124842A KR101133030B1 (ko) | 2010-12-08 | 2010-12-08 | 디스크리트 자가 진단 시스템 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101133030B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070015984A (ko) * | 2005-08-02 | 2007-02-07 | 주식회사 팬택 | 하드웨어 자가 진단이 가능한 내장형 시스템 및 그시스템에서의 자가 진단 방법 |
| KR20070100695A (ko) * | 2004-09-09 | 2007-10-11 | 폼팩터, 인코포레이티드 | 테스트 채널의 원격 버퍼 방법 및 장치 |
| KR100904673B1 (ko) | 2004-12-21 | 2009-06-25 | 테라다인 인코퍼레이티드 | 반도체 디바이스를 테스트하기 위한 시스템 및 방법 |
| KR20100120692A (ko) * | 2008-02-21 | 2010-11-16 | 베리지 (싱가포르) 피티이. 엘티디. | 테스트 하에 있는 적어도 하나의 장치를 테스트하는 원격 핀 일렉트로닉스 블록을 선택적으로 사용 또는 바이패스하는 방법 및 장치 |
-
2010
- 2010-12-08 KR KR1020100124842A patent/KR101133030B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070100695A (ko) * | 2004-09-09 | 2007-10-11 | 폼팩터, 인코포레이티드 | 테스트 채널의 원격 버퍼 방법 및 장치 |
| KR100904673B1 (ko) | 2004-12-21 | 2009-06-25 | 테라다인 인코퍼레이티드 | 반도체 디바이스를 테스트하기 위한 시스템 및 방법 |
| KR20070015984A (ko) * | 2005-08-02 | 2007-02-07 | 주식회사 팬택 | 하드웨어 자가 진단이 가능한 내장형 시스템 및 그시스템에서의 자가 진단 방법 |
| KR20100120692A (ko) * | 2008-02-21 | 2010-11-16 | 베리지 (싱가포르) 피티이. 엘티디. | 테스트 하에 있는 적어도 하나의 장치를 테스트하는 원격 핀 일렉트로닉스 블록을 선택적으로 사용 또는 바이패스하는 방법 및 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11823759B2 (en) | Testing of fault detection circuit | |
| US6505310B1 (en) | Connection integrity monitor for digital selection circuits | |
| US9846191B2 (en) | Systems and methods for internal and external error detection in sensor output interfaces | |
| KR101133030B1 (ko) | 디스크리트 자가 진단 시스템 | |
| US9442478B2 (en) | Systems, circuits and a method for generating a configurable feedback | |
| KR101224523B1 (ko) | 멀티 드롭 통신 회로의 데이터 라인 이상 감지회로 | |
| US8868980B2 (en) | Monitoring circuit | |
| GB2558750A (en) | Processing device | |
| KR20080104991A (ko) | 반도체 테스트 시스템 | |
| CN110133481B (zh) | Io桥接短路的测试方法及测试电路 | |
| US6842868B1 (en) | Connection integrity monitor for digital selection circuits | |
| US11652661B2 (en) | Interface expansion device for a network device | |
| CN109918270B (zh) | 多服务器系统、侦错方法、系统及电子设备和存储介质 | |
| JP3844300B2 (ja) | 接続検査機能付きｌｓｉ | |
| RU120256U1 (ru) | Трехканальная отказоустойчивая система на конфигурируемых процессорах с вне- и внутрикристальным резервированием | |
| JP3616306B2 (ja) | 半導体集積回路 | |
| JP2569892B2 (ja) | 切替制御監視回路 | |
| KR100394791B1 (ko) | 이중화 클럭 선택장치 | |
| JPS63227234A (ja) | バス障害検出・診断回路 | |
| JP2023143166A (ja) | 診断回路及び二重化制御回路 | |
| JPH02305037A (ja) | データ伝送システムの異常検出方式 | |
| JP2946731B2 (ja) | 冗長系の選択切替装置 | |
| JP2002305525A (ja) | 通信診断装置 | |
| JPH0746290A (ja) | 状態検出回路 | |
| JPS62235833A (ja) | 二重化伝送装置における待機系自己診断方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160126 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170328 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180327 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190327 Year of fee payment: 8 |