CN110133481B - Io桥接短路的测试方法及测试电路 - Google Patents

Io桥接短路的测试方法及测试电路 Download PDF

Info

Publication number
CN110133481B
CN110133481B CN201910509152.7A CN201910509152A CN110133481B CN 110133481 B CN110133481 B CN 110133481B CN 201910509152 A CN201910509152 A CN 201910509152A CN 110133481 B CN110133481 B CN 110133481B
Authority
CN
China
Prior art keywords
signal
pin
test
mode
selection unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910509152.7A
Other languages
English (en)
Other versions
CN110133481A (zh
Inventor
郑莉
徐春华
袁智皓
赵永胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Anlu Information Technology Co ltd
Original Assignee
Shanghai Anlu Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Anlu Information Technology Co ltd filed Critical Shanghai Anlu Information Technology Co ltd
Priority to CN201910509152.7A priority Critical patent/CN110133481B/zh
Publication of CN110133481A publication Critical patent/CN110133481A/zh
Application granted granted Critical
Publication of CN110133481B publication Critical patent/CN110133481B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供了一种IO桥接短路的测试方法，包括接收测试信号，进入测试模式，将m个管脚的接入模式均设置为输入模式，设置第一管脚为输出模式，采集第一管脚的第一响应信号，采集其余m‑1个所述管脚的第二响应信号，并作为测试结果输出，然后将第一管脚还原为所述输入模式，直至完成对m个所述管脚的检测。所述IO桥接短路的测试方法中，自带测试信号通路，通过接收测试信号进入测试模式，避免了使用成本高的自动化测试测试设备，降低了检测成本；依次将m个所述管脚设置为输出模式，检测后再还原为输入模式，从而使检测能不受管脚数量的限制。本发明还提供了一种用于实现所述IO桥接短路的测试方法的测试电路。

Description

IO桥接短路的测试方法及测试电路
技术领域
本发明涉及集成电路技术领域，尤其涉及一种IO桥接短路的测试方法及测试电路。
背景技术
管脚常应用于集成电路中，而应用于集成电路中的管脚之间常需要进行桥接故障检测。
现有技术中通常通过自动化测试设备(Automatic Test Equipment，ATE)对集成电路的管脚之间的桥接故障进行检测，但自动化测试设备价格昂贵，使得测试成本增加，且自动化检测设备的输入/输出(Input/Output，IO)通路数量有限，无法自由的添加额外的输入/输出通路数量，从而使得检测管脚的数量受到限制，无法满足大数量管脚的检测需求。
因此，有必要提供一种新型的IO桥接短路的测试方法及测试电路以解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种IO桥接短路的测试方法及测试电路，避免使用自动化测试设备以降低成本，同时满足对大数量管脚的检测需求。
为实现上述目的，本发明的所述IO桥接短路的测试方法，包括以下步骤：
S1：接收测试信号后，关闭功能信号通路，并开启测试信号通路，以进入测试模式；
S2：通过所述测试信号通路向m个管脚连续输入第一信号，以设置m个所述管脚的接入模式为输入模式，所述m为大于0的自然数；
S3：接收一个第二信号，通过对应的所述测试信号通路向第一管脚输入所述第二信号，以设置所述第一管脚的接入模式为输出模式；
S4：通过对应的所述测试信号通路采集所述第一管脚响应于所述第二信号的第一响应信号，同时通过对应的所述测试信号通路采集其余m-1个所述管脚响应于所述第一信号的第二响应信号，将所述第一响应信号和所述第二响应信号作为测试结果输出，然后将所述第一管脚的接入模式还原为所述输入模式，以完成对所述第一管脚的检测；
S5：重复执行所述步骤S3和所述步骤S4，直至完成对m个所述管脚的检测；
S6：退出所述测试模式。
发明的有益效果在于：通过接收测试信号，进入测试模式，避免了使用高成本的自动化测试设备，降低了检测成本；重复执行所述步骤S3和所述步骤S4，依次将m个所述管脚的接入模式设置为输出模式，并在输出测试结果后还原为输入模式，从而使检测不受管脚数量的限制。
优选地，根据所述测试结果中的所述第二信号的数量判断所述管脚是否发生桥接短路。其有益效果在于：通过所述测试结果中所述第二信号的数量即可判断出所述管脚是否发生桥接短路，准确性高。
进一步优选地，当所述测试结果中的所述第二信号的数量等于1，判断所述管脚没有发生桥接短路。
进一步优选地，当所述测试结果中的所述第二信号的数量大于1，判断所述管脚发生桥接短路。
优选地，每个所述管脚均包括第一端、第二端和第三端。其有益效果在于：便于对所述管脚的接入模式进行调节。
进一步优选地，所述第一端为三态选择端，所述第二端为输出端，所述第三端为输入端。
优选地，所述步骤S2中，通过所述测试信号通路向每个所述管脚的第一端和第二端连续输入第一信号，以设置m个所述管脚的接入模式为输入模式。
优选地，所述步骤S3中，通过对应的所述测试信号通路向所述第一管脚的第一端和第二端输入所述第二信号，以设置所述第一管脚的接入模式为输出模式。
优选地，从每个所述管脚的第三端采集所述第一响应信号或所述第二响应信号。
本发明还提供了一种测试电路，所述测试电路包括模式控制模块、模式选择模块、信号激励模块、信号处理模块和管脚模块，所述管脚模块包括m个管脚单元，所述模式选择模块包括m个模式选择单元，所述m为大于0的自然数；
所述模式控制模块用于向所述模式选择模块发送测试信号；
所述模式选择单元用于根据所述测试信号关闭功能信号通路，并开启测试信号通路，以使所述测试电路进入测试模式；
所述信号激励模块用于接收第一信号或第二信号，并通过所述模式选择模块的测试信号通路向所述管脚单元传输所述第一信号或所述第二信号，以设置所述管脚单元的接入模式为输入模式或输出模式；
所述信号处理模块用于通过所述模式选择模块的测试信号通路采集接入模式为所述输出模式的所述管脚单元响应于所述第二信号的第一响应信号和接入模式为所述输入模式的所述管脚单元响应于所述第一信号的第二响应信号，并将所述第一信号和所述第二信号作为测试结果输出。
所述测试电路的有益效果在于：所述模式控制模块用于向所述模式选择模块发送测试信号，所述模式选择模块用于接收所述测试信号，以关闭功能信号通路，并开启测试信号通路，通过所述信号激励模块和所述信号处理模块进行检测，无需额外的检测工具，成本低；m个所述管脚均与所述信号激励模块和所述信号处理模块连接，所述信号激励模块和所述信号处理模块能依次对m个所述管脚进行检测，从而能不受管脚数量的限制。
进一步优选地，所述模式选择单元与所述管脚单元一一对应设置，所述模式选择单元包括第一选择单元、第二选择单元和第三选择单元，所述第一选择单元与所述管脚单元的第一端连接，所述第二选择单元与所述管脚单元的第二端连接，所述第三选择单元与所述管脚单元的第三端连接。
进一步优选地，所述第一选择单元、第二选择单元和所述第三选择单元均具有所述测试信号通路和所述功能信号通路。
进一步优选地，所述管脚单元为具有双向模式的管脚，所述第一端为所述管脚的三态选择端，所述第二端为所述管脚的输出端，所述第三端为所述管脚的输入端。
进一步优选地，所述信号激励模块包括m个信号激励单元，所述信号激励单元与所述模式选择单元一一对应设置，所述第一选择单元和所述第二选择单元均与所述信号激励单元连接。
进一步优选地，所述信号激励模块为输出移位寄存器，所述信号激励单元为所述输出移位寄存器的位。
进一步优选地，所述信号处理模块包括m个信号处理单元，所述信号处理单元与所述模式选择单元一一对应设置。
进一步优选地，所述信号处理模块为输入移位寄存器，所述信号处理单元为所述输入移位寄存器的位。
附图说明
图1为本发明的IO桥接短路测试方法的流程图；
图2为本发明的测试电路的结构框图；
图3为本发明的模式选择模块的结构框图；
图4为本发明的管脚模块的结构框图；
图5为本发明的信号激励模块的结构框图；
图6为本发明的信号处理模块的结构框图；
图7为本发明的第一信号激励单元、第一模式选择单元、第一管脚单元、第一个输入选择单元和第一信号处理单元之间的工作状态示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
针对现有技术存在的问题，本发明的实施例提供了一种IO桥接短路的测试方法，包括以下步骤：
S1：接收测试信号后，关闭功能信号通路，并开启测试信号通路，以进入测试模式；
S2：通过所述测试信号通路向m个管脚连续输入第一信号，以设置m个所述管脚的接入模式为输入模式，所述m为大于0的自然数；
S3：接收一个第二信号，通过对应的所述测试信号通路向第一管脚输入所述第二信号，以设置所述第一管脚的接入模式为输出模式；
S4：通过对应的所述测试信号通路采集所述第一管脚响应于所述第二信号的第一响应信号，同时通过对应的所述测试信号通路采集其余m-1个所述管脚响应于所述第一信号的第二响应信号，将所述第一响应信号和所述第二响应信号作为测试结果输出，然后将所述第一管脚的接入模式还原为所述输入模式，以完成对所述第一管脚的检测；
S5：重复执行所述步骤S3和所述步骤S4，直至完成对m个所述管脚的检测；
S6：退出所述测试模式。
本发明的一些具体实施例中，m个所述管脚的数字编号定义为1到m，m为大于0的自然数，所述第一管脚为数字编号为1的管脚，按数字编号1到m依次完成每个所述管脚的检测。
本发明的一些具体实施例中，所述第一信号的二级制数值为1，所述第二信号的二进制数值为0。
本发明的一些实施例中，所述管脚的接入模式为输出模式时，所述管脚输出端的值为管脚压点位置上的值，所述值为0。
本发明的一些实施例中，所述管脚压点位置为所述管脚和其它器件连接的位置。
本发明的一些实施例中，所述管脚的接入模式为输入模式时，所述管脚的输入值为缺省的弱上拉值，所述缺省的弱上拉值为1。
本发明的一些实施例中，根据所述测试结果中的所述第二信号的数量判断所述管脚是否发生桥接短路。
本发明的一些实施例中，当所述测试结果中的所述第二信号的数量等于1，判断所述管脚没有发生桥接短路。
本发明的一些实施例中，当所述测试结果中的所述第二信号的数量大于1，判断所述管脚发生桥接短路。
本发明的一些实施例中，每个所述管脚均包括第一端、第二端和第三端。
本发明的一些具体的实施例中，所述第一端为三态选择端，所述第二端为输出端，所述第三端为输入端。
本发明的一些实施例中，所述步骤S2中，通过所述测试信号通路向每个所述管脚的第一端和第二端连续输入第一信号，以设置m个所述管脚的接入模式为输入模式。
本发明的一些实施例中，所述步骤S3中，通过对应的所述测试信号通路向所述第一管脚的第一端和第二端输入所述第二信号，以设置所述第一管脚的接入模式为输出模式。
本发明的一些实施例中，从每个所述管脚的第三端采集所述第一响应信号或所述第二响应信号。
图2为本发明一些实施例中测试电路的结构框图。参照图2，所述测试电路20包括模式控制模块21、模式选择模块22、信号激励模块23、信号处理模块24和管脚模块25，所述管脚模块25包括m个管脚单元(图中未标示)，所述模式选择模块22包括m个模式选择单元(图中未标示)，所述m为大于0的自然数；
所述模式控制模块21用于向所述模式选择模块发送测试信号；
所述模式选择单元22用于根据所述测试信号关闭功能信号通路，并开启测试信号通路，以使所述测试电路进入测试模式；
所述信号激励模块23用于接收第一信号或第二信号，并通过所述模式选择模块的测试信号通路向所述管脚单元传输所述第一信号或所述第二信号，以设置所述管脚单元的接入模式为输入模式或输出模式；
所述信号处理模块24用于通过所述模式选择模块22的测试信号通路采集接入模式为所述输出模式的所述管脚单元响应于所述第二信号的第一响应信号和接入模式为所述输入模式的所述管脚单元响应于所述第一信号的第二响应信号，并将所述第一信号和所述第二信号作为测试结果输出。
本发明的一些实施例中，所述模式选择单元与所述管脚单元一一对应设置，所述模式选择单元包括第一选择单元、第二选择单元和第三选择单元，所述第一选择单元与所述管脚单元的第一端连接，所述第二选择单元与所述管脚单元的第二端连接，所述第三选择单元与所述管脚单元的第三端连接。
本发明的一些实施例中，所述第一选择单元、第二选择单元和所述第三选择单元均具有所述测试信号通路和所述功能信号通路。
本发明的一些实施例中，所述管脚单元为具有双向模式的管脚，所述第一端为所述管脚的三态选择端，所述第二端为所述管脚的输出端，所述第三端为所述管脚的输入端。
图3为本发明的一些实施例中模式选择模块的结构框图。参照图3，所述模式选择模块22包括第一模式选择单元221、第二模式选择单元222、第三模式选择单元223至第m模式选择单元224。
图4为本发明的一些实施例中管脚模块的结构框图。参照图4，所述管脚模块25包括第一管脚单元251、第二管脚单元252、第三管脚单元253至第m管脚单元254。
本发明的一些实施例中，所述信号激励模块23包括m个信号激励单元，所述信号激励单元与所述模式选择单元一一对应设置，所述第一选择单元和所述第二选择单元均与所述信号激励单元连接。
本发明的一些实施例中，所述信号激励模块还包括m个输出选择单元，所述信号处理模块还包括m个输入选择单元，所述输出选择单元和所述输入选择单元均为选择器。
图5为本发明的一些具体实施例中信号激励模块的结构框图。参照图5，信号激励模块23包括第一信号激励单元231、第二信号激励单元232、第三信号激励单元233至第m信号激励单元234，所述信号激励模块23还包括第一输出选择单元235、第二输出选择单元236、第三输出选择单元237至第m输出选择单元238，所述第一信号激励单元231的输入端连接所述第一输出选择单元235的输出端，所述第一输出选择单元235的输入端连接第一信号输出端和信号脉冲输出端，所述第二输出选择单元236的输入端连接所述第一信号输出端和所述第一信号激励单元231的输出端，所述第二输出选择单元236的输出端连接所述第二信号激励单元232的输入端，所述第三输出选择单元237的输入端连接所述第一信号输出端和所述第二信号激励单元232的输出端，所述第三输出选择单元237的输出端连接所述第三信号激励单元233的输入端连接，直至第m输出选择单元238的输出端连接第m信号激励单元234的输入端。
如图3至图5所示，所述第一信号激励单元231的输出端通过所述第一模式选择单元221连接所述第一管脚单元251的输出端，所述第二信号激励单元232的输出端通过所述第二模式选择单元222连接所述第二管脚单元252的输出端，所述第二信号激励单元233的输出端通过所述第三模式选择单元223连接所述第二管脚单元253的输出端，直至第m信号激励单元234的输出端通过第m模式选择单元224连接第m管脚单元254的输出端。
本发明的一些实施例中，所述第一信号输出端持续输出第一信号，所述信号脉冲输出端输出移动脉冲信号，所述移动脉冲信号由m个第一信号和一个所述第二信号组成，所述m为大于0的自然数。
本发明的一些实施例中，所述信号激励模块23接收所述移动脉冲信号，所述移动脉冲信号从所述第一信号激励单元231连续的传递到第m激励单元235，且相邻的两个所述信号激励单元之间每次仅传递一个所述第一信号或所述第二信号。
本发明的一些实施例中，所述第二信号在所述信号激励单元之间每传递一次，则所述信号处理模块输出一次所述测试结果。
本发明的一些实施例中，所述被设置为输出模式的管脚与被设置为输入模式的管脚发生桥接短路时，所述输入移位寄存器中与被设置为输入模式的管脚连接的位移位输出0。
本发明的一些实施例中，所述信号激励模块为输出移位寄存器，所述信号激励单元为所述输出移位寄存器的位。
本发明的一些实施例中，所述信号处理模块24包括m个信号处理单元，所述信号处理单元与所述模式选择单元一一对应设置，所述信号处理单元通过所述输入选择单元与所述第三选择单元连接。
图6为本发明的一些具体实施例中信号处理模块的结构框图。参照图6，所述信号处理模块24包括第一信号处理单元241、第二信号处理单元242、第三信号处理单元243至第m信号处理单元244，所述信号处理模块24还包括第一输入选择单元245、第二输入选择单元246、第三输入选择单元247至第m输入选择单元248，所述第一信号处理单元241的输入端连接所述第一输入选择单元245的输出端，所述第二输入选择单元246的输入端连接所述第一信号处理单元241的输出端，所述第二信号处理单元242的输入端连接所述第二输入选择单元246的输出端，所述第三输入选择单元247的输入端连接所述第二信号处理单元242的输出端，直至第m信号处理单元244的输入端连接所述第m输入选择单元248的输出端。
如图3、图4和图6所示，所述第一输入选择单元245的输入端通过所述第一模式选择单元221连接所述第一管脚单元251的输入端，所述第二输入选择单元246的输入端还通过所述第二模式选择单元222连接所述第二管脚单元252的输入端，所述第三输入选择单元247的输入端还通过所述第三模式选择单元223连接所述第三管脚单元253的输入端，直至第m输入选择单元248的输入端还通过第m模式选择单元224连接第m管脚单元254的输入端。
本发明的一些实施例中，所述信号处理模块为输入移位寄存器，所述信号处理单元为所述输入移位寄存器的位。
本发明的一些实施例中，所述模式选择模块的功能通路与所述测试电路外的功能电路连接，所述功能电路为所述管脚的应用电路。
图7为本发明的一些具体实施例中第一信号激励单元、第一模式选择单元、第一管脚单元、第一输入选择单元和第一信号处理单元之间的工作状态示意图。参照图3至图7，所述第一模式选择单元221包括第一选择单元2211、第二选择单元2212和第三选择单元2213，所述第一信号激励单元231的输出端通过所述第一选择单元2211与所述第一管脚单元251的第一端连接，所述第一信号激励单元231的输出端还通过所述第二选择单元2212与所述第一管脚单元251的第二端连接，所述第一输入选择单元245的输入端通过所述第三选择单元2213与所述第一管脚单元251的第三端连接，所述第一输入选择单元245的输出端与所述第一信号处理单元241的输入端连接。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

Claims (9)

1.一种测试电路，其特征在于，包括模式控制模块、模式选择模块、信号激励模块、信号处理模块和管脚模块，所述管脚模块包括m个具有双向模式的管脚，所述模式选择模块包括m个模式选择单元，所述模式选择单元与所述管脚一一对应设置，所述信号激励模块包括m个信号激励单元，所述信号激励单元与所述模式选择单元一一对应设置，所述m为大于0的自然数；
所述模式控制模块用于向所述模式选择模块发送测试信号；
所述模式选择单元用于根据所述测试信号关闭功能信号通路，并开启测试信号通路，以使所述测试电路进入测试模式；
所述信号激励模块用于接收移动脉冲信号，所述移动脉冲信号包括第一信号和第二信号，所述第一信号和所述第二信号在所述信号激励单元之间传递，并通过所述模式选择单元的测试信号通路向所述管脚传输所述第一信号或所述第二信号，以设置所述管脚的接入模式为输入模式或输出模式；
所述信号处理模块用于通过所述模式选择模块的测试信号通路采集接入模式为所述输出模式的所述管脚响应于所述第二信号的第一响应信号和接入模式为所述输入模式的所述管脚响应于所述第一信号的第二响应信号，并将所述第一信号和所述第二信号作为测试结果输出，所述信号处理模块包括m个信号处理单元，所述信号处理单元与所述模式选择单元一一对应设置，所述信号处理模块为输入移位寄存器，所述信号处理单元为所述输入移位寄存器的位。
2.根据权利要求1所述的测试电路，其特征在于，所述模式选择单元包括第一选择单元、第二选择单元和第三选择单元，所述第一选择单元与所述管脚的第一端连接，所述第二选择单元与所述管脚的第二端连接，所述第三选择单元与所述管脚的第三端连接。
3.根据权利要求2所述的测试电路，其特征在于，所述第一选择单元、第二选择单元和所述第三选择单元均具有所述测试信号通路和所述功能信号通路。
4.根据权利要求2所述的测试电路，其特征在于，所述第一端为所述管脚的三态选择端，所述第二端为所述管脚的输出端，所述第三端为所述管脚的输入端。
5.根据权利要求2所述的测试电路，其特征在于，所述第一选择单元和所述第二选择单元均与所述信号激励单元连接。
6.根据权利要求5所述的测试电路，其特征在于，所述信号激励模块为输出移位寄存器，所述信号激励单元为所述输出移位寄存器的位。
7.根据权利要求1所述的测试电路，其特征在于，根据所述测试结果中的所述第二信号的数量判断所述管脚是否发生桥接短路。
8.根据权利要求7所述的测试电路，其特征在于，当所述测试结果中的所述第二信号的数量等于1，判断所述管脚没有发生桥接短路。
9.根据权利要求7所述的测试电路，其特征在于，当所述测试结果中的所述第二信号的数量大于1，判断所述管脚发生桥接短路。
CN201910509152.7A 2019-06-13 2019-06-13 Io桥接短路的测试方法及测试电路 Active CN110133481B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910509152.7A CN110133481B (zh) 2019-06-13 2019-06-13 Io桥接短路的测试方法及测试电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910509152.7A CN110133481B (zh) 2019-06-13 2019-06-13 Io桥接短路的测试方法及测试电路

Publications (2)

Publication Number Publication Date
CN110133481A CN110133481A (zh) 2019-08-16
CN110133481B true CN110133481B (zh) 2021-08-06

Family

ID=67581347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910509152.7A Active CN110133481B (zh) 2019-06-13 2019-06-13 Io桥接短路的测试方法及测试电路

Country Status (1)

Country Link
CN (1) CN110133481B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111766509B (zh) * 2020-09-02 2020-12-25 深圳芯邦科技股份有限公司 一种芯片测试方法及相关设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006064551A1 (ja) * 2004-12-14 2006-06-22 Atsunori Shibuya 試験装置
CN103076530B (zh) * 2012-12-28 2016-12-28 昆山丘钛微电子科技有限公司 Cmos芯片自动开短路测试系统及测试方法
CN103698654B (zh) * 2013-12-28 2016-08-17 珠海全志科技股份有限公司 芯片管脚的开路短路测试装置及测试方法
CN103869209A (zh) * 2014-03-19 2014-06-18 成都市中州半导体科技有限公司 一种集成电路管脚的测试方法
CN108510923A (zh) * 2018-03-30 2018-09-07 武汉精立电子技术有限公司 一种检测液晶模组id管脚开短路的装置

Also Published As

Publication number Publication date
CN110133481A (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
EP0227696A1 (en) On chip test system for configurable gate arrays
CA2291681C (en) Boundary scan element and communication device made by using the same
JPH026093B2 (zh)
US5809040A (en) Testable circuit configuration having a plurality of identical circuit blocks
US11531048B2 (en) Voltage diagnostic circuit
CN110133481B (zh) Io桥接短路的测试方法及测试电路
US20190065411A1 (en) Security arrangement
CN110646723B (zh) 总线接口测试电路和方法
US11343065B2 (en) Serial bidirectional communication circuit and method thereof
EP3435100B1 (en) Method for testing an electronic device and an interface circuit therefore
US4881229A (en) Test circuit arrangement for a communication network and test method using same
KR910008920B1 (ko) 다중-모우드 카운터 회로망 및 이 회로망의 동작 검사 방법
CN110133486B (zh) Fpga的管脚桥接短路测试方法
KR900008804B1 (ko) 선견 터미날 카운터 및 터미날 카운트 신호 발생 방법
US5388225A (en) Time-domain boundary bridge method and apparatus for asynchronous sequential machines
US6463562B1 (en) Semiconductor device including macros and its testing method
CN215219053U (zh) 芯片测试设备、系统、芯片及蓝牙耳机
CN211264169U (zh) 一种用于逻辑控制单元的自动化测试装置
KR101619741B1 (ko) 자체 진단 기능이 내장된 반도체 소자를 시험하는 장치
CN109901048B (zh) 以不同扫描链测试差分线路的系统及其方法
US20060136796A1 (en) LSI device having scan separators provided in number reduced from signal lines of combinatorial circuits
US6898748B1 (en) Test circuit method and apparatus
US11143702B2 (en) Test access port circuit capable of increasing transmission throughput
US6411115B2 (en) Apparatus for testing a semiconductor and process for the same
CN111443274B (zh) 电路测试系统及电路测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 200434 Room 202, building 5, No. 500, Memorial Road, Hongkou District, Shanghai

Applicant after: Shanghai Anlu Information Technology Co.,Ltd.

Address before: Room a4246, 4th floor, 391-393 dongdaming Road, Hongkou District, Shanghai 200080

Applicant before: SHANGHAI ANLOGIC INFORMATION TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant