CN109901048B - 以不同扫描链测试差分线路的系统及其方法 - Google Patents

以不同扫描链测试差分线路的系统及其方法 Download PDF

Info

Publication number
CN109901048B
CN109901048B CN201711314457.XA CN201711314457A CN109901048B CN 109901048 B CN109901048 B CN 109901048B CN 201711314457 A CN201711314457 A CN 201711314457A CN 109901048 B CN109901048 B CN 109901048B
Authority
CN
China
Prior art keywords
scan chain
test
module
data
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711314457.XA
Other languages
English (en)
Other versions
CN109901048A (zh
Inventor
段秋月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Electronics Tianjin Co Ltd
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Electronics Tianjin Co Ltd
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Electronics Tianjin Co Ltd, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201711314457.XA priority Critical patent/CN109901048B/zh
Priority to US16/009,877 priority patent/US20190178940A1/en
Publication of CN109901048A publication Critical patent/CN109901048A/zh
Application granted granted Critical
Publication of CN109901048B publication Critical patent/CN109901048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31706—Testing of digital circuits involving differential digital signals, e.g. testing differential signal circuits, using differential signals for testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test
    • G01R31/318586—Design for test with partial scan or non-scannable parts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开一种以不同扫描链测试差分线路的系统及其方法，其通过对目标电路板上的两个电子组件建立扫描链，并依据两条扫描链之间的数据流向依序推送两条扫描链的测试数据给两条扫描链，使得电子组件产生结果数据后，依据两条扫描链的测试数据及结果数据判断测试结果的技术手段，可以使用通用的测试方式对所有电子组件进行测试，并达成稳定对所有电子组件进行差分信号测试的技术功效。

Description

以不同扫描链测试差分线路的系统及其方法
技术领域
本发明涉及一种电路板测试系统及其方法，特别指一种以不同扫描链测试差分线路的系统及其方法。
背景技术
近年来，在电路板上使用差分线路来连接不同的电子组件已经非常普及，因此，如何准确测试在两个电子组件之间的差分线路便成为各家厂商亟欲解决的问题之一。
一般而言，差分线路的测试方式通常是进行功能测试来检测差分信号是否能正常工作。然而，通过功能测试只代表差分信号能正常接收及传送，倘若电子组件的某一引脚如“Tx_p”或“Rx_n”出现开路或电容虚焊甚至短路时，差分信号可能仍照常传送，也就是说，功能测试并没有测试差分线路中的每一根线路的情况，所以测试可信度不佳。
有鉴于此，便有厂商提出一种利用联合测试工作组(Joint Test Action Group,JTAG)的测试方式，藉由电子组件上的标准测试存取端口和边界扫描结构来测试两个电子组件之间的差分线路。然而，目前针对不同的电子组件通常有不同的测试方式，增加了测试的成本。
综上所述，可知现有技术中长期以来一直存在需要针对不同电子组件选择不同测试方式的问题，因此有必要提出改进的技术手段，来解决此问题。
发明内容
有鉴于现有技术存在需要针对不同电子组件选择不同测试方式的问题，本发明遂披露一种以不同扫描链测试差分线路的系统及其方法，其中：
本发明所披露的以不同扫描链测试差分线路的系统，用以测试目标电路板，目标电路板包含两个电子组件，且两个电子组件电性连接。本发明所披露的系统至少包含：信号输入模块；测试值定义模块，用以定义第一扫描链及第二扫描链的测试值，第一扫描链及第二扫描链分别对应两个电子组件中的不同电子组件；测试数据产生模块，用以分别产生第一扫描链及第二扫描链的测试数据；扫描链初始化模块，用以通过信号输入模块分别使用第一扫描链及第二扫描链的测试值初始化第一扫描链及第二扫描链；线路测试模块，用以依据第一扫描链与第二扫描链间的数据流向，通过信号输入模块依序推送第一扫描链及第二扫描链的测试数据至第一扫描链与该第二扫描链；信号获取模块，用以取得结果数据；结果判断模块，用以依据第一扫描链及第二扫描链的测试数据及结果数据判断测试结果。
本发明所披露的以不同扫描链测试差分线路的方法，用以测试目标电路板，目标电路板包含两个电子组件，且两个电子组件电性连接，其步骤至少包括：定义第一扫描链及第二扫描链的测试值，第一扫描链及该第二扫描链分别对应两个电子组件中的不同电子组件；通过信号输入模块分别使用第一扫描链及第二扫描链的测试值初始化第一扫描链及第二扫描链；分别产生与第一扫描链及第二扫描链对应的测试数据；依据第一扫描链与第二扫描链间的数据流向，通过信号输入模块依序推送第一扫描链及第二扫描链的测试数据至第一扫描链与第二扫描链，并通过信号获取模块取得结果数据；依据第一扫描链及第二扫描链的测试数据及结果数据判断测试结果。
本发明所披露的系统与方法如上，与现有技术之间的差异在于本发明通过对目标电路板上的两个电子组件建立扫描链，并依据两条扫描链之间的数据流向依序推送两条扫描链的测试数据给两条扫描链，使得电子组件产生结果数据后，依据两条扫描链的测试数据及结果数据判断测试结果，藉以解决现有技术所存在的问题，并可以达成稳定对所有电子组件进行差分信号测试的技术功效。
附图说明
图1为本发明所提的以不同扫描链测试差分线路的系统架构图。
图2为本发明所提的以不同扫描链测试差分线路的方法流程图。
符号说明：
110 信号输入模块
120 信号获取模块
150 测试值定义模块
160 测试数据产生模块
170 扫描链初始化模块
180 线路测试模块
190 结果判断模块
具体实施方式
以下将配合附图及实施例来详细说明本发明的特征与实施方式，内容足以使任何本领域技术人员能够轻易地充分理解本发明解决技术问题所应用的技术手段并据以实施，藉此实现本发明可达成的功效。
本发明可以检测在目标电路板上连接两个电子组件的线路是否正常。本发明所提的电子组件通常是集成电路，但本发明并不以此为限。
以下先以图1本发明所述的以不同扫描链测试差分线路的系统架构图来说明本发明的系统运作。如图1所示，本发明的系统含有信号输入模块110、信号获取模块120、测试值定义模块150、测试数据产生模块160、扫描链初始化模块170、线路测试模块180、以及结果判断模块190。
信号输入模块110负责将信号推送至电路板上的电子组件中。上述的电路板可以是待测试的目标电路板，也可以是已确定可正常工作的样本电路板。其中，样本电路板与目标电路板的型号、规格、配置完全相同，也就是样本电路板与目标电路板为相同的电路板。
信号输入模块110可以包含一个或多个输入组件，输入组件可以是一个一维或多维的位移缓存器(shift register)，但本发明并不以此为限。其中，输入组件可以通过电子组件的一个特定引脚(pin)或特定连接点与目标电路板上的电子组件连接。
信号输入模块110所包含的每一个输入组件可以与同一张目标电路板上的一个或多个电子组件连接，当输入组件只与一个电子组件连接时，输入组件可以推送一组信号至相连接的电子组件中，而当输入组件与多个电子组件连接时，输入组件可以由相连接的电子组件中选择一个电子组件，并将一组信号推送至被选择的电子组件中。
信号获取模块120负责取得电路板上的电子组件所产生的信号。上述的电路板可以是待测试的目标电路板，也可以是已确定可正常工作的样本电路板。但信号获取模块120与信号输入模块110需要同时与同一张电路板上的电子组件连接。
与信号输入模块110相似的，信号获取模块120可以包含一个或多个获取组件，获取组件可以是一个一维或多维的位移缓存器，但本发明并不以此为限。其中，获取组件可以通过目标电路板上的电子组件的一个特定引脚或特定接点与目标电路板上的电子组件连接。
信号获取模块120所包含的每一个获取组件可以与同一张目标电路板上的一个或多个电子组件连接，当获取组件只与一个电子组件连接时，获取组件可以接收相连接的电子组件所产生的一组信号，而当获取组件与多个电子组件连接时，获取组件可以由相连接的电子组件中选择一个电子组件，并接收被选择的电子组件所产生的一组信号。
特别要说明的是，在本发明中，目标电路板上的一个电子组件、与该电子组件连接的信号输入模块110中的一个输入组件、以及与该电子组件连接的信号获取模块120中的一个获取组件可以形成与该电子组件对应的一条扫描链，也就是说，一条扫描链对应目标电路板上的一个电子组件，且该条扫描链包含相对应的电子组件、与相对应的电子组件连接的输入组件、以及与相对应的电子组件连接的获取组件。由于在本发明中，目标电路板上包含两个或两个以上的电子组件，因此，在本发明中，至少包含两条扫描链，分别称为“第一扫描链”与“第二扫描链”。另外，与第一扫描链与第二扫描链对应的电子组件在本发明中意被称为“第一电子组件”与“第二电子组件”。
测试值定义模块150负责定义扫描链(第一扫描链与第二扫描链)的测试值。在本发明中，也使用“第一测试值”与“第二测试值”分别表示第一扫描链的测试值与第二扫描链的测试值。
测试值定义模块150可以通过信号输入模块110将测试指令传送到样本电路板上的样本组件，并可以通过信号获取模块120由样本电路板上的样本组件取得样本数据，以及将所取得的样本数据定义为扫描链的测试值。测试值定义模块150也可以将预设值定义为扫描链的测试值。其中，样本组件与第二电子组件的型号与规格相同，且样本组件在样本电路板上的位置及功能与第二电子组件在目标电路板上的位置及功能相同。
测试数据产生模块160负责产生与扫描链(第一扫描链与第二扫描链)对应的测试数据。例如，测试数据产生模块160可以依据目标电路板的识别数据、第一电子组件的识别数据、及第二电子组件的识别数据读取相对应的测试数据，但测试数据产生模块160产生测试数据的方式并不以上述为限。
扫描链初始化模块170负责通过信号输入模块110使用第一测试值初始化第一扫描链，也负责通过信号输入模块110使用第二测试值初始化第二扫描链。
更详细的说，扫描链初始化模块170可以先通过信号输入模块110依序将采样(SAMPLE)指令、测试值定义模块150所定义的第一测试值、第一测试值(再次发送)、测试(EXTEST)指令、以及第一测试值(第三次发送)推送给第一电子组件，并通过信号获取模块120由第一电子组件取得采样数据，再将所取得的采样数据作为新的第一测试值，并通过信号输入模块110依序将新的第一测试值以及脉冲(EXTEST_PULSE)指令推送至第一电子组件，接着，扫描链初始化模块170可以重复将通过信号获取模块120所取得的采样数据作为新的第一测试值，并通过信号输入模块110将变更后的新的第一测试值传送至第一电子组件，以及通过信号获取模块120由第一电子组件取得采样数据数次，藉以初始化第一扫描链。同样的，扫描链初始化模块170也可以使用上述初始化第一扫描链的过程，通过信号输入模块110依序将采样指令、第二测试值、第二测试值、测试指令、第二测试值、采样数据(新的第二测试值)以及脉冲指令推送至第二电子组件，并重复推送做为新的第二测试值的采样数据数次，藉以初始化第二扫描链。
扫描链初始化模块170也可以在线路测试模块180完成测试后，通过信号输入模块110依序将测试(EXTEST)指令、以及最后推送到第一扫描链的新的第一测试值推送至第一扫描链，使得第一扫描链恢复到初始化的状态。同样的，扫描链初始化模块170也可以在线路测试模块180完成测试后，通过信号输入模块110依序将测试指令、以及最后推送到第二扫描链的新的第二测试值推送至第二扫描链，使得第二扫描链恢复到初始化的状态。
线路测试模块180负责依据第一扫描链所对应的电子组件与第二扫描链所对应的电子组件间的数据流向，通过信号输入模块110依序将测试数据产生模块160所产生的第一扫描链及第二扫描链的测试数据推送至第一扫描链与第二扫描链。举例来说，若要测试由第一电子组件送往第二电子组件的数据或信号是否正确，则线路测试模块180可以先通过信号输入模块110将第一扫描链的测试数据推送至第一扫描链，再将第二扫描链的测试数据推送到第二扫描链，相反的，若要测试由第二电子组件送往第一电子组件的数据或信号是否正确，则线路测试模块180可以先通过信号输入模块110将第二扫描链的测试数据推送至第二扫描链，再将第一扫描链的测试数据推送到第一扫描链。
值得一提的是，线路测试模块180通过信号输入模块110推送到扫描链(第一扫描链与第二扫描链)的测试数据，仅改变待测试的引脚的信号，非被测试的引脚的信号并不会被改变，藉以确保线路测试模块180推送到扫描链的测试数据符合主板实际的工作逻辑，避免电子组件产生非预期的数据或信号导致主板断电等非预期的状况。
线路测试模块180也负责通过信号获取模块120取得结果数据。线路测试模块180所取得的结果数据包含第一电子组件的输出结果以及第二电子组件的输出结果。
在部分的实施例中，可能会发生较晚取得线路测试模块180通过信号输入模块110所推送的测试数据的电子组件(例如第二电子组件)在取得测试数据时，先取得线路测试模块180通过信号输入模块110所推送的测试数据的电子组件(例如第一电子组件)尚未产生输出信号，或先取得线路测试模块180所推送的测试数据的电子组件所产生的输出信号尚未被传送到较晚取得测试数据的电子组件，导致较晚取得测试数据的电子组件产生未知结果的情况，因此，线路测试模块180可以依据前次推送第一扫描链/第二扫描链的测试数据的顺序，再次通过信号输入模块110将测试数据产生模块160所产生的第一扫描链/第二扫描链的测试数据推送到第一扫描链/第二扫描链，藉以避免上述第一电子组件与第二电子组件数据或信号不同步的问题。
结果判断模块190负责依据线路测试模块180通过信号输入模块110所推送的第一扫描链的测试数据与第二扫描链的测试数据、以及线路测试模块180通过信号获取模块120所取得的结果数据判断测试结果。
接着以一个实施例来解说本发明的运作系统与方法，并请参照图2本发明所述的以不同扫描链测试差分线路的方法流程图。在本实施例中，假设目标电路板为主板、第一电子组件为SATA控制芯片、第二电子组件为PCH芯片，且第一电子组件与第二电子组件之间为双向的差分电路，但本发明并不以此为限。
欲使用本发明对第一电子组件与第二电子组件之间的线路进行测试时，可以先通过测试值定义模块150定义第一扫描链与第二扫描链的测试值(步骤310)。在本实施例中，假设测试值定义模块150可以使用预设值定义第一扫描链的测试值，例如，定义第一扫描链的测试值的所有位都为1。另外，信号输入模块110与信号获取模块120可以先与样本组件连接，使测试值定义模块150可以通过信号输入模块110将测试指令推送到样本电路板上的样本组件，并通过信号获取模块120由样本电路板上的样本组件取得样本数据，藉以将通过信号获取模块120所取得的样本数据定义为第二扫描链的测试值。
在测试值定义模块150定义第一扫描链与第二扫描链的测试值(步骤310)后，扫描链初始化模块170可以使用测试值定义模块150所定义的第一测试值初始化第一扫描链，并可以使用测试值定义模块150所定义的第二测试值初始化第二扫描链(步骤320)。在本实施例中，扫描链初始化模块170可以分别对第一扫描链与第二扫描链进行下列步骤：先通过信号输入模块110将采样指令、扫描链的测试值、扫描链的测试值、测试指令、扫描链的测试值依序推送到与扫描链对应的电子组件，并通过信号获取模块120取得与扫描链对应的电子组件所输出的采样数据，之后，可以将所取得的采样数据作为新的测试值，并再次通过信号输入模块110将新的测试值以及脉冲指令依序推送到与扫描链对应的电子组件，接着，可以通过信号获取模块120取得与扫描链对应的电子组件所输出的采样数据，并将测试值再次以最后取得的采样数据取代，以及通过信号输入模块110将新的测试值推送到与扫描链对应的电子组件，最后，可以重复上述取得与扫描链对应的电子组件所输出的采样数据，并将所取得的采样数据作为新的测试值推送到与扫描链对应的电子组件的步骤一定次数，藉以初始化第一扫描链与第二扫描链。
同样在测试值定义模块150定义第一扫描链与第二扫描链的测试值(步骤310)后，测试数据产生模块160可以分别产生第一扫描链及第二扫描链的测试数据(步骤330)。
在实务上，扫描链初始化模块170与测试数据产生模块160并没有执行先后的次序关系，也就是说，扫描链初始化模块170也可以在测试数据产生模块160先产生第一扫描链及第二扫描链的测试数据(步骤330)后，才使用第一测试值与第二测试值分别初始化第一扫描链与第二扫描链(步骤320)。
在扫描链初始化模块170使用第一测试值与第二测试值分别初始化第一扫描链与第二扫描链(步骤320)，以及测试数据产生模块160产生第一扫描链及第二扫描链的测试数据(步骤330)后，线路测试模块180可以依据第一电子组件与第二电子组件之间的数据流向，通过信号输入模块110依序推送第一扫描链与第二扫描链的测试数据至第一扫描链与第二扫描链(步骤350)，使得结果判断模块190可以通过信号获取模块120取得包含第一电子组件与第二电子组件所输出的信号的结果数据(步骤360)。在本实施例中，由于第一电子组件与第二电子组件之间为双向电路，也就是在第一电子组件与第二电子组件之间用来传送与接收数据或信号的线路并不共享，因此，线路测试模块180需要测试由第一电子组件流向第二电子组件的电路，也需要测试由第二电子组件流向第一电子组件的电路。假设在测试冶具与目标电路板上的SATA插槽连接后，线路测试模块180会先测试由第一电子组件流向第二电子组件的电路，则线路测试模块180可以先通过信号输入模块110推送第一扫描链的测试数据到第一扫描链，再通过信号输入模块110推送第二扫描链的测试数据到第二扫描链，如此，第一电子组件可以依据所接收到的第一扫描链的测试数据，让测试冶具所传送的数据通过第一电子组件，而被送往第二电子组件，使得结果判断模块190可以通过信号获取模块120分别取得第一电子组件所输出的信号，相似的，第二电子组件可以依据所接收到的第二扫描链的测试数据，让来自第一电子组件的数据通过第二电子组件，使得结果判断模块190可以通过信号获取模块120分别取得第二电子组件所输出的信号。接着，线路测试模块180可以继续测试由第二电子组件流向第一电子组件的电路，线路测试模块180可以先通过信号输入模块110推送第二扫描链的测试数据到第二扫描链，再通过信号输入模块110推送第一扫描链的测试数据到第一扫描链，之后，结果判断模块190可以通过信号获取模块120分别取得第一电子组件与第二电子组件所输出的信号，并将先推送第一扫描链的测试数据后所取得的信号与先推送第二扫描链的测试数据后所取得的信号作为结果数据。
在结果判断模块190通过信号获取模块120取得结果数据(步骤360)后，可以依据所取得的结果数据以及测试数据产生模块160产生第一扫描链与第二扫描链的测试数据判断测试结果(步骤370)。
综上所述，可知本发明与现有技术之间的差异在于具有对目标电路板上的两个电子组件建立扫描链，并依据两个扫描链之间的数据流向依序推送两条扫描链的测试数据给两条扫描链，使得电子组件产生结果数据后，依据两条扫描链的测试数据及结果数据判断测试结果的技术手段，藉由此技术手段可以来解决现有技术所存在需要针对不同电子组件选择不同测试方式的问题，进而达成稳定对所有电子组件进行差分信号测试的技术功效。
上述实施例中，在线路测试模块180依据第一电子组件与第二电子组件之间的数据流向，通过信号输入模块110依序推送第一扫描链与第二扫描链的测试数据至第一扫描链与第二扫描链(步骤350)后，线路测试模块180可以再次依序推送第一扫描链与第二扫描链的测试数据至第一扫描链与第二扫描链，之后，才由结果判断模块190通过信号获取模块120取得包含第一电子组件与第二电子组件所输出的信号的结果数据(步骤360)。
另外，上述实施例中，若不仅有对目标电路板的两个电子组件间的线路进行测试，则在结果判断模块190通过信号获取模块120取得包含第一电子组件与第二电子组件所输出的信号的结果数据(步骤360)后，扫描链初始化模块170可以通过信号输入模块110将测试指令、以及第一测试值推送到第一扫描链中，藉以让第一扫描链回到初始的状态，也可以通过信号输入模块110将测试指令、以及第二测试值推送到第二扫描链中，藉以让第二扫描链回到初始的状态(步骤380)。
再者，本发明的以不同扫描链测试差分线路的方法，可实现于硬件、软件或硬件与软件的组合中，也可在计算机系统中以集中方式实现或以不同组件散布于若干互连的计算机系统的分散方式实现。
虽然本发明所披露的实施方式如上，惟所述的内容并非用以直接限定本发明的专利保护范围。任何本发明所属技术领域中的本领域技术人员，在不脱离本发明所披露的精神和范围的前提下，对本发明的实施的形式上及细节上作些许的更动润饰，均属于本发明的专利保护范围。本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (8)

1.一种以不同扫描链测试差分线路的方法，其特征在于，用以测试目标电路板，该目标电路板包含两个电子组件，该两个电子组件电性连接，该方法至少包含下列步骤：
定义第一扫描链及第二扫描链的测试值，该第一扫描链及该第二扫描链分别对应该两个电子组件中的不同电子组件；
通过信号输入模块使用该第一扫描链及该第二扫描链的测试值初始化该第一扫描链及该第二扫描链；
分别产生与该第一扫描链及该第二扫描链对应的测试数据；
依据该第一扫描链与该第二扫描链间的数据流向，通过该信号输入模块依序推送该第一扫描链及该第二扫描链的测试数据至该第一扫描链与该第二扫描链，并通过信号获取模块取得结果数据；及
依据该第一扫描链及该第二扫描链的测试数据及该结果数据判断测试结果，
其中，通过该信号输入模块使用该第一扫描链及该第二扫描链的测试值初始化该第一扫描链及该第二扫描链的步骤为通过该信号输入模块依序传送一次采样指令、两次与该第一扫描链/该第二扫描链对应的测试值、测试指令、及一次与该第一扫描链/该第二扫描链对应的测试值至与该第一扫描链/该第二扫描链对应的电子组件，并通过该信号获取模块由与该第一扫描链/该第二扫描链对应的电子组件取得采样数据后，将该采样数据作为该测试值，并通过该信号输入模块依序将与该第一扫描链/该第二扫描链对应的测试值及脉冲指令传送至与该第一扫描链/该第二扫描链对应的电子组件，及重复将通过该信号获取模块由与该第一扫描链/该第二扫描链对应的电子组件所取得的该采样数据作为该测试值，并通过该信号输入模块将变更后的该测试值传送至与该第一扫描链/该第二扫描链对应的电子组件。
2.如权利要求1所述的以不同扫描链测试差分线路的方法，其特征在于，定义该第一扫描链的测试值的步骤为通过该信号输入模块传送测试指令至样本电路板的样本组件后，通过该信号获取模块接收该样本组件所输出的样本数据，并定义该样本数据为该第一扫描链的测试值。
3.如权利要求1所述的以不同扫描链测试差分线路的方法，其特征在于，依据该第一扫描链与该第二扫描链间的数据流向通过该信号输入模块依序推送该第一扫描链及该第二扫描链的测试数据至该第一扫描链与该第二扫描链的步骤还包含通过该信号输入模块再次推送该第一扫描链及该第二扫描链的测试数据至该第一扫描链及该第二扫描链的步骤。
4.如权利要求1所述的以不同扫描链测试差分线路的方法，其特征在于，该方法于通过该信号获取模块取得该结果数据的步骤后，还包含通过该信号输入模块分别推送测试指令、该第一扫描链及该第二扫描链的测试值至该第一扫描链及该第二扫描链的步骤。
5.一种以不同扫描链测试差分线路的系统，其特征在于，用以测试目标电路板，该目标电路板包含两个电子组件，该两个电子组件电性连接，该系统至少包含：
信号输入模块；
测试值定义模块，用以定义第一扫描链及第二扫描链的测试值，该第一扫描链及该第二扫描链分别对应该两个电子组件中的不同电子组件；
测试数据产生模块，用以产生与该第一扫描链及该第二扫描链对应的测试数据；
扫描链初始化模块，用以通过该信号输入模块使用该第一扫描链及该第二扫描链的测试值初始化该第一扫描链及该第二扫描链；
线路测试模块，用以依据该第一扫描链与该第二扫描链间的数据流向，通过该信号输入模块依序推送该第一扫描链及该第二扫描链的测试数据至该第一扫描链与该第二扫描链；
信号获取模块，用以取得结果数据；及
结果判断模块，用以依据该第一扫描链及该第二扫描链的测试数据及该结果数据判断测试结果，
其中，该扫描链初始化模块是通过该信号输入模块依序传送一次采样指令、两次与该第一扫描链/该第二扫描链对应的测试值、测试指令、及一次与该第一扫描链/该第二扫描链对应的测试值至与该第一扫描链/该第二扫描链对应的电子组件，并通过该信号获取模块由与该第一扫描链/该第二扫描链对应的电子组件取得采样数据后，将该采样数据作为该测试值，并通过该信号输入模块依序将与该第一扫描链/该第二扫描链对应的测试值及脉冲指令传送至与该第一扫描链/该第二扫描链对应的电子组件，及重复将通过该信号获取模块由与该第一扫描链/该第二扫描链对应的电子组件所取得的该采样数据作为该测试值，并通过该信号输入模块将变更后的该测试值传送至与该第一扫描链/该第二扫描链对应的电子组件。
6.如权利要求5所述的以不同扫描链测试差分线路的系统，其特征在于，该测试值定义模块是将该信号获取模块自样本电路板的样本组件所取得的样本数据定义为该第一扫描链的测试值，其中，该样本数据系该样本组件依据该信号输入模块传送的测试指令所产生。
7.如权利要求5所述的以不同扫描链测试差分线路的系统，其特征在于，该线路测试模块还用以通过该信号输入模块再次推送该第一扫描链及该第二扫描链的测试数据至该第一扫描链及该第二扫描链。
8.如权利要求5所述的以不同扫描链测试差分线路的系统，其特征在于，该扫描链初始化模块还用以通过该信号输入模块推送测试指令、该第一扫描链/该第二扫描链的测试值至该第一扫描链/该第二扫描链。
CN201711314457.XA 2017-12-09 2017-12-09 以不同扫描链测试差分线路的系统及其方法 Active CN109901048B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711314457.XA CN109901048B (zh) 2017-12-09 2017-12-09 以不同扫描链测试差分线路的系统及其方法
US16/009,877 US20190178940A1 (en) 2017-12-09 2018-06-15 System For Using Different Scan Chains To Test Differential Circuit, And Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711314457.XA CN109901048B (zh) 2017-12-09 2017-12-09 以不同扫描链测试差分线路的系统及其方法

Publications (2)

Publication Number Publication Date
CN109901048A CN109901048A (zh) 2019-06-18
CN109901048B true CN109901048B (zh) 2021-04-27

Family

ID=66696668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711314457.XA Active CN109901048B (zh) 2017-12-09 2017-12-09 以不同扫描链测试差分线路的系统及其方法

Country Status (2)

Country Link
US (1) US20190178940A1 (zh)
CN (1) CN109901048B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115827357A (zh) * 2021-09-16 2023-03-21 英业达科技有限公司 硬盘模拟装置及应用该装置的测试系统及其测试方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947357A (en) * 1988-02-24 1990-08-07 Stellar Computer, Inc. Scan testing a digital system using scan chains in integrated circuits
CN1447335A (zh) * 2002-03-27 2003-10-08 惠普公司 多端口扫描链寄存器装置和方法
CN1849520A (zh) * 2003-09-15 2006-10-18 拉姆伯斯公司 用于执行互连测试的方法和设备
CN1908690A (zh) * 2006-08-17 2007-02-07 华为技术有限公司 边界扫描系统及方法
CN101315401A (zh) * 2007-05-31 2008-12-03 安捷伦科技有限公司 用于测试一个或多个差分信令通道的开路的方法和装置
CN202049479U (zh) * 2011-03-11 2011-11-23 浪潮(北京)电子信息产业有限公司 一种物理层芯片的验证板
CN104655951A (zh) * 2013-11-21 2015-05-27 英业达科技有限公司 连接接口的差分信号测试系统及其方法
CN104678237A (zh) * 2013-11-28 2015-06-03 英业达科技有限公司 差分信号测试系统及其方法
CN104809043A (zh) * 2015-04-28 2015-07-29 英业达科技有限公司 基于边界扫描的主板cpu插槽的连接测试方法和装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191603B1 (en) * 1999-01-08 2001-02-20 Agilent Technologies Inc. Modular embedded test system for use in integrated circuits
US8026726B2 (en) * 2009-01-23 2011-09-27 Silicon Image, Inc. Fault testing for interconnections
KR101992205B1 (ko) * 2012-12-12 2019-06-24 삼성전자주식회사 온칩 클록 제어회로 및 시스템 온 칩
US9557382B1 (en) * 2012-12-31 2017-01-31 Marvell Israel (M.I.S.L) Ltd. Inter-block scan testing with share pads
GB2520991A (en) * 2013-12-06 2015-06-10 Ibm An integrated circuit chip and a method for testing thereof
US10281524B2 (en) * 2015-10-27 2019-05-07 Nvidia Corporation Test partition external input/output interface control for test partitions in a semiconductor
US10156607B2 (en) * 2016-04-21 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Bidirectional scan chain structure and method
US10151797B2 (en) * 2016-07-29 2018-12-11 Stmicroelectronics International N.V. Logic built-in self-test (LBIST) with pipeline scan enable launch on shift (LOS) flip-flop circuit

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947357A (en) * 1988-02-24 1990-08-07 Stellar Computer, Inc. Scan testing a digital system using scan chains in integrated circuits
CN1447335A (zh) * 2002-03-27 2003-10-08 惠普公司 多端口扫描链寄存器装置和方法
CN1849520A (zh) * 2003-09-15 2006-10-18 拉姆伯斯公司 用于执行互连测试的方法和设备
CN1908690A (zh) * 2006-08-17 2007-02-07 华为技术有限公司 边界扫描系统及方法
CN101315401A (zh) * 2007-05-31 2008-12-03 安捷伦科技有限公司 用于测试一个或多个差分信令通道的开路的方法和装置
CN202049479U (zh) * 2011-03-11 2011-11-23 浪潮(北京)电子信息产业有限公司 一种物理层芯片的验证板
CN104655951A (zh) * 2013-11-21 2015-05-27 英业达科技有限公司 连接接口的差分信号测试系统及其方法
CN104678237A (zh) * 2013-11-28 2015-06-03 英业达科技有限公司 差分信号测试系统及其方法
CN104809043A (zh) * 2015-04-28 2015-07-29 英业达科技有限公司 基于边界扫描的主板cpu插槽的连接测试方法和装置

Also Published As

Publication number Publication date
CN109901048A (zh) 2019-06-18
US20190178940A1 (en) 2019-06-13

Similar Documents

Publication Publication Date Title
US6505317B1 (en) System and method for testing signal interconnections using built-in self test
US6977960B2 (en) Self test circuit for evaluating a high-speed serial interface
EP2633418B1 (en) High speed interchip usb monitoring
US7979745B2 (en) On-chip debug emulator, debugging method, and microcomputer
US7049839B1 (en) Method and related apparatus for chip testing
KR102364055B1 (ko) 자동 회로기판 테스트 시스템 및 이에 응용되는 자동 회로기판 테스트 방법
US10184976B2 (en) Testing circuit board with self-detection function and self-detection method thereof
JP4728238B2 (ja) 相互接続部のテストを実施するための方法および装置
CN111104278B (zh) Sas连接器导通检测系统及其方法
CN109270432B (zh) 测试方法与测试系统
US7650540B2 (en) Detecting and differentiating SATA loopback modes
CN109901048B (zh) 以不同扫描链测试差分线路的系统及其方法
CN111104279B (zh) Sas连接器导通检测系统及其方法
US6880118B2 (en) System and method for testing operational transmissions of an integrated circuit
CN111290891B (zh) 计算机系统及测试计算机系统的方法
TWI760400B (zh) 以不同掃描鏈測試差分線路之系統及其方法
CN110907857B (zh) 一种基于fpga的连接器自动检测方法
CN110249316A (zh) 调试器以及芯片调试方法
CN110133481B (zh) Io桥接短路的测试方法及测试电路
US8656236B2 (en) Remote boundary scanning
US7478005B2 (en) Technique for testing interconnections between electronic components
US11953549B1 (en) Detection system for SlimSAS slot and method thereof
CN217718469U (zh) Jtag通信电路及板卡、电子设备
US10417169B1 (en) Methods and apparatus for high-speed serial interface link assist
CN118050613A (zh) 无jtag串接测试电路板的dimm插槽测试系统及其方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant