KR100394791B1 - 이중화 클럭 선택장치 - Google Patents

이중화 클럭 선택장치 Download PDF

Info

Publication number
KR100394791B1
KR100394791B1 KR10-2001-0078507A KR20010078507A KR100394791B1 KR 100394791 B1 KR100394791 B1 KR 100394791B1 KR 20010078507 A KR20010078507 A KR 20010078507A KR 100394791 B1 KR100394791 B1 KR 100394791B1
Authority
KR
South Korea
Prior art keywords
clock
output
selection
information
signal
Prior art date
Application number
KR10-2001-0078507A
Other languages
English (en)
Other versions
KR20030048569A (ko
Inventor
주범순
김정식
Original Assignee
주식회사 케이티
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이티, 한국전자통신연구원 filed Critical 주식회사 케이티
Priority to KR10-2001-0078507A priority Critical patent/KR100394791B1/ko
Publication of KR20030048569A publication Critical patent/KR20030048569A/ko
Application granted granted Critical
Publication of KR100394791B1 publication Critical patent/KR100394791B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 시스템 클럭 체계를 이중화한 시스템에 사용될 수 있는 이중화 클럭 선택장치(duplicated clock selecting apparatus)에 관한 것이다.
본 발명은 신뢰성을 고려하여 시스템 클럭 체계를 이중화로 구성한 경우, 프로세서 제어가 가능하고 시스템이 정상적으로 운용되는 경우에는 프로세서가 제공하는 클럭 선택정보를 고려하여 이중화 운용과 관련하여 시스템이 요구하는 최상의 클럭을 선택하고, 프로세서 제어가 불가능하거나 시스템을 비정상적으로 운용하는 경우에는 독립적으로 클럭을 선택하여 운용하도록 하여, 정상 상태에서의 안정적인 시스템 이중화 운용과 비정상 상태에서의 시스템 시험성을 함께 고려한 이중화 클럭 선택장치를 제공하기 위한 것이다.

Description

이중화 클럭 선택장치{A DUPLICATED CLOCK SELECTING APPARATUS}
본 발명은 이중화 클럭 선택장치(duplicated clock selecting apparatus)에 관한 것으로서, 더욱 상세하게는 신뢰성을 고려하여 시스템 클럭 체계를 이중화한 시스템에 사용될 수 있는 클럭 선택장치에 관한 것이다.
종래의 이중화 클럭 선택장치는 이상적으로 운용되는 것을 전제로 구성되었기 때문에, 시스템 개발 초기 단계와 같이 시스템의 정상적인 구성이 불가능하거나 프로세서에 의한 제어가 불가능한 경우에, 클럭 선택을 제어하기에 어려움이 있으며, 부가적으로 장치나 회로를 추가하여 시스템을 시험해야 하는 단점이 있었다.
한편, 클럭 선택장치에 관한 종래기술로서, "클럭 선택장치(이하, '선행 특허 1'이라 함)"가 대한민국 특허출원 제1997-2400호(출원일 : 1997년 1월 28일)로서 출원된 바 있다.
상기 선행 특허 1은 내부 클럭펄스 및 외부 클럭펄스 중 어느 하나를 시스템 클럭펄스로서 선택적으로 출력하기 위하여, 내부 클럭펄스를 발진 제어신호에 응답하여 발생하는 내부 클럭 발진기, 내부 클럭펄스 및 외부 클럭펄스를 선택 제어신호에 응답하여 선택하고 선택된 클럭펄스를 시스템 클럭펄스로서 출력하는 멀티플렉서 및, 외부 클럭펄스를 감지하고 감지된 결과에 따라 발진 제어신호 및 선택 제어신호를 출력하는 외부 클럭 감지수단으로 구성됨에 그 특징이 있다.
이와 같이 구성된 상기 선행 특허 1은 시스템 클럭원을 이중화한 효과를 가지고 있으나, 시스템의 정상 및 비정상시의 시스템 시험성을 고려하지 않고 있다. 즉, 시스템 개발 초기 단계와 같이 시스템의 정상적인 구성이 불가능하거나 프로세서에 의한 제어가 불가능한 경우에, 클럭 선택 및 시스템 시험을 행할 수 있도록 고려된 장치가 아니다.
클럭 선택장치에 관한 또다른 종래기술로서, "이중 클럭시스템의 클럭신호 선택장치(이하, '선행 특허 2'라 함)"가 대한민국 특허등록 제10009714호(등록일 : 1996년 3월 19일)로서 등록된 바 있다.
상기 선행 특허 2는 이중 클럭시스템에서 사용중인 클럭신호에 장애가 발생하여 기능을 잃더라도 대기중인 나머지 하나의 클럭 신호로 자동절체하여 시스템의기능 복구가 곧바로 이루어지도록 하기 위한 것이다. 상기 선행 특허 2는 제1제어신호 공급수단, 동기수단, 제2제어신호 제어수단, 선택 출력수단으로 구성되며, 시스템에서 사용중인 클럭신호에 장애가 발생하여 기능을 잃더라도 대기중인 나머지 하나의 클럭신호로 자동 절체한다는 데에 그 특징이 있다.
그러나, 상기 선행 특허 2는 시스템에서 사용중인 클럭신호에 장애가 발생할 경우에, 시스템의 기능을 복구하기 위한 클럭의 자동절체 기능을 제공함에는 그 의의가 있으나, 앞서 설명된 선행 특허 1과 마찬가지로, 시스템의 이중화 운용이나 비정상 운용시의 시스템 시험성을 전혀 고려하고 있지 않다.
본 발명은 상기한 바와 같은 기술적 배경 하에 이루어진 것으로서, 시스템이 정상적으로 구성되고 프로세서에 의한 제어가 가능한 경우에는 프로세서가 제공하는 클럭 선택정보를 고려하여 클럭을 선택하고, 시스템의 정상적인 구성이나 프로세서에 의한 제어가 불가능한 경우에는 독립적인 클럭 선택기능을 추가하여 독립적으로 클럭을 선택하게 함으로써, 시스템의 신뢰성을 높이고 시스템 시험성을 보다 편리하게 한 이중화 클럭 선택장치를 제공함에 그 목적이 있다.
도 1은 본 발명에 따른 이중화 클럭 선택장치의 블럭 구성도.
(도면의 주요 부분에 대한 부호의 설명)
10 : 클럭 및 상태정보 수신기 20 : 제어신호 발생기
30 : 선택정보 수신기 40 : 클럭 감시기
50 : 국부 발진기 60 : 시험신호 발생기
70 : 선택신호 발생기 80 : 클럭 선택기
90 : 클럭 및 정보 송신기
상기한 목적을 달성하기 위한 본 발명은,
클럭 체계를 이중화 한 시스템에 적용되는 이중화 클럭 선택장치에 있어서,
시스템 내의 상위 클럭 계위의 이중화된 클럭 출력부로부터 클럭과 클럭의 상태정보를 수신하여 출력하는 클럭 및 상태정보 수신수단;
프로세서에 의한 제어가 가능한 경우와 불가능한 경우를 구분하는 제어신호를 발생하여 출력하고, 프로세서에 의한 제어가 불가능한 경우에는 클럭 선택정보를 함께 발생하여 출력하는 제어신호 발생수단;
상기 제어신호에 따라, 프로세서에 의한 제어가 가능한 경우에는 프로세서로부터 클럭 선택정보를 수신하여 출력하고, 프로세서에 의한 제어가 불가능한 경우에는 상기 제어신호 발생수단에서 출력되는 클럭 선택정보를 받아들여 출력하는 선택정보 수신수단;
상기 클럭 및 상태정보 수신수단에서 출력된 클럭과 최종 선택된 클럭을 받아들여 상기 클럭들을 감시하고, 그 결과를 클럭 감시정보로서 출력하는 클럭 감시수단;
국부 클럭을 발생하여 출력하는 국부 발진수단;
시스템 시험을 목적으로 하는 경우와, 일반적으로 사용하는 경우를 구분하는 시험신호를 발생하여 출력하는 시험신호 발생수단;
상기 클럭 상태정보, 클럭 선택정보, 클럭 감시정보 및 시험신호를 입력받아 상기 입력된 신호를 조합하고, 이를 기초로 클럭 선택신호를 발생하여 출력하는 선택신호 발생수단;
상기 클럭 및 상태정보 수신수단에서 출력되는 클럭, 상기 국부 클럭 및 상기 선택신호를 입력받아, 상기 선택신호에 따라 입력된 클럭 중 하나를 최종 선택된 클럭으로서 선택하여 출력하는 클럭 선택수단; 및
상기 클럭 상태정보, 클럭 선택정보, 클럭 감시정보, 시험신호, 클럭 선택신호 및 최종 선택된 클럭을 각각 출력하는 클럭 및 정보 송신수단을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 1에는 본 발명에 따른 이중화 클럭 선택장치의 구성이 도시되어 있다.
상기 도 1에 도시되어 있듯이, 본 발명의 이중화 클럭 선택장치는 제1 및 제2클럭, 제1 및 제2클럭 상태정보를 각각 입력받는 클럭 및 상태정보 수신기(10), 제어신호 발생기(20), 클럭 선택정보와 상기 제어신호 발생기(20)의 출력신호를 각각 입력받는 선택정보 수신기(30), 국부 발진기(50), 상기 국부 발진기(50)와 상기 클럭 및 상태정보 수신기(10)의 출력신호를 각각 입력받는 클럭 선택기(80), 상기 클럭 선택기(80)와 상기 클럭 및 상태정보 수신기(10)의 출력신호를 각각 입력받는 클럭 감시기(40), 시험신호 발생기(60), 상기 시험신호 발생기(60)와 선택정보 수신기(30), 상기 클럭 및 상태정보 수신기(10) 및 상기 클럭 감시기(40)의 출력신호를 각각 입력받는 선택신호 발생기(70), 상기 제어신호 발생기(20)와 상기 국부 발진기(50)를 제외한 상기 언급된 각 구성요소의 출력신호를 입력받아서 클럭 및 각종 정보를 출력시키는 클럭 및 정보 송신기(90)로 이루어진다.
다음으로, 상기와 같이 구성된 본 발명에 따른 이중화 클럭 선택장치의 동작에 대해 설명한다.
상기 도 1에서, 클럭 및 상태정보 수신기(10)는 시스템 내의 상위 클럭 계위의 이중화된 클럭 출력부로부터 제1 및 제2클럭과 그 클럭에 대한 상태정보인 제1및 제2클럭 상태정보를 각각 2개의 입력 단자를 통해 수신하여 출력시킨다.
상기 제어신호 발생기(20)는 스위치 소자나 임의로 프로그래밍 가능한 하드웨어 소자로 구현되며, 프로세서(processor)에 의한 제어가 가능한 경우에는 이에 해당하는 1비트 제어신호만 발생하여 출력하고, 프로세서에 의한 제어가 불가능한 경우에는 이에 해당하는 1비트 제어신호와 2비트로 구성된 클럭 선택정보를 함께 발생하여 출력시킨다. 이 때, 상기 클럭 선택정보는 4가지 경우로 구분하여 발생되는데, 상기 4가지 경우로는 상기 클럭 및 상태정보 수신기(10)의 첫번째 단자로 수신되는 제1클럭을 선택하고자 하는 경우, 상기 클럭 및 상태정보 수신기(10)의 두번째 단자로 수신되는 제2클럭을 선택하고자 하는 경우, 상기 국부 발진기(50)가 출력하는 국부 클럭을 선택하고자 하는 경우 및, 상기 클럭 선택기(80)에 클럭 선택에 관한 모든 권한을 일임하는 경우로 이루어진다.
상기 선택정보 수신기(30)는 버퍼와 멀티플렉서 소자로 구현된다. 상기 제어신호 발생기(20)로부터 프로세서에 의한 제어가 가능한 경우에 해당하는 제어신호가 입력된 경우에는, 상기 버퍼가 인에이블(enable)되고 프로세서로부터 수신된 2비트의 클럭 선택정보가 상기 멀티플렉서의 출력으로 선택되어 클럭 선택정보로서 출력된다. 또한, 상기 프로세서에 의한 제어가 불가능한 경우에 해당하는 제어신호가 입력된 경우에는, 상기 버퍼가 디스에이블(disable)되고, 상기 제어신호 발생기(20)로부터 제공된 클럭 선택정보가 상기 멀티플렉서의 출력으로 선택되어 클럭 선택정보로서 출력된다. 여기서, 프로세서가 제공하는 클럭 선택정보의 의미는 상기 제어신호 발생기(20)에서 발생되는 클럭 선택정보와 동일하다.
상기 클럭 감시기(40)는 상기 클럭 및 상태정보 수신기(10)가 출력하는 클럭과 상기 클럭 선택기(80)가 출력하는 클럭을 각각 받아들여, 한 클럭 주기 범위 이내까지 감시하고, 감시한 결과를 1비트 클럭 감시정보로서 출력한다. 이에 관해서는 대한민국 특허등록 제68829호의 "디지털 단안정 멀티 바이브레이터"에 개시되어 있으며, 본 발명에서는 상기 특허의 내용이 참조된다.
상기 국부 발진기(50)는 오실레이터(oscillator) 또는 임의로 프로그래밍이 가능한 하드웨어 소자로 구현되고, 자체적으로 발진하여 국부 클럭을 발생하고 이를 출력한다.
상기 시험신호 발생기(60)는 스위치 소자나 임의로 프로그래밍이 가능한 하드웨어 소자로 구현되고, 정상적으로 운영하는 경우와 시험을 목적으로 운영하는 경우를 구분하는 1비트 시험신호를 발생하여 출력한다.
상기 선택신호 발생기(70)는 상기 클럭 및 상태정보 수신기(10)에서 수신되어 제공되는 제1 및 제2클럭의 상태정보, 상기 선택정보 수신기(30)에서 출력되는 클럭 선택정보, 상기 클럭 감시기(40)에서 출력되는 클럭 각각에 대한 감시정보 및 상기 시험신호 발생기(60)에서 출력되는 시험신호를 입력받아 조합한다. 이어서, 이러한 입력들을 토대로 시스템 상의 상위 클럭 계위의 이중화된 클럭 출력부가 모두 정상적인 클럭을 출력하고 있고 수신된 상기 제1 및 제2클럭도 모두 정상인 경우에는, 상기 선택정보 수신기(30)가 출력한 클럭 선택정보에 해당하는 클럭을 선택하도록 하는 클럭신호가 상기 선택신호 발생기(70)에서 발생되어 출력된다. 또한, 시스템 상의 상위 클럭 계위의 이중화된 클럭 출력부 중에서 한쪽만이 정상적으로 동작하고 있거나, 상위 클럭 계위에서는 이중화된 클럭 출력부 양쪽 모두 정상적으로 동작하고 있으나 한쪽 클럭의 수신 경로상에 장애가 발생한 경우에는, 상기 선택정보 수신기(30)에서 출력된 클럭 선택정보와는 무관하게 상기 클럭 및 상태정보 수신기(10)에서 출력된 제1 및 제2클럭의 상태정보와 상기 클럭 감시기(40)에서 출력된 입력 클럭에 대한 감시정보 모두가 정상인 클럭을 선택하도록 하는 클럭 선택신호가 상기 선택신호 발생기(70)에서 발생되어 출력된다. 또한, 시스템 상의 상위 클럭 계위의 이중화된 클럭 출력부 양쪽 모두가 비정상적으로 동작하는 경우와, 상위 클럭 계위의 이중화된 클럭 출력부에서 클럭은 정상적으로 출력되나 클럭 상태정보의 출력에 이상이 있는 경우 및, 상위 클럭 계위의 이중화된 클럭 출력부는 정상적으로 동작하지만 클럭 수신 경로 상에 장애가 발생한 경우에는, 상기 클럭 감시기(40)의 출력이 정상인 클럭을 선택하도록 하는 클럭 선택신호가 상기 선택신호 발생기(70)에서 발생되어 출력되며, 양쪽 상황이 동일한 경우에 한하여 상기 선택정보 수신기(30)에서 출력된 클럭 선택정보에 해당하는 클럭을 선택하도록 하는 클럭 선택신호가 상기 선택신호 발생기(70)에서 발생되어 출력된다. 마지막으로, 시스템 운용과 무관하게 시험을 목적으로 하는 경우에는, 시험하고자 하는 클럭을 항상 선택하도록 하는 클럭 선택신호가 상기 선택신호 발생기(70)에서 발생되어 출력된다.
상기 클럭 선택기(80)는 상기 클럭 및 상태정보 수신기(10)에서 출력된 제1 및 제2클럭과 상기 국부 발진기(50)에서 출력된 국부 클럭을 입력받고, 상기 선택신호 발생기(70)에서 출력된 클럭 선택신호를 입력받아서, 3개의 입력된 클럭 중하나를 선택하는 경우와 아무 클럭도 선택하지 않는 경우 중에서 하나를 선택하여 출력한다.
상기 클럭 및 정보 송신기(90)는 상기 클럭 및 상태정보 수신기(10)에서 출력되는 클럭 상태정보, 상기 선택정보 수신기(30)에서 출력되는 클럭 선택정보, 상기 클럭 감시기(40)에서 출력되는 클럭 감시정보, 상기 시험신호 발생기(60)에서 출력되는 시험신호 및 상기 선택신호 발생기(70)에서 출력되는 클럭 선택신호 및 상기 상기 클럭 선택기(80)에서 출력되는 클럭을 각각 입력받아서, 상태정보, 클럭 선택정보, 클럭 감시정보, 시험신호, 클럭 선택신호 및 클럭을 각각 출력한다.
이상으로 설명된 바와 같이, 본 발명은 상기와 같은 구성을 사용하여, 시스템 클럭 체계를 이중화로 구성한 경우에, 클럭 수신부에서 최적의 방식에 의해 클럭을 선택하여 사용할 수 있으며, 다음과 같은 효과를 가져온다.
첫째, 시스템이 정상적으로 구성되고 프로세서에 의한 제어가 가능한 경우에는, 이중화 운용을 고려하여 프로세서가 제공하는 클럭 선택정보로 클럭을 선택함으로써 시스템의 신뢰성을 높일 수 있다.
둘째, 시스템의 정상적인 구성이나 프로세서에 의한 제어가 불가능한 경우에도, 독립적인 클럭 선택기능을 추가하여 독립적으로 클럭을 선택하게 함으로써 추가적인 회로나 장비가 없어도 시험이 가능하게 된다.
셋째, 장치내의 모든 회로를 디지털화 하는 것이 가능하기 때문에, 반도체 집적화가 가능하고 이로 인해 시스템 내에서 본 발명의 동기 선택장치가 차지하는면적을 최소화할 수 있다.

Claims (5)

  1. 클럭 체계를 이중화한 시스템에 적용되는 이중화 클럭 선택장치에 있어서,
    시스템 내의 상위 클럭 계위의 이중화된 클럭 출력부로부터 클럭과 클럭의 상태정보를 수신하여 출력하는 클럭 및 상태정보 수신수단;
    프로세서에 의한 제어가 가능한 경우와 불가능한 경우를 구분하는 제어신호를 발생하여 출력하고, 프로세서에 의한 제어가 불가능한 경우에는 클럭 선택정보를 함께 발생하여 출력하는 제어신호 발생수단;
    상기 제어신호에 따라, 프로세서에 의한 제어가 가능한 경우에는 프로세서로부터 클럭 선택정보를 수신하여 출력하고, 프로세서에 의한 제어가 불가능한 경우에는 상기 제어신호 발생수단에서 출력되는 클럭 선택정보를 받아들여 출력하는 선택정보 수신수단;
    상기 클럭 및 상태정보 수신수단에서 출력된 클럭과 최종 선택된 클럭을 받아들여 상기 클럭들을 감시하고, 그 결과를 클럭 감시정보로서 출력하는 클럭 감시수단;
    국부 클럭을 발생하여 출력하는 국부 발진수단;
    시스템 시험을 목적으로 하는 경우와, 일반적으로 사용하는 경우를 구분하는 시험신호를 발생하여 출력하는 시험신호 발생수단;
    상기 클럭 상태정보, 클럭 선택정보, 클럭 감시정보 및 시험신호를 입력받아 상기 입력된 신호를 조합하고, 이를 기초로 클럭 선택신호를 발생하여 출력하는 선택신호 발생수단;
    상기 클럭 및 상태정보 수신수단에서 출력되는 클럭, 상기 국부 클럭 및 상기 선택신호를 입력받아, 상기 선택신호에 따라 입력된 클럭 중 하나를 최종 선택된 클럭으로서 선택하여 출력하는 클럭 선택수단; 및
    상기 클럭 상태정보, 클럭 선택정보, 클럭 감시정보, 시험신호, 클럭 선택신호 및 최종 선택된 클럭을 각각 출력하는 클럭 및 정보 송신수단을 포함하는 것을 특징으로 하는 이중화 클럭 선택장치.
  2. 제1항에 있어서,
    상기 선택정보 수신수단은 버퍼와 멀티플렉서 소자로 구현되는 것을 특징으로 하는 이중화 클럭 선택장치.
  3. 제2항에 있어서,
    상기 제어신호 발생수단으로부터 프로세서에 의한 제어가 가능한 경우에 해당하는 제어신호가 입력된 경우에는, 상기 버퍼가 인에이블되고 프로세서로부터 수신된 클럭 선택정보가 상기 멀티플렉서에 의해 선택되어 출력되고, 프로세서에 의한 제어가 불가능한 경우에 해당하는 제어신호가 입력된 경우에는, 상기 버퍼가 디스에이블되고 상기 제어신호 발생수단으로부터 입력된 클럭 선택정보가 상기 멀티플렉서에 의해 선택되어 출력되는 것을 특징으로 하는 이중화 클럭 선택장치.
  4. 제3항에 있어서,
    상기 프로세서에서 제공되는 클럭 선택정보는 상기 제어신호 발생수단에서 출력되는 클럭 선택정보와 동일하게 구성되는 것을 특징으로 하는 이중화 클럭 선택장치.
  5. 제1항에 있어서,
    상기 선택신호 발생수단은,
    상위 클럭 계위의 이중화된 클럭 출력부가 모두 정상적인 클럭을 출력하고 수신된 클럭도 모두 정상인 경우에는, 상기 선택정보 수신수단에서 출력된 클럭 선택정보에 해당하는 클럭을 선택하도록 하는 클럭 선택신호를 발생하여 출력하고,
    상위 클럭 계위의 이중화된 클럭 출력부 중에서 한쪽만이 정상적으로 동작하고 있거나, 상위 클럭 계위에서는 이중화된 클럭 출력부 양쪽 모두 정상적으로 동작하고 있으나 한쪽 클럭의 수신 경로상에 장애가 발생한 경우에는, 상기 선택정보 수신수단에서 출력된 클럭 선택정보와는 무관하게 상기 클럭 및 상태정보 수신수단에서 출력된 클럭의 상태정보와 상기 클럭 감시수단에서 출력된 입력 클럭에 대한 감시정보 모두가 정상인 클럭을 선택하도록 하는 클럭 선택신호를 발생하여 출력하며,
    상위 클럭 계위의 이중화된 클럭 출력부 양쪽 모두가 비정상적으로 동작하는 경우와, 상위 클럭 계위의 이중화된 클럭 출력부에서 클럭은 정상적으로 출력되지만, 클럭 상태정보의 출력에 이상이 있는 경우 및, 상위 클럭 계위의 이중화된 클럭 출력부는 정상적으로 동작하지만, 클럭 수신 경로 상에 장애가 발생한 경우에는, 상기 클럭 감시수단의 출력이 정상인 클럭을 선택하도록 하는 클럭 선택신호를 발생하여 출력하되, 양쪽 상황이 동일한 경우에 한하여 상기 선택정보 수신수단에서 출력된 클럭 선택정보에 해당하는 클럭을 선택하도록 하는 클럭 선택신호를 발생하여 출력하며,
    시스템 운용과 무관하게 시험을 목적으로 하는 경우에는 시험하고자 하는 클럭을 항상 선택하도록 하는 클럭 선택신호를 발생하여 출력하는 것을 특징으로 하는 이중화 클럭 선택장치.
KR10-2001-0078507A 2001-12-12 2001-12-12 이중화 클럭 선택장치 KR100394791B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0078507A KR100394791B1 (ko) 2001-12-12 2001-12-12 이중화 클럭 선택장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0078507A KR100394791B1 (ko) 2001-12-12 2001-12-12 이중화 클럭 선택장치

Publications (2)

Publication Number Publication Date
KR20030048569A KR20030048569A (ko) 2003-06-25
KR100394791B1 true KR100394791B1 (ko) 2003-08-19

Family

ID=29574446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0078507A KR100394791B1 (ko) 2001-12-12 2001-12-12 이중화 클럭 선택장치

Country Status (1)

Country Link
KR (1) KR100394791B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920003643A (ko) * 1990-07-20 1992-02-29 경상현 디지틀 단안정 멀티바이브레이터
JPH0690230A (ja) * 1992-09-09 1994-03-29 Fujitsu Ltd クロック断検出回路
KR940023021A (ko) * 1993-03-06 1994-10-22 김광호 이중 클럭시스템의 클럭신호 선택장치
JPH09186709A (ja) * 1995-12-28 1997-07-15 Fujitsu Ltd 二重化クロック選択システム
KR19980066706A (ko) * 1997-01-28 1998-10-15 김광호 클럭 선택장치
KR19990054049A (ko) * 1997-12-24 1999-07-15 김영환 클럭 이중화 시스템의 절체 방법
KR20000037966A (ko) * 1998-12-03 2000-07-05 강병호 소프트웨어 비정상 동작 상태 감지 및 절체 기능을 갖는프로세서 이중화 제어 장치
KR20000015114U (ko) * 1998-12-31 2000-07-25 강병호 시스템 클럭 공급 회로의 이중화 절체 회로

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920003643A (ko) * 1990-07-20 1992-02-29 경상현 디지틀 단안정 멀티바이브레이터
JPH0690230A (ja) * 1992-09-09 1994-03-29 Fujitsu Ltd クロック断検出回路
KR940023021A (ko) * 1993-03-06 1994-10-22 김광호 이중 클럭시스템의 클럭신호 선택장치
JPH09186709A (ja) * 1995-12-28 1997-07-15 Fujitsu Ltd 二重化クロック選択システム
KR19980066706A (ko) * 1997-01-28 1998-10-15 김광호 클럭 선택장치
KR19990054049A (ko) * 1997-12-24 1999-07-15 김영환 클럭 이중화 시스템의 절체 방법
KR20000037966A (ko) * 1998-12-03 2000-07-05 강병호 소프트웨어 비정상 동작 상태 감지 및 절체 기능을 갖는프로세서 이중화 제어 장치
KR20000015114U (ko) * 1998-12-31 2000-07-25 강병호 시스템 클럭 공급 회로의 이중화 절체 회로

Also Published As

Publication number Publication date
KR20030048569A (ko) 2003-06-25

Similar Documents

Publication Publication Date Title
KR100871205B1 (ko) 다중 클럭 위상 결정 시스템
US5357491A (en) Clock selection control device
KR100394791B1 (ko) 이중화 클럭 선택장치
JPH0650876B2 (ja) 中間中継装置
JPS6285511A (ja) クロツク選択方式
KR0176401B1 (ko) 루프백 테스트시 데이타수신회로
JP2596318B2 (ja) 伝送装置
JPH08163162A (ja) ループ式データ伝送装置
JP2859086B2 (ja) パス監視装置
KR20050049829A (ko) 자동 보호 스위칭의 클럭 동기 장치 및 그 방법
JP2002290423A (ja) 通信処理装置
JPH04120940A (ja) ループバック制御回路
JP2569892B2 (ja) 切替制御監視回路
JP2551666B2 (ja) クロック供給切替回路
JP3160927B2 (ja) ループ試験回路
JP2007028488A (ja) セレクタ装置
JP2616696B2 (ja) クロック選択制御方式
KR0134253Y1 (ko) 외부 동기 클럭원 수신 장치
KR970002188B1 (ko) 가상 컨테이너 경로 상태 감시장치
KR100260300B1 (ko) 디지탈데이터전송확인장치
JPH0556022A (ja) 伝送路切替回路
JPS62168438A (ja) クロツク信号安全保障装置
JPH0744518B2 (ja) 伝送路切替制御装置
KR20000021658A (ko) 클록 생성기 장치
JPH10229430A (ja) 導通試験方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee