KR20000037966A - 소프트웨어 비정상 동작 상태 감지 및 절체 기능을 갖는프로세서 이중화 제어 장치 - Google Patents

소프트웨어 비정상 동작 상태 감지 및 절체 기능을 갖는프로세서 이중화 제어 장치 Download PDF

Info

Publication number
KR20000037966A
KR20000037966A KR1019980052802A KR19980052802A KR20000037966A KR 20000037966 A KR20000037966 A KR 20000037966A KR 1019980052802 A KR1019980052802 A KR 1019980052802A KR 19980052802 A KR19980052802 A KR 19980052802A KR 20000037966 A KR20000037966 A KR 20000037966A
Authority
KR
South Korea
Prior art keywords
processor
active
signal
trigger
controller
Prior art date
Application number
KR1019980052802A
Other languages
English (en)
Inventor
이강대
Original Assignee
강병호
대우통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강병호, 대우통신 주식회사 filed Critical 강병호
Priority to KR1019980052802A priority Critical patent/KR20000037966A/ko
Publication of KR20000037966A publication Critical patent/KR20000037966A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/30—Signalling arrangements; Manipulation of signalling currents
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13166—Fault prevention
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13167—Redundant apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/161—Blocking or cutoff of faulty apparatus, e.g. timed out

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 교환기 시스템에서 이중화로 구성된 프로세서 보드에서 소프트웨어 오동작시 액티브 보드의 비정상 동작으로 액티브가 정상적인 역할 수행을 못하면서 절체도 되지 않는 상태를 하드웨어적으로 감지해 절체가 이루어지도록 하는 이중화 제어 장치에 관한 것으로, 액티브 프로세서(1)내의 콘트롤러(12) 및 중앙 처리 유니트(70)에 탑재된 소프트웨어 오동작에 의해 콘트롤러(12)의 동작이 비정상적으로 천이되면, 콘트롤러(12)에 대응한 트리거 발생기(16)는 트리거 신호를 발생하지 않는다. 타이머(17)는 트리거 발생기(16)로부터 트리거 신호가 전송되지 않으면, 타임아웃 신호를 스탠바이 프로세서(2)내의 인터럽트 제어기(60)로 전송한다. 인터럽트 제어기(60)는 이중화 절환을 요구하는 인터럽트 신호를 중앙 처리 유니트(80)로 전송하여 액티브와 스탠바이의 프로세서(1, 2) 상태를 절환한다. 따라서, 프로세서에 탑재된 소프트웨어가 오동작할지라도, 이중화 절환을 용이하게 할 수 있는 효과가 있다.

Description

소프트웨어 비정상 동작 상태 감지 및 절체 기능을 갖는 프로세서 이중화 제어 장치
본 발명은 전전자 교환기의 프로세서 이중화 제어 장치에 관한 것으로, 특히 소프트웨어 오동작으로 인해 액티브측 프로세서가 비정상적으로 천이된 상태를 감지하여 액티브와 스탠바이 프로세서의 이중화 상태를 절환할 수 있도록 한 프로세서 이중화 제어 장치에 관한 것이다.
통상적으로, 전전자 교환기는 이중화 구성을 갖는 프로세서를 포함한다. 이들 프로세서는 각기 선택적으로 액티브 또는 스탠바이 상태로 구동된다. 액티브 상태의 프로세서가 동작상의 오류에 의하여 스탠바이로 절환되면, 스탠바이 상태로 대기하고 있던 프로세서가 액티브로 절환된다. 따라서, 각각의 프로세서가 액티브와 스탠바이 상태로 상호 절환될 때, 스탠바이 상태로 절환된 프로세서가 수행하던 작업은 액티브 상태로 절환된 프로세서에 전달됨으로 작업의 연속 수행이 가능하다.
상술한 바와같이, 구성된 프로세서간 이중화 절환 요건은 파워 오프(power off), 메뉴얼 리셋(manual reset), 버스 에러(bus error), 프로세서간 통신(inter processor communication) 케이블(cable) 탈장, 워치 독 타임(watch dog time) 발생기에서의 펄스 발생 등이 있다. 이러한 요건들은 대부분 액티브 상태의 프로세서를 기준으로 하는 이중화 절환 요건들이다.
특히, 도 1은 워치 독 타임 발생기에서의 펄스 발생에 따른 종래 프로세서 이중화 제어 장치에 대한 블록 구성도로서, 액티브와 스탠바이 프로세서(100, 200)를 포함한다.
프로세서(100)는 액티브로 동작하는 프로세서이고, 프로세서(200)는 스탠바이로 대기하는 프로세서라고 가정한다.
액티브로 동작하는 프로세서(100)내의 콘트롤러(101)에 의해 동작되는 실시간 클럭 발생기(102)는 40msec의 클럭을 발생하여 인터럽트 제어기(104)로 전송한다. 즉, 40msec의 클럭을 6sec 동안 실시간 클럭 발생기(102)로부터 인터럽트 제어기(104)로 전송되면, 워치 독 타임 발생기(103)는 에러 발생에 따른 펄스를 발생하지 않고, 실시간 클럭 발생기(102)를 계속적으로 관찰한다. 반면에 40msec의 클럭을 6sec 동안 실시간 클럭 발생기(102)로부터 인터럽트 제어기(104)로 전송되지 못하면, 워치 독 타임 발생기(103)는 에러 발생에 따른 펄스를 발생하여 인터럽트 제어기(104)로 전송한다.
인터럽트 제어기(104)는 워치 독 타임 발생기(103)로부터 에러 발생에 따른 펄스가 전송되면, 이중화 절환을 요구하는 인터럽트 신호를 발생하여 중앙 처리 유니트(105)로 전송하며, 중앙 처리 유니트(105)는 인터럽트 제어기(104)로부터 인터럽트 신호가 전송되면, 액티브와 스탠바이 프로세서(100, 200)의 이중화 상태를 절환하도록 이중화 제어기(106)를 제어한다.
그러나, 소프트웨어 오동작에 의해 콘트롤러(101, 201) 및 중앙 제어 유니트(105, 205)의 동작 자체가 정지되면, 콘트롤러(101, 201)에 의해 동작되는 실시간 클럭 발생기(102, 202) 및 워치 독 타임 발생기(103, 203)의 내부 타이머가 전혀 구동되지 않아 에러 발생에 따른 클럭 및 펄스를 인터럽트 제어기(104, 204)로 전송할 수 없고, 또한 중앙 제어 유니트(105, 205)의 동작 자체가 정지됨에 의해 이중화 제어기(106, 206)를 제어하지 못한다. 따라서 액티브와 스탠바이 프로세서(100, 200)의 이중화 절환을 할 수 없다는 문제가 있었다.
그러므로, 본 발명은 상술한 문제점을 해결하기 위하여 안출한 것으로서, 그 목적은 액티브 프로세서내의 콘트롤러가 소프트웨어 오동작을 일으키면, 이를 감지하여 스탠바이 프로세서로 이중화 절환할 수 있도록 한 소프트웨어 오동작 감지 및 절체 기능을 가진 프로세서 이중화 제어 장치를 제공함에 있다.
이러한 목적을 달성하기 위한 본 발명에서 소프트웨어 오동작 감지 및 절체 기능을 가진 프로세서 이중화 제어 장치는 액티브 상태로 동작하는 중에 콘트롤러에 탑재된 소프트웨어가 정상 동작할 경우에 트리거 신호를 발생하는 트리거 발생기와; 트리거 발생기로부터 트리거 신호가 입력되지 않으면, 타임아웃 신호를 발생하여 스탠바이 프로세서로 전송하는 타이머와; 스탠바이 상태로 동작하는 중에 액티브 프로세서로부터 타임아웃 신호가 입력되면, 이중화 절환을 요구하는 인터럽트 신호를 발생하여 중앙 처리 유니트로 전송하는 인터럽트 제어기를 포함한다.
도 1은 종래 프로세서 이중화 제어 장치에 대한 블록 구성도,
도 2는 본 발명의 실시예에 따른 소프트웨어 오동작 감지 및 절체 기능을 가진 프로세서 이중화 제어 장치에 대한 블록 구성도.
＜도면의 주요부분에 대한 부호의 설명＞
1, 2 : 프로세서 12, 22 : 콘트롤러
16, 26 : 트리거 발생기 17, 27 : 타이머
50, 60 : 인터럽트 제어기 70, 80 : 중앙 처리 유니트
이하, 첨부된 도면을 참조하여 본 발명의 구성 및 동작을 상세히 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 소프트웨어 오동작 감지 및 절체 기능을 가진 프로세서 이중화 제어 장치에 대한 블록 구성도로서, 액티브와 스탠바이 프로세서(1, 2)를 포함한다.
프로세서(1, 2)는 이중화로 구성된 것으로, 각 보드내에 실장되어 있는 각 프로세서(1, 2)는 선택적으로 액티브 또는 스탠바이로 동작한다.
도 2를 참조하면, 각각의 프로세서(1, 2)는 콘트롤러(12, 22)와, 트리거(trigger) 발생기(16, 26)와, 타이머(17, 27)와, 인터럽트 제어기(50, 60)와, 중앙 처리 유니트(central processing unit)(70, 80)를 구비한다.
각각의 콘트롤러(12, 22)는 트리거 신호가 정상적으로 발생되도록 트리거 발생기(16, 26)를 제어한다.
각각의 트리거 발생기(16, 26)는 콘트롤러(12, 22)에 의해 동작되며, 2.5sec의 트리거 신호를 발생하여 타이머(17, 27)로 전송한다. 반면에, 콘트롤러(12, 22)에 탑재된 소프트웨어 오동작에 의해 콘트롤러(12, 22)의 동작 자체가 정지될 경우, 트리거 발생기(16, 26)는 2.5sec 트리거 신호를 발생하지 못한다.
각각의 타이머(17, 27)는 3sec 카운터로서, 트리거 발생기(16, 26)로부터 2.5sec 트리거 신호가 전송되면, 3sec에 도달하기 이전에 2.5sec의 트리거 신호에 의해 2.5sec에서 리셋(reset)되어 다시 0sec부터 3sec까지 반복적으로 카운트한다. 그러나, 트리거 발생기(16, 26)로부터 2.5sec 트리거 신호가 전송되지 않으면, 타이머(17, 27)는 0sec로 리셋되지 않고 3sec 까지 계속적으로 카운터한후, 이중화 절환 요구에 따른 타임아웃 신호를 발생하여 스탠바이측 프로세서내의 인터럽트 제어기로 전송한다.
스탠바이측 인터럽트 제어기(60)는 액티브측 프로세서내의 타이머로부터 타임아웃 신호가 전송되면, 이중화 절환을 요구하는 인터럽트 신호를 발생하여 중앙 처리 유니트(80)로 전송한다.
스탠바이측 중앙 처리 유니트(80)는 인터럽트를 전송받은후, 자신을 액티브로 세팅하고, 액티브로서의 역할을 수행하며, 동시에 현재 비정상 상태에 있는 상대편 프로세서를 리스타트시켜 스탠바이로 살린다.
상술한 구성을 갖는 본 발명의 실시예에 따른 소프트웨어 오동작 감지 및 절체 기능을 가진 프로세서 이중화 제어 장치로서, 프로세서부(1)는 액티브로 동작하는 프로세서이고, 프로세서(2)는 스탠바이로 대기하는 프로세서라고 가정하에 설명한다.
상술한 바와 같이, 액티브로 동작하는 프로세서(1)내의 콘트롤러(12)가 정상으로 동작할 경우, 콘트롤러(12)에 의해 동작되는 트리거 발생기(16)는 2.5sec 마다 트리거 신호를 발생하여 타이머(17)로 전송한다. 타이머(17)는 트리거 발생기(16)로부터 트리거 신호를 검색하여 2.5sec 마다 트리거 신호가 발생되면, 콘트롤러(12)가 정상 동작하는 것으로 판단한다.
반면에, 액티브로 동작하는 프로세서(1)내의 콘트롤러(12)가 비정상으로 동작할 경우, 콘트롤러(12)에 의해 동작되는 트리거 발생기(16)는 트리거 신호를 발생하지 않는다. 타이머(17)는 트리거 발생기(16)로부터 트리거 신호가 전송되지 않으면, 콘트롤러(12)에 탑재된 소프트웨어가 오동작하는 것으로 판단한후, 타임아웃 신호를 발생한다.
예를들어, 콘트롤러(12)에 의해 동작된 트리거 발생기(16)로부터 2.5sec 트리거 신호를 수신할 때마다 타이머(17)는 3sec에 도달하기 이전에 2.5sec의 트리거 신호에 의해 0sec로 리셋(reset)되어 다시 0sec부터 3sec까지 반복적으로 카운트한다. 그러나, 콘트롤러(12)에 탑재된 소프트웨어 오동작에 의해 콘트롤러(12)의 동작 자체가 정지됨에 따라 트리거 발생기(16, 26)로부터 2.5sec 트리거 신호가 전송되지 않으면, 0sec로 리셋되지 않고 3sec 까지 계속적으로 카운터한후, 이중화 절환 요구에 따른 타임아웃 신호를 발생하여 스탠바이 프로세서(2)내의 인터럽트 제어기(60)로 전송하는 것이다.
스탠바이 프로세서(2)내의 인터럽트 제어기(60)는 타이머(17)로부터 타임아웃 신호가 전송되면, 액티브 프로세서(1)에서 오동작이 발생되었음을 인식하고, 이에 대응하여 이중화 절환을 요구하는 인터럽트 신호를 발생하여 중앙 처리 유니트(80)로 전송한다.
중앙 처리 유니트(80)는 인터럽트 제어기(60)로부터 이중화 절환을 요구하는인터럽트 신호가 전송되면, 액티브와 스탠바이 프로세서(1, 2) 상태의 이중화 상태를 절환하도록 이중화 제어기(도시되지 않음)를 제어한다. 이때, 액티브 프로세서(1)는 스탠바이 상태로 절환되므로, 액티브 프로세서(1)가 수행하던 작업이 이중화 제어기를 통해 프로세서(2)로 전달되어 작업의 연속성이 보장된다.
상기와 같이 설명한 본 발명은 액티브 프로세서내의 콘트롤러에 탑재된 소프트웨어가 오동작하게 되면 타이머로부터 타임아웃 신호를 생성하여 스탠바이측 프로세서에 통보해줌으로써, 프로세서에 탑재된 소프트웨어가 오동작할지라도, 이중화 절환을 용이하게 할 수 있는 효과가 있다.

Claims (1)

  1. 두개의 프로세서가 이중화되어 액티브 및 스탠바이 상태로 동작하는 것으로, 상기 액티브 프로세서내의 콘트롤러가 소프트웨어 오동작을 일으킬 경우, 상기 스탠바이 프로세서내의 중앙 처리 유니트가 이중화 절환을 제어하는 이중화 제어 장치에 있어서,
    상기 이중화된 프로세서 각각은 :
    상기 액티브 상태로 동작하는 중에 상기 콘트롤러에 탑재된 소프트웨어가 정상 동작할 경우에 트리거 신호를 발생하는 트리거 발생기;
    상기 트리거 발생기로부터 트리거 신호가 입력되지 않으면, 타임아웃 신호를 발생하여 상기 스탠바이 프로세서로 전송하는 타이머;
    상기 스탠바이 상태로 동작하는 중에 상기 액티브 프로세서로부터 상기 타임아웃 신호가 입력되면, 이중화 절환을 요구하는 인터럽트 신호를 발생하여 중앙 처리 유니트로 전송하는 인터럽트 제어기를 더 포함하는 것을 특징으로 하는 이중화 제어 장치.
KR1019980052802A 1998-12-03 1998-12-03 소프트웨어 비정상 동작 상태 감지 및 절체 기능을 갖는프로세서 이중화 제어 장치 KR20000037966A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980052802A KR20000037966A (ko) 1998-12-03 1998-12-03 소프트웨어 비정상 동작 상태 감지 및 절체 기능을 갖는프로세서 이중화 제어 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980052802A KR20000037966A (ko) 1998-12-03 1998-12-03 소프트웨어 비정상 동작 상태 감지 및 절체 기능을 갖는프로세서 이중화 제어 장치

Publications (1)

Publication Number Publication Date
KR20000037966A true KR20000037966A (ko) 2000-07-05

Family

ID=19561174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980052802A KR20000037966A (ko) 1998-12-03 1998-12-03 소프트웨어 비정상 동작 상태 감지 및 절체 기능을 갖는프로세서 이중화 제어 장치

Country Status (1)

Country Link
KR (1) KR20000037966A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374353B1 (ko) * 2000-07-06 2003-03-04 삼성전자주식회사 유니트 이중화 보드의 절체회로
KR100394791B1 (ko) * 2001-12-12 2003-08-19 주식회사 케이티 이중화 클럭 선택장치
KR100428756B1 (ko) * 2001-08-31 2004-04-30 주식회사 현대시스콤 이중화로된 이동통신 제어국의 엠시피유보드
KR100437184B1 (ko) * 2002-07-04 2004-06-23 엘지전자 주식회사 교환기 시스템의 스탠바이 로딩시 데이터베이스 자동 해제방법
KR102220389B1 (ko) * 2019-11-28 2021-02-24 주식회사 한화 Fpga를 이용하여 실시간 동기화를 수행하는 장치 및 그 방법
CN113608914A (zh) * 2021-08-10 2021-11-05 安谋科技（中国）有限公司 一种芯片、芯片的功能安全检测方法、介质和电子设备

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374353B1 (ko) * 2000-07-06 2003-03-04 삼성전자주식회사 유니트 이중화 보드의 절체회로
KR100428756B1 (ko) * 2001-08-31 2004-04-30 주식회사 현대시스콤 이중화로된 이동통신 제어국의 엠시피유보드
KR100394791B1 (ko) * 2001-12-12 2003-08-19 주식회사 케이티 이중화 클럭 선택장치
KR100437184B1 (ko) * 2002-07-04 2004-06-23 엘지전자 주식회사 교환기 시스템의 스탠바이 로딩시 데이터베이스 자동 해제방법
KR102220389B1 (ko) * 2019-11-28 2021-02-24 주식회사 한화 Fpga를 이용하여 실시간 동기화를 수행하는 장치 및 그 방법
CN113608914A (zh) * 2021-08-10 2021-11-05 安谋科技（中国）有限公司 一种芯片、芯片的功能安全检测方法、介质和电子设备
CN113608914B (zh) * 2021-08-10 2024-04-26 安谋科技（中国）有限公司 一种芯片、芯片的功能安全检测方法、介质和电子设备

Similar Documents

Publication Publication Date Title
JP3611894B2 (ja) 二重化構成をもつシステム制御装置
US4502116A (en) Multiple processor synchronized halt test arrangement
KR20000037966A (ko) 소프트웨어 비정상 동작 상태 감지 및 절체 기능을 갖는프로세서 이중화 제어 장치
CN112099412A (zh) 一种微控制单元的安全冗余架构
JP3806600B2 (ja) 多重系システムの系切り替え方法
JPH0644093A (ja) 二重化装置切替方式
KR100440588B1 (ko) 계층적 구조를 지원하는 직렬 버스형 형상 인식 및 경보장치
JP2000013543A (ja) 通信システム
JP2693627B2 (ja) プログラマブルコントローラの二重化システム
KR100232869B1 (ko) 이중화 구조를 가지는 통신 시스템에서 선 탈장 감지 장치 및 방법
RU201248U1 (ru) Четырёхканальная управляющая система
JP2000349900A (ja) 交換装置の障害処理方式
KR20000059718A (ko) 피엘씨 이중화 시스템의 논스톱 운전방법 및 회로
JP2675645B2 (ja) システム故障監視装置
JPS62256162A (ja) デユ−プレツクス計算機システムの切替制御装置
JPH06175869A (ja) 二重化計算機システム
JPH05268116A (ja) 二重化切替方法
JPH07120297B2 (ja) 二重化切替制御方式
JPH0250737A (ja) 二重化システム
JP2606144B2 (ja) 二重化装置
KR930010292B1 (ko) 통신제어보드의 장애 진단 및 복구 방법
KR930011203B1 (ko) 이중화 프로세서 시스팀의 입출력 장비 정합장치
JPH03222020A (ja) マルチマイクロプロセッサシステムのリセット方式
JPH04186450A (ja) 情報処理装置
JPH04196940A (ja) 回線監視装置及びこれを用いた回線監視方式

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19981203

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19981203

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000928

Patent event code: PE09021S01D

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20001121

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20001209

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20000928

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I