JP2008524629A - 半導体デバイスを試験する方法及びシステム - Google Patents

Abstract

半導体デバイスの試験装置は、半導体デバイスを試験するために、ＤＣ試験信号を生成するパラメトリック測定ユニット（ＰＭＵ）段と、ＡＣ試験信号を生成するピンエレクトロニクス（ＰＥ）段とを含む。ドライバ回路が、ＤＣ試験信号のバージョンとＡＣ試験信号のバージョンとを半導体デバイスに提供することができる。

Description

本発明は、半導体デバイスの試験に関し、特に被試験半導体デバイスへの信号の提供に関する。

半導体デバイス（たとえばメモリチップ及びマイクロプロセッサ）に対する商業上の需要が高まるに従い、これらの装置を試験することが装置製造業者にとって重要となっている。半導体デバイスを、それらの顧客に出荷する前に試験することにより、欠陥があるか又は性能の劣る装置を検出するとともに取り除くことができる。こうした試験を実施するために、自動試験装置（ＡＴＥ：automatic test equipment）等の半導体デバイスの試験装置を使用して、製造された半導体デバイスの性能を特徴付けるとともに確認することができる。

試験のタイプによっては、ＡＴＥは、試験中の装置（ＤＵＴ）に２つの種類の信号を送出する場合がある。入出力インピーダンス、漏れ電流及びＤＵＴ性能等の装置特性を測定するために、ＤＵＴに直流（ＤＣ）信号が送出される。これらのＤＣ信号を生成し且つ送出するために、ＡＴＥは、パラメトリック測定ユニット（ＰＭＵ：parametric measurement unit）を含む。ＡＴＥはまた、試験シナリオによってはデジタル入力信号をシミュレートする交流（ＡＣ）信号を生成してＤＵＴに送出する。これらのシミュレートされたデジタル信号は、たとえば、試験中のメモリチップに入力される場合がある。デジタル信号によって表されるデジタル値を格納した後、それらの値は、ＤＵＴが値を適切に格納したか否かを判断するために（後に）検索される。ＡＣ試験信号を生成するとともに送出するために、ＡＴＥは、通常ＰＭＵ回路に比較してより高速に動作するピンエレクトロニクス（ＰＥ）回路として知られる追加の回路を含む。

本発明の一態様によれば、半導体デバイスの試験装置は、半導体デバイスを試験するために、ＤＣ試験信号を生成するパラメトリック測定ユニット（ＰＭＵ）段と、ＡＣ試験信号を生成するピンエレクトロニクス（ＰＥ）段とを有する。ドライバ回路が、ＤＣ試験信号のバージョンとＡＣ試験信号のバージョンとを被試験半導体デバイスに提供することができる。

一実施の形態では、半導体デバイスの試験装置は、試験信号のそれらのバージョンをドライバ回路から半導体デバイスに提供する出力段を含んでもよい。ドライバ回路は、ＰＭＵ段によって生成されるＤＣ試験信号及びＰＥ段によって生成されるＡＣ試験信号の電流を増幅することができる。ＰＭＵ段は、別のＤＣ試験信号を出力段に提供するスイッチを含んでもよい。

別の態様によれば、半導体デバイスの試験装置は、ＡＣ試験信号を被試験半導体デバイスに提供するピンエレクトロニクス（ＰＥ）段と、ＤＣ試験信号を被試験半導体デバイスに提供するパラメトリック測定ユニット（ＰＭＵ）段とを有する集積回路を含む。

一実施の形態では、集積回路は、ＰＥ段及びＰＭＵ段に接続され、且つＡＣ試験信号及びＤＣ試験信号を被試験半導体デバイスに提供する、出力段を含んでもよい。集積回路は、ＰＥ段及びＰＭＵ段に接続され、且つＡＣ試験信号及びＤＣ試験信号を受け取る、ドライバ回路を含んでもよい。集積回路は、ドライバ回路に接続され、且つ増幅されたＡＣ試験信号及び増幅されたＤＣ試験信号を被試験半導体デバイスに提供する、出力段を含んでもよい。

別の態様によれば、半導体デバイスに試験信号を提供する方法は、ＰＭＵ段によってＤＣ試験信号を提供し、ＰＥ段からのＡＣ試験信号を増幅するドライバ回路によってＤＣ試験信号の電流を増幅し、及び出力段を介して増幅されたＤＣ試験信号を被試験半導体デバイスに送出することを含む。出力段はまた、増幅されたＡＣ試験信号をＰＥ段から半導体デバイスに提供する。

一実施の形態では、出力段を介して増幅されたＤＣ試験信号を送出することは、抵抗を介して増幅されたＤＣ試験信号を送ることを含んでもよい。半導体デバイスに試験信号を提供する方法は、別のＤＣ試験信号をスイッチに通すこと、及び出力段を介してこのＤＣ試験信号を被試験半導体デバイスに送出することをさらに含んでもよい。

本開示のさらなる利点及び態様は、以下の詳細な説明から当業者には容易に明らかとなるであろう。そこでは、本発明の実施の形態を、単に、本発明を実施するために考えられる最良の形態の例として示し且つ説明している。後述するように、本発明は、他の異なる実施形態が可能であり、そのいくつかの詳細は、すべて本発明の精神から逸脱することなく自明な点においてさまざまな変更が可能である。したがって、図面及び説明は、限定するものとしてみなされるべきではなく、本質的に例示するものとしてみなされるべきである。

図１を参照すると、半導体デバイスを試験するシステム１０は、ＡＴＥ又は他の同様の試験装置等の半導体デバイスの試験装置１２を含む。半導体デバイスの試験装置１２を制御するために、システム１０は、ハードワイヤ接続１６によって試験装置１２とインタフェースするコンピュータシステム１４を含む。通常、コンピュータシステム１４は、半導体デバイスを試験するルーチン及び機能の実行を開始するコマンドを試験装置１２に送出する。こうした試験ルーチンにより、試験信号の生成及び被試験半導体デバイス（ＤＵＴ）への送信並びにＤＵＴからの応答の収集が開始される。システム１０によって、さまざまなタイプの半導体デバイスを試験することができる。この例では、集積回路（ＩＣ）チップ１８（たとえば、メモリチップ、マイクロプロセッサ、アナログ・デジタル変換器、デジタル・アナログ変換器等）がＤＵＴとして試験される。

ＤＵＴに試験信号を提供し且つＤＵＴから応答を収集するために、半導体デバイスの試験装置１２は、ＩＣチップ１８の内部回路のためのインタフェースを提供する１つ又は複数のコネクタピンに接続される。いくつかのＤＵＴを試験するために、６４個又は１２８個ほどのコネクタピンを試験装置１２にインタフェースしてもよい。例示の目的で、この例では、半導体デバイスの試験装置１２は、２つのハードワイヤ接続を介してＩＣチップ１８の２つのコネクタピンに接続される。１つの導体２０がピン２２に接続され、別の導体２４が別のピン２６に接続される。これらの接続を行うことにより、半導体デバイスの試験装置１２によって試験信号をピン２２に注入することができ、ピン２６から応答信号を収集することができる。そして、試験装置１２（及び／又はコンピュータシステム１４）が収集された応答を使用して、利得応答、位相応答又は他のタイプの２ポート試験に対しＩＣチップ１８を特徴付けることができる。また、試験装置１２によって、ＩＣチップ１８に対して単一ポート試験を実施してもよい。たとえば、試験装置１２は、ピン２２に試験信号を注入し、（注入信号も送られた）導体２０によって反射される信号を収集してもよい。反射信号を収集することにより、ピン２２の入力インピーダンスを、他の単一ポート試験量とともに特徴付けてもよい。試験装置１２はまた、デジタル試験ベクトルを生成して、ＩＣチップ１８の１つ又は複数のピンに注入することにより、ＩＣチップ１８の記憶性能を定量化する等、他のタイプの試験を実施してもよい。

図２も参照すると、１つのＤＵＴ（又は複数のＤＵＴ）の複数のコネクタピンから試験信号を送出するとともに収集するために、半導体デバイスの試験装置１２は、多数のピンと通信することができるインタフェースカード２８を含む。たとえば、インタフェースカード２８は、試験信号をたとえば３２個、６４個、１２８個のピンに送信すること及び対応する応答を収集することを開始してもよい。ピンに対する各通信リンクは通常、チャネルと呼ばれ、多数のチャネルを供給することにより、試験時間が短縮される。インタフェースカードに多くのチャネルを有するとともに、試験装置１２に複数のインタフェースカードを含むことにより、全体のチャネル数が増大し、それによりさらに試験時間が短縮される。この例では、複数のインタフェースカードが試験装置１２に実装され得ることを例示するために、２つの追加のインタフェースカード３０及び３２が図示されている。

各インタフェースカードは、特定の試験機能を実行する専用集積回路（ＩＣ）チップ（たとえば、特定用途向け集積回路（ＡＳＩＣ））を含む。たとえば、インタフェースカード２８は、パラメトリック測定ユニット（ＰＭＵ）試験を実行するＩＣチップ３４を含む。通常、ＰＭＵ試験は、ＤＣ電圧信号又は電流信号をＤＵＴに提供することにより、入出力インピーダンス、電流漏れ及び他のＤＣ性能特性を確定することを含む。インタフェースカード２８はまた、ＤＵＴ１８に対してピンエレクトロニクス（ＰＥ）試験を実行するＩＣチップ３６も含む。ＰＥ試験は、ＡＣ試験信号及びＡＣ波形をＤＵＴ１８に送出すること、及び応答を収集して、ＤＵＴの性能をさらに特徴づけることを含む。たとえば、ＩＣチップ３６は、２値のベクトルをＤＵＴに格納するためにＤＵＴに送信することを開始してもよい。格納されると、試験装置１２がＤＵＴにアクセスして、正しい２値が格納されたか否かを判定する。デジタル信号は通常急峻な電圧遷移（変化）を含むため、ＩＣチップ３６のＰＥ回路は、ＩＣチップ３４のＰＭＵ回路に比べて比較的高速に動作する。

ＤＣ試験信号及びＡＣ試験信号と波形との両方をインタフェースカード２８、３０及び３２からＤＵＴ１８に送るために、試験装置１２は、ＤＵＴに送信するために適切な導体に試験信号を配置するデバイスインタフェースボード（ＤＩＢ）３８に接続される。ＤＩＢ３８は、（ＰＭＵ試験信号を提供する）ＩＣチップ３４及び（ＰＥ試験信号を提供する）ＩＣチップ３６からの試験信号を、ＤＵＴ１８のそれぞれのコネクタピン２２及び２６に伝送するために導体２０及び２４に向ける。この例では、２つの導電トレース４０、４２のみが、それぞれＩＣチップ３４及び３６をＤＩＢ３８に接続する。しかしながら、各ＩＣチップは、通常、ＤＩＢ３８に接続する複数の導電トレースを有する。さらに、構成によっては、試験装置１２は、インタフェースカードによって提供されるチャネルをＤＵＴ又は複数の被試験デバイスにインタフェースするために２つ以上のＤＩＢに接続してもよい。

インタフェースカード２８、３０及び３２によって実行される試験を開始するとともに制御するために、試験装置１２は、試験信号を生成するとともにＤＵＴ応答を分析するための試験パラメータ（たとえば、試験信号電圧レベル、試験信号電流レベル、デジタル値等）を供給するＰＭＵ制御回路４４及びＰＥ制御回路４６を含む。試験装置１２は、コンピュータシステム１４が試験装置１２によって実行される動作を制御するのを可能にし、且つ試験装置１２とコンピュータシステム１４との間でのデータ（たとえば試験パラメータ、ＤＵＴ応答等）の伝達をも可能にする、コンピュータインタフェース４８も含む。

図３も参照すると、それぞれＰＭＵ機能及びＰＥ機能を実行するＩＣチップ３４及び３６の一部が示されている。ＰＥ試験信号のＤＵＴ１８への送出を開始するために、ＰＥ制御回路４６は、デジタル信号（又は他のタイプのＡＣ波形）を、導電トレース５０によって高速ドライバ５２に送出する。高速ドライバ５２は、信号を調整し（たとえば増幅し）それをＰＥ出力段５４に送出する。この例では、ＰＥ出力段５４は、ＰＥ出力段５４からＤＩＢに送出されるデジタル信号又は他のタイプのＡＣ試験信号に対するインピーダンス整合を提供する抵抗５６を含む。

ＰＥ機能と同様に、ＰＭＵ制御回路４４は、ＩＣチップ３４に対しＰＭＵ試験を開始する信号を提供する。ＰＭＵ試験の場合、ＤＣ信号が導電トレース５８によって、信号を調整する（たとえば増幅する）増幅器６０に送出される。調整済みＤＣ信号は、この例では４つの出力ポート６６、６８、７０及び７２を有するセレクタ６４の入力ポート６２に送出される。試験装置１２は、入力６２において受け取られる信号が出力ポート６６、６８、７０又は７８のうちの１つに配置されるようにセレクタ６４を制御する。たとえば、出力ポート６６、６８、７０及び７２は、５０ミリアンペア、２ミリアンペア、２００マイクロアンペア及び２０マイクロアンペアの電流レベルのＰＭＵ試験信号をそれぞれ出力してもよい。出力ポートのうちのいくつかは、それぞれ、対応するポートに配置される試験信号の電流を測定するためにセンス（検知）抵抗に接続される。出力ポート６８、７０及び７２に配置される試験信号を検知するために、それぞれの抵抗７４、７６及び７８は対応するポートに接続される。通常、対応する出力ポートから伝搬する特定の試験信号を検知するために、抵抗７４、７８及び７８に対して異なる抵抗値が選択される。出力ポート６６は、より高い電流信号（たとえば５０ミリアンペア）を提供し、センス抵抗を含まない導体８０に接続される。

セレクタ６４の出力ポート６６、６８、７０及び７２は、ＰＭＵ出力段８２に（それぞれの抵抗７４、７６、７８及び導電トレース８０を介して）接続される。ＰＥ出力段５４と同様に、ＰＭＵ出力段８２は、セレクタ６４の各出力ポートに接続される抵抗８４を含むことによりインピーダンス整合を提供する。抵抗８４は、導電トレース４０に接続されることによりＤＣ試験信号をＤＩＢ３８に送出する。

上述したように、ＰＭＵ回路及びＰＥ回路は、別々のＩＣチップ３４及び３６に組み込まれる。さらに、ＰＭＵ回路及びＰＥ回路は、別々の専用出力段を使用して試験信号をＤＵＴに提供する。特に、出力段５４はＰＥ試験信号を提供し、出力段８２はＰＭＵ試験信号を提供する。２つの別々のＩＣチップを使用してＰＥ機能及びＰＭＵ機能を提供することにより、各インタフェースカードにおける貴重なスペースが、コネクタ及び導電トレースに対して必要な関連空間とともに占有される。さらに、別々の出力段をＰＥ回路及びＰＭＵ回路の両方に対して専用とすることにより、各ＩＣチップ上のダイ面積が冗長な出力回路に対して使用される。

図４も参照すると、各インタフェースカード上の占有空間を低減し出力段の冗長性を低減するために、ＰＥ回路及びＰＭＵ回路は同じＩＣチップに組み込まれる。さらに、ＰＥ回路及びＰＭＵ回路はともに、ＰＥ機能及びＰＭＵ機能をともに提供する各ＩＣチップにおける回路を低減するために共通出力段を共有する。例示の目的で、試験装置８６は、ＤＵＴ（たとえば、メモリチップ、マイクロプロセッサ、アナログ・デジタル変換器等）の試験のためにＰＥ機能及びＰＭＵ機能を提供するＩＣチップをそれぞれ搭載した一連のインタフェースカード８８、９０及び９２を含む。特に、それぞれのＩＣチップ９４、９６及び９８は、ＰＥ試験信号及びＰＭＵ試験信号を提供する回路を含む。ＰＥ機能及びＰＭＵ機能を同じＩＣチップ上で結合することにより、各インタフェースカード上のチップの数が低減し、各カード上の空間が節約される。この節約された空間を、たとえば追加の機能を実装するため、又はインタフェースカードにさらなる試験チャネルを追加するために使用することができる。さらに、各ＩＣチップ上のＰＥ回路とＰＭＵ回路との間で共通の出力段を共有することにより、冗長出力段及びインピーダンス整合抵抗のために以前使用されていたチップ面積が節約される。試験装置８６は、試験信号をＤＵＴの適切なピンに向けるためにデバイスインタフェースボード１００に接続される。さらに、試験装置８６は、ＰＭＵ制御回路１０２と、ＰＥ制御回路１０４と、試験装置８６とコンピュータシステム（たとえばコンピュータシステム１４）との間でコマンド及びデータを通すコンピュータインタフェース１０６とを含む。

図５も参照すると、ＰＥ試験信号とＰＭＵ試験信号とをともにＤＵＴに提供する回路を含むＩＣチップ９６の一部が提示されている。さらに、ＩＣチップ９６は、ＰＥ回路及びＰＭＵ回路の両方によって共有される出力段１０８を含む。共通の出力段１０８を共有することにより、ＩＣチップ９６上のチップ空間が節約される。さらに、同じＩＣチップにおいて両機能を実装することにより、インタフェースカード９０上のボード空間が節約される。

図３に示すＰＭＵ機能と同様に、ＰＭＵ制御回路１０２は、ＤＣ試験信号を、増幅器１１０を通してセレクタ１１４の入力１１２に送出し、セレクタ１１４は信号を特定の出力ポートに向ける。この例では、セレクタ１１２は、５つの出力ポート１１６、１１８、１２０、１２２及び１２４を含む。各出力ポートは、特定の電流レベル（たとえば、５０ミリアンペア、２ミリアンペア、２００マイクロアンペア、２０マイクロアンペア、２マイクロアンペア等）のＤＣ試験信号をＤＵＴに提供するために使用される。センス抵抗１２６、１２８及び１３０は、対応する出力ポートから伝搬する特定のＤＣ試験信号を検知するために異なる抵抗値を有する。出力ポート１２２は、ＤＣ試験信号を送るために（センス抵抗を含まない）導電トレース１３２に接続される。他の構成では、他のタイプの抵抗又は抵抗網がセレクタ１１４の出力ポート１１６、１１８、１２０、１２２及び１２４に接続されてもよい。たとえば、抵抗を導体１３２と直列に挿入してもよい。

出力ポート１１６、１１８、１２０及び１２２からの試験信号は、抵抗１３４を介してスイッチ１３６に送られる。スイッチ１３６は、試験信号の共有出力段１０８への伝達を制御する。スイッチ１３６を、試験装置８６によって制御してもよく、又はコンピュータシステム１４等のコンピュータシステムから送出されるコマンドによって制御してもよい。通常、ＰＭＵ試験が実行される場合、スイッチ１３６は閉じられる。しかしながら、出力ポート１２４からＰＭＵ信号（たとえば５０ミリアンペア）が提供される場合、スイッチ１３６は開かれる。さらに、ＰＥ試験を実行する場合、スイッチ１６は開かれる。スイッチ１３６の位置を制御するために、試験装置８６は、スイッチ１３６を開位置か又は閉位置にするのを開始する電圧信号又は電流信号を生成してもよい。スイッチ１３６を、半導体デバイスの開発及び製作の技術分野において既知であるさまざまな技法によってＩＣチップ９６に組み込んでもよい。たとえば、スイッチ１３６を製作するために、１つ又は複数のトランジスタ又は他のタイプの半導体部品をＩＣチップ９６に組み込んでもよい。

比較的高い電流のＰＭＵ試験信号を提供するために、セレクタ１１４はまた、試験信号を増幅するＰＥ／ＰＭＵドライバ１３８にも接続される。特に、出力ポート１２４は、導体１４２によってＰＥ／ＰＭＵドライバ１３８の入力１４０に接続される。ＰＥ／ＰＭＵドライバ１３８は、ＩＣチップ９６に組み込まれるＰＭＵ回路及びＰＥ回路の両方によって共有される。ドライバ１３８を共有することにより、ＰＭＵ試験信号を、ＰＥ試験信号のために使用されるものと同じドライバによって増幅することができる。たとえば、ＰＭＵ試験信号をドライバ１３８によって増幅することにより、大きいＤＣ電流信号（たとえば５０ミリアンペア）を、試験するためにＤＵＴに提供してもよい。同じドライバを使用して、ＰＥ試験信号とともに比較的大きい電流のＰＭＵ試験信号を生成することにより、冗長ドライバが不要となり、ＩＣチップ９６上のチップ空間が節約される。さらに同じドライバ１３８を使用することにより、冗長ドライバの電力要求を低減することによって電力消費量も節約される。

ＰＥ制御回路１０４は、導体１４６を介してＰＥ／ＰＭＵドライバ１３８の別の入力１４４にＰＥ試験信号を提供する。ＰＥ／ＰＭＵドライバ１３８の出力１４８は、増幅されたＰＥ試験信号（又は高電流ＰＭＵ試験信号）を共有出力段１０８に送出する。この構成では、出力段１０８は、インピーダンス整合のための抵抗１５０を含むが、出力段１０８に２つ以上の抵抗を含めてもよい。たとえば、抵抗１５０は、ＤＩＢに接続する伝送ラインに整合するように５０オームの抵抗値を有してもよい。

ＰＥ回路及びＰＭＵ回路によって出力段１０８が共有されるため、ＰＥ試験信号とＰＭＵ試験信号とはともに抵抗１５０を通過する。たとえば、高電流のＰＭＵ試験信号及びＰＭ試験信号が、ＰＥ／ＰＭＵドライバ１３８の出力１４８から抵抗１５０に送出される。同様に、それより低電流のＰＭＵ試験信号がスイッチ１３６（閉位置）から導体１５２を通って抵抗１５０まで送られる。これらの低電流のＰＭＵ試験信号は、高電流のＰＥ試験信号及び高電流のＰＭＵ試験信号（たとえば５０ミリアンペア）を送るものと同じ抵抗（抵抗１５０）を通過する。抵抗１５０の抵抗値を考慮するために、低電流の方のＰＭＵ試験信号の信号レベルを、増幅器１１０又はＰＭＵ制御回路１０２によって増大させてもよい。また、抵抗１５０の抵抗値を考慮するために他の技法を実装してもよい。たとえば、抵抗１５０の抵抗値を考慮するために、抵抗１２６、１２８、１３０及び１３４の抵抗値を（たとえば５０オームだけ）低減させてもよい。出力段１０８の使用を共有することにより、ＰＥ／ＰＭＵドライバ１３８の共有と同様に、抵抗１５０は、ＰＭＵ試験信号及びＰＥ試験信号をＤＵＴに提供するために共通して使用され、ＩＣチップ９６の空間が節約される。

図６を参照すると、別の実施形態では、半導体デバイスの試験装置１２は、１つのＤＵＴ（又は複数のＤＵＴ）の多数のピンと通信することができるインタフェースカード２４０を含む。たとえば、インタフェースカード２４０は、たとえば３２個、６４個又は１２８個のピンに試験信号を送信し、対応する応答を収集してもよい。ピンに対する各通信リンクを通常チャネルと呼び、多数のチャネルに試験信号を提供することにより、複数の試験を同時に実行することができるため、試験時間が短縮される。インタフェースカードに多くのチャネルを有するとともに、試験装置１２に複数のインタフェースカードを含むことにより、チャネルの全体の数が増加し、それによりさらに試験時間が短縮される。この例では、複数のインタフェースカードが試験装置１２に実装され得ることを例示するために２つのさらなるインタフェースカード２６０及び２８０が示されている。

各インタフェースカードは、特定の試験機能を実行する専用集積回路（ＩＣ）チップ（たとえば特定用途向け集積回路（ＡＳＩＣ））を含む。たとえば、インタフェースカード２４０は、パラメトリック測定ユニット（ＰＭＵ）試験及びピンエレクトロニクス（ＰＥ）試験を実行するＩＣチップ３００を含む。ＩＣチップ３００は、それぞれ、ＰＭＵ試験を実行する回路を含むＰＭＵ段３２０と、ＰＥ試験を実行する回路を含むＰＥ段３４０とを有する。さらに、インタフェースカード２６０及び２８０は、それぞれ、ＰＭＵ回路及びＰＥ回路を含むＩＣチップ３６０及び３８０を含む。通常、ＰＭＵ試験は、ＤＵＴにＤＣ電圧信号又は電流信号を提供することにより入出力インピーダンス、電流漏れ及び他のタイプのＤＣ性能特性のような量を決定することを含む。ＰＥ試験は、ＡＣ試験信号及び波形をＤＵＴ（たとえばＩＣチップ１８）に送出すること、及びＤＵＴの性能をさらに特徴付けるために応答を収集することを含む。たとえば、ＩＣチップ３００は、ＤＵＴに格納されるために２値のベクトルを表すＡＣ試験信号を（ＤＵＴに）送信してもよい。格納されると、試験装置１２がＤＵＴにアクセスすることにより、正しい２値が格納されたか否かを判定する。デジタル信号は通常急峻な電圧遷移を含むため、ＩＣチップ３００のＰＥ段３４０の回路は、ＰＭＵ段３２０の回路に比べて比較的高速で動作する。

ＤＣ試験信号とＡＣ試験信号及び波形とをともにインタフェースカード２４０からＤＵ１８に送るために、導電トレース４００は、ＩＣチップ３００を、インタフェースボードコネクタ４２０に接続して、信号がインタフェースボード２４０に且つインタフェースボード２４０から送られるのを可能にする。インタフェースボードコネクタ４２０はまた、インタフェースコネクタ４６０に接続される導体４４０にも接続され、信号が試験装置１２に且つ試験装置１２から送られるのを可能にする。この例では、導体２００が、試験装置１２とＩＣチップ１８のピン２２との間の双方向の信号伝達のためにインタフェースコネクタ４６０に接続される。構成によっては、インタフェースデバイスを使用して、１つ又は複数の導体を試験装置１２からＤＵＴに接続してもよい。たとえば、ＤＵＴ（たとえばＩＣチップ１８）を、各ＤＵＴピンに容易にアクセス可能となるようにデバイスインタフェースボード（ＤＩＢ）に搭載してもよい。こうした構成では、試験信号をＤＵＴの適切なピン（複数可）（たとえばピン２２）に配置するために、導体２００をＤＩＢに接続してもよい。

この例では、導電トレース４００及び導体４４０のみが、信号を送出し且つ収集するためにそれぞれＩＣチップ３００とインタフェースボード２４０とを接続する。しかしながら、ＩＣチップ３００は（ＩＣチップ３６０及び３８０とともに）、通常、（ＤＩＢを介して）ＤＵＴに信号を提供し且つＤＵＴから信号を収集する複数の導電トレース及び対応する導体にそれぞれ接続される複数のピン（たとえば、８個、１６個等）を有する。さらに、構成によっては、試験装置１２は、インタフェースカード２４０、２６０及び２８０によって提供されるチャネルを１つ又は複数の被試験デバイスにインタフェースするために２つ以上のＤＩＢに接続してもよい。

インタフェースカード２４０、２６０及び２８０によって実行される試験を開始するとともに制御するために、試験装置１２は、試験信号を生成するとともにＤＵＴ応答を分析するための試験パラメータ（たとえば、試験信号電圧レベル、試験信号電流レベル、デジタル値等）を供給する、ＰＭＵ制御回路４８０及びＰＥ制御回路５００を含む。試験装置１２は、コンピュータシステム１４が、試験装置１２によって実行される動作を制御することができるようにし、且つデータ（たとえば試験パラメータ、ＤＵＴ応答等）が試験装置１２とコンピュータシステム１４との間で伝達されるのをも可能にする、コンピュータインタフェース５２０も含む。

上述したように、ＰＭＵ試験は、通常、ＤＵＴにＤＣ試験信号を送出すること、及び応答信号を収集することを含む。たとえば、試験信号を、特定のＤＣ電流又はＤＣ電圧をＤＵＴに提供するために送出してもよい。通常、これらの試験信号がＰＭＵ段３２０の回路で生成される場合、所望の電流レベル及び電圧レベルは瞬時には達成されず、これらの信号をそれらの事前定義されたレベルで整定する時間が必要である。この信号整定期間のために、ＰＭＵ試験を実行するための追加の時間が必要である。この遅延時間に、１つのＤＵＴ（又はＤＵＴ群）で実行されているＰＭＵ試験の数を乗算すると、著しい試験時間が無駄になる。この無駄な試験時間により、相応して製造効率が低減し且つ製造コストが増大する。

図７も参照すると、ＰＭＵ試験時間を短縮するために、比較的高速のＰＥ段３４０を使用して、ＰＭＵ試験信号を生成することによりいくつかのＰＭＵ試験が実行される。ＰＥ段３４０でＰＭＵ試験信号を生成することにより、試験時間とともに信号整定時間が低減する。さらに、ＰＥ段３４０を使用して、ＰＭＵ試験信号が提供されているＤＵＴ（複数可）から応答信号が収集される。特に、ＰＥ段３４０を使用して、特定の電流信号をＤＵＴに提供するＰＭＵ試験信号が生成される。ＰＭＵ試験信号を提供することに加えて、ＰＥ段３４０はまた、ＤＵＴにおいて電流試験信号に応じて生成される電圧を検知する。ＰＥ段３４０の高速回路（ＰＭＵ段３２０に比較して）を使用することにより、ＰＭＵ試験信号は比較的迅速に生成され、試験時間が短縮される。試験時間を短縮することにより、時間が節約され、追加のＤＵＴを試験するためにその時間を使用することができ、それにより製造効率が向上する。

ＰＥ段３４０でＰＭＵ試験を開始するために、ＰＥ制御回路５００は、制御信号を導体５４０によって、ＰＥ段３４０に含まれる電流試験信号発生器５６に送出する。通常、電流試験信号発生器５６０は、ＤＵＴに送出される出力信号の電流レベルを設定する制御信号を使用する。たとえば、制御信号は、電流試験信号発生器５６０に対し、（導電トレース４００並びに導体４４０及び２００を介して）ＩＣチップ１８のピン２２０に送るために５０ミリアンペアＤＣ電流信号を導体５８０によって出力するように命令してもよい。

ＤＣ試験電流信号を送出するとともに、ＰＥ段３４０はまた、ＰＭＵ試験信号を注入した後にＤＵＴから応答信号を収集する。たとえば、ＤＣ電流試験信号を提供した後、ピン２２０において電圧信号を検知し、ＤＵＴに電流信号を提供したものと同じ導体（すなわち、導体２００及び４４０並びに導電トレース４００）によってＰＥ段３４０に送出してもよい。電圧信号を受け取ると、導体６００は、ＰＥ段３４０に含まれる比較器段６２０に信号を提供する。比較器段６２０は、電圧信号を事前定義された電圧と比較することにより、ＤＵＴにおいて検知された応答信号のＤＣ電圧レベルを確定することができる。ＤＵＴにおいて検知されたＤＣ電圧信号のレベルを確定すると、比較器段６２０は、それを表すデータを、導体６４０によって、コンピュータシステム（たとえばコンピュータシステム１４）、別のタイプのデジタルデバイス（たとえば個人情報端末（ＰＤＡ）、携帯電話等）又はネットワーク（たとえばインターネット）にデータを通すコンピュータインタフェース５２０に送る。

ＰＥ段３４０は、ＰＭＵ試験時間を短縮するためにＰＭＵ試験信号を提供する一方で、ＰＥ試験機能も提供する。たとえば、ＰＥ制御回路５００は、制御信号を導体６６０によって、ＰＥ段３４０に含まれる電圧試験信号発生器６８０に送出してもよい。電圧試験信号発生器６８０は、導体７００によって（導電トレース４００並びに導体４４０及び２００とともに）ＤＵＴに送出されるＡＣ波形等のＰＥ試験信号を生成する。ＰＭＵ試験信号を提供することと同様に、ＤＵＴは、ＰＥ試験信号に応答して信号を生成してもよい。これらの応答信号のいくつかを、ＰＥ段３４により導体２００、４４０及び導電トレース４００を介して受け取ってもよい。信号を受け取る際、それらを、分析のために比較器段６２０に導体６００によって送出してもよい。たとえば、電圧試験信号発生器６８０から送出されるＡＣ信号に応答して、ＰＥ段３４０がＡＣ信号を受け取ってもよい。比較器段６２０に達すると、このＡＣ応答信号を事前定義された電圧レベルと比較することにより、信号がその電圧を上回るか又は下回るかを判定してもよい。確定されると、比較結果を表すデータを、コンピュータシステム１４等のコンピュータシステムによってさらに分析されるために、導体６４０によってコンピュータインタフェース５２０に送出してもよい。

図８も参照すると、電圧試験信号発生器６８０、電流試験信号発生器５６０及び比較器段６２０を含む、ＰＥ段３４０に対する例示的な回路が示されている。ＰＥ段３４０は、ＰＥ試験信号をＤＵＴに提供するとともに、ＰＭＵ試験時間を短縮するためにＰＭＵ試験信号を提供する。特に、電流試験信号発生器５６０を使用して、導体５８０及び導電トレース４００によってＤＵＴ（たとえばＩＣチップ１８）に送出されるＰＭＵ電流試験信号が生成される。ＤＣ電流試験信号を受け取ることに応じて、ＤＵＴによって電圧応答信号が生成される。たとえば、電流試験信号をピン２２０に強制的に印加することにより、ピン２２０において、ＤＵＴの入力インピーダンスにより電圧信号が生成され得る。ピン２２０におけるこの電圧信号は、導体２００、４４０及び導電トレース４００を介してＰＥ段３４０に提供される。ＤＵＴによって信号が提供される時、電流試験信号発生器５６０及び電圧試験信号発生器６８０は、高出力インピーダンスモードに置かれる。高出力インピーダンスモードにより、電圧信号は、導体６００によって比較器段６２０に提供され、電流試験信号発生器５６０及び電圧試験信号発生器６８０には受け取られない。比較器段６２０は、ＤＵＴからの電圧信号のレベルを確定し、この電圧レベルを識別する信号をコンピュータインタフェース５２０に提供する。上述したように、ＰＥ試験に使用される回路は、たとえばデジタル試験信号をＤＵＴに提供し、ＤＵＴから対応する応答信号を収集するように比較的高速に動作する。ＰＭＵ試験のためにＰＥ段３４０のこの高速回路を使用することにより、ＰＭＵ試験はより高速に実行され、試験時間は、より多くのＰＭＵ試験及びＰＥ試験等、追加の動作のために使用される。

電流試験信号を提供するために、ＰＥ制御回路５００は、導体５４０によって電流試験信号発生器５６０に信号を送出する。この例では、導体５４０は、信号をＰＥ制御回路から増幅器７２０に提供する。増幅器７２０は、信号を調整し（たとえば増幅し）、それを導体７４０によってダイオードブリッジ７６０に送出する。ダイオードブリッジ７６０によって受け取られる信号を使用して、ブリッジに含まれるダイオードがバイアスされ、発生器５６０によって提供される電流信号が制御される。ダイオードブリッジ７６０をバイアスすることにより、電流は、電流源７８０から導体５８０に流れることができ、又は、導体５８０から、接地端子８２０に接続される第２の電流源８００に流れることができる。発生器５６０が、電流源７８０及び電流源８００を使用することによって双方向の電流の流れを提供するため、ＰＥ制御回路５００は、ダイオードブリッジ７６０のバイアスを制御することによって、ＤＵＴに送出される電流信号を変調することができる。変調された電流信号を提供することにより、試験装置１２は、種々のＡＣ信号をＰＥ試験のためにＤＵＴに提供することができる。電流試験信号発生器５６０はまた、電流の電流源７８０から又は電流源８００への流れをそれぞれ制御する２つのスイッチ８４０及び８６０も有する。たとえば、スイッチ８４０が閉じられている場合、電流源７８０がダイオードブリッジ７６０に接続され、導体５８０を介して電流信号をＤＵＴに送出することができる。同様に、スイッチ８６０が閉じられている場合、電流源８００がダイオードブリッジ７６０に接続され、電流を導体５８０に通すことができる。スイッチ８４０又は８６０が開いている場合、対応する電流源７８０又は８００がダイオードブリッジ７６０から分離される。

ＰＥ試験のためにＤＵＴに電圧試験信号を提供するために、ＰＥ制御回路５００は、試験信号（たとえばＡＣ信号、デジタル信号等）を、導体６６０によって電圧試験信号発生器６８０に送出する。導体６６０は、その信号をドライバ８８０（たとえば増幅器回路）に提供する。ドライバは、信号を調整し（たとえば増幅し）、電圧試験信号を抵抗９００に送出する。抵抗９００の抵抗値は、インピーダンス整合のために選択される。電圧試験信号をＤＵＴに伝送するために、抵抗９００は、導電トレース４００に接続する導体７００に接続される。

ＰＭＵ試験に対してＤＣ電流信号を提供するために、一シナリオでは、ＰＥ制御回路５００は、ダイオードブリッジ７６０をバイアスするための信号を増幅器７２０に提供する。増幅器７２０からの信号は、電流がブリッジを実質的に無変調で（ＤＣ電流信号を生成するために）通過するようにバイアスする。一例では、スイッチ８４０が閉じられ、電流源７８０がダイオードブリッジ７６０に電流を提供する。電流が変調されていないため、実質的にＤＣ電流信号が、ＤＵＴ（たとえばＩＣチップ１８）に伝送されるために導体５８０によって導電トレース４００に送出される。他の試験シナリオでは、電流源８００又は電流源７８０及び８００の組合せが、ＤＵＴにＤＣ電流試験信号を提供してもよい。

信号発生器５６０からＤＣ電流試験信号を受け取ると、ＤＵＴ（たとえばＩＣチップ１８のピン２２０）において電圧信号が生成される。この電圧信号は、ＤＵＴから導電トレース４００に（導体２００及び４４０を介して）提供される。電圧試験信号発生器６８０及び電流試験信号発生器５６０の出力インピーダンスが比較的大きいため、この段は分離され、電圧信号は分析されるために比較器段６２０に提供される。１回の分析に対し、電圧信号は、１つの電圧レベル（すなわちＶ_ＨＩ）及びそれより低い電圧レベル（すなわちＶ_ＬＯＷ）と比較される。比較を行うことにより、比較器段６２０は、導体６００における電圧信号がＶ_ＨＩより大きいか、Ｖ_ＬＯＷより小さいか、又はＶ_ＨＩとＶ_ＬＯＷとの間であるかを判定することができる。Ｖ_ＨＩ及びＶ_ＬＯＷにわずかに異なる電圧を割り当てることにより、電圧信号の値をおよそ確定することができる。たとえば、Ｖ_ＬＯＷを０．６５ボルトに設定してもよく、Ｖ_ＨＩを０．７５ボルトに設定してもよい。比較器段６２０が、ＤＵＴからの電圧信号がＶ_ＨＩとＶ_ＬＯＷとの間であると確定する場合、電圧信号をおよそ特徴づけるために０．７ボルトの電圧レベルを使用してもよい。比較器段６２０が、電圧信号がＶ_ＬＯＷより小さいか又はＶ_ＨＩより大きいと確定する場合、Ｖ_ＬＯＷ及びＶ_ＨＩに新たな電圧を割り当ててもよい。たとえば、検出窓幅を保持するためにＶ_ＬＯＷ及びＶ_ＨＩを同じ量だけ増大又は低減させてもよい。代替的に、Ｖ_ＬＯＷ及びＶ_ＨＩを、検出窓を広くするか又は狭くするように調整してもよい。そして、Ｖ_ＬＯＷ及びＶ_ＨＩに対するこれらの調整された電圧を電圧信号と比較することにより、信号の電圧レベルを近似することができる。構成によっては、Ｖ_ＬＯＷ及びＶ_ＨＩに対する調整及び電圧の比較は、ＤＵＴからの電圧信号を近似するために反復的に実行される。

この例では、比較器段６２０は、ＤＵＴからの導体６００における電圧信号の電圧を近似するために２つの演算増幅器９２０、９４０を含む。演算増幅器９２０には、非反転入力９６０に電圧信号が提供され、反転入力９８０にＶ_ＨＩが提供される。同様に、演算増幅器９４０には、反転入力１０００に（導体１０２０により）電圧信号が提供され、非反転入力１０４０にＶ_ＬＯＷが提供される。演算増幅器９２０は、出力１０６０において、電圧信号がＶ_ＨＩより大きいか又は小さいかを識別する信号を提供する。同様に、演算増幅器９４０は、出力１０８０において電圧信号がＶ_ＬＯＷより大きいか又は小さいかを識別する信号を提供する。この例では、これらの信号はともに、それぞれの導体１１００及び１１２０によってコンピュータインタフェース５２０に送出される。これらの信号をコンピュータインタフェース５２０に提供することにより、比較器段６２０によって実行される比較結果を表すデータを、試験装置１２の他の部分及びコンピュータシステム１４に提供することができる。このデータに基づき、電圧がＶ_ＬＯＷとＶ_ＨＩとの間にある場合、ＤＵＴからの電圧信号を近似することができる。信号電圧がＶ_ＨＩより大きいか又はＶ_ＬＯＷより小さい場合、コンピュータシステム１４又は試験装置１２は、Ｖ_ＬＯＷ及び／又はＶ_ＨＩに対する調整を開始し、電圧信号の別の比較を実行してもよい。しかしながら、ＰＥ段３４０は、ＰＭＵ段に比較して高速に動作するため、ＰＭＵ試験をＰＥ段３４０で実行することにより、試験効率が向上し、試験時間が短縮される。

図９を参照すると、実施形態によっては、半導体デバイスの試験装置１２は、１つのＤＵＴ（又は複数のＤＵＴ）の多数のピンと通信することができるインタフェースカード２６５を含む。たとえば、インタフェースカード２６５は、たとえば３２個、６４個又は１２８個のピンに試験信号を送信すること、及び対応する応答を収集することを開始してもよい。ピンに対する各通信リンクを通常チャネルと呼び、多数のチャネルを提供することにより、試験時間が短縮される。インタフェースカードに多くのチャネルを有するとともに、試験装置１２に複数のインタフェースカードを含むことにより、チャネルの全体の数が増加し、それによりさらに試験時間が短縮される。この例では、複数のインタフェースカードが試験装置１２に実装され得ることを例示するために２つのさらなるインタフェースカード２８５及び３０５が示されている。

各インタフェースカードは、特定の試験機能を実行する専用集積回路（ＩＣ）チップ（たとえば特定用途向け集積回路（ＡＳＩＣ））を含む。たとえば、インタフェースカード２６５は、ＰＭＵ試験及びＰＥ試験を実行するＩＣチップ３２５を含む。さらに、インタフェースカード２８５及び３０５は、それぞれ、ＰＭＵ試験及びＰＥ試験を提供するＩＣチップ３４５及び３６５を含む。通常、ＰＭＵ試験は、ＤＵＴにＤＣ電圧信号又は電流信号を提供することにより入出力インピーダンス、電流漏れ及び他のタイプのＤＣ性能特性のような量を判定することを含む。ＰＥ試験は、ＡＣ試験信号及び波形をＤＵＴ（たとえばＩＣチップ１８）に送出すること、及びＤＵＴの性能をさらに特徴付けるために応答を収集することを含む。たとえば、ＩＣチップ３２５は、ＤＵＴに格納されるために２値のベクトルを表すＡＣ試験信号を（ＤＵＴに）送信することを開始してもよい。格納されると、試験装置１２がＤＵＴにアクセスすることにより、正しい２値が格納されたか否かを判定する。デジタル信号は通常急峻な電圧遷移を含むため、ＩＣチップ３２５のＰＥ回路は、ＩＣチップ３２５のＰＭＵ回路に比べて比較的高速で動作する。

ＤＣ試験信号とＡＣ試験信号及び波形とをともにインタフェースカード２６５からＤＵＴ１８に送るために、一対の導電トレース３８５、４０５が、ＩＣチップ３２５をそれぞれの導体２０５及び２４５に接続する。構成によっては、インタフェースデバイスを使用して、導体２０５及び２４５をＤＵＴに接続してもよい。たとえば、ＤＵＴ（たとえばＩＣチップ１８）を、各ＤＵＴピンが容易にアクセス可能であるようにデバイスインタフェースボード（ＤＩＢ）に搭載してもよい。こうした構成では、試験信号をＤＵＴの適切なピン（複数可）に配置するために、導体２０５及び２４５をＤＩＢにそれぞれ接続してもよい。

この例では、２つの導体３８５、４０５のみが、それぞれ信号を伝送し且つ収集するためにＩＣチップ３２５を導体２０５及び２４５に接続する。しかしながら、ＩＣチップ３２５は（ＩＣチップ３４５及び３６５とともに）、通常、複数の導体によってＤＩＢにそれぞれ接続される複数のピン（たとえば、８個、１６個等）を有する。さらに、構成によっては、試験装置１２は、インタフェースカード２６５、２８５及び３０５によって提供されるチャネルを１つ又は複数の被試験デバイスにインタフェースするために２つ以上のＤＩＢに接続してもよい。

インタフェースカード２６５、２８５及び３０５によって実行される試験を開始し且つ制御するために、試験装置１２は、試験信号を生成しＤＵＴ応答を分析するための試験パラメータ（たとえば、試験信号電圧レベル、試験信号電流レベル、デジタル値等）を提供する、ＰＭＵ制御回路４２５及びＰＥ制御回路４４５を含む。試験装置１２は、コンピュータシステム１４が、試験装置１２によって実行される動作を制御することができるようにし、且つデータ（たとえば試験パラメータ、ＤＵＴ応答等）が試験装置１２とコンピュータシステム１４との間で伝達されるのをも可能にする、コンピュータインタフェース４６５も含む。

図１０を参照すると、ＰＭＵ試験を実行するＰＭＵ段４８５を含む、ＩＣチップ３２５の一部が示されている。ＰＭＵ試験信号のＤＵＴ１８への送出を開始するために、ＰＭＵ制御回路４２５は、ＤＣ信号を、導電トレース５０５によりドライバ回路５４５の入力５２５に送出する。ドライバ回路５４５は、信号を調整し（たとえば増幅し）、それを出力５６５に送出する。たとえば、ＰＭＵ制御回路４２５は、３ボルトＤＣ信号を入力５２５に提供してもよい。この入力信号を使用して、ドライバ回路５４５は、単位利得を適用し高インピーダンス出力５６５において３ボルトＤＣ信号を提供してもよい。ＰＭＵ試験のために３ボルトＤＣ信号をＩＣチップ１８に送出するために、導体５８５が出力５６０に接続される。導体５８５は、ＤＵＴに送出されるＰＭＵ試験信号をモニタするために使用されるセンス（検知）抵抗６０５に接続される。センス抵抗６０５は、試験信号がＩＣチップ３２５を出るのを可能にするインタフェースコネクタ６４５に３ボルトＤＣ試験信号を提供する導体６２５にも接続される。この例では、インタフェースコネクタ６４５は、導体２０５を介してＩＣチップ１８のピン２２５にＰＭＵ試験信号を提供する導体３８５に接続される。

この例では、半導体デバイスの試験装置１２によって、３ボルトＤＣ信号がＰＭＵ試験を実行するためにピン２２５に提供される。しかしながら、ＩＣチップ１８がこの信号から電流を引き出す場合、ドライバ回路５４５とＩＣチップ１８との間に存在するインピーダンスによって電圧降下がもたらされる。たとえば、電流がピン２２５内に流れ込む場合、センス抵抗６０５の前後に電圧降下がもたらされる。さらに、インタフェースコネクタ６４５及び／又は導体６２５、３８５及び２０５に存在する抵抗が、この電流の流れのために電圧降下をもたらす可能性がある。これらの電圧降下のために、ピン２２５における３ボルトＤＣ信号のレベルが、ＰＭＵ制御回路４２５によってドライバ回路５４５の入力５２５に提供される試験信号に比較して低下する。たとえば、ＩＣチップ１８によって引き出される電流により、ピン２２５のＤＣ信号は、ドライバ回路５４５の入力５２５に存在する３ボルトＤＣ信号より実質的に（たとえば１ボルトだけ）低い可能性がある。

ドライバ回路５４５とＩＣチップ１８（又は別のＤＵＴ）との間にもたらされる電圧降下を補償するために、半導体デバイスの試験装置１２は、信号損失を検出しドライバ回路５４５の出力を適切に調整する回路を含む。たとえば、ピン２２５における試験信号が２ボルト信号まで低下した場合、試験装置１２は、この１ボルト信号損失を検出し、所望の３ボルト信号がＩＣチップ１８に伝送されるようにドライバ回路５４５の出力を調整する。ＤＵＴにおいてこの信号損失を検出するために、１つの従来の技法は、ＤＵＴに存在する試験信号をモニタし、ドライバ回路５４５の出力を、検出された信号損失を補償するように調整する。この例では、ＩＣチップ１８に提供されるＰＭＵ試験信号をモニタするために、導体２４５がピン２２５に接続される。ピン２２に存在する試験信号をモニタすることにより、ドライバ回路５４５に対しその出力を調整するためにフィードバック信号を送出してもよい。特に、フィードバック信号は、導体２４５からインタフェースコネクタ６６５に接続される導体４０５に送られる。インタフェースコネクタ６６５は、フィードバック信号をＩＣチップ３２５の内部回路に提供する。この例では、フィードバック信号は、最小電流が導体２４５及び４０５並びにインタフェースコネクタ６６５を通るように緩衝（バッファ）増幅器７０５（たとえば単位利得増幅器）の入力６８５に送られる。緩衝増幅器７０５はＩＣチップ３２５に組み込まれるが、他の構成では、ＩＣチップ３２５の外部に配置されてもよい。たとえば、緩衝増幅器７０５を、インタフェースカード２６５に又はＤＵＴの近くに配置してもよい。

緩衝増幅器７０５は、フィードバック信号を、導体７４５を通してスイッチ７２５に送る。スイッチ７２５は、ドライバ回路５４５にフィードバックがいずれのソースから提供されるかを制御する。通常、試験装置１２又はコンピュータシステム１４が、スイッチ７２５がいずれの位置に配置されるかを制御する。スイッチ７２５が、導体７４５と導体７６５とを接続する位置に配置される場合、ピン２２からのフィードバック信号が、ドライバ回路５４５の入力７８５に提供される。このフィードバック信号を提供することにより、ドライバ回路５４５は、フィードバック信号と、ＰＭＵ制御回路４２５によって（入力５２５において）提供される試験信号との差を決定することができる。たとえば、フィードバック信号が２ボルトＤＣ信号であり、ＰＭＵ制御回路４２５からの信号が３ボルトＤＣ信号である場合、ドライバ回路５４５は、それらの信号を比較することにより、ピン２２５への伝送中に１ボルトが損失していることを決定する。この損失を補償するために、ドライバ回路５４５は、出力５６５から４ボルトＤＣ信号が提供されるようにその出力を調整してもよい。相応して、ドライバ回路５４５とＤＵＴとの間の損失により、ピン２２５において４ボルト信号が３ボルトＤＣ信号まで低下する。そのため、ピン２２５に存在する信号をモニタし且つドライバ回路５４５の出力を適切に調整することにより、所望の試験信号がＤＵＴに提供される。

ＤＵＴに提供されているＰＭＵ試験信号をモニタする別の従来の技法は、ＤＵＴによって引き出されている電流をモニタする、というものである。この電流の流れをモニタすることにより、ドライバ回路５４の出力を、この引き出された電流による電圧降下を補償するように調整してもよい。このモニタ技法を提供するために、センス抵抗６０５の両端に、その抵抗の前後の電圧を検出するために一対の導体８０５、８２５が接続される。それにより、ピン２２５が電流を導体２０５、３８５及び６２５を通して引き出す場合、センス抵抗６０５の両端で電圧が検出される。導体８０５及び８２５は、センス抵抗６０５の前後に存在するこの電圧降下を、センス抵抗６０５の前後の電圧降下を表すＤＣ信号を提供する緩衝増幅器８４５に提供する。導体８６５は、緩衝増幅器８４５の出力からのＤＣ信号をスイッチ７２５に送る。スイッチ７２５が（試験装置１２又はコンピュータシステム１４により）導体８６５及び導体７６５を接続するように閉じられている場合、緩衝増幅器８４５からのＤＣ信号が、ドライバ回路５４５の入力７８５に提供される。導体７４５（ピン２２５から）に存在する可能性のあるＤＣ信号と同様に、導体８６５に存在するフィードバック信号は、ドライバ回路５４５によって、ＤＵＴによって引き出されている電流を補償するようにその出力を調整するために使用される。

センス抵抗６０５又はＤＵＴ（たとえばピン２２５）において検出されるフィードバック信号を用いてＰＭＵ試験信号をモニタすることにより、ドライバ回路５４５は、ドライバ回路とＤＵＴとの間の信号損失に対して正確に調整することができる。しかしながら、これらのフィードバック信号のこれらの両方は、スイッチ７２５によって受け取られる前にかなりの距離にわたって送出される。たとえば、ピン２２５において検出されるＤＣ電圧信号は、インタフェースコネクタ６６５及び緩衝増幅器７０５を通過するとともに、導体２４５、４０５及び７４５にわたって送出される。センス抵抗６０５の前後の電圧をモニタするために、フィードバックＤＣ電圧信号は、緩衝増幅器８４５を通過するとともに、導体８０５、８２５及び８６５を通過する。これらの伝送距離により、適切な試験信号に対してドライバ回路５４５の出力を調整するための時間遅延がもたらされる。相応して、この時間遅延のために、ＰＭＵ試験を実行するための追加の時間が必要となる。さらに、より多くのデバイスが試験されるに従い、かなりの試験時間が無駄になる。

ドライバ回路５４５が適切なＤＣ試験信号を提供する時間を低減するために、ＰＭＵ段４８５は、ドライバ回路５４５の出力５６５において信号をモニタするフィードバック回路を含み、フィードバック信号をスイッチ７２５に提供する。出力５６５において信号をモニタすることにより、ドライバ回路５４５にフィードバック信号を提供するために必要な時間が大幅に短縮される。フィードバック信号を提供する時間を短縮することにより、ドライバ回路５４５は、ＤＵＴによって引き出される電流に対してその出力を比較的迅速に調整する。この例では、フィードバック回路は、ドライバ回路５４５の出力５６５とスイッチ７２５とに接続される導体８８５によって提供される。スイッチ７２５が閉じている（そのため導体８８５を導体７６５に接続している）場合、出力５６５に存在する信号が、ドライバ回路５４５の入力７８５に提供される。したがって、出力５６５に存在するＤＣ試験信号が、ＩＣチップ１８によって引き出される電流のために低減する（たとえば２ボルトＤＣ信号）場合、ドライバ回路５４５は、ピン２２５において所望の試験信号（たとえば３ボルトＤＣ信号）が受け取られるように出力信号を比較的迅速に調整することができる。

この例では、導体８８５がフィードバック信号を出力５６５からスイッチ７２５に提供するが、他の構成では、フィードバック回路を提供するために他の回路構成を実装してもよい。たとえば、導体によって引き出されている電流を低減するように、導体８８５に沿って緩衝増幅器を接続してもよい。また、導体８８５を、出力５６５から入力７８５に直接接続してもよい。スイッチ７２５を取り除くことにより、伝搬遅延がさらに低減する。しかしながら、スイッチ７２５と、センス抵抗６０５の前後且つ／又はピン２２５における電圧信号をモニタする回路とを含めることにより、ＤＵＴにおいて（又はその近くで）正確なフィードバック信号を検出することが可能になる。しかしながら、センス抵抗６０５及びピン２２５においてＰＭＵ試験信号をモニタすることにより、ＰＭＵ試験時間全体が増大するとともにドライバ回路５４５がドライバ回路出力を調整するために必要な時間が増大する。

多数の実施の形態について説明した。しかしながら、さまざまな変更が可能であるということが理解されよう。したがって、他の実施の形態が特許請求の範囲に含まれる。

半導体デバイスを試験するシステムの概略図である。 従来の半導体デバイスの試験装置の概略図である。 図２に示す従来の半導体デバイスの試験装置におけるＰＥ回路及びＰＭＵ回路の概略図である。 ＰＥ回路及びＰＭＵ回路が同じ集積回路チップに組み込まれる半導体デバイスの試験装置の概略図である。 共通出力段を共有するＰＥ回路及びＰＭＵ回路の概略図である。 図１に示すシステムに含まれる半導体デバイスの試験装置の別の実施形態の概略図である。 図６に示す試験装置からＰＭＵ試験信号を提供するように構成されるＰＥ段の概略図である。 図７に示すＰＥ段の例示的な回路図である。 半導体デバイスの試験装置の別の実施形態の概略図である。 ＰＭＵ試験時間を短縮するためにフィードバック回路を含むＰＭＵ段の概略図である。

Claims (27)

1. 半導体デバイスを試験するためのＤＣ試験信号を生成するように構成されるＰＭＵ段と、
   前記半導体デバイスを試験するためのＡＣ試験信号を生成するように構成されるＰＥ段と、
   第１のモードにおいて前記半導体デバイスに前記ＤＣ試験信号のバージョンを提供するように構成され、第２のモードにおいて前記半導体デバイスに前記ＡＣ試験信号のバージョンを提供するように構成されるドライバ回路と、
   を備える半導体デバイス試験装置。
2. 前記ドライバ回路から前記半導体デバイスに前記試験信号の前記バージョンを提供するように構成される出力段をさらに備える、請求項１に記載の半導体デバイス試験装置。
3. 前記ドライバ回路によって提供される前記ＤＣ試験信号の前記バージョンは、前記ＰＭＵ段によって生成される前記ＤＣ試験信号の増幅されたバージョンである、請求項１に記載の半導体デバイス試験装置。
4. 前記ドライバ回路によって提供される前記ＡＣ試験信号の前記バージョンは、前記ＰＥ段によって生成される前記ＡＣ試験信号の増幅バージョンである、請求項１に記載の半導体デバイス試験装置。
5. 前記ＰＭＵ段は、前記出力段に第２のＤＣ試験信号を提供するスイッチを含む、請求項２に記載の半導体デバイス試験装置。
6. 前記第２のＤＣ試験信号は比較的低い電流を有する、請求項５に記載の半導体デバイス試験装置。
7. 前記出力段は抵抗を含む、請求項１に記載の半導体デバイス試験装置。
8. 前記ＤＣ試験信号は比較的高い電流を有する、請求項１に記載の半導体デバイス試験装置。
9. 前記ＤＣ試験信号は、ほぼ５０ミリアンペアの電流を有する、請求項１に記載の半導体デバイス試験装置。
10. 半導体デバイスを試験するためのＤＣ試験信号を生成するように構成されるＰＭＵ段と、
    前記半導体デバイスを試験するためのＡＣ試験信号を生成するように構成されるＰＥ段と、
    前記ＤＣ試験信号及び前記ＡＣ試験信号を被試験半導体デバイスに提供するように構成される出力段と、
    を備える半導体デバイス試験装置。
11. 前記ＡＣ試験信号のバージョンを前記出力段に提供するように構成されるドライバ回路
    をさらに備える、請求項１０に記載の半導体デバイス試験装置。
12. 前記ＤＣ試験信号を前記出力段に提供するように構成されるスイッチをさらに備える、請求項１０に記載の半導体デバイス試験装置。
13. 前記出力段は抵抗を含む、請求項１０に記載の半導体デバイス試験装置。
14. 前記半導体デバイスはメモリデバイスを含む、請求項１０に記載の半導体デバイス試験装置。
15. 集積回路であって、
    ＡＣ試験信号を被試験半導体デバイスに提供するように構成されるＰＥ段と、
    ＤＣ試験信号を前記被試験半導体デバイスに提供するように構成されるＰＭＵ段と、
    を含む集積回路、
    を備える半導体デバイス試験装置。
16. 前記ＰＥ段及び前記ＰＭＵ段に接続される出力段であって、前記ＡＣ試験信号及び前記ＤＣ試験信号を前記被試験半導体デバイスに提供するように構成される出力段をさらに備える、請求項１５に記載の半導体デバイス試験装置。
17. 前記ＰＥ段及び前記ＰＭＵ段に接続されるドライバ回路であって、前記ＡＣ試験信号及び前記ＤＣ試験信号を受け取るように構成されるドライバ回路をさらに備える、請求項１５に記載の半導体デバイス試験装置。
18. 前記ドライバ回路に接続され、前記ＡＣ試験信号の増幅されたバージョンと前記ＤＣ試験信号の増幅されたバージョンとを前記被試験半導体デバイスに提供するように構成される出力段をさらに備える、請求項１７に記載の半導体デバイス試験装置。
19. 前記ＤＣ試験信号の前記増幅されたバージョンは比較的高い電流を有する、請求項１７に記載の半導体デバイス試験装置。
20. 前記出力段は５０オーム抵抗を含む、請求項１６に記載の半導体デバイス試験装置。
21. 半導体デバイスに試験信号を提供する方法であって、
    ＰＭＵ段によってＤＣ試験信号を生成し、
    ＰＥ段からのＡＣ試験信号を増幅するように構成されるドライバ回路によって前記ＤＣ試験信号を増幅し、
    出力段を介して前記増幅されたＤＣ試験信号を被試験半導体デバイスに送出し、前記出力段は増幅されたＡＣ試験信号を前記ＰＥ段から前記半導体デバイスに提供するように構成される、
    ことを含む方法。
22. 前記出力段を介して前記増幅されたＤＣ試験信号を送出することは、抵抗を介して増幅されたＤＣ試験信号を送ることを含む、請求項２１に記載の方法。
23. 第２のＤＣ試験信号をスイッチに通し、
    前記出力段を介して前記第２のＤＣ試験信号を前記被試験半導体デバイスに送出する、
    ことをさらに含む、請求項２１に記載の方法。
24. 前記ＤＣ試験信号を前記スイッチに通すことは、前記スイッチを閉位置にすることを含む、請求項２３に記載の方法。
25. 集積回路であって、
    ＡＣ試験信号を被試験半導体デバイスに提供するように構成されるＰＥ段と、
    ＤＣ試験信号を前記被試験半導体デバイスに提供するように構成されるＰＭＵ段と、
    前記ＰＥ段及び前記ＰＭＵ段に接続される出力段であって、前記ＡＣ試験信号及び前記ＤＣ試験信号を前記被試験半導体デバイスに提供するように構成される出力段と、
    含む集積回路、
    を備える半導体デバイス試験装置。
26. 前記ＰＥ段は、ＰＭＵ電流試験信号を前記被試験半導体デバイスに提供するように構成されとともに、被試験半導体デバイスからの応答を検知するように構成される、請求項２５に記載の半導体デバイス試験装置。
27. 前記半導体デバイスを試験するためのＤＣ試験信号を提供するように構成されるＰＭＵドライバ回路と、
    前記ＰＭＵドライバ回路の出力においてＤＣ試験信号を検知し、該ＰＭＵドライバ回路の入力に該検知したＤＣ試験信号を提供して、該ＤＣ試験信号の補償を可能にするように構成されるフィードバック回路と、
    をさらに備える、請求項２５に記載の半導体デバイス試験装置。

Images