JP2001522049A - 分散式の同期と制御を具有するモジュラー化された集積回路テスタ - Google Patents
分散式の同期と制御を具有するモジュラー化された集積回路テスタInfo
- Publication number
- JP2001522049A JP2001522049A JP2000519307A JP2000519307A JP2001522049A JP 2001522049 A JP2001522049 A JP 2001522049A JP 2000519307 A JP2000519307 A JP 2000519307A JP 2000519307 A JP2000519307 A JP 2000519307A JP 2001522049 A JP2001522049 A JP 2001522049A
- Authority
- JP
- Japan
- Prior art keywords
- tester
- module
- measurement
- signal
- dut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
モジュラー化された集積回路テスタ（１０）は、被測定集積回路（ＤＵＴ）（１２）に対して一連の測定を実行する一組のテスタモジュール（１４）を有する。それぞれのモジュールは、モジュールが一連の測定のうちの各測定においてどのように構成されるべきかを示す命令セットを記憶するメモリ（５４）を有する。それぞれの測定の開始前に、それぞれのモジュールのマイクロコントローラ（３０）は、命令セットを実行して測定に対してモジュールを適切に構成する。その後、それぞれのモジュールのマイクロコントローラ（３０）は、測定の実施が準備されていることを示す準備信号をそれぞれの他のモジュールのスタート論理回路（２０）に送る。測定に参加している全てのモジュールのマイクロコントローラがそれらが準備できているとの信号を送ったときに、それぞれのモジュールのスタート論理回路はそのマイクロコントローラに信号を送って測定を開始する。そして、モジュールは、その作業をマスタクロックに同期させた状態で測定を実施する。モジュールを構成する方法、準備信号を発生する方法、測定を開始する方法は、連続する各測定の間において繰り返される。
Description
【０００１】発明の背景 発明の技術分野 本発明は、一般的には、集積回路テスタに関するが、特には、多重化した自己
同期型のテスタモジュールで構成された集積回路テスタに関する。
同期型のテスタモジュールで構成された集積回路テスタに関する。
【０００２】 関連技術の説明 代表的な集積回路（ＩＣ）テスタは、一連の測定サイクル中に被測定集積回路
デバイス（ＤＵＴ）の入力ターミナルをデジタル論理測定信号によって刺激する
ことによって、デジタル論理テストを実施する。テスタは、それぞれの測定サイ
クル中にＤＵＴのデジタル出力信号を監視して、それらが前記刺激に対して予想
される応答をするか否かを判定する。代表的なＩＣテスタは、それぞれが一又は
それ以上のテスタチャネルを有する一組の回路ボードを有する。それぞれの測定
サイクルの開始時において、それぞれのテスタチャネルは測定サイクル中にＤＵ
Ｔターミナルで行われるべき運転を定義する入力制御データを受け取る。測定作
業には、測定サイクル中の特定の時点で測定信号のステートを変更すること、又
は、ＤＵＴ出力信号が測定サイクル中のある特定の時点である特定のステートで
あるか否かを確認することが含まれる。初期のテスタにおいては、大規模な中央
パターン発生器がそれぞれの測定サイクルの開始時にそれぞれのテスタチャネル
に対する入力データを生成していた。このデータは、同時に前記パターン発生器
から大規模なスターバスを介して全てのテスタボードに送られていた。しかし、
ＤＵＴターミナルの数が増えると、データを各テスタチャネルに送るのに必要な
スターバスが余りにも大きすぎることとなったので、パターン発生器を中央に置
くこのアーキテクチュアは幾分実用的ではなくなってしまった。
デバイス（ＤＵＴ）の入力ターミナルをデジタル論理測定信号によって刺激する
ことによって、デジタル論理テストを実施する。テスタは、それぞれの測定サイ
クル中にＤＵＴのデジタル出力信号を監視して、それらが前記刺激に対して予想
される応答をするか否かを判定する。代表的なＩＣテスタは、それぞれが一又は
それ以上のテスタチャネルを有する一組の回路ボードを有する。それぞれの測定
サイクルの開始時において、それぞれのテスタチャネルは測定サイクル中にＤＵ
Ｔターミナルで行われるべき運転を定義する入力制御データを受け取る。測定作
業には、測定サイクル中の特定の時点で測定信号のステートを変更すること、又
は、ＤＵＴ出力信号が測定サイクル中のある特定の時点である特定のステートで
あるか否かを確認することが含まれる。初期のテスタにおいては、大規模な中央
パターン発生器がそれぞれの測定サイクルの開始時にそれぞれのテスタチャネル
に対する入力データを生成していた。このデータは、同時に前記パターン発生器
から大規模なスターバスを介して全てのテスタボードに送られていた。しかし、
ＤＵＴターミナルの数が増えると、データを各テスタチャネルに送るのに必要な
スターバスが余りにも大きすぎることとなったので、パターン発生器を中央に置
くこのアーキテクチュアは幾分実用的ではなくなってしまった。
【０００３】 現在、ＩＣテスタは、主に、それぞれのテスタボードがそれ自体のパターン発
生器を有するようにして、パターン発生機能を分散させている。代表的なパター
ン発生器はパターンメモリを有しており、それぞれのアドレスに、測定の対応す
るサイクルの間に一又はそれ以上のテスタチャネルに提供されるべきデータを記
憶する。それぞれの測定サイクルの開始時点で、シーケンサはパターンメモリの
アドレスをインクリメントして、パターンメモリがそのサイクルのための制御デ
ータをテスタチャネルに読み出すようにする。テスタボードをプログラミングし
て測定を実行するために、中央のホストコンピュータは、高速並列データバスを
経由してそれぞれのテスタボードのパターンメモリにデータを連続して書き込む
。ホストは、また、それぞれのボード内の各種のレジスタに構成データを書き込
み、例えば、測定信号によって使用された論理レベルのような各種の測定パラメ
ータを制御する。そして、ホストは全てのパターン発生器のシーケンサに同時に
スタート信号ＳＴＡＲＴを送り、それらがパターンメモリを同時にアドレスし始
めるようにする。その後、中央のクロック源によって全て同時にクロックされた
各シーケンサはそれらのカウントを同期して、全てのパターンメモリが同時に同
じ測定サイクル内でデータを読み出すようにする。
生器を有するようにして、パターン発生機能を分散させている。代表的なパター
ン発生器はパターンメモリを有しており、それぞれのアドレスに、測定の対応す
るサイクルの間に一又はそれ以上のテスタチャネルに提供されるべきデータを記
憶する。それぞれの測定サイクルの開始時点で、シーケンサはパターンメモリの
アドレスをインクリメントして、パターンメモリがそのサイクルのための制御デ
ータをテスタチャネルに読み出すようにする。テスタボードをプログラミングし
て測定を実行するために、中央のホストコンピュータは、高速並列データバスを
経由してそれぞれのテスタボードのパターンメモリにデータを連続して書き込む
。ホストは、また、それぞれのボード内の各種のレジスタに構成データを書き込
み、例えば、測定信号によって使用された論理レベルのような各種の測定パラメ
ータを制御する。そして、ホストは全てのパターン発生器のシーケンサに同時に
スタート信号ＳＴＡＲＴを送り、それらがパターンメモリを同時にアドレスし始
めるようにする。その後、中央のクロック源によって全て同時にクロックされた
各シーケンサはそれらのカウントを同期して、全てのパターンメモリが同時に同
じ測定サイクル内でデータを読み出すようにする。
【０００４】 多くの集積回路テスタは、集積回路に対して他タイプの測定を実施することが
ある。例えば、漏れ電流合格／不合格測定（leakage current pass/fail test）
において、既知の電圧が抵抗を介してＤＵＴターミナルに供給される。ＤＵＴタ
ーミナルにおいて電流によって抵抗の両端に発生する電圧は基準電圧と比較され
て、ＤＵＴターミナルの電流が特定の範囲内にあるか否かが判定される。パラメ
トリック漏れ電流計測テスト（parametric leakage current measurement test ）において、テスタはＤＵＴにおける漏れ電流の実際の値を計測する。度々、幾
つかの異なるタイプの測定がＤＵＴに対して順々に実施される。連続する測定の
各測定に先立って、ホストコンピュータはテスタボードに新たなデータを送り、
それらを測定のために再構成しなければならない。度々、連続する測定の各測定
に先立って、ホストが全てのモジュールを再構成するために必要な時間量は、実
際に測定を実施するために必要な時間の量をはるかに超える。全体の測定時間を
軽減するには、特にホストが各測定の後でモジュールを再プログラムしなくては
ならないときには、ホストと各モジュール間の高速のコンピュータバス接続が必
要とされる。各測定間においてデータ伝送時間を少なくするために、ある種のテ
スタのホストコンピュータはパターンデータを各種のテスタボードに送る前にそ
れを圧縮する。これらのテスタにおいて、それぞれのテスタボードは、測定開始
前か、若しくは、測定進行中にパターンデータを解凍するためのプロセッサを設
ける。パターンデータは多くの場合高度に圧縮できるので、ホストがデータを回
路ボードに送るために必要な時間量はデータを圧縮することによって非常に少な
くすることができる。にもかかわらず、各測定の間のデータ伝送時間は、依然と
して、テスタがＤＵＴに対して一連の測定を行うために必要な時間の無視できな
い部分のままである。
ある。例えば、漏れ電流合格／不合格測定（leakage current pass/fail test）
において、既知の電圧が抵抗を介してＤＵＴターミナルに供給される。ＤＵＴタ
ーミナルにおいて電流によって抵抗の両端に発生する電圧は基準電圧と比較され
て、ＤＵＴターミナルの電流が特定の範囲内にあるか否かが判定される。パラメ
トリック漏れ電流計測テスト（parametric leakage current measurement test ）において、テスタはＤＵＴにおける漏れ電流の実際の値を計測する。度々、幾
つかの異なるタイプの測定がＤＵＴに対して順々に実施される。連続する測定の
各測定に先立って、ホストコンピュータはテスタボードに新たなデータを送り、
それらを測定のために再構成しなければならない。度々、連続する測定の各測定
に先立って、ホストが全てのモジュールを再構成するために必要な時間量は、実
際に測定を実施するために必要な時間の量をはるかに超える。全体の測定時間を
軽減するには、特にホストが各測定の後でモジュールを再プログラムしなくては
ならないときには、ホストと各モジュール間の高速のコンピュータバス接続が必
要とされる。各測定間においてデータ伝送時間を少なくするために、ある種のテ
スタのホストコンピュータはパターンデータを各種のテスタボードに送る前にそ
れを圧縮する。これらのテスタにおいて、それぞれのテスタボードは、測定開始
前か、若しくは、測定進行中にパターンデータを解凍するためのプロセッサを設
ける。パターンデータは多くの場合高度に圧縮できるので、ホストがデータを回
路ボードに送るために必要な時間量はデータを圧縮することによって非常に少な
くすることができる。にもかかわらず、各測定の間のデータ伝送時間は、依然と
して、テスタがＤＵＴに対して一連の測定を行うために必要な時間の無視できな
い部分のままである。
【０００５】 代表的な大規模な集積回路テスタは、テスタの電子機器とＩＣの間に物理的な
接触を提供する構造の測定ヘッドを有する。測定ヘッドは、該測定ヘッドに対し
てＩＣを連続的に引き渡す機械であるＩＣハンドラーに取り付けられる。テスタ
の回路ボードは、測定ヘッドか又は近くのシャーシに取り付けられる。ホストコ
ンピュータが高速並列コンピュータバスを介してテスタボードと接続されている
ので、そして、そのようなバスが比較的に短いので、ホストコンピュータはテス
タボードの近傍に配置されねばならない。
接触を提供する構造の測定ヘッドを有する。測定ヘッドは、該測定ヘッドに対し
てＩＣを連続的に引き渡す機械であるＩＣハンドラーに取り付けられる。テスタ
の回路ボードは、測定ヘッドか又は近くのシャーシに取り付けられる。ホストコ
ンピュータが高速並列コンピュータバスを介してテスタボードと接続されている
ので、そして、そのようなバスが比較的に短いので、ホストコンピュータはテス
タボードの近傍に配置されねばならない。
【０００６】 単独のホストコンピュータが幾つかの個々のＩＣテスタのテスタボードを制御
できるようにすることが望ましい。しかし、先行技術がこのことを実現可能にし
てこなかった理由が幾つか存在する。第一に、集積回路テスタの全てのチャネル
が同期して作動するものなので、個々のＩＣに対する測定は同時に開始して、同
時に終了し、同じ測定期間の長さを有しなければならない。したがって、二つの
グループのテスタボードをプログラムして同時に異なる測定を実施することは難
しい。先行技術のテスタは二以上のＤＵＴを同時に測定できるが、測定中の全て
のＤＵＴは同じものでなければならず、同じ方法で測定されねばならない。また
、テスタボードが短い並列のコンピュータバスを介してホストに接続されねばな
らないので、テスタボードのグループを分離して、互いに若干離れた個々のハン
ドラーに取り付けられた測定ヘッド上又はその近傍にそれらをおくことは実用的
でない。コンピュータバスの長さに対する制約は、また、該バスに接続されるテ
スタボードの数に制限を加える。
できるようにすることが望ましい。しかし、先行技術がこのことを実現可能にし
てこなかった理由が幾つか存在する。第一に、集積回路テスタの全てのチャネル
が同期して作動するものなので、個々のＩＣに対する測定は同時に開始して、同
時に終了し、同じ測定期間の長さを有しなければならない。したがって、二つの
グループのテスタボードをプログラムして同時に異なる測定を実施することは難
しい。先行技術のテスタは二以上のＤＵＴを同時に測定できるが、測定中の全て
のＤＵＴは同じものでなければならず、同じ方法で測定されねばならない。また
、テスタボードが短い並列のコンピュータバスを介してホストに接続されねばな
らないので、テスタボードのグループを分離して、互いに若干離れた個々のハン
ドラーに取り付けられた測定ヘッド上又はその近傍にそれらをおくことは実用的
でない。コンピュータバスの長さに対する制約は、また、該バスに接続されるテ
スタボードの数に制限を加える。
【０００７】 大規模なＩＣテスタによってなされるホストに対する要求は、ホストが大量の
テスタボードを制御することを難しくしている。ＤＵＴに対して二以上のタイプ
の測定を実施することができる集積回路テスタにおいては、ホストコンピュータ
は、それぞれの測定に先立って、相当多くのデータ量をそれぞれのテスタボード
に供給しなくてなならない。この作業は、ホストが主に一度に一つのボードしか
構成しかしないので、ホストを全くビジーにしてしまう。ホストをテスタボード
に接続するバスのバンド幅の制約は、ホストが各測定間において妥当な時間内で
再プログラムをすることができるテスタボードの数に実際上の制限を加える。
テスタボードを制御することを難しくしている。ＤＵＴに対して二以上のタイプ
の測定を実施することができる集積回路テスタにおいては、ホストコンピュータ
は、それぞれの測定に先立って、相当多くのデータ量をそれぞれのテスタボード
に供給しなくてなならない。この作業は、ホストが主に一度に一つのボードしか
構成しかしないので、ホストを全くビジーにしてしまう。ホストをテスタボード
に接続するバスのバンド幅の制約は、ホストが各測定間において妥当な時間内で
再プログラムをすることができるテスタボードの数に実際上の制限を加える。
【０００８】 必要なのは、単独のホストコンピュータが多重のテスタモジュールを制御する
ことができるモジュラー化された集積回路テスタであり、このモジュールは独立
して、又は、グループで活動して、個々の組の集積回路に対して異なる測定シー
ケンスを実行し、各モジュールは比較的に大きな距離ホストから物理的に離れて
いて、そして、ホストはそれぞれの測定間においてそれぞれのモジュールを再構
成しないものである。
ことができるモジュラー化された集積回路テスタであり、このモジュールは独立
して、又は、グループで活動して、個々の組の集積回路に対して異なる測定シー
ケンスを実行し、各モジュールは比較的に大きな距離ホストから物理的に離れて
いて、そして、ホストはそれぞれの測定間においてそれぞれのモジュールを再構
成しないものである。
【０００９】発明の要約 本発明に関する集積回路テスタは、ホストコンピュータと、被測定集積回路デ
バイス（ＤＵＴ）に対して一連の測定を実行する一組のテスタモジュールを有す
る。それぞれのテスタモジュールは、ＤＵＴのターミナルのサブセットにおいて
全ての測定作業を実施する。
バイス（ＤＵＴ）に対して一連の測定を実行する一組のテスタモジュールを有す
る。それぞれのテスタモジュールは、ＤＵＴのターミナルのサブセットにおいて
全ての測定作業を実施する。
【００１０】 本発明のある局面に関して、ホストコンピュータは、それぞれのモジュール内
のコントローラに対し、モジュールコントローラが一連の測定のうちの各測定に
対してどのようにモジュールを構成するのかを示すと共に、前記コントローラが
どのようにして各種のモジュール構成要素をプログラムしてそれぞれの測定に対
する一連の作業を実行するのかを示す個々の組の命令を伝送する。モジュールコ
ントローラは、各命令をモジュール内のプログラムメモリにロードし、そして、
それらの実行を開始し、それによって、モジュールが一連の測定を実施すること
ができるようにする。
のコントローラに対し、モジュールコントローラが一連の測定のうちの各測定に
対してどのようにモジュールを構成するのかを示すと共に、前記コントローラが
どのようにして各種のモジュール構成要素をプログラムしてそれぞれの測定に対
する一連の作業を実行するのかを示す個々の組の命令を伝送する。モジュールコ
ントローラは、各命令をモジュール内のプログラムメモリにロードし、そして、
それらの実行を開始し、それによって、モジュールが一連の測定を実施すること
ができるようにする。
【００１１】 本発明の他の局面に関して、測定のためにモジュールを構成した後で、モジュ
ールコントローラは、ホストからの監督なしで、測定の開始と同期する。ホスト
がそれぞれのモジュールに提供する命令は、モジュールコントローラに対して、
一連の測定のうちの最初の測定のためにそのモジュールをまず構成して、そして
、出力準備信号ＲＥＡＤＹをアサートする。それぞれのモジュールコントローラ
によって生成された準備信号ＲＥＡＤＹは、他の全てのモジュールに送られる。
測定に参加している全てのモジュールのコントローラがそれらの出力準備信号Ｒ
ＥＡＤＹをアサートしたときに、個々のモジュールの測定作業がマスタクロック
に同期させた状態で測定の実行を開始する。一連の測定のうちの最初の測定の最
後において、それぞれのモジュールコントローラは一連の測定のうちの次の測定
のためにそのモジュールを再構成し、その出力準備信号ＲＥＡＤＹを再びアサー
トする。第二の測定に参加している全てのモジュールがその出力準備信号ＲＥＡ
ＤＹをアサートしたときに、モジュールは第二の測定を開始する。この方法は、
一連の測定のうちのそれぞれの測定に対して引き続き行われ、それぞれのモジュ
ールコントローラは、各測定に先立って、独立して、そのモジュールを構成し、
その出力準備信号ＲＥＡＤＹをアサートし、そして、全てのモジュールが準備で
きたときに、その後それぞれのモジュールがその測定の一部を実施する。
ールコントローラは、ホストからの監督なしで、測定の開始と同期する。ホスト
がそれぞれのモジュールに提供する命令は、モジュールコントローラに対して、
一連の測定のうちの最初の測定のためにそのモジュールをまず構成して、そして
、出力準備信号ＲＥＡＤＹをアサートする。それぞれのモジュールコントローラ
によって生成された準備信号ＲＥＡＤＹは、他の全てのモジュールに送られる。
測定に参加している全てのモジュールのコントローラがそれらの出力準備信号Ｒ
ＥＡＤＹをアサートしたときに、個々のモジュールの測定作業がマスタクロック
に同期させた状態で測定の実行を開始する。一連の測定のうちの最初の測定の最
後において、それぞれのモジュールコントローラは一連の測定のうちの次の測定
のためにそのモジュールを再構成し、その出力準備信号ＲＥＡＤＹを再びアサー
トする。第二の測定に参加している全てのモジュールがその出力準備信号ＲＥＡ
ＤＹをアサートしたときに、モジュールは第二の測定を開始する。この方法は、
一連の測定のうちのそれぞれの測定に対して引き続き行われ、それぞれのモジュ
ールコントローラは、各測定に先立って、独立して、そのモジュールを構成し、
その出力準備信号ＲＥＡＤＹをアサートし、そして、全てのモジュールが準備で
きたときに、その後それぞれのモジュールがその測定の一部を実施する。
【００１２】 本発明の別の局面に関して、ホストは、各モジュールを個々のワーキンググル
ープに組織して、それらのワーキンググループの各モジュールによって生成され
る入力準備信号ＲＥＡＤＹのサブセットに対してのみ応答するようにそれぞれの
モジュールをプログラミングすることによって、独立して個々のＤＵＴに対する
測定を実施することができる。このことは、モジュールの個々のワーキンググル
ープが個別に測定開始に同期したり、独立して測定を実施することを可能にする
。
ープに組織して、それらのワーキンググループの各モジュールによって生成され
る入力準備信号ＲＥＡＤＹのサブセットに対してのみ応答するようにそれぞれの
モジュールをプログラミングすることによって、独立して個々のＤＵＴに対する
測定を実施することができる。このことは、モジュールの個々のワーキンググル
ープが個別に測定開始に同期したり、独立して測定を実施することを可能にする
。
【００１３】 本発明の更に別の局面に関して、各モジュールが好ましくはイーサネットのよ
うなネットワークを介してホストコンピュータに連結し、従来のネットワークプ
ロトコルを用いてホストコンピュータと通信する。シリアルイーサネットバスは
、高速並行コンピュータバスよりももっと長くすることができるので、モジュー
ルの各グループはホストコンピュータと、及び、互いにもっと離れて配置される
。したがって、一つのホストは、ワーキンググループがホストから遠く離れてい
ても、モジュールの個々のワーキンググループを制御することができる。高速並
行コンピュータバスを介して送るよりも、ホストがイーサネットを介して各モジ
ュールにデータを送るのに時間がかかるかもしれないが、ホストは多くのＤＵＴ
のそれぞれに対して実行すべき一連の測定を定義する命令を一旦各モジュールに
送ってしまえば、それらの命令を一度送るだけである。ホストはモジュールを再
構成する必要がなく、一連の測定のうちのそれぞれの測定の間ではいかなる手段
においてもそれらと通信する必要もない。測定結果を得るためにそれぞれのＤＵ
Ｔに対してそれぞれの測定シーケンスを実行した後で、ホストはローカルモジュ
ールと通信するかもしれないが、測定結果は、ＤＵＴハンドラーがテスタに対し
て測定されるべき次のＤＵＴを動かしている間にイーサネットを介して直に転送
される程度の通常比較的に小量のデータだけを含んでいる。
うなネットワークを介してホストコンピュータに連結し、従来のネットワークプ
ロトコルを用いてホストコンピュータと通信する。シリアルイーサネットバスは
、高速並行コンピュータバスよりももっと長くすることができるので、モジュー
ルの各グループはホストコンピュータと、及び、互いにもっと離れて配置される
。したがって、一つのホストは、ワーキンググループがホストから遠く離れてい
ても、モジュールの個々のワーキンググループを制御することができる。高速並
行コンピュータバスを介して送るよりも、ホストがイーサネットを介して各モジ
ュールにデータを送るのに時間がかかるかもしれないが、ホストは多くのＤＵＴ
のそれぞれに対して実行すべき一連の測定を定義する命令を一旦各モジュールに
送ってしまえば、それらの命令を一度送るだけである。ホストはモジュールを再
構成する必要がなく、一連の測定のうちのそれぞれの測定の間ではいかなる手段
においてもそれらと通信する必要もない。測定結果を得るためにそれぞれのＤＵ
Ｔに対してそれぞれの測定シーケンスを実行した後で、ホストはローカルモジュ
ールと通信するかもしれないが、測定結果は、ＤＵＴハンドラーがテスタに対し
て測定されるべき次のＤＵＴを動かしている間にイーサネットを介して直に転送
される程度の通常比較的に小量のデータだけを含んでいる。
【００１４】 したがって、単独のホストが多重のテスタモジュールを制御することを可能に
するモジュラー化された集積回路テスタアーキテクチュアであり、モジュールが
単独で、又は、独立的なグループのいずれかで活動して一又はそれ以上の異なる
集積回路に対して測定シーケンスを実行し、各モジュールを比較的に大きな距離
ホストから物理的に離して、そして、ホストがＤＵＴに対して実行されるべき一
連の測定のうちのそれぞれの測定の間においてはそれぞれのモジュールを再構成
しないか、又は、それぞれのモジュールと通信しないものを提供することが本発
明の目的である。
するモジュラー化された集積回路テスタアーキテクチュアであり、モジュールが
単独で、又は、独立的なグループのいずれかで活動して一又はそれ以上の異なる
集積回路に対して測定シーケンスを実行し、各モジュールを比較的に大きな距離
ホストから物理的に離して、そして、ホストがＤＵＴに対して実行されるべき一
連の測定のうちのそれぞれの測定の間においてはそれぞれのモジュールを再構成
しないか、又は、それぞれのモジュールと通信しないものを提供することが本発
明の目的である。
【００１５】 本明細書の結論部分は本発明の主題を特に指摘し明確に権利を主張している。
しかし、いわゆる当業者は、同じ参照符号が同じ部材を指し示している添付の図
面を参照して明細書の残りの部分を読むことによって、本発明の機構と操作方法
の双方を、さらにその効果と目的と共に、最もよく理解するだろう。
しかし、いわゆる当業者は、同じ参照符号が同じ部材を指し示している添付の図
面を参照して明細書の残りの部分を読むことによって、本発明の機構と操作方法
の双方を、さらにその効果と目的と共に、最もよく理解するだろう。
【００１６】好適な実施の形態の説明 テスタアーキテクチュア 図１は、一又はそれ以上の被測定集積回路デバイス（ＤＵＴ）１２に対し一連
の測定を実施するための本発明に関する集積回路テスタ１０を図示している。テ
スタ１０は一組のテスタモジュールを有しており、その各モジュールはそれぞれ
の測定中にＤＵＴ１２の対応する組のターミナルにおいて全ての測定作業を行う
。テスタ１０は図１においてたった三つのテスタモジュールを有するものとして
描かれているが、テスタ１０は容易に拡張されて多数のテスタモジュールを有す
るようにすることができる。この発明の好適実施形態において、一連の測定には
、一又はそれ以上のデジタル論理測定（digital logic tests）と漏れ電流合格 ／不合格測定（leakage current pass/fail test）及び／又はパラメトリック漏
れ電流計測測定（parametric leakage current measurement test）が含まれる 。
の測定を実施するための本発明に関する集積回路テスタ１０を図示している。テ
スタ１０は一組のテスタモジュールを有しており、その各モジュールはそれぞれ
の測定中にＤＵＴ１２の対応する組のターミナルにおいて全ての測定作業を行う
。テスタ１０は図１においてたった三つのテスタモジュールを有するものとして
描かれているが、テスタ１０は容易に拡張されて多数のテスタモジュールを有す
るようにすることができる。この発明の好適実施形態において、一連の測定には
、一又はそれ以上のデジタル論理測定（digital logic tests）と漏れ電流合格 ／不合格測定（leakage current pass/fail test）及び／又はパラメトリック漏
れ電流計測測定（parametric leakage current measurement test）が含まれる 。
【００１７】 ＤＵＴ１２に対するデジタル論理測定を実施するときに、それぞれのテスタモ
ジュール１４は論理測定信号を４８以上のＤＵＴ１２のターミナルに提供するか
、又は、それらのＤＵＴターミナルのうちの一又はそれ以上のターミナルにおい
てＤＵＴ１２が生成する出力信号を監視して、ＤＵＴ１２が前記測定信号に対し
て予想されるように応答しているか否かを判定する。デジタル論理測定中、各テ
スタモジュール１４の活動はクロック信号源１５によって生成された集中発生マ
スタクロックＭＣＬＫに対して同期される。漏れ電流合格／不合格測定をすると
き、それぞれのテスタモジュール１４はＤＵＴターミナルを流れる電流によって
抵抗の両端に発生した電圧を基準電圧と比較してＤＵＴターミナルにおける電流
が許容範囲内にあるか否かを判定する。パラメトリック漏れ電流計測測定におい
ては、テスタモジュール１４はＤＵＴターミナル内において漏れ電流を計測する
。
ジュール１４は論理測定信号を４８以上のＤＵＴ１２のターミナルに提供するか
、又は、それらのＤＵＴターミナルのうちの一又はそれ以上のターミナルにおい
てＤＵＴ１２が生成する出力信号を監視して、ＤＵＴ１２が前記測定信号に対し
て予想されるように応答しているか否かを判定する。デジタル論理測定中、各テ
スタモジュール１４の活動はクロック信号源１５によって生成された集中発生マ
スタクロックＭＣＬＫに対して同期される。漏れ電流合格／不合格測定をすると
き、それぞれのテスタモジュール１４はＤＵＴターミナルを流れる電流によって
抵抗の両端に発生した電圧を基準電圧と比較してＤＵＴターミナルにおける電流
が許容範囲内にあるか否かを判定する。パラメトリック漏れ電流計測測定におい
ては、テスタモジュール１４はＤＵＴターミナル内において漏れ電流を計測する
。
【００１８】 テスタ１０は、また、好ましくは、従来のネットワークハブ１７と各シリアル
ネットワークバス１９を有するイーサネットである従来のネットワーク１８を介
してテスタモジュール１４（１）−１４（３）に接続するホストコンピュータ１
６を有する。ホスト１６は、実施されるべき一連の測定におけるそれぞれのモジ
ュールの役割を定義する命令を利用者から受け取って、従来のイーサネットプロ
トコルを利用して、それらの命令をネットワーク１８を経由してモジュール１４
に転送する。この命令は実施されるべき測定の順序を示し、モジュールがどのよ
うに構成されて一連の測定のうちのそれぞれの測定を実施するのかを示し、更に
、それぞれの測定中に実施されるべき一連の作業を示す。デジタル論理測定のた
めには、命令は、ＤＵＴ１２に供給された測定信号がいつステート変更すべきか
を示し、モジュールがいつＤＵＴ出力信号をサンプリングすべきかを示し、更に
、それぞれのＤＵＴ出力信号サンプルの予想されるステートを示す。漏れ電流合
格／不合格測定又はパラメータ漏れ電流計測測定のためには、命令は、どのＤＵ
Ｔターミナルが測定されるべきか、それらのＤＵＴターミナルに加えられるべき
測定電圧を示す。漏れ電流合格／不合格測定の命令は、また、予想される漏れ電
流の許容範囲を定義するデータも有する。
ネットワークバス１９を有するイーサネットである従来のネットワーク１８を介
してテスタモジュール１４（１）−１４（３）に接続するホストコンピュータ１
６を有する。ホスト１６は、実施されるべき一連の測定におけるそれぞれのモジ
ュールの役割を定義する命令を利用者から受け取って、従来のイーサネットプロ
トコルを利用して、それらの命令をネットワーク１８を経由してモジュール１４
に転送する。この命令は実施されるべき測定の順序を示し、モジュールがどのよ
うに構成されて一連の測定のうちのそれぞれの測定を実施するのかを示し、更に
、それぞれの測定中に実施されるべき一連の作業を示す。デジタル論理測定のた
めには、命令は、ＤＵＴ１２に供給された測定信号がいつステート変更すべきか
を示し、モジュールがいつＤＵＴ出力信号をサンプリングすべきかを示し、更に
、それぞれのＤＵＴ出力信号サンプルの予想されるステートを示す。漏れ電流合
格／不合格測定又はパラメータ漏れ電流計測測定のためには、命令は、どのＤＵ
Ｔターミナルが測定されるべきか、それらのＤＵＴターミナルに加えられるべき
測定電圧を示す。漏れ電流合格／不合格測定の命令は、また、予想される漏れ電
流の許容範囲を定義するデータも有する。
【００１９】 各命令をモジュール１４に送った後で、ホスト１６はネットワーク１８を経由
して全てのモジュール１４（１）−１４（３）内のモジュールコントローラに「
スタート」メッセージを一斉に送信する。それぞれのモジュールコントローラは
前記命令中に含まれたメインプログラムを実行することによって、スタートメッ
セージに応答する。メインプログラムは、モジュールコントローラに対して、ホ
スト１６がそのために提供した一組のセットアップ命令に基づいて一連の測定の
うちの最初の測定のためのそのモジュール１４をセットアップするように命じる
。その後、メインプログラムは、それぞれのモジュール１４（１）−１４（３）
のモジュールコントローラに対して、対応する準備信号ＲＥＡＤＹ（１）−ＲＥ
ＡＤＹ（３）を他のモジュールに対して送る。それぞれのモジュール内のスター
ト論理回路は、全ての準備信号ＲＥＡＤＹ（１）−ＲＥＡＤＹ（３）を受信して
、測定に含まれたモジュールからの準備信号ＲＥＡＤＹ（１）−ＲＥＡＤＹ（３
）信号が全てアサートされたときに、全てのプレスタート（ＰＲＥＳＴＡＲＴ）
信号をローカルモジュールコントローラに送る。それぞれのモジュール内のモジ
ュールコントローラは、モジュールに信号を送って次のＭＣＬＫ信号の縁部にお
いて一連の測定のうちの最初の測定を開始することによって、プレスタート（Ｐ
ＲＥＳＴＡＲＴ）信号に対し応答する。それに応じて、モジュールコントローラ
はマスタ命令の実行を停止して測定が完了したとのモジュールからの終了（ＥＮ
Ｄ）メッセージを待つ。
して全てのモジュール１４（１）−１４（３）内のモジュールコントローラに「
スタート」メッセージを一斉に送信する。それぞれのモジュールコントローラは
前記命令中に含まれたメインプログラムを実行することによって、スタートメッ
セージに応答する。メインプログラムは、モジュールコントローラに対して、ホ
スト１６がそのために提供した一組のセットアップ命令に基づいて一連の測定の
うちの最初の測定のためのそのモジュール１４をセットアップするように命じる
。その後、メインプログラムは、それぞれのモジュール１４（１）−１４（３）
のモジュールコントローラに対して、対応する準備信号ＲＥＡＤＹ（１）−ＲＥ
ＡＤＹ（３）を他のモジュールに対して送る。それぞれのモジュール内のスター
ト論理回路は、全ての準備信号ＲＥＡＤＹ（１）−ＲＥＡＤＹ（３）を受信して
、測定に含まれたモジュールからの準備信号ＲＥＡＤＹ（１）−ＲＥＡＤＹ（３
）信号が全てアサートされたときに、全てのプレスタート（ＰＲＥＳＴＡＲＴ）
信号をローカルモジュールコントローラに送る。それぞれのモジュール内のモジ
ュールコントローラは、モジュールに信号を送って次のＭＣＬＫ信号の縁部にお
いて一連の測定のうちの最初の測定を開始することによって、プレスタート（Ｐ
ＲＥＳＴＡＲＴ）信号に対し応答する。それに応じて、モジュールコントローラ
はマスタ命令の実行を停止して測定が完了したとのモジュールからの終了（ＥＮ
Ｄ）メッセージを待つ。
【００２０】 モジュール１４が測定を実行したときに、それらの活動はＭＣＬＫ信号と同期
される。最初の測定が完了した時点で、それぞれのモジュール１４は終了（ＥＮ
Ｄ）信号をそのローカルモジュールコントローラに送る。それぞれのモジュール
コントローラは、メイン命令の実行を再開することによって終了（ＥＮＤ）信号
に応答する。メイン命令は、モジュールコントローラに対して、一連の測定のう
ちの次の測定のためにそのモジュール１４を構成し、その後、その出力準備信号
ＲＥＡＤＹを他のモジュールに送って、モジュールに信号を送って第二の測定を
開始するに先立って、プレスタート信号ＰＲＥＳＴＡＲＴを待つ。そして、それ
ぞれのモジュールコントローラは、再び、第二の測定が完了したことを示す、そ
れ自身のモジュール１４からの終了（ＥＮＤ）信号を待つ。
される。最初の測定が完了した時点で、それぞれのモジュール１４は終了（ＥＮ
Ｄ）信号をそのローカルモジュールコントローラに送る。それぞれのモジュール
コントローラは、メイン命令の実行を再開することによって終了（ＥＮＤ）信号
に応答する。メイン命令は、モジュールコントローラに対して、一連の測定のう
ちの次の測定のためにそのモジュール１４を構成し、その後、その出力準備信号
ＲＥＡＤＹを他のモジュールに送って、モジュールに信号を送って第二の測定を
開始するに先立って、プレスタート信号ＰＲＥＳＴＡＲＴを待つ。そして、それ
ぞれのモジュールコントローラは、再び、第二の測定が完了したことを示す、そ
れ自身のモジュール１４からの終了（ＥＮＤ）信号を待つ。
【００２１】 それぞれのモジュールコントローラは、一連の測定のうちのそれぞれの測定中
に、その測定のためにモジュールをセットアップし、準備信号ＲＥＡＤＹを他の
モジュールに送り、プレスタート信号ＰＲＥＳＴＡＲＴを待ち、モジュールに信
号を送って測定を開始し、そして、終了（ＥＮＤ）信号を待つ処理を繰り返す。
ＤＵＴが全ての測定をパスしたときである一連の測定のうちの最後の測定が完了
したときには、モジュール１４のうちの一つのメインプログラムは、それに対し
て、ネットワーク１８を経由してホスト１６に「ＤＵＴパス」メッセージを送る
ように命じる。そして、モジュールコントローラは、ホスト１６からのメッセー
ジを受信するまでは何もしない。ホスト１６は、例えば、テスタ１０へ、及び、
そこからＤＵＴを動かして、テスタ１０からＤＵＴ１２を取り出すと共に、それ
を測定されるべき次のＤＵＴに置き換えるＤＵＴハンドリング装置に信号を送る
ことによって、ＤＵＴパスメッセージに応答する。測定のうちの一つがパラメト
リック測定若しくは測定結果としてデータを生成するタイプの他の測定である場
合には、ホスト１６は、また、ネットワーク１８を経由して適切なモジュールの
コントローラから測定結果データを得ることができる。次のＤＵＴが所定の位置
に置かれて測定準備がなされたときには、ホスト１６は他のスタートメッセージ
をネットワーク１８を経由してそれぞれのモジュール１４のコントローラに送り
、それぞれのコントローラに対して、もう一度メインプログラムを実行すること
を始め、それによって、次のＤＵＴのための測定シーケンスを初期化するように
命じる。
に、その測定のためにモジュールをセットアップし、準備信号ＲＥＡＤＹを他の
モジュールに送り、プレスタート信号ＰＲＥＳＴＡＲＴを待ち、モジュールに信
号を送って測定を開始し、そして、終了（ＥＮＤ）信号を待つ処理を繰り返す。
ＤＵＴが全ての測定をパスしたときである一連の測定のうちの最後の測定が完了
したときには、モジュール１４のうちの一つのメインプログラムは、それに対し
て、ネットワーク１８を経由してホスト１６に「ＤＵＴパス」メッセージを送る
ように命じる。そして、モジュールコントローラは、ホスト１６からのメッセー
ジを受信するまでは何もしない。ホスト１６は、例えば、テスタ１０へ、及び、
そこからＤＵＴを動かして、テスタ１０からＤＵＴ１２を取り出すと共に、それ
を測定されるべき次のＤＵＴに置き換えるＤＵＴハンドリング装置に信号を送る
ことによって、ＤＵＴパスメッセージに応答する。測定のうちの一つがパラメト
リック測定若しくは測定結果としてデータを生成するタイプの他の測定である場
合には、ホスト１６は、また、ネットワーク１８を経由して適切なモジュールの
コントローラから測定結果データを得ることができる。次のＤＵＴが所定の位置
に置かれて測定準備がなされたときには、ホスト１６は他のスタートメッセージ
をネットワーク１８を経由してそれぞれのモジュール１４のコントローラに送り
、それぞれのコントローラに対して、もう一度メインプログラムを実行すること
を始め、それによって、次のＤＵＴのための測定シーケンスを初期化するように
命じる。
【００２２】 一連の測定のうちのいずれかの測定の間において、ＤＵＴ１２が予想されるよ
うには挙動していないことをいずれかのモジュール１４（１）−１４（３）が検
出した場合には、それは出力故障信号ＦＡＩＬ（１）−ＦＡＩＬ（３）を他のモ
ジュール１４に送る。それぞれのモジュール１４は、全てのＦＡＩＬ（１）−Ｆ
ＡＩＬ（３）信号を監視して、測定に含まれたいずれかのモジュールがＦＡＩＬ
（１）−ＦＡＩＬ（３）信号を発生したときにＤＵＴ故障信号ＤＵＴ＿ＦＡＩＬ
を発生するプログラム可能な故障論理回路を有する。以下に記載するように、い
ずれかのモジュール１４（１）−１４（３）は、「ＤＵＴ故障（ｆａｉｌ）」メ
ッセージをネットワーク１８を経由してホスト１６に送って、ホストに対して、
ＤＵＴが欠陥品であることを知らせることによって、そのローカルＤＵＴ＿ＦＡ
ＩＬ信号に応答することができる。そして全てのモジュールは、それ以上の測定
作業を停止し、ネットワーク１８を経由してホスト１６からの次のメッセージを
待つ。ホスト１６は、例えば、ＤＵＴハンドラーに信号を送って欠陥ＤＵＴ１２
を測定すべき次のＤＵＴに置き換え、その後、スタートメッセージをそれぞれの
モジュール１４のコントローラに送り、該モジュールに対して、そのメインプロ
グラムの再実行を開始するように命じ、それによって、次のＤＵＴの測定シーケ
ンスを再スタートすることによって、ＤＵＴ故障（ｆａｉｌ）メッセージに応答
することができる。
うには挙動していないことをいずれかのモジュール１４（１）−１４（３）が検
出した場合には、それは出力故障信号ＦＡＩＬ（１）−ＦＡＩＬ（３）を他のモ
ジュール１４に送る。それぞれのモジュール１４は、全てのＦＡＩＬ（１）−Ｆ
ＡＩＬ（３）信号を監視して、測定に含まれたいずれかのモジュールがＦＡＩＬ
（１）−ＦＡＩＬ（３）信号を発生したときにＤＵＴ故障信号ＤＵＴ＿ＦＡＩＬ
を発生するプログラム可能な故障論理回路を有する。以下に記載するように、い
ずれかのモジュール１４（１）−１４（３）は、「ＤＵＴ故障（ｆａｉｌ）」メ
ッセージをネットワーク１８を経由してホスト１６に送って、ホストに対して、
ＤＵＴが欠陥品であることを知らせることによって、そのローカルＤＵＴ＿ＦＡ
ＩＬ信号に応答することができる。そして全てのモジュールは、それ以上の測定
作業を停止し、ネットワーク１８を経由してホスト１６からの次のメッセージを
待つ。ホスト１６は、例えば、ＤＵＴハンドラーに信号を送って欠陥ＤＵＴ１２
を測定すべき次のＤＵＴに置き換え、その後、スタートメッセージをそれぞれの
モジュール１４のコントローラに送り、該モジュールに対して、そのメインプロ
グラムの再実行を開始するように命じ、それによって、次のＤＵＴの測定シーケ
ンスを再スタートすることによって、ＤＵＴ故障（ｆａｉｌ）メッセージに応答
することができる。
【００２３】 したがって、ホスト１６は、測定シーケンスを定義する命令を幾つかのモジュ
ール１４のそれぞれに送り、スタートメッセージをそれぞれのモジュールコント
ローラに送った後で、ＤＵＴが測定シーケンスをパスしたか、又は、失敗したと
のメッセージを受け取るまでは、それ以上の測定作業には参加しない。モジュー
ル１４内のコントローラは、一連の測定のうちのそれぞれの測定に先立ってモジ
ュールを構成し、ホスト１６とそれ以上の通信をすることなくそれぞれの測定の
開始と同期する。
ール１４のそれぞれに送り、スタートメッセージをそれぞれのモジュールコント
ローラに送った後で、ＤＵＴが測定シーケンスをパスしたか、又は、失敗したと
のメッセージを受け取るまでは、それ以上の測定作業には参加しない。モジュー
ル１４内のコントローラは、一連の測定のうちのそれぞれの測定に先立ってモジ
ュールを構成し、ホスト１６とそれ以上の通信をすることなくそれぞれの測定の
開始と同期する。
【００２４】 このモジュラーアーキテクチュアは、テスタ１０が非集中化された構成と同期
能力を具備する場合には、単独のホストコンピュータがＤＵＴに対して実行すべ
き一連の測定のうちのそれぞれの測定に先立って、全てのテスタモジュールを直
接に構成する従来の集積回路テスタに比べていくつかの利点を有する。従来のテ
スタにおいては、それぞれの測定に先立って、ホストは大量の構成データをモジ
ュールに送らねばならない。このデータをモジュールに送るために必要な時間量
を最小にするために、先行技術システムのホストコンピュータは大容量の高速並
列コンピュータバスを通じてモジュールと通信しなければならない。そのような
並列バスは高価であり、場所を取り、高速で作動するためには比較的短くしなけ
ればならない。ホスト１６よりも、図１のテスタ１０のモジュール１４内のロー
カル命令プロセッサは、各測定の間にモジュールセットアップを処理するので、
ホスト１６と各モジュール１４の間の高速接続は不必要である。勿論、ホスト１
６は、実行すべき一連の測定を定義するためにネットワーク１８を経由して全て
のモジュールに大量のデータをまず送らねばならない。しかし、最初のＤＵＴが
測定されるに先立ってそのことをしなくてはならないのはたった一度だけなので
、プログラミングデータ転送時間は、特に多くのＤＵＴが測定されるべきである
ときには、全測定時間のうちの重要な部分ではない。例えば、テスタ１０がＤＵ
Ｔ製造設備内で使用される場合、ＤＵＴが陳腐化されるか、又は、もはや製造さ
れなくなるまで、ホスト１６はもう一度モジュールをプログラムしなくてもよい
かもしれない。勿論、それぞれのＤＵＴが測定されて測定結果を取得して、モジ
ュールに対して次のＤＵＴがいつ所定の場所に置かれて測定準備されるのかを教
えた後で、ホストコンピュータ１６はモジュール１４と短時間通信するけれども
、これらの行為はネットワーク１８を経由して転送されるべき比較的に少量のデ
ータのみを必要とする。
能力を具備する場合には、単独のホストコンピュータがＤＵＴに対して実行すべ
き一連の測定のうちのそれぞれの測定に先立って、全てのテスタモジュールを直
接に構成する従来の集積回路テスタに比べていくつかの利点を有する。従来のテ
スタにおいては、それぞれの測定に先立って、ホストは大量の構成データをモジ
ュールに送らねばならない。このデータをモジュールに送るために必要な時間量
を最小にするために、先行技術システムのホストコンピュータは大容量の高速並
列コンピュータバスを通じてモジュールと通信しなければならない。そのような
並列バスは高価であり、場所を取り、高速で作動するためには比較的短くしなけ
ればならない。ホスト１６よりも、図１のテスタ１０のモジュール１４内のロー
カル命令プロセッサは、各測定の間にモジュールセットアップを処理するので、
ホスト１６と各モジュール１４の間の高速接続は不必要である。勿論、ホスト１
６は、実行すべき一連の測定を定義するためにネットワーク１８を経由して全て
のモジュールに大量のデータをまず送らねばならない。しかし、最初のＤＵＴが
測定されるに先立ってそのことをしなくてはならないのはたった一度だけなので
、プログラミングデータ転送時間は、特に多くのＤＵＴが測定されるべきである
ときには、全測定時間のうちの重要な部分ではない。例えば、テスタ１０がＤＵ
Ｔ製造設備内で使用される場合、ＤＵＴが陳腐化されるか、又は、もはや製造さ
れなくなるまで、ホスト１６はもう一度モジュールをプログラムしなくてもよい
かもしれない。勿論、それぞれのＤＵＴが測定されて測定結果を取得して、モジ
ュールに対して次のＤＵＴがいつ所定の場所に置かれて測定準備されるのかを教
えた後で、ホストコンピュータ１６はモジュール１４と短時間通信するけれども
、これらの行為はネットワーク１８を経由して転送されるべき比較的に少量のデ
ータのみを必要とする。
【００２５】 モジュール１４の命令メモリが十分大容量である場合、モジュール１４は二以
上のタイプのＤＵＴを測定するための命令であってもよい。ホスト１６がモジュ
ールに送るスタートメッセージは、測定されるべき次のＤＵＴを測定するために
使用されるべき特定のメインプログラムの第一の命令の命令メモリアドレスを単
に示している。したがって、モジュール１４は多くの異なるタイプのＤＵＴを測
定するようにプログラムされ、ホスト１６から新たにデータをプログラミングす
る必要なく、一のタイプのＤＵＴの測定から他のものへといつでも切り替えるこ
とができる。
上のタイプのＤＵＴを測定するための命令であってもよい。ホスト１６がモジュ
ールに送るスタートメッセージは、測定されるべき次のＤＵＴを測定するために
使用されるべき特定のメインプログラムの第一の命令の命令メモリアドレスを単
に示している。したがって、モジュール１４は多くの異なるタイプのＤＵＴを測
定するようにプログラムされ、ホスト１６から新たにデータをプログラミングす
る必要なく、一のタイプのＤＵＴの測定から他のものへといつでも切り替えるこ
とができる。
【００２６】 最後に、図１のモジュラー化されたテスタのアーキテクチュアは、テスタが容
易に拡張されて柔軟に構成されることを可能にする。モジュールが一旦プログラ
ムされてしまえば、ホスト１６が相対的に言ってほとんど何もすることはないの
で、単独のホスト１６は、幾つかのグループのモジュールを、その各グループが
独立したテスタとして活動する状態で、制御することができる。モジュールがイ
ーサネットネットワーク１８を通じてホストと接続されているので、例えば、各
モジュールが個々のＩＣハンドラーに取り付けられているときのような場合、各
グループのモジュールは物理的に相当な距離だけ他のものから離すことができる
。したがって、この柔軟な同期システムにすると、全てのテスタが単独のホスト
によって制御される一組の独立したテスタにモジュールが組織されることとなる
。そのような容易で柔軟なシステムの拡張と構成は、高度にホストに依存した処
理に起因した、そして、高速並列バスによって相互に接続されたときのホストと
テスタモジュールの間の距離の制約に依存した従来のテスタのアーキテクチュア
では不可能である。
易に拡張されて柔軟に構成されることを可能にする。モジュールが一旦プログラ
ムされてしまえば、ホスト１６が相対的に言ってほとんど何もすることはないの
で、単独のホスト１６は、幾つかのグループのモジュールを、その各グループが
独立したテスタとして活動する状態で、制御することができる。モジュールがイ
ーサネットネットワーク１８を通じてホストと接続されているので、例えば、各
モジュールが個々のＩＣハンドラーに取り付けられているときのような場合、各
グループのモジュールは物理的に相当な距離だけ他のものから離すことができる
。したがって、この柔軟な同期システムにすると、全てのテスタが単独のホスト
によって制御される一組の独立したテスタにモジュールが組織されることとなる
。そのような容易で柔軟なシステムの拡張と構成は、高度にホストに依存した処
理に起因した、そして、高速並列バスによって相互に接続されたときのホストと
テスタモジュールの間の距離の制約に依存した従来のテスタのアーキテクチュア
では不可能である。
【００２７】 テスタモジュールアーキテクチュア 図２は図１のテスタモジュール１４（１）をより詳細なブロック図形式で図示
したものである。他のテスタモジュール１４も同様である。テスタ１４（１）は
、イーサネットポート３２とイーサネットバス１９を介して図１のホスト１６と
通信する、好ましきはインテル社製のモデルｉ９６０マイクロコントローラであ
るローカルマイクロコントローラ３０を有する。マイクロコントローラ３０は、
従来の並列コンピュータバス３８Ａを介して、イーサネットポート３２とＲＡＭ
３４とＲＯＭ３６にアクセスする。ＲＯＭ３６は、マイクロコントローラ３０が
ホスト１６と通信してホスト１６から命令を受け取ってその命令の実行を開始す
ることを可能にするサブルーティンを記憶している。それがホスト１６から命令
を受けたときに、マイクロコントローラ３０はそれらをＲＡＭ３４に書き込む。
したものである。他のテスタモジュール１４も同様である。テスタ１４（１）は
、イーサネットポート３２とイーサネットバス１９を介して図１のホスト１６と
通信する、好ましきはインテル社製のモデルｉ９６０マイクロコントローラであ
るローカルマイクロコントローラ３０を有する。マイクロコントローラ３０は、
従来の並列コンピュータバス３８Ａを介して、イーサネットポート３２とＲＡＭ
３４とＲＯＭ３６にアクセスする。ＲＯＭ３６は、マイクロコントローラ３０が
ホスト１６と通信してホスト１６から命令を受け取ってその命令の実行を開始す
ることを可能にするサブルーティンを記憶している。それがホスト１６から命令
を受けたときに、マイクロコントローラ３０はそれらをＲＡＭ３４に書き込む。
【００２８】 スタート論理回路２０は各モジュールによって生成された準備信号ＲＥＡＤＹ
（１）−ＲＥＡＤＹ（３）の全てを受け取って、該準備信号ＲＥＡＤＹ（１）−
ＲＥＡＤＹ（３）の特定のサブセットのそれぞれがアサートされたことを検出さ
れたときにプレスタート信号ＰＲＥＳＴＡＲＴをマイクロコントローラ３０に供
給する。事実、スタート論理回路２０はＲＥＡＤＹ信号を組み合わせて出力プレ
スタート信号を生成するＡＮＤゲートとして機能する。同様に、故障（ｆａｉｌ
）論理回路２４は故障信号ＦＡＩＬ（１）−ＦＡＩＬ（３）の全てを受け取って
、作動して、そして、それがＦＡＩＬ（１）−ＦＡＩＬ（３）信号の特定のサブ
セットのうちのいずれか一つがアサートされたことを検出したときにＤＵＴ故障
信号ＤＵＴ＿ＦＡＩＬを発生するＯＲゲート。スタート論理回路と故障論理回路
２０と２４は、バス３８Ａを経由してそれらに供給されたデータによってプログ
ラムされる従来のプログラム可能な論理回路によって実現される。ホストコンピ
ュータ１６がモジュール１４（１）に提供する命令は、マイクロコントローラ３
０に対して、スタート論理回路と故障論理回路２０と２４をどのようにプログラ
ムするのかを知らせる。特に、プログラミング命令は、スタート論理回路と故障
論理回路２０と２４に対して、それらが論理的に論理積（ＡＮＤ）すべきか、又
は、論理和（ＯＲ）すべきなのはＲＥＡＤＹ信号のサブセットか、又は、ＦＡＩ
Ｌ信号のサブセットのどちらかであるかを知らせる。
（１）−ＲＥＡＤＹ（３）の全てを受け取って、該準備信号ＲＥＡＤＹ（１）−
ＲＥＡＤＹ（３）の特定のサブセットのそれぞれがアサートされたことを検出さ
れたときにプレスタート信号ＰＲＥＳＴＡＲＴをマイクロコントローラ３０に供
給する。事実、スタート論理回路２０はＲＥＡＤＹ信号を組み合わせて出力プレ
スタート信号を生成するＡＮＤゲートとして機能する。同様に、故障（ｆａｉｌ
）論理回路２４は故障信号ＦＡＩＬ（１）−ＦＡＩＬ（３）の全てを受け取って
、作動して、そして、それがＦＡＩＬ（１）−ＦＡＩＬ（３）信号の特定のサブ
セットのうちのいずれか一つがアサートされたことを検出したときにＤＵＴ故障
信号ＤＵＴ＿ＦＡＩＬを発生するＯＲゲート。スタート論理回路と故障論理回路
２０と２４は、バス３８Ａを経由してそれらに供給されたデータによってプログ
ラムされる従来のプログラム可能な論理回路によって実現される。ホストコンピ
ュータ１６がモジュール１４（１）に提供する命令は、マイクロコントローラ３
０に対して、スタート論理回路と故障論理回路２０と２４をどのようにプログラ
ムするのかを知らせる。特に、プログラミング命令は、スタート論理回路と故障
論理回路２０と２４に対して、それらが論理的に論理積（ＡＮＤ）すべきか、又
は、論理和（ＯＲ）すべきなのはＲＥＡＤＹ信号のサブセットか、又は、ＦＡＩ
Ｌ信号のサブセットのどちらかであるかを知らせる。
【００２９】 図１のモジュール１４（１）−１４（３）は、それぞれのグループが独立のテ
スタとして活動する個々のワーキンググループに組織される。このことは、個々
のワーキンググループが個々のＤＵＴを独立して測定すべきであるときに有効で
ある。例えば、個々のワーキンググループは個々のＤＵＴハンドラーによって処
理されるか、又は、同じＤＵＴハンドラーによって処理された個々のワーキング
グループは個々のＤＵＴを同時に測定することができる。論理回路２０と２４の
プログラミングは、実際に、モジュール１４（１）を特定のモジュールワーキン
ググループにアサインする。例えば、モジュール１４（１）が他の全てのモジュ
ールとは無関係に操作されるべきである場合、スタート論理回路と故障論理回路
２０と２４は故障信号ＦＡＩＬ（１）と準備信号ＲＥＡＤＹ（１）にのみ応答す
るようにプログラムされる。そのような場合、モジュール１４（１）がアサイン
されるワーキンググループはたった一つのモジュールそれ自体を所有する。他の
例として、モジュール１４（１）が三つのモジュール１４（１）−１４（３）信
号の全てを有するワーキンググループにアサインされるべきである場合には、ス
タート論理回路と故障論理回路２０と２４は準備信号ＲＥＡＤＹ（１）−ＲＥＡ
ＤＹ（３）と故障信号ＦＡＩＬ（１）−ＦＡＩＬ（３）をＡＮＤとするか、又は
、ＯＲとするようにプログラムされる。
スタとして活動する個々のワーキンググループに組織される。このことは、個々
のワーキンググループが個々のＤＵＴを独立して測定すべきであるときに有効で
ある。例えば、個々のワーキンググループは個々のＤＵＴハンドラーによって処
理されるか、又は、同じＤＵＴハンドラーによって処理された個々のワーキング
グループは個々のＤＵＴを同時に測定することができる。論理回路２０と２４の
プログラミングは、実際に、モジュール１４（１）を特定のモジュールワーキン
ググループにアサインする。例えば、モジュール１４（１）が他の全てのモジュ
ールとは無関係に操作されるべきである場合、スタート論理回路と故障論理回路
２０と２４は故障信号ＦＡＩＬ（１）と準備信号ＲＥＡＤＹ（１）にのみ応答す
るようにプログラムされる。そのような場合、モジュール１４（１）がアサイン
されるワーキンググループはたった一つのモジュールそれ自体を所有する。他の
例として、モジュール１４（１）が三つのモジュール１４（１）−１４（３）信
号の全てを有するワーキンググループにアサインされるべきである場合には、ス
タート論理回路と故障論理回路２０と２４は準備信号ＲＥＡＤＹ（１）−ＲＥＡ
ＤＹ（３）と故障信号ＦＡＩＬ（１）−ＦＡＩＬ（３）をＡＮＤとするか、又は
、ＯＲとするようにプログラムされる。
【００３０】 従来のバスコントローラ３５は、バス３８Ａを他のバス３８Ｂに連結する。バ
スコントローラ３５は、通常、バス３８Ｂから３５を分離しており、それぞれの
バスが無関係に作動できるようにする。しかし、バスコントローラ３５は、必要
に応じて、バス３８Ａに接続されたデバイスがデータをバス３８Ａに接続される
デバイスに送るか、又は、その逆に送ることができるようにする。テスタモジュ
ール１４（１）はバス３８Ｂにリンクされた４８個一組のテスタチャネル４０（
１）−４０（４８）を有する。それぞれのテスタモジュール１４（１）は、デジ
タル論理測定中に図１のＤＵＴ１２の個々のターミナルにおいて測定作業を実施
する。スイッチ回路４２は、選択的にそれぞれのチャネルを対応するＤＵＴター
ミナルに接続する。デジタル論理測定は、一組の連続する測定サイクルの組織さ
れ、それぞれの測定サイクルの開始時点でそれぞれのテスタチャネル４０（１）
−４０（４８）に供給される入力チャネルデータ（ＣＤＡＴ）は、チャネルに対
して、測定サイクル中にその出力信号がどのようにしていつステートを変更すべ
きであるか教え、測定サイクル中においていつＤＵＴ出力信号をサンプリングす
るのかを教え、更に、サンプリングされたＤＵＴ出力が有すると予想されるのは
どんな論理ステートなのかを教える。それぞれのチャネル４０（１）−４０（４
８）は、それがＤＵＴ出力信号が測定のいずれかのサイクル中において予想され
るステートを示せないことを検出したときには、出力故障（ＦＡＩＬ）信号を生
成する。それぞれのチャネル４０（１）−４０（４８）の故障（ＦＡＩＬ）信号
出力はＯＲゲート５８によって論理和演算されてＦＡＩＬ（１）信号を生成する
。
スコントローラ３５は、通常、バス３８Ｂから３５を分離しており、それぞれの
バスが無関係に作動できるようにする。しかし、バスコントローラ３５は、必要
に応じて、バス３８Ａに接続されたデバイスがデータをバス３８Ａに接続される
デバイスに送るか、又は、その逆に送ることができるようにする。テスタモジュ
ール１４（１）はバス３８Ｂにリンクされた４８個一組のテスタチャネル４０（
１）−４０（４８）を有する。それぞれのテスタモジュール１４（１）は、デジ
タル論理測定中に図１のＤＵＴ１２の個々のターミナルにおいて測定作業を実施
する。スイッチ回路４２は、選択的にそれぞれのチャネルを対応するＤＵＴター
ミナルに接続する。デジタル論理測定は、一組の連続する測定サイクルの組織さ
れ、それぞれの測定サイクルの開始時点でそれぞれのテスタチャネル４０（１）
−４０（４８）に供給される入力チャネルデータ（ＣＤＡＴ）は、チャネルに対
して、測定サイクル中にその出力信号がどのようにしていつステートを変更すべ
きであるか教え、測定サイクル中においていつＤＵＴ出力信号をサンプリングす
るのかを教え、更に、サンプリングされたＤＵＴ出力が有すると予想されるのは
どんな論理ステートなのかを教える。それぞれのチャネル４０（１）−４０（４
８）は、それがＤＵＴ出力信号が測定のいずれかのサイクル中において予想され
るステートを示せないことを検出したときには、出力故障（ＦＡＩＬ）信号を生
成する。それぞれのチャネル４０（１）−４０（４８）の故障（ＦＡＩＬ）信号
出力はＯＲゲート５８によって論理和演算されてＦＡＩＬ（１）信号を生成する
。
【００３１】 テスタチャネル４０（１）−４０（４８）は、図１のクロック源１５からのＭ
ＣＬＫ信号によってクロックされる同期回路である。これもＭＣＬＫ信号によっ
てクロックされる期間発生器４４は、それぞれの測定サイクルがいつ始まるかを
示す出力信号ＢＯＣとＣＶＲＮを生成する。それぞれの測定期間は、各期間の開
始の直前に期間発生器４４に供給される入力データＰＳＥＴによって決定される
。期間発生器４４はＢＯＣ信号とＣＶＲＮ信号をそれぞれのテスタチャネル４０
（１）−４０（４８）に供給して、デジタル論理測定中にテスタチャネル４０（
１）−４０（４８）の同期をとる。デジタル論理測定のそれぞれのサイクルに先
立って、テスタモジュール１４（１）内のパターン発生器４６は、それぞれのテ
スタチャネル４０（１）−４０（４８）にＣＤＡＴ入力を供給し、ＰＳＥＴ入力
データを期間発生器４４に供給する。期間発生器４４からのＢＯＣ出力信号は、
パターン発生器４６に対して、次の測定期間のためのＰＳＥＴ値とＣＤＡＴ値を
いつ供給するのかを知らせる。
ＣＬＫ信号によってクロックされる同期回路である。これもＭＣＬＫ信号によっ
てクロックされる期間発生器４４は、それぞれの測定サイクルがいつ始まるかを
示す出力信号ＢＯＣとＣＶＲＮを生成する。それぞれの測定期間は、各期間の開
始の直前に期間発生器４４に供給される入力データＰＳＥＴによって決定される
。期間発生器４４はＢＯＣ信号とＣＶＲＮ信号をそれぞれのテスタチャネル４０
（１）−４０（４８）に供給して、デジタル論理測定中にテスタチャネル４０（
１）−４０（４８）の同期をとる。デジタル論理測定のそれぞれのサイクルに先
立って、テスタモジュール１４（１）内のパターン発生器４６は、それぞれのテ
スタチャネル４０（１）−４０（４８）にＣＤＡＴ入力を供給し、ＰＳＥＴ入力
データを期間発生器４４に供給する。期間発生器４４からのＢＯＣ出力信号は、
パターン発生器４６に対して、次の測定期間のためのＰＳＥＴ値とＣＤＡＴ値を
いつ供給するのかを知らせる。
【００３２】 テスタモジュール１４（１）は、また、スイッチ４２を介してＤＵＴ１２に連
結されて、ＤＵＴ１２のターミナルにおいて漏れ電流を計測する従来のパラメト
リック計測ユニット（ＰＭＵ）５０を有する。漏れ電流測定ユニット（ＬＣＴＵ
）５１は、ＤＵＴ１２に対する合格／不合格漏れ電流測定の間に測定信号を生成
する。モジュール１４（１）は、また、スイッチ４２用のコントローラ５２と、
ＤＵＴ１２に電力を供給するための電源５４と、テスタチャネル４０（１）−４
０（４８）とＬＣＴＵ５１に基準電圧を供給するための基準レベル発生器５６を
有する。チャネル４０（１）−４０（４８）は、それらがＤＵＴ１２に供給する
測定信号の論理レベルを設定するときには、そして、それらが監視するＤＵＴ信
号の論理レベルを判定するときに、標準としてこの基準電圧を用いる。
結されて、ＤＵＴ１２のターミナルにおいて漏れ電流を計測する従来のパラメト
リック計測ユニット（ＰＭＵ）５０を有する。漏れ電流測定ユニット（ＬＣＴＵ
）５１は、ＤＵＴ１２に対する合格／不合格漏れ電流測定の間に測定信号を生成
する。モジュール１４（１）は、また、スイッチ４２用のコントローラ５２と、
ＤＵＴ１２に電力を供給するための電源５４と、テスタチャネル４０（１）−４
０（４８）とＬＣＴＵ５１に基準電圧を供給するための基準レベル発生器５６を
有する。チャネル４０（１）−４０（４８）は、それらがＤＵＴ１２に供給する
測定信号の論理レベルを設定するときには、そして、それらが監視するＤＵＴ信
号の論理レベルを判定するときに、標準としてこの基準電圧を用いる。
【００３３】 実施すべき測定のためにＲＡＭ３４に記憶されたセットアップ命令を実行する
ときには、マイクロコントローラ３０がモジュール１４（１）の他の各種の構成
要素の作動を制御するためのデータを発生し、それらをコンピュータバス３８Ａ
と３８Ｂを経由してそれらの構成要素内のアドレス可能なメモリか、又は、レジ
スタに書き込む。パターン発生器４６に供給されるデータは、デジタル論理測定
と漏れ電流合格／不合格測定の間にそれが生成して期間発生器３４とチャネル４
０（１）−４０（４８）に供給すべき出力ＰＳＥＴ及びＣＤＡＴシーケンスを定
義する。マイクロコントローラ３０はデータを期間発生器４４に送って、それに
対して、パターン発生器４６から入力されたそのＰＳＥＴデータをどのようにデ
コードするのかを教える。ＰＳＥＴデータはたった４ビットのデータ幅であるの
で、たった１６個の異なる測定サイクル長のうちから選択できる。しかし、パタ
ーン発生器４４が非常に多数の測定サイクル長のいずれかを確立することができ
るので、マイクロコントローラ３０がそれぞれの測定に先立って期間発生器に提
供することのできるプログラミングデータは、１６個の可能なＰＳＥＴ値のそれ
ぞれを特定の期間長にアサインする。したがって、いずれかの１６個までの異な
る測定サイクル長は、所定の測定中において選択可能である。
ときには、マイクロコントローラ３０がモジュール１４（１）の他の各種の構成
要素の作動を制御するためのデータを発生し、それらをコンピュータバス３８Ａ
と３８Ｂを経由してそれらの構成要素内のアドレス可能なメモリか、又は、レジ
スタに書き込む。パターン発生器４６に供給されるデータは、デジタル論理測定
と漏れ電流合格／不合格測定の間にそれが生成して期間発生器３４とチャネル４
０（１）−４０（４８）に供給すべき出力ＰＳＥＴ及びＣＤＡＴシーケンスを定
義する。マイクロコントローラ３０はデータを期間発生器４４に送って、それに
対して、パターン発生器４６から入力されたそのＰＳＥＴデータをどのようにデ
コードするのかを教える。ＰＳＥＴデータはたった４ビットのデータ幅であるの
で、たった１６個の異なる測定サイクル長のうちから選択できる。しかし、パタ
ーン発生器４４が非常に多数の測定サイクル長のいずれかを確立することができ
るので、マイクロコントローラ３０がそれぞれの測定に先立って期間発生器に提
供することのできるプログラミングデータは、１６個の可能なＰＳＥＴ値のそれ
ぞれを特定の期間長にアサインする。したがって、いずれかの１６個までの異な
る測定サイクル長は、所定の測定中において選択可能である。
【００３４】 マイクロコントローラ３０は、また、それぞれの測定に先立って、制御データ
をテスタチャネル４０（１）−４０（４８）に書き込み、それらに対して、パタ
ーン発生器４６からのＣＤＡＴ入力の各値に対してどのように応答するのかを教
える。上記のように、パターン発生器４６はそのＣＤＡＴ入力をそれぞれのチャ
ネル４０（１）−４０（４８）にそれぞれの測定サイクルの初めにおいて供給し
、チャネルに対して、サイクル中に何をなすのかを知らせる。測定サイクル中に
それぞれのテスタチャネル４０（１）−４０（４８）が実施することのできる異
なるタイプの作業（アクションとタイミングの組み合わせ）の数は、制限された
数のビットだけを有する一意のＣＤＡＴ値に永久的にアサインされたものに比べ
てはるかに大きい。しかし、所定の測定中に実際に必要とされるアクションとタ
イミングの異なる組み合わせの数は、主に、比較的に小さい。したがって、測定
の開始に先立って、マイクロコントローラ３０がそれぞれのテスタに供給する制
御データは、それぞれのパターン発生器の出力ＣＤＡＴを測定中に使用されるア
クションとタイミングの特定の組み合わせに関連付ける。マイクロコントローラ
３０は、また、バス３８Ａ／３８Ｂを経由して入力制御データをＰＭＵ５０、ス
イッチコントローラ５２、デバイス電源５４及び／又は基準レベル発生器５６に
供給して、それらの作動パラメータ又は制御設定をそれぞれの測定に先立って適
切に調整する。
をテスタチャネル４０（１）−４０（４８）に書き込み、それらに対して、パタ
ーン発生器４６からのＣＤＡＴ入力の各値に対してどのように応答するのかを教
える。上記のように、パターン発生器４６はそのＣＤＡＴ入力をそれぞれのチャ
ネル４０（１）−４０（４８）にそれぞれの測定サイクルの初めにおいて供給し
、チャネルに対して、サイクル中に何をなすのかを知らせる。測定サイクル中に
それぞれのテスタチャネル４０（１）−４０（４８）が実施することのできる異
なるタイプの作業（アクションとタイミングの組み合わせ）の数は、制限された
数のビットだけを有する一意のＣＤＡＴ値に永久的にアサインされたものに比べ
てはるかに大きい。しかし、所定の測定中に実際に必要とされるアクションとタ
イミングの異なる組み合わせの数は、主に、比較的に小さい。したがって、測定
の開始に先立って、マイクロコントローラ３０がそれぞれのテスタに供給する制
御データは、それぞれのパターン発生器の出力ＣＤＡＴを測定中に使用されるア
クションとタイミングの特定の組み合わせに関連付ける。マイクロコントローラ
３０は、また、バス３８Ａ／３８Ｂを経由して入力制御データをＰＭＵ５０、ス
イッチコントローラ５２、デバイス電源５４及び／又は基準レベル発生器５６に
供給して、それらの作動パラメータ又は制御設定をそれぞれの測定に先立って適
切に調整する。
【００３５】 パターン発生器 図３は図２のパターン発生器４６をより詳細なブロック図形式で図示している
。セットアップ処理の間、図２のローカルマイクロコントローラ３０は、データ
をバス３８Ａと従来のバスインタフェース回路６１を経由してプログラムメモリ
６０とパターンメモリ６２に書き込むことによって前記データをパターン発生器
４６に供給する。パターンメモリ６２は、いずれかの所定のアドレスに一の測定
サイクル中に期間発生器４４とテスタチャネル４０（１）−４０（４８）に提供
されるべきＣＤＡＴデータとＰＳＥＴデータを記憶することができる。プログラ
ムメモリ６０は測定中にアドレスをパターンメモリ６２に供給して、パターンメ
モリ６２がそれぞれの測定サイクル中に適切なＣＤＡＴデータとＰＳＥＴデータ
を読み出すようにする。プログラムメモリ６０は、また、それぞれの領域にパタ
ーンメモリアドレスを記憶するのに加えて、図２の期間発生器４４からのＢＯＣ
信号によってそれぞれの測定サイクルの開始時点でクロックされる、命令プロセ
ッサ６４のための命令も記憶する。
。セットアップ処理の間、図２のローカルマイクロコントローラ３０は、データ
をバス３８Ａと従来のバスインタフェース回路６１を経由してプログラムメモリ
６０とパターンメモリ６２に書き込むことによって前記データをパターン発生器
４６に供給する。パターンメモリ６２は、いずれかの所定のアドレスに一の測定
サイクル中に期間発生器４４とテスタチャネル４０（１）−４０（４８）に提供
されるべきＣＤＡＴデータとＰＳＥＴデータを記憶することができる。プログラ
ムメモリ６０は測定中にアドレスをパターンメモリ６２に供給して、パターンメ
モリ６２がそれぞれの測定サイクル中に適切なＣＤＡＴデータとＰＳＥＴデータ
を読み出すようにする。プログラムメモリ６０は、また、それぞれの領域にパタ
ーンメモリアドレスを記憶するのに加えて、図２の期間発生器４４からのＢＯＣ
信号によってそれぞれの測定サイクルの開始時点でクロックされる、命令プロセ
ッサ６４のための命令も記憶する。
【００３６】 図２のマイクロコントローラ３０がスタート論理回路６０からプレスタート信
号ＰＲＥＳＴＡＲＴを受け取ったときに、それはスタートメッセージをバスイン
タフェース回路６１に送る。バスインタフェース回路６１は、スタート信号ＳＴ
ＡＲＴを命令プロセッサ６４に送ることによって応答する。スタート信号ＳＴＡ
ＲＴ受け取ったときに、命令プロセッサ６４はプログラムメモリ６０の第一の記
憶領域にアドレスして、該メモリ６０が第一のアドレスをパターンメモリ６２に
供給して、第一の命令をプロセッサ６４に提供するようにする。そして、パター
ンメモリ６２は、第一の測定サイクル中にＣＤＡＴデータとＰＳＥＴデータを読
み出す。プロセッサ６４に提供された第一の命令ＩＮＳＴは、該プロセッサ６４
に対して、次のＢＯＣ信号パルスの受信時において、プログラムメモリ６０に対
する次のアドレス（ＡＤＤＲ）をどのように生成するのかを命じる。その後、プ
ログラムメモリ６０はパターンメモリ６２に対する新たなアドレス（ＡＤＤＲＥ
ＳＳ）を読み出し、次の命令ＩＮＳＴをプロセッサ６４に供給する。測定が終了
していることを示す、プログラムメモリ６０からの停止命令を命令プロセッサ６
４が受け取るまでその処理は続行する。この停止命令は、プロセッサ６４が終了
信号ＥＮＤをバスインタフェース６１に送って、バスインタフェース６１からの
他の信号を待つことができるようにする。インタフェース回路６１は、アンド終
了メッセージをマイクロコントローラ３０に送ることによって終了信号ＥＮＤに
応答する。
号ＰＲＥＳＴＡＲＴを受け取ったときに、それはスタートメッセージをバスイン
タフェース回路６１に送る。バスインタフェース回路６１は、スタート信号ＳＴ
ＡＲＴを命令プロセッサ６４に送ることによって応答する。スタート信号ＳＴＡ
ＲＴ受け取ったときに、命令プロセッサ６４はプログラムメモリ６０の第一の記
憶領域にアドレスして、該メモリ６０が第一のアドレスをパターンメモリ６２に
供給して、第一の命令をプロセッサ６４に提供するようにする。そして、パター
ンメモリ６２は、第一の測定サイクル中にＣＤＡＴデータとＰＳＥＴデータを読
み出す。プロセッサ６４に提供された第一の命令ＩＮＳＴは、該プロセッサ６４
に対して、次のＢＯＣ信号パルスの受信時において、プログラムメモリ６０に対
する次のアドレス（ＡＤＤＲ）をどのように生成するのかを命じる。その後、プ
ログラムメモリ６０はパターンメモリ６２に対する新たなアドレス（ＡＤＤＲＥ
ＳＳ）を読み出し、次の命令ＩＮＳＴをプロセッサ６４に供給する。測定が終了
していることを示す、プログラムメモリ６０からの停止命令を命令プロセッサ６
４が受け取るまでその処理は続行する。この停止命令は、プロセッサ６４が終了
信号ＥＮＤをバスインタフェース６１に送って、バスインタフェース６１からの
他の信号を待つことができるようにする。インタフェース回路６１は、アンド終
了メッセージをマイクロコントローラ３０に送ることによって終了信号ＥＮＤに
応答する。
【００３７】 その時点で、図２のマイクロコントローラ３０は、必要ならば、いずれかが新
たなデータをパターンメモリ６２のプログラムメモリ６０へ提供する次の測定の
ためにテスタを再構成する。しかし、次の測定がパターン発生器４６を必要とし
ており、プログラムメモリ６０とパターンメモリ６２が第一と第二の測定の両方
のためのデータを保有するのに十分なほど大容量であるのであれば、マイクロコ
ントローラ３０はいかなる新たなデータをメモリ６０又は６２に送る必要はない
かもしれない。
たなデータをパターンメモリ６２のプログラムメモリ６０へ提供する次の測定の
ためにテスタを再構成する。しかし、次の測定がパターン発生器４６を必要とし
ており、プログラムメモリ６０とパターンメモリ６２が第一と第二の測定の両方
のためのデータを保有するのに十分なほど大容量であるのであれば、マイクロコ
ントローラ３０はいかなる新たなデータをメモリ６０又は６２に送る必要はない
かもしれない。
【００３８】 次の測定のためにモジュールをセットアップして、プレスタート信号ＰＲＥＳ
ＴＡＲＴを受け取った後で、マイクロコントローラ３０は、次の測定がパターン
発生器４６を必要とするのであれば、スタートメッセージかリスタートメッセー
ジのいずれかをバスインタフェース６１に送って、バスインタフェース回路がス
タート信号ＳＴＡＲＴかリスタート信号ＲＥＳＴＡＲＴのいずれかを命令プロセ
ッサ６４に送れるようにする。スタート信号ＳＴＡＲＴは、命令プロセッサに対
して、プログラムメモリ６０の第一の記憶領域にアドレスするように命じるが、
マイクロコントローラ３０が新たなプログラムデータをプログラムメモリ６０に
書き込んだときに使用される。リスタート信号ＲＥＳＴＡＲＴは、マイクロコン
トローラ３０が新たなプログラムデータをプログラムメモリ６０に書き込まなか
ったときで、命令プロセッサ６４が前回の測定の最後の命令のアドレスに引き続
く次のアドレスにおいてプログラムメモリ６０のアドレスを再開すべきに使用さ
れる。
ＴＡＲＴを受け取った後で、マイクロコントローラ３０は、次の測定がパターン
発生器４６を必要とするのであれば、スタートメッセージかリスタートメッセー
ジのいずれかをバスインタフェース６１に送って、バスインタフェース回路がス
タート信号ＳＴＡＲＴかリスタート信号ＲＥＳＴＡＲＴのいずれかを命令プロセ
ッサ６４に送れるようにする。スタート信号ＳＴＡＲＴは、命令プロセッサに対
して、プログラムメモリ６０の第一の記憶領域にアドレスするように命じるが、
マイクロコントローラ３０が新たなプログラムデータをプログラムメモリ６０に
書き込んだときに使用される。リスタート信号ＲＥＳＴＡＲＴは、マイクロコン
トローラ３０が新たなプログラムデータをプログラムメモリ６０に書き込まなか
ったときで、命令プロセッサ６４が前回の測定の最後の命令のアドレスに引き続
く次のアドレスにおいてプログラムメモリ６０のアドレスを再開すべきに使用さ
れる。
【００３９】 測定中に図２の故障論理回路２４がＤＵＴ故障信号ＤＵＴ＿ＦＡＩＬを発生す
るときは、それはその信号を割り込みとしてパターン発生器の命令プロセッサ６
４に送る。そして、命令プロセッサ６４はプログラムメモリ６０に記憶された割
り込みルーティンを実行する。例えば、その割り込みルーティンは、命令プロセ
ッサに対して、ＤＵＴ故障信号ＤＵＴ＿ＦＡＩＬをバスインタフェース６１に送
って、スタート信号ＳＴＡＲＴかリスタート信号ＲＥＳＴＡＲＴのいずれかを受
信するまで更なる操作を停止するように命じる。バスインタフェース６１は、Ｄ
ＵＴ故障メッセージをマイクロコントローラ３０に送ることによって、ＤＵＴ故
障信号ＤＵＴ＿ＦＡＩＬに対して応答する。そしてまた、マイクロコントローラ
３０はＤＵＴ故障メッセージを図１のホスト１６に送る。そして、ホストは新た
なＤＵＴを測定ヘッドに挿入する状態にして、スタートメッセージをそれぞれの
モジュールのマイクロコントローラ３０に送って測定を再開することができる。
るときは、それはその信号を割り込みとしてパターン発生器の命令プロセッサ６
４に送る。そして、命令プロセッサ６４はプログラムメモリ６０に記憶された割
り込みルーティンを実行する。例えば、その割り込みルーティンは、命令プロセ
ッサに対して、ＤＵＴ故障信号ＤＵＴ＿ＦＡＩＬをバスインタフェース６１に送
って、スタート信号ＳＴＡＲＴかリスタート信号ＲＥＳＴＡＲＴのいずれかを受
信するまで更なる操作を停止するように命じる。バスインタフェース６１は、Ｄ
ＵＴ故障メッセージをマイクロコントローラ３０に送ることによって、ＤＵＴ故
障信号ＤＵＴ＿ＦＡＩＬに対して応答する。そしてまた、マイクロコントローラ
３０はＤＵＴ故障メッセージを図１のホスト１６に送る。そして、ホストは新た
なＤＵＴを測定ヘッドに挿入する状態にして、スタートメッセージをそれぞれの
モジュールのマイクロコントローラ３０に送って測定を再開することができる。
【００４０】 期間発生器 図４は図２の期間発生器４４をより詳細なブロック図形式で図示している。期
間発生器４４は、出力ＢＯＣ信号及び出力ＣＶＲＮデータ値を生成することによ
って、パターン発生器４６のＰＳＥＴ出力に応答する。ＢＯＣ信号は、次の測定
サイクルの開始の直前のＭＣＬＫパルスを示すが、一方、ＣＶＲＮデータは、次
の測定サイクルが実際に始まるそのＭＣＬＫパルスの後の一のＭＣＬＫサイクル
の小数部分を示す。
間発生器４４は、出力ＢＯＣ信号及び出力ＣＶＲＮデータ値を生成することによ
って、パターン発生器４６のＰＳＥＴ出力に応答する。ＢＯＣ信号は、次の測定
サイクルの開始の直前のＭＣＬＫパルスを示すが、一方、ＣＶＲＮデータは、次
の測定サイクルが実際に始まるそのＭＣＬＫパルスの後の一のＭＣＬＫサイクル
の小数部分を示す。
【００４１】 メイン測定サイクルは、マスタクロックＭＣＬＫサイクルの整数と小数に亘る
。図２のパターン発生器４６のＰＳＥＴ出力は、それがセットアップ命令を実行
するときに、ＲＡＭ６６をアドレスする。バス３８Ｂを経由してマイクロコント
ローラ３０からのデータによってロードされたＲＡＭ６６は、１６個の可能なＰ
ＳＥＴ値のそれぞれを測定サイクルの長さを定義するデータに変換するための参
照テーブルとして作用する。図１のＲＡＭ６６のデータ出力は、それぞれ次のメ
イン測定サイクルの期間の整数部分と小数部分を示す整数値ＷＨＯＬＥと小数値
ＦＲＡＣＴＩＯＮを有する。次のＢＯＣ信号パルスの後縁において、整数値ＷＨ
ＯＬＥはカウンタ６８にロードされ、小数値ＦＲＡＣＴＩＯＮはアキュムレータ
７０によって累算される。そして、カウンタ６８はＭＣＬＫ信号パルスのカウン
トを始める。そのカウントがＷＨＯＬＥに達したときに、カウンタ６８は次のＢ
ＯＣパルスを発生する。ＢＯＣパルスの前縁は、図２のパターン発生器４６に対
して、新たなＰＳＥＴ値を生成するように命じ、それによって、ＲＡＭ６６が次
の測定サイクルのための整数／小数（ＷＨＯＬＥ／ＦＲＡＣＴＩＯＮ）データ対
を生成するようにする。アキュムレータ７０は、連続する小数データ値ＦＲＡＣ
ＴＩＯＮを累算してＣＶＲＮデータを生成する。累算されたＣＶＲＮデータが一
ＭＣＬＫサイクルを超えた期間を示したときにアキュムレータ７０がオーバーフ
ローして、カウンタ６８の＋１入力にオーバーフロー信号ＯＦを提供する。カウ
ンタ６８が次に整数値ＷＨＯＬＥをロードしたときには、それはカウント制限を
前記整数値ＷＨＯＬＥ＋１に設定する。したがって、カウンタ６８のＢＯＣ出力
は、次の測定サイクルの開始の直前のＭＣＬＫパルスを示すが、一方、ＣＶＲＮ
データは次の測定サイクルが実際に始まるそのＭＣＬＫパルスの後の一のＭＣＬ
Ｋサイクルの小数部分を示す。
。図２のパターン発生器４６のＰＳＥＴ出力は、それがセットアップ命令を実行
するときに、ＲＡＭ６６をアドレスする。バス３８Ｂを経由してマイクロコント
ローラ３０からのデータによってロードされたＲＡＭ６６は、１６個の可能なＰ
ＳＥＴ値のそれぞれを測定サイクルの長さを定義するデータに変換するための参
照テーブルとして作用する。図１のＲＡＭ６６のデータ出力は、それぞれ次のメ
イン測定サイクルの期間の整数部分と小数部分を示す整数値ＷＨＯＬＥと小数値
ＦＲＡＣＴＩＯＮを有する。次のＢＯＣ信号パルスの後縁において、整数値ＷＨ
ＯＬＥはカウンタ６８にロードされ、小数値ＦＲＡＣＴＩＯＮはアキュムレータ
７０によって累算される。そして、カウンタ６８はＭＣＬＫ信号パルスのカウン
トを始める。そのカウントがＷＨＯＬＥに達したときに、カウンタ６８は次のＢ
ＯＣパルスを発生する。ＢＯＣパルスの前縁は、図２のパターン発生器４６に対
して、新たなＰＳＥＴ値を生成するように命じ、それによって、ＲＡＭ６６が次
の測定サイクルのための整数／小数（ＷＨＯＬＥ／ＦＲＡＣＴＩＯＮ）データ対
を生成するようにする。アキュムレータ７０は、連続する小数データ値ＦＲＡＣ
ＴＩＯＮを累算してＣＶＲＮデータを生成する。累算されたＣＶＲＮデータが一
ＭＣＬＫサイクルを超えた期間を示したときにアキュムレータ７０がオーバーフ
ローして、カウンタ６８の＋１入力にオーバーフロー信号ＯＦを提供する。カウ
ンタ６８が次に整数値ＷＨＯＬＥをロードしたときには、それはカウント制限を
前記整数値ＷＨＯＬＥ＋１に設定する。したがって、カウンタ６８のＢＯＣ出力
は、次の測定サイクルの開始の直前のＭＣＬＫパルスを示すが、一方、ＣＶＲＮ
データは次の測定サイクルが実際に始まるそのＭＣＬＫパルスの後の一のＭＣＬ
Ｋサイクルの小数部分を示す。
【００４２】 テスタチャネル 図５は図２のテスタチャネル４０（１）をより詳細なブロック図形式で図示し
ている。テスタチャネル４０（２）−４０（４８）も同様である。図２のパター
ン発生器４６がそれぞれの測定サイクル中にそれぞれのテスタチャネル４０（１
）−４０（４８）に供給するチャネルデータＣＤＡＴは、フォーマット設定デー
タ（ＦＳＥＴ）とタイム設定データ（ＴＳＥＴ）と基準データ（ＰＧ）を含んで
いる。ＦＳＥＴデータは、チャネルが測定サイクル中に使用すべき特定のドライ
ブフォーマット又は比較フォーマットを参照する。「ドライブフォーマット」は
、チャネルが測定サイクル中にその出力測定信号のステートを制御する特定の方
法である。ドライブフォーマットは、チャネルが測定サイクル中に連続する測定
信号のステートを判定するデータを得る方法とチャネルが測定信号のステート変
更のタイミングをとる方法を含んでいる。「比較フォーマット」は、ＤＵＴ出力
信号が測定サイクル中に予測されるように挙動しているか否かをチャネルが判定
する特別な方法である。比較フォーマットは、チャネルが出力信号の予想される
ステートを決定する方法と、チャネルが出力信号をその予想されるステートと比
較して故障信号ＦＡＩＬを生成する方法を含んでいる。ＴＳＥＴデータは、例え
ば、測定信号のステートの変更やＤＵＴ出力信号の比較のような、イベントが発
生すべき測定サイクル中のある時点を示す。
ている。テスタチャネル４０（２）−４０（４８）も同様である。図２のパター
ン発生器４６がそれぞれの測定サイクル中にそれぞれのテスタチャネル４０（１
）−４０（４８）に供給するチャネルデータＣＤＡＴは、フォーマット設定デー
タ（ＦＳＥＴ）とタイム設定データ（ＴＳＥＴ）と基準データ（ＰＧ）を含んで
いる。ＦＳＥＴデータは、チャネルが測定サイクル中に使用すべき特定のドライ
ブフォーマット又は比較フォーマットを参照する。「ドライブフォーマット」は
、チャネルが測定サイクル中にその出力測定信号のステートを制御する特定の方
法である。ドライブフォーマットは、チャネルが測定サイクル中に連続する測定
信号のステートを判定するデータを得る方法とチャネルが測定信号のステート変
更のタイミングをとる方法を含んでいる。「比較フォーマット」は、ＤＵＴ出力
信号が測定サイクル中に予測されるように挙動しているか否かをチャネルが判定
する特別な方法である。比較フォーマットは、チャネルが出力信号の予想される
ステートを決定する方法と、チャネルが出力信号をその予想されるステートと比
較して故障信号ＦＡＩＬを生成する方法を含んでいる。ＴＳＥＴデータは、例え
ば、測定信号のステートの変更やＤＵＴ出力信号の比較のような、イベントが発
生すべき測定サイクル中のある時点を示す。
【００４３】 テスタチャネル４０（１）は、一組のドライブ制御信号（ＤとＶＨとＺ）に応
じてＤＵＴターミナルに対して測定信号を供給するためのピンエレクトロニクス
回路７２を有する。Ｄ制御信号は、ピンエレクトロニクス回路７２に対し、その
出力テスト信号（ＤＲＩＶＥ）をハイ論理レベルに駆動するか、又は、ロー論理
レベルに駆動するのかを教える。ＶＨ信号は、ピンエレクトロニクス回路７２に
対し、そのＤＲＩＶＥ信号を二次電圧に駆動するか否かを教える。Ｚ制御信号は
、ピンエレクトロニクス回路７２に対し、ＤＲＩＶＥ信号をいつ三状態にするの
かを教える。それぞれの測定サイクル中に、ピンエレクトロニクス回路７２は、
また、ＤＵＴターミナルＤＵＴ出力信号ＣＯＭＰＡＲＥを監視して、ＤＵＴ出力
信号が現状でハイ論理レベルを超えているか、又は、ロー論理レベルを下回って
いるかを示す比較ハイと比較ロー信号（ＣＨとＣＬ）を生成する。ピンエレクト
ロニクス回路７２は、ＤＵＴのハイ論理レベルとロー論理レベルを決定するとき
に、基準として図２のレベル発生器５６からの信号を利用する。
じてＤＵＴターミナルに対して測定信号を供給するためのピンエレクトロニクス
回路７２を有する。Ｄ制御信号は、ピンエレクトロニクス回路７２に対し、その
出力テスト信号（ＤＲＩＶＥ）をハイ論理レベルに駆動するか、又は、ロー論理
レベルに駆動するのかを教える。ＶＨ信号は、ピンエレクトロニクス回路７２に
対し、そのＤＲＩＶＥ信号を二次電圧に駆動するか否かを教える。Ｚ制御信号は
、ピンエレクトロニクス回路７２に対し、ＤＲＩＶＥ信号をいつ三状態にするの
かを教える。それぞれの測定サイクル中に、ピンエレクトロニクス回路７２は、
また、ＤＵＴターミナルＤＵＴ出力信号ＣＯＭＰＡＲＥを監視して、ＤＵＴ出力
信号が現状でハイ論理レベルを超えているか、又は、ロー論理レベルを下回って
いるかを示す比較ハイと比較ロー信号（ＣＨとＣＬ）を生成する。ピンエレクト
ロニクス回路７２は、ＤＵＴのハイ論理レベルとロー論理レベルを決定するとき
に、基準として図２のレベル発生器５６からの信号を利用する。
【００４４】 ピンエレクトロニクス回路７２に加えて、テスタチャネル４０（１）は、フォ
ーマッタ回路７４と二つのタイミング信号発生器７６と７８を有する。それぞれ
のタイミング信号発生器７６又は７８は、それぞれの測定サイクルの開始時にパ
ターン発生器２０からＴＳＥＴデータを、期間発生器２０からＢＯＣ信号とＣＶ
ＲＮ信号を受信して、それぞれの測定サイクル中に一度出力タイミング信号Ｔ１
又はＴ２を、ＴＳＥＴデータによって示された測定サイクルの開始に引き続くあ
る遅延を伴って、パルス化する。ＢＯＣデータとＣＶＲＮデータは、それぞれの
測定サイクルがいつ始まるのかを示す。
ーマッタ回路７４と二つのタイミング信号発生器７６と７８を有する。それぞれ
のタイミング信号発生器７６又は７８は、それぞれの測定サイクルの開始時にパ
ターン発生器２０からＴＳＥＴデータを、期間発生器２０からＢＯＣ信号とＣＶ
ＲＮ信号を受信して、それぞれの測定サイクル中に一度出力タイミング信号Ｔ１
又はＴ２を、ＴＳＥＴデータによって示された測定サイクルの開始に引き続くあ
る遅延を伴って、パルス化する。ＢＯＣデータとＣＶＲＮデータは、それぞれの
測定サイクルがいつ始まるのかを示す。
【００４５】 フォーマッタ回路７４は、パターン発生器２０からＦＳＥＴデータを受信し、
ドライブ制御信号Ｄ、Ｚ及びＶＨをピンエレクトロニクス回路７２に供給してそ
れがＦＳＥＴデータによって示されたドライブフォーマットを実施できるように
する。ＦＳＥＴデータがドライブフォーマットを参照したとき、ＰＧデータは、
フォーマッタがドライブ制御信号を設定すべきステートを示すことができ、タイ
ミング信号Ｔ１又はＴ２は、示すフォーマッタ回路７４に対して、いつドライブ
制御信号ＤとＺとＶＨのステートを調整するのかを知らせる。ＦＳＥＴデータが
比較フォーマットを参照したとき、フォーマッタ回路７４はＴ１及び／又はＴ２
タイミング信号によって示された時点においてピンエレクトロニクス回路の比較
ハイと比較ロー出力ＣＨとＣＬをサンプリングし、そして、それから測定サイク
ル中に故障信号ＦＡＩＬをアサートするか否かを決定する。ある種の比較フォー
マットにおいては、ＰＧデータはＣＨデータとＣＬデータの予想されるステート
を参照する。
ドライブ制御信号Ｄ、Ｚ及びＶＨをピンエレクトロニクス回路７２に供給してそ
れがＦＳＥＴデータによって示されたドライブフォーマットを実施できるように
する。ＦＳＥＴデータがドライブフォーマットを参照したとき、ＰＧデータは、
フォーマッタがドライブ制御信号を設定すべきステートを示すことができ、タイ
ミング信号Ｔ１又はＴ２は、示すフォーマッタ回路７４に対して、いつドライブ
制御信号ＤとＺとＶＨのステートを調整するのかを知らせる。ＦＳＥＴデータが
比較フォーマットを参照したとき、フォーマッタ回路７４はＴ１及び／又はＴ２
タイミング信号によって示された時点においてピンエレクトロニクス回路の比較
ハイと比較ロー出力ＣＨとＣＬをサンプリングし、そして、それから測定サイク
ル中に故障信号ＦＡＩＬをアサートするか否かを決定する。ある種の比較フォー
マットにおいては、ＰＧデータはＣＨデータとＣＬデータの予想されるステート
を参照する。
【００４６】 それがデジタル論理測定の開始前にそのセットアップ命令を実行するときには
、図２のマイクロコントローラ３０はバス３８Ｂを経由して制御データをタイミ
ング信号発生器７６と７８とフォーマッタ７４に書き込む。タイミング信号発生
器７６と７８に供給された制御データは、特定のＴ１とＴ２タイミング信号パル
ス遅延をＴＳＥＴのそれぞれの可能な値に関連付けをする。それぞれのチャネル
のフォーマッタ７４に供給されたプログラミングデータは特定のドライブ及び制
御フォーマットをＦＳＥＴデータとＰＧデータの可能なそれぞれの組み合わせに
関連付けをする。
、図２のマイクロコントローラ３０はバス３８Ｂを経由して制御データをタイミ
ング信号発生器７６と７８とフォーマッタ７４に書き込む。タイミング信号発生
器７６と７８に供給された制御データは、特定のＴ１とＴ２タイミング信号パル
ス遅延をＴＳＥＴのそれぞれの可能な値に関連付けをする。それぞれのチャネル
のフォーマッタ７４に供給されたプログラミングデータは特定のドライブ及び制
御フォーマットをＦＳＥＴデータとＰＧデータの可能なそれぞれの組み合わせに
関連付けをする。
【００４７】 フォーマッタ 図６は、図５のフォーマッタ７４を詳細なブロック図形式で図示している。図
６に関連して、フォーマッタ７４は、各主測定サイクル中に図２のパターン発生
器４６から４ビットのＦＳＥＴデータ値を受信する。ＦＳＥＴデータは、測定サ
イクル中にＤＵＴターミナルにおいてテスタチャネルによって実行されるべき特
定のテストフォーマットを示す。４ビットのＦＳＥＴデータ値は、その一つ一つ
がそれぞれのＦＳＥＴデータの値に対応している１６個の記憶領域を有するＲＡ
Ｍ８０にアドレスする。測定開始前に、図２のインストラクターマイクロコント
ローラ３０は、バス３８Ｂを経由してＲＡＭ８０のそれぞれの記憶領域にフォー
マット制御データ（ＦＯＲＭＡＴ）を書き込む。それぞれのチャネルは多くの異
なる種類のテストフォーマットを実行できるけれども、フォーマッタ７４に供給
されたＦＳＥＴデータ値はたった４ビットを有し、１６の異なる値をとることし
かできない。したがって、ＦＳＥＴデータ値はフォーマッタ７４が生成すること
のできる多くの異なるテストフォーマットのうちの１６個しか表すことができな
い。ＲＡＭ８０の１６個の記憶領域に記憶されたデータは、チャネル７４が測定
サイクル中に実行できる多くの可能なテストフォーマットのうちからどの１６個
かを決定する。インストラクションマイクロコントローラ３０が異なる制御デー
タを図２のそれぞれのテスタチャネル４０（１）−４０（４８）のフォーマッタ
７４のＲＡＭ８０に書き込むことができるので、テスタチャネルは、必ずしも同
じ１６個のフォーマットのためにプログラムされるべきではない。
６に関連して、フォーマッタ７４は、各主測定サイクル中に図２のパターン発生
器４６から４ビットのＦＳＥＴデータ値を受信する。ＦＳＥＴデータは、測定サ
イクル中にＤＵＴターミナルにおいてテスタチャネルによって実行されるべき特
定のテストフォーマットを示す。４ビットのＦＳＥＴデータ値は、その一つ一つ
がそれぞれのＦＳＥＴデータの値に対応している１６個の記憶領域を有するＲＡ
Ｍ８０にアドレスする。測定開始前に、図２のインストラクターマイクロコント
ローラ３０は、バス３８Ｂを経由してＲＡＭ８０のそれぞれの記憶領域にフォー
マット制御データ（ＦＯＲＭＡＴ）を書き込む。それぞれのチャネルは多くの異
なる種類のテストフォーマットを実行できるけれども、フォーマッタ７４に供給
されたＦＳＥＴデータ値はたった４ビットを有し、１６の異なる値をとることし
かできない。したがって、ＦＳＥＴデータ値はフォーマッタ７４が生成すること
のできる多くの異なるテストフォーマットのうちの１６個しか表すことができな
い。ＲＡＭ８０の１６個の記憶領域に記憶されたデータは、チャネル７４が測定
サイクル中に実行できる多くの可能なテストフォーマットのうちからどの１６個
かを決定する。インストラクションマイクロコントローラ３０が異なる制御デー
タを図２のそれぞれのテスタチャネル４０（１）−４０（４８）のフォーマッタ
７４のＲＡＭ８０に書き込むことができるので、テスタチャネルは、必ずしも同
じ１６個のフォーマットのためにプログラムされるべきではない。
【００４８】 測定中、到来したＦＳＥＴデータ値がＲＡＭ８０にアドレスされると、ＲＡＭ
８０はアドレスされたＦＯＲＭＡＴデータの一部をドライブ論理回路８２に読み
出し、そして、アドレスされたＦＯＲＭＡＴデータの他の部分を比較論理回路８
４に読み出す。ドライブ論理回路８２は、また、図１のタイミング発生器１８か
らＴ１及びＴ２タイミング信号を受信すると共に、図２のパターン発生器４６か
らチャネルデータＣＤＡＴの基準データビットＰＧを受信する。Ｄ、Ｚ、ＶＨ信
号の特定の一連のステート変更がＦＯＲＭＡＴデータによって制御され、これら
のステート変化のタイミングがＴ１及びＴ２タイミング信号によって制御されな
がら、ドライブ論理回路８２は、Ｄ、Ｚ、ＶＨ出力信号を図５のピンエレクトロ
ニクス回路７２に供給する。ある種のドライブフォーマットの場合には、ＰＧデ
ータの各ビットはＤ、Ｚ及び／又はＶＨ信号が駆動されるべきステートを示す。
他のドライブフォーマットにおいては、Ｄ、Ｚ及び／又はＶＨ信号の新たなステ
ートは、フォーマット自体によって特定され、ＰＧデータには依存しない。
８０はアドレスされたＦＯＲＭＡＴデータの一部をドライブ論理回路８２に読み
出し、そして、アドレスされたＦＯＲＭＡＴデータの他の部分を比較論理回路８
４に読み出す。ドライブ論理回路８２は、また、図１のタイミング発生器１８か
らＴ１及びＴ２タイミング信号を受信すると共に、図２のパターン発生器４６か
らチャネルデータＣＤＡＴの基準データビットＰＧを受信する。Ｄ、Ｚ、ＶＨ信
号の特定の一連のステート変更がＦＯＲＭＡＴデータによって制御され、これら
のステート変化のタイミングがＴ１及びＴ２タイミング信号によって制御されな
がら、ドライブ論理回路８２は、Ｄ、Ｚ、ＶＨ出力信号を図５のピンエレクトロ
ニクス回路７２に供給する。ある種のドライブフォーマットの場合には、ＰＧデ
ータの各ビットはＤ、Ｚ及び／又はＶＨ信号が駆動されるべきステートを示す。
他のドライブフォーマットにおいては、Ｄ、Ｚ及び／又はＶＨ信号の新たなステ
ートは、フォーマット自体によって特定され、ＰＧデータには依存しない。
【００４９】 比較論理回路８４は、また、図５のピンエレクトロニクス回路７２の比較ハイ
（ＣＨ）及び比較ロー（ＣＬ）出力信号と共に、Ｔ１及びＴ２タイミング信号と
ＰＧデータを受信する。比較論理回路８４は、ＣＨ及び／又はＣＬ信号をそれら
の予想されるステートと比較して、ＣＨとＣＬ信号のステートが測定サイクル中
において予想されるものでない場合には、ＭＯＤ＿ＦＡＩＬ信号をアサートする
。ＦＯＲＭＡＴデータは、比較論理回路８４が比較を実行する方法（フォーマッ
ト）を制御する。比較論理回路へのＦＯＲＭＡＴデータ入力はタイミングＴ１及
び／又はＴ２タイミング信号を選択して比較のタイミングを制御する。ある種の
比較フォーマットの場合、２ビットの基準データＰＧは、ＣＨ及びＣＬ信号が状
態を示す予測されるステートを示す。他の比較フォーマットにおいては、予測さ
れるステートは、フォーマットそれ自体によって特定され、そして、ＰＧデータ
には依存しない。
（ＣＨ）及び比較ロー（ＣＬ）出力信号と共に、Ｔ１及びＴ２タイミング信号と
ＰＧデータを受信する。比較論理回路８４は、ＣＨ及び／又はＣＬ信号をそれら
の予想されるステートと比較して、ＣＨとＣＬ信号のステートが測定サイクル中
において予想されるものでない場合には、ＭＯＤ＿ＦＡＩＬ信号をアサートする
。ＦＯＲＭＡＴデータは、比較論理回路８４が比較を実行する方法（フォーマッ
ト）を制御する。比較論理回路へのＦＯＲＭＡＴデータ入力はタイミングＴ１及
び／又はＴ２タイミング信号を選択して比較のタイミングを制御する。ある種の
比較フォーマットの場合、２ビットの基準データＰＧは、ＣＨ及びＣＬ信号が状
態を示す予測されるステートを示す。他の比較フォーマットにおいては、予測さ
れるステートは、フォーマットそれ自体によって特定され、そして、ＰＧデータ
には依存しない。
【００５０】 漏れ電流計測と合格／不合格測定 図７は、図２のＰＭＵ５０とＬＣＴＵ５１とスイッチコントローラ５１とルー
ティングスイッチ４２をより詳細なブロック図形式で図示している。ルーティン
グスイッチ４２は、テスタチャネル４０（１）−４０（４８）とＰＭＵ５０とＬ
ＣＴＵ５１をそれぞれのＤＵＴターミナルに選択的に接続する。切り替え位置は
、図２のマイクロコントローラ３０がセットアップ処理中にスイッチコントロー
ラ５２のレジスタ８８に書き込む制御データの各ビットによって制御される。デ
ジタル論理測定中、スイッチ９０は閉じられており、図２のテスタチャネル４０
（１）−４０（４８）のうちの一つのピンエレクトロニクス回路７２（図５）の
ドライブ信号ＤＲＩＶＥ出力に接続する。スイッチ９１は閉じられて比較信号入
力ＣＯＭＰＡＲＥとしてＤＵＴ出力信号を図５のピンエレクトロニクス回路７２
に提供する。スイッチ９２と９３と９４が開放されて、ＤＵＴターミナルからＰ
ＭＵ５０とＬＣＴＵ５１を分離する。
ティングスイッチ４２をより詳細なブロック図形式で図示している。ルーティン
グスイッチ４２は、テスタチャネル４０（１）−４０（４８）とＰＭＵ５０とＬ
ＣＴＵ５１をそれぞれのＤＵＴターミナルに選択的に接続する。切り替え位置は
、図２のマイクロコントローラ３０がセットアップ処理中にスイッチコントロー
ラ５２のレジスタ８８に書き込む制御データの各ビットによって制御される。デ
ジタル論理測定中、スイッチ９０は閉じられており、図２のテスタチャネル４０
（１）−４０（４８）のうちの一つのピンエレクトロニクス回路７２（図５）の
ドライブ信号ＤＲＩＶＥ出力に接続する。スイッチ９１は閉じられて比較信号入
力ＣＯＭＰＡＲＥとしてＤＵＴ出力信号を図５のピンエレクトロニクス回路７２
に提供する。スイッチ９２と９３と９４が開放されて、ＤＵＴターミナルからＰ
ＭＵ５０とＬＣＴＵ５１を分離する。
【００５１】 ＬＣＴＵ５１は、それぞれが漏れ電流合格／不合格測定中にルーティングスイ
ッチ４２を介して個々のＤＵＴターミナルに測定電圧を提供する４８個の電圧源
回路を有する。図７には、たった一つのそのような電圧源回路５１Ａが示されて
いる。漏れ電流合格／不合格測定中、スイッチ９０と９１と９２は開放されてい
る。スイッチ９３は閉じられてＬＣＴＵ５１内の増幅器Ａ１が測定電圧ＶLを可 変抵抗器Ｒ１を介してＤＵＴターミナルに加えることができるようにする。ＤＵ
Ｔターミナルへの電流又はそこからの電流は、抵抗器Ｒ１の両端に電圧を生成す
る。ＬＣＴＵ５１内の増幅器Ａ３は、Ｒ１の両端に現れる電圧を増幅して、それ
を比較信号入力ＣＯＭＰＡＲＥとして閉成されたスイッチ９４を介してテスタチ
ャネル４０（１）−４０（４８）のうちの一つのピンエレクトロニクス回路７２
（図５）に供給する。テスタチャネル４０（１）−４０（４８）は、比較信号Ｃ
ＯＭＰＡＲＥの電圧が所定の閾値を超えていて、ＤＵＴターミナルにおける電流
が所定の範囲外にある場合にはその故障信号ＦＡＩＬをアサートする。所望の電
圧レベルＶLを示す図２のレベル発生器５１からの基準電圧ＶPが差動増幅器Ａ１
の一方の入力に供給される。ユニティゲイン増幅器Ａ２は増幅器Ａ１の他の入力
にＶLをフィードバックする。増幅器Ａ２によって提供されたフィードバックは 、ＤＵＴターミナルを介した漏れ電流の量にもかかわらず、増幅器Ａ１が所望の
測定電圧ＶPにＶLを維持できるようにする。レジスタ９５は、測定中にＲ１の値
を制御するために図２のマイクロコントローラ３０からセットアップデータを格
納する。
ッチ４２を介して個々のＤＵＴターミナルに測定電圧を提供する４８個の電圧源
回路を有する。図７には、たった一つのそのような電圧源回路５１Ａが示されて
いる。漏れ電流合格／不合格測定中、スイッチ９０と９１と９２は開放されてい
る。スイッチ９３は閉じられてＬＣＴＵ５１内の増幅器Ａ１が測定電圧ＶLを可 変抵抗器Ｒ１を介してＤＵＴターミナルに加えることができるようにする。ＤＵ
Ｔターミナルへの電流又はそこからの電流は、抵抗器Ｒ１の両端に電圧を生成す
る。ＬＣＴＵ５１内の増幅器Ａ３は、Ｒ１の両端に現れる電圧を増幅して、それ
を比較信号入力ＣＯＭＰＡＲＥとして閉成されたスイッチ９４を介してテスタチ
ャネル４０（１）−４０（４８）のうちの一つのピンエレクトロニクス回路７２
（図５）に供給する。テスタチャネル４０（１）−４０（４８）は、比較信号Ｃ
ＯＭＰＡＲＥの電圧が所定の閾値を超えていて、ＤＵＴターミナルにおける電流
が所定の範囲外にある場合にはその故障信号ＦＡＩＬをアサートする。所望の電
圧レベルＶLを示す図２のレベル発生器５１からの基準電圧ＶPが差動増幅器Ａ１
の一方の入力に供給される。ユニティゲイン増幅器Ａ２は増幅器Ａ１の他の入力
にＶLをフィードバックする。増幅器Ａ２によって提供されたフィードバックは 、ＤＵＴターミナルを介した漏れ電流の量にもかかわらず、増幅器Ａ１が所望の
測定電圧ＶPにＶLを維持できるようにする。レジスタ９５は、測定中にＲ１の値
を制御するために図２のマイクロコントローラ３０からセットアップデータを格
納する。
【００５２】 パラメトリック漏れ電流計測テストの間、ＰＭＵ５０はスイッチ９２を介して
ＤＵＴターミナルのうちの一つと接続され、その漏れ電流を計測する。スイッチ
９０と９１と９３と９４は開放されたままである。パラメトリック測定において
、漏れ電流が計測されるべき特定の電圧は、ＤＵＴターミナルに強制的に負荷さ
れており、ＤＵＴターミナルへの又はそこからの結果としての漏れ電流が計測さ
れる。パラメトリックテスタ５０は、システムのセットアップ中にバス３８Ｂを
経由して図２のマイクロコントローラ３０によって提供される制御データを格納
するアドレス可能なレジスタ９６を有する。レジスタ９６内に格納されたデータ
値は、デジタル−アナログコンバータ（ＤＡＣ）９７を駆動して、基準電圧を差
動増幅器Ａ４に提供する。増幅器Ａ４は、容量Ｃ１と並列な抵抗器Ｒ２とスイッ
チ９８を介してＤＵＴターミナルで電圧を発生する。ＤＵＴターミナルにおける
電圧がユニティゲイン増幅器Ａ５を介して増幅器Ａ４の入力へフィードバックさ
れる状態で、増幅器Ａ４はＤＵＴターミナルの電圧をＤＡＣ９７の出力によって
示されたレベルに保持する。増幅器Ａ６は、Ｒ２の両端に現れた電圧を増幅して
アナログ−デジタル（Ａ／Ｄ）コンバータ９９へ入力を提供する。Ａ／Ｄコンバ
ータ９９は増幅器Ａ６の出力をデジタイズして、それをバス３８を経由して図２
のマイクロコントローラ３０によってリードアクセスされるレジスタ１０１に供
給する。測定中、シーケンサ１０３はスイッチ９８とレジスタ１０１を制御する
ための出力制御信号Ｓ１とＳ２を生成する。
ＤＵＴターミナルのうちの一つと接続され、その漏れ電流を計測する。スイッチ
９０と９１と９３と９４は開放されたままである。パラメトリック測定において
、漏れ電流が計測されるべき特定の電圧は、ＤＵＴターミナルに強制的に負荷さ
れており、ＤＵＴターミナルへの又はそこからの結果としての漏れ電流が計測さ
れる。パラメトリックテスタ５０は、システムのセットアップ中にバス３８Ｂを
経由して図２のマイクロコントローラ３０によって提供される制御データを格納
するアドレス可能なレジスタ９６を有する。レジスタ９６内に格納されたデータ
値は、デジタル−アナログコンバータ（ＤＡＣ）９７を駆動して、基準電圧を差
動増幅器Ａ４に提供する。増幅器Ａ４は、容量Ｃ１と並列な抵抗器Ｒ２とスイッ
チ９８を介してＤＵＴターミナルで電圧を発生する。ＤＵＴターミナルにおける
電圧がユニティゲイン増幅器Ａ５を介して増幅器Ａ４の入力へフィードバックさ
れる状態で、増幅器Ａ４はＤＵＴターミナルの電圧をＤＡＣ９７の出力によって
示されたレベルに保持する。増幅器Ａ６は、Ｒ２の両端に現れた電圧を増幅して
アナログ−デジタル（Ａ／Ｄ）コンバータ９９へ入力を提供する。Ａ／Ｄコンバ
ータ９９は増幅器Ａ６の出力をデジタイズして、それをバス３８を経由して図２
のマイクロコントローラ３０によってリードアクセスされるレジスタ１０１に供
給する。測定中、シーケンサ１０３はスイッチ９８とレジスタ１０１を制御する
ための出力制御信号Ｓ１とＳ２を生成する。
【００５３】 スイッチコントローラ５２のレジスタ８８内にデータを格納して、スイッチ９
２を介してＰＭＵ５０を所望のＤＵＴターミナルに接続した後で、図２のマイク
ロコントローラ３０はバス３８を介してシーケンサ１０３に信号を送る。シーケ
ンサ１０３はＳ１信号をアサートしてスイッチ９８を閉じ、それによって、容量
Ｃ１を放電させ増幅器Ａ４がＤＵＴターミナルを測定電圧に駆動することを可能
にする。シーケンサ１０３は、そして、Ｓ１をデアサートしてスイッチ９８を開
放し、ＤＵＴターミナルでの漏れ電流が容量Ｃ１を充電できるようにする。増幅
器Ａ６は、Ｃ１の両端の電圧を増幅する。所定時間経過後、シーケンサ１０３は
直に出力信号Ｓ２をアサートし、Ａ／Ｄコンバータ９９が増幅器Ａ６の出力をサ
ンプリングしてレジスタ１０１の入力へ供給されるデジタル量に変換するように
する。シーケンサ１０３の出力信号Ｓ３は、レジスタ１０１に対して、Ａ／Ｄコ
ンバータ９９のデータ出力を格納するように命じる。そして、シーケンサ１０３
は測定メッセージの終了をバス３８を介してマイクロコントローラ３０に送る。
マイクロコントローラ３０は、その後バス３８Ｂを経由してレジスタ１０１から
データを読み込んで、それを測定メッセージの終了と共に図１のホスト１６に送
る。ホスト１６はレジスタ１０１から読み出されたデータを基に漏れ電流を計算
することができる。なぜならば、シーケンサ１０３がＳ１をとめる時間とそれが
Ｓ２をパルス化する時間の間のインターバルで、それがＣ１が充電できた時間に
よって分割された増幅器Ａ６のサンプリングされた出力と比例しているからであ
る。
２を介してＰＭＵ５０を所望のＤＵＴターミナルに接続した後で、図２のマイク
ロコントローラ３０はバス３８を介してシーケンサ１０３に信号を送る。シーケ
ンサ１０３はＳ１信号をアサートしてスイッチ９８を閉じ、それによって、容量
Ｃ１を放電させ増幅器Ａ４がＤＵＴターミナルを測定電圧に駆動することを可能
にする。シーケンサ１０３は、そして、Ｓ１をデアサートしてスイッチ９８を開
放し、ＤＵＴターミナルでの漏れ電流が容量Ｃ１を充電できるようにする。増幅
器Ａ６は、Ｃ１の両端の電圧を増幅する。所定時間経過後、シーケンサ１０３は
直に出力信号Ｓ２をアサートし、Ａ／Ｄコンバータ９９が増幅器Ａ６の出力をサ
ンプリングしてレジスタ１０１の入力へ供給されるデジタル量に変換するように
する。シーケンサ１０３の出力信号Ｓ３は、レジスタ１０１に対して、Ａ／Ｄコ
ンバータ９９のデータ出力を格納するように命じる。そして、シーケンサ１０３
は測定メッセージの終了をバス３８を介してマイクロコントローラ３０に送る。
マイクロコントローラ３０は、その後バス３８Ｂを経由してレジスタ１０１から
データを読み込んで、それを測定メッセージの終了と共に図１のホスト１６に送
る。ホスト１６はレジスタ１０１から読み出されたデータを基に漏れ電流を計算
することができる。なぜならば、シーケンサ１０３がＳ１をとめる時間とそれが
Ｓ２をパルス化する時間の間のインターバルで、それがＣ１が充電できた時間に
よって分割された増幅器Ａ６のサンプリングされた出力と比例しているからであ
る。
【００５４】 テスタのプログラミングの例 図８は、図１のホストコンピュータ１６が図２のテスタモジュール１４（１）
にネットワーク１８を経由して供給することのできるメインプログラム例のフロ
ーチャートである。図９は、図８のメインルーティンが呼び出してモジュール１
４（１）の操作を図１のテスタ１０の他のモジュールと同期する同期スタートＳ
ＴＡＲＴ ＳＹＮＣサブルーティンを示すフローチャートである。図２のマイク
ロコントローラ３０は、ＲＡＭ３４内に各種のサブルーティンの全てと図１のホ
スト１６によって提供されるデータファイルと共にメインプログラムを記憶する
。ホスト１６がスタートメッセージをネットワーク１８を経由してマイクロコン
トローラ３０に送ったとき、マイクロコントローラはスタートメッセージに含ま
れたＲＡＭ３４のアドレスにおいて始まるメインプログラムを実行し始める。
にネットワーク１８を経由して供給することのできるメインプログラム例のフロ
ーチャートである。図９は、図８のメインルーティンが呼び出してモジュール１
４（１）の操作を図１のテスタ１０の他のモジュールと同期する同期スタートＳ
ＴＡＲＴ ＳＹＮＣサブルーティンを示すフローチャートである。図２のマイク
ロコントローラ３０は、ＲＡＭ３４内に各種のサブルーティンの全てと図１のホ
スト１６によって提供されるデータファイルと共にメインプログラムを記憶する
。ホスト１６がスタートメッセージをネットワーク１８を経由してマイクロコン
トローラ３０に送ったとき、マイクロコントローラはスタートメッセージに含ま
れたＲＡＭ３４のアドレスにおいて始まるメインプログラムを実行し始める。
【００５５】 図８に示された例においては、テスタモジュール１４（１）は、連続してデジ
タル論路測定と漏れ電流合格／不合格測定とパラメトリック漏れ電流計測テスト
を行うべきである。工程１００において、図２のローカルマイクロコントローラ
３０は、デジタル論理測定のためのセットアップ命令を実行する。ホスト１６か
らの命令は、それぞれのデータ値が記憶されるべきメモリ又はレジスタのアドレ
スと共に、各種のモジュール構成要素内の各種のメモリやレジスタに記憶格納さ
れるべき全てのデータ値を含んだそれぞれの測定のためのセットアップデータフ
ァイルを有する。工程１００において、マイクロコントローラ３０は最初の測定
のためのセットアップファイルからのそのデータをバス３８Ａ／３８Ｂを介して
全て適切なアドレスに書き込む。このデータは、スタート論理回路と故障論理回
路２０と２４をプログラムするためのデータと、期間発生器４４とパターン発生
器４６とテスタチャネル４０（１）−４０（４８）内の各ＲＡＭに書き込まれる
べきデータと、ＰＭＵ５０とデバイス電源５４５４とレベル発生器５６内の各レ
ジスタに書き込まれるべきパラメータ制御データとスイッチコントローラ５２内
のレジスタに書き込まれるべきスイッチ構成データを含む。
タル論路測定と漏れ電流合格／不合格測定とパラメトリック漏れ電流計測テスト
を行うべきである。工程１００において、図２のローカルマイクロコントローラ
３０は、デジタル論理測定のためのセットアップ命令を実行する。ホスト１６か
らの命令は、それぞれのデータ値が記憶されるべきメモリ又はレジスタのアドレ
スと共に、各種のモジュール構成要素内の各種のメモリやレジスタに記憶格納さ
れるべき全てのデータ値を含んだそれぞれの測定のためのセットアップデータフ
ァイルを有する。工程１００において、マイクロコントローラ３０は最初の測定
のためのセットアップファイルからのそのデータをバス３８Ａ／３８Ｂを介して
全て適切なアドレスに書き込む。このデータは、スタート論理回路と故障論理回
路２０と２４をプログラムするためのデータと、期間発生器４４とパターン発生
器４６とテスタチャネル４０（１）−４０（４８）内の各ＲＡＭに書き込まれる
べきデータと、ＰＭＵ５０とデバイス電源５４５４とレベル発生器５６内の各レ
ジスタに書き込まれるべきパラメータ制御データとスイッチコントローラ５２内
のレジスタに書き込まれるべきスイッチ構成データを含む。
【００５６】 最初の測定のためのセットアップデータを各種のモジュール構成要素に書き込
んだ後に、マイクロコントローラ３０は図９に示された同期スタートサブルーテ
ィンＳＴＡＲＴ ＳＹＮＣ１０２を実行する。図９に関連して、デジタル論理測
定を行うためのモジュール１４（１）のセットアップを完了したマイクロコント
ローラ３０は、まず、図２の準備信号ＲＥＡＤＹ（１）をアサートして（工程１
０４）、モジュール１４（１）がデジタル論理測定を行うための準備ができてい
ることを示す。そして、マイクロコントローラ３０は、該測定に含まれる他のモ
ジュールもまた測定準備が完了していることを示す図２のスタート論理回路２０
のプレスタート信号出力を待ち（工程１０６）、更に、準備信号ＲＥＡＤＹ（１
）をデアサートする（工程１０８）。そして、マイクロコントローラ３０は、ス
タートメッセージを図２のパターン発生器４６に送り、それに対して測定を開始
するように命じる（工程１０９）。
んだ後に、マイクロコントローラ３０は図９に示された同期スタートサブルーテ
ィンＳＴＡＲＴ ＳＹＮＣ１０２を実行する。図９に関連して、デジタル論理測
定を行うためのモジュール１４（１）のセットアップを完了したマイクロコント
ローラ３０は、まず、図２の準備信号ＲＥＡＤＹ（１）をアサートして（工程１
０４）、モジュール１４（１）がデジタル論理測定を行うための準備ができてい
ることを示す。そして、マイクロコントローラ３０は、該測定に含まれる他のモ
ジュールもまた測定準備が完了していることを示す図２のスタート論理回路２０
のプレスタート信号出力を待ち（工程１０６）、更に、準備信号ＲＥＡＤＹ（１
）をデアサートする（工程１０８）。そして、マイクロコントローラ３０は、ス
タートメッセージを図２のパターン発生器４６に送り、それに対して測定を開始
するように命じる（工程１０９）。
【００５７】 図９のＳＹＮＣルーティンは、ＲＡＭ３４又はＲＯＭ３６にアクセスしないよ
うに、それぞれのモジュールのマイクロコントローラ３０にコード化さる。全て
のマイクロコントローラ３０がＭＣＬＫ信号でクロックされるので、同期ＳＹＮ
Ｃルーティンの各工程は同期して実施される。したがって、全てのモジュールの
パターン発生器４６はそれらのスタートメッセージを同時に受け取り、同時に最
初の測定サイクルのためのＰＳＥＴ／ＣＤＡＴを読み出す。このことは、全ての
モジュール１４のテスタチャネル４０（１）−４０（４８）がその後に同時に最
初の測定サイクルを始めることを可能にする。
うに、それぞれのモジュールのマイクロコントローラ３０にコード化さる。全て
のマイクロコントローラ３０がＭＣＬＫ信号でクロックされるので、同期ＳＹＮ
Ｃルーティンの各工程は同期して実施される。したがって、全てのモジュールの
パターン発生器４６はそれらのスタートメッセージを同時に受け取り、同時に最
初の測定サイクルのためのＰＳＥＴ／ＣＤＡＴを読み出す。このことは、全ての
モジュール１４のテスタチャネル４０（１）−４０（４８）がその後に同時に最
初の測定サイクルを始めることを可能にする。
【００５８】 再度図８に関連して、同期スタートルーティンＳＴＡＲＴ ＳＹＮＣを実行し
た後で、マイクロコントローラ３０は、それがパターン発生器４６から図１のモ
ジュール１４のうちの一つがＤＵＴの故障を検出して故障信号ＦＡＩＬをアサー
トしたことを示すＤＵＴ故障ＤＵＴ＿ＦＡＩＬメッセージを受け取るまでか、若
しくは、それが図２のパターン発生器４６からＤＵＴ測定がうまく完了したこと
を示す測定終了メッセージを受け取る（工程１１２）までのいずれかまで、待機
する（工程１１０）。ＤＵＴ故障ＤＵＴ＿ＦＡＩＬメッセージを受け取った時点
で、マイクロコントローラ３０はＤＵＴ故障メッセージを図１のホスト１６に送
り（工程１１４）、そして、マイクロコントローラがホストから他のメッセージ
を受け取るまではマイクロコントローラの作動を停止する（工程１１５）。
た後で、マイクロコントローラ３０は、それがパターン発生器４６から図１のモ
ジュール１４のうちの一つがＤＵＴの故障を検出して故障信号ＦＡＩＬをアサー
トしたことを示すＤＵＴ故障ＤＵＴ＿ＦＡＩＬメッセージを受け取るまでか、若
しくは、それが図２のパターン発生器４６からＤＵＴ測定がうまく完了したこと
を示す測定終了メッセージを受け取る（工程１１２）までのいずれかまで、待機
する（工程１１０）。ＤＵＴ故障ＤＵＴ＿ＦＡＩＬメッセージを受け取った時点
で、マイクロコントローラ３０はＤＵＴ故障メッセージを図１のホスト１６に送
り（工程１１４）、そして、マイクロコントローラがホストから他のメッセージ
を受け取るまではマイクロコントローラの作動を停止する（工程１１５）。
【００５９】 図２のパターン発生器４６が工程１１２でＤＵＴの論理測定がうまく行ったこ
とを示す測定終了メッセージをマイクロコントローラ３０に送った場合、マイク
ロコントローラ３０はセットアップデータを図２のテスタチャネル４０（１）−
４０（４８）と期間発生器４４とスイッチコントローラ５２と電源５４とレベル
発生器５６に送って、それらの構成要素の漏れ電流合格／不合格測定を実行する
ための準備をする（工程１１６）。この例においては、図３のパターン発生器４
６のプログラムメモリ６０とパターンメモリ６２がデジタル論理測定と漏れ電流
合格／不合格測定の双方のための全てのデータを保持する程十分大容量であるこ
とと、マイクロコントローラ３０がデジタル論理測定のためにモジュールをセッ
トアップするときに両測定のためのデータをそれらのメモリに書き込んでいるこ
とを想定している。
とを示す測定終了メッセージをマイクロコントローラ３０に送った場合、マイク
ロコントローラ３０はセットアップデータを図２のテスタチャネル４０（１）−
４０（４８）と期間発生器４４とスイッチコントローラ５２と電源５４とレベル
発生器５６に送って、それらの構成要素の漏れ電流合格／不合格測定を実行する
ための準備をする（工程１１６）。この例においては、図３のパターン発生器４
６のプログラムメモリ６０とパターンメモリ６２がデジタル論理測定と漏れ電流
合格／不合格測定の双方のための全てのデータを保持する程十分大容量であるこ
とと、マイクロコントローラ３０がデジタル論理測定のためにモジュールをセッ
トアップするときに両測定のためのデータをそれらのメモリに書き込んでいるこ
とを想定している。
【００６０】 漏れ電流合格／不合格測定のためにモジュールをセットアップした後で、メイ
ンルーティンは、スタートメッセージよりもむしろリスタートメッセージが工程
１０９でパターン発生器２２に送られることを除いて、図９の同期スタートサブ
ルーティンＳＴＡＲＴ ＳＹＮＣと同様の同期リスタートサブルーティンＲＥＳ
ＴＡＲＴ ＳＹＮＣを呼び出す（工程１１８）。リスタートメッセージは図３の
パターン発生器命令プロセッサ６４に対して、プログラムメモリ６０にアドレス
することを再開して、デジタル論理測定のための最後の命令を含むアドレスに引
き続くアドレスでアドレスするように命じる。このことは、漏れ電流測定の最初
の命令が記憶された場合である。
ンルーティンは、スタートメッセージよりもむしろリスタートメッセージが工程
１０９でパターン発生器２２に送られることを除いて、図９の同期スタートサブ
ルーティンＳＴＡＲＴ ＳＹＮＣと同様の同期リスタートサブルーティンＲＥＳ
ＴＡＲＴ ＳＹＮＣを呼び出す（工程１１８）。リスタートメッセージは図３の
パターン発生器命令プロセッサ６４に対して、プログラムメモリ６０にアドレス
することを再開して、デジタル論理測定のための最後の命令を含むアドレスに引
き続くアドレスでアドレスするように命じる。このことは、漏れ電流測定の最初
の命令が記憶された場合である。
【００６１】 マイクロコントローラ３０は、再び、パターン発生器４６からのＤＵＴ故障Ｄ
ＵＴ＿ＦＡＩＬメッセージ（工程１２０）か、測定終了メッセージ（工程１２２
）のいずれかを待つ。パターン発生器からＤＵＴ故障ＤＵＴ＿ＦＡＩＬメッセー
ジを受け取ったときに、マイクロコントローラ３０はＤＵＴ故障メッセージをホ
スト１６に送り（工程１２１）、そして、停止してホストからの次のメッセージ
を待つ（工程１２３）。図２のパターン発生器４６が、工程１２２で、ＤＵＴの
漏れ電流合格／不合格測定が成功したことを示す測定終了メッセージを送った場
合、マイクロコントローラ３０はセットアップデータを図２のＰＭＵ５０とスイ
ッチコントローラ５２とレベル発生器５６に送って、パラメトリック漏れ電流計
測テストのためにモジュールを準備する（工程１２４）。そして、工程１０９で
マイクロコントローラ３０がスタートメッセージを図７のＰＭＵ５０のシーケン
サ１０３にして、それに対して、漏れ電流計測テストを始めるように命じるする
ことを除いて図９の同期スタートルーティンＳＴＡＲＴ ＳＹＮＣと同様である
並列同期ルーティンＰＡＲＡ ＳＹＮＣを実行する。そして、マイクロコントロ
ーラ３０はＰＭＵ５０が測定が完了したことを示す終了メッセージを返すまで待
機する（工程１３０）。その後、マイクロコントローラ３０は図７のＰＭＵ５０
のレジスタ１０１から漏れ電流の大きさをあらわすデータを読み出し（工程１３
２）、測定完了メッセージをホストに送り漏れ電流データを搬送する（工程１３
４）。そして、マイクロコントローラ３０は停止して、次に何をするのかを命じ
るホストからのメッセージを待つ。
ＵＴ＿ＦＡＩＬメッセージ（工程１２０）か、測定終了メッセージ（工程１２２
）のいずれかを待つ。パターン発生器からＤＵＴ故障ＤＵＴ＿ＦＡＩＬメッセー
ジを受け取ったときに、マイクロコントローラ３０はＤＵＴ故障メッセージをホ
スト１６に送り（工程１２１）、そして、停止してホストからの次のメッセージ
を待つ（工程１２３）。図２のパターン発生器４６が、工程１２２で、ＤＵＴの
漏れ電流合格／不合格測定が成功したことを示す測定終了メッセージを送った場
合、マイクロコントローラ３０はセットアップデータを図２のＰＭＵ５０とスイ
ッチコントローラ５２とレベル発生器５６に送って、パラメトリック漏れ電流計
測テストのためにモジュールを準備する（工程１２４）。そして、工程１０９で
マイクロコントローラ３０がスタートメッセージを図７のＰＭＵ５０のシーケン
サ１０３にして、それに対して、漏れ電流計測テストを始めるように命じるする
ことを除いて図９の同期スタートルーティンＳＴＡＲＴ ＳＹＮＣと同様である
並列同期ルーティンＰＡＲＡ ＳＹＮＣを実行する。そして、マイクロコントロ
ーラ３０はＰＭＵ５０が測定が完了したことを示す終了メッセージを返すまで待
機する（工程１３０）。その後、マイクロコントローラ３０は図７のＰＭＵ５０
のレジスタ１０１から漏れ電流の大きさをあらわすデータを読み出し（工程１３
２）、測定完了メッセージをホストに送り漏れ電流データを搬送する（工程１３
４）。そして、マイクロコントローラ３０は停止して、次に何をするのかを命じ
るホストからのメッセージを待つ。
【００６２】 したがって、プログラミングされて、ホストコントローラからの干渉されるこ
となく、ＤＵＴに対して実施されるべき一連の測定に先立って、自動的に構成す
ると共に、それら自体を再同期化する一組のテスタモジュール１４を有するモジ
ュール化された集積回路テスタ１０を明らかにし、説明してきた。このテスタア
ーキテクチュアは、モジュール１４が、異なるタイプのＤＵＴを同時に測定し、
そして、互いに並びにホストから物理的に相当の距離離れることのできる独立し
たワーキンググループに組織化されることを可能にする。上記の明細書は本発明
の好適な実施の形態を説明してきたが、いわゆる当業者は本発明から逸脱するこ
となくその広範な諸相において前記好適な実施の形態に対して多くの改作をする
ことができる。したがって、添付の特許請求の範囲は、本発明の真の範囲内及び
本発明の精神の範囲内にある全ての改作を保護することを意図している。
となく、ＤＵＴに対して実施されるべき一連の測定に先立って、自動的に構成す
ると共に、それら自体を再同期化する一組のテスタモジュール１４を有するモジ
ュール化された集積回路テスタ１０を明らかにし、説明してきた。このテスタア
ーキテクチュアは、モジュール１４が、異なるタイプのＤＵＴを同時に測定し、
そして、互いに並びにホストから物理的に相当の距離離れることのできる独立し
たワーキンググループに組織化されることを可能にする。上記の明細書は本発明
の好適な実施の形態を説明してきたが、いわゆる当業者は本発明から逸脱するこ
となくその広範な諸相において前記好適な実施の形態に対して多くの改作をする
ことができる。したがって、添付の特許請求の範囲は、本発明の真の範囲内及び
本発明の精神の範囲内にある全ての改作を保護することを意図している。
【図１】 本発明に関するモジュール化された集積回路テスタを図示している。
【図２】 図１の代表的なテスタモジュールをより詳細なブロック図形式で図示している
。
。
【図３】 図２のパターン発生器をより詳細なブロック図形式で図示している。
【図４】 図２の期間発生器をより詳細なブロック図形式で図示している。
【図５】 図２の代表的なテスタチャネルをより詳細なブロック図形式で図示している。
【図６】 図５のフォーマッタをより詳細なブロック図形式で図示している。
【図７】 図２のパラメトリック計測ユニット（ＰＭＵ）と漏れ電流測定ユニット（ＬＣ
ＴＵ）とルーティングスイッチをより詳細なブロック図形式で図示している。
ＴＵ）とルーティングスイッチをより詳細なブロック図形式で図示している。
【図８】 図１のホストコンピュータが図１のテスタに供給する代表的なメインプログラ
ムのフローチャートである。
ムのフローチャートである。
【図９】 図９のメインルーティンによって呼び出される同期サブルーティンＳＹＮＣを
示すフローチャートである。
示すフローチャートである。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１１年５月１３日（１９９９．５．１３）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】 本発明の他の局面に関して、測定のためにモジュールを構成した後で、モジュ
ールコントローラは、ホストからの監督なしで、測定の開始と同期する。ホスト
がそれぞれのモジュールに提供する命令は、モジュールコントローラに対して、
一連の測定のうちの最初の測定のためにそのモジュールをまず構成して、そして
、出力準備信号ＲＥＡＤＹをアサートする。それぞれのモジュールコントローラ
によって生成された準備信号ＲＥＡＤＹは、他の全てのモジュールに送られる。
測定に参加している全てのモジュールのコントローラがそれらの出力準備信号Ｒ
ＥＡＤＹをアサートしたときに、個々のモジュールの測定作業がマスタクロック
に同期させた状態で測定の実行を開始する。一連の測定のうちの最初の測定の最
後において、それぞれのモジュールコントローラは一連の測定のうちの次の測定
のためにそのモジュールを再構成し、その出力準備信号ＲＥＡＤＹを再びアサー
トする。第二の測定に参加している全てのモジュールがその出力準備信号ＲＥＡ
ＤＹをアサートしたときに、モジュールは第二の測定を開始する。これらの方法
は、一連の測定のうちのそれぞれの測定に対して引き続き行われ、それぞれのモ
ジュールコントローラは、各測定に先立って、独立して、そのモジュールを構成
し、その出力準備信号ＲＥＡＤＹをアサートし、そして、全てのモジュールが準
備できたときに、その後それぞれのモジュールがその測定の一部を実施する。
ールコントローラは、ホストからの監督なしで、測定の開始と同期する。ホスト
がそれぞれのモジュールに提供する命令は、モジュールコントローラに対して、
一連の測定のうちの最初の測定のためにそのモジュールをまず構成して、そして
、出力準備信号ＲＥＡＤＹをアサートする。それぞれのモジュールコントローラ
によって生成された準備信号ＲＥＡＤＹは、他の全てのモジュールに送られる。
測定に参加している全てのモジュールのコントローラがそれらの出力準備信号Ｒ
ＥＡＤＹをアサートしたときに、個々のモジュールの測定作業がマスタクロック
に同期させた状態で測定の実行を開始する。一連の測定のうちの最初の測定の最
後において、それぞれのモジュールコントローラは一連の測定のうちの次の測定
のためにそのモジュールを再構成し、その出力準備信号ＲＥＡＤＹを再びアサー
トする。第二の測定に参加している全てのモジュールがその出力準備信号ＲＥＡ
ＤＹをアサートしたときに、モジュールは第二の測定を開始する。これらの方法
は、一連の測定のうちのそれぞれの測定に対して引き続き行われ、それぞれのモ
ジュールコントローラは、各測定に先立って、独立して、そのモジュールを構成
し、その出力準備信号ＲＥＡＤＹをアサートし、そして、全てのモジュールが準
備できたときに、その後それぞれのモジュールがその測定の一部を実施する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】 ＤＵＴ１２に対するデジタル論理測定を実施するときに、それぞれのテスタモ
ジュール１４は論理測定信号を４８以上のＤＵＴのターミナルに提供するか、又
は、それらのＤＵＴターミナルのうちの一又はそれ以上のターミナルにおいてＤ
ＵＴ１２が生成する出力信号を監視して、ＤＵＴ１２が前記測定信号に対して予
想されるように応答しているか否かを判定する。デジタル論理測定中、各テスタ
モジュール１４の活動はクロック信号源１５によって生成された集中発生マスタ
クロックＭＣＬＫに対して同期される。漏れ電流合格／不合格測定をするとき、
それぞれのテスタモジュール１４はＤＵＴターミナルを流れる電流によって抵抗
の両端に発生した電圧を基準電圧と比較してＤＵＴターミナルにおける電流が許
容範囲内にあるか否かを判定する。パラメトリック漏れ電流計測測定においては
、テスタモジュール１４はＤＵＴターミナル内の漏れ電流を計測する。
ジュール１４は論理測定信号を４８以上のＤＵＴのターミナルに提供するか、又
は、それらのＤＵＴターミナルのうちの一又はそれ以上のターミナルにおいてＤ
ＵＴ１２が生成する出力信号を監視して、ＤＵＴ１２が前記測定信号に対して予
想されるように応答しているか否かを判定する。デジタル論理測定中、各テスタ
モジュール１４の活動はクロック信号源１５によって生成された集中発生マスタ
クロックＭＣＬＫに対して同期される。漏れ電流合格／不合格測定をするとき、
それぞれのテスタモジュール１４はＤＵＴターミナルを流れる電流によって抵抗
の両端に発生した電圧を基準電圧と比較してＤＵＴターミナルにおける電流が許
容範囲内にあるか否かを判定する。パラメトリック漏れ電流計測測定においては
、テスタモジュール１４はＤＵＴターミナル内の漏れ電流を計測する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】 スタート論理回路２０は各モジュールによって生成された準備信号ＲＥＡＤＹ
（１）−ＲＥＡＤＹ（３）の全てを受け取って、該準備信号ＲＥＡＤＹ（１）−
ＲＥＡＤＹ（３）の特定のサブセットのそれぞれがアサートされたことを検出さ
れたときにプレスタート信号ＰＲＥＳＴＡＲＴをマイクロコントローラ３０に供
給する。事実、スタート論理回路２０はＲＥＡＤＹ信号を組み合わせて出力プレ
スタート信号を生成するＡＮＤゲートとして機能する。同様に、故障（ｆａｉｌ
）論理回路２４は故障信号ＦＡＩＬ（１）−ＦＡＩＬ（３）の全てを受け取って
、そして、それがＦＡＩＬ（１）−ＦＡＩＬ（３）信号の特定のサブセットのう
ちのいずれか一つがアサートされたことを検出したときにＤＵＴ故障信号ＤＵＴ
＿ＦＡＩＬを発生するＯＲゲートとして作動する。スタート論理回路と故障論理
回路２０と２４は、バス３８Ａを経由してそれらに供給されたデータによってプ
ログラムされる従来のプログラム可能な論理回路によって実現される。ホストコ
ンピュータ１６がモジュール１４（１）に提供する命令は、マイクロコントロー
ラ３０に対して、スタート論理回路と故障論理回路２０と２４をどのようにプロ
グラムするのかを知らせる。特に、プログラミング命令は、スタート論理回路と
故障論理回路２０と２４に対して、それらが論理的に論理積（ＡＮＤ）すべきか
、又は、論理和（ＯＲ）すべきなのはＲＥＡＤＹ信号のサブセットか、又は、Ｆ
ＡＩＬ信号のサブセットのどちらかであるかを知らせる。
（１）−ＲＥＡＤＹ（３）の全てを受け取って、該準備信号ＲＥＡＤＹ（１）−
ＲＥＡＤＹ（３）の特定のサブセットのそれぞれがアサートされたことを検出さ
れたときにプレスタート信号ＰＲＥＳＴＡＲＴをマイクロコントローラ３０に供
給する。事実、スタート論理回路２０はＲＥＡＤＹ信号を組み合わせて出力プレ
スタート信号を生成するＡＮＤゲートとして機能する。同様に、故障（ｆａｉｌ
）論理回路２４は故障信号ＦＡＩＬ（１）−ＦＡＩＬ（３）の全てを受け取って
、そして、それがＦＡＩＬ（１）−ＦＡＩＬ（３）信号の特定のサブセットのう
ちのいずれか一つがアサートされたことを検出したときにＤＵＴ故障信号ＤＵＴ
＿ＦＡＩＬを発生するＯＲゲートとして作動する。スタート論理回路と故障論理
回路２０と２４は、バス３８Ａを経由してそれらに供給されたデータによってプ
ログラムされる従来のプログラム可能な論理回路によって実現される。ホストコ
ンピュータ１６がモジュール１４（１）に提供する命令は、マイクロコントロー
ラ３０に対して、スタート論理回路と故障論理回路２０と２４をどのようにプロ
グラムするのかを知らせる。特に、プログラミング命令は、スタート論理回路と
故障論理回路２０と２４に対して、それらが論理的に論理積（ＡＮＤ）すべきか
、又は、論理和（ＯＲ）すべきなのはＲＥＡＤＹ信号のサブセットか、又は、Ｆ
ＡＩＬ信号のサブセットのどちらかであるかを知らせる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正内容】
【００５０】 漏れ電流計測と合格／不合格測定 図７は、図２のＰＭＵ５０とＬＣＴＵ５１とスイッチコントローラ５２とルー
ティングスイッチ４２をより詳細なブロック図形式で図示している。ルーティン
グスイッチ４２は、テスタチャネル４０（１）−４０（４８）とＰＭＵ５０とＬ
ＣＴＵ５１をそれぞれのＤＵＴターミナルに選択的に接続する。切り替え位置は
、図２のマイクロコントローラ３０がセットアップ処理中にスイッチコントロー
ラ５２のレジスタ８８に書き込む制御データの各ビットによって制御される。デ
ジタル論理測定中、スイッチ９０は閉じられており、図２のテスタチャネル４０
（１）−４０（４８）のうちの一つのピンエレクトロニクス回路７２（図５）の
ドライブ信号ＤＲＩＶＥ出力に接続する。スイッチ９１は閉じられて比較信号入
力ＣＯＭＰＡＲＥとしてＤＵＴ出力信号を図５のピンエレクトロニクス回路７２
に提供する。スイッチ９２と９３と９４が開放されて、ＤＵＴターミナルからＰ
ＭＵ５０とＬＣＴＵ５１を分離する。
ティングスイッチ４２をより詳細なブロック図形式で図示している。ルーティン
グスイッチ４２は、テスタチャネル４０（１）−４０（４８）とＰＭＵ５０とＬ
ＣＴＵ５１をそれぞれのＤＵＴターミナルに選択的に接続する。切り替え位置は
、図２のマイクロコントローラ３０がセットアップ処理中にスイッチコントロー
ラ５２のレジスタ８８に書き込む制御データの各ビットによって制御される。デ
ジタル論理測定中、スイッチ９０は閉じられており、図２のテスタチャネル４０
（１）−４０（４８）のうちの一つのピンエレクトロニクス回路７２（図５）の
ドライブ信号ＤＲＩＶＥ出力に接続する。スイッチ９１は閉じられて比較信号入
力ＣＯＭＰＡＲＥとしてＤＵＴ出力信号を図５のピンエレクトロニクス回路７２
に提供する。スイッチ９２と９３と９４が開放されて、ＤＵＴターミナルからＰ
ＭＵ５０とＬＣＴＵ５１を分離する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】 本発明に関するモジュール化された集積回路テスタを図示している。
【図２】 図１の代表的なテスタモジュールをより詳細なブロック図形式で図示している
。
。
【図３】 図２のパターン発生器をより詳細なブロック図形式で図示している。
【図４】 図２の期間発生器をより詳細なブロック図形式で図示している。
【図５】 図２の代表的なテスタチャネルをより詳細なブロック図形式で図示している。
【図６】 図５のフォーマッタをより詳細なブロック図形式で図示している。
【図７】 図２のパラメトリック計測ユニット（ＰＭＵ）と漏れ電流測定ユニット（ＬＣ
ＴＵ）とルーティングスイッチをより詳細なブロック図形式で図示している。
ＴＵ）とルーティングスイッチをより詳細なブロック図形式で図示している。
【図８】 図１のホストコンピュータが図１のテスタに供給する代表的なメインプログラ
ムのフローチャートである。
ムのフローチャートである。
【図９】 図８のメインルーティンによって呼び出される同期サブルーティンＳＹＮＣを
示すフローチャートである。
示すフローチャートである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジレット・ギャリー・シー アメリカ合衆国，カリフォルニア州 95138，サン ノゼ，タイバー コート 1642 (72)発明者 チャン・デービット アメリカ合衆国，カリフォルニア州 94583，サンラモン，オータムウィンド コート 68 Ｆターム(参考） 2G032 AE06 AE07 AE08 AE10 AE12 AE14 AF10 AG04 AG07 【要約の続き】 る各測定の間において繰り返される。
Claims (13)
- 【請求項１】 複数のターミナルを有する被測定集積回路デバイス（ＤＵＴ
）を測定するためのモジュラー化された集積回路テスタであって、該テスタが、 各命令を運ぶためのネットワーク手段と、 該ネットワーク手段を経由して複数の命令セットを送信するための前記ネット
ワーク手段に接続されたホストコンピュータと、 該ホストコンピュータによって送信された前記命令セットのうちの対応するも
のを受け取るための前記ネットワーク手段に接続された複数のテスタモジュール
とからなり、それぞれのテスタモジュールが、 バス手段と、 受け取った命令セットを記憶するために前記バス手段と接続するメモリ手段と
、 前記バス手段を経由してパターン制御データを受け取って記憶し、その後記憶
されたパターン制御データに応じてチャネルデータを発生する、前記バス手段に
接続されたパターン発生器と、 前記バス手段に接続して、前記バス手段を経由して前記メモリ手段から、受け
取った命令セットを読み出して、その命令セットを実行するコントローラ手段で
あって、前記命令セットが前記コントローラ手段に対して前記バス手段を経由し
て前記パターン制御データを前記パターン発生器に提供するように命じるものと
、 前記パターン発生器によって発生されたチャネル制御データを受け取るために
接続された複数のテスタチャネルであって、それぞれのテスタチャネルが受け取
ったチャネル制御データに応じて前記ターミナルにおける測定作業を行うために
前記ＤＵＴのターミナルと接続されているものとからなるモジュラー化された集
積回路テスタ。 - 【請求項２】 それぞれのテスタモジュールが、更に、入力準備信号ＲＥＡ
ＤＹの論理的組み合わせに応じてプレスタート信号ＰＲＥＳＴＡＲＴを前記テス
タモジュールのコントローラ手段に送るスタート論理手段とからなり、 前記パターン制御データをパターン発生器に送った後で、それぞれのテスタモ
ジュールのコントローラ手段によって実行される前記命令が前記コントローラ手
段に対して準備信号ＲＥＡＤＹをそれぞれのテスタモジュールのスタート論理手
段に送るように命じ、 それぞれのテスタモジュールのパターン発生器が、スタートメッセージを受信
したときに、前記チャネル制御データの発生を始め、更に、 それぞれのモジュールのコントローラ手段が、スタートメッセージに応じて、
該スタートメッセージを前記モジュールのパターン発生器に送ることを特徴とす
る前記請求項１に記載のモジュラー化された集積回路テスタ。 - 【請求項３】 前記準備信号ＲＥＡＤＹの論理的組み合わせが前記スタート
論理回路への入力として提供されるデータをプログラミングすることによって決
定されることを特徴とする前記請求項２に記載のモジュラー化された集積回路テ
スタ。 - 【請求項４】 前記ホストコンピュータが、入力としての前記プログラミン
グデータを前記ネットワーク手段を経由して前記スタート論理回路に提供するこ
とを特徴とする請求項３に記載のモジュラー化された集積回路テスタ。 - 【請求項５】 前記ネットワーク手段がホストコンピュータから前記テスタ
モジュールへ前記命令セットをシリアルデータ転送として運ぶことを特徴とする
前記請求項１に記載のモジュラー化された集積回路テスタ。 - 【請求項６】 それぞれのテスタチャネルが、更に、入力された一組のモジ
ュール故障信号の論理的組み合わせに応じて、ＤＵＴ故障信号を発生する故障論
理手段とからなり、 それぞれのテスタモジュールが、更に、一組のチャネル故障信号に応じて前記
モジュール故障信号のうちの一つを発生する手段とからなり、更に、 前記テスタチャネルのうちのいずれか一つによって行われる測定作業が、それ
が接続されているＤＵＴターミナルにおいて発生されるＤＵＴ出力信号を監視す
ることと、出力信号が予想されるステートではないときに前記チャネル故障信号
のうちの一つを発生することを含んでいることを特徴とする前記請求項１に記載
のモジュラー化された集積回路テスタ。 - 【請求項７】 それぞれのテスタモジュールのメモリ手段に記憶された命令
セットが、前記故障論理手段から前記ＤＵＴ故障信号を受信したときに、前記チ
ャネルのマイクロコントローラ手段によって実行されるルーティンを有すること
を特徴とする前記請求項６に記載のモジュラー化された集積回路テスタ。 - 【請求項８】 それぞれのテスタモジュールが、更に、 入力された準備信号ＲＥＡＤＹの論理的組み合わせに応じて前記テスタモジュ
ールのコントローラ手段にプレスタート信号ＰＲＥＳＴＡＲＴを送るスタート論
理手段であって、それぞれのテスタモジュールのコントローラ手段によって実行
される前記命令が、パターン発生器に前記パターン制御データを提供した後で、
前記コントローラ手段に対して準備信号ＲＥＡＤＹをそれぞれのテスタモジュー
ルのスタート論理手段に送るように命じ、それぞれのテスタモジュールのパター
ン発生器がスタートメッセージの受信時に前記チャネル制御データの発生を始め
、更に、それぞれのモジュールのコントローラ手段が、スタートメッセージに応
じて、該スタートメッセージを前記モジュールのパターン発生器に送るものと、 一組の入力されたモジュール故障信号の論理的組み合わせに応じてＤＵＴ故障
信号を発生する故障論理手段であって、それぞれのテスタモジュールが、更に、
一組のチャネル故障信号に応じて前記モジュール故障信号のうちの一つを発生す
る手段を有し、更に、前記テスタチャネルのうちのいずれか一つによって行われ
る測定作業が、それが接続されているＤＵＴターミナルにおいて発生するＤＵＴ
出力を監視することと、出力信号が予想されるステートでないときには前記チャ
ネル故障信号のうちの一つを発生することを含んでいるものとからなることを特
徴とする請求項１に記載のモジュラー化された集積回路テスタ。 - 【請求項９】 前記第一と第二の論理的組み合わせが、前記ネットワーク手
段を経由して前記スタート論理回路と前記故障論理回路への入力として提供され
たデータをプログラミングすることによって決定されることを特徴とする請求項
８に記載のモジュラー化された集積回路テスタ。 - 【請求項１０】 前記ホストコンピュータが、入力としての前記プログラミ
ングデータを前記スタート論理回路と前記故障論理回路へ提供することを特徴と
する前記請求項９に記載のモジュラー化された集積回路テスタ。 - 【請求項１１】 複数のターミナルを有する被測定集積回路デバイス（ＤＵ
Ｔ）に対して一連の測定を行うモジュラー化された集積回路テスタであって、該
テスタが複数のテスタモジュールを有し、それぞれのテスタモジュールが、 入力された準備信号ＲＥＡＤＹの論理的組み合わせに応じて開始信号ＳＴＡＲ
Ｔを発生するスタート手段と、 測定中に少なくとも一つのＤＵＴターミナルにおいてなされるべき一連の測定
作業を定義する制御データセットを受信し、前記スタート論理手段によって発生
された前記スタートメッセージを受信し、更に、前記スタートメッセージに応じ
て受け取った制御データによって定義された一連の測定作業を行う試験手段と、 命令を記憶するメモリ手段と、 前記メモリ手段に記憶された命令を実行するコントローラ手段であって、前記
命令が前記コントローラ手段に対して前記測定のそれぞれに対する個々の組の制
御データを連続的に提供するように命じ、それぞれの制御データセットが前記少
なくとも一つのＤＵＴターミナルにおいてなされるべき一連の測定作業を定義し
、それぞれの制御データセットを試験手段に提供した後で、前記準備信号ＲＥＡ
ＤＹのうちの一つを前記複数のテスタモジュールのそれぞれのスタート論理手段
に提供するものとからなるモジュラー化された集積回路テスタ。 - 【請求項１２】 前記複数のテスタモジュールのそれぞれが、更に、 一組の入力モジュール故障信号の論理的な組み合わせに応じて、ＤＵＴ故障信
号を発生する故障論理手段と、 一組のチャネル故障信号に応じて前記モジュール故障信号のうちの一つを発生
する手段とからなり、前記テスタチャネルのうちのいずれか一つによってなされ
る測定作業が、それが接続されているＤＵＴターミナルにおいて発生するＤＵＴ
出力信号を監視することと、該出力信号が予想されるステートでないときには前
記チャネル故障信号のうちの一つを発生することを含んでいることを特徴とする
前記請求項１１に記載のモジュラー化された集積回路テスタ。 - 【請求項１３】 それぞれのテスタモジュールのメモリ手段に記憶された命
令セットが、前記故障論理手段からＤＵＴ故障信号を受信したときに、前記チャ
ネルのコントローラ手段によって実行されるルーティンを有することを特徴とす
る前記請求項１２に記載の集積回路テスタ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/962,472 US6028439A (en) | 1997-10-31 | 1997-10-31 | Modular integrated circuit tester with distributed synchronization and control |
| US08/962,472 | 1997-10-31 | ||
| PCT/US1998/022701 WO1999023499A1 (en) | 1997-10-31 | 1998-10-26 | Modular integrated circuit tester with distributed synchronization and control |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001522049A true JP2001522049A (ja) | 2001-11-13 |
Family
ID=25505913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000519307A Pending JP2001522049A (ja) | 1997-10-31 | 1998-10-26 | 分散式の同期と制御を具有するモジュラー化された集積回路テスタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6028439A (ja) |
| EP (1) | EP1032844A4 (ja) |
| JP (1) | JP2001522049A (ja) |
| KR (1) | KR100589084B1 (ja) |
| WO (1) | WO1999023499A1 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007502434A (ja) * | 2003-05-22 | 2007-02-08 | テセダ コーポレーション | 半導体集積回路を試験するための試験機アーキテクチャ |
| JP2007512502A (ja) * | 2003-11-26 | 2007-05-17 | 株式会社アドバンテスト | オープンアーキテクチャ試験システムにおけるアナログ・混成信号試験のためのモジュールの同期化 |
| US7272765B2 (en) | 2003-03-31 | 2007-09-18 | Advantest Corporation | Test apparatus and test method for testing plurality of devices in parallel |
| JP2008524597A (ja) * | 2004-12-17 | 2008-07-10 | テラダイン・インコーポレーテッド | パラメトリック測定ユニットを用いて被試験デバイスにおける電圧を検出する回路及び方法 |
| JP2008524598A (ja) * | 2004-12-17 | 2008-07-10 | テラダイン・インコーポレーテッド | 被試験デバイスのための電源としてパラメトリック測定ユニットを使用する方法及び装置 |
| JP2008524629A (ja) * | 2004-12-21 | 2008-07-10 | テラダイン・インコーポレーテッド | 半導体デバイスを試験する方法及びシステム |
| JP2010101681A (ja) * | 2008-10-22 | 2010-05-06 | Yokogawa Electric Corp | 半導体試験装置 |
| JP2011059112A (ja) * | 2009-09-10 | 2011-03-24 | Advantest Corp | 試験装置および試験方法 |
| JP2011059109A (ja) * | 2009-09-10 | 2011-03-24 | Advantest Corp | 試験装置、同期モジュールおよび同期方法 |
| JP2011059113A (ja) * | 2009-09-10 | 2011-03-24 | Advantest Corp | 試験装置および試験方法 |
| JP2011080797A (ja) * | 2009-10-05 | 2011-04-21 | Anritsu Corp | 誤り率測定システム |
| JP2011154027A (ja) * | 2010-01-26 | 2011-08-11 | Advantest Corp | 試験装置および試験方法 |
| KR20180137945A (ko) * | 2017-06-20 | 2018-12-28 | 포스필 주식회사 | 피시험 디바이스를 테스트하기 위한 프로세서 기반의 계측 방법 및 이를 이용한 계측 장치 |
| JP2021523438A (ja) * | 2018-05-10 | 2021-09-02 | テラダイン、 インコーポレイテッド | バス同期システム |
Families Citing this family (72)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6289472B1 (en) * | 1997-08-07 | 2001-09-11 | Texas Instruments Incorporated | Method and test system for testing under a plurality of test modes |
| US6145104A (en) * | 1998-02-12 | 2000-11-07 | Motorola, Inc. | Data processing system external pin connectivity to complex functions |
| DE19836361C1 (de) * | 1998-08-11 | 2000-03-30 | Siemens Ag | Verfahren zur Leckstromprüfung einer Kontaktierungsstelle einer integrierten Schaltung |
| US6732053B1 (en) * | 1998-09-30 | 2004-05-04 | Intel Corporation | Method and apparatus for controlling a test cell |
| US6324665B1 (en) * | 1998-11-03 | 2001-11-27 | Agilent Technologies, Inc. | Event based fault diagnosis |
| US6351769B1 (en) * | 1998-12-04 | 2002-02-26 | Dell Usa, L.P. | Dynamic burn rack monitor listener server |
| US6202186B1 (en) * | 1999-01-29 | 2001-03-13 | Credence Systems Corporation | Integrated circuit tester having pattern generator controlled data bus |
| JP3710639B2 (ja) * | 1999-02-24 | 2005-10-26 | 株式会社東芝 | 半導体装置 |
| US6476628B1 (en) * | 1999-06-28 | 2002-11-05 | Teradyne, Inc. | Semiconductor parallel tester |
| US6591211B1 (en) * | 1999-08-27 | 2003-07-08 | Intel Corporation | Testing unit and self-evaluating device |
| US6681351B1 (en) * | 1999-10-12 | 2004-01-20 | Teradyne, Inc. | Easy to program automatic test equipment |
| JP4444419B2 (ja) * | 1999-11-10 | 2010-03-31 | 東京エレクトロン株式会社 | データ通信方法及びデータ通信システム |
| DE60001254T2 (de) * | 2000-06-16 | 2003-07-10 | Agilent Technologies Inc | Testgerät für integrierte Schaltungen mit Multiportprüffunktionalität |
| US6779140B2 (en) * | 2001-06-29 | 2004-08-17 | Agilent Technologies, Inc. | Algorithmically programmable memory tester with test sites operating in a slave mode |
| US6560756B1 (en) * | 2001-07-02 | 2003-05-06 | Ltx Corporation | Method and apparatus for distributed test pattern decompression |
| US6754763B2 (en) * | 2001-07-30 | 2004-06-22 | Axis Systems, Inc. | Multi-board connection system for use in electronic design automation |
| US7272528B2 (en) * | 2001-10-01 | 2007-09-18 | Tektronix, Inc. | Reloadable word recognizer for logic analyzer |
| JP2003139822A (ja) * | 2001-11-01 | 2003-05-14 | Mitsubishi Electric Corp | メモリテスタを用いたテストシステムおよびテスト方法 |
| US6976183B2 (en) * | 2001-11-09 | 2005-12-13 | Teradyne, Inc. | Clock architecture for a frequency-based tester |
| US20030115517A1 (en) * | 2001-12-18 | 2003-06-19 | Rutten Ivo Wilhelmus Johaooes Marie | Microprocessor-based probe for integrated circuit testing |
| US7278079B2 (en) * | 2002-04-12 | 2007-10-02 | Broadcom Corporation | Test head utilized in a test system to perform automated at-speed testing of multiple gigabit per second high serial pin count devices |
| US7363557B2 (en) * | 2002-04-12 | 2008-04-22 | Broadcom Corporation | System for at-speed automated testing of high serial pin count multiple gigabit per second devices |
| US7502326B2 (en) * | 2002-04-12 | 2009-03-10 | Broadcom Corporation | Methods used to simultaneously perform automated at-speed testing of multiple gigabit per second high serial pin count devices |
| DE60306008T2 (de) * | 2002-04-12 | 2007-01-11 | Broadcom Corp., Irvine | Einrichtungen und Verfahren für die Hochgeschwindigkeitsprüfung von Schaltungen mit hoher Pinzahl und mehreren Gigabit |
| US7184917B2 (en) * | 2003-02-14 | 2007-02-27 | Advantest America R&D Center, Inc. | Method and system for controlling interchangeable components in a modular test system |
| US7437261B2 (en) * | 2003-02-14 | 2008-10-14 | Advantest Corporation | Method and apparatus for testing integrated circuits |
| US7209851B2 (en) * | 2003-02-14 | 2007-04-24 | Advantest America R&D Center, Inc. | Method and structure to develop a test program for semiconductor integrated circuits |
| US7197417B2 (en) | 2003-02-14 | 2007-03-27 | Advantest America R&D Center, Inc. | Method and structure to develop a test program for semiconductor integrated circuits |
| CN100456043C (zh) * | 2003-02-14 | 2009-01-28 | 爱德万测试株式会社 | 检测集成电路的方法和装置 |
| TWI344595B (en) * | 2003-02-14 | 2011-07-01 | Advantest Corp | Method and structure to develop a test program for semiconductor integrated circuits |
| EP1666904A4 (en) * | 2003-05-21 | 2010-09-08 | Advantest Corp | TEST APPARATUS AND TEST MODULE |
| US7053648B2 (en) * | 2003-06-09 | 2006-05-30 | Credence Systems Corporation | Distributed, load sharing power supply system for IC tester |
| DE10345979A1 (de) * | 2003-10-02 | 2005-05-04 | Infineon Technologies Ag | Verfahren zum Testen von zu testenden Schaltungseinheiten und Testvorrichtung |
| JP2005127765A (ja) * | 2003-10-22 | 2005-05-19 | Toshiba Corp | 半導体試験モジュールおよび半導体装置の試験方法。 |
| TWI299407B (en) * | 2003-11-26 | 2008-08-01 | Advantest Corp | Testing apparatus |
| US7627445B2 (en) * | 2003-11-26 | 2009-12-01 | Advantest Corporation | Apparatus for testing a device with a high frequency signal |
| US7237167B2 (en) * | 2004-02-06 | 2007-06-26 | Advantest Corporation | Testing apparatus |
| US7202687B2 (en) * | 2004-04-08 | 2007-04-10 | Formfactor, Inc. | Systems and methods for wireless semiconductor device testing |
| US7362089B2 (en) * | 2004-05-21 | 2008-04-22 | Advantest Corporation | Carrier module for adapting non-standard instrument cards to test systems |
| US7430486B2 (en) * | 2004-05-22 | 2008-09-30 | Advantest America R&D Center, Inc. | Datalog support in a modular test system |
| US7197416B2 (en) * | 2004-05-22 | 2007-03-27 | Advantest America R&D Center, Inc. | Supporting calibration and diagnostics in an open architecture test system |
| US7210087B2 (en) * | 2004-05-22 | 2007-04-24 | Advantest America R&D Center, Inc. | Method and system for simulating a modular test system |
| US7188044B1 (en) * | 2004-07-29 | 2007-03-06 | National Semiconductor Corporation | World-wide distributed testing for integrated circuits |
| US7913002B2 (en) * | 2004-08-20 | 2011-03-22 | Advantest Corporation | Test apparatus, configuration method, and device interface |
| US7555690B1 (en) * | 2004-12-23 | 2009-06-30 | Xilinx, Inc. | Device for and method of coupling test signals to a device under test |
| US7292059B2 (en) * | 2005-03-31 | 2007-11-06 | Credence Systems Corporation | Power supply assembly for a semiconductor circuit tester |
| DE602005002131T2 (de) * | 2005-05-20 | 2008-05-15 | Verigy (Singapore) Pte. Ltd. | Prüfvorrichtung mit Anpassung des Prüfparameters |
| US20070094557A1 (en) * | 2005-10-21 | 2007-04-26 | Skala Kenneth L | Semiconductor integrated circuit tester |
| US7921344B2 (en) * | 2006-02-07 | 2011-04-05 | Verigy (Singapore Pte. Ltd. | Multi-stage data processor with signal repeater |
| US7743304B2 (en) * | 2006-02-17 | 2010-06-22 | Verigy (Singapore) Pte. Ltd. | Test system and method for testing electronic devices using a pipelined testing architecture |
| US7475164B2 (en) * | 2006-02-28 | 2009-01-06 | International Business Machines Corporation | Apparatus, system, and method for automated device configuration and testing |
| US7906982B1 (en) * | 2006-02-28 | 2011-03-15 | Cypress Semiconductor Corporation | Interface apparatus and methods of testing integrated circuits using the same |
| US7552370B2 (en) * | 2006-03-31 | 2009-06-23 | Robert Pochowski | Application specific distributed test engine architecture system and method |
| US7449876B2 (en) * | 2006-05-03 | 2008-11-11 | Agilent Technologies, Inc. | Swept-frequency measurements with improved speed using synthetic instruments |
| US7908531B2 (en) * | 2006-09-29 | 2011-03-15 | Teradyne, Inc. | Networked test system |
| KR100829402B1 (ko) * | 2006-11-01 | 2008-05-15 | 주식회사 유니테스트 | 순차적 반도체 테스트 장치 |
| TWM317575U (en) * | 2007-02-14 | 2007-08-21 | Princeton Technology Corp | Circuit testing apparatus |
| DE112007003424T5 (de) * | 2007-03-27 | 2010-01-21 | Advantest Corp. | Prüfgerät |
| US8295182B2 (en) * | 2007-07-03 | 2012-10-23 | Credence Systems Corporation | Routed event test system and method |
| TWM330475U (en) * | 2007-10-30 | 2008-04-11 | Princeton Technology Corp | Test system |
| US7779313B2 (en) * | 2008-03-30 | 2010-08-17 | Advantest Corporation | Testing apparatus and testing method |
| WO2009122315A1 (en) * | 2008-03-31 | 2009-10-08 | Nxp B.V. | Integrated circuit with test arrangement, integrated circuit arrangement and text method |
| US8374552B2 (en) * | 2008-09-22 | 2013-02-12 | National Instruments Corporation | Concurrent testing of multiple communication devices |
| JP5183447B2 (ja) * | 2008-12-12 | 2013-04-17 | 株式会社アドバンテスト | 試験装置および診断方法 |
| US8258803B2 (en) * | 2010-01-26 | 2012-09-04 | Advantest Corporation | Test apparatus and test method |
| KR101640831B1 (ko) * | 2010-03-16 | 2016-07-20 | 삼성전자주식회사 | 반도체 소자 및 이를 포함하는 테스트 장치 |
| KR20120069404A (ko) * | 2010-12-20 | 2012-06-28 | 삼성전자주식회사 | 테스터 및 이를 포함하는 테스트 시스템 |
| US10776233B2 (en) | 2011-10-28 | 2020-09-15 | Teradyne, Inc. | Programmable test instrument |
| US9759772B2 (en) | 2011-10-28 | 2017-09-12 | Teradyne, Inc. | Programmable test instrument |
| US10296433B2 (en) * | 2012-06-01 | 2019-05-21 | Litepoint Corporation | Method for transferring and confirming transfer of predefined data to a device under test (DUT) during a test sequence |
| US20140160955A1 (en) * | 2012-12-12 | 2014-06-12 | Apple Inc. | Method for Validating Radio-Frequency Self-Interference of Wireless Electronic Devices |
| FR3025906B1 (fr) * | 2014-09-16 | 2016-12-09 | Schneider Electric Ind Sas | Module d'entrees pour automate programmable industriel |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4768195A (en) * | 1985-07-03 | 1988-08-30 | Stoner Donald W | Chip tester |
| SE461939B (sv) * | 1988-09-12 | 1990-04-09 | Kjell Moum | Instrument foer kontroll av ic-kretsar |
| CA2002344C (en) * | 1989-03-29 | 2000-03-28 | John C. Eidson | Measurement system control using real-time clocks and data buffers |
| JPH0670668B2 (ja) * | 1989-09-08 | 1994-09-07 | 株式会社東芝 | 電子部品の検査装置 |
| US5280486A (en) * | 1990-03-16 | 1994-01-18 | Teradyne, Inc. | High speed fail processor |
| FR2733058B1 (fr) * | 1995-04-11 | 1997-05-30 | Schlumberger Ind Sa | Procede et equipement de test automatique en parallele de composants electroniques |
| JP3948764B2 (ja) * | 1995-07-28 | 2007-07-25 | 株式会社アドバンテスト | Ｉｃ試験システム |
-
1997
- 1997-10-31 US US08/962,472 patent/US6028439A/en not_active Expired - Fee Related
-
1998
- 1998-10-26 KR KR1020007004563A patent/KR100589084B1/ko not_active IP Right Cessation
- 1998-10-26 JP JP2000519307A patent/JP2001522049A/ja active Pending
- 1998-10-26 EP EP98955133A patent/EP1032844A4/en not_active Withdrawn
- 1998-10-26 WO PCT/US1998/022701 patent/WO1999023499A1/en active IP Right Grant
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7272765B2 (en) | 2003-03-31 | 2007-09-18 | Advantest Corporation | Test apparatus and test method for testing plurality of devices in parallel |
| US7290192B2 (en) | 2003-03-31 | 2007-10-30 | Advantest Corporation | Test apparatus and test method for testing plurality of devices in parallel |
| JP2007502434A (ja) * | 2003-05-22 | 2007-02-08 | テセダ コーポレーション | 半導体集積回路を試験するための試験機アーキテクチャ |
| JP2007512502A (ja) * | 2003-11-26 | 2007-05-17 | 株式会社アドバンテスト | オープンアーキテクチャ試験システムにおけるアナログ・混成信号試験のためのモジュールの同期化 |
| JP2008524597A (ja) * | 2004-12-17 | 2008-07-10 | テラダイン・インコーポレーテッド | パラメトリック測定ユニットを用いて被試験デバイスにおける電圧を検出する回路及び方法 |
| JP2008524598A (ja) * | 2004-12-17 | 2008-07-10 | テラダイン・インコーポレーテッド | 被試験デバイスのための電源としてパラメトリック測定ユニットを使用する方法及び装置 |
| JP4689681B2 (ja) * | 2004-12-17 | 2011-05-25 | テラダイン・インコーポレーテッド | 被試験デバイスのための電源としてパラメトリック測定ユニットを使用する方法及び装置 |
| JP2008524629A (ja) * | 2004-12-21 | 2008-07-10 | テラダイン・インコーポレーテッド | 半導体デバイスを試験する方法及びシステム |
| JP4758439B2 (ja) * | 2004-12-21 | 2011-08-31 | テラダイン・インコーポレーテッド | 半導体デバイスを試験する方法及びシステム |
| JP2010101681A (ja) * | 2008-10-22 | 2010-05-06 | Yokogawa Electric Corp | 半導体試験装置 |
| JP2011059113A (ja) * | 2009-09-10 | 2011-03-24 | Advantest Corp | 試験装置および試験方法 |
| JP2011059109A (ja) * | 2009-09-10 | 2011-03-24 | Advantest Corp | 試験装置、同期モジュールおよび同期方法 |
| JP2011059112A (ja) * | 2009-09-10 | 2011-03-24 | Advantest Corp | 試験装置および試験方法 |
| US8261119B2 (en) | 2009-09-10 | 2012-09-04 | Advantest Corporation | Test apparatus for testing device has synchronization module which synchronizes analog test module to digital test module based on synchronization signal received from digital test module |
| US8405415B2 (en) | 2009-09-10 | 2013-03-26 | Advantest Corporation | Test apparatus synchronous module and synchronous method |
| JP2011080797A (ja) * | 2009-10-05 | 2011-04-21 | Anritsu Corp | 誤り率測定システム |
| JP2011154027A (ja) * | 2010-01-26 | 2011-08-11 | Advantest Corp | 試験装置および試験方法 |
| CN102193057A (zh) * | 2010-01-26 | 2011-09-21 | 爱德万测试株式会社 | 测试装置及测试方法 |
| US8258802B2 (en) | 2010-01-26 | 2012-09-04 | Advantest Corporation | Test apparatus and test method |
| KR20180137945A (ko) * | 2017-06-20 | 2018-12-28 | 포스필 주식회사 | 피시험 디바이스를 테스트하기 위한 프로세서 기반의 계측 방법 및 이를 이용한 계측 장치 |
| KR102039112B1 (ko) | 2017-06-20 | 2019-10-31 | 포스필 주식회사 | 피시험 디바이스를 테스트하기 위한 프로세서 기반의 계측 방법 및 이를 이용한 계측 장치 |
| JP2021523438A (ja) * | 2018-05-10 | 2021-09-02 | テラダイン、 インコーポレイテッド | バス同期システム |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010031522A (ko) | 2001-04-16 |
| WO1999023499A1 (en) | 1999-05-14 |
| EP1032844A4 (en) | 2001-03-21 |
| EP1032844A1 (en) | 2000-09-06 |
| US6028439A (en) | 2000-02-22 |
| KR100589084B1 (ko) | 2006-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001522049A (ja) | 分散式の同期と制御を具有するモジュラー化された集積回路テスタ | |
| US5951705A (en) | Integrated circuit tester having pattern generator controlled data bus | |
| US6202186B1 (en) | Integrated circuit tester having pattern generator controlled data bus | |
| US4517661A (en) | Programmable chip tester having plural pin unit buffers which each store sufficient test data for independent operations by each pin unit | |
| US6195772B1 (en) | Electronic circuit testing methods and apparatus | |
| EP0154048A2 (en) | Circuit for generating test signals for in-circuit digital testing | |
| US20050114550A1 (en) | Synchronization of modules for analog and mixed signal testing in an open architecture test system | |
| KR19990066930A (ko) | 병렬 처리 집적회로 테스터 | |
| JP2001174522A (ja) | 複数の仮想テスタをサポートする半導体テストシステム | |
| JPH0416752B2 (ja) | ||
| JP2000074997A (ja) | Ｉｃ試験装置及び複合ｉｃ試験装置 | |
| US4594544A (en) | Participate register for parallel loading pin-oriented registers in test equipment | |
| JP2001516030A (ja) | 複式周期発生器を具備する集積回路テスタ | |
| JP2002131397A (ja) | 半導体試験装置 | |
| EP0281620B1 (en) | Apparatus and method for testing an equipment and stimulating apparatus | |
| JP2006170761A (ja) | 半導体集積回路テストシステム | |
| EP0432292A1 (en) | Logic IC tester | |
| US5944846A (en) | Method and apparatus for selectively testing identical pins of a plurality of electronic components | |
| JP3210236B2 (ja) | Ｉｃ試験装置のパターン発生装置 | |
| JP2003035753A (ja) | Ｌｓｉテスタ及びｌｓｉテスタにおけるパターンデータのダウンロード方法 | |
| JP2000097994A (ja) | 半導体試験装置 | |
| JP2001083216A (ja) | 半導体試験装置 | |
| JP2605858B2 (ja) | 半導体集積回路装置のモニタダイナミックバーンインテスト装置 | |
| JP2962552B2 (ja) | Ｉｃ試験装置 | |
| JPS60372A (ja) | テストパタ−ン発生器 |