JP2011059113A - 試験装置および試験方法 - Google Patents

試験装置および試験方法 Download PDF

Info

Publication number
JP2011059113A
JP2011059113A JP2010196955A JP2010196955A JP2011059113A JP 2011059113 A JP2011059113 A JP 2011059113A JP 2010196955 A JP2010196955 A JP 2010196955A JP 2010196955 A JP2010196955 A JP 2010196955A JP 2011059113 A JP2011059113 A JP 2011059113A
Authority
JP
Japan
Prior art keywords
synchronization
test
unit
domain
aggregated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010196955A
Other languages
English (en)
Other versions
JP4659129B2 (ja
Inventor
Satoshi Iwamoto
敏 岩本
Koichi Tanizuka
浩一 谷塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JP2011059113A publication Critical patent/JP2011059113A/ja
Application granted granted Critical
Publication of JP4659129B2 publication Critical patent/JP4659129B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31725Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】複数の試験回路を同期して動作させる試験装置。
【解決手段】被試験デバイスを試験する試験装置であって、複数の試験部と、少なくとも1つの試験部をそれぞれ含む複数のドメインのそれぞれについて、それぞれのドメインに含まれる少なくとも1つの試験部を同期させる第1の同期部および第2の同期部と、を備え、第1および第2の同期部のそれぞれは、当該同期部に接続された試験部からの同期要求をドメイン毎に集約するローカル集約部と、第1の同期部に接続された試験部および第2の同期部に接続された試験部を含む分散ドメインについて、当該同期部内で集約した同期要求を他方の同期部内で集約した同期要求と交換する交換部と、他方の同期部内で集約した同期要求と当該同期部内で集約した同期要求とを集約するグローバル集約部と、当該同期部に接続された試験部のそれぞれに対して、集約した同期要求を分配する分配部と、を有する試験装置を提供する。
【選択図】図1

Description

本発明は、試験装置および試験方法に関する。
半導体チップ等の被試験デバイスを試験する装置として、複数の試験回路を備える試験装置が知られている(例えば、特許文献1および2参照)。この場合、複数の試験回路は、同期して動作することが好ましい。
特許文献1 国際公開第2003/062843号パンフレット
特許文献2 特開2007−52028号公報
試験装置に備わる複数の試験回路は、予め与えられるプログラム、シーケンス等に応じて動作する。試験装置は、これらのプログラム等の実行を、同期して開始、停止等することで、それぞれの試験回路を同期して動作させている。
しかし、多様な試験を実行する場合、各試験回路におけるプログラムの実行開始のタイミングを同期させるだけでは十分でない場合がある。例えばプログラムの実行中に、所定の試験回路においてフェイルを検出したことを条件として、次のステップを同期して実行したい場合も考えられる。ここで試験装置の規模が大きくなると、同期のための信号を集約、分配する同期回路が大きくなり、実装が困難になってしまう。
上記課題を解決するために、本発明の第1の態様においては、少なくとも1つの被試験デバイスを試験する試験装置であって、少なくとも1つの被試験デバイスを複数の端子を介して試験する複数の試験部と、複数の試験部のうち少なくとも1つの試験部をそれぞれ含む複数のドメインのそれぞれについて、それぞれのドメインに含まれる少なくとも1つの試験部を同期させる第1の同期部および第2の同期部と、を備え、第1の同期部および第2の同期部のそれぞれは、複数の試験部のうち当該同期部に接続された試験部からの同期要求をドメイン毎に集約するローカル集約部と、複数のドメインのうち第1の同期部に接続された試験部および第2の同期部に接続された試験部を含む分散ドメインについて、当該同期部内で集約した同期要求を他方の同期部内で集約した同期要求と交換する交換部と、分散ドメインについて、他方の同期部内で集約した同期要求と当該同期部内で集約した同期要求とを集約するグローバル集約部と、複数の試験部のうち当該同期部に接続された試験部のそれぞれに対して、当該試験部を含むドメイン内で集約した同期要求を分配する分配部と、を有する試験装置、および、当該試験装置に係る試験方法を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態に係る試験装置100の構成例をDUT10と共に示す。 本実施形態に係る試験装置100の第1の同期部150a、第2の同期部150b、および4つの試験モジュール160の構成例を示す。 本実施形態に係る第1の同期部150aのローカル集約部200、交換部210、グローバル集約部220、および分配部230の構成例を示す。 本実施形態に係る試験装置100の動作例のタイミングチャートを示す。 本実施形態に係る試験装置100の動作フローを示す。 本実施形態に係る試験モジュール160の構成の一例を示す。 本実施形態に係る送信側ブロック12および受信側ブロック14の構成の一例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本実施形態に係る試験装置100の構成例をDUT10と共に示す図である。試験装置100は、アナログ回路、デジタル回路、メモリ、およびシステム・オン・チップ(SOC)等の少なくとも1つのDUT(被試験デバイス)10を試験する。本例の試験装置100は、複数の試験モジュール160を、意図したタイミングで同期して動作させることで、DUT10を試験する。また、試験装置100は、複数の同期部150を用いて、試験モジュール160を任意のタイミングで同期して動作させることで、DUT10を試験する。
試験装置100は、複数のDUT10を個別に試験してもよく、これに代えて複数のDUT10を並行して試験してよい。試験装置100は、システム制御部110と、ハブ120と、試験制御部130と、バス140と、同期部150と、試験モジュール160と、接続部170とを備える。
システム制御部110は、試験装置100の全体を制御する。例えばシステム制御部110は、使用者等から与えられるプログラム、指示等に応じて、試験制御部130、同期部150、および試験モジュール160を制御してよい。より具体的には、システム制御部110は、試験制御部130、同期部150、および試験モジュール160の動作周期を規定する基準クロックを生成してよく、試験制御部130の動作を制御する制御命令を生成してよい。システム制御部110は、試験に応じた制御命令および/またはプログラムを、ハブ120を介して対応する試験制御部130に送信してよい。
ハブ120は、システム制御部110と少なくとも1以上の試験制御部130とを電気的に接続する。ハブ120は、汎用のまたは専用の高速シリアルバス等を介して中継してよく、汎用の高速シリアルバスとしては、一例として、Ethernet(登録商標)、USB、Serial RapidIO等を用いてよい。
試験制御部130は、同期部150および試験モジュール160を制御して試験を実行する。試験制御部130は、システム制御部110から与えられる制御命令および/またはプログラム等に応じて、同期部150および試験モジュール160を制御してよい。より具体的には、試験制御部130は、試験に応じて、同期部150および試験モジュール160の動作を制御する制御命令を生成してよい。試験制御部130は、それぞれのDUT10の試験等の目的で、試験装置100内に複数備わってよく、それぞれの試験制御部130は単独で複数の試験を実行してよい。
試験制御部130は、バス140を介して、少なくとも2以上の同期部150および少なくとも1以上の試験モジュール160とそれぞれデータのやり取りを実行してよい。試験制御部130は、それぞれの試験モジュール160に、試験に応じた所定の試験プログラム、データパターン等を予め格納してよい。
バス140は、試験制御部130、同期部150、および試験モジュール160とを電気的に接続する。バス140は、複数の試験を適切なモジュールの数で実行する目的で、試験に応じた同期部150および試験モジュール160の接続を設定してよい。バス140は、複数のバススイッチによって、試験に対応する同期部150および試験モジュール160の接続を切り換えてよい。
同期部150は、複数の試験モジュール160に接続され、同期部150に接続されている少なくとも1以上の試験モジュール160からの同期要求を受信して、同期の対象となる試験モジュール160に同期要求を送信する。同期部150は、試験装置100内に2以上備わってよく、それぞれがマスターおよびスレーブの関係で同期してよい。それぞれの同期部150は、同期に用いる信号を直接やり取りして同期してよい。同期部150は、テストヘッドのモジュールコネクタに対して、試験モジュール160と共に搭載される同期モジュールであってよい。
試験モジュール160は、試験制御部130の制御信号に基づき、DUT10を試験する。試験モジュール160は、実行すべき複数の試験項目に応じて複数の種類のモジュールであってよく、意図した試験項目に応じて試験装置100内にそれぞれ備わってよい。また、それぞれの試験モジュール160は、試験装置100と着脱できてよく、試験モジュール160は、試験に応じて適切な数と種類が試験装置100に接続されてよい。試験モジュール160は、接続部170を介してDUT10と試験信号を授受する。
図2は、本実施形態に係る試験装置100の第1の同期部150a、第2の同期部150b、および4つの試験モジュール160の構成例を示す。本例は、試験装置100内に二つの同期部150と四つの試験モジュール160が備わる場合を示しており、この場合の同期要求の集約と分配の手順の例を以下に説明する。
試験モジュール160は、それぞれが2以上の試験部256を搭載して、2以上の試験部256のそれぞれからの同期要求をマルチプレクスして送信する。ここで同期要求は、それぞれの試験部256における試験において、フェイルが生じた場合、試験が開始された場合、および/または試験が終了した場合に送信されてよい。試験モジュール160は、デマルチプレクサ252と、マルチプレクサ254と、試験部256と、端子258を有する。デマルチプレクサ252は、同期部150からの同期要求を受け取り、対応する試験部256に同期要求を送信する。
試験部256は、少なくとも1つのDUT10のインターフェースの少なくとも一部を複数の端子258を介して試験する。試験部256は、与えられる試験プログラムに応じて動作して、DUT10を試験する。例えば試験部256は、与えられる試験プログラムに含まれるそれぞれの命令を順次実行して、各命令に応じた動作を実行する。例えば試験プログラムには、予め与えられる複数のデータパターンを、どのような順序で出力するかを示すシーケンスが含まれてよい。試験部256は、当該シーケンスに応じて、それぞれのデータパターンを順番に出力するシーケンサを有してよい。
当該データパターンは、DUT10の各ピンに与えるべき論理値を1ビットずつ指定するビット単位パターンであってよく、DUT10の各ピンに与えるべき論理値を所定の複数ビットずつ指定する複数ビット単位パターンであってもよい。また、当該データパターンは、DUT10の各ピンに与えるべき論理値を、所定の試験機能を実現するために複数ビットに渡って指定するパケット単位パターンであってもよい。
また、試験部256は、DUT10から受け取った信号と、期待値とを比較することで、DUT10の良否を判定してよい。試験部256は、当該期待値についても、DUT10に与えるべきパターンと同様の処理で生成する。
それぞれの試験部256は、試験プログラムに基づいてそれぞれ個別の試験を実行してもよく、これに代えて、2以上の試験部256は、試験プログラムに基づいて同期して動作して1つ以上のDUT10に対して1つの試験を実行してもよい。この場合2以上の試験部256は、試験装置100が所定の試験を実行するにあたり、予め同期して動作するドメインとして設定されてよい。
試験部256は、同期部150からの同期要求を受け取ったことに基づき、DUT10の試験を開始してよい。試験部256は、所定の試験を終了したことに基づき、同期要求をマルチプレクサ254に送信してよい。この場合、試験部256は、同期部150からの次の同期要求を受け取るまで動作を停止またはアイドリング状態にしてよい。マルチプレクサ254は、接続している試験部256からの同期信号をマルチプレクスして同期部150に送信する。
第1の同期部150aおよび第2の同期部150bは、複数の試験部256のうち少なくとも1つの試験部256をそれぞれ含む複数のドメインのそれぞれについて、それぞれのドメインに含まれる少なくとも1つの試験部256を同期させる。試験装置100は、1つの試験項目を実行するにあたり、少なくとも1以上の試験部256をドメインとして設定してよく、この場合、同期部150は、ドメイン単位で同期を取ってよい。
また、試験装置100は、同期部150に直接接続されていない試験モジュール160内の試験部256も含めて1つのドメインとしてよい。例えば、試験装置100は、試験部256a、試験部256b、および試験部256eを一つのドメインとしてよい。本実施形態において、異なる同期部150に接続された2以上の試験部256を含むドメインを、分散ドメインと呼ぶ。第1の同期部150aおよび第2の同期部150bのそれぞれは、当該同期部に設定可能な2以上のドメインのうち、一部のドメインを分散ドメインとして設定可能としてよい。
第1の同期部150aおよび第2の同期部150bは、それぞれに接続された複数の試験部256をドメイン単位で同期させる。第1の同期部150aおよび第2の同期部150bは、それぞれローカル集約部200と、交換部210と、グローバル集約部220と、分配部230と、設定記憶部240とを有する。ローカル集約部200は、複数の試験部256のうち当該同期部150に接続された試験部256からの同期要求をドメイン毎に集約する。そして、一例として同期部150a内のローカル集約部200は、試験部256a〜256dをドメイン単位で集約した同期要求を、交換部210に送信する。
交換部210は、複数のドメインのうち第1の同期部150aに接続された試験部256および第2の同期部150bに接続された試験部256を含む分散ドメインについて、同期部150aまたは150b内で集約した同期要求を他方の同期部内で集約した同期要求と交換する。例えば、交換部210は、同期部150a内で集約した同期要求のうち、分散ドメインについて集約した同期要求を選択して他方の同期部150bへと送信すると共に、当該分散ドメインについて他方の同期部150b内で集約した同期要求を他方の同期部150bから受信する。交換部210は、集約したドメインの同期要求と分散ドメインの同期要求とをグローバル集約部220に送信する。
グローバル集約部220は、分散ドメインについて、第1の同期部150a内で集約した同期要求と第2の同期部150b内で集約した同期要求とを集約する。グローバル集約部220は、集約されたドメインおよび分散ドメインの同期要求を、分配部230に送信する。分配部230は、複数の試験部256のうちそれぞれの同期部150に接続された試験部256のそれぞれに対して、当該試験部を含むドメイン内で集約した同期要求を分配する。
設定記憶部240は、同期部150内に設定可能な2以上のドメインのうち、分散ドメインとするドメインの設定を記憶する。設定記憶部240は、試験部256の多様な組み合わせを、ドメインおよび分散ドメインとして記憶してよい。また、ローカル集約部200およびグローバル集約部220は、設定記憶部240が記憶したドメインの情報に基づき、同期要求を集約してよい。
以上に示したとおり、同期部150は、2以上の同期部150をまたがるようなドメインを構成した場合にも、試験部256の動作をドメイン毎に同期させることができる。当該試験部256の組み合わせは、試験制御部130が指定してよく、また、それぞれの試験部256が、試験制御部130から与えられる試験プログラムに応じて指定してもよい。
図3は、本実施形態に係る第1の同期部150aのローカル集約部200、交換部210、グローバル集約部220、および分配部230の構成例を示す。ここで第2の同期部150bは、第1の同期部150aと同様の構成なので説明を省略する。ローカル集約部200は、同期要求受信部300と、デマルチプレクス部310と、集約部のセグメント320と、ドメイン選択部330と、ローカル演算部340とを含む。
同期要求受信部300は、各試験モジュール160と接続されている。各試験モジュール160は、自モジュール内の各試験部256からの同期要求を、時分割によりマルチプレクスして、同期要求受信部300に送信する。同期要求受信部300は、受信した同期要求をデマルチプレクス部310に送信する。
デマルチプレクス部310は、試験モジュール160によりマルチプレクスされた同期要求をデマルチプレクスして、試験モジュール160内のそれぞれの試験部256からの同期要求を出力する。デマルチプレクス部310は、それぞれの試験部256からの同期要求を対応するそれぞれの信号ラインに出力するので、デマルチプレクス部310がそれぞれの信号ラインに出力する同期要求は、同期要求の最小単位となるセグメント320毎の同期要求として扱われ、各試験部256がそれぞれ出力した同期要求と一致する。
ドメイン選択部330は、デマルチプレクス部310が出力した複数の集約部のセグメント320を、ドメイン毎に集約してローカル演算部340に送信する。ドメイン選択部330は、設定記憶部240に記憶されたドメインの情報に基づいて、複数の集約部のセグメント320をドメイン毎に集約してよい。ドメインの情報は、一例として、ドメイン毎に各セグメント320が当該ドメインに属するかどうかを示すビットマップであってよい。
ローカル演算部340は、ドメイン毎に集約された複数のセグメント320毎の同期要求を、ドメイン毎に演算する。例えば、第1の同期部150aおよび第2の同期部150bのそれぞれにおいて、ローカル演算部340は、ドメイン内のそれぞれの試験部256からの同期要求を設定に応じてAND条件およびOR条件のいずれかにより集約してよい。ローカル演算部340は、ドメイン毎に集約された同期要求を、交換部210に送信する。
ここで、一例として、ローカル演算部340がAND条件で集約した場合、当該ドメイン内の全ての試験部256が同期要求を送信したことに基づいて、ローカル演算部340は交換部210に同期要求を送信する。この場合、例えばドメイン内の試験部256の試験が全て終了したことに基づいて同期要求を送信して、次の試験項目を実行させたい場合等に用いてよい。
また、一例として、ローカル演算部340がOR条件で集約した場合、当該ドメイン内の1つ以上の試験部256が同期要求を送信したことに基づいて、ローカル演算部340は交換部210に同期要求を送信する。この場合、例えばドメイン内の試験部256の試験が1つでもフェイルになったことに基づいて同期要求を送信して、次の試験項目を実行させたい場合等に用いてよい。
交換部210は、交換信号選択部350を含む。交換信号選択部350は、ローカル演算部340からドメイン毎に集約された同期要求を受信して、分散ドメインの同期要求について交換信号として選択する。交換信号選択部350は、設定記憶部240に記憶された分散ドメインの情報に基づき、交換信号を選択してよい。ここで分散ドメインの情報は、一例として、ドメイン毎に各セグメント320が当該ドメインに属するかどうかを示すビットマップであってよい。例えば、当該ドメインが分散ドメインであり、かつ、分散ドメインを構成する試験部256が第2の同期部150bに接続された試験モジュール160内に存在する場合、交換信号選択部350は、当該ドメインの同期要求を交換信号として選択する。
交換部210は、選択された交換信号を分岐して、一方を第2の同期部150bに送信する。交換部210は、もう一方を、交換信号選択部350によって選択されなかった分散ドメイン以外のドメインの同期要求と共に、グローバル集約部220に送信する。ここで交換部210は、第2の同期部150bから受信した交換信号も、グローバル集約部220に送信する。
グローバル集約部220は、グローバル演算部360を含む。グローバル演算部360は、第2の同期部150b内で集約した同期要求と、第1の同期部150a内で集約した同期要求とを設定に応じてAND条件およびOR条件のいずれかにより集約する。例えば、グローバル集約部220は、ローカル演算部340の演算と一致させて、全ての演算をAND条件にしてもよく、これに代えて全ての演算をOR条件にしてよい。これによって、分散ドメインを構成する第1の同期部150aおよび第2の同期部150bにそれぞれ接続された複数の試験部256の同期要求を、第1および第2のそれぞれの同期部150で集約することができる。
ここでグローバル集約部220は、第1の同期部150a内で集約した同期要求および第2の同期部150b内で集約した同期要求のタイミングを調整して、分散ドメインに含まれるそれぞれの試験部256から同タイミングで発生した同期要求を同タイミングで集約してよい。これによって、同期部150は、各試験部256からの同期要求の通知に応じて各試験部256を同サイクルで同期させることができる。グローバル集約部220は、ドメインおよび分散ドメイン毎に集約した同期要求を、分配部230に送信する。
分配部230は、セグメント選択部370と、分配部のセグメント375と、マルチプレクス部380と、同期要求送信部390とを含む。セグメント選択部370は、グローバル集約部220が送信したドメインおよび分散ドメイン毎に集約した同期要求を受信して、それぞれ試験モジュール160に対応する分配部のセグメント375を選択して同期要求を試験モジュール160に出力してよい。この場合、セグメント選択部370は、全ての試験モジュール160に対応するセグメント375に同期要求を出力してもよく、これに代えて、予め定められた試験モジュール160に対応するセグメント375に同期要求を出力してもよい。セグメント選択部370は、設定記憶部240に記憶されたドメインの情報に基づき、分配部のセグメント375を選択してよい。
マルチプレクス部380は、集約した同期要求を試験モジュール160毎にマルチプレクスする。マルチプレクス部380は、試験モジュール160毎に同期要求を時分割によりマルチプレクスして、同期要求送信部390に送信する。同期要求送信部390は、マルチプレクス部380によりマルチプレクスされた同期要求を対応する試験モジュール160に送信する。
以上の構成例のように、試験装置100は、複数の試験部256から送信される同期要求をドメイン毎に集約してから、同期要求を試験モジュール160毎に分配して各試験モジュール160にそれぞれ送信する。これによって試験装置100は、試験プログラムに応じた様々な試験部256の組み合わせで構成された複数のドメイン毎に、複数の試験部256の動作を同期させる。
図4は、本実施形態に係る試験装置100の動作例のタイミングチャートを示す。本例では、3つの試験部256を有する分散ドメインを同期させて動作させる例を説明するが、他の例では、試験装置100は、異なる数の試験部256を分散ドメインまたはドメインとして同期させてよい。また、試験装置100は、複数のドメインを同期させて動作させることを並列処理してもよい。
試験制御部130は、試験部256a、256b、および256eを分散ドメインと指定する。この場合、分散ドメインの情報を第1および第2の同期部内の設定記憶部240にそれぞれ記憶してよい。試験制御部130は、それぞれの試験部256に、予め試験プログラムおよびデータパターンを格納してよい。
同期部150は、それぞれに接続されている試験部256に対して、試験プログラムの実行を開始させるスタート信号(Start)を同期して供給する。それぞれの試験部256は、当該スタート信号に応じて試験プログラムの実行を開始する(Run)。それぞれの試験プログラムは、複数の試験ブロックが含まれてよい。
それぞれの試験部256は、試験プログラムの実行中に予め定められた条件を満たした場合に、同期待ち状態(Wait)に移行する。例えばそれぞれの試験部256は、それぞれの試験ブロックの実行が終了したときに同期待ち状態(Wait)に移行する。それぞれの試験ブロックの実行は、DUT10から所定の条件を満たす結果が得られた場合に終了してよい。
このように、対応する試験プログラムの実行中に同期待ち状態(Wait)になる場合、それぞれの試験部256は、同期部150に同期待ちコマンドを通知する。それぞれの試験部256は、同期待ちコマンドを同期部150に通知してから、同期待ち状態(Wait)に移行することが好ましい。また、それぞれの試験部256は、当該同期待ち状態が解除された場合に、次の試験ブロックの実行を開始する(Run)。
同期部150は、分散ドメイン内の複数の試験部256のうち、所定の1以上の試験部256の全てから同期待ちコマンドを受け取ったか否かを検出する。ここで、所定の1以上の試験部256がいずれの試験部256を指すかは、同期部150に予め通知される。例えば、いずれかの試験部256が実行する試験ブロック中に、当該所定の1以上の試験部256を同期部150に通知する命令が含まれてよい。本例では、所定の1以上の試験部256が、3個の試験部256のうちの全てを指す場合を説明する。
同期部150は、全ての試験部256から同期待ちコマンドを受け取ったことを条件として、複数の試験部256のうち、所定の2以上の試験部256に対して、同期待ち状態を解除する同期信号を同期して供給する。ここで、所定の2以上の試験部256がいずれの試験部256を指すかは、同期部150に予め通知される。例えば、いずれかの試験部256が実行する試験ブロック中に、当該所定の2以上の試験部256を同期部150に通知する命令が含まれてよい。本例では、所定の2以上の試験部256が、3個の試験部256のうちの全てを指す場合を説明する。
第1の同期部150aは、試験部256aおよび試験部256bに対して、試験プログラムの実行を開始させるスタート信号を同期して供給する。同様に第2の同期部150bは、試験部256eに対して、試験プログラムの実行を開始させるスタート信号(Start)を同期して供給する。図中の一例では、試験部256aは、最初に試験ブロックの実行を終了させて同期待ち状態(Wait)に移行する。試験部256aは、第1の同期部150aに同期要求を通知する。
次に試験部256bは、試験ブロックの実行を終了させて同期待ち状態(Wait)に移行して、第1の同期部150aに同期要求を通知する。次に試験部256cは、試験ブロックの実行を終了させて同期待ち状態(Wait)に移行して、第2の同期部150bに同期要求を通知する。第1の同期部150aは、試験部256aおよび試験部256bの同期要求の集約結果を第2の同期部150bに送信する。第2の同期部150bは、試験部256eの同期要求を第1の同期部150aに送信する。
第1の同期部150aは、試験部256aおよび試験部256bの同期要求の集約結果と、第2の同期部150bから送信された試験部256eの同期要求とを集約させる。図中の例では、集約に用いる演算はAND条件でよく、第1の同期部150aは、試験部256a、試験部256b、および試験部256cの同期要求の集約結果を試験部256aおよび試験部256bに送信する。
同様に第2の同期部150bは、試験部256eの同期要求と、第1の同期部150aから送信された試験部256aおよび試験部256bの同期要求の集約結果とを集約させる。第2の同期部150bは、試験部256a、試験部256b、および試験部256cの同期要求の集約結果を試験部256eに送信する。
試験部256a、試験部256b、および試験部256cは、同期部150aまたは同期部150bより同期要求の集約結果を受信したことに基づき、次の試験プログラムの実行を開始する(Run)。以上のように、本例の同期部150は、分散ドメイン内の全ての試験部256から同期要求を受け取ったことを条件として、全ての試験部256に対して同期信号を同期して供給する。
この場合、最後に通知された同期要求を受け取ってから、所定の期間(Latency)経過後に、3個の試験部256に対して、同期信号を同期して供給する。当該期間(Latency)は、同期部150に対して同期待ちコマンドを通知すべき試験部256の個数によらず一定であることが好ましい。同期信号を同期して受け取ったそれぞれの試験部256は、次の試験ブロックの実行を、同期して開始する。
このような制御を繰り返すことで、それぞれの試験部256は、それぞれの試験ブロックの実行を同期して開始することができる。なお、それぞれの試験部256が同期して実行すべき試験ブロックの内容、実行時間は、異なってよい。例えば、それぞれの試験部256が同期して実行すべき試験ブロックは、互いに異なる構成の命令群を有してよく、互いに異なる命令数の命令群を有してよい。本例の試験装置100は、試験プログラムの実行中に、各試験部256の動作を同期させることができるので、それぞれの試験部256が実行時間の異なる試験ブロックを実行しても、試験ブロック毎に各試験部256の動作を容易に同期させることができる。
図5は、本実施形態に係る試験装置100の動作フローを示す。試験装置100は、試験に用いるパラメータ等の初期設定を実行する(S500)。例えば、試験装置100は、試験プログラムに応じたドメインおよび分散ドメインの情報を設定してよい。また、試験装置100は、試験プログラムに応じたローカル演算部340およびグローバル演算部360の演算内容を設定してよい。また、試験装置100は、ドメインおよび分散ドメインに含まれる試験部256の構成に基づき、ドメイン選択部330、交換信号選択部350、およびセグメント選択部370の選択条件を設定してよい。
試験装置100は、試験部256による試験を開始させる(S510)。試験制御部130は、試験プログラムに応じて、ドメイン単位で試験を実行してよい。この場合、試験装置100は、各ドメインによる試験実行を、逐次的に処理させても並列処理させてもよい。ステップS520からステップS560は、各ドメインに対する並列処理を実行することを表しており、これに代えて逐次的な処理を実行する場合、ステップS520からステップS560は各ドメインに対するループ処理となる。
図中の例において、ローカル演算部340およびグローバル演算部360の演算は全てANDとして説明する。即ち、本例の同期部150は、ドメインを構成する全ての試験部256の試験実行が終了したことに基づき、次の試験実行の同期動作を開始する。したがって、同期部150は、各ドメインにそれぞれ含まれている試験部256の同期要求が全て通知されているかどうかを判断する(S530)。同期部150は、試験部256の同期要求が全て通知されるまで、通知待ちのステップS540と通知確認のステップS530を繰り返す。
同期部150は、ドメインに含まれる全ての試験部256の同期要求が通知された場合、同じドメインによる次の試験項目があればそのまま次の試験項目を実行させる(S550)。試験制御部130は、各ドメインの試験実行がそれぞれ終了した場合、全ての試験が終了したことを確認する(S570)。試験制御部130は、試験プログラムに基づき、他の試験項目があればステップS520からステップS560を繰り返して試験を続行させる。ここで試験制御部130は、試験プログラムに応じて、ドメインを再構成して試験を実行してよい。
また、試験装置100は、複数の試験制御部130によって試験を実行する場合、それぞれの試験制御部130の試験実行は並列処理をしてもよく、同じ試験部256の試験実行処理が重なった場合は逐次処理に変更してもよい。この場合は、ドメインまたは分散ドメインの構成情報によって、同一の試験部256が複数のドメインに設定されているかどうかに基づいて並列処理をするか逐次処理をするかを判断してよい。試験装置100は、試験制御部130による全ての試験実行が終了したことに基づき、試験を終了させてよい。
以上の本実施形態に係る試験装置100によれば、複数の試験部256による複数の試験を、ドメイン単位で構成してドメイン毎に同期して実行させることができる。また、1つの試験プログラムを実行中に、複数回同期を取ることができる。また、試験装置100は、複数の同期部150に接続されている複数の試験部256のうち、試験プログラムに応じた複数のドメインを設定することができる。この場合、試験装置100は、異なる同期部に接続された試験部256を含む分散ドメインを設定してもよく、分散ドメインの試験動作も同期実行させることができる。
図6は、本実施形態に係る試験モジュール160の構成の一例を示す。試験モジュール160は、試験プログラムに従ってDUT10との間でパケットを通信して、DUT10を試験する。
試験モジュール160は、一例として、複数の送信側ブロック12と、複数の受信側ブロック14と、演算処理部16と、複数のフロー制御部18とを備える。本例においては、試験モジュール160は、128個の送信側ブロック12と、128個の受信側ブロック14と、1個の演算処理部16と、8個のフロー制御部18とを備える。
複数の送信側ブロック12のそれぞれおよび複数の受信側ブロック14のそれぞれは、DUT10の何れかの端子と接続される。複数の送信側ブロック12のそれぞれは、何れか一の受信側ブロック14と対応付けられる。互いに対応付けられた送信側ブロック12および受信側ブロック14のそれぞれは、複数のフロー制御部18のうちの何れかに対応する。本例においては、8個のフロー制御部18のそれぞれには、互いに対応付けられた8個の送信側ブロック12および8個の受信側ブロック14が対応付けられる。
一対の送信側ブロック12および受信側ブロック14は、DUT10との間で通信する一連のパケットを含む複数のパケットリストを記憶する。そして、一対の送信側ブロック12および受信側ブロック14は、対応するフロー制御部18により指定されたパケットリストに含まれる一連のパケットを、DUT10との間で順次に通信する。
演算処理部16は、試験プログラムに含まれる演算式を処理する。演算処理部16は、一例として、複数のフロー制御部18のそれぞれから演算式の引数を受け取り、受け取った引数に基づき演算式を演算し、演算結果を対応するフロー制御部18に与える。
フロー制御部18は、試験プログラムの実行フローに基づいて、対応付けられた送信側ブロック12および受信側ブロック14のそれぞれに対して、実行すべきパケットリストの順序を指定する。フロー制御部18は、一例として、試験プログラム中における、分岐命令およびサブルーチン呼出命令等を実行し、これらの命令の実行結果に応じて、対応する送信側ブロック12および受信側ブロック14に対して次に実行すべきパケットリストを指定する。
また、フロー制御部18は、一例として、対応する送信側ブロック12および受信側ブロック14からDUT10との間の通信結果を受け取り、受け取った通信結果を演算式の引数として演算処理部16へ転送する。また、フロー制御部18は、演算処理部16から演算式の演算結果を受け取り、受け取った演算結果に応じて、対応する送信側ブロック12および受信側ブロック14に対して次に実行すべきパケットリストを指定する。
このような試験装置100は、上位側の演算処理部16に試験プログラム中の演算式を実行させ、下位側のフロー制御部18、送信側ブロック12および受信側ブロック14にフロー制御を実行させる。これにより、試験装置100によれば、上位側の演算処理部16を演算能力の高いプロセッサにより実現して変数を集中管理させ、下位側のフロー制御部18、送信側ブロック12および受信側ブロック14を動作周波数の高いプロセッサまたはシーケンサにより実現して、全体として効率の良いシステムを構築することができる。
また、このような試験装置100は、DUT10との間で同一のパケットを複数回通信する場合、共通のデータを複数回指定してデータ列を生成することができる。これにより、DUT10によれば、内部に格納するデータ量を小さくすることができる。
図7は、本実施形態に係る送信側ブロック12および受信側ブロック14の構成の一例を示す。送信側ブロック12は、パケットリストにより指定された順序でパケットをDUT10に送信する。受信側ブロック14は、DUT10からパケットを受信して、パケットリストに指定されたパケットと受信したパケットと比較して、DUT10の良否を判定する。
まず、送信側ブロック12について説明する。送信側ブロック12は、パケットリスト記憶部20と、パケットリスト処理部22と、パケット命令列記憶部24と、パケットデータ列記憶部26と、下位シーケンサ28と、データ処理部32と、データ変換部34と、送信部36とを含む。パケットリスト記憶部20は、供給された複数のパケットリストを記憶する。
パケットリスト処理部22は、パケットリスト記憶部20に記憶された複数のパケットリストのうちフロー制御部18により指定されたパケットリストを実行して、DUT10と通信する各パケットを順次指定する。パケットリスト処理部22は、一例として、フロー制御部18から受信したアドレスからパケットリストを実行して、DUT10に送信するパケットを順次指定する。
パケットリスト処理部22は、一例として、指定したパケットを発生するための命令列が記憶されたパケット命令列記憶部24上のアドレスを指定する。更に、パケットリスト処理部22は、一例として、DUT10との間で通信するパケットについて、パケットデータ列記憶部26内における当該パケットに含まれるデータ列のアドレス(例えばデータ列の先頭アドレス)を指定する。
このようにパケットリスト処理部22は、パケットを発生させるための命令列のアドレスと、当該パケットに含まれるデータ列のアドレスを個別に指定する。なお、この場合において、パケットリスト中において、2以上のパケットに対して共通する命令列またはデータ列が指定されている場合に、パケットリスト処理部22は、当該2以上のパケットについて同一の命令列のアドレスまたは同一のデータ列のアドレスを指定してもよい。
パケット命令列記憶部24は、複数種類のパケットのそれぞれを発生するための命令列を、パケットの種類毎に記憶する。パケット命令列記憶部24は、一例として、ライトパケットを発生するための命令列、リードパケットを発生するための命令列、および、アイドルパケットを発生するための命令列等を記憶する。
パケットデータ列記憶部26は、複数種類のパケットのそれぞれに含まれるデータ列を、パケットの種類毎に記憶する。パケットデータ列記憶部26は、一例として、ライトパケットに含まれるデータ列、リードパケットに含まれるデータ列、および、アイドルパケットに含まれるデータ列等を含んでよい。また、パケットデータ列記憶部26は、一例として、パケット毎に変更される個別データ、および、パケットの種類毎に共通の共通データを別個の記憶領域に区別して記憶してもよい。
更に、送信側のパケットデータ列記憶部26は、受信側ブロック14内のデータ変換部34から、受信側ブロック14内の受信部82が受信したパケットに含まれる受信データを受け取る。そして、送信側のパケットデータ列記憶部26は、受信側ブロック14内の受信部82が受信したパケットに含まれる受信データを記憶する。
下位シーケンサ28は、パケットリスト処理部22により指定されたパケットの命令列、即ち、パケットリスト処理部22によりアドレスが指定された命令列をパケット命令列記憶部24から読み出して、読み出した命令列に含まれる各命令を順次に実行する。更に、下位シーケンサ28は、パケットリスト処理部22により指定されたパケットのデータ列、即ち、パケットリスト処理部22によりアドレスが指定されたデータ列を、命令列の実行に従って順次にパケットデータ列記憶部26から出力させて、DUT10との間の試験に用いる試験データ列を生成する。
また、下位シーケンサ28は、命令の実行毎に、読み出した個別データおよび共通データに対して指定した処理(演算またはデータ変換)を施すことを指示する制御データをデータ処理部32およびデータ変換部34に与える。これにより、下位シーケンサ28は、パケットリスト処理部22により指定されたパケット中における、指定されたデータ部分を、読み出したデータに対して指定した処理を施したデータとすることができる。
また、下位シーケンサ28は、パケットリスト処理部22により指定されたパケットの命令列の実行が完了したことに応じて、終了通知をパケットリスト処理部22に与えてよい。これにより、パケットリスト処理部22は、下位シーケンサ28による命令列の実行の進行に応じて、順次にパケットを指定することができる。
また、送信側ブロック12が有する送信側の下位シーケンサ28は、送信部36に対して、DUT10に対して送信する信号のエッジタイミングを指定する。下位シーケンサ28は、一例として、送信部36に対してタイミング信号を与えて、パケット毎にエッジタイミングを制御する。
また、送信側の下位シーケンサ28は、受信側ブロック14が有する受信側の下位シーケンサ28と通信を行う。これにより、送信側の下位シーケンサ28は、受信側の下位シーケンサ28とハンドシェイクを行って、受信側の下位シーケンサ28と同期して命令列を実行することができる。
送信側の下位シーケンサ28は、一例として、予め指定されたパケットの試験データ列をDUT10に送信したことを受信側の下位シーケンサ28に通知する。これにより、送信側の下位シーケンサ28は、受信側の下位シーケンサ28に、送信側の下位シーケンサ28からの通知を受けるまでの間、受信したデータ列の良否判定を禁止させることができる。
また、送信側の下位シーケンサ28は、一例として、受信側の下位シーケンサ28から、生成した試験データ列と一致するデータ列を受信したことの通知を受けて、予め指定されたパケットの試験データ列を生成する。これにより、送信側の下位シーケンサ28は、所定のパケットをDUT10から受信した後に、予め指定されたパケットをDUT10に送信することができる。
データ処理部32は、パケットデータ列記憶部26からパケットリスト処理部22により指定されたパケットのデータ列を読み出して、DUT10の試験に用いる試験データ列を生成する。この場合において、送信側のデータ処理部32は、DUT10に対して送信するパケットに応じた試験データ列中に、受信側ブロック14内の受信部82が受信したパケットに含まれる受信データに応じた値を含めてよい。
例えば、送信側のデータ処理部32は、送信側のパケットデータ列記憶部26からデータを読み出して、DUT10に対して送信するパケットのデータ列における予め指定された部分を受信データに応じた値(例えば受信データそのままの値または受信データに何らかの処理を施した値)とした試験データ列を生成する。このような送信側のデータ処理部32は、DUT10から受信したパケットに含まれていた受信データに応じた値を、パケットに含めて送信することができる。
データ変換部34は、下位シーケンサ28から指定されたタイミングにおいて、データ処理部32から出力した試験データ列をデータ変換する。データ変換部34は、一例として、試験データ列に対して予め設定されたテーブル等により8b−10b変換等を行う。更に、データ変換部34は、一例として、試験データ列に対してスクランブル処理を行ってもよい。そして、データ変換部34は、変換したデータ列を出力する。
送信部36は、データ変換部34が生成した試験データ列を、DUT10に対して送信する。
つぎに、受信側ブロック14について説明する。受信側ブロック14は、送信側ブロック12と略同一の構成および機能を有するので、受信側ブロック14については、送信側ブロック12の相違点について説明をする。
受信側ブロック14は、パケットリスト記憶部20と、パケットリスト処理部22と、パケット命令列記憶部24と、パケットデータ列記憶部26と、下位シーケンサ28と、データ処理部32と、データ変換部34と、受信部82と、判定部84とを含む。受信部82は、DUT10からパケットのデータ列を受信する。
受信側のデータ変換部34は、受信側の下位シーケンサ28から指定されたタイミングにおいて、受信部82により受信されたデータ列をデータ変換する。受信側のデータ変換部34は、一例として、受信したデータ列に対して予め設定されたテーブル等により8b−10b変換等を行う。更に、受信側のデータ変換部34は、一例として、受信したデータ列に対してデスクランブル処理を行ってもよい。
そして、受信側のデータ変換部34は、変換したデータ列を判定部84へ供給する。また、受信側のデータ変換部34は、変換したデータ列を、受信側のパケットデータ列記憶部26または送信側のパケットデータ列記憶部26の少なくとも一方に供給してもよい。
受信側のパケットリスト処理部22は、フロー制御部18により指定されたパケットリストを実行して、DUT10から受信されると期待されるパケットを順次指定する。また、受信側のデータ処理部32は、生成した試験データ列を判定部84に供給する。
受信側の下位シーケンサ28は、DUT10から出力が期待されるパケットのデータ列を、試験データ列として受信側のパケットデータ列記憶部26から出力させる。また、受信側の下位シーケンサ28は、受信部82に対して、DUT10から出力された信号のデータ値を取り込むストローブタイミングを指定する。
判定部84は、受信側のデータ処理部32から試験データ列を受け取るとともに、受信側のデータ変換部34から受信したデータ列を受け取る。判定部84は、受信したデータ列を試験データ列と比較した結果に基づいて、DUT10との間の通信の良否を判定する。判定部84は、一例として、受信部82が受信したデータ列と試験データ列とが一致するか否かを比較する論理比較部と、比較結果を記憶するフェイルメモリとを含む。また、判定部84は、一例として、受信部82が受信したデータ列が指定されたデータ列と一致したことを受信側の下位シーケンサ28に通知してもよい。
また、受信側の下位シーケンサ28は、送信側の下位シーケンサ28と通信を行う。これにより、受信側の下位シーケンサ28は、送信側の下位シーケンサ28とハンドシェイクを行って、送信側の下位シーケンサ28と同期して命令列を実行することができる。
受信側の下位シーケンサ28は、一例として、当該受信側の下位シーケンサ28が生成した試験データ列と一致するデータ列を受信したことを送信側の下位シーケンサ28に通知する。これにより、送信側の下位シーケンサ28は、受信側の下位シーケンサ28から、生成した試験データ列と一致するデータ列を受信したことの通知を受けて、予め指定されたパケットの試験データ列を生成することができる。
また、受信側の下位シーケンサ28は、一例として、送信側の下位シーケンサ28から、予め指定されたパケットの試験データ列をDUT10に送信したことの通知を受けるまでの間、判定部84による受信部82が受信したデータ列の良否判定を禁止する。これにより、受信側の下位シーケンサ28は、所定のパケットをDUT10へ送信した後に、当該所定のパケットに応じた応答がDUT10から出力されたか否かを判定することができる。
受信側のパケットデータ列記憶部26は、受信側ブロック14側のデータ変換部34から受信部82が受信したパケットに含まれる受信データを受け取る。そして、受信側のパケットデータ列記憶部26は、受信部82が受信したパケットに含まれる受信データを記憶する。
更に、受信側のデータ処理部32は、DUT10から出力が期待されるパケットに含まれる試験データ列に、受信部82が既に受信したパケットに含まれる受信データに応じた値を含める。例えば、受信側のデータ処理部32は、受信側のパケットデータ列記憶部26からデータを読み出して、DUT10からの受信を期待するパケットのデータ列における予め指定された部分を、受信データに応じた値(例えば受信データそのままの値又は何らかの処理を施した値)とした試験データ列を生成する。
例えば、受信側のデータ処理部32は、DUT10から受信すべき第2のパケットに応じた試験データ列中に、受信部82が既に受信した第1のパケットに含まれる受信データに応じた値を含めてよい。これにより、受信側のデータ処理部32によれば、例えば、DUT10から受信したパケットに含まれるID等を参照して、次以降のパケットに含まれるべきIDが正しいか否かを判定することができる。
以上のように、本実施形態に係る試験装置100によれば、受信したパケットに含まれる受信データに応じた値を次以降のパケット内に含める処理を、DUT10に比較的に近い位置で行うことができる。これにより、試験装置100によれば、DUT10とのやり取りの応答を高速にすることができる。
また、試験装置100は、比較的に動作周波数の高い演算処理ユニット等により実現されたデータ処理部32を備えることが好ましい。これにより、試験装置100は、受信したパケットに含まれるデータから、次以降のパケットに含めるデータを生成する処理を高速に行うことができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
10 DUT、12 送信側ブロック、14 受信側ブロック、16 演算処理部、18 フロー制御部、20 パケットリスト記憶部、22 パケットリスト処理部、24 パケット命令列記憶部、26 パケットデータ列記憶部、28 下位シーケンサ、32 データ処理部、34 データ変換部、36 送信部、82 受信部、84 判定部、100 試験装置、110 システム制御部、120 ハブ、130 試験制御部、140 バス、150 同期部、160 試験モジュール、170 接続部、200 ローカル集約部、210 交換部、220 グローバル集約部、230 分配部、240 設定記憶部、252 デマルチプレクサ、254 マルチプレクサ、256 試験部、258 端子、300 同期要求受信部、310 デマルチプレクス部、320 セグメント、330 ドメイン選択部、340 ローカル演算部、350 交換信号選択部、360 グローバル演算部、370 セグメント選択部、375 セグメント、380 マルチプレクス部、390 同期要求送信部

Claims (7)

  1. 少なくとも1つの被試験デバイスを試験する試験装置であって、
    前記少なくとも1つの被試験デバイスを複数の端子を介して試験する複数の試験部と、
    前記複数の試験部のうち少なくとも1つの試験部をそれぞれ含む複数のドメインのそれぞれについて、それぞれのドメインに含まれる前記少なくとも1つの試験部を同期させる第1の同期部および第2の同期部と、
    を備え、
    前記第1の同期部および前記第2の同期部のそれぞれは、
    前記複数の試験部のうち当該同期部に接続された試験部からの同期要求をドメイン毎に集約するローカル集約部と、
    前記複数のドメインのうち前記第1の同期部に接続された試験部および前記第2の同期部に接続された試験部を含む分散ドメインについて、当該同期部内で集約した同期要求を他方の同期部内で集約した同期要求と交換する交換部と、
    前記分散ドメインについて、前記他方の同期部内で集約した同期要求と当該同期部内で集約した同期要求とを集約するグローバル集約部と、
    前記複数の試験部のうち当該同期部に接続された試験部のそれぞれに対して、当該試験部を含むドメイン内で集約した同期要求を分配する分配部と、
    を有する試験装置。
  2. 前記第1の同期部および前記第2の同期部のそれぞれは、
    当該同期部内に設定可能な2以上のドメインのうち、前記分散ドメインとするドメインの設定を記憶する設定記憶部を更に備え、
    前記交換部は、当該同期部内で集約した同期要求のうち、前記分散ドメインについて集約した同期要求を選択して前記他方の同期部へと送信すると共に、当該分散ドメインについて前記他方の同期部内で集約した同期要求を前記他方の同期部から受信する
    請求項1に記載の試験装置。
  3. 前記第1の同期部および前記第2の同期部のそれぞれは、当該同期部に設定可能な2以上のドメインのうち、一部のドメインを前記分散ドメインとして設定可能である請求項2に記載の試験装置。
  4. 前記グローバル集約部は、当該同期部内で集約した同期要求および前記他方の同期部内で集約した同期要求のタイミングを調整して、前記分散ドメインに含まれるそれぞれの前記試験部から同タイミングで発生した同期要求を同タイミングで集約する請求項1から3のいずれかに記載の試験装置。
  5. 前記第1の同期部および前記第2の同期部のそれぞれにおいて、
    前記ローカル集約部は、ドメイン内のそれぞれの前記試験部からの同期要求を設定に応じてAND条件およびOR条件のいずれかにより集約し、
    前記グローバル集約部は、前記他方の同期部内で集約した同期要求と当該同期部内で集約した同期要求とを設定に応じてAND条件およびOR条件のいずれかにより集約する
    請求項1から4のいずれかに記載の試験装置。
  6. 前記複数の試験部のそれぞれは、前記複数の端子のうち少なくとも1つの端子を介して前記少なくとも1つの被試験デバイスを試験し、
    それぞれが2以上の前記試験部を搭載して、前記2以上の試験部のそれぞれからの同期要求をマルチプレクスして送信する複数の試験モジュールを備え、
    前記第1の同期部および前記第2の同期部のそれぞれにおいて、
    前記ローカル集約部は、
    前記複数の試験モジュールのうち当該同期部に接続された試験モジュールからマルチプレクスされた同期要求を受信する同期要求受信部と、
    前記試験モジュールによりマルチプレクスされた同期要求をデマルチプレクスして、前記試験モジュール内のそれぞれの前記試験部からの同期要求を出力するデマルチプレクス部と、
    を有し、
    前記分配部は、
    集約した同期要求を前記試験モジュール毎にマルチプレクスするマルチプレクス部と、
    前記マルチプレクス部によりマルチプレクスされた同期要求を対応する前記試験モジュールに送信する同期要求送信部と、
    を有する
    請求項1から5のいずれかに記載の試験装置。
  7. 少なくとも1つの被試験デバイスを試験する試験方法であって、
    前記少なくとも1つの被試験デバイスを複数の端子を介して試験する複数の試験段階と、
    前記複数の試験段階のうち少なくとも1つの試験段階をそれぞれ含む複数のドメインのそれぞれについて、それぞれのドメインに含まれる前記少なくとも1つの試験段階を同期させる第1の同期段階および第2の同期段階と、
    を備え、
    前記第1の同期段階および前記第2の同期段階のそれぞれは、
    前記複数の試験段階のうち当該同期段階に含まれる試験段階からの同期要求をドメイン毎に集約するローカル集約段階と、
    前記複数のドメインのうち前記第1の同期段階に含まれる試験段階および前記第2の同期段階に含まれる試験段階を含む分散ドメインについて、当該同期段階内で集約した同期要求を他方の同期段階内で集約した同期要求と交換する交換段階と、
    前記分散ドメインについて、前記他方の同期段階内で集約した同期要求と当該同期段階内で集約した同期要求とを集約するグローバル集約段階と、
    前記複数の試験段階のうち当該同期段階に接続された試験段階のそれぞれに対して、当該試験段階を含むドメイン内で集約した同期要求を分配する分配段階と、
    を有する試験方法。
JP2010196955A 2009-09-10 2010-09-02 試験装置および試験方法 Expired - Fee Related JP4659129B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/557,483 US7906981B1 (en) 2009-09-10 2009-09-10 Test apparatus and test method

Publications (2)

Publication Number Publication Date
JP2011059113A true JP2011059113A (ja) 2011-03-24
JP4659129B2 JP4659129B2 (ja) 2011-03-30

Family

ID=43647230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010196955A Expired - Fee Related JP4659129B2 (ja) 2009-09-10 2010-09-02 試験装置および試験方法

Country Status (2)

Country Link
US (1) US7906981B1 (ja)
JP (1) JP4659129B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013181833A (ja) * 2012-03-01 2013-09-12 Advantest Corp 試験装置および試験モジュール
JP2013181834A (ja) * 2012-03-01 2013-09-12 Advantest Corp 試験装置および試験モジュール
JP2014185928A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 検査装置及び検査システム
JP2015524179A (ja) * 2012-05-02 2015-08-20 ライトポイント・コーポレイションLitePoint Corporation 複数の通信デバイスの試験を開始するためのシステム及び方法
JP2017514116A (ja) * 2014-04-18 2017-06-01 ライトポイント・コーポレイションLitePoint Corporation 試験装置の使用効率を最大化し、且つ、試験時間を最小化するために共用試験装置により複数のデータパケット信号トランシーバーを試験する方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8149721B2 (en) * 2008-12-08 2012-04-03 Advantest Corporation Test apparatus and test method
US8692566B2 (en) * 2008-12-08 2014-04-08 Advantest Corporation Test apparatus and test method
US8615673B2 (en) * 2009-11-18 2013-12-24 National Instruments Corporation Device synchronization using independent clocks
US8094566B2 (en) * 2009-12-24 2012-01-10 Advantest Corporation Test apparatus and test method
US8547125B2 (en) * 2010-01-26 2013-10-01 Advantest Corporation Test apparatus and test module
US8839057B2 (en) * 2011-02-03 2014-09-16 Arm Limited Integrated circuit and method for testing memory on the integrated circuit
JP5785887B2 (ja) * 2012-03-01 2015-09-30 株式会社アドバンテスト 試験装置および試験モジュール
US11122408B1 (en) * 2020-05-04 2021-09-14 Wireless Metrix System for monitoring audio quality of clustered wireless devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001522049A (ja) * 1997-10-31 2001-11-13 クリーダンス システムズ コーポレイション 分散式の同期と制御を具有するモジュラー化された集積回路テスタ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6363507B1 (en) 1998-10-19 2002-03-26 Teradyne, Inc. Integrated multi-channel analog test instrument architecture providing flexible triggering
JP2002090421A (ja) 2000-09-13 2002-03-27 Shibasoku:Kk 半導体試験装置
JP4567974B2 (ja) * 2002-01-18 2010-10-27 株式会社アドバンテスト 試験装置
TWI344595B (en) 2003-02-14 2011-07-01 Advantest Corp Method and structure to develop a test program for semiconductor integrated circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001522049A (ja) * 1997-10-31 2001-11-13 クリーダンス システムズ コーポレイション 分散式の同期と制御を具有するモジュラー化された集積回路テスタ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013181833A (ja) * 2012-03-01 2013-09-12 Advantest Corp 試験装置および試験モジュール
JP2013181834A (ja) * 2012-03-01 2013-09-12 Advantest Corp 試験装置および試験モジュール
JP2015524179A (ja) * 2012-05-02 2015-08-20 ライトポイント・コーポレイションLitePoint Corporation 複数の通信デバイスの試験を開始するためのシステム及び方法
JP2014185928A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 検査装置及び検査システム
JP2017514116A (ja) * 2014-04-18 2017-06-01 ライトポイント・コーポレイションLitePoint Corporation 試験装置の使用効率を最大化し、且つ、試験時間を最小化するために共用試験装置により複数のデータパケット信号トランシーバーを試験する方法

Also Published As

Publication number Publication date
US20110057673A1 (en) 2011-03-10
US7906981B1 (en) 2011-03-15
JP4659129B2 (ja) 2011-03-30

Similar Documents

Publication Publication Date Title
JP4659129B2 (ja) 試験装置および試験方法
JP4843101B2 (ja) 試験装置および試験方法
TWI448702B (zh) 測試裝置以及測試方法
JP4757961B2 (ja) 試験装置および試験モジュール
US20110184687A1 (en) Test apparatus and test method
US20110057663A1 (en) Test apparatus synchronous module and synchronous method
JP4721762B2 (ja) 試験装置
JP2012257047A (ja) パラレルシリアル変換回路、情報処理装置及び情報処理システム
WO2010089996A1 (ja) 試験装置および試験方法
JP5138187B2 (ja) 計測システム及び計測ユニット
KR101298806B1 (ko) 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법 및 그 장치
JPWO2008117468A1 (ja) 試験装置
US8692566B2 (en) Test apparatus and test method
JP5211161B2 (ja) 試験装置および試験方法
CN111585850B (zh) 一种hinoc信道绑定方法、芯片及设备
JP2006170761A (ja) 半導体集積回路テストシステム
CN106569051A (zh) 测试装置、测试信号供给装置及测试方法
EP1482395B1 (en) Transfer clocks for a multi-channel architecture
JP2004212310A (ja) 動作テスト回路を含む半導体集積回路、および、その動作テスト方法
TW201731265A (zh) 時間同步從裝置及通訊控制方法
JP2007155619A (ja) 試験装置および試験方法
JP2008064467A (ja) 装置および試験装置
JP2019213435A (ja) マスタ装置、システム、及びスレーブ装置
JP2015122574A (ja) 送信回路および送受信回路
JP2011154027A (ja) 試験装置および試験方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees