JP2007155619A - 試験装置および試験方法 - Google Patents

Abstract

【課題】本発明によれば、使用するキャリブレーションボードの種類を増加させることなく、これまでより多くの入出力端子についてその入出力信号のタイミングを調整する。
【解決手段】試験装置は、被試験デバイスと接続する端子を有するテストヘッド２００を有し、そのテストヘッドに第１接続ボード２１５−１を搭載する。第１接続ボード２１５−１は、端子を分類した複数のグループのそれぞれについて、そのグループ内の端子を互いに接続する。試験装置は、これらのうち少なくとも１つのグループ内の２以上の端子の信号入出力タイミングを略同一に調整する。そして、テストヘッド２００上に第２接続ボード２１５−２を搭載して、既に調整されたこれらの端子を用いて、互いに異なるグループの２以上の端子の信号入出力タイミングを調整する。試験装置は、再度第１接続ボード２１５−１を搭載して、各グループ内の端子の信号入出力タイミングを略同一に調整する。
【選択図】図７

Description

本発明は、試験装置および試験方法に関する。特に本発明は、被試験デバイスとの間で授受する信号のタイミングを調節する試験装置および試験方法に関する。

試験装置は、被試験デバイスの試験を制御する複数の試験モジュールと、これらの試験モジュールに結線されたマザーボードと、このマザーボードに載置されるソケットボードを有する。そして、ソケットボードは、被試験デバイスを搭載するためのソケットを有し、この被試験デバイスとマザーボードとの間を電気的に接続する。このような構成によって、試験モジュールは、被試験デバイスに対し信号を出力し、被試験デバイスから信号を入力して試験工程を進行させる。

また、試験モジュールは、被試験デバイスに対する入力信号を遅延素子によって遅延させる。これにより、被試験デバイスに供給する信号に遅延が生じた場合であっても、予め定められた規格の範囲内で正常動作するか否かを試験する。ここで、被試験デバイスに対する入力信号を遅延させる場合には、被試験デバイスの複数の入力端子のそれぞれについて同様に信号を遅延させ、これらの入力端子に対して同一のタイミングで信号を入力しなければならない。同様に、試験装置は、被試験デバイスから信号が出力されるタイミングを試験する場合には、被試験デバイスから試験モジュールに出力信号を取り込むタイミングを出力端子毎に同一としなければならない。

しかしながら、遅延素子の特性または配線遅延などは端子毎に異なっている。このため、遅延素子に対して設定する遅延量を各端子について同一としたのでは、同時に入力すべき複数の入力信号のタイミングが相違する恐れがある。このため、従来、被試験デバイスの試験工程に先立って、キャリブレーションと呼ばれる調整工程を設け、複数の端子に対して同時に信号が入力されるように調整している。

キャリブレーションにおいて、試験デバイスは、マザーボードにキャリブレーションボードを載置する。キャリブレーションボードは、例えば、マザーボードのある出力端子から出力された出力信号を、マザーボードの複数の入力端子にそれぞれ入力する。そして、試験装置は、これら複数の入力端子のそれぞれにおいて出力信号が取り込まれるタイミングが同一となるように、入力端子に設けられた遅延素子に対して設定する遅延量を調整する（例えば、特許文献１を参照。）。
国際公開第２００２／１０１４０４号パンフレット

キャリブレーションにおいて、一度に多数の端子について遅延量を調整すると、信号波形の振幅が小さくなることから、従来、複数のキャリブレーションボードが用いられている。即ち、試験装置は、入出力端子を分類したグループ毎に、あるキャリブレーションボードを用いてグループ内の遅延量を同一に調整する。また、他のキャリブレーションボードを用いてグループ間の遅延量を同一に調整する。この結果、全ての入出力端子の遅延量が同一に調整される。しかしながら、入出力端子の数が膨大となれば、多数のキャリブレーションボードが必要となり、試験装置の開発費用などが増大するおそれがある。

そこで本発明は、上記の課題を解決することのできる試験装置および試験方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

本発明の第１の形態によると、被試験デバイスを試験する試験装置であって、被試験デバイスとの間で信号を授受する複数の端子を有するテストヘッドと、テストヘッド上に複数の端子を所定のグループ分割により分割したグループ毎に互いに接続するグループ内配線を有する第１接続ボードを搭載した状態において、少なくとも１つのグループについて、第１接続ボードを介して端子間でタイミング調整用の信号を授受することにより、２以上の端子の信号入力タイミングおよび信号出力タイミングの少なくとも一方を略同一に調整する第１調整部と、テストヘッド上に、第１調整部により調整された２以上の端子のそれぞれを所定のグループ分割における互いに異なるグループの２以上の端子のそれぞれに接続する第１グループ間配線を有する第２接続ボードを搭載した状態で、調整済みの端子および未調整の端子の間で第２接続ボードを介してタイミング調整用の信号を授受することにより、調整済みの端子に接続された互いに異なるグループの２以上の端子の信号入力タイミングおよび信号出力タイミングの少なくとも一方を調整する第２調整部と、テストヘッド上に、第１接続ボードを再度搭載した状態で、所定のグループ分割により分割したグループ毎に、調整済みの端子および未調整の端子の間で第１接続ボードを介してタイミング調整用の信号を授受することにより、調整済みの端子に接続された未調整の端子の信号入力タイミングおよび信号出力タイミングの少なくとも一方を調整する第３調整部とを備える試験装置を提供する。

また、第２調整部は、調整済みの端子に接続された互いに異なるグループの２以上の端子の信号入出力タイミングを調整済みの端子と略同一に調整し、第３調整部は、所定のグループ分割により分割したグループ毎に、未調整の端子の信号入出力タイミングを調整済みの端子と略同一に調整してもよい。

また、第２接続ボードは、第１調整部により調整する２以上のグループに属する２以上の端子を互いに接続する第２グループ間配線を更に有し、第１調整部による調整に先立ってテストヘッド上に第２接続ボードを搭載した状態において、第２グループ間配線を介して端子間でタイミング調整用の信号を授受することにより、２以上のグループに属する２以上の端子の信号入力タイミングおよび信号出力タイミングの少なくとも一方を略同一に調整する第４調整部を更に備え、第１調整部は、第４調整部により調整された端子を有する２以上のグループについて、調整済みの端子に接続された未調整の端子の信号入力タイミングおよび信号出力タイミングの少なくとも一方を調整してもよい。

本発明の第２の形態によると、被試験デバイスを試験する試験装置を調整する調整方法であって、被試験デバイスとの間で信号を授受する複数の端子を有するテストヘッド上に、複数の端子を所定のグループ分割により分割したグループ毎に互いに接続する配線を有する第１接続ボードを搭載する第１接続段階と、少なくとも１つのグループについて、第１接続ボードを介して端子間でタイミング調整用の信号を授受することにより、２以上の端子の信号入力タイミングおよび信号出力タイミングの少なくとも一方を略同一に調整する第１調整段階と、テストヘッド上に、第１調整段階により調整された２以上の端子のそれぞれを所定のグループ分割における互いに異なるグループの２以上の端子のそれぞれに接続する配線を有する第２接続ボードを搭載する第２接続段階と、調整済みの端子および未調整の端子の間で第２接続ボードを介してタイミング調整用の信号を授受することにより、調整済みの端子に接続された互いに異なるグループの２以上の端子の信号入力タイミングおよび信号出力タイミングの少なくとも一方を調整する第２調整段階と、テストヘッド上に、第１接続ボードを再度搭載する第３接続段階と、所定のグループ分割により分割したグループ毎に、調整済みの端子および未調整の端子の間で第１接続ボードを介してタイミング調整用の信号を授受することにより、調整済みの端子に接続された未調整の端子の信号入力タイミングおよび信号出力タイミングの少なくとも一方を調整する第３調整段階とを備える調整方法を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明によれば、使用するキャリブレーションボードの種類を増加させることなく、これまでよりも多くの入出力端子についてその入出力信号のタイミングを調整することができる。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の実施形態に係る試験装置１０の全体構成を示す。試験装置１０は、制御装置１１０と、デバイスインターフェイス部１２０と、試験モジュール１３０とを備え、被試験デバイス１００の試験を行う。試験装置１０は、図示のように複数の被試験デバイス１００を並行して試験してもよいし、単一の被試験デバイス１００のみを試験してもよい。制御装置１１０は、試験モジュール１３０に指示して複数の被試験デバイス１００の試験を制御する。デバイスインターフェイス部１２０は、複数の被試験デバイス１００のそれぞれを複数の試験モジュール１３０のそれぞれに接続する。

試験モジュール１３０は、複数のピンリソースを有する。試験モジュール１３０は、ピンリソース毎に、接続先の被試験デバイス１００に対して試験信号を供給し、試験信号に応じて当該被試験デバイス１００が出力する出力信号に基づいて被試験デバイス１００の良否を判定する。ピンリソースには、試験信号を供給する機能や、出力信号を取り込むための機能の他、試験信号のタイミング・マージンを試験するための遅延素子が設けられている。試験モジュール１３０は、それぞれのピンリソースに設けられた遅延素子を制御して、供給する試験信号を遅延させ、または、出力信号を取り込むタイミングを調節する。

ここで、タイミング・マージンの試験を適切に行うためには、試験モジュール１３０は、同一の被試験デバイス１００に設けられた複数の端子に対して供給する試験信号の遅延量を同一としなければならない。一方で、各遅延素子に同一の遅延量を設定したのでは、遅延素子の特性の相違によって、遅延量が同一とならない場合がある。本実施形態に係る試験装置１０は、被試験デバイス１００の試験に先立って、キャリブレーションと呼ばれる調整工程を処理し、複数の端子に対して同時に信号が入力されるように調整することを目的とする。更に、キャリブレーションに必要な試験ボード（以下、キャリブレーションボード）の種類を増加させることなく、これまでよりも多くの端子を有する被試験デバイス１００についてのキャリブレーションを実現することを目的とする。

図２は、本発明の実施形態に係るデバイスインターフェイス部１２０の構成の概要を示す。デバイスインターフェイス部１２０は、テストヘッド２００と、マザーボード２２０とを有する。テストヘッド２００には、複数の試験モジュール１３０が内蔵される。テストヘッド２００は、複数の被試験デバイス１００のそれぞれとの間で信号を授受する複数の端子を有し、複数の試験モジュール１３０と複数の被試験デバイス１００とを接続する。マザーボード２２０は、テストヘッド２００の上に載置され、複数の試験モジュール１３０に設けられた端子をソケットボード２１０またはキャリブレーションボード２１５−１〜２に接続する。テストヘッド２００上には、マザーボード２２０を介在して、ソケットボード２１０またはキャリブレーションボード２１５−１〜２が搭載可能である。

ソケットボード２１０は、複数のソケット２４０を有し、それら複数のソケット２４０のそれぞれには複数の被試験デバイス１００のそれぞれが装着される。テストヘッド２００にソケットボード２１０が搭載されている場合において、被試験デバイス１００の各端子は試験モジュール１３０に接続される。また、キャリブレーションボード２１５−１〜２のそれぞれは、マザーボード２２０に設けられた複数の端子の一部を他の端子に接続する配線を有する。この配線によって、試験モジュール１３０の出力信号はそのまま試験モジュール１３０に入力される。また、キャリブレーションボード２１５−１〜２は、それぞれ互いに異なる配線を有し、その用途によって使い分けられる。

図３は、本発明の実施形態に係る試験モジュール１３０の機能構成を示す。試験モジュール１３０は、タイミング発生器３００と、パターン発生器３１０と、複数のピンリソース３２０とを有する。タイミング発生器３００は、被試験デバイス１００に試験パターンを供給するタイミングを示すテストセット信号をパターン発生器３１０から受け取る。タイミング発生器３００は、そのテストセット信号に基づいて、被試験デバイス１００に試験パターンを供給するタイミングを示すタイミング信号を生成し、複数のピンリソース３２０のそれぞれに供給する。パターン発生器３１０は、被試験デバイス１００を試験するための試験パターンを示すパターン信号を生成し、ピンリソース３２０に供給する。また、ピンリソース３２０は、試験装置１０全体の動作を同期させる基準クロックの供給を制御装置１１０から受ける。また、ピンリソース３２０は、試験動作のタイミングを定めるレート信号の供給を制御装置１１０から受ける。

ピンリソース３２０は、出力制御部３３０と、試験信号供給部３４０と、入力制御部３５０と、信号取込部３６０と、位相比較部３７０とを有する。出力制御部３３０は、パターン発生器３１０から供給を受けたパターン信号を、タイミング発生器３００から供給を受けたタイミング信号によって指定されるタイミングで被試験デバイス１００に供給するべく、試験信号供給部３４０を制御する。具体的には、出力制御部３３０は、ＳＲラッチである試験信号供給部３４０のセットまたはリセットする。また、出力制御部３３０は、制御装置１１０の指示に応じ、タイミング信号を変更して試験信号を遅延させる。試験信号供給部３４０は、出力制御部３３０の制御を受けて被試験デバイス１００に試験信号を出力する。

入力制御部３５０は、信号取込部３６０によって取り込まれた出力信号を期待値信号と比較し、被試験デバイス１００の良否を判定する。また、入力制御部３５０は、制御装置１１０の指示に応じ、信号取込部３６０に出力信号を取り込ませるタイミングを制御する。信号取込部３６０は、入力制御部３５０から受けた信号に応じ、被試験デバイス１００から出力信号を取り込む。位相比較部３７０は、キャリブレーションボード２１５−１〜２がマザーボード２２０に搭載されている場合において、出力信号と基準クロックとの位相差を検出して制御装置１１０に出力する。これを受けて、制御装置１１０は、この位相差の端子毎の相違を補正するべく、出力制御部３３０および／または入力制御部３５０に所定の遅延量を設定する。

図４は、本発明の実施形態に係る出力制御部３３０の機能構成を示す。出力制御部３３０は、アンドゲート４００と、遅延素子４１０と、遅延部４２０と、アンドゲート４３０と、遅延素子４４０と、遅延部４５０とを有する。アンドゲート４００は、パターン発生器３１０から供給を受けたパターン信号を、制御装置１１０から供給を受けた基準クロックに同期させて遅延素子４１０に供給する。遅延素子４１０は、このパターン信号を、遅延部４２０から設定を受けた遅延量の分だけ遅延させて、試験信号供給部３４０に供給する。遅延部４２０は、遅延量レジスタ４２５を有する。遅延量レジスタ４２５は、試験信号の遅延量の設定を制御装置１１０から受ける。遅延部４２０は、試験信号の立ち上がりのタイミングを示すタイミング信号の供給をタイミング発生器３００から受ける。遅延部４２０は、このタイミング信号に、遅延量レジスタ４２５に記憶されている遅延量を加えて遅延素子４１０に出力する。これにより、試験信号の立ち上がりのタイミングは、タイミング信号によって定まるタイミングよりも、遅延量レジスタ４２５に設定された遅延量の分だけ遅延する。

同様に、アンドゲート４３０は、パターン発生器３１０から供給を受けたパターン信号を、制御装置１１０から供給を受けた基準クロックに同期させて遅延素子４４０に供給する。遅延素子４４０は、このパターン信号を、遅延部４５０から設定を受けた遅延量の分だけ遅延させて、試験信号供給部３４０に供給する。遅延部４５０は、遅延量レジスタ４５５を有する。遅延量レジスタ４５５は、試験信号の遅延量の設定を制御装置１１０から受ける。遅延部４５０は、試験信号の立下りのタイミングを示すタイミング信号の供給をタイミング発生器３００から受ける。遅延部４５０は、このタイミング信号に、遅延量レジスタ４５５に記憶されている遅延量を加えて遅延素子４４０に出力する。これにより、試験信号の立下りのタイミングは、タイミング信号によって定まるタイミングよりも、遅延量レジスタ４２５に設定された遅延量の分だけ遅延する。

なお、図４の例では、出力制御部３３０は、試験信号の立ち上がりの遅延、および、試験信号の立下りの遅延のそれぞれについて、独立して遅延量の設定を受ける。これに代えて、出力制御部３３０は、単一の遅延量のみを制御装置１１０から設定され、その遅延量を立ち上がり及び立下りのそれぞれについて用いてもよい。

図５は、本発明の実施形態に係る入力制御部３５０の機能構成を示す。入力制御部３５０は、遅延素子５００と、遅延部５１０と、判定部５２０とを有する。遅延素子５００は、制御装置１１０から供給されるレート信号を、遅延部５１０から設定された遅延量の分だけ遅延させて、信号取込部３６０に対して出力する。遅延部５１０は、遅延量レジスタ５１５を有する。遅延量レジスタ５１５は、出力信号を取り込むタイミングの遅延量の設定を制御装置１１０から受ける。遅延部５１０は、タイミング発生器３００から供給を受けたタイミング信号に、遅延量レジスタ５１５に設定された遅延量を加えて遅延素子５００に出力する。これにより、出力信号を取り込むタイミングは、タイミング信号によって定まるタイミングよりも、遅延量レジスタ５１５に設定された遅延量の分だけ遅延する。判定部５２０は、信号取込部３６０によって取り込まれた出力信号を、パターン発生器３１０から供給を受けた期待値信号と比較して、被試験デバイス１００の良否を判定する。

図６は、本発明の実施形態に係る位相比較部３７０の機能構成を示す。位相比較部３７０は、ストローブ生成部６００と、エッジ検出部６３０と、位相差出力部６４０とを備える。ストローブ生成部６００は、レート信号に対する位相を順次変更させながらストローブ信号を生成する。ストローブ生成部６００は、タイミング信号によって定まる遅延量に加える差分値を順次変更して、変更した遅延量によってレート信号を遅延させることにより、ストローブ信号を生成してもよい。これを受けて、信号取込部３６０は、ストローブ信号により指定されたタイミングで出力信号を被試験デバイス１００から取り込む。

エッジ検出部６３０は、ストローブ信号によって定まるそれぞれのタイミングにおける出力信号の値に基づいて、出力信号のエッジを検出する。例えば、エッジ検出部６３０は、ストローブ信号によって定められるある位相差について、出力信号の論理値が１である回数とその論理値が０である回数とをカウントする。そして、エッジ検出部６３０は、出力信号の論理値が１である回数とその論理値が０である回数とが略等しい場合に、出力信号のエッジを検出したと判断する。また、エッジ検出部６３０は、位相差を検出したことを制御装置１１０に通知するべく、その旨を示すエッジ検出信号を出力してもよい。位相差出力部６４０は、レート信号のエッジに対する出力信号のエッジの位相差を制御装置１１０に出力する。

以下、図７および図８を用いて、制御装置１１０が有するキャリブレーションの機能について説明する。
図７は、本発明の実施形態に係る制御装置１１０の機能構成を示す。図７では、制御装置１１０が有する各種の機能のうち、キャリブレーションに関する機能について説明する。即ち、制御装置１１０は、デバイスインターフェイス部１２０においてキャリブレーションボード２１５−１〜２がテストヘッド２００に搭載された状態において、第１調整部７００と、第２調整部７１０と、第３調整部７２０として機能する。

図８は、本発明の実施形態に係るキャリブレーションボードの構成を示す第１の例を示す。キャリブレーションボード２１５−１は、本発明に係る第１接続ボードの一例である。キャリブレーションボード２１５−１は、テストヘッド２００の複数の端子を所定のグループ分割により分割したグループ毎に互いに接続するグループ内配線を有する。図８には、各端子間の配線を模式的に示す。即ち、このグループ分割によれば、端子１から３および端子３３から３５は、これら６つの端子で１つのグループを構成する。また、端子４から６および端子３６から３８は、これら６つの端子で１つのグループを構成する。同様に、端子１から１８および端子３３から５０は、６つの端子毎に合計６つのグループに分割されている。これらのグループをグループ１から６と呼ぶ。なお、各端子から他の各端子までの配線の長さは互いに等しいものとし、それぞれ略同一の信号遅延が生じるものとする。

第１調整部７００は、キャリブレーションボード２１５−１がテストヘッド２００に搭載された状態において、少なくとも１つのグループについて、キャリブレーションボード２１５−１を介して端子間でタイミング調整用の信号を授受することにより、２以上の端子の信号入力タイミングおよび信号出力タイミングの少なくとも一方を略同一に調整する。具体的には、第１調整部７００は、テストヘッド２００の端子１から出力された出力信号を、グループ１の２以上の端子（例えば、端子３３および端子３４）に供給する。そして、第１調整部７００は、端子３３および端子３４において信号が取り込まれるタイミングの、タイミング信号に対する位相差を検出する。そして、第１調整部７００は、この位相差を略ゼロとするように、端子３３および端子３４の少なくとも一方に対応する遅延量レジスタ５１５に対し、遅延量を設定する。これにより、端子３３および端子３４が信号を入力するタイミングは略同一となる。この調整を第１の調整と呼ぶ。

キャリブレーションボード２１５−２は、本発明に係る第２接続ボードの一例である。そして、キャリブレーションボード２１５−２は、第１調整部７００により調整された２以上の端子のそれぞれを、上述のグループ分割における互いに異なるグループの２以上の端子のそれぞれに接続する第１グループ間配線を有する。この第１グループ間配線は、例えば、端子１、端子４、端子７、および、端子３３を互いに接続する。また、第１グループ間配線は、端子１０、端子１３、端子１６、および、端子３４を互いに接続する。なお、図では説明の都合上、端子３３から端子１までの距離は端子３４から端子１０までの距離よりも短く描くが、これらの距離は等しいものとする。より正確には、これらの端子間の信号線で生じる信号遅延は等しいものとする。

第２調整部７１０は、第１調整部７００による調整が完了し、かつ、キャリブレーションボード２１５−２がマザーボード２２０に搭載されたことに応じ、調整済みの端子および未調整の端子の間でキャリブレーションボード２１５−２を介してタイミング調整用の信号を授受する。そして、第２調整部７１０は、調整済みの端子に接続された互いに異なるグループの２以上の端子の信号入力タイミングおよび信号出力タイミングの少なくとも一方を調整する。

例えば、第２調整部７１０は、調整済みの端子３３、および、未調整の端子１、端子４、および、端子７のそれぞれの間でタイミング調整用の信号を授受する。そして、第２調整部７１０は、端子１、端子４、および、端子７の信号出力タイミングを調整する。この結果、端子１、端子４、および、端子７という、互いに異なるグループに属する端子の間で、信号出力タイミングを略同一とすることができる。同様に、第２調整部７１０は、調整済みの端子３４を用いて、未調整の端子１０、端子１３、および、端子１６のそれぞれの間でタイミング調整用の信号を授受させ、信号出力タイミングを略同一に調整する。この調整を第２の調整と呼ぶ。

第３調整部７２０は、第２調整部７１０による調整が完了し、かつ、キャリブレーションボード２１５−１がマザーボード２２０に再度搭載されたことに応じ、上述のグループ分割により分割したグループ毎に、調整済みの端子および未調整の端子の間でキャリブレーションボード２１５−１を介してタイミング調整用の信号を授受する。そして、第３調整部７２０は、調整済みの端子に接続された未調整の端子の信号入力タイミングおよび信号出力タイミングの少なくとも一方を調整する。例えばグループ１において、第３調整部７２０は、端子１から、端子２、端子３、および、端子３３〜３５のそれぞれに対して、タイミング調整用の信号を出力する。そして、第３調整部７２０は、これらの端子の信号入力タイミングを略同一となるように調整する。この調整を第３の調整と呼ぶ。

以上、図７および図８に示すように、本実施形態に係る試験装置１０は、キャリブレーションボード２１５−１を別の用途で２回使用することによって、図示の全端子についての信号入力タイミングおよび／または信号出力タイミングを調整する。これにより、調整対象の端子数が多い場合であっても、互いに接続される端子数を上限数以下としたまま、キャリブレーションに要するキャリブレーションボードの種類を２種類のみとすることができる。

図９は、本発明の実施形態に係るキャリブレーションボードの構成を示す第２の例を示す。本例は、第１の例と同様に、端子１から１８、および、端子３３から５０の信号入力タイミングおよび／または信号出力タイミングを略同一となるように調整することを目的とする。一方で、第１の例とは異なり、本例ではキャリブレーションボード２１５−１〜２にキャリブレーションボード８００を加えた３つのキャリブレーションボードを用いる。これらのキャリブレーションボードは一度ずつ使用される。

この例においては、例えば、第１調整部７００は、キャリブレーションボード８００を用いて端子３３および端子４２の信号入力タイミングを略同一とする。第２調整部７１０は、キャリブレーションボード２１５−２を用いて端子１、端子４、および、端子７の信号出力タイミングを略同一とする。また、第２調整部７１０は、キャリブレーションボード２１５−２を用いて端子１０、端子１３、および、端子１６の信号出力タイミングを略同一とする。そして、第３調整部７２０は、キャリブレーションボード２１５−１を用いて、グループ毎にグループ内の端子間で信号入出力のタイミングを略同一とする。

図９の例において、仮に端子１から端子９までと、端子３３から端子４１までを１つのグループとして、これらの端子のみの間で信号入出力タイミングを調整する場合には、キャリブレーションボード２１５−１およびキャリブレーションボード２１５−２のみが必要でキャリブレーションボード８００が不要となる。しかしながら、信号入出力タイミングを調整すべき端子の数を増加させて、端子１から端子１８までと端子３３から端子５０までを調整の対象とすれば、キャリブレーションボード２１５−１〜２に加えてキャリブレーションボード８００が必要となる。

このように、図９の例では、調整の対象となる端子の数の増加に応じてキャリブレーションボードの必要数が増加する。キャリブレーションボードの必要数が多いと、試験装置１０の開発コストや管理コストが増大することとなる。これに対し、本実施形態に係る試験装置１０によれば、調整対象となる端子の数が増加した場合であっても、キャリブレーションボードの必要数が増加しないので、試験装置１０の開発コストや管理コストを低く抑えることができる。

図１０は、本発明の実施形態に係るキャリブレーションのフローチャートを示す。試験装置１０は、テストヘッド２００上に、第１接続ボード、即ち、キャリブレーションボード２１５−１を搭載する（Ｓ１０００）。具体的には、エンジニアはテストヘッド２００上にキャリブレーションボード２１５−１を載置すると、キャリブレーションボード２１５−１を試験装置１０において使用可能とするべく、キャリブレーションボード２１５−１を搭載するためのスイッチを操作する。これを受けて、試験装置１０は、テストヘッド２００とキャリブレーションボード２１５−１とを電気的に接続するべく、テストヘッド２００上にキャリブレーションボード２１５−１を固定する。第１調整部７００は、テストヘッド２００上にキャリブレーションボード２１５−１が搭載された状態において、少なくとも１つのグループにおける２以上の端子の信号出力タイミングを略同一とするべく、第１の調整を行う（Ｓ１０１０）。図８の例では、端子３３および端子３４の信号出力タイミングが略同一に調整される。

試験装置１０は、テストヘッド２００上に、第２接続ボード、即ち、キャリブレーションボード２１５−２を搭載する（Ｓ１０２０）。キャリブレーションボード２１５−１の搭載と同様に、試験装置１０は、キャリブレーションボード２１５−２をテストヘッド２００上の固定することによって、テストヘッド２００とキャリブレーションボード２１５−１とを電気的に接続する。そして、第２調整部７１０は、テストヘッド２００上にキャリブレーションボード２１５−２が搭載された状態において、調整済みの端子に接続された互いに異なるグループの２以上の端子の信号出力タイミングを調整するために、第２の調整を行う（Ｓ１０３０）。上述の例では、端子１、端子４、および、端子７の信号出力タイミングが略同一となる。また、端子１０、端子１３、および、端子１６の信号出力タイミングが略同一となる。これに加えて、第２調整部７１０は、端子１、端子４、および、端子７の信号入力タイミングを略同一となるように調整してもよい。同様に、第２調整部７１０は、端子１０、端子１３、および、端子１６の信号入力タイミングを略同一となるように調整してもよい。

試験装置１０は、テストヘッド２００上にキャリブレーションボード２１５−１を再度搭載する（Ｓ１０４０）。第３調整部７２０は、テストヘッド２００上にキャリブレーションボード２１５−１が搭載された状態において、上述のグループ分割により分割したグループ毎に、調整済みの端子に接続された未調整の端子の信号入力タイミングおよび信号出力タイミングを調整するために、第３の調整を行う（Ｓ１０５０）。

図１１は、Ｓ１０５０における処理の詳細を示す。第３調整部７２０は、第１グループの信号入出力タイミングを調整する（Ｓ１１００）。即ち、第３調整部７２０は、端子１から３、および、端子３３から端子３６のそれぞれについて、信号入出力タイミングが略同一となるように調整する。続いて、第３調整部７２０は、第２のグループの信号入出力タイミングを調整する（Ｓ１１１０）。続いて、第３調整部７２０は、第３グループの信号入出力タイミングを調整する（Ｓ１１２０）。続いて、第３調整部７２０は、第４グループの信号入出力タイミングを調整する（Ｓ１１３０）。続いて、第３調整部７２０は、第５グループの信号入出力タイミングを調整する（Ｓ１１４０）。続いて、第３調整部７２０は、第６グループの信号入出力タイミングを調整する（Ｓ１１５０）。

図１２は、Ｓ１１００における処理の詳細を示す。図１２の処理は、端子１から端子３のそれぞれに設けられた試験信号供給部（ドライバの略称であるＤＲにより、ＤＲ１からＤＲ３と称す）の信号出力タイミングを略同一に調整することを目的とする。更に、端子３３から端子３５のそれぞれに設けられた試験信号供給部（ＤＲ３３からＤＲ３５と称す）の信号出力タイミングを、ＤＲ１からＤＲ３と略同一に調整することを目的とする。更に、図１２の処理は、端子１から端子３のそれぞれに設けられた信号取込部（コンパレータの略称であるＣＰにより、ＣＰ１からＣＰ３と称す）の信号入力タイミングを略同一に調整することを目的とする。更に、端子３３から端子３５のそれぞれに設けられた信号取込部の信号入力タイミングを、ＣＰ１からＣＰ３と略同一に調整することを目的とする。

まず、第３調整部７２０は、ＤＲ１を用いて、ＣＰ２、ＣＰ３、ＣＰ３３、ＣＰ３４、および、ＣＰ３５の信号入力タイミングを略同一に調整する（Ｓ１２００）。具体的には、第３調整部７２０は、ＤＲ１を用いて、これらのコンパレータのそれぞれに、タイミング調整用の信号を出力する。そして、第３調整部７２０は、これらのコンパレータのそれぞれから出力されるタイミング調整用の信号の、タイミング信号に対する位相差を検出させる。そして、第３調整部７２０は、検出させた位相差に基づいて、これらのコンパレータのそれぞれに遅延量を設定する。なお、Ｓ１２００においては、タイミング調整用の信号をＤＲ１から出力させるので、ＤＲ１と信号線を共有するＣＰ１は調整できない。

次に、第３調整部７２０は、ＣＰ３３を用いて、ＤＲ１、ＤＲ２、ＤＲ３、ＤＲ３４、および、ＤＲ３５の信号出力タイミングを略同一に調整する（Ｓ１２１０）。具体的には、ＤＲ１の信号出力タイミングは、既に他のグループの端子との間で調整済みであるから、第３調整部７２０は、その他の端子の信号出力タイミングをＤＲ１の信号出力タイミングと略同一とするべく、それぞれの端子に設けられた遅延量レジスタ４２５および遅延量レジスタ４５５に遅延量を設定する。

次に、第３調整部７２０は、ＤＲ３３を用いて、ＣＰ１、および、ＣＰ２の信号入力タイミングを略同一に調整する（Ｓ１２２０）。具体的には、ＣＰ２の信号入力タイミングは、Ｓ１２００において既に調整済みであるから、第３調整部７２０は、ＣＰ１の信号入力タイミングをＣＰ２の信号入力タイミングと略同一に調整する。次に、第３調整部７２０は、ＣＰ１を用いて、ＤＲ３３およびＤＲ３４の信号出力タイミングを略同一に調整する（Ｓ１２３０）。具体的には、ＤＲ３４の信号出力タイミングはＳ１２１０において既に調整済みであるから、第３調整部７２０は、ＤＲ３３の信号出力タイミングをＤＲ３４の信号出力タイミングと略同一に調整する。

以上、図１２に示す処理によれば、各グループに１つずつ設けられた調整済みの端子を用いて、他の端子の信号入出力タイミングを互いに略同一に調整することができる。なお、図１２ではＳ１１００からＳ１１５０を代表してＳ１１００について説明したが、Ｓ１１１０からＳ１１５０のそれぞれもＳ１１００と略同一の処理となる。即ち、図１２の説明の端子の番号にそれぞれ３を加算すればＳ１１１０の処理となり、６を加算すればＳ１１２０の処理となり、９を加算すればＳ１１３０の処理となり、１２を加算すればＳ１１４０の処理となり、１５を加算すればＳ１１５０の処理となる。

また、図１２においては、端子１、端子４、端子７、端子１０、端子１３、および、端子１６の信号出力タイミングのみが調整済みの場合について説明したが、これらの端子の信号入力タイミングもＳ１０３０において既に調整済みであってもよい。この場合には、第３調整部７２０は、Ｓ１２００において、ＤＲ１を用いてＣＰ２、ＣＰ３、ＣＰ３３、ＣＰ３４、および、ＣＰ３５の信号入力タイミングを調整した後に、Ｓ１２１０からＳ１２３０を処理しなくてもよい。この場合、第３調整部７２０は、ＣＰ１を用いてＤＲ２、ＤＲ３、ＤＲ３３、ＤＲ３４、および、ＤＲ３５の信号出力タイミングを調整する。このような場合であっても、調整対象となる端子の信号入出力タイミングを略等しく調整することができる。

図１３は、本発明の実施形態の変形例に係るキャリブレーションボードの構成例を示す。本変形例は、図１から図１２に示す実施形態に加えて、更に多くの端子を調整の対象とすることを目的とする。具体的には、本変形例において調整の対象となるのは、端子１から端子１８、端子３３から端子５０、端子６５から端子８２、および、端子１００から端子１１４である。これらの端子の調整には、キャリブレーションボード２１５−１およびキャリブレーションボード２１５−２の２つのキャリブレーションボードが用いられる。

キャリブレーションボード２１５−１は、上述の実施形態と同様に、複数の端子を所定のグループ分割により分割したグループ毎に互いに接続するグループ内配線を有する。このグループ内配線は、具体的には、端子１から端子３、および、端子３３から端子３５をグループ１とし、これらの端子を互いに接続する。グループ１と同様に、このグループ内配線は、グループ２からグループ１２について、それぞれのグループ内の端子を互いに接続する。

キャリブレーションボード２１５−２も、上述の実施形態と同様に、第１調整部７００により調整される２以上の端子のそれぞれをこのグループ分割における互いに異なるグループの２以上の端子のそれぞれに接続する第１グループ間配線９００を有する。この第１グループ間配線９００は、具体的には、グループ１の端子１、グループ２の端子４、および、グループ３の端子７を、第１調整部７００により調整される端子３３に接続する。また、この第１グループ間配線９００は、グループ４の端子１０、グループ５の端子１３、および、グループ６の端子１６を、第１調整部７００により調整される端子３４に接続する。更に、第１グループ間配線９００は、グループ７の端子６５、グループ８の端子６８、および、グループ９の端子７１を、第１調整部７００により調整される端子９７に接続する。また、第１グループ間配線９００は、グループ１０の端子７４、グループ１１の端子７７、および、グループ１２の端子８０を、第１調整部７００により調整される端子９８に接続する。
なお、第１グループ間配線９００における各端子間の信号線で生じる信号遅延は、互いに等しいものとする。

キャリブレーションボード２１５−２は、上述の実施形態とは異なり、第１グループ間配線９００に加えて第２グループ間配線９１０を有する。第２グループ間配線９１０は、第１調整部７００により調整する２以上のグループに属する２以上の端子を互いに接続する。また、第２グループ間配線９１０は第１グループ間配線９００とは接続されない。具体的には、後述の第１調整部７００によってグループ１およびグループ７の端子が調整されるので、キャリブレーションボード２１５−２は、グループ１に属する端子とグループ７に属する端子とを互いに接続する。また、第２グループ間配線９１０は第１グループ間配線９００とは接続されないので、グループ１からは端子２が選択され、グループ７からは端子６６が選択され、これらの端子が互いに接続される。また第２グループ間配線９１０は、これらの端子を更に他の端子４２に接続する。
なお、第２グループ間配線９１０における各端子間の信号線で生じる信号遅延は、互いに等しいものとする。

図１４は、本発明の実施形態の変形例に係る制御装置１１０の機能構成を示す。本変形例に係る制御装置１１０は、図７に示す構成とは異なり、第１調整部７００と、第２調整部７１０と、第３調整部７２０と、第４調整部７３０とを有する。第４調整部７３０は、テストヘッド２００上にキャリブレーションボード２１５−２を搭載した状態において、第１調整部７００による調整に先立って、第２グループ間配線９１０を介して端子間でタイミング調整用の信号を授受する。そして、第４調整部７３０は、２以上のグループに属する２以上の端子の信号入力タイミングおよび信号出力タイミングの少なくとも一方を略同一に調整する。図１３の例では、第４調整部７３０は、グループ１に属する端子２とグループ７に属する端子６６との間で、信号入力タイミングを略同一に調整する。この調整を第４の調整と呼ぶ。

第１調整部７００は、第４調整部７３０による調整が完了し、かつ、テストヘッド２００にキャリブレーションボード２１５−１が搭載されたことに応じ、次の処理を行う。第２調整部７１０は、第４調整部７３０により調整された端子を有する２以上のグループについて、調整済みの端子に接続された未調整の端子の信号入力タイミングおよび信号出力タイミングの少なくとも一方を調整する。図１３の例では、第１調整部７００は、グループ１について、調整済みの端子２に接続された未調整の端子３３および端子３４の信号出力タイミングを略同一に調整する。また、第１調整部７００は、グループ７について、調整済みの端子６６に接続された未調整の端子９７および端子９８の信号出力タイミングを略同一に調整する。この調整を第１の調整と呼ぶ。

第２調整部７１０は、第１調整部７００による調整が完了し、かつ、テストヘッド２００にキャリブレーションボード２１５−２が再度搭載されたことに応じ、次の処理を行う。第２調整部７１０は、調整済みの端子および未調整の端子の間で第１グループ間配線９００を介してタイミング調整用の信号を授受する。そして、第２調整部７１０は、調整済みの端子に接続された互いに異なるグループの２以上の端子の信号入力タイミングおよび信号出力タイミングの少なくとも一方を調整する。図１３の例では、第２調整部７１０は、調整済みの端子３３に接続された未調整の端子１、端子４、および、端子７の信号出力タイミングを略同一に調整する。また、第２調整部７１０は、調整済みの端子３４に接続された未調整の端子１０、端子１３、および、端子１６の信号出力タイミングを略同一に調整する。この調整を第２の調整と呼ぶ。

第３調整部７２０は、第２調整部７１０による調整が完了し、かつ、テストヘッド２００にキャリブレーションボード２１５−１が再度搭載されたことに応じ、次の処理を行う。第３調整部７２０は、調整済みの端子および未調整の端子の間でキャリブレーションボード２１５−１を介してタイミング調整用の信号を授受することにより、調整済みの端子に接続された未調整の端子の信号入出力タイミングを調整する。詳しくは、図１１および図１２で説明した処理と同様である。即ち、第４調整部７３０は、グループ１からグループ１２のそれぞれについて、グループに属する各端子の信号入出力のタイミングを略同一に調整する。この調整を第３の調整と呼ぶ。

図１５は、本発明の実施形態の変形例に係るキャリブレーションのフローチャートを示す。デバイスインターフェイス部１２０は、第２接続ボード、即ち、キャリブレーションボード２１５−２をテストヘッド２００に搭載する（Ｓ１５００）。第４調整部７３０は、テストヘッド２００上にキャリブレーションボード２１５−２を搭載した状態において、第２グループ間配線９１０を介して端子間でタイミング調整用の信号を授受することにより第４の調整を行う（Ｓ１５１０）。次に、デバイスインターフェイス部１２０は、第１接続ボード、即ち、キャリブレーションボード２１５−１をテストヘッド２００に搭載する（Ｓ１５２０）。そして、第１調整部７００は、テストヘッド２００上にキャリブレーションボード２１５−１を搭載した状態において、グループ内配線を介して端子間でタイミング調整用の信号を授受することにより第１の調整を行う（Ｓ１５３０）。

次に、デバイスインターフェイス部１２０は、キャリブレーションボード２１５−２を再度テストヘッド２００に搭載する（Ｓ１５４０）。そして、第２調整部７１０は、テストヘッド２００上にキャリブレーションボード２１５−２を搭載した状態において、第１グループ間配線９００を介して端子間でタイミング調整用の信号を授受することにより第２の調整を行う（Ｓ１５５０）。デバイスインターフェイス部１２０は、キャリブレーションボード２１５−１を再度テストヘッド２００に搭載する（Ｓ１５６０）。そして、第３調整部７２０は、テストヘッド２００上にキャリブレーションボード２１５−１を搭載した状態において、グループ内配線を介して端子間でタイミング調整用の信号を授受することにより第３の調整を行う（Ｓ１５７０）。

以上の変形例に示すように、試験装置１０によれば、調整の対象となる端子の数が増加した場合であっても、キャリブレーションボードに配線を追加することによって、キャリブレーションボードの必要枚数を２枚のまま維持することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

図１は、本発明の実施形態に係る試験装置１０の全体構成を示す。 図２は、本発明の実施形態に係るデバイスインターフェイス部１２０の構成の概要を示す。 図３は、本発明の実施形態に係る試験モジュール１３０の機能構成を示す。 図４は、本発明の実施形態に係る出力制御部３３０の機能構成を示す。 図５は、本発明の実施形態に係る入力制御部３５０の機能構成を示す。 図６は、本発明の実施形態に係る位相比較部３７０の機能構成を示す。 図７は、本発明の実施形態に係る制御装置１１０の機能構成を示す。 図８は、本発明の実施形態に係るキャリブレーションボードの構成を示す第１の例を示す。 図９は、本発明の実施形態に係るキャリブレーションボードの構成を示す第２の例を示す。 図１０は、本発明の実施形態に係るキャリブレーションのフローチャートを示す。 図１１は、Ｓ１０５０における処理の詳細を示す。 図１２は、Ｓ１１００における処理の詳細を示す。 図１３は、本発明の実施形態の変形例に係るキャリブレーションボードの構成例を示す。 図１４は、本発明の実施形態の変形例に係る制御装置１１０の機能構成を示す。 図１５は、本発明の実施形態の変形例に係るキャリブレーションのフローチャートを示す。

符号の説明

１０ 試験装置
１００ 被試験デバイス
１１０ 制御装置
１２０ デバイスインターフェイス部
１３０ 試験モジュール
２００ テストヘッド
２１０ ソケットボード
２１５ キャリブレーションボード
２２０ マザーボード
２４０ ソケット
３００ タイミング発生器
３１０ パターン発生器
３２０ ピンリソース
３３０ 出力制御部
３４０ 試験信号供給部
３５０ 入力制御部
３６０ 信号取込部
３７０ 位相比較部
４００ アンドゲート
４１０ 遅延素子
４２０ 遅延部
４２５ 遅延量レジスタ
４３０ アンドゲート
４４０ 遅延素子
４５０ 遅延部
４５５ 遅延量レジスタ
５００ 遅延素子
５１０ 遅延部
５１５ 遅延量レジスタ
５２０ 判定部
６００ ストローブ生成部
６３０ エッジ検出部
６４０ 位相差出力部
７００ 第１調整部
７１０ 第２調整部
７２０ 第３調整部
７３０ 第４調整部
８００ キャリブレーションボード
９００ 第１グループ間配線
９１０ 第２グループ間配線

Claims (4)

1. 被試験デバイスを試験する試験装置であって、
   前記被試験デバイスとの間で信号を授受する複数の端子を有するテストヘッドと、
   前記テストヘッド上に前記複数の端子を所定のグループ分割により分割したグループ毎に互いに接続するグループ内配線を有する第１接続ボードを搭載した状態において、少なくとも１つの前記グループについて、前記第１接続ボードを介して端子間でタイミング調整用の信号を授受することにより、２以上の前記端子の信号入力タイミングおよび信号出力タイミングの少なくとも一方を略同一に調整する第１調整部と、
   前記テストヘッド上に、前記第１調整部により調整された２以上の端子のそれぞれを前記所定のグループ分割における互いに異なるグループの２以上の端子のそれぞれに接続する第１グループ間配線を有する第２接続ボードを搭載した状態で、調整済みの前記端子および未調整の前記端子の間で前記第２接続ボードを介してタイミング調整用の信号を授受することにより、調整済みの前記端子に接続された互いに異なるグループの２以上の前記端子の信号入力タイミングおよび信号出力タイミングの少なくとも一方を調整する第２調整部と、
   前記テストヘッド上に、前記第１接続ボードを再度搭載した状態で、前記所定のグループ分割により分割したグループ毎に、調整済みの前記端子および未調整の前記端子の間で前記第１接続ボードを介してタイミング調整用の信号を授受することにより、調整済みの前記端子に接続された未調整の前記端子の信号入力タイミングおよび信号出力タイミングの少なくとも一方を調整する第３調整部と
   を備える試験装置。
2. 前記第２調整部は、調整済みの前記端子に接続された互いに異なるグループの２以上の前記端子の信号入出力タイミングを調整済みの前記端子と略同一に調整し、
   前記第３調整部は、前記所定のグループ分割により分割したグループ毎に、未調整の前記端子の信号入出力タイミングを調整済みの前記端子と略同一に調整する
   請求項１に記載の試験装置。
3. 前記第２接続ボードは、前記第１調整部により調整する２以上の前記グループに属する２以上の前記端子を互いに接続する第２グループ間配線を更に有し、
   前記第１調整部による調整に先立って前記テストヘッド上に前記第２接続ボードを搭載した状態において、前記第２グループ間配線を介して端子間でタイミング調整用の信号を授受することにより、２以上の前記グループに属する２以上の前記端子の信号入力タイミングおよび信号出力タイミングの少なくとも一方を略同一に調整する第４調整部を更に備え、
   前記第１調整部は、前記第４調整部により調整された前記端子を有する２以上の前記グループについて、調整済みの前記端子に接続された未調整の前記端子の信号入力タイミングおよび信号出力タイミングの少なくとも一方を調整する
   請求項１に記載の試験装置。
4. 被試験デバイスを試験する試験装置を調整する調整方法であって、
   前記被試験デバイスとの間で信号を授受する複数の端子を有するテストヘッド上に、前記複数の端子を所定のグループ分割により分割したグループ毎に互いに接続する配線を有する第１接続ボードを搭載する第１接続段階と、
   少なくとも１つの前記グループについて、前記第１接続ボードを介して端子間でタイミング調整用の信号を授受することにより、２以上の前記端子の信号入力タイミングおよび信号出力タイミングの少なくとも一方を略同一に調整する第１調整段階と、
   前記テストヘッド上に、前記第１調整段階により調整された２以上の端子のそれぞれを前記所定のグループ分割における互いに異なるグループの２以上の端子のそれぞれに接続する配線を有する第２接続ボードを搭載する第２接続段階と、
   調整済みの前記端子および未調整の前記端子の間で前記第２接続ボードを介してタイミング調整用の信号を授受することにより、調整済みの前記端子に接続された互いに異なるグループの２以上の前記端子の信号入力タイミングおよび信号出力タイミングの少なくとも一方を調整する第２調整段階と、
   前記テストヘッド上に、前記第１接続ボードを再度搭載する第３接続段階と、
   前記所定のグループ分割により分割したグループ毎に、調整済みの前記端子および未調整の前記端子の間で前記第１接続ボードを介してタイミング調整用の信号を授受することにより、調整済みの前記端子に接続された未調整の前記端子の信号入力タイミングおよび信号出力タイミングの少なくとも一方を調整する第３調整段階と
   を備える調整方法。

Images